(12)特許公報(B2)

(11)特許番号 **特許第7013898号**

(P7013898)

(45)発行日 令	₹和4年2月1日(2022.2.1)			(24)登録日	令和4年1	月24日(2022.1.24)
(51)国際特許分	〕類	FΙ				
H01L	21/336 (2006.01)	H 0 1 L	29/78	658A		
H 0 1 L	29/78 (2006.01)	H 0 1 L	29/06	301G		
H 0 1 L	29/06 (2006.01)	H 0 1 L	29/06	301V		
H 0 1 L	29/739 (2006.01)	H 0 1 L	29/78	652P		
		H 0 1 L	29/78	653A		
			請求	【項の数 1	(全10頁)	最終頁に続く
(21)出願番号	特願2018-15228(P2018-15228)		(73)特許権者	000004260		
(22)出願日	平成30年1月31日(2018.1.31)			株式会社デン	ノソー	
(65)公開番号	号 特開2019-134072(P2019-134072			愛知県刈谷市昭和町1丁目1番地		
	A)		(74)代理人	110000110		
(43)公開日	令和1年8月8日(2019.8		特許業務法ノ	、快友国際特許	午事務所	
審査請求日	令和3年1月19日(2021.	(72)発明者	紀国 雅宏			
				愛知県豊田市	5トヨタ町11	香地 トヨタ自
				動車株式会社	t内	
			審査官	上田 智志		
						最終頁に続く

(54)【発明の名称】 スイッチング素子の製造方法

(57)【特許請求の範囲】

【請求項1】

(19)日本国特許庁(JP)

スイッチング素子の製造方法であって、

半導体基板に p 型不純物を注入することによって、前記半導体基板の表面に露出する p 型 の外周領域と、前記表面に露出しており、前記外周領域から間隔を開けた位置に配置され ており、前記外周領域よりも p 型不純物濃度が高い p 型の耐圧領域を形成する工程と、 前記表面に露出しており、前記外周領域及び前記耐圧領域よりも浅い範囲に配置されてお り、前記外周領域を挟んで前記耐圧領域の反対側に配置されており、前記外周領域に接し ている p 型のボディ領域を形成する工程と、 前記半導体基板をドライエッチングすることによって、前記表面に第1ゲートトレンチと 第2ゲートトレンチを形成する工程であって、前記ボディ領域が存在する範囲に第1ゲー トトレンチを形成し、前記外周領域が存在する範囲に第2ゲートトレンチを形成する工程 と、 前記第1ゲートトレンチ内と前記第2ゲートトレンチ内にゲート電極を形成する工程、 を有する製造方法。 【発明の詳細な説明】

【光明の詳細な説明】

【技術分野】

[0001]

本明細書に開示の技術は、スイッチング素子の製造方法に関する。

【0002】

トレンチゲート型のスイッチング素子は、複数のゲートトレンチを有している。各ゲート トレンチ内に、ゲート電極が設けられている。各ゲートトレンチは、 p型のボディ領域に 接する位置に設けられる。また、スイッチング素子がオフしたときには、素子範囲(複数 のゲートトレンチが設けられている範囲)の外周端に位置するゲートトレンチ近傍で電界 が集中し易い。このような電界集中を抑制するために、多くのスイッチング素子は、外周 端に位置するゲートトレンチに接するように、ボディ領域よりも深い位置まで伸びている p型の外周領域を有している。

【0003】

この種のスイッチング素子の製造工程では、ボディ領域と外周領域を形成した後に、ゲートトレンチが形成される。ゲートトレンチは、半導体基板の表面をドライエッチングする ことによって形成される。素子範囲の中央部では、ボディ領域が存在する範囲にゲートトレンチ(以下、第1ゲートトレンチという)が形成される。また、素子範囲の外周端では、外周領域が存在する範囲にゲートトレンチ(以下、第2ゲートトレンチという)が形成 される。その後、各ゲートトレンチ内にゲート電極が形成される。

[0004]

なお、特許文献1には、スイッチング素子の製造工程において、金属不純物等をゲッタリ ングするために、半導体基板の裏面にゲッタリング層を設ける技術が開示されている。 【先行技術文献】

【特許文献】

【文献】特開2015-233146号公報

【発明の概要】

【発明が解決しようとする課題】

[0006]

イオン注入によって外周領域を形成する際に、外周領域に金属不純物がゲッタリングされ る場合がある。外周領域に多くの金属不純物がゲッタリングされると、外周領域が存在す る範囲に第2ゲートトレンチを形成する際に、外周領域を好適にエッチングすることがで きない。すなわち、外周領域に多くの金属不純物がゲッタリングされると、外周領域をド ライエッチングするときに金属不純物を除去できず、第2ゲートトレンチの加工の不良原 因となる。したがって、本明細書では、第2ゲートトレンチをより好適に形成する技術を 提案する。

【課題を解決するための手段】

【0007】

本明細書が提案するスイッチング素子の製造方法は、注入工程と、ボディ領域形成工程と 、ドライエッチング工程と、ゲート電極形成工程を有する。前記注入工程では、半導体基 板に p型不純物を注入することによって、前記半導体基板の表面に露出する p型の外周領 域と、前記表面に露出しており、前記外周領域から間隔を開けた位置に配置されており、 前記外周領域よりも p型不純物濃度が高い p型の耐圧領域を形成する。前記ボディ領域形 成工程では、前記表面に露出しており、前記外周領域及び前記耐圧領域よりも浅い範囲に 配置されており、前記外周領域を挟んで前記耐圧領域の反対側に配置されており、前記外 周領域に接している p型のボディ領域を形成する。前記ドライエッチング工程では、前記 半導体基板をドライエッチングすることによって、前記表面に第1ゲートトレンチと第2 ゲートトレンチを形成する。ここでは、前記ボディ領域が存在する範囲に第1ゲートトレ ンチを形成し、前記外周領域が存在する範囲に第2ゲートトレンチを形成する。前記ゲー ト電極形成工程では、前記第1ゲートトレンチ内と前記第2ゲートトレンチ内にゲート電 極を形成する。

【0008】

この製造方法では、イオン注入によって、外周領域と耐圧領域を形成する。ここで、耐圧 領域は、外周領域よりも高いp型不純物濃度を有するように形成される。このため、注入 工程では、半導体基板中の金属不純物が、 p 型不純物濃度が高い耐圧領域にゲッタリング

され、外周領域にゲッタリングされ難い。その後、ドライエッチング工程で外周領域をド ライエッチングするとき(すなわち、第2ゲートトレンチを形成するとき)に、外周領域 内に存在する金属不純物が少ないので、第2ゲートトレンチを好適に形成することができ る。すなわち、第2ゲートトレンチの形成不良を抑制することができる。したがって、こ の製造方法によれば、スイッチング素子を高い歩留まりで製造することができる。 【図面の簡単な説明】 [0009]【図1】IGBT10の平面図(外周領域34とFLR36の配置を示す図)。 【図2】図1のII-II線におけるIGBT10の断面図。 【図3】IGBT10の製造工程の説明図。 【図4】IGBT10の製造工程の説明図。 【図5】外周領域34とFLR36の深さ方向(z方向)におけるp型不純物濃度分布を 示すグラフ。 【図6】IGBT10の製造工程の説明図。 【図7】IGBT10の製造工程の説明図。 【図8】IGBT10の製造工程の説明図。 【発明を実施するための形態】 [0010]図1、2に示す実施形態のIGBT (insulated gate bipolar transistor)10は、半 導体基板12と、半導体基板12の上面12a及び下面12bに設けられた電極、絶縁膜 を有している。なお、以下では、上面12aに平行な一方向を×方向といい、上面12a に平行でx方向に直交する方向をy方向といい、半導体基板12の厚み方向をz方向とい う。図1は、半導体基板12の内部に設けられた外周領域34とFLR (field limiting ring)36の配置を示している。図1に示すように、半導体基板12は、外周領域34と 複数のFLR36を有している。外周領域34とFLR36は、共にp型領域である。図 2 に示すように、外周領域34とFLR36は、上面12aを含む範囲に配置されている 。図1に示すように、外周領域34は、半導体基板12の中央部38を囲むように環状に 伸びている。中央部38には、図2に示すエミッタ領域22、ボディ領域24、ゲートト レンチ40等が形成されている。以下では、中央部38と外周領域34を備える範囲を素 子範囲14といい、素子範囲14の外側の範囲を外周耐圧範囲15という。FLR36は 、外周耐圧範囲15に配置されている。各FLR36は、素子範囲14を囲むように環状 に伸びている。各FLR36のp型不純物濃度は、外周領域34のp型不純物濃度よりも 高い。

(3)

[0011]

図2に示すように、半導体基板12の上面12aに、エミッタ電極52と保護絶縁膜60 が配置されている。エミッタ電極52は、素子範囲14内に配置されている。エミッタ電 極52は、上面12aに接している。保護絶縁膜60は、外周耐圧範囲15内で上面12 aを覆っている。半導体基板12の下面12bに、コレクタ電極56が配置されている。 コレクタ電極56は、下面12bの全体に接している。

[0012]

図 2 に示すように、素子範囲 1 4 内に、エミッタ領域 2 2 とボディ領域 2 4 と上述した外 周領域 3 4 が配置されている。

【0013】

エミッタ領域22は、n型領域である。エミッタ領域22は、半導体基板12の上面12 aを含む範囲に配置されている。エミッタ領域22は、エミッタ電極52にオーミック接触している。

[0014]

ボディ領域24は、 p型領域である。ボディ領域24は、2つのエミッタ領域22の間の 位置から各エミッタ領域22の下側の位置まで分布している。ボディ領域24は、2つの エミッタ領域22の間の位置(すなわち、上面12a近傍)において高いp型不純物濃度 30

を有しており、エミッタ領域22よりも下側において低いp型不純物濃度を有している。 ボディ領域24は、2つのエミッタ領域22の間の位置でエミッタ電極52にオーミック 接触している。

【0015】

図2に示すように、半導体基板12は、ドリフト領域26、バッファ領域27及びコレク タ領域28を有している。ドリフト領域26、バッファ領域27及びコレクタ領域28は 、素子範囲14と外周耐圧範囲15に跨って分布している。

【0016】

ドリフト領域26は、n型不純物濃度が低いn型領域である。ドリフト領域26は、素子範囲14内において、ボディ領域24に対して下側から接している。また、ドリフト領域26は、外周領域34とFLR36に接している。外周領域34とFLR36の間の間隔に、ドリフト領域26が分布している。ドリフト領域26によってFLR36が外周領域34から分離されている。また、ドリフト領域26によって、FLR36が互いから分離されている。

【 0 0 1 7 】

バッファ領域27は、ドリフト領域26よりもn型不純物濃度が高いn型領域である。バ ッファ領域27は、素子範囲14及び外周耐圧範囲15内において、ドリフト領域26に 対して下側から接している。

【0018】

コレクタ領域28は、p型領域である。コレクタ領域28は、素子範囲14及び外周耐圧 範囲15内において、バッファ領域27に対して下側から接している。コレクタ領域28 は、半導体基板12の下面12bの略全域において、コレクタ電極56にオーミック接触 している。

[0019]

素子範囲14内の半導体基板12の上面12aには、複数のゲートトレンチ40が設けられている。各ゲートトレンチ40は、y方向に長く伸びている。複数のゲートトレンチ4 0は、×方向に間隔を開けて配置されている。各ゲートトレンチ40は、ボディ領域24 の下端よりも深い位置まで伸びている。以下では、×方向において最も外側に位置するゲ ートトレンチ40をゲートトレンチ40bといい、その他のゲートトレンチ40をゲート トレンチ40aという。各ゲートトレンチ40bといい、その他のゲートトレンチ40をゲート トレンチ40aという。各ゲートトレンチ40aは、エミッタ領域22とボディ領域24 を貫通してドリフト領域26まで達している。ゲートトレンチ40bは、外周領域34に 隣接する位置に配置されている。外周領域34とFLR36の下端は、ゲートトレンチ4 0の下端よりも下側に位置している。

[0020]

各ゲートトレンチ40の内面は、ゲート絶縁膜32によって覆われている。各ゲートトレ ンチ40内に、ゲート電極30が配置されている。各ゲート電極30は、ゲート絶縁膜3 2によって半導体基板12から絶縁されている。各ゲート電極30の上面は、層間絶縁膜 62によって覆われている。層間絶縁膜62によって、各ゲート電極30がエミッタ電極 52から絶縁されている。

【0021】

各エミッタ領域22は、ゲートトレンチ40aの上端部でゲート絶縁膜32に接している。ボディ領域24は、各エミッタ領域22の下側でゲート絶縁膜32に接している。ドリフト領域26は、ボディ領域24の下側でゲート絶縁膜32に接している。また、ボディ領域24は、ゲートトレンチ40b内のゲート絶縁膜32に接している。

【0022】

ゲート電極30に閾値以上の電位を印加すると、ボディ領域24にチャネルが形成され、 チャネルを介してエミッタ領域22とドリフト領域26が接続される。これによって、I GBTがオンする。ゲート電極30の電位を閾値未満に低下させると、チャネルが消失し 、IGBTがオフする。IGBTがオフすると、ドリフト領域26内で電位分布が発生す る。IGBT10では、素子範囲14の外周端に位置するゲートトレンチ40bに接する

ように、外周領域34が設けられている。外周領域34からゲートトレンチ40bの周囲 のドリフト領域26に空乏層が広がる。これによって、ゲートトレンチ40b近傍におけ る電界集中が抑制される。また、外周耐圧範囲15内では、FLR36によって外周側へ の空乏層の進展が促進される。これによって、外周耐圧範囲15内における電界集中が抑 制される。したがって、IGBT10は、高い耐圧を有する。

【0023】

次に、IGBT10の製造方法について説明する。まず、図3に示すように、ドリフト領 域26によって構成されている半導体基板12(加工前の半導体基板12)の上面12a に、酸化膜80を形成する。次に、酸化膜80上に、レジスト膜82を形成する。次に、 レジスト膜82を、フォトリソグラフィによってパターニングする。これによって、外周 領域34及びFLR36を形成すべき領域の上部のレジスト膜82をメッシュ化する。な お、レジスト膜82のメッシュ化とは、レジスト膜82にメッシュ状の微小な開口部を設 けることを意味する。図3では、メッシュ化されたレジスト膜82を、参照符号82a、 82bにより示している。メッシュ状の開口部の面積比率を調整することで、イオン注入 時にイオン透過率を変更することができる。レジスト膜82bは、レジスト膜82aより も、開口部の面積比率が高く、イオン透過率が高い。レジスト膜82aは外周領域34を 形成すべき範囲の上部に設けられ、レジスト膜82bはFLR36を形成すべき範囲の上 部に設けられる。

【0024】

次に、レジスト膜82を介して、半導体基板12に対して上側からp型不純物(例えば、 ボロン)をイオン注入する。メッシュ化されていないレジスト膜82は、イオンを透過し ない。メッシュ化されたレジスト膜82a、82bは、イオンを透過する。このため、レ ジスト膜82a、82bの下部に、p型不純物が注入される。ここで、レジスト膜82b のイオン透過率がレジスト膜82aのイオン透過率よりも高いので、レジスト膜82bの 下部にレジスト膜82aの下部よりも高濃度にp型不純物が注入される。イオン注入が完 了したら、レジスト膜82(82a、82bを含む)を除去する。

【 0 0 2 5 】

次に、半導体基板12をアニールすることで、半導体基板12に注入されたp型不純物を 活性化する。その結果、図4に示すように、p型の外周領域34とp型のFLR36が形 成される。レジスト膜82bを介してp型不純物が注入されたFLR36では、レジスト 膜82aを介してp型不純物が注入された外周領域34よりもp型不純物濃度が高くなる 。アニールによってp型不純物を活性化させるときに、半導体基板12の内部に存在する 金属不純物が、p型領域(すなわち、外周領域34とFLR36)内にゲッタリングされ る。このとき、p型不純物濃度が高いFLR36には、より多くの金属不純物がゲッタリ ングされる。FLR36に金属不純物がゲッタリングされることで、外周領域34周辺に 存在する金属不純物の濃度が低くなる。このため、外周領域34にゲッタリングされる金 属不純物が少なくなる。このように、アニール工程において、外周領域34への金属不純 物のゲッタリングが抑制される。

【0026】

図5は、外周領域34とFLR36の深さ方向(z方向)におけるp型不純物濃度分布を 示している。図5のグラフ34は外周領域34のp型不純物濃度分布を示しており、グラ フ36はFLR36のp型不純物濃度分布を示している。図5に示すように、深さゼロ(すなわち、上面12aの位置)から深い方に向かうにしたがって、p型不純物濃度分布が 徐々に低下する。何れの深さでも、FLR36のp型不純物濃度は、外周領域34のp型 不純物濃度よりも高い。本明細書では、深さ0.5µmの位置のp型不純物濃度を、表面 濃度という。本実施形態では、外周領域34の表面濃度は約1.0×10¹⁸(cm⁻³)であり、FLR36の表面濃度は約1.0×10¹⁹(cm⁻³)である。

【0027】

次に、半導体基板12に対してイオン注入することによって、図6に示すように、ボディ 領域24とエミッタ領域22を形成する。ボディ領域24は、外周領域34を挟んでFL 10

R36の反対側に、外周領域34に接するように形成される。

【 0 0 2 8 】

次に、図7に示すように、半導体基板12の上面12aを選択的にドライエッチングする ことによって、ゲートトレンチ40を形成する。ここでは、エミッタ領域22とボディ領 域24を貫通してドリフト領域26に達するようにゲートトレンチ40aを形成する。ま た、外周領域34をエッチングしてゲートトレンチ40bを形成する。外周領域34に多 量の金属不純物がゲッタリングされていると、金属不純物の影響によって外周領域34を 好適にエッチングすることができない。しかしながら、本実施形態では、上述したように 、外周領域34への金属不純物のゲッタリングが抑制されているので、外周領域34を好 適にエッチングすることができる。したがって、ゲートトレンチ40bを好適に形成する ことができる。また、FLR36には多くの金属不純物がゲッタリングされているが、F LR36にはトレンチが形成されないので特に問題は生じない。

【0029】

次に、図8に示すように、ゲートトレンチ40内に、ゲート絶縁膜32とゲート電極30 を形成する。次に、従来公知の技術によって、層間絶縁膜62、エミッタ電極52、保護 絶縁膜60、バッファ領域27、コレクタ領域28、及び、コレクタ電極56等を形成す る。その後、ダイシングによってウエハをチップに分割することで、図1、2に示すIG BT10が完成する。

[0030]

以上に説明したように、この製造方法によれば、FLR36に金属不純物がゲッタリング されるので、外周領域34に金属不純物がゲッタリングされ難くなる。このため、外周領 域34をドライエッチングしてゲートトレンチ40bを形成する際に、ゲートトレンチ4 0bを好適に形成することができる。したがって、ゲートトレンチ40bの形成不良によ る歩留まり低下を抑制することができる。この製造方法によれば、高い歩留まりでIGB T10を量産することができる。

[0031]

なお、上述した実施形態では、ゲートトレンチ40bが外周領域34とボディ領域24の 境界に設けられていた。しかしながら、外周領域34をドライエッチングしてゲートトレ ンチ40bを形成するのであれば、ゲートトレンチ40bに対して外周領域34がどのよ うに配置されていてもよい。

【 0 0 3 2 】

また、上述した実施形態では、各ゲートトレンチ40が、y方向に長く伸びていた。しかしながら、各ゲートトレンチ40が、x方向に長く伸びていてもよい。

【 0 0 3 3 】

【符号の説明】 【0034】 12:半導体基板 14:素子範囲 15:外周耐圧範囲 22:エミッタ領域 24:ボディ領域 26:ドリフト領域 27:バッファ領域

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限 定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざ まに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あ るいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の 組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数 目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用 性を持つものである。

40

10

20

30



【図2】



10







【図3】







【図6】



【図7】







フロントページの続	き				
(51)国際特許分類			FI		
			H 0 1 L	29/78	655F
			H 0 1 L	29/78	658G
(56)参考文献	特開201	7 - 1 6 2	993(JP	, A)	
	特開201	0 - 1 8 6	805(JP	, A)	
	特開201	0 - 1 6 1	240(JP	, A)	
(58)調査した分野	米国特許出 (Int.Cl. , D E	願公開第 2 3 名)	015/01	71198	(US,A1)
	H 0 1 L	21/33	6		
	H 0 1 L	29/06			
	H 0 1 L	29/73	9		
	H 0 1 L	29/78			