

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4809568号  
(P4809568)

(45) 発行日 平成23年11月9日(2011.11.9)

(24) 登録日 平成23年8月26日(2011.8.26)

(51) Int. Cl.		F I			
<b>G 1 1 C</b>	<b>29/02</b>	<b>(2006.01)</b>	<b>G 1 1 C</b>	29/00	6 7 5 M
<b>G O 1 R</b>	<b>31/28</b>	<b>(2006.01)</b>	<b>G O 1 R</b>	31/28	B
<b>G O 6 F</b>	<b>12/16</b>	<b>(2006.01)</b>	<b>G O 1 R</b>	31/28	U
<b>G O 6 F</b>	<b>15/78</b>	<b>(2006.01)</b>	<b>G O 6 F</b>	12/16	3 3 O A
			<b>G O 6 F</b>	15/78	5 1 O K

請求項の数 26 (全 25 頁)

(21) 出願番号	特願2002-288612 (P2002-288612)	(73) 特許権者	594154428
(22) 出願日	平成14年10月1日(2002.10.1)		エイアールエム リミテッド
(65) 公開番号	特開2003-229000 (P2003-229000A)		イギリス国 シービー1 9エヌジェイ
(43) 公開日	平成15年8月15日(2003.8.15)		ケンブリッジ, チェリー ヒントン, フル
審査請求日	平成16年11月16日(2004.11.16)		バーン ロード 110
審査番号	不服2009-20367 (P2009-20367/J1)	(74) 代理人	100066692
審査請求日	平成21年10月22日(2009.10.22)		弁理士 浅村 皓
(31) 優先権主張番号	025816	(74) 代理人	100072040
(32) 優先日	平成13年12月26日(2001.12.26)		弁理士 浅村 肇
(33) 優先権主張国	米国 (US)	(74) 代理人	100159525
			弁理士 大日方 和幸
		(74) 代理人	100094673
			弁理士 林 拓三

最終頁に続く

(54) 【発明の名称】 メモリ自己テストの方法と装置

(57) 【特許請求の範囲】

【請求項1】

データ処理装置であって、  
それぞれのメモリ・アドレスに関連する複数のメモリ記憶位置を有する少なくとも1個のメモリと、

前記少なくとも1個のメモリの自己テストを制御する自己テスト・コントローラと、  
を含み、

前記自己テスト・コントローラは与えられるべきあるメモリ・テスト方法を指定する単一の自己テスト命令に回答して一連のメモリ記憶位置内の各メモリ位置に少なくとも一度のメモリ・アクセスを行い、前記自己テスト命令により選択された前記一連のメモリ記憶位置内で順次にアクセスされるメモリ位置に従ってメモリ・アドレスは変化し、前記自己テスト・コントローラは異なるメモリ・テスト方法を実現するために前記自己テスト命令により形成可能であって、

前記メモリ・テスト方法は、異なるメモリに適合するように調整でき、また異なる製作特性とテスト要求に適合するように調整でき、

インターフェース回路を前記自己テスト・コントローラと前記少なくとも1個のメモリの間に設け、前記インターフェース回路を通して前記自己テスト・コントローラが生成するメモリ・テスト駆動信号の値とタイミングを前記自己テスト・コントローラと前記少なくとも1個のメモリの間で送って前記少なくとも1個のメモリの異なる値およびタイミング特性に対処し、

前記インターフェース回路は前記自己テスト・コントローラが生成するメモリ・アドレス値を、前記少なくとも1個のメモリに入力する論理アドレス値にマッピングする、データ処理装置。

【請求項2】

前記自己テスト・コントローラは複数の自己テスト命令を実行して一連のメモリ・テストを行い、前記自己テスト命令はプログラム可能であって異なるユーザはメモリ・テストの異なるシーケンスを指定できる、請求項1記載のデータ処理装置。

【請求項3】

前記メモリ・アドレスは前記少なくとも1個のメモリ内の物理的行アドレスと列アドレスである、請求項1記載のデータ処理装置。

10

【請求項4】

前記自己テスト命令は前記少なくとも一度のメモリ・アクセスの一部として前記メモリに書き込むデータを指定する、請求項1記載のデータ処理装置。

【請求項5】

前記メモリ・アドレスは前記自己テスト命令により選択された順次のメモリ位置に従って変化し、また前記自己テスト・コントローラは次の1つ以上のメモリ・テスト動作を実行する、すなわち、

(i) 指定されたデータを或る範囲内のメモリ・アドレスの全てのメモリ位置に書き込み、

(ii) データを或る範囲内のメモリ・アドレスの全てのメモリ位置から読み取り、

20

(iii) 指定されたデータをチェッカー盤パターンのメモリ・アドレスを有するメモリ位置に書き込み、

(iv) データをチェッカー盤パターンのメモリ・アドレスを有するメモリ位置から読み取り、

(v) マーチCメモリ・テストを行い、

(vi) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取りまた指定されたデータを書き込み、メモリ位置の或る行内のメモリ位置に順にアクセスした後でメモリ位置の次の行を選択してアクセスし、

(vii) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取りまた指定されたデータを書き込み、メモリ位置の或る列内のメモリ位置に順にアクセスした後でメモリ位置の次の列を選択してアクセスし、

30

(viii) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取り、指定されたデータを書き込み、またデータを読み取り、メモリ位置の或る行内のメモリ位置に順にアクセスした後でメモリ位置の次の行を選択してアクセスし、

(ix) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取り、指定されたデータを書き込み、またデータを読み取り、メモリ位置の或る列内のメモリ位置に順にアクセスした後でメモリ位置の次の列を選択してアクセスし、

(x) 一連のメモリ位置において、前記メモリ内の1つ以上のビット線に或る値を繰り返し書き込み、次に前記1つまたは複数のビット線を共用するメモリ位置内に記憶されている相補値を読み取り、

40

(xi) 一連のメモリ位置において、或るメモリ位置から或る値を繰り返し読み取ると共に逆のデータ書き込みを行い、

(xii) メーカーのテスト方法が特定の要求を持たない実行/不実行テストについて(i)から(xi)に規定された所定の組み合わせのメモリ・テスト動作を行い、

(xiii) 不合格検出を有効化するために特定の点で偽読み取りデータを生成する

請求項1記載のデータ処理装置。

【請求項6】

プロセッサ・コアを更に備え、前記プロセッサ・コアと前記少なくとも1個のメモリと前記自己テスト・コントローラを1つの集積回路上に形成する、請求項1記載のデータ処理装置。

50

## 【請求項 7】

前記少なくとも 1 個のメモリは合成メモリか特注メモリのどちらかである、請求項 1 記載のデータ処理装置。

## 【請求項 8】

複数のメモリを備え、前記自己テスト命令は前記自己テスト命令を前記複数のメモリのどれに与えるかを指定する、請求項 1 記載のデータ処理装置。

## 【請求項 9】

前記自己テスト命令は、検出されたメモリ誤りを前記自己テスト・コントローラが複数の異なる方法のどれを用いて報告するかを指定する、請求項 1 記載のデータ処理装置。

## 【請求項 10】

前記インターフェース回路は前記少なくとも 1 個のメモリのテストから得られたデータを収集する結果データ・レジスタを含み、また前記自己テスト・コントローラは自己テスト命令に応じて結果データを前記結果データ・レジスタから読み取る、請求項 1 記載のデータ処理装置。

## 【請求項 11】

前記自己テスト命令はテスト対象の前記少なくとも 1 個のメモリのサイズを指定する、請求項 1 記載のデータ処理装置。

## 【請求項 12】

前記自己テスト命令は前記自己テスト・コントローラに直列にロードされる、請求項 1 記載のデータ処理装置。

## 【請求項 13】

前記少なくとも 1 個のメモリと前記自己テスト・コントローラを複数個の外部信号ピンを有する集積回路上に形成し、前記自己テスト・コントローラは 1 つ以上の自己テスト命令を前記自己テスト・コントローラに与えるのに用いる 1 個以上の外部信号ピンを有する、請求項 1 記載のデータ処理装置。

## 【請求項 14】

それぞれのメモリ・アドレスに関連する複数のメモリ記憶位置を有するメモリ・テスト方法であって、

前記メモリに結合する自己テスト・コントローラに単一の自己テスト命令を与え、該自己テスト命令は前記メモリに与えられるべきあるテスト方法を指定するステップと、

前記自己テスト命令に回答して一連のメモリ記憶位置内の各メモリ位置に少なくとも一度のメモリ・アクセスを行うステップとを含み、

前記自己テスト命令により選択された前記一連のメモリ記憶位置内で順次にアクセスされるメモリ位置に従ってメモリ・アドレスは変化し、前記自己テスト・コントローラは異なるメモリ・テスト方法を実現するために前記自己テスト命令により形成可能であって、

前記メモリ・テスト方法は、異なるメモリに適合するように調整でき、また異なる製作特性とテスト要求に適合するように調整でき、

前記自己テスト・コントローラと前記少なくとも 1 個のメモリの間に送られる前記自己テスト・コントローラが生成するメモリ・テスト駆動信号の値とタイミングは前記自己テスト・コントローラと前記少なくとも 1 個のメモリの間に設けられたインターフェース回路により処理され、前記少なくとも 1 個のメモリの異なる値およびタイミング特性に対処し、

前記インターフェース回路は前記自己テスト・コントローラが生成するメモリ・アドレス値を、前記少なくとも 1 個のメモリに入力する論理アドレス値にマッピングする、メモリ・テスト方法。

## 【請求項 15】

前記自己テスト・コントローラで複数の自己テスト命令を実行して一連のメモリ・テストを行い、前記自己テスト命令はプログラム可能であって異なるユーザはメモリ・テストの異なるシーケンスを指定できる、請求項 14 記載のメモリ・テスト方法。

## 【請求項 16】

前記メモリ・アドレスは前記少なくとも1個のメモリ内の物理的行アドレスと列アドレスである、請求項14記載のメモリ・テスト方法。

【請求項17】

前記自己テスト命令は前記少なくとも一度のメモリ・アクセスの一部として前記メモリに書き込むデータを指定する、請求項14記載のメモリ・テスト方法。

【請求項18】

前記メモリ・アドレスは前記自己テスト命令により選択された順次のメモリ位置に従って変化し、また前記自己テスト・コントローラは次の1つ以上のメモリ・テスト動作を実行する、すなわち、

(i) 指定されたデータを或る範囲内のメモリ・アドレスの全てのメモリ位置に書き込み、

(ii) データを或る範囲内のメモリ・アドレスの全てのメモリ位置から読み取り、

(iii) 指定されたデータをチェッカー盤パターンのメモリ・アドレスを有するメモリ位置に書き込み、

(iv) データをチェッカー盤パターンのメモリ・アドレスを有するメモリ位置から読み取り、

(v) マーチCメモリ・テストを行い、

(vi) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取りまた指定されたデータを書き込み、メモリ位置の或る行内のメモリ位置に順にアクセスした後でメモリ位置の次の行を選択してアクセスし、

(vii) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取りまた指定されたデータを書き込み、メモリ位置の或る列内のメモリ位置に順にアクセスした後でメモリ位置の次の列を選択してアクセスし、

(viii) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取り、指定されたデータを書き込み、またデータを読み取り、メモリ位置の或る行内のメモリ位置に順にアクセスした後でメモリ位置の次の行を選択してアクセスし、

(ix) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取り、指定されたデータを書き込み、またデータを読み取り、メモリ位置の或る列内のメモリ位置に順にアクセスした後でメモリ位置の次の列を選択してアクセスし、

(x) 一連のメモリ位置において、前記メモリ内の1つまたは複数のビット線に或る値を繰り返し書き込み、次に前記1つ以上のビット線を共用するメモリ位置内に記憶されている相補値を読み取り、

(xi) 一連のメモリ位置において、或るメモリ位置から或る値を繰り返し読み取ると共に逆のデータ書き込みを行い、

(xii) メーカーのテスト方法が特定の要求を持たない実行/不実行テストについて(i)から(xi)に規定された所定の組み合わせのメモリ・テスト動作を行い、

(xiii) 不合格検出を確認するために特定の点で偽読取りデータを生成する

請求項14記載のメモリ・テスト方法。

【請求項19】

プロセッサ・コアと前記少なくとも1個のメモリと前記自己テスト・コントローラを1つの集積回路上に形成する、請求項14記載のメモリ・テスト方法。

【請求項20】

前記少なくとも1個のメモリは合成メモリと特注メモリのどちらかである、請求項14記載のメモリ・テスト方法。

【請求項21】

前記自己テスト命令は前記自己テスト命令を前記複数のメモリのどれに与えるかを指定する、請求項14記載のメモリ・テスト方法。

【請求項22】

前記自己テスト命令は、検出されたメモリ誤りを前記自己テスト・コントローラが複数の異なる方法のどれを用いて報告するかを指定する、請求項14記載のメモリ・テスト方

10

20

30

40

50

法。

【請求項 2 3】

前記インターフェース回路は前記少なくとも 1 個のメモリのテストから得られたデータを収集する結果データ・レジスタを含み、また前記自己テスト・コントローラは自己テスト命令にตอบสนองして結果データを前記結果データ・レジスタから読み取る、請求項 1 4 記載のメモリ・テスト方法。

【請求項 2 4】

前記自己テスト命令はテスト対象の前記少なくとも 1 個のメモリのサイズを指定する、請求項 1 4 記載のメモリ・テスト方法。

【請求項 2 5】

前記自己テスト命令は前記自己テスト・コントローラに直列にロードされる、請求項 1 4 記載のメモリ・テスト方法。

【請求項 2 6】

前記少なくとも 1 個のメモリと前記自己テスト・コントローラを複数個の外部信号ピンを有する集積回路上に形成し、前記自己テスト・コントローラは 1 つ以上の自己テスト命令を前記自己テスト・コントローラに与えるのに用いる 1 個以上の外部信号ピンを有する、請求項 1 4 記載のメモリ・テスト方法。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明はデータ処理装置の分野に関する。より詳しくは、本発明はメモリ不良を検出するための、データ処理装置内のメモリの自己テストに関する。

【0 0 0 2】

【従来の技術】

自己テスト機構（組込み自己テスト（BIST）と呼ぶことがある）を持つメモリを組み込んだデータ処理装置は公知である。自己テスト機構とは、メモリ回路を製作したときに一度または一連の自己テストを行ってメモリ不良が存在するかどうかを判定し、存在する場合はその回路を除外することを指示する機構をいう。メモリ回路は高い信頼性が要求されるので、不良回路は正しく識別しなければならない。メモリ・サイズが大きくなるに従って、メモリが占めるダイの部分も大きくなる。またメモリ内のトランジスタの密度が高くなるとメモリの不良密度も非常に大きくなる。

【0 0 0 3】

【発明が解決しようとする課題】

不良の種類は設計によって大幅に異なり、また同じ設計でも製造プロセスによって異なる。このため、通常、自己テスト方式は設計や製造方法に従ってメーカーが選択する。一般にメーカーは、特定の環境において不良メモリを識別するのに適した、経験から得られた自社特有の好ましいテスト方法を有する。或るメーカーが採用しているテスト方法は他のメーカーにとって必ずしも適当な方法ではない。

【0 0 0 4】

自己テスト回路はメモリが正しく製作されていることを確かめるのに必要であるが、或る回路領域を占有するのでできるだけ小さくすることが望ましい。自己テスト回路は一般に集積回路を製造するとき用いるが、その後集積回路の通常の動作中には用いない。

【0 0 0 5】

【課題を解決するための手段】

1 つの形態では、本発明はデータを処理する装置を提供する。この装置は、それぞれのメモリ・アドレスに関連する複数のメモリ記憶位置を有する少なくとも 1 個のメモリと、前記少なくとも 1 個のメモリの自己テストを制御する自己テスト・コントローラと、を含み、前記自己テスト・コントローラは自己テスト命令に応じて一連のメモリ記憶位置内の各メ

10

20

30

40

50

メモリ位置に少なくとも一度メモリ・アクセスを行い、前記自己テスト命令により選択された前記一連のメモリ記憶位置内で順次にアクセスされるメモリ位置に従ってメモリ・アドレスは変化し、前記自己テスト・コントローラは前記自己テスト命令により形成されて異なるメモリ・テスト方法を実現する。

【0006】

本発明の認識では、アドレス指定の順序を変えることにより種々のテスト方法を行うことができるプログラム可能な自己テスト・コントローラが望ましい場合がある。詳しく述べると、かかるプログラム可能な自己テスト・コントローラを提供することにより、多くの異なるメーカーがこの自己テスト・コントローラ的设计を再使用することが可能になり、しかも各メーカーがこの自己テスト・コントローラをプログラムして、自分の特定の環境に最も適したものとして選択したテスト方法を実行することが可能になる。単一の固定されたテスト方法だけを行うコントローラとは異なり、プログラム可能な自己テスト・コントローラを用いると自己テスト・コントローラのサイズと複雑さが増加するので一般に不利と考えられるが、自己テスト・コントローラ設計を再使用すれば、異なるメーカーの種々のテスト要求や、同じメーカーであっても独自の製造プロセスを開発したときに生じる異なるテスト要求などに対処できるので、この不利を十分補うことができる。

10

【0007】

自己テスト命令が完結したテスト方法を示すことも可能であるが、本発明の好ましい実施の形態では、複数の自己テスト命令を実行して、異なるユーザが異なるシーケンスを指定するように調整された一連のメモリ・テストを行う。自己テスト・コントローラは自己テスト命令のプログラムにより駆動され、特定のユーザが望むあらゆるテスト方法を実行する。

20

理解されるように、テスト対象のメモリの特定の種類に適合するように、または特定の製造テスト方法に適合するように、一連のメモリ・テストを調整できる。

【0008】

理解されるように、自己テスト・コントローラが作成するメモリ・アドレスは種々の形をとってよく、また種々の方法でメモリ位置にマッピングしてよい。しかし多くの種類のメモリ不良はメモリ位置自体の、または他のメモリ位置に対する相対的な物理的位置に関連するので、自己テスト・コントローラが作成するメモリ・アドレスはメモリ位置の物理的位置を与える行と列のアドレスを直接表すものが特に適している。なぜなら、一般にテストの際に有用なメモリ・アドレスのシーケンスは、メモリ・アドレスをこの方法で表現することにより容易に形成できるからである。

30

【0009】

かかるプログラム可能な自己テスト・コントローラにおいて考慮すべき重要な点は、どのアドレス・シーケンスとどのテストを命令が支援するかを決定することである。広範囲の種々の方法で組み合わせて、多くの異なる状況の要求を包含する適用範囲の広いテスト方法を与えるように命令を選択しなければならない。この要求を考慮すると、支援する自己テスト命令の数とそれらが表すテストの複雑さが増加するに従って、自己テスト・コントローラに関連する複雑さとオーバーヘッドが増大する。

【0010】

上記の要因を考慮して、本発明の好ましい実施の形態は次のテスト動作を行うことが可能な自己テスト命令を含む。すなわち、

40

- (i) 指定されたデータを或る範囲内のメモリ・アドレスの全てのメモリ位置に書き込み、
- (ii) データを或る範囲内のメモリ・アドレスの全てのメモリ位置から読み取り、
- (iii) 指定されたデータをチェッカー盤パターンのメモリ・アドレスを有するメモリ位置に書き込み、
- (iv) データをチェッカー盤パターンのメモリ・アドレスを有するメモリ位置から読み取り、
- (v) マーチC (marchC)メモリ・テストを行い、

50

- (vi) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取りまた指定されたデータを書き込み、メモリ位置の或る行内のメモリ位置に順にアクセスした後でメモリ位置の次の行を選択してアクセスし、
- (vii) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取りまた指定されたデータを書き込み、メモリ位置の或る列内のメモリ位置に順にアクセスした後でメモリ位置の次の列を選択してアクセスし、
- (viii) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取り、指定されたデータを書き込み、またデータを読み取り、メモリ位置の或る行内のメモリ位置に順にアクセスした後でメモリ位置の次の行を選択してアクセスし、
- (ix) メモリ位置の行と列に配列されたメモリ内の一連のメモリ位置からデータを読み取り、指定されたデータを書き込み、またデータを読み取り、メモリ位置の或る列内のメモリ位置に順にアクセスした後でメモリ位置の次の列を選択してアクセスし、
- (x) 一連のメモリ位置において、前記メモリ内の1つ以上のビット線に或る値を繰り返し書き込み、次に前記1つ以上のビット線を共用するメモリ位置内に記憶されている相補値を読み取り、
- (xi) 一連のメモリ位置において、或るメモリ位置から或る値を繰り返し読み取ると共に逆のデータ書き込みを行い、
- (xii) メーカーのテスト方法が特定の要求を持たない実行/不実行(go/nogo)テストについて(i)から(xi)に規定されたメモリ・テスト動作の所定の組み合わせを行い、
- (xiii) 不合格検出を有効化するために特定の点で偽読取りデータ(false read data)を生成する。

10

20

**【0011】**

本発明は、自己テスト・コントローラと1個以上のメモリとプロセッサ・コアとを1つの集積回路上に形成する実施の形態で用いるのに特に適している。同じ集積回路上に形成する比較的大量のメモリをプロセッサ・コアとして多く用いると、多数のテスト方法を支援する必要が増加する。なぜなら、大量のメモリを含む構成要素のメーカーの数が増え、また異なる集積回路に与えられる製作特性の変動も増えるからである。別の観点からすると、メモリは、専門のメモリ・メーカーが製作した離散的集積回路の形で与えられることは少なく、広範囲のメーカー(例えばASICメーカー)により種々の他の構成要素(特にプロセッサ・コア)と共に単一の集積回路内に含まれることの方が多いが、この方法はかかる状況における変化に対応する。

30

**【0012】**

理解されるように、テストの対象となるメモリは種々の異なる形をとる。詳しく述べると、メモリは特定の環境に従って特注のメモリであったり合成メモリであったりする。これらの異なる種類は元来それぞれ異なる検査方法が必要であって、これには自己テスト・コントローラのプログラム可能な性質が有用である。

**【0013】**

本発明の方法を更に複雑にする点は、異なるメモリを駆動するには異なる信号値とタイミングを必要とすることである。比較的簡単な設計の総称的自己テスト・コントローラを作ろうとすると、自己テスト・コントローラ内でかかる違いを処理するのは実用的でない。したがって本発明の好ましい実施の形態は、自己テスト・コントローラとテスト中のメモリの間の必要な信号値とタイミングの調整を行うインターフェース回路を含む。特定のメモリに接続するのに必要な回路要素をまとめて中間のインターフェース回路内に集中することにより、自己テスト・コントローラの設計を総称的にまた比較的コンパクトにできる。

40

**【0014】**

用いるメモリ・アドレス・シーケンスを指定するだけでなく、自己テスト命令はテスト中にメモリに書き込むデータ値も指定する。データ値の選択は特定のテストにより検出される不良の種類に大きな影響を与え、またこれを用いて特定のメーカーまたはユーザが設定できる方法でメモリの潜在的な弱点を探することができる。

50

## 【 0 0 1 5 】

理解されるように、最近の多くの集積回路は多数の異なるメモリを含む。これらの異なるメモリの設計は非常に異なり、異なるテスト方法を必要とする。自己テスト・コントローラはプログラム可能な性質を持つので、この単一回路によりかかる異なるメモリをそのメモリに最も適した方法でテストできる。また自己テスト命令は検出された誤りを報告する方法も指定する。これは優れた特徴であって、誤り報告を特定のメーカーの要求に合わせ、または設計デバッグと製造テストとを比較するなど、異なるテスト環境を反映することもできる。

## 【 0 0 1 6 】

自己テスト命令の制御の下にアクセス可能な記憶装置をインターフェース回路が備える場合は、検出された誤りに関する追加のデータを得ることができる。これにより自己テスト・コントローラとメモリの間のインターフェースが簡単になり、しかも特定のユーザまたは設計が望む場合は強力な診断またはその他のデータを収集できる。

10

## 【 0 0 1 7 】

異なるキャッシュ・サイズやオンチップRAMサイズなどの種々のメモリ・サイズの共通回路を効率的に処理するため、好ましい実施の形態では自己テスト命令はテスト対象のメモリのサイズを指定する。

自己テスト・コントローラに関連する接続オーバーヘッドを減らすため、好ましい実施の形態では自己テスト命令を自己テスト・コントローラに直列にロードする。

自己テスト・コントローラは集積回路パッケージ上に複数の外部信号ピンを備えて、他の回路要素とは独立に製造テストを行うようにすることが望ましい。

20

## 【 0 0 1 8 】

別の観点から、本発明はそれぞれのメモリ・アドレスに関連する複数のメモリ記憶位置を有するメモリのテスト方法を与える。この方法は、

前記メモリに結合する自己テスト・コントローラに自己テスト命令を与え、

前記自己テスト命令に応じて一連のメモリ記憶位置内の各メモリ位置に少なくとも一度メモリ・アクセスを行い、前記自己テスト命令により選択された前記一連のメモリ記憶位置内で順次にアクセスされるメモリ位置に従ってメモリ・アドレスは変化し、前記自己テスト・コントローラは前記自己テスト命令により形成されて異なるメモリ・テスト方法を実現する、

30

ステップを含む。

## 【 0 0 1 9 】

本発明の上記のまたはその他の目的と機能と利点は、例示の実施の形態の以下の詳細な説明を添付の図面と共に読むことにより明らかになる。

## 【 0 0 2 0 】

## 【 発明の実施の形態 】

図1は、プロセッサ・コア4とキャッシュ・メモリ6とRAMメモリ8（この例ではSDRAM）とを含む集積回路2を示す。理解されるように、かかる集積回路2は一般に更に多くの回路要素を含むが、簡単かつ明確にするために、それらの回路要素はこの図から省いた。

40

## 【 0 0 2 1 】

集積回路2上に自己テスト・コントローラ10があり、それぞれのディスパッチ回路12、14によりキャッシュ・メモリ6とSDRAMメモリ8とそれぞれ通信する。これらのディスパッチ回路は自己テスト・コントローラ10とそれぞれのメモリの間のインターフェース回路として作用する。これにより、自己テスト・コントローラが生成する総称的メモリ・テスト駆動信号を論理アドレスに再マッピングし、自己テスト・コントローラ10の基本設計を変更せずに、異なるメモリの要求に対して値とタイミングを調整できる。

## 【 0 0 2 2 】

また図から分かるように、自己テスト・コントローラ10は集積回路2の多数の外部信号ピンの形で与えられる自己テスト・インターフェース16を含む。このようにして、集積

50

回路 2 の製作を完了すると適当なテスト・コントローラにプラグインして自己テスト・コントローラ 10 の自己テスト活動を開始し、メモリ不良を検出すると集積回路 2 全体を除外するか、または可能であれば回路内で適当な修理を行う。

#### 【 0 0 2 3 】

図 2 はテスト・コントローラ 10 とメモリ装置 18 との関係をより詳細に示す略図である。自己テスト・コントローラ 10 は自己テスト命令レジスタ 20 を含み、直列シフト法を用いて自己テスト・インターフェース 16 を介して自己テスト命令をこれにロードできる。自己テスト命令をロードすると、M B I S T \_ R U N などの所定の外部から与えられる信号をアサートすることにより、自己テスト動作が起動する。自己テスト・コントローラ 10 内ではステートマシン 22 が自己テスト命令のパターン選択部に応答する。パターン選択部は、自己テスト・コントローラ 10 がどの物理的メモリ・アドレス・シーケンスを作成してメモリ装置 18 に与えるかを選択する。

10

#### 【 0 0 2 4 】

例えば、選択されたパターンは次の活動を行う。

指定されたデータ語を全ての項目に書き込み、

全ての項目からデータ語を読み取り、

チェッカー盤パターン内のデータ語または反転データ語を全ての項目に書き込み、

チェッカー盤パターン内のデータ語または反転データ語を全ての項目から読み取り、

マーチ C テストを行い（この種のテストはメモリ・テストの分野でよく知られているのでここではこれ以上を説明しない）、

20

増分減分語線高速マーチを用いて、読取り動作を行い次に書込み動作を行い、

増分減分ビット線高速マーチを用いて、読取り動作を行い次に書込み動作を行い、

増分減分語線高速マーチを用いて、読取り動作と書込み動作と読取り動作を行い、

増分減分ビット線高速マーチを用いて、読取り動作と書込み動作と読取り動作を行い、

書込み動作と読取り動作の繰返しによりビット線対にストレス・テストを行う「バング」テストを行い、

所定の一連のテスト（上に述べたテストなど）を行って実行 / 不実行の結果を生じ、

不合格検出を有効化するために特定の点で偽読取りデータを生成するパターンを行う。

#### 【 0 0 2 5 】

上に述べた方法の一部として与えられるデータ語も自己テスト命令内のビット・フィールドとして与えられる。自己テスト命令内のエンジン制御フィールドは自己テスト・コントローラ 10 と自己テスト装置全体の誤り報告オプションを定義する。自己テスト命令の配列選択部は、多数のメモリ装置を含む環境において、関係する自己テスト命令でどのメモリ装置をテストするかを選択する。理解されるように、適当な環境では自己テスト命令を多数のメモリ装置に並列に与えることができる。

30

#### 【 0 0 2 6 】

自己テスト・コントローラ 10 は、列アドレス信号と行アドレス信号の形の物理的メモリ・アドレス信号を生成してディスパッチ・コントローラ 24 に送る。指定されたテストで与えられるデータ語もディスパッチ・コントローラ 24 に送る。種々の他の制御信号も自己テスト・コントローラ 10 とディスパッチ・コントローラ 24 の間で交換される。

40

#### 【 0 0 2 7 】

ディスパッチ・コントローラ 24 は総称的自己テスト・コントローラ 10 が生成する信号に、必要な信号値調整またはタイミング調整を与えるインターフェース回路として動作する。これはメモリ装置 18 内で所望のテストを行うのに必要である。例えば、受けるメモリ・アクセス命令と実行するメモリ・アクセス命令の間に異なる長さのパイプライン遅延を挿入することにより、異なる待ち時間の信号を与える。ディスパッチ・コントローラ 24 の別の重要な役割は、自己テスト・コントローラ 10 が生成した物理的メモリ・アドレス信号を、メモリ装置 18 を駆動するのに必要な論理的メモリ・アドレス信号にマッピングすることである。ディスパッチ・コントローラ 24 が特定のメモリ装置 18 用に特に設計された場合は、このマッピングをその設計に含める。別の実施の形態では、ディスパッ

50

チ・コントローラ 24 自体が或る程度総称的であって、必要に応じて異なるマッピングを処理できることが望ましい。これをオプションで行うには、物理的メモリ・アドレス信号をラッチし、これを更に別個に設計して設けられたマッピング回路 26 に送った後、所望の論理的メモリ・アドレス信号を返して、ディスパッチ・コントローラ 24 内でラッチする。この別個に設けられるマッピング回路 26 を図 2 の点線内に示してこれがオプションであることを示す。理解されるように、マッピング回路はこのように別個に設けてもよいし、ディスパッチ・コントローラ 24 内に組み込んでもよい。どちらの場合も本発明の方法に含まれる。

#### 【0028】

ディスパッチ・コントローラ 24 は、メモリ装置 18 内でテストを行うのに必要な信号値を与える。これらの信号は、論理アドレス値と、データ値（一般に自己テスト命令内で指定されるデータ語の拡張形式である）と、任意の関連する制御信号を含む。またディスパッチ・コントローラ 24 は、要求されたメモリ・アクセス動作に対するメモリ装置 18 の応答を監視して、検出されたメモリ不良（読み返された不正なデータ・ビットなど）を自己テスト・コントローラ 10 に報告する。ディスパッチ・コントローラ 24 は、全ての検出された誤りまたはその他のパラメータを指定するデータをログするデータ・レジスタを含んでよい。このデータはテストが完了した後で、自己テスト・コントローラ 10 に取込んだ当該自己テスト命令を用いてディスパッチ・コントローラ 24 から外部の環境に読み取られる。この種の動作は、誤りの検出に関して細かいレベルの詳細が必要な場合の設計のデバッグに特に有用である。

#### 【0029】

図 3 は、図 1 と図 2 に示す実施の形態の動作の概略を示す流れ図である。ステップ 28 で、自己テスト命令を自己テスト・コントローラ 10 に直列にロードする。ステップ 30 で、図 2 に示す MBI ST \_ RUN 信号を外部から与えて、制御を自己テスト・コントローラ 10 に渡す。ステップ 32 で、自己テスト・コントローラ内のステートマシン 22 は、自己テスト命令レジスタ 20 内に記憶されている自己テスト命令からパターン選択ビットとエンジン制御ビットとデータ語ビットを読み取り、ステップ 34 で、指定されたテスト信号を生成する。理解されるように、自己テスト命令は一般に、テスト中のメモリ装置に与えて所望のテスト方法の少なくとも一部を実行する何千もの物理的メモリ・アドレス信号値とデータ値を生成する長いシーケンスを指定する。

#### 【0030】

特定の自己テスト命令の実行を完了した後、ステップ 36 で、返した結果が合格か不合格かをテストをする。不合格の結果を返した場合は処理はステップ 38 に進み、任意の所望の不合格活動をトリガする。結果が合格の場合はその自己テスト命令を直ぐ終了する。理解されるように、図 3 の流れ図は単一自己テスト命令の実行を示す。実際にはメーカまたはユーザは、特定の設計および製作環境に特に適したテスト方法を指定するのに必要な自己テスト命令の長いシーケンスの形でテスト方法を構築するのが普通である。このように多数の自己テスト命令を自己テスト・コントローラ 10 にロードして、図 3 に示す処理を多数行う。パターン集合を制御するのにデータの保持や、外乱の読取りや、i d d q テストを行う。

理解されるように、ユーザによっては自分のテスト方法を特注で指定することを希望しないかも知れず、従って、単一自己テスト命令を用いて指定され単一の簡単な実行 / 不実行の結果値を返す上に述べた省略時テスト方法に依存するかも知れない。

#### 【0031】

図 4 は自己テスト・コントローラ 10 から物理的メモリ・アドレス信号 40 を受ける方法を示す。これはマッピング回路 42 が処理し、テストするメモリ装置を駆動する適当な論理的メモリ・アドレス信号 44 を生成する。簡単な装置では、物理的メモリ・アドレス信号を論理的メモリ・アドレス信号に 1 対 1 にマッピングする。物理的メモリ・アドレス信号と論理的メモリ・アドレス信号の関係がより複雑な場合もあるが、それでも設計が比較的簡単で容易なマッピング回路 42 で達成できる。

## 【 0 0 3 2 】

図 5 は提供されるアドレス信号マッピングの例を示す。テストするメモリ装置は 2 個のメモリ配列で形成し、それぞれ 3 2 行 x 8 列を含む。論理アドレスは 9 ビット値である。最上位論理アドレス・ビット L A [ 8 ] を用いてマルチプレクサを制御して、2 個のメモリ配列のどちらかを選択する。論理アドレスの最下位 3 ビット L A [ 2 : 0 ] を用いて列を選択する。残りの論理アドレス・ビット L A [ 7 : 3 ] を用いて行を選択する。この関係と装置を図 5 の上部に示す。

## 【 0 0 3 3 】

図 5 の中央部は図 2 と同じで、マクロセルを示す。マクロセルは S O C 設計 ( 自分の S O C インターフェースを有する ) の一部であり、また自己テスト・コントローラ 1 0 とディスパッチ・コントローラ 2 4 と上に説明した 2 ブロックで形成するメモリ装置を含む。自己テスト・コントローラ 1 0 はメモリ装置を、5 ビットの行アドレス X a d d r で表される 3 2 行を有するメモリ位置の配列として処理する。メモリ位置の列は、この列が物理的装置内の低次ブロック内にあるか高次のブロック内にあるかに関わらず、4 ビット・アドレス Y a d d r で表される。図 5 の例では、マッピング回路は S O C インターフェースに取り付けられた特注の回路を介してディスパッチ・コントローラ 2 4 の外部に設けられる。特注のマッピング回路をこのレベルで取り付けることにより、この回路の変更と設計を容易に行うことができる。図に示す例では、物理的メモリ・アドレス信号をディスパッチ回路 2 4 内にラッチし、次に別個のマッピング回路に送る。マッピング回路内では、Y a d d r フィールドの最下位 3 ビットは論理アドレスの最下位 3 ビット L A [ 2 : 0 ] を形成する。Y a d d r 値の最上位ビットは論理アドレスの最上位ビット L A [ 8 ] を形成する。行アドレス 5 ビット値 X a d d r は論理アドレスのビット L A [ 7 : 3 ] を形成する。このようにして構築された論理アドレス L A [ 8 : 0 ] はマッピング回路からディスパッチ・コントローラ 2 4 に戻されて再びラッチされた後、メモリ装置に与えられて所望のテストを行う。

## 【 0 0 3 4 】

上に述べた方法の詳細は次の通りである。

内容

## 1 この文書について

## 1.1 変更履歴

## 1.2 参照文献

## 1.3 用語と略語

## 2

## 2.1 範囲

## 2.2 概要

## 2.3 M B I S T 構造

## 2.3.1 概要

## 2.3.2 M B I S T ユーザ・インターフェース ( B I S T コントローラへのテスト・アクセス )

## 2.4 M B I S T 命令レジスタ

## 2.4.1 配列イネーブルとフラグ &lt; ? : 1 6 &gt; ( ニブル増分でなければならない )

## 2.4.2 データ語 &lt; 3 : 0 &gt;

## 2.4.3 パターン / アルゴリズムの選択 &lt; 9 : 4 &gt;

## 2.4.3.1 定義

## 2.4.3.2 B I S T パターン仕様

## 2.4.4 エンジン制御 &lt; 1 5 : 1 0 &gt;

## 2.5 M B I S T メモリ・インターフェース

## 2.5.1 メモリ B I S T インターフェース定義

## 2.5.2 M B I S T インターフェース設計規則

## 2.6 M B I S T ディスパッチ・ユニット

10

20

30

40

50

## 2.6.1 ディスパッチ・ユニット・インターフェース

## 2.6.2 アドレス・スクランプリング

## 2.6.3 サイズ変動

## 2.7 設計パイロット・プログラム

## 【0035】

## 範囲

この仕様は、メモリBISTをハードおよびソフトのコア製品で実現したものの概要を示す。この仕様はARM内の全ての新設計の青写真となるものであって、最終目的は再使用可能で一定のメモリBIST構造と、全ての顧客（ARM内部を含む）用のメモリBISTインターフェースを作成することである。

10

## 【0036】

## 概要

メモリBIST構造の機能性はハードおよびソフトのコア内に置く必要がある。なぜなら、メモリ・テスト・インターフェースを非クリティカル・パスに置くのがARMの希望だからである。この目的は、物理的配列からnパイプライン段離れた書込み経路と読取り経路にアクセスすることにより達成される。配列テストの質を最高にするには配列の物理的マッピングが必要であり、またソフト・コアはアドレス・ポートを与えて、物理的形態が分かったときにこれに適合するように最終ユーザがアドレス・ピンを再設定できるようにする。

## 【0037】

ARMはオプションのメモリBISTコントローラをソフト・コアの形で提供し、また特注の形をハード・コアで提供する（オプションではない）。メモリBISTアルゴリズムに関して全ての最終ユーザが自分の考えを持っているのは明らかである。ARMの目的は、種々の不良の程度と種類をテストする標準および特注のアルゴリズムを提供することである。かかるパターンは全ての最終ユーザのテスト方法に完全に適合するわけではないが、最終ユーザが新しい方法を作成する必要がないほど十分な機能を有しているはずである。

20

## 【0038】

この仕様で注目すべきインターフェースが2つある。第1はユーザ・インターフェースである。ユーザ・インターフェースは将来の拡張を考えて指定する。このインターフェースによりロードされる主命令レジスタと同様に、どのコアでも使い方は同じである。このためどの製品ラインでも見かけや感じが同じである。第2のインターフェースはメモリ・アクセス点に存在する。共通のインターフェースを持つ全ての将来のARMコアについて最終ユーザが自分のBIST方式を設計できるようにすると共に、当社の内部BISTエンジンの要求を満たすためには、種々のコアに共通のインターフェースを持つことが重要である。

30

この文書は配列バイパスまたは制御などの特定のATPGテストのニーズに応えるものではなく、ATPGテスト可能性設計方式に関わらず必要な2つの機能を含むものである。

## 【0039】

## MBIST構造

40

## 概要

ARMメモリBIST方式は物理的にマッピングされた配列でテストを行う機能を中心に、パターンの有効性を高める。ハード・コアは必ずX次元（行/検出アンプとの間の距離）とY次元（列すなわち検出アンプの選択）に物理的にマッピングされる。ソフト・コアは、メモリ・テスト・インターフェースから、コアとメモリ・インターフェースで与えられる論理アドレスへの文書化されたマッピングを有する。これは、

- 1) インターフェース毎にBIST\_\_ディスパッチ・ユニットをスクランブルすることにより物理的マッピングを行って目的のマッピングに合わせるか、
- 2) コンパイルされたRAM内で強制的に物理的マッピングを行って所定のARMマッピングに合わせる、

50

ためにインテグレータが実行すべきものである（テスト効率を最大にするため）。

【0040】

メモリBIST構造は、制御信号をコア内の全ての配列に分配する単一メモリBISTテスト・エンジンを中心とする。コア毎に1つのメモリBISTを作成すると仮定する。ただし、多数のコアにまたがってエンジンを統合することもできる。コア毎に2個のメモリBISTエンジンを設けることは可能であるが、テストとメモリBISTコントローラとの間のテスト・インターフェースはシステム・インテグレータが管理し選択しなければならない。テスト信号の分配と経路選択の影響は、メモリBISTコントローラから出る4ビットのデータ語バスを用いることにより最小になる。データ語の拡張とテストは、mBIST\_ディスパッチと呼ぶ特殊なユニットで行われる。これは、メモリBISTコントローラとメモリBISTテスト・インターフェースとの接着論理(glue logic)として働く。この接着論理は、アドレス・スクランプリング（物理的空間へのマッピング）と、特殊化されたパイプライニング（目標の配列に対してローカル）と、データ語の比較と、テスト不合格データロギングを行う。これにより、通常、集中化されたBISTコントローラに関連する過大な経路選択オーバーヘッドを大幅に減らすことができる。

10

【0041】

接着論理を含むディスパッチ・ユニットは設計に特有の形態を与え、しかもメモリ・テスト・インターフェースとBISTコントローラを、どの設計でも使える固定された標準にすることができる。全ての将来のARMコアでそのまま再使用可能なBISTコントローラを有することにより、どの設計においても最終ユーザ・テスト・インターフェースを標準化することができる。

20

メモリBISTは、メモリBISTインターフェースへのアクセスを可能にするコアのテスト・インターフェースを形成することにより開始する。テスト・アルゴリズムの進行（アドレス満了フラグにより測定する）と合格/不合格状態は4ビットの出力専用データバス（マクロセルへのポートを有する）で連続的に送られる。更なるデータロギング情報は、BISTコントローラまたは不合格ユニットのディスパッチ・ユニットのシフト・アクセス（同じ外部BISTインターフェースを用いる）により得ることができる。ディスパッチ・ユニット内のデータロギングおよび追跡支援の量は設計に依存し、また設定可能である。

【0042】

各メモリBISTインターフェースは多数の配列を支援することができる。これらの各配列はBIST命令レジスタと不良ログ内で別個の配列として支援される。テストの実行中は、これらの配列もそのイネーブル線をYaddr空間に追加することによりテストすることができる。命令レジスタのイネーブル線により可能になる場合は、BISTディスパッチ・ユニットはイネーブル線をより高いアドレス・ビットにマッピングすることができる。注意すべきであるが、これはこれらの目標配列の直列テストまたは並列テストの通常の見解とは一致せず、配列はより大きな全体配列のセグメントとして処理される。

30

【0043】

図6は、集中化されたBISTコントローラとディスパッチ・ユニットとを示す。MBISTテスト・インターフェースの定義は次の表の通りである。注目すべきは、テスト構成をシフト・ローディングするためのアクセス機構である。このシフト・プロセスはコア・クロック領域で実行される。コアの動作が進行するに従って、低速で手動シフトを行うため（テスト・インターフェースの制限により）のpll切替え機構と、メモリ・テストを高速で行うため（クロック速度がテスト・サイクルを超える場合、またはパッド・タイミング制限が最大クロッキング速度を抑える場合）の高速pllクロッキングへの切替えスイッチが必要である。将来の移行経路を支援するためにジャガー（Jaguar）用の4分割シフティング・クロックを形成すると良いかも知れない。

40

MBISTへのテスト・インターフェース		
コア・ポート信号	I/O、サイズ	説明
MBIST_RUN	In	この信号によりメモリ・テストを開始
MBIST_SHIFT	In	制御レジスタにデータのローディング可能
MBIST_DIN	In	制御レジスタへの直列ローディング
SCANMODE	In	ディスパッチ・ユニットでのオーバーライド禁止
MBIST_DOUT	Out,<3:0>	ランタイム状態<実行、不合格、X満了、Y満了>

## 【 0 0 4 4 】

32クロック用のMBIST\_SHIFTをアサートし、LSBを最初に、MSBを最後に送ることにより、テスト構成を32ビット・レジスタにロードする。このレジスタ・ローディング中はMBIST\_RUNを非活動状態にしなければならない。MBIST\_SHIFTをデアサート(de-asserted)にするとレジスタ・ローディングの実行が終了する。MBIST\_RUNをアサートすると選択されたメモリ・テストを開始し、テストの終了はMBIST\_DOUT<3>ビットで知らせる。

テスト中は、MBIST\_DOUT<1:0>はトグルしてアルゴリズムの進行をマークする。MBIST\_DOUT<2>すなわち不合格ビットはスティッキー(sticky)である。


MBIST\_SHIFTはMBIST\_RUNによりゲートされ、エンジン内の未知の危険を防ぐ。

MBIST\_DOUT<0>は(MBIST\_SHIFT & ~ MBIST\_RUN)のとき命令レジスタのシフト・データ・アウト経路を兼ねる。

## 【 0 0 4 5 】

MBIST命令レジスタ

概要：



## 【 0 0 4 6 】

配列イネーブルとフラグ<39:24>

コア内のテストされる各配列はTRM文書の指定に従ってイネーブル・ビットが割り当てられる。これは、全ての配列を並列にテストするか、必要に応じて柔軟に配列を個別にテストするかを示す。例えば、最大パワーの関係からパス当たり50%の配列だけテストする場合がある。別の例では、ATPGまたはiddqで用いるために種々の配列を初期化して種々の背景パターンにする。配列はメモリ・テスト・インターフェースの数で定義されるのではなく、個別にテストされる配列の数により定義される(単一メモリ・テスト・インターフェースは多数の配列イネーブルを有してもよい)。

命令レジスタのこの部分は第2の目的も有する。外部のユーザには外部インターフェース上に単一の不良フラグだけが見える。レジスタのこの部分を走査すれば各配列のP/F状態が分かり、不良配列を更に識別することができる。

## 【 0 0 4 7 】

maxYaddr<23:20>

maxYaddrフィールドにより、ユーザはテスト中に用いる最大Yaddr(列アドレスともいう)を指定することができる。種々のキャッシュ・サイズのコア・デリバティブを用いるとき、またはコア内の異なるサイズの配列をテストするとき、これは特に有用である。このBISTコントローラ構造は異なるサイズの多数の配列を同時にテストすることを妨げない。このようなテストを行うには、ユーザは最大配列に等しい最大アドレス・サイズをプログラムし、ディスパッチ・ユニットは小さな配列の範囲外アドレスを阻止

する（RE，WEをゲートすることにより）。

次の表はレジスタ設定と、その結果のアドレス・サイズを示す。

MaxYaddr	サイズ	BistYaddr活動ビット[11:0]
0000	0	000000000000
0001	2	000000000001
0010	4	000000000011
0011	8	000000000111
0100	16	000000001111
0101	32	000000011111
0110	64	000000111111
0111	128	000001111111
1000	256	000011111111
1001	512	000111111111
1010	1k	001111111111
1011	2k	011111111111
1100	4k	111111111111
>1100	--	支援されない

10

20

#### 【0048】

maxXaddr < 19 : 16 >

Yアドレスと同様に、Xアドレス・フィールドはアドレス指定可能な行の最大数を選択する。ビット線RCのために、512を超える行の深さは通常は実用的でないが、ユーザがトポロジ内の平面特性をXアドレス空間にマッピングしたい場合は、ここでは最大2kの空間が支援される（平面すなわちブロック・アドレスはYアドレス空間の上にマッピングすることを勧める。さもないと、Xアドレス空間に基づくビット線ストレス・テストの効率が悪くなる）。

MaxXaddr	サイズ	BistXaddr活動ビット[10:0]
0000	0	00000000000
0001	2	00000000001
0010	4	00000000011
0011	8	00000000111
0100	16	00000001111
0101	32	00000011111
0110	64	00000111111
0111	128	00001111111
1000	256	00011111111
1001	512	00111111111
1010	1k	01111111111
1011	2k	11111111111
11xx	--	支援されない

30

40

#### 【0049】

エンジン制御 < 15 : 10 >

レジスタのエンジン制御部を用いて、特殊なステートマシンの行動（不良で停止、など）を指定する。 < 15 : 10 > = 0 という設定は省略時行動を指定する。

<15:10>	行動	説明
00 0000	デフォルト	テスト実行の終了
1x xxxx	実時間不合格ビット	不合格ビットは実時間、スティッキーな不合格がテストの終わりに出現
xx 0001	不合格で停止	16サイクル待ち時間未満の不合格で停止
xx 0010	不合格ならアルゴリズムの終了で停止	現在のアルゴリズム「N」が完了後の不合格で停止
00 1110	ディスパッチ・ユニット命令のロード	1ホット<31:16>で選択されたディスパッチ・ユニットを走査
00 1111	ディスパッチ・ユニット・ダイアログの読取り	1ホット<31:16>で選択されたディスパッチ・ユニットを走査

10

## 【0050】

「実時間不合格ビット」は、テスト/試験室要員がソフト不合格行動を監視したいときに試験室で用いるためのものである。

「アルゴリズム・パスの終了で停止」は、不合格アルゴリズム・セグメントの終了までテストを進行させる手段として与えられる。全ての配列項目をダウンロードするためにディスパッチ・ユニットが走査可能なテスト・アクセス機構を備える場合、これはビット・マッピングに有用である。

20

## 【0051】

ディスパッチ・ユニットを走査すると、選択されたディスパッチ・ユニット走査ポートはMBIST\_\_RUNがアサートされたときにMBIST\_\_DINとMBIST\_\_DOU Tの間に置かれる。MBIST\_\_RUNがデアサートになるとアクセス禁止になる。ディスパッチ・ユニットにロードされた全ての動作はMBIST\_\_RUNのデアサートのときに実行される。(注意： 効率を最大にするにはハンドシェイクの定義を改善する必要があり、またmBIST\_\_RUNなどの特有の機能は暖機サイクルを必要とするので動作を完了するのに十分な時間を与える必要があり、適当なサイクル・カウントだけ内部オーバーライド・リリースを遅らせれば恐らく十分である)。

ディスパッチ・ユニットはこのとき緩く定義されており、コアの必要に応じて構築される。ディスパッチ・ユニットは、最初の不合格アドレスや不合格ビットなどの最小のデータロギング情報を与えなければならない。この情報は、ディスパッチ・データログを走査することによりアクセス可能でなければならない。走査可能なディスパッチ・ユニット命令の使用はオプションである。

30

## 【0052】

パターン/アルゴリズム選択<9:4>

多くの標準パターンとARMが作成したビット線ストレス・パターンがテスト用に設けられている。未知の最終テスト設計で最も柔軟に対応できるように、アルゴリズムは断片的に作成されている。支援されるテストの領域は、実行/不実行、iddq、データ保持、ATPG、総合機能テスト、ストレス・テストなどである。次の表は支援されるパターンを示し、後のパラグラフはその使用法を示す。セグメント化されたテストを用いれば、工場内のsoftbinおよび歩留まり追跡情報を最大にし、最終テスト設計を工場のメモリ・テストの考え方に最も良く合わせることができる。

40

<5:0>選択	名前	「N」	説明
00000	WriteSolids	1N	指定されたデータ語を全ての項目に書き込む
00001	ReadSolids	1N	全ての項目からデータ語を読み取る
00010	WriteCkbd	1N	X<0>^Y<0>で選択されたデータまたはデータバー
00011	ReadCkbd	1N	X<0>^Y<0>で選択されたデータまたはデータバー
00100	March C+	14N	増分減分XY高速RWRマーチ
00101	PttnFail	6N	BIST不良検出をテストする
00110	RW_Xmarch	6N	増分減分語線高速マーチ
00111	RW_Ymarch	6N	増分減分ビット線高速マーチ
01000	RWR_Xmarch	8N	増分減分語線高速マーチ
01001	RWR_Ymarch	8N	増分減分ビット線高速マーチ
01010	Bang	18N	増分減分語線高速ビット線ストレス
11111	Go/No Go	30N	2*W/R C k b d、RWR Y m a r c h、X B a n g

10

## 【0053】

定義：

列	ビット線に並列の配列の次元（同じSenseAMP上）
行	語線に並列の配列の次元
行高速 / X f a s t	目標セルは次の列に移る前にビット線に沿って動く
列高速 / Y f a s t	目標セルは行 / 語線の前にビット線対をまたがって動く
X f a s t 増分	目標セルが最も近い検出アンプから離れる
X f a s t 減分	目標セルが検出アンプから最も遠い点から近づく
Y f a s t 増分	Y a d d r 空間が0から最大まで、東西方向に動く
X f a s t 減分	Y a d d r 空間が最大から0まで、増分の逆に動く
N	アドレス指定可能な項目の数

20

## 【0054】

BISTパターン仕様：

全てのメモリBISTテストは物理的にマッピングされたアドレス空間に対して実行される。これは単に、最下位X a d d rが隣接する行の間で切り替わることを意味する（LSB+1は2行置きに切り替わる、など）。Y a d d r空間も物理的にマッピングされる。これにより、供給されたパターンでメモリ不良を効率的にまたは直接探することができる。「w r i t e C k b d」は実行されたX f a s tである。このパターンは1Nで、書き込み専用である。データ極性はx o r ( X a d d r [ 0 ], Y a d d r [ 0 ])で設定される。「R e a d C k b d」は実行されたX f a s tである。このパターンは1Nで、読取り専用である。データ極性はx o r ( X a d d r [ 0 ], Y a d d r [ 0 ])で設定される。「w r i t e S o l i d s」は実行されたX f a s tである。このパターンは1Nで、書き込み専用である。データ極性 = 真。「R e a d S o l i d s」は実行されたX f a s tである。このパターンは1Nで、読取り専用である。データ極性 = 真。

30

40

## 【0055】

「M a r c h C +」は次のシーケンスで実行されたX f a s tである。

- 1) w r i t e s o l i d s ( 配列初期化 ) i n c r
- 2) R d a t a , W d a t a b a r , R d a t a b a r i n c r
- 3) R d a t a b a r , W d a t a , R d a t a i n c r
- 4) R d a t a , W d a t a b a r , R d a t a b a r d e c r
- 5) R d a t a b a r , W d a t a , R d a t a d e c r
- 6) R d a t a V e r i f y d e c r

「R W R \_ X m a r c h」は次のシーケンスで実行されたX f a s tである。

50

- 1) Write solid (配列を初期化)
- 2) Rdata/Wdatabar/Rdatabar inc
- 3) Rdatabar/Wdata/Rdata decrement
- 4) Rdata solid

「RWR\_\_Ymarch」はRWR\_\_Xmarchと同じシーケンスを有するが実行されたYfastである。

【0056】

「RW\_\_Xmarch」は実行されたXfastである。この6Nパターンは次のシーケンスを有する。

- 1) Write Solid (配列を初期化)
- 2) Rdata/Wdatabar inc
- 3) Rdatabar/Wdata decrement
- 4) Rdata solid

「RW\_\_Ymarch」は6Nで、RW\_\_Xmarchと同じシーケンスで実行されたYfastである。

「pttnFail」は実行されたXfastである。WriteSolidパターンを実行し、次にReadSolidを実行する。不合格は、ReadSolid中にアドレス選択でデータ極性を逆にして注入する。このパターンは、BIST検出論理(目標の配列での)が機能することを確認するのに必要である。

【0057】

「bang」は18Nで、実行されたXfastである。ビット線対上で多数の書込みと読取りを連続して実行する。

- 1) write solid (配列を初期化)、
- \* 2) read data target, write databar target, 6\*write databar row0, increment to next target Xfast
- \*\* 3) 5\*read databar target, write data row0, read databar target, write data target
- 4) read data (配列を確認)。

\*このセグメントはビット線対を「バング」して、書込み後に正しい等化を保証する。等化/プレチャージが不十分な場合は、同じビット線対から逆のデータを読み取る時に読取りが遅くなる。自己計時するキャッシュでの読取りが遅いと、マーチCのようによく使われる「シングル・ショット」に見られない機能不良が発生する。

\*\*このセグメントはビットセルを歩き、そのビット線対に逆のデータを書き込み、目標セルのデータを読み取るためのものである。この不良機構は6TのRAMセルでは余り用いられない(4TやDRAMに比べて)。

\*,\*\*「犠牲的(sacrificial)」行を用いると、グレーコード・パターン・シーケンスがないときに、Xaddr空間内のオープン・デコード不良を検出するのに役立つ(デコード・ブロックが小さいのでYaddrは構造的に不良の種類に入らない)。

\*,\*\*このパターンは不良のスタックも検出するが、その主な目的はメモリのアナログ特性をアドレス指定することである。

【0058】

「実行/不実行」、30Nは、最終ユーザが自分のテスト方式を作成することを望まない場合にメモリ・テスト用に選択されるARMテスト・パッケージである。このパターンを選択すると、その後のテストは次に示すリストに従って実行する。これはその配列の合格/不合格状態を最終ユーザに示す。次に示すテスト・パッケージは配列の総合的機能テストを行う(データ保持や他のストレス・テストは含まない)。実行/不実行の一連のテストはメモリ・テストにおける社内のARMメモリ・テスト技術者の過去の経験の集大成である。

10

20

30

40

50

- 1) Perform wckbd 5's
- 2) Rckbd 5's
- 3) Wckbd a's
- 4) Rckbd a's
- 5) RWR\_Ymarch 6's
- 6) Bang 0's

【0059】

データ語 < 3 : 0 >

テスト命令をロードするとき、ユーザはテスト・アルゴリズム中に用いられるルート・データ語を指定する（実行 / 不実行 BIST アルゴリズム中は除く）。これにより、ユーザは初期化された配列内に記憶されている値（iddq または ATPG）を選択し、または新しいデータ語を選択してマーチおよびビット線ストレス・テスト中の予期しない感度を探ることができる。

10

【0060】

MBISTメモリ・インターフェース

メモリ・インターフェースの定義を下の表に示す。ARMがそのコア用のメモリを提供するかどうかに関わらず、コア上の全てのメモリ装置でこれを用いる必要がある。これにより、ユーザはARMのBISTコントローラを特に修正せずに用いることができる。ATPG関連の支援もここに定義されている。

20

信号	I/O、サイズ	説明
MTestSel	In,<?:0>	オプション、多数の下流の配列の直列テストに用いる
MTestWEx	In	書込み動作を命じる
MTestREx	In	読取り動作を命じる
MTestADDR*	In,<maxAddr:0>	目標アドレス
MTestDINx	In,<datawidth:0>	BIST書込みデータ
MTestDOUty	Out,<datawidth:0>	BIST読取りデータ
MTestON	In	キャッシュ論理のグローバル・オーバーライド
ArrayDisable	In	動作モードに関わらず、全ての配列の活動を阻止する

\*関係する全てのスクランプリングをmBIST\_\_ディスパッチが処理する場合は、単一アドレス・バスを有する。

30

【0061】

メモリBISTインターフェースの定義

「MTestSel<?:0>」

メモリBISTインターフェースが2つ以上の下流の配列を支援する場合は、目標とする配列を選択するのに別個のイネーブルが必要である。この信号は多数の修理可能な領域を有する単一配列にも必要である。単一配列インターフェースはこの信号の使用またはポートを必要としない。

「MTestWEx」

この信号は（MTestSelまたはMTestONにより内部で阻止されない場合は）メモリ・テスト配列インターフェースに書込み動作を実施中であることを示す。アドレスおよびデータ情報はこの信号と同時に送られる。書込み動作を完了するのに2サイクルかかる場合は、この信号を「MTestWEx2」で表す。多数の配列がそのインターフェースで支援される場合（全てが異なるパイプライン遅延を有する）はxを用いる（「MTestWExx」）。信号名の中にパイプライン遅延の長さを用いることにより、BISTインターフェース・ユニットまたは最終ユーザ自身によるBIST統合が容易になる。

40

【0062】

「MTestREx」

テスト中の配列の読取りイネーブルである。詳細はMTestWEx信号を参照のこと。

「MTestADDR<?:0>」

50

テスト中の配列内の目標アドレスである。信号の広さは目標配列内のアドレス指定可能な要素の最大数と同じである。

【0063】

「MTestDIN<sub>x</sub>, MTestDOU<sub>Ty</sub>」

BIST動作のためのデータイン・ポートとデータアウト・ポートである。MBISTDOU<sub>T</sub>は、MBISTRE<sub>x</sub>の定義に従って「x+y」サイクル後に送られる。例：MBISTRE<sub>3</sub>は、MBISTRE<sub>3</sub>情報がアサートされてから3クロック後に読取り動作を行うことを指定する。データアウト・パイプラインは自身のオフセットを有し、これを「y」で表す。多数の配列が単一のインターフェースで支援され、またいくつかの配列のデータ幅が最大配列幅より小さい場合は、全ての読取り動作において全ての未使用データ・ビットで「0」を送ることがメモリBISTインターフェースに要求される。データイン・バスとデータアウト・バスが下流の配列に依存して種々のパイプライン・オフセットを有する場合は、「x」を用いてオフセットを指定しなければならない。

10

【0064】

「MTestON」

これはグローバル・オーバライド信号で、BIST動作が直ぐ起こることをインターフェースと下流の論理に知らせる。この信号は、キャッシュ論理内でScanMode/ScanEnに次いで2番目に優先度の高い信号である。正規関数/ミッション・モード動作の優先度は更に低い。

「ArrayDisable」

20

ATPG信号であって、これが活動状態のときは全ての配列への書込みと読取りを阻止する。配列の初期化データの安全を保証するため、阻止は全ての走査可能な状態要素の後に行わなければならない。この信号はメモリBISTディスパッチ・ユニット内で生成され、IDDQtestとScanEnの「論理和」関数である。IDDQtestはiddq走査および収集中に状態を保存するのに用いられ、ScanEnはATPGのRAMテストを行うときにATPGロード/アンロード中の状態を保存するのに用いられる。

\*関係する全てのスクランプリングをmBIST\_\_ディスパッチが処理する場合には、単一アドレス・バスを有する。これは研究中である。

【0065】

MBISTインターフェース設計規則

30

- ・ MTestONは全ての正規関数動作をオーバライドする。
- ・ MTestONは最初の動作の少なくとも4サイクル前にアサートされ、最後の動作が完了するまで解除されない。BISTテスト期間中は[オン]のままである。
- ・ 装置モード(関数、ATPG、BISTなど)に関わらず、ArrayDisableは全ての書込み/読取り活動を阻止し、最後の操作可能な状態要素の後に起こる。
- ・ BISTノーオペレーションが起こることがある。RE/WEが共に非活動状態のときのBISTサイクルとして定義される。
- ・ バック・ツー・バック動作を支援しなければならない。これはR/W/Addrの任意の組み合わせで予想される。
- ・ F/Fから与えられる全ての動作データと、読取りデータとは、F/F内にサンプリングされる(mBISTはフリップに基づく設計である)。
- ・ 全てのBIST動作は最高速度で起こり得る。
- ・ Addr信号とRE/WE信号は同じクロック・サイクルで与えられる。必要であればデータインは異なる段階で注入してよい。
- ・ 全てのRE/WE/Data信号は信号記述で指定されたサイクル接尾部指示子を有しなければならない。
- ・ 全ての読取り動作はREアサートからデータアウトまで8サイクル以内に完了しなければならない(パイプライン注入点は妥当な点でなければならない)。

40

【0066】

- ・ 多数の配列がインターフェースで支援される場合は、アドレスとデータの調整はディ

50

スパッチ・ユニットで行う（例： アドレス指定された配列はB I S T\_エンジンより小さい..... B I S T\_ディスパッチは範囲外のアドレスについてR E / W Eを阻止する）。

- ・ 最も右のビットがL S Bである到着B I S T A D D Rにw r tをアドレス指定するときは、全ての可変サイズの配列を右に整えなければならない。

- ・ 動作の設定 / 保持時間に関係なく、A r r a y D i s a b l eとM T e s t O Nだけをトグルすると仮定してよい。インターフェースでの全ての他の制御信号は各サイクルで未知と考えなければならない。

- ・ m B I S Tインターフェースと実際の配列インターフェースの間でアドレス・スクランプリングを行ってはならない。スクランプリングはディスパッチ・ユニットで行う。

- ・ 各特有の配列インターフェースの下流の全ての配列で物理的マッピング特性を保持しなければならない（配列が所定のインターフェースで支援されるかどうかに関わらず、X a d d rのL S Bは常に隣接行の間で選択する）。

#### 【 0 0 6 7 】

#### M B I S Tディスパッチ・ユニット

各B I S Tコントローラとメモリ・テスト・インターフェースの間にディスパッチ・ユニットが必要である。このブロックは、標準化されたフロントエンドB I S Tコントローラと標準化されたメモリ・テスト・インターフェースの間の接着論理として働く。また配列への手動デバッグ・アクセスに用いられ、またテスト・インターフェースから読み取ったデータの比較とデータロギングを行う。

#### 【 0 0 6 8 】

#### ディスパッチ・ユニット・インターフェース

次の表はm B I S T\_ディスパッチ・ユニットの入力および出力インターフェース信号を示す。

メモリB I S Tコントローラからの入力 / Oデータ		メモリ・テスト・インターフェースへのI / 出力	
信号	説明	信号	説明
ArrayEn<?:0>	目標配列可能 (命令レジスタ)	MTestSel	インターフェースへの配列可能
BISTTest	ゲーム・オン	MTestWEx	配列書込み可能
MBISTData<3:0>	データの書込み / 読取り	MTestREx	配列読取り可能
MBISTXaddr<?:0>	B I S Tコントローラ語線アドレス	MTestADDR*	配列セル選択
MBISTYaddr<?:0>	B I S Tコントローラ・ビット線アドレス		
MBISTWE	B I S Tコントローラ書込み可能	MTestDINx	配列データイン (全幅)
MBISTRE	B I S Tコントローラ読取り可能	MTestDOUty	配列データアウト (全幅)
MBISTShiftI	ディスパッチ命令のシフト可能	MTestON	配列テスト・オーバーライド
MBISTShiftD	データログのシフト可能	ArrayDisable	配列アクセス阻止
DispatchDin	シフト・データイン		
DispatchDout	シフト・データアウト		
IddqTest	i d d qテスト・モード		
SE	走査可能入力		
SCANMODE	A T P Gテスト・モード		
MBISTFail<?:0>	主コントローラに送られる不合格ビット		

#### 【 0 0 6 9 】

注：

1 . B I S T D a t a < 3 : 0 > は全メモリ・ビット幅にわたって直線的に拡張される。ディスパッチ・ユニット内でのこのデータのパイプラインは< 3 : 0 >として行われ、必要に応じて拡張される。この拡張語を用いて、テスト中のメモリの全バス幅を駆動しまたは比較する。

2 . D i s p a t c h D o u t はディスパッチ・ユニットの命令レジスタまたはデータログ・レジスタのL S Bに続く（シフト・イネーブルにより選択される）。

3. 全ての定義された信号について、メモリ・テスト・インターフェースはディスパッチ・ユニットで、そしてディスパッチ・ユニットだけで駆動しなければならない(BISTコントローラに直接接続しない。なぜなら、ディスパッチ・ユニットはタイミングの安全のためにコントローラ・データをパイプラインするからである)。

4. ディスパッチ内の命令レジスタ機能の支援は、設計に特有である。データロギング/修理の情報はディスパッチ・ユニット内で生成され保持され、設計に特有である。

5. 多数のイネーブルが選択した配列は、イネーブルを高次のYaddrにマッピングすることにより同時にテストすることができる。これは実行/不実行のテストに非常に望ましい。

#### 【0070】

##### アドレス・スクランプリング

ハード・コアは既知の物理アドレス空間から論理アドレス空間へのマッピングを有し、これに従ってBIST\_ディスパッチ・ユニット内でスクランブルする必要がある。これはディスパッチ・ユニットで行う。なぜなら、アドレス・スクランブルの要求はメモリ・テスト・インターフェースによって異なるからである。

ソフト・コアとコンパイルされたRAMは既知のアドレス指定アップフロントを有しないので、特にメモリをコンパイルする前にコア設計を合成する場合は、スクランプリングをrtlで行うことはできない。スクランプリングは、物理的マッピングがARMのBISTアルゴリズムと共に存在することを確認する必要がある。これは、TestAddrの2つの追加のポートをディスパッチ・ユニットに加えることにより行う。1つはBISTコントローラ・アドレスを表し、もう1つはMTestAddrインターフェースに行くアドレスのスクランブルされたものを表す。これらのポートは設計の最高ハード化レベルに上げ、必要に応じてコントローラ・アドレスをテスト・アドレスにステッチ(stitching)することによりスクランプリングを行う。この組込みはコア・インテグレータが行う。

#### 【0071】

添付の図面を参照して本発明の例示の実施の形態を詳細に説明したが、理解されるように、本発明はこれらの実施の形態に制限されるものではなく、当業者は特許請求の範囲に規定されている本発明の範囲と精神から逸れることなく種々の変更や修正を行うことができる。

#### 【図面の簡単な説明】

【図1】プロセッサ・コアと多数のメモリと自己テスト・コントローラを組み込んだ集積回路の略図。

【図2】自己テスト・コントローラとインターフェース回路とメモリの詳細の略図。

【図3】図2の自己テスト・コントローラの使用の概要を示す流れ図。

【図4】物理的メモリ・アドレス信号から論理的メモリ・アドレス信号へのマッピングの概要を示す図。

【図5】必要なアドレス信号マッピングの例の詳細を示す図。

【図6】集中化されたBISTコントローラとディスパッチ・ユニットとを示す図。

#### 【符号の説明】

4 プロセッサ・コア

6 キャッシュ・メモリ

8 RAMメモリ

10 自己テスト・コントローラ


10

20


30

40


【図1】




【図2】




【図3】




【図5】



【図4】



【図 6】



## フロントページの続き

- (72)発明者 リチャード スロボドニク  
アメリカ合衆国 テキサス、オースティン、 ビル ボニー コート 108
- (72)発明者 スティーブン ジョン ヒル  
アメリカ合衆国 テキサス、オースティン、 サウスウェスト パークウェイ 5604 ナンバ  
ー 2234
- (72)発明者 ジェラード リチャード ウィリアムス ザ サード  
アメリカ合衆国 テキサス、サンセット ヴァリー、 カーリー メスキート コーブ 3

## 合議体

審判長 北島 健次  
審判官 酒井 英夫  
審判官 近藤 幸浩

- (56)参考文献 特開2001-236797(JP,A)  
特開2001-297598(JP,A)  
特開平09-145790(JP,A)  
特開2001-148199(JP,A)  
国際公開第98/47152(WO,A1)  
特開平10-242288(JP,A)  
特開2001-221831(JP,A)

- (58)調査した分野(Int.Cl., DB名)

G11C 29/00