

①9 RÉPUBLIQUE FRANÇAISE
INSTITUT NATIONAL
DE LA PROPRIÉTÉ INDUSTRIELLE
PARIS

①1 N° de publication :
(à n'utiliser que pour les
commandes de reproduction)

2 535 854

②1 N° d'enregistrement national :

82 18854

⑤1 Int Cl³ : G 01 R 29/26; H 04 B 15/00.

⑫

DEMANDE DE BREVET D'INVENTION

A1

②2 Date de dépôt : 10 novembre 1982.

③0 Priorité

④3 Date de la mise à disposition du public de la
demande : BOPI « Brevets » n° 19 du 11 mai 1984.

⑥0 Références à d'autres documents nationaux appa-
rentés :

⑦1 Demandeur(s) : TELECOMMUNICATIONS CIT-ALCATEL
(COMPAGNIE INDUSTRIELLE DES), société anonyme. —
FR.

⑦2 Inventeur(s) : Guy de Bergh.

⑦3 Titulaire(s) :


⑦4 Mandataire(s) : Jacques Beylot.

⑤4 Procédé et dispositif d'évaluation du niveau de bruit sur une voie téléphonique.

⑤7 Procédé et dispositif d'évaluation du niveau de bruit sur
une voie téléphonique.

Selon l'invention, on évalue le niveau du signal présent sur la
voie sur des intervalles de temps successifs, on sélectionne
celles des valeurs de niveau comprises dans une plage de
niveau de bruit donnée, on les exprime à l'aide de r valeurs
discrètes de cette plage, et on calcule les comptes donnant la
répartition des valeurs sélectionnées entre les différentes va-
leurs discrètes pour prendre comme valeur de niveau de bruit
celle des valeurs discrètes sur laquelle se concentre la majorité
des valeurs sélectionnées.

Application : domaine de transmission téléphonique.



FR 2 535 854 - A1

D

Procédé et dispositif d'évaluation du niveau de bruit sur une voie téléphonique

La présente invention est relative à la transmission téléphonique et concerne l'évaluation du niveau de bruit sur une voie téléphonique. Elle vise plus particulièrement à résoudre le problème d'une telle évaluation à partir des signaux présents sur la voie en service, c'est-à-dire à partir de signaux constitués de signaux de parole (ou de signalisation) auxquels se superpose le bruit, séparés par des intervalles de silence occupés par le seul bruit.

On trouve une application particulière de l'invention dans la détection de parole, par exemple dans un dispositif de concentration de signaux téléphoniques par interpolation de la parole, ou bien encore dans la génération de bruit dit d'agrément destiné, dans un réseau téléphonique où les chemins de transmission entre abonnés en communication sont temporairement interrompus, par exemple à des fins de suppression d'écho ou de concentration, à limiter la perception de ces interruptions par les abonnés.

On sait que les dispositifs de concentration de signaux téléphoniques par interpolation de la parole, qui équipent certaines liaisons téléphoniques multivoie, augmentent les capacités de ces liaisons en évitant la transmission des silences des conversations. Ils comportent donc des détecteurs de parole pour repérer les périodes de parole et les périodes de silence sur chacune des voies à concentrer. Les performances de ces dispositifs de concentration sont directement tributaires de la qualité de la discrimination parole/silence effectuée par ces détecteurs de parole. En particulier, il est souhaitable que ces détecteurs de parole présentent une grande insensibilité au bruit afin de permettre un taux de concentration élevé, tout en étant très sensibles aux signaux de parole afin d'éviter un hachage de la parole.

Il est connu de détecter un signal de parole sur une voie de transmission téléphonique à partir essentiellement du niveau du signal présent sur la voie surveillée. Ainsi, tout signal sur la voie surveillée dont le niveau sur un intervalle de temps est supérieur à un seuil placé au-dessus du niveau de bruit sur la voie est présumé être un signal de parole et le reste du silence. En vue d'effectuer une telle détection de

signal de parole sur une voie, il est connu d'élaborer un signal représentatif du niveau moyen sur un intervalle de temps élémentaire du signal présent sur la voie et de comparer ce signal élaboré à un seuil supérieur au niveau de bruit sur la voie. En vue d'effectuer une telle détection de signal de parole sur une voie, il est également connu de comparer l'amplitude de chaque échantillon du signal présent sur la voie surveillée, échantillonné à la cadence de 8 kHz, à un seuil supérieur au niveau de bruit sur la voie, d'attribuer à chaque échantillon une note algébrique fonction du résultat de la comparaison et de cumuler les notes attribuées aux échantillons successifs afin d'effectuer la discrimination parole/silence à partir de ce cumul.

Il est parfois pris comme référence de niveau de bruit, en vue de la détermination du seuil de comparaison intervenant dans une telle détection de signal de parole, le niveau maximal de bruit admis par le CCITT pour une voie téléphonique, soit -40 dBmo. Toutefois, le niveau de bruit sur une voie téléphonique peut différer sensiblement de cette valeur et une meilleure discrimination parole/silence peut être obtenue en évaluant le niveau de bruit sur la voie surveillée et faisant varier le seuil de comparaison en fonction du niveau de bruit évalué, ainsi qu'il a été aussi déjà proposé.

L'évaluation du niveau de bruit sur une voie téléphonique est également utile pour la génération de bruit d'agrément dans certains réseaux téléphoniques. Ainsi, on sait qu'au cours d'une communication téléphonique passant sur un circuit quatre fils muni de supprimeurs d'écho, lorsqu'un seul des abonnés en communication parle, la voie que définit le circuit quatre fils pour la transmission dans le sens de l'abonné récepteur qui se tait vers l'abonné qui parle est coupée en vue de bloquer la propagation de signaux d'écho. Il est connu d'injecter alors sur cette voie, en aval de la coupure, un bruit d'agrément destiné à compenser la contribution au bruit de fond normalement perçu par l'abonné récepteur pour ce sens de transmission, des équipements du réseau desquels cet abonné est déconnecté du fait de cette coupure. Une évaluation du niveau de cette contribution et une adaptation du niveau du bruit d'agrément au résultat de cette évaluation permettent d'obtenir une bonne compensation en niveau et, par là-même, de limiter sensible-

ment la perception de telles coupures qui nuirait au bon déroulement de la conversation.

5 Le problème de limitation de la perception des interruptions temporaires des chemins de transmission entre abonnés en communication se pose également, ainsi qu'on le sait, dans les réseaux téléphoniques équipés de dispositifs de concentration par interpolation de la parole. Dans de tels dispositifs, l'évaluation du niveau de bruit sur une voie peut être utilisée à la fois à des fins de détection de parole et à des fins de génération de bruit d'agrément.

10 Le problème essentiel à résoudre, lorsque l'on veut évaluer le niveau du bruit sur une voie téléphonique à partir des signaux présents sur la voie en service, est d'éviter que les signaux de parole acheminés par cette voie, dont certains peuvent être de niveau très faible, ne faussent l'opération. Pour résoudre ce problème, il est proposé dans la
15 demande de brevet français n° 2 451 680, qui décrit un circuit d'évaluation du niveau de bruit sur une voie téléphonique intégré au sein d'un détecteur de parole, d'utiliser deux filtres de moyenne, un premier à bande relativement étroite et un second à bande très étroite. Ces deux filtres traitent le signal présent sur la voie en traitement pendant les
20 périodes de silence repérées par le détecteur de parole ; le premier traite en outre le signal présent sur cette voie pendant les périodes d'activité repérées par le détecteur de parole tandis que le second est alors constamment initialisé au double de la valeur du signal de sortie du premier. Le niveau de bruit sur la voie est évalué à la dernière
25 valeur commune de convergence de ces deux filtres. Une telle façon de procéder se fonde sur le fait que le bruit de fond sur une voie téléphonique est généralement assez stationnaire à l'opposé des signaux de parole qui présentent un caractère non stationnaire. Dans ces conditions, les deux filtres, dont les constantes de temps équivalentes sont
30 voisines respectivement de 8 ms et 0,128 ms, ne convergent vers une même valeur que lorsqu'un bruit de fond a été seul présent sur la voie pendant une durée relativement longue ; cette valeur commune de convergence traduit alors le niveau moyen de bruit.

35 Pour résoudre ce même problème, une autre solution, se fondant également sur ces caractères différents des signaux de parole et du bruit

de fond sur une voie téléphonique, est décrite dans la demande de brevet français n° 2 482 389. Selon cette demande de brevet, un circuit de calcul de moyenne élabore une représentation du niveau moyen du signal présent sur la voie en traitement sur un intervalle de temps élémentaire.

5 Deux circuits de prélèvement et d'enregistrement extraient et conservent l'un la valeur maximale l'autre la valeur minimale de cette représentation, ces deux circuits étant réinitialisés à une même cadence variable de période longue par rapport à l'intervalle élémentaire. Un compa-

10 rateur compare entre elles les valeurs maximale et minimale fournies par les deux circuits de prélèvement et d'enregistrement, afin de repérer les moments où ces deux valeurs satisfont à une relation donnée traduisant un faible écart relatif entre elles. Le niveau de bruit est alors obtenu à partir des valeurs minimales de la représentation pour les-

15 de temps équivalente du circuit de calcul de moyenne est de 16 ms et la réinitialisation des deux circuits de prélèvement et d'enregistrement s'effectue à une cadence plus rapide lorsque la voie est présumée être inactive que lorsque celle-ci est présumée être active, toutes les 256 ms et toutes les 2 s respectivement, ces états présumés de la voie

20 correspondant à des états d'une machine séquentielle dont l'évolution s'effectue sous la commande de paramètres fonction de la représentation du niveau moyen du signal présent sur la voie, dans la détermination desquels intervient le niveau de bruit évalué.

Avec l'une ou l'autre de ces deux solutions, l'évaluation du

25 niveau de bruit ne se fait qu'au cours des intervalles de silence assez longs. Ceci peut conduire à des temps d'acquisition très grands, tout particulièrement dans le cas où se propagent sur la voie non seulement des signaux de parole d'un abonné émettant dans cette voie mais également des signaux d'écho des signaux de parole du correspondant de cet abonné,

30 l'évaluation du niveau de bruit ne se faisant alors que lorsque les deux abonnés se taisent pendant une durée appréciable. De plus ces deux solutions impliquent un repérage des périodes de parole et de silence faisant appel à des agencements complexes, lourds dans le cadre d'une appli-

cation autre que la détection de parole.

35 La présente invention a pour but de remédier à ces inconvénients en permettant une évaluation rapide et précise du niveau de bruit sur une

voie téléphonique au moyen d'un agencement simple.

Elle a pour objet un procédé d'évaluation du niveau de bruit sur une voie téléphonique, à partir de l'évaluation du niveau du signal présent sur cette voie sur des intervalles de temps successifs sensiblement de même durée, consistant à :

- 5 - attribuer au niveau de bruit sur cette voie une plage donnée dite plage de niveau de bruit dans laquelle s'étend un ensemble défini limité de valeurs discrètes de niveau,
- 10 - sélectionner les valeurs successives de niveau de signal présent sur la voie tombant dans ladite plage de niveau de bruit
- et tenir une comptabilité relative des différentes valeurs sélectionnées exprimées à l'aide desdites valeurs discrètes pour prendre comme représentative du niveau de bruit sur la voie celle des valeurs discrètes sur laquelle se concentre la majorité des valeurs de niveau de signal
- 15 sélectionnées.

Avantageusement, dans la comptabilité relative des valeurs sélectionnées, chaque valeur sélectionnée est pondérée plus ou moins fortement selon qu'elle est égale ou non à la valeur courante du niveau de bruit évalué.

- 20 La présente invention a également pour objet un dispositif de mise en oeuvre du procédé précité. Ce dispositif comporte :
- un circuit d'évaluation du signal présent sur la voie téléphonique sur les intervalles de temps successifs I sensiblement de même durée,
- un circuit de sélection sélectionnant, parmi les valeurs de niveau de signal présent sur la voie qu'il reçoit du circuit d'évaluation, les
- 25 seules valeurs comprises dans une plage de niveau donnée attribuée au bruit et dite plage de niveau de bruit et les délivrant exprimées à l'aide d'un ensemble limité défini de r valeurs discrètes,
- un circuit d'analyse des valeurs sélectionnées délivrées par le circuit de sélection, sensible à la répartition desdites valeurs sélectionnées entre lesdites valeurs discrètes, repérant celle des valeurs discrètes sur laquelle se concentre la majorité des valeurs sélectionnées pour la délivrer sur une sortie en tant que valeur représentative du niveau de bruit,
- 30
- 35 - et un circuit de cadencement des circuits d'évaluation et de sélection de niveau de signal présent sur la voie ainsi que du circuit

d'analyse pour la détermination de la valeur du niveau de bruit au rythme desdits intervalles de temps I définis par ce circuit de cadencement.

Selon un mode particulier de réalisation, le circuit d'analyse des valeurs sélectionnées comporte :

- 5 - une mémoire adressable adressée sous le contrôle d'un signal de séquence élaboré par ledit circuit de cadencement, mémorisant pour les r valeurs discrètes r comptes respectivement traduisant la répartition des valeurs sélectionnées délivrées par le circuit de sélection entre les r valeurs discrètes,
- 10 - un circuit de calcul des comptes comportant d'une part un circuit de définition d'incrément de compte et d'autre part un circuit sommateur ayant deux entrées reliées à la sortie de la mémoire et à la sortie dudit circuit de définition d'incrément de compte respectivement et une sortie reliée à l'entrée de ladite mémoire,
- 15 - un circuit de commande comportant des circuits comparateurs comparant, pour chaque valeur sélectionnée délivrée par le circuit de sélection, d'une part les différentes valeurs discrètes reçues en concordance avec l'adressage de ladite mémoire avec la valeur sélectionnée considérée pour identifier le compte mémorisé concerné par cette valeur sélectionnée et d'autre part les différents comptes mémorisés avec un seuil haut et un seuil bas de compte préétablis, commandant, dans ledit circuit de définition d'incrément de compte, pour chaque valeur sélectionnée
- 20 délivrée par le circuit de sélection, le choix d'une valeur d'incrément positive pour le seul compte concerné par la valeur sélectionnée considérée si celui-ci ne dépasse pas ledit seuil haut ou d'une valeur d'incrément négative pour les autres comptes supérieurs audit seuil bas si ce
- 25 compte concerné par la valeur sélectionnée considérée dépasse ledit seuil haut
- et un circuit de sortie de la valeur de niveau de bruit commandé par ledit circuit de commande lors de la détection du dépassement dudit seuil
- 30 haut par l'un des comptes mémorisés, recevant la valeur discrète concernée par ce compte dépassant ledit seuil haut.

Les caractéristiques et avantages de la présente invention apparaîtront plus clairement au cours de la description d'un mode de réalisation donné à titre d'exemple et illustré dans les dessins joints. Dans

35 ces dessins :

- la figure 1 est un diagramme synoptique d'un dispositif d'évaluation de niveau de bruit selon l'invention,
- la figure 2 est un schéma d'un circuit d'évaluation et de sélection des valeurs du niveau de signal sur la voie, utilisé dans la figure 1,
- 5 - la figure 3 est un schéma d'un circuit d'analyse des valeurs sélectionnées du niveau de signal sur la voie, utilisé dans la figure 1,
- la figure 4 est un schéma d'un circuit de cadencement, également utilisé dans la figure 1,
- la figure 5 illustre dans le temps, des signaux délivrés par le circuit
- 10 de cadencement utilisé dans la figure 1 et donné dans la figure 4.

Le dispositif d'évaluation du niveau de bruit illustré dans les dessins est de type numérique. Il est prévu pour traiter un signal de voie téléphonique disponible sous forme d'échantillons numériques successifs. Pour la simplicité de la présentation, il ne traite qu'une seule

15 voie. Bien entendu, il pourrait être adapté au traitement en temps partagé d'une pluralité de voies.

Pour des raisons de simplicité de présentation également, dans ces figures les liaisons acheminant des signaux numériques définis par des mots binaires à plusieurs bits en parallèle ont été représentées par un

20 trait fort, plus épais que celles acheminant des signaux binaires. Le nombre de bits en parallèle transmis sur ces liaisons en trait fort sera précisé au fur et à mesure de la description des figures, donnée en regard d'exemples chiffrés.

On précise encore qu'il est utilisé dans la description ci-après

25 des références constituées d'une lettre affectée d'un indice ; par commodité la lettre et l'indice de telles références apparaissent dans les figures au même niveau.

Le dispositif selon l'invention illustré dans la figure 1 présente une entrée 1 sur laquelle sont appliqués en parallèle les bits définissant l'amplitude des échantillons numériques du signal présent sur une

30 voie téléphonique à traiter, indépendamment de la polarité de ces échantillons, une entrée 2 sur laquelle est appliqué un signal d'horloge H à la cadence d'échantillonnage et une sortie 3 sur laquelle est disponible la valeur du niveau de bruit évalué, soit NB, également définie sous

35 forme numérique. Il comporte un circuit 4 d'évaluation et de sélection

des valeurs du niveau du signal présent sur la voie, relié à ses deux entrées 1 et 2, un circuit 5 d'analyse des valeurs sélectionnées délivrées par le circuit 4, disposé à la suite de ce circuit 4 et relié, en outre, à l'entrée 2 pour recevoir le signal d'horloge H, fournissant la
5 valeur du niveau de bruit évalué NB sur la sortie 3, et un circuit 6 de cadencement élaborant à partir du signal d'horloge H qu'il reçoit de l'entrée 2 différents signaux de cadencement précisés ci-après, qui sont nécessaires au bon fonctionnement des circuits 4 et 5.

Le circuit 4 évalue le niveau du signal présent sur la voie téléphonique sur des intervalles de temps I successifs de même durée, longue
10 par rapport à la période du signal d'horloge H à la cadence d'échantillonnage, et sélectionne celles des valeurs de niveau de ce signal tombant dans une plage donnée P considérée comme la plage des valeurs possibles de niveau de bruit et dite plage de niveau de bruit. Il fournit, sur une
15 première sortie, un signal logique L indiquant pour chaque valeur de niveau de ce signal si celle-ci tombe ou non dans la plage P et, sur une deuxième sortie, chacune des valeurs de niveau de ce signal tombant dans la plage P, ces valeurs tombant dans la plage P et désignées par N étant exprimées à l'aide d'un ensemble limité de r différentes valeurs dési-
20 gnées N_0 à N_{r-1} . Pour ce faire, le circuit 4 se compose d'un circuit d'évaluation de niveau 40 qui reçoit les bits des échantillons appliqués à l'entrée 1 c'est-à-dire des échantillons du signal présent sur la voie téléphonique, et d'un circuit de sélection 41 qui reçoit les valeurs de niveau élaborées par le circuit 40 et sélectionne celles des valeurs qui
25 tombent dans la plage P. Le circuit 40 évaluant le niveau du signal présent sur la voie, en ce qui concerne la plage P, à l'aide ici d'un ensemble de valeurs en nombre supérieur à r, le circuit de sélection 41 assure en outre ici un transcodage des valeurs qu'il sélectionne, permettant de les exprimer à l'aide des r valeurs N_0 à N_{r-1} .

Le circuit 4 reçoit du circuit de cadencement 6 un signal de cadencement C_1 définissant les intervalles I et un signal de séquence S_1 définissant des séquences identiques s_1 chacune se déroulant sur tout un intervalle I et y définissant différentes phases de fonctionnement du
30 circuit 4 qui seront précisées ci-après au cours de la description détaillée de ce circuit donnée en regard de la figure 2.

Ces intervalles de temps I sur lesquels s'effectue l'évaluation du niveau du signal présent sur la voie téléphonique sont de durée choisie longue par rapport à la période de la fréquence limite inférieure de la bande passante, soit longue par rapport à $\frac{1}{300} \text{ s} \approx 3,3 \text{ ms}$, et courte par rapport au temps moyen d'établissement ou chute des syllabes qui est de l'ordre d'une quarantaine de millisecondes.

Le circuit 5 d'analyse des valeurs sélectionnées N qu'il reçoit du circuit 4 est sensible à leur répartition entre les différentes valeurs N_0 à N_{r-1} . La majorité de ces valeurs sélectionnées N est en fait généralement concentrée sur l'une des valeurs N_0 à N_{r-1} et c'est cette dernière valeur qui est repérée par le circuit 5 et considérée comme significative du niveau de bruit sur la voie. En effet, lorsque le signal présent sur la voie téléphonique n'est constitué que d'un bruit de fond, l'évaluation faite par le circuit 4 du niveau de ce signal fournit des valeurs de niveau qui tombent dans la plage P et sont donc sélectionnées et qui s'avèrent très peu dispersées (du fait du caractère quasi "stationnaire" du bruit), en général concentrées principalement sur l'une des valeurs N_0 à N_{r-1} et secondairement sur les deux valeurs adjacentes ou le cas échéant l'unique valeur adjacente à celle-ci. Lorsque, par contre, un signal de parole se superpose au bruit, les valeurs de niveau du signal sur la voie téléphonique, qui soit tombent hors de la plage de niveau P et sont donc ignorées par le circuit 5 soit tombent dans la plage P mais s'avèrent très dispersées (du fait du caractère "non stationnaire" des signaux de parole), n'arrivent pas à renverser une majorité établie antérieurement. La voie téléphonique achemine également à certains moments des signaux de signalisation ; ceux-ci sont des signaux à très haut niveau et ne risquent pas d'agir de manière significative sur les calculs de répartition effectués par le circuit 5.

Ce circuit 5 effectue une comptabilisation relative des valeurs sélectionnées N qui sont exprimées par les différentes valeurs N_0 à N_{r-1} . Il dénombre les valeurs sélectionnées N exprimées par chacune de ces différentes valeurs N_0 à N_{r-1} et fait évoluer relativement les uns par rapport aux autres les r comptes résultants pour chaque nouvelle valeur sélectionnée N qu'il reçoit du circuit 4. Pour cette évolution relative, le circuit 5 prend en considération la position du compte

concerné par la nouvelle valeur sélectionnée N reçue par rapport à un seuil haut fixé pour tous les comptes et, le cas échéant, prend aussi en considération les positions de tous les autres comptes par rapport à un seuil bas fixé pour tous les comptes : si le compte concerné par cette nouvelle valeur sélectionnée ne dépasse pas ce seuil haut, il augmente ce compte concerné d'une certaine quantité tandis que les autres comptes demeurent inchangés, si par contre le compte concerné par cette nouvelle valeur dépasse déjà ce seuil haut, ce compte concerné demeure inchangé tandis que ceux des autres comptes supérieurs au seuil bas donné pour tous les comptes sont diminués d'une certaine quantité.

En général, un seul de ces r comptes effectués par le circuit 5 dépasse le seuil haut donné et c'est la valeur de niveau de signal concernée par ce compte qui constitue la valeur de niveau de bruit évalué NB délivrée par l'ensemble 5. Toutefois, il peut se produire parfois, en particulier suite à un changement de niveau de bruit, que le seuil haut soit dépassé par plus d'un compte ; dans ce cas, le circuit 5 sélectionne selon un mode donné l'une des valeurs de niveau de signal concernées par ces comptes en question ; c'est ici la plus grande de ces valeurs concernées qui est retenue pour être délivrée en sortie de ce circuit.

Le circuit 5 reçoit du circuit de cadencement 6 un signal de séquence S_2 déterminant à l'intérieur de chaque intervalle I une pluralité de séquences identiques s_2 chacune de r périodes du signal d'horloge H , en vue de l'exécution en série, dans chaque intervalle I , d'opérations concernant les r valeurs N_0 à N_{r-1} . Il reçoit aussi de ce même circuit de cadencement 6, deux signaux V_1 et V_2 ayant des périodes de même durée que celle des intervalles I , tous deux de même forme et repérant dans chaque intervalle I respectivement deux des séquences s_2 au cours desquelles le circuit 5 effectue tous les traitements à exécuter dans cet intervalle. Il reçoit, en outre, du circuit de cadencement, un signal C_2 de même forme que le signal C_1 mais retardé par rapport à ce dernier pour tenir compte des temps de traitement.

Les différents circuits et signaux apparaissant dans la figure 1 sont détaillés ci-après. Dans la suite de la description, on a considéré que les bascules, registres et compteurs que comportent ces circuits sont sensibles aux fronts montants des signaux appliqués à leurs entrées

horloge et que les bascules et registres prennent alors en compte les niveaux logiques qui étaient présents sur leurs autres entrées juste avant l'apparition de ces fronts. On a considéré de plus que les changements d'échantillons du signal sur la voie téléphonique s'effectuent sur les fronts montants du signal d'horloge H.

On précise, à titre d'exemple en particulier pour la suite de la description, que r est choisi égal à 16 et que les 16 valeurs N_0 à N_{15} s'étendent régulièrement espacées en dB sur la plage de niveau de bruit allant sensiblement de -55dBm₀ à -35dBm₀. La durée des intervalles de temps I est choisie égale à 16 ms. Le signal sur la voie téléphonique, échantillonné à la cadence de 8 kHz, est supposé codé en MIC sur 8 bits dont 7 pour l'amplitude et le 8^e pour le signe, avec par exemple la loi de compression $A = 87,6$ selon laquelle, parmi les 128 niveaux de codage représentés par les 7 bits d'amplitude, les 32 niveaux les plus faibles correspondent à la plage des valeurs d'amplitude inférieure à -33dBm₀ : il est précisé, toutefois, que le circuit d'évaluation de niveau 40 peut s'accommoder d'une autre loi, par exemple de la loi $\mu = 255$.

Dans la figure 2, on a détaillé le circuit 4 composé du circuit d'évaluation de niveau 40 et du circuit de sélection 41.

Le circuit d'évaluation de niveau 40 est constitué d'une boucle d'asservissement comportant un comparateur 400, un circuit 401 de définition de la variation de la valeur n d'un niveau de comparaison à appliquer au comparateur 400 et un accumulateur 402 cumulant des pas de variation p définis par le circuit 401.

Le comparateur 400 reçoit, sur une première entrée formant l'entrée du circuit 40 reliée à l'entrée 1 du dispositif, la valeur à 7 bits (de poids 2^0 à 2^6) de l'amplitude des échantillons successifs du signal présent sur la voie téléphonique. Il reçoit sur une deuxième entrée la valeur du niveau variable de comparaison n qui sera délivrée sur la sortie du circuit 40. En réponse à ces deux signaux d'entrée, il délivre un signal logique indiquant par son niveau "1" ou "0" si la valeur de l'échantillon actuel du signal présent sur la voie téléphonique est supérieure ou non à la valeur du niveau de comparaison n .

Le circuit 401 de définition de la variation de la valeur du niveau de comparaison n est connecté à la sortie du comparateur 400. Il reçoit,

5 outre le signal logique délivré par le comparateur, le signal de séquence S_1 pour définir le pas de variation p de la valeur de comparaison n , qui sera positif ou négatif selon que le signal logique de sortie du comparateur est au niveau "1" ou "0", et dont la valeur absolue est déterminée par le signal S_1 et va sur chaque intervalle I en diminuant au fur et à mesure que se déroule la séquence s_1 .

10 On précise à titre indicatif dans le tableau I ci-après une loi de variation de la valeur absolue du pas de variation p , cette valeur absolue exprimée numériquement évoluant par exemple de 2 (soit 2^1) à $1/8$ (soit 2^{-3}) au cours de chaque intervalle I découpé en 8 sous-intervalles de 2 ms numérotés de 0 à 7 par la séquence s_1 qui s'y déroule.

15	Sous-intervalle de I	0	1	2	3	4	5	6	7
	Valeur absolue de p	2	1	1/2	1/2	1/4	1/4	1/8	1/8

20

Tableau I

25 Le circuit 401, qui peut être constitué par une mémoire de type PROM, définit les pas de variation p sur 9 bits dont un pour le signe, de valeur 1 pour le signe + et de valeur 0 pour le signe -, et huit pour la valeur absolue, de poids respectifs 2^{-3} à 2^4 en exprimant la valeur absolue des pas négatifs par son complément à 2^5 , ce qui permet, ainsi qu'il est bien connu de remplacer des soustractions par des additions dans les calculs à réaliser.

30 L'accumulateur 402 est connecté à la sortie du circuit 401 et reçoit par ailleurs le signal d'horloge H. Il cumule à la cadence d'échantillonnage, entre une butée inférieure et une butée supérieure, les pas de variation p définis par le circuit 401 pour délivrer la valeur du niveau n fournie en sortie du circuit d'évaluation de niveau 40 et appliquée à la seconde entrée du comparateur.

35 On limite la capacité de cet accumulateur 402 à huit bits de poids

respectifs 2^{-3} à 2^4 . Le contenu de l'accumulateur évolue donc de 0 à $31 + \frac{7}{8}$, ce qui représente une plage de niveau qui inclut la plage P de niveau de bruit en la débordant supérieurement ainsi en outre qu'inférieurement.

5 En pratique, sur les huit bits du contenu de l'accumulateur, seuls les cinq bits de plus forts poids sont appliqués à la seconde entrée du comparateur 400 qui reçoit, en outre, en permanence deux bits 0 sur les deux bornes affectées aux bits de poids 2^5 et 2^6 de cette seconde entrée.

10 L'accumulateur 402 peut être réalisé, ainsi que représenté, à l'aide d'un additionneur 403 à deux entrées à huit bits, d'un multiplexeur 404 à deux entrées de multiplexage également à 8 bits, d'un registre 405 à huit bits en parallèle et d'une porte logique "ou exclusif" 406 à deux entrées.

15 L'additionneur 403 reçoit sur l'une de ses entrées les huit bits de valeur absolue $|p|$ des pas successifs délivrés par le circuit 401 et sur son autre entrée les huit bits mémorisés dans le registre 405 qui définissent le contenu de l'accumulateur 402. La somme à huit bits délivrée par l'additionneur 403 est appliquée à une première entrée du multiplexeur 404. Ce multiplexeur a sa seconde entrée de multiplexage à 8 bornes connectées en commun ainsi que symbolisé dans la figure 2 à une sortie de propagation de retenue de l'additionneur 403. Il reçoit donc sur cette seconde entrée la valeur numérique 0 ou $31 + \frac{7}{8}$ selon le niveau logique "0" traduisant une retenue finale nulle ou "1" traduisant une retenue finale non nulle sur cette sortie de propagation de retenue. Le
 25 multiplexeur 404 reçoit, en outre, sur une entrée de commande d'adressage, le signal de sortie de la porte logique "ou exclusif" 406. Cette porte reçoit sur l'une de ses entrées, le bit présent sur la sortie de propagation de retenue de l'additionneur 403 et sur l'autre entrée le bit de signe du pas délivré par le circuit 401 pour commander par le niveau
 30 "1" ou "0" de son signal de sortie la sélection de la première ou de la seconde entrée de multiplexage du multiplexeur 404. La sortie du multiplexeur est connectée à une entrée "données" du registre 405 qui reçoit, en outre, sur son entrée "horloge" C_p le signal d'horloge H et dont la sortie constitue celle de l'accumulateur sur laquelle est délivrée la
 35 valeur du niveau de comparaison n.

En fonctionnement de cet accumulateur, lorsque, pour une période considérée du signal d'horloge H, la somme algébrique du contenu de l'accumulateur et de la valeur numérique du pas p n'est pas négative et n'excède pas $31 + \frac{7}{8}$, cette somme, appliquée sur la première entrée du multiplexeur, est inscrite dans le registre 405 au début de la période
5 suivante du signal H. Dans ce cas, en effet, le niveau sur la sortie de propagation de retenue de l'additionneur 403 est "0" alors que le bit de signe du pas p vaut "1" ou inversement, le niveau sur la sortie de propagation de retenue est 1 alors que le bit de signe du pas vaut 0 ; le
10 signal de sortie de la porte "ou exclusif" 406 est donc à "1" et commande la sélection de la première entrée de multiplexage du multiplexeur 404.

Lorsque, pour une période considérée du signal d'horloge H, la somme algébrique du contenu de l'accumulateur et de la valeur du pas p excède $31 + \frac{7}{8}$, ce qui se traduit par le fait que le niveau sur la sortie
15 propagation de retenue est "1" alors que le bit de signe du pas vaut également "1", le signal de sortie de la porte 406, alors à "0", sélectionne la deuxième entrée de multiplexage du multiplexeur. Cette seconde entrée reçoit alors la valeur numérique $31 + \frac{7}{8}$ et c'est cette valeur qui est inscrite dans le registre 405 au début de la période suivante du
20 signal d'horloge H.

Lorsque, dans le dernier cas possible, pour une période considérée du signal d'horloge H, la somme algébrique du contenu de l'accumulateur et de la valeur numérique du pas p est négative, ce qui se traduit par le fait que le niveau sur la sortie de propagation de retenue est "0" alors
25 que le bit de signe du pas vaut également "0", le signal de sortie de la porte 406 alors à "0" sélectionne la seconde entrée de multiplexage et c'est la valeur 0 du signal sur la sortie de propagation de retenue qui est inscrite à travers le multiplexeur dans le registre 405 au début de la période suivante du signal H.

Le niveau n défini numériquement par le contenu de l'accumulateur
30 402 varie ainsi, à la cadence d'échantillonnage, par pas positifs ou négatifs selon que sa valeur est ou non inférieure à celle de l'amplitude des échantillons successifs du signal présent sur la voie téléphonique et de valeur absolue ne dépendant que du numéro des périodes d'échantil-
35 lonnage concernées sur les intervalles I successifs en allant en dimi-

nuant sur chaque intervalle. Dans ces conditions, ce niveau variable n converge à la fin de chaque intervalle I , si l'on fait abstraction de l'écrêtage introduit par l'accumulateur 402 à capacité limitée, sensiblement vers une valeur dite d'équirépartition, c'est à dire telle que, sur cet intervalle, il y a autant d'échantillons du signal présent sur la voie dont l'amplitude lui est supérieure que d'échantillons dont l'amplitude lui est inférieure. Le niveau du signal présent sur la voie téléphonique est ainsi évalué, à la fin de chaque intervalle I , sensiblement à une valeur d'équirépartition, audit écrêtage près, cet écrêtage n'introduisant pas de limitation par la suite puisque l'on ne s'intéresse qu'aux valeurs de niveau situées dans la plage de niveau de bruit P .

Une telle façon d'évaluer le niveau du signal présent sur la voie téléphonique est particulièrement bien adaptée à une application à un détecteur de parole procédant, ainsi que précisé dans le préambule, par attribution à chaque échantillon du signal à analyser de notes fonction du résultat de la comparaison de cet échantillon à un seuil supérieur au niveau de bruit dans le cas où ce résultat n'intervient que par son signe. En variante toutefois, le niveau du signal présent sur la voie téléphonique sur chaque intervalle I pourrait être également évalué par exemple à la valeur moyenne de l'amplitude de ce signal ou bien encore à la valeur quadratique moyenne de l'amplitude de ce signal, en faisant varier en outre la valeur absolue du pas de variation de la valeur de niveau délivrée par la boucle d'asservissement proportionnellement à la valeur absolue ou au carré de la différence entre l'amplitude de l'échantillon du signal présent et cette valeur de niveau, avec éventuellement un facteur de proportionnalité allant en décroissant à l'intérieur de chaque intervalle I .

La sortie du circuit d'évaluation de niveau 40 est connectée à l'entrée d'un circuit de transcodage à seuils 410 du circuit de sélection 41. Ce circuit de transcodage d'une part sélectionne les valeurs de niveau n situées dans la plage de niveau de bruit P et d'autre part effectue un transcodage code linéaire à huit bits/code logarithmique à quatre bits des valeurs sélectionnées de manière à exprimer celles-ci à l'aide des valeurs N_0 à N_{15} , codées par exemple de 0 à 15 par ordre de

valeurs croissantes. Il délivre sur une première sortie un signal logique indiquant par son niveau "1" ou "0" si la valeur du niveau n présente à son entrée tombe ou non dans la plage P et sur une seconde sortie la valeur transcodée à quatre bits correspondant à celle d'entrée si celle-ci est située dans la plage P, la valeur que délivre cette
5 seconde sortie dans le cas contraire n'ayant aucune importance car elle ne sera pas prise en compte par le circuit d'analyse 5.

Le circuit de transcodage à seuils 410 peut être réalisé par exemple à l'aide d'une mémoire de type PROM.

10 Une bascule de type D 411 est connectée à la première sortie du circuit à seuils 410 et un registre 412 à quatre bits en parallèle est connecté à la seconde sortie de ce circuit. La bascule 411 et le registre 412 sont cadencés par le signal d'horloge H appliqué à leur entrée horloge C_p et validé par le signal C_1 appliqué à leur entrée validation
15 d'horloge Val. Le signal C_1 est au niveau "1" pendant la première période du signal d'horloge H du premier sous-intervalle de temps défini par chaque séquence s_1 , c'est-à-dire pendant la première période du signal d'horloge H de chaque intervalle I, et au niveau "0" le reste du temps. On recueille ainsi à la sortie de la bascule 411, qui constitue la
20 première sortie du circuit 4, le signal logique L, et à la sortie du registre 412, qui constitue la seconde sortie du circuit 4, les valeurs sélectionnées N, la présence d'une valeur sélectionnée à la sortie du registre 412 étant indiquée par le niveau "1" du signal L.

25 Dans la figure 3 on a détaillé le circuit 5 d'analyse des valeurs sélectionnées N qu'il reçoit du circuit 4 de la figure 1.

Ce circuit 5 d'analyse comporte essentiellement une mémoire adressable 50 dans laquelle sont mémorisés les comptes relatifs aux valeurs N_0 à N_{15} respectivement, un circuit 51 de calcul de chacun de ces comptes, un circuit de sortie 52 fournissant sur une sortie, qui
30 constitue la sortie 3 du dispositif, la valeur définie numériquement du niveau de bruit évalué NB, et un circuit de commande 53 commandant le circuit 51 de calcul des comptes et le circuit de sortie 52.

La mémoire 50 a une entrée "données" connectée à la sortie du circuit 51 de calcul des comptes respectifs. Elle a une entrée de
35 commande de lecture et d'écriture $\overline{R/W}$ connectée à la sortie d'une porte

logique "non et" 55 qui reçoit d'une part le signal d'horloge H et d'autre part le signal V_2 ; par le niveau "1" sur sa sortie cette porte 55 commande la lecture de la mémoire 50 alors que par le niveau "0" sur sa sortie elle commande la préparation d'une opération d'écriture dans la

5 mémoire, opération qui sera effectuée sur la première transition suivante de ce niveau "0" au niveau "1". La mémoire 50 a également une entrée de commande d'adressage Ad sur laquelle est appliqué le signal de séquence S_2 définissant les séquences s_2 chacune s'écoulant sur 16 périodes du signal H et constituée d'une suite de nombres de 0 à 15

10 c'est-à-dire de la suite des codes affectés aux valeurs N_0 à N_{15} défilant à la cadence d'échantillonnage, sur chaque intervalle I la première séquence s_2 qui s'y déroule démarrant avec la deuxième période d'échantillonnage. Le signal V_2 est au niveau "1" pendant le déroulement de la deuxième séquence s_2 sur chaque intervalle I et au niveau "0" le reste

15 du temps. Les opérations d'écriture dans la mémoire 50, correspondant à la mise à jour des comptes, s'effectuent ainsi pour chaque intervalle I au cours du déroulement de la deuxième séquence s_2 ; pendant le reste du temps, la mémoire 50 reste constamment constamment en lecture.

Le circuit de commande 53 est connecté aux sorties du circuit 4 (figure 1 ou 2) pour recevoir le signal logique L et les valeurs sélectionnées N et à la sortie du circuit 52 (ou à la sortie du dispositif) pour recevoir la valeur du niveau de bruit évalué NB. Il est connecté aussi à la sortie de la mémoire 50 à travers un registre 54 piloté par le signal d'horloge H inversé dans une porte logique inverseuse 56, pour recevoir les comptes mémorisés. Il reçoit, en outre, le

20 signal d'horloge H, le signal de séquence S_2 et le signal V_1 au niveau "1" pendant le déroulement de la première séquence s_2 sur chaque intervalle I et au niveau "0" pendant le reste du temps.

Ce circuit de commande 53 comporte essentiellement quatre comparateurs 530 à 533 et deux bascules de type D 534 et 535.

30

Les comparateurs 530 et 531 reçoivent chacun sur une première entrée connectée à la seconde sortie du circuit 4 (figures 1 et 2) les valeurs sélectionnées N et sur une seconde entrée le signal de séquence S_2 , en ce qui concerne le comparateur 530, et le code de la

35 valeur de niveau de bruit NB, en ce qui concerne le comparateur 531.

Chacun de ces deux comparateurs délivre un signal logique L_0 ou L_1 , selon le comparateur 530 ou 531 considéré, au niveau "1" ou "0" selon que les codes reçus sur ses deux entrées sont égaux ou pas. Les comparateurs 532 et 533 sont des comparateurs à seuil qui reçoivent chacun du registre 54 les comptes mémorisés dans la mémoire 50 et les comparent l'un, soit le comparateur 532, avec le seuil haut fixé pour tous les comptes et l'autre 533, avec le seuil bas fixé pour tous les comptes. Ces seuils haut et bas mentionnés ci-avant au cours de la description de la figure 1 sont désignés par R_h et R_b ; ils sont choisis proches respectivement des limites supérieure et inférieure entre lesquelles on choisit de maintenir l'évolution des comptes et leur introduction a pour but de permettre le maintien des comptes entre ces limites. Chacun de ces deux derniers comparateurs 532 et 533 délivre un signal logique L_2 ou L_3 , selon le comparateur considéré, au niveau "1" ou "0" selon que le compte mémorisé reçu dépasse ou non son seuil.

Les deux bascules de type D 534 et 535 ont leurs entrées "D" connectée aux sorties des comparateurs 531 et 532 respectivement. Elles sont cadencées par le signal d'horloge H validé par le signal de sortie d'une porte logique "et" 536 du circuit 53, le signal de sortie de cette porte "et" étant appliqué à chacune de ces deux bascules sur une entrée de validation d'horloge Val et le signal d'horloge H sur leur entrée horloge Cp. La porte 536 a une entrée connectée à la sortie du comparateur 530 et reçoit sur une autre entrée le signal V_1 ; son signal de sortie valide ainsi le signal d'horloge H au cours du déroulement de la première séquence s_2 de chaque intervalle I lorsque la mémoire 50 délivre le compte concernant celle des valeurs N_0 à N_{15} dont le code est délivré par le circuit 4 (figures 1 et 2) et appliqué sur les premières entrées des comparateurs 530 et 531.

Les signaux de sortie L_0 et L_3 des comparateurs 530 et 533 et ceux L'_1 et L'_2 des bascules 534 et 535 ainsi que le signal logique L fourni par le circuit 4 et que délivre inchangé le circuit de commande 53 sont appliqués au circuit 51 de calcul des comptes. Ce circuit de calcul 51 est composé d'un circuit de définition d'incrément de compte 510 recevant les cinq signaux L, L_0 , L'_1 , L'_2 et L_3 et d'un circuit sommateur 511 relié à la sortie du circuit 510. Ce circuit 510 de définition

d'incrément de compte délivre en réponse à ses cinq signaux d'entrée, une valeur d'incrément positive, négative ou nulle, définie selon une loi déterminée. C'est cette valeur d'incrément qui est appliquée au circuit sommateur 511 sur l'une de ses entrées. L'autre entrée de ce circuit
5 sommateur 511 est connectée à travers le registre 54 à la sortie de la mémoire 50, tandis que sa sortie qui constitue celle du circuit de calcul 51 est connectée à l'entrée de la mémoire 50.

Le circuit de sortie 52 est composé de deux registres 520 et 521. Le registre 520 reçoit en entrée le signal de séquence S_2 en vue de
10 mémoriser le code défini par ce signal S_2 lorsque le compte concernant celle des valeurs N_0 à N_{15} ainsi codée dépasse ledit seuil haut. Le registre 521 est disposé à la suite du registre 520. Ces deux registres 520 et 521 sont tous deux cadencés par le signal d'horloge H appliqué à leur entrée horloge C_p . Ce signal d'horloge H est validé, en ce qui
15 concerne le registre 520, par le signal L_2 de sortie du comparateur 532 appliqué sur son entrée de validation d'horloge Val et, en ce qui concerne le registre 521, par le signal C_2 appliqué sur son entrée de validation d'horloge Val. Ce signal C_2 est sur chaque intervalle I, au
20 niveau "1" pendant la période d'échantillonnage où démarre la deuxième séquence s_2 , c'est-à-dire la dix-huitième période d'échantillonnage sur cet intervalle, et au niveau "0" autrement. Le code présent dans le registre 520 à la fin de cette dix-huitième période d'échantillonnage est alors transféré au registre 521 qui l'applique à la sortie 3 du dispositif.

25 Le tableau II, donné ci-après, indique les différentes valeurs d'incrément de compte définies par le circuit 510 en réponse aux signaux logiques qu'il reçoit. Les valeurs non nulles d'incrément qui y sont précisées, à titre d'exemple, correspondent à un plafond de l'ordre de 255 pour les comptes exprimés sur huit bits.

30

35

		L	0	1	1	1
		L ₀	0 ou 1	0	0	1
5		L ₃	0 ou 1	0	1	0 ou 1
		L' ₂ L' ₁				
		0 0	0	0	0	4
		1 0	0	0	-4	0
		0 1	0	0	0	5
10		1 1	0	0	-5	0

TABLEAU II

Le circuit de définition d'incrément de compte 510 est constitué, par exemple, d'une mémoire de type PROM délivrant les valeurs d'incrément exprimées sur huit bits en utilisant les compléments à 2^8 pour les valeurs négatives. Le circuit sommateur 511 est alors constitué d'un simple additionneur à deux entrées à huit bits et une sortie à huit bits. Les seuils R_h et R_b des comparateurs 532 et 533 sont choisis par exemple égaux à 247 et 7 respectivement, et ces deux comparateurs sont alors un simple circuit logique "et" à 5 entrées et un simple circuit logique "ou" à 5 entrées, respectivement, recevant chacun les seuls cinq bits de plus forts poids des comptes mémorisés.

En fonctionnement, par le signal V_2 appliqué à la porte "non et" 55, la mémoire 50 est alternativement en écriture et en lecture pendant la seule deuxième séquence s_2 , qui se déroule à la cadence d'échantillonnage, de chaque intervalle I ; elle est uniquement en lecture pendant les autres séquences s_2 , qui se déroulent également à la cadence d'échantillonnage, de chaque intervalle I.

Par ailleurs, pendant la première séquence s_2 de chaque intervalle I, lorsqu'au début d'une période du signal H apparaît dans cette première séquence le même code que celui de la valeur fournie par le circuit 4 (figures 1 et 2), le signal L_0 de sortie du comparateur 530 passe au niveau "1". Par le signal V_1 au niveau "1" pendant le déroulement de cette première séquence s_2 , le signal de sortie de la

porte "et" 536 valide alors le signal d'horloge H appliqué aux bascu-
 les 534 et 535. Ces deux bascules, dans ces conditions, échantillonnent
 les signaux de sortie L_1 et L_2 des comparateurs 531 et 532 respecti-
 vement à la fin de la période du signal d'horloge H concernée, juste
 5 avant que le signal de sortie de cette porte 536 ne repasse au niveau "o"
 au début de la période suivante du signal d'horloge. On emmagasine ainsi
 dans la bascule 534, une information indiquant si la valeur fournie par
 le circuit 4 est égale ou non à la valeur de bruit évalué NB actuelle,
 cette valeur de bruit évalué ne subissant pas de modification au cours du
 10 déroulement de cette première séquence s_2 pendant laquelle le signal C_2
 au niveau "o". On emmagasine aussi, dans la bascule 535, une information
 indiquant si le compte concernant celle des valeurs N_0 à N_{15} à laquelle
 correspond la valeur codée fournie par le circuit 4 dépasse ou non le
 seuil haut R_h .

15 Par ailleurs, lorsque l'un des comptes délivrés par la mémoire 50
 est supérieur au seuil haut R_h du comparateur 532, le signal L_2 de sor-
 tie de ce comparateur passe au niveau "1" et valide le signal d'horloge H
 appliqué au registre 520. Ce registre 520 échantillonne alors le signal
 de séquence S_2 à la fin de la période du signal H pendant laquelle ce
 20 compte est délivré par la mémoire 50, pour emmagasiner le code de celle
 des valeurs N_0 à N_{15} concernée. Après le déroulement de cette première
 séquence s_2 le registre 520 contient donc soit ce qui est le cas le plus
 général, le code de l'unique valeur parmi les valeurs N_0 à N_{15} pour
 lequel le compte dépasse le seuil haut R_h , soit, le cas échéant, le code
 25 de la plus grande de celles des valeurs N_0 à N_{15} dont les comptes dépas-
 sent le seuil haut sauf éventuellement en ce qui concerne les intervalles
 de temps I d'une période de mise en route du dispositif, c'est-à-dire
 faisant suite à la mise sous tension du dispositif, où ce registre pourra
 contenir le code d'une valeur particulière qu'une commande d'initiali-
 30 sation, non représentée, y aura inscrit cette même commande assurant en
 outre la mise à zéro de la mémoire 50.

Pendant la deuxième séquence s_2 qui se déroule sur chaque inter-
 valle de temps I, la mémoire 50 est alternativement en lecture et en
 écriture au rythme des transitions de niveau du signal d'horloge H. Elle
 35 délivre successivement les comptes mémorisés relatifs aux valeurs N_0

à N_{15} respectivement, chacun pendant la première moitié d'une période du signal d'horloge H où celui-ci est alors au niveau "1". A la fin de la première moitié de chaque période de ce signal d'horloge H, le compte délivré par la mémoire 50 est échantillonné par le registre 54 qui l'ap-
 5 plique ensuite aux comparateurs 532 et 533 du circuit de commande 53 et au sommateur 511 du circuit de calcul des comptes 51 jusqu'à la fin de la première moitié de la période suivante du signal d'horloge H. Le signal V_1 étant au niveau "0" pendant cette deuxième séquence s_2 , les signaux de sortie L'_1 et L'_2 des bascules 534 et 535 demeurent inchangés
 10 et sont ce qu'ils étaient à la fin du déroulement de la première séquence s_2 du même intervalle de temps I, qui précédait juste cette deuxième séquence s_2 considérée. Pendant la majeure partie de la seconde moitié de chaque jième ($1 \leq j \leq 16$) période du signal d'horloge H comptée à partir du démarrage de cette seconde séquence et jusqu'à la fin de
 15 cette jième période pendant laquelle le signal de séquence S_1 a pour valeur celle du code $j - 1$, les signaux appliqués par le circuit de commande 53 au circuit de définition d'incrément 510 indiquent :

- par L au niveau "1" ou "0" invariable pendant toute cette séquence, si la valeur de niveau délivré par le circuit 4 (figures 1 et 2) est ou non
 20 sélectionnée,
- par L_0 au niveau "1" ou "0", variable au début de chaque période du signal d'horloge H, si le code $j - 1$ est ou non celui de la valeur de niveau délivrée par le circuit 4,
- par L'_1 au niveau "1" ou "0", si la valeur délivrée pour le circuit 4
 25 est ou non égale à la valeur de niveau de bruit évalué NB présente en sortie du dispositif au cours de la première séquence s_2 du même intervalle de temps I (ce signal L'_1 étant défini au cours de la première séquence s_2 et restant inchangé pendant cette deuxième séquence s_2),
- par L'_2 au niveau "1" ou "0", si le compte concernant celle des
 30 valeurs N_0 à N_{15} à laquelle est égale la valeur délivrée par le circuit 4 dépasse ou non le seuil haut R_h (ce signal étant défini au cours de la première séquence s_2 du même intervalle de temps I),
- par L_3 au niveau "1" ou "0", variable au début de la seconde moitié de chaque période du signal d'horloge H, si le compte concernant la va-
 35 leur N_{j-1} dépasse ou non le seuil bas R_b .

Le circuit de définition d'incrément de compte 510 délivre en réponse à ces signaux la valeur d'incrément de compte correspondante, selon le tableau II précédent.

Le compte actualisé concernant la valeur N_{j-1} est alors disponible en sortie du sommateur 511 et est inscrit dans la mémoire 50 lors de l'opération d'écriture qui s'effectue sur le front montant du signal d'horloge H marquant la fin de cette j^{ème} période. Ainsi, en présence d'une valeur sélectionnée N en sortie du circuit 4 sur l'intervalle I considéré, si le compte concerné par cette valeur sélectionnée N, - c'est-à-dire le compte relatif à la valeur discrète à laquelle est égale cette valeur sélectionnée N, ne dépasse pas le seuil haut-
10 R_h ($R_h = 247$), ce compte est augmenté de quatre unités, ou éventuellement de cinq unités si cette valeur N est égale à la valeur présente sur la sortie 3 du dispositif pendant la première séquence s_2 de l'intervalle I considéré ce qui en pratique ne peut se produire qu'au cours
15 d'une période de mise en route du dispositif, tandis qu'aucun des autres comptes n'est modifié. Par contre, si le compte concerné par cette valeur sélectionnée N dépasse le seuil haut R_h , ce compte reste inchangé tandis que ceux des autres comptes supérieurs au seuil bas R_b ($R_b = 7$) sont
20 diminués de quatre ou cinq unités selon que cette valeur sélectionnée N n'est pas ou est égale à la valeur présente en sortie 3 du dispositif pendant la première séquence s_2 de l'intervalle I considéré, ceux des comptes ne dépassant pas ce seuil bas R_b n'étant pas modifié. En
25 l'absence de valeur sélectionnée N en sortie du circuit 4 sur l'intervalle I considéré, aucun des comptes n'est modifié.

Le code emmagasiné par le registre 520 à la suite du déroulement de la première séquence s_2 étant échantillonné par le registre 521 à la fin de la première période d'horloge de la seconde séquence s_2 , le signal C_2 de validation d'horloge étant au niveau 1, c'est ce code délivré en
30 sortie du dispositif qui définit la nouvelle valeur de niveau de bruit évalué NB.

Dans ce fonctionnement, en regard de la valeur absolue d'incrément de compte de 5 ou 4, on notera que la pondération plus ou moins forte d'une valeur sélectionnée N selon qu'elle est ou non égale à la valeur
35 courante du niveau de bruit évalué NB procure une hystérésis évitant d'éventuels battements.

Dans la figure 4, on a détaillé le circuit de cadencement 6 de la figure 1 élaborant à partir du signal d'horloge H qu'il reçoit les différents signaux C_1 et S_1 appliqués au circuit 4 d'évaluation et de sélection des valeurs du niveau du signal présent sur la voie et C_2 , V_1 , V_2 et S_2 appliqués au circuit 5 d'analyse des valeurs sélectionnées.

Le circuit de cadencement 6 est décrit dans le cadre de l'exemple chiffré considéré ci-avant, en particulier en regard des figures 2 et 3. Il comprend un compteur 60 recevant en entrée le signal d'horloge H appliqué à l'entrée 2 du dispositif, un registre 61 recevant les états successifs du compteur 60 qu'il retarde d'une période du signal d'horloge H et un décodeur 62 recevant les états successifs du compteur 60 avec le retard introduit par le registre 61.

Le compteur 60 est un compteur par 128. Il délivre en sortie les états 0 à 127 définis sur sept bits, à la cadence d'échantillonnage en une durée égale à chaque intervalle de temps I, soit 16 ms. Il élabore le signal de cadencement C_1 prenant le niveau "1" pour son état 0 de sortie et le niveau "0" pour tout autre état, qui définit les intervalles de temps successifs I. Ce signal C_1 qui est illustré délivré sur une sortie indépendante du compteur peut être obtenu sur la sortie d'une porte logique "non-ou" recevant en entrée les états successifs pris par le compteur. Il élabore également le signal de séquence S_1 qui définit la séquence s_1 sur chaque intervalle de temps I, divisant chaque intervalle de temps I en huit sous-intervalles égaux pour l'évolution de la valeur absolue du pas de variation p de la valeur de comparaison n. Ce signal de séquence S_1 est défini par les trois bits de poids forts des états successifs du compteur et chaque séquence s_1 est donc constituée d'une suite de huit nombres, de 0 à 7, défilant régulièrement sur l'intervalle de temps I considéré.

Le registre 61 reçoit les sept bits définissant les états successifs pris par le compteur et le signal d'horloge H sur son entrée horloge C_p pour élaborer en sortie le signal de séquence S_2 qui définit les séquences s_2 dans la durée de chaque intervalle I. Ce signal de séquence S_2 est défini par les quatre bits de poids faibles des états du compteur délivrés avec le retard d'une période du signal d'horloge à la sortie du registre. Il définit donc huit séquences s_2 sur chaque inter-

valle I, la première séquence démarrant avec le retard indiqué soit sur la deuxième période d'échantillonnage de l'intervalle de temps I considéré, constituées chacune par la suite des nombres 0 à 15 défilant à la cadence d'échantillonnage.

5 Le décodeur 62 reçoit les sept bits définissant les états successifs du compteur avec le retard introduit par le registre 61. Il est agencé pour délivrer le signal V_1 au niveau "1" pour les états 0 à 15 du compteur 60 qu'il reçoit du registre 61 et au niveau "0" pour les autres états et le signal V_2 au niveau "1" pour les états 16 à 31 qu'il reçoit
10 et au niveau "0" pour les autres états. Ces deux signaux V_1 et V_2 sélectionnent donc respectivement la première et la deuxième des séquences s_2 contenues dans le signal de séquence S_2 précité. Ce décodeur 62 est en outre agencé pour délivrer le signal de cadencement C_2 au niveau "1" pour l'état 16 du compteur 60 qu'il reçoit du registre 61 et au niveau "0" pour tous les autres états qu'il reçoit, c'est-à-dire de même
15 durée que le signal C_1 mais démarrant avec la deuxième séquence s_2 c'est-à-dire décalé du signal C_1 de dix-sept périodes du signal d'horloge. Ce décodeur 62 peut être également constitué à l'aide d'une mémoire PROM.

20 Dans la figure 5, on a illustré les divers signaux délivrés par le circuit de cadencement donné dans la figure 4 et appliqués au dispositif ainsi qu'expliqué ci-avant en regard des figures 1 à 4. Dans cette figure 5 :

- le diagramme a) illustre le signal d'horloge H définissant la cadence
25 d'échantillonnage du signal présent sur la voie,
- le diagramme b) donne dans la numérotation décimale les états successifs pris par le compteur 60, ces états évoluant de manière cyclique de 0 à 127, à la cadence du signal H,
- le diagramme c) illustre le signal de cadencement C_1 obtenu à partir du
30 compteur 60, ce signal C_1 étant au niveau "1" uniquement pour l'état 0 du compteur, qui définit les intervalles de temps successifs I au cours de chacun desquels sera évalué le niveau du signal présent sur la voie,
- le diagramme d) illustre le signal de séquence S_1 défini par les trois bits de plus forts poids notés 2^4 , 2^5 et 2^6 des états successifs du
35 compteur 60, et on a fait apparaître dans le diagramme e) la séquence s_1

qui se déroule dans chaque intervalle I en prenant les valeurs, notées en numérotation décimale 0 à 7, définies par les trois bits du signal S_1 , et qui divise ainsi l'intervalle considéré en huit sous-intervalles pour le fonctionnement du circuit 4 d'évaluation et de sélection des valeurs du niveau du signal présent sur la voie (figures 1 et 2),

5 - le diagramme f) illustre le signal de séquence S_2 défini par les quatre bits de plus faibles poids notés 2^0 à 2^3 des états successifs du compteur qui sont transmis avec un retard d'une période du signal d'horloge H, et on a fait apparaître dans le diagramme g) les séquences répétitives s_2 ,

10 au nombre de huit qui se déroulent avec un décalage d'une période du signal H dans la durée d'un intervalle de temps I, en prenant à la cadence du signal d'horloge H les valeurs 0 à 15 de la numérotation décimale, définies par les quatre bits du signal S_2 ,

- le diagramme h) illustre le signal V_1 de sélection de la première séquence s_2 de chaque intervalle I, le diagramme i) illustre le signal de cadencement C_2 au niveau "1" pour l'état 16 du compteur 60 transmis avec le retard d'une période du signal d'horloge H et le diagramme j) le

15 signal V_2 de sélection de la deuxième séquence s_2 de chaque intervalle de temps I, ces signaux V_1 , V_2 et C_2 commandant le circuit 5 de calcul de la valeur du niveau de bruit NB auquel ils sont appliqués.

20

En complément de la description ci-avant, on précise, en outre, que le bruit présent pendant les brèves pauses intersyllabiques, dont la durée de chacune est de l'ordre de 50 ms et qui représentent globalement 20% environ du temps d'un discours continu, contribue à l'évaluation du niveau de bruit. Ceci procure un temps d'acquisition court,

25 variable de 1 à 4 ou 5 secondes dans l'exemple chiffré décrit ci-avant, même lorsque la voie traitée achemine, en plus des signaux de parole utiles, des signaux d'écho.

En regard du mode de réalisation décrit ci-avant, il est possible sans sortir du cadre de l'invention de modifier certaines dispositions ou remplacer certains moyens par des moyens équivalents.

30

Notamment, il est bien entendu que l'évaluation du niveau du signal présent sur la voie téléphonique pourrait se faire, en ce qui concerne la plage de niveau de bruit (P), directement à l'aide des valeurs discrètes (N_0 à N_{r-1}) que l'on définit dans cette plage pour

35

l'évaluation du niveau de bruit, l'opération de transcodage qu'effectue le circuit de sélection (41) dans l'exemple de réalisation décrit n'étant pas alors utile. Par ailleurs, il est bien évident que l'on pourrait faire appel à des circuits analogiques pour l'évaluation du niveau du signal présent sur la voie téléphonique en particulier, ce signal étant par exemple disponible sur la voie sous forme analogique.

10

15

20

25

30

35

REVENDEICATIONS

- 1/ Procédé d'évaluation du niveau de bruit sur une voie téléphonique selon lequel on évalue le niveau du signal présent sur la voie sur des intervalles de temps successifs I sensiblement de même durée, caracté-
- 5 risé par le fait qu'il consiste, en outre, à :
- attribuer au niveau de bruit sur cette voie une plage donnée de valeurs possibles, dite plage de niveau de bruit (P) dans laquelle s'étend un ensemble défini limité de valeurs discrètes,
 - sélectionner les valeurs successives de niveau de signal présent sur la

10 voie tombant dans ladite plage de niveau de bruit (P),

 - tenir une comptabilité relative des valeurs sélectionnées exprimées à l'aide desdites valeurs discrètes et prendre pour valeur du niveau de bruit celle des valeurs discrètes sur laquelle se concentre la majorité des valeurs sélectionnées.
- 15 2/ Procédé d'évaluation du niveau de bruit selon la revendication 1, selon lequel on évalue le niveau de signal présent sur la voie téléphonique à partir de la comparaison de l'amplitudes des échantillons successifs du signal présent sur la voie échantillonné à cadence régulière avec une valeur de niveau de comparaison, caractérisé en ce qu'il
- 20 consiste, en outre, pour l'évaluation du niveau du signal présent sur la voie téléphonique, à :
- découper chaque intervalle de temps I en sous-intervalles de temps définis,
 - élaborer, pendant chaque intervalle de temps I, la valeur dudit niveau

25 de comparaison (n) par cumul à la cadence d'échantillonnage de pas de variation (p) de la valeur de niveau de comparaison, dont le signe est défini en réponse à la comparaison alors effectuée et dont la valeur absolue est fonction du sous-intervalle de temps alors concerné de l'intervalle de temps I considéré,
- 30 - et prendre, comme valeur de niveau de signal présent sur la voie, la valeur de niveau de comparaison (n) à la fin de chaque intervalle de temps I.
- 3/ Procédé d'évaluation du niveau de bruit selon la revendication 2, caractérisé par le fait que la valeur absolue du pas (p) sur chaque

intervalle de temps I répond à une loi d'évolution décroissante prédéterminée.

- 5 4/ Procédé d'évaluation du niveau de bruit selon la revendication 2, caractérisé par le fait que la valeur absolue du pas (p) sur chaque intervalle est en outre fonction de la valeur absolue de la différence entre l'amplitude de l'échantillon et la valeur de niveau comparées l'une à l'autre.
- 10 5/ Procédé d'évaluation du niveau de bruit selon la revendication 4, caractérisé par le fait que la valeur absolue du pas (p) est définie sur chaque intervalle de temps I par la valeur absolue de la différence entre l'amplitude de l'échantillon et la valeur de niveau comparées l'une à l'autre, affectée d'un coefficient de proportionnalité allant décroissant au fur et à mesure que se déroule l'intervalle de temps considéré.
- 15 6/ Procédé d'évaluation du niveau de bruit selon l'une des revendications 2 à 5, caractérisé par le fait que ledit cumul des pas de variation de la valeur du niveau de comparaison est limité entre une valeur inférieure et une valeur supérieure déterminées définissant une plage de niveau incluant ladite plage de niveau de bruit (P) en la débordant au moins supérieurement.
- 20 7/ Procédé d'évaluation du niveau de bruit selon l'une des revendications 1 à 6, caractérisé par le fait que la comptabilité relative des valeurs sélectionnées exprimées à l'aide desdites valeurs discrètes est effectuée en tenant pour chacune desdites valeurs discrètes un compte qui est modifié d'un incrément
- 25 - de valeur positive chaque fois qu'une valeur sélectionnée est égale à la valeur discrète considérée alors que ce compte relatif à la valeur discrète considérée ne dépasse pas un seuil haut de compte préétabli (R_h) et
- 30 - de valeur négative chaque fois qu'une valeur sélectionnée est égale à une valeur discrète différente de la valeur discrète considérée alors que le compte relatif à cette valeur discrète différente dépasse ledit seuil haut (R_h) tandis que ce compte relatif à la valeur discrète considérée est supérieur à un seuil bas de compte préétabli (R_b).
- 35 8/ Procédé d'évaluation du niveau de bruit selon l'une des revendications 1 à 7, caractérisé en ce que, dans la comptabilité relative des

valeurs sélectionnées, chaque valeur sélectionnée est pondérée plus ou moins fortement selon qu'elle est égale ou non à la valeur courante du niveau de bruit évalué.

- 5 9/ Dispositif pour la mise en oeuvre du procédé d'évaluation du niveau de bruit selon la revendication 1, comportant un circuit (40) d'évaluation du niveau du signal présent sur la voie téléphonique sur des intervalles de temps successifs I sensiblement de même durée, caractérisé en ce qu'il comporte, en outre
- 10 - un circuit de sélection (41) sélectionnant, parmi les valeurs de niveau de signal présent sur la voie qu'il reçoit du circuit d'évaluation (40), les seules valeurs (N) comprises dans une plage de niveau donnée attribuée au bruit et dite plage de niveau de bruit (P) et les délivrant exprimées à l'aide d'un ensemble limité défini de r valeurs discrètes (N_0 à N_{r-1}),
 - 15 - un circuit (5) d'analyse des valeurs sélectionnées délivrées par le circuit de sélection (41), sensible à la répartition desdites valeurs sélectionnées (N) entre lesdites r valeurs discrètes (N_0 à N_{r-1}), repérant celle des valeurs discrètes sur laquelle se concentre la majorité des valeurs sélectionnées pour la délivrer sur une sortie (3) en tant que
 - 20 valeur représentative du niveau de bruit (NB),
 - et un circuit de cadencement (6) des circuits d'évaluation (40) et de sélection (41) de niveau de signal présent sur la voie, ainsi que du circuit d'analyse pour la détermination de la valeur du niveau de bruit au rythme desdits intervalles de temps I définis par ce circuit de cadencement.
 - 25
- 10/ Dispositif selon la revendication 9, dans lequel ledit circuit d'évaluation (40) du niveau du signal présent sur la voie comporte un comparateur (400) comparant l'amplitude des échantillons du signal présent sur la voie échantillonné à cadence régulière avec une valeur de
- 30 niveau de comparaison (n), caractérisé en ce que ledit circuit d'évaluation de niveau (40) est constitué d'une boucle d'asservissement qui comporte :
 - ledit comparateur (400) délivrant un signal logique indiquant par son niveau si l'amplitude de l'échantillon comparé à la valeur de niveau de
 - 35 comparaison (n) lui est supérieure ou non,

- un circuit (401) de définition de variation du niveau de comparaison (n) recevant le signal logique de comparaison ainsi qu'un signal de séquence (S_1), dit premier signal de séquence, élaboré par ledit circuit de cadencement (6) et définissant une suite de séquences identiques (s_1) se déroulant respectivement sur les intervalles de temps I successifs, pour délivrer un pas de variation (p) de signe défini par ledit signal logique et de valeur absolue variable sous le contrôle dudit premier signal de séquence (S_1)
- 5
- et un accumulateur (402) connecté à la sortie du circuit (401) de
- 10 définition de variation du niveau de comparaison (n) et fonctionnant à la cadence d'échantillonnage du signal présent sur la voie pour délivrer la valeur dudit niveau de comparaison (n) qui définit à la fin de chaque intervalle de temps I la valeur du niveau du signal présent sur la voie.
- 11/ Dispositif selon la revendication 10, caractérisé par le fait que
- 15 ledit accumulateur (402) présente une butée inférieure et une butée supérieure définissant pour le niveau de comparaison (n) une plage de variation incluant ladite plage de niveau de bruit (P) en la débordant au moins supérieurement.
- 12/ Dispositif selon l'une des revendications 9 à 11, caractérisé par le
- 20 fait que ledit circuit d'analyse (5) des valeurs sélectionnées comporte :
- une mémoire (50) adressable adressée sous le contrôle d'un signal de séquence (S_2), dit deuxième signal de séquence, élaboré par ledit circuit de cadencement (6), mémorisant pour les r valeurs discrètes (N_0 à N_{r-1}) r comptes respectivement traduisant la répartition des valeurs sélectionnées (N) délivrées par le circuit de sélection (41) entre les r valeurs discrètes (N_0 à N_{r-1}),
- 25
- un circuit de calcul des comptes (51) comportant d'une part un circuit (510) de définition d'incrément de compte et d'autre part un circuit
- 30 sommateur (511) ayant deux entrées reliées à la sortie de la mémoire (50) et à la sortie dudit circuit (510) de définition d'incrément de compte respectivement et une sortie reliée à l'entrée de ladite mémoire,
- un circuit de commande (53) comportant des circuits comparateurs (530,
- 35 532, 533) comparant, pour chaque valeur sélectionnée (N) délivrée par le

circuit de sélection (41), d'une part les différentes valeurs discrètes (N_0 à N_{r-1}) reçues en concordance avec l'adressage de ladite mémoire (50) avec la valeur sélectionnée considérée pour identifier le compte mémorisé concerné par cette valeur sélectionnée et d'autre part les

5 différents comptes mémorisés avec un seuil haut et un seuil bas de compte (R_h , R_b) préétablis, commandant, dans ledit circuit de définition d'incrément de compte, pour chaque valeur sélectionnée (N) délivrée par le circuit de sélection (41), le choix d'une valeur d'incrément positive pour le seul compte concerné par la valeur sélectionnée considérée si

10 celui-ci ne dépasse pas ledit seuil haut (R_h) ou d'une valeur d'incrément négative pour les autres comptes supérieurs audit seuil bas (R_b) si ce compte concerné par la valeur sélectionnée considérée dépasse ledit seuil haut (R_h),

- et un circuit de sortie (52) de la valeur de niveau de bruit commandé

15 par ledit circuit de commande (53) lors de la détection du dépassement dudit seuil haut (R_h) par l'un des comptes mémorisés, recevant la valeur discrète concernée par ce compte dépassant ledit seuil haut.

13/ Dispositif selon la revendication 12, caractérisé par le fait que ledit deuxième signal de séquence (S_2) élaboré par ledit circuit de

20 cadencement (6) définit sur la durée de chaque intervalle de temps I au moins deux séquences (s_2) dont le déroulement de chacune est représentatif desdites r valeurs discrètes, ces séquences (s_2) définies par ledit deuxième signal de séquence (S_2) étant mises à profit sur chaque intervalle de temps I où le circuit de sélection (41) délivre une valeur

25 sélectionnée (N), en ce qui concerne une première de ces séquences, pour déterminer dans ledit circuit de commande (53) la position du compte concerné par cette valeur sélectionnée par rapport audit seuil haut (R_h) et, en ce qui concerne une seconde de ces séquences, postérieure à ladite première, pour mettre à jour les comptes dans la mémoire en fonction du

30 résultat de la détermination effectuée au cours de ladite première séquence et, le cas échéant, des positions des autres comptes par rapport audit seuil bas (R_b) déterminées au cours de cette seconde séquence pour chacun des comptes non encore mis à jour.

14/ Dispositif selon la revendication 12, caractérisé en ce que ledit

35 circuit de commande (53) est relié à la sortie du dispositif et comporte

en outre un comparateur (531) comparant chaque valeur sélectionnée (N) délivrée par le circuit de sélection (41) avec la valeur du niveau de bruit (NB) alors délivrée en sortie du dispositif pour commander, dans ledit circuit de définition d'incrément de compte, le choix d'un incrément de compte de valeur absolue plus ou moins grande selon la valeur
5 sélectionnée considérée est égale ou non à la valeur courante du niveau de bruit évalué.

15/ Dispositif selon la revendication 14, caractérisé en ce que ledit deuxième signal de séquence (S_2) élaboré par ledit circuit de cadencement (6) définit sur la durée de chaque intervalle de temps I au moins
10 deux séquences (s_2) dont le déroulement de chacune est représentatif desdites r valeurs discrètes, ces séquences (s_2) définies par ledit deuxième signal de séquence (S_2) étant mise à profit, sur chaque intervalle de temps I où le circuit de sélection (41) délivre une valeur
15 sélectionnée (N), en ce qui concerne une première de ces séquences, pour déterminer dans ledit circuit de commande (53) la position du compte concerné par cette valeur sélectionnée par rapport audit seuil haut (R_h) et déterminer dans ledit circuit de commande (53) si cette valeur sélectionnée est égale ou non à la valeur du niveau de bruit (NB) délivrée en
20 sortie du dispositif, et, en ce qui concerne une seconde de ces séquences, postérieure à ladite première, pour mettre à jour les comptes dans la mémoire en fonction des résultats des déterminations effectuées au cours de ladite première séquence et, le cas échéant, des positions des autres comptes par rapport audit seuil bas (R_b) déterminées au cours de
25 cette seconde séquence pour chacun des comptes non encore mis à jour.

1/4
FIG.1





FIG.2



2/4
FIG.3




FIG.4




FIG.5

