

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-30102

(P2004-30102A)

(43) 公開日 平成16年1月29日(2004.1.29)

(51) Int. Cl. <sup>7</sup>	F I	テーマコード (参考)
G06F 3/06	G06F 3/06 304H	5B017
G06F 12/14	G06F 12/14 320F	5B058
G06K 17/00	G06K 17/00 C	5B065
	G06K 17/00 D	

審査請求 未請求 請求項の数 16 O L (全 46 頁)

(21) 出願番号	特願2002-183881 (P2002-183881)	(71) 出願人	000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号
(22) 出願日	平成14年6月25日 (2002.6.25)	(74) 代理人	100093241 弁理士 宮田 正昭
		(74) 代理人	100101801 弁理士 山田 英治
		(74) 代理人	100086531 弁理士 澤田 俊夫
		(72) 発明者	岡上 拓己 東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	中西 健一 東京都品川区北品川6丁目7番35号 ソニー株式会社内

最終頁に続く


(54) 【発明の名称】 情報記憶装置、およびメモリアクセス制御システム、および方法、並びにコンピュータ・プログラム

(57) 【要約】

【課題】メモリのアクセス制御処理としてのロック、アンロックをアクセス要求元の出力するキーセットの検証に基づいて実行する装置および方法を提供する。

【解決手段】メモ리카ード等の情報記憶装置において、PC等の情報処理装置からメモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力し、入力コマンドに応じた処理を実行する際に、情報処理装置がIDおよびロックキー(LK)からなる正当なキーセットを有しているか否かの検証処理を、 $LK = H(LMK, ID)$ の関係からなるロックマスターキー(LMK)を適用して実行する。検証の成立を条件として、前記コマンドに基づく処理を実行する。

【選択図】 図8



## 【特許請求の範囲】

## 【請求項 1】

データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置であり、

前記制御部は、

情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力し、入力コマンドに応じた処理を実行する構成であるとともに、

前記コマンドを出力した情報処理装置に対応して設定された識別子 (ID) に基づいて、前記情報処理装置が、該識別子 (ID) を含む正当なキーセットを有しているか否かの検証処理を実行し、該検証の成立を条件として、前記コマンドに基づく処理を実行する構成であることを特徴とする情報記憶装置。

10

## 【請求項 2】

前記情報処理装置の有するキーセットは、

情報処理装置の固有 ID (ID) と、該固有 ID に対応するロックキー (LK) からなるキーセット [ID, LK] であり、

前記情報記憶装置は、

$LK = H(LMK, ID)$  の関係、すなわち、ID に対するロックマスターキー (LMK) を適用したハッシュ値としてロックキー (LK) の算出が可能なロックマスターキー (LMK) を有し、

20

前記制御部は、

情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー (LMK) を適用したハッシュ値算出により取得したロックキー (LK) に基づいて実行する構成であることを特徴とする請求項 1 に記載の情報記憶装置。

## 【請求項 3】

前記制御部は、

乱数発生処理を実行し、情報処理装置の所有するロックキー (LK) に基づく前記乱数 (Rms) の暗号化データ [E(Lk, Rms)] を該情報処理装置から受信し、該受信暗号化データと、

前記ハッシュ値算出による取得したロックキー (LK) に基づいて算出した暗号化データ [E(Lk, Rms)] との照合を含む検証処理を実行する構成であることを特徴とする請求項 2 に記載の情報記憶装置。

30

## 【請求項 4】

前記制御部は、

前記情報処理装置からの入力コマンドがロックコマンドである場合、

前記情報処理装置から識別子 (ID) を入力し、

該入力識別子 (ID) に基づいて、検証処理を実行する構成であることを特徴とする請求項 1 に記載の情報記憶装置。

## 【請求項 5】

前記制御部は、

前記情報処理装置からの入力コマンドがアンロックコマンドである場合、

ロック処理実行に際して情報処理装置から入力し、メモリに格納した識別子 (ID) を、該メモリから読み出し、読み出した識別子 (ID) に基づいて、検証処理を実行する構成であることを特徴とする請求項 1 に記載の情報記憶装置。

40

## 【請求項 6】

データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置と、前記情報記憶装置に対するインタフェースを有し、該インタフェースを介して情報記憶装置内のメモリアクセスを実行する情報処理装置とを有するメモリアクセス制御システムであり、

前記情報処理装置は、

50

識別子 ( I D ) およびロックキー ( L K ) を含むキーセットを記憶手段に格納し、  
 前記情報記憶装置の制御部は、  
 情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力し、入力コマンドに応じた処理を実行する構成であるとともに、  
 前記コマンドの入力を行なった情報処理装置に対応して設定された識別子 ( I D ) に基づいて、前記情報処理装置が、該識別子 ( I D ) を含む正当なキーセットを有しているか否かの検証処理を実行し、該検証の成立を条件として、前記コマンドに基づく処理を実行する構成であることを特徴とするメモリアクセス制御システム。

【請求項 7】

10

前記情報処理装置の有するキーセットは、  
 情報処理装置の固有 I D ( I D ) と、該固有 I D に対応するロックキー ( L K ) からなるキーセット [ I D , L K ] であり、  
 前記情報記憶装置は、

$L K = H ( L M K , I D )$  の関係、すなわち、I D に対するロックマスターキー ( L M K ) を適用したハッシュ値としてロックキー ( L K ) の算出が可能なロックマスターキー ( L M K ) を有し、

前記情報記憶装置の制御部は、  
 情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー ( L M K ) を適用したハッシュ値算出により取得したロックキー ( L K ) に基づいて実行する構成であることを特徴とする請求項 6 に記載のメモリアクセス制御システム。

20

【請求項 8】

前記情報記憶装置の制御部は、  
 乱数発生処理を実行し、情報処理装置の所有するロックキー ( L K ) に基づく前記乱数 ( R m s ) の暗号化データ [ E ( L k , R m s ) ] を該情報処理装置から受信し、該受信暗号化データと、  
 前記ハッシュ値算出による取得したロックキー ( L K ) に基づいて算出した暗号化データ [ E ( L k , R m s ) ] との照合を含む検証処理を実行する構成であることを特徴とする請求項 7 に記載のメモリアクセス制御システム。

30

【請求項 9】

前記情報記憶装置の制御部は、  
 前記情報処理装置からの入力コマンドがロックコマンドである場合、  
 前記情報処理装置から識別子 ( I D ) を入力し、  
 該入力識別子 ( I D ) に基づいて、検証処理を実行する構成であることを特徴とする請求項 6 に記載のメモリアクセス制御システム。

【請求項 10】

前記情報記憶装置の制御部は、  
 前記情報処理装置からの入力コマンドがアンロックコマンドである場合、  
 ロック処理実行に際して情報処理装置から入力し、メモリに格納した識別子 ( I D ) を、  
 該メモリから読み出し、読み出した識別子 ( I D ) に基づいて、検証処理を実行する構成であることを特徴とする請求項 6 に記載のメモリアクセス制御システム。

40

【請求項 11】

データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置におけるメモリアクセス制御方法であり、  
 情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力するステップと、  
 前記コマンドを出力した情報処理装置に対応して設定された識別子 ( I D ) に基づいて、前記情報処理装置が、該識別子 ( I D ) を含む正当なキーセットを有しているか否かの検証処理を実行する検証ステップと、  
 前記検証の成立を条件として、前記コマンドに基づく処理を実行するステップと、

50

を有することを特徴とするメモリアクセス制御方法。

【請求項 1 2】

前記情報処理装置の有するキーセットは、

情報処理装置の固有 ID ( ID ) と、該固有 ID に対応するロックキー ( L K ) からなるキーセット [ ID , L K ] であり、

前記情報記憶装置は、

L K = H ( L M K , I D ) の関係、すなわち、ID に対するロックマスターキー ( L M K ) を適用したハッシュ値としてロックキー ( L K ) の算出が可能なロックマスターキー ( L M K ) を有し、

前記検証ステップは、

情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー ( L M K ) を適用したハッシュ値算出により取得したロックキー ( L K ) に基づく検証処理を実行するステップを含むことを特徴とする請求項 1 1 に記載のメモリアクセス制御方法。

10

【請求項 1 3】

前記検証ステップは、

乱数発生処理を実行し、情報処理装置の所有するロックキー ( L K ) に基づく前記乱数 ( R m s ) の暗号化データ [ E ( L k , R m s ) ] を該情報処理装置から受信し、該受信暗号化データと、

前記ハッシュ値算出による取得したロックキー ( L K ) に基づいて算出した暗号化データ [ E ( L k , R m s ) ] との照合を含む検証処理を実行するステップを含むことを特徴とする請求項 1 2 に記載のメモリアクセス制御方法。

20

【請求項 1 4】

前記検証ステップは、

前記情報処理装置からの入力コマンドがロックコマンドである場合、

前記情報処理装置から識別子 ( I D ) を入力し、該入力識別子 ( I D ) に基づいて、検証処理を実行するステップを含むことを特徴とする請求項 1 1 に記載のメモリアクセス制御方法。

【請求項 1 5】

前記検証ステップは、

前記情報処理装置からの入力コマンドがアンロックコマンドである場合、

ロック処理実行に際して情報処理装置から入力し、メモリに格納した識別子 ( I D ) を、該メモリから読み出し、読み出した識別子 ( I D ) に基づいて、検証処理を実行するステップを含むことを特徴とする請求項 1 1 に記載のメモリアクセス制御方法。

30

【請求項 1 6】

データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置におけるメモリアクセス制御処理を実行するコンピュータ・プログラムであって、

情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力するステップと、

前記コマンドを出力した情報処理装置に対応して設定された識別子 ( I D ) に基づいて、前記情報処理装置が、該識別子 ( I D ) を含む正当なキーセットを有しているか否かの検証処理を実行する検証ステップと、

前記検証の成立を条件として、前記コマンドに基づく処理を実行するステップと、

を有することを特徴とするコンピュータ・プログラム。

40

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラムに関する。さらに詳細には、メモリカード等の情報記憶装置の格納データ

50

に対する様々な態様でのアクセス制限構成を実現し、情報記憶装置内のメモリのロック処理またはアンロック処理を情報記憶装置の有する識別子等によって構成されるキーセットの検証に基づいて実行し、セキュアなメモリアクセス制御管理を実現する情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラムに関する。

【0002】

【従来の技術】

PC (Personal Computer)、PDA (Personal Digital Assistants)、デジタルカメラ、データ記録再生装置、あるいはゲーム機器等、様々な情報処理装置では、ハードディスク、DVD、CD、メモリカード等、様々な記憶媒体を利用したデータの記録、再生処理が実行される。

10

【0003】

昨今では、フラッシュメモリ等によって構成されるメモリ部と、CPU等によって構成される制御部とを備えた小型のカード型メモリ装置が、音楽データ、画像データ、プログラム等、様々なソフトウェアデータ(コンテンツ(Content))の記憶手段として多く利用されている。

【0004】

メモリカード等に格納されたデータの読み出し、あるいはデータ書き込みは、メモリカード・インタフェースを有する機器にカードを装着し、インタフェースを介してデータ転送を行なうことにより可能となる。メモリ装置を利用したデータ記録再生は、誰もが自由に実行できる構成とすることも可能であるが、例えばパスワード設定、あるいは暗号処理などによって、特定ユーザ、あるいは特定機器のみに対してメモリ・アクセスを許可し、権限を持たない第三者によるアクセスを排除した、いわゆるアクセ制限構成が実現されている。

20

【0005】

例えばアクセス権限を有するユーザのみが知り得るパスワードを設定して、情報再生装置としてのコンテンツ利用機器から、メモリカード等のコンテンツ格納機器に対してパスワードを転送し、メモリカード側の制御部(CPU等)においてパスワードの検証を実行して、検証成立を条件として、メモリカード等のコンテンツ格納機器から、情報再生装置としてのコンテンツ利用機器に対してコンテンツを出力する構成、あるいは、情報再生装置としてのコンテンツ利用機器と、メモリカード等のコンテンツ格納機器間において相互認証処理を実行して、相互認証が成立したことを条件として、メモリカード等のコンテンツ格納機器から、情報再生装置としてのコンテンツ利用機器に対してコンテンツを出力する構成等がある。

30

【0006】

【発明が解決しようとする課題】

このように、データ(コンテンツ)利用権限を確認した上でデータを利用可能とする形態は、様々な形態がある。

【0007】

しかしながら、メモリカード等のデータ記憶装置は、PC、PDA、デジタルカメラ等、様々な機器に装着可能であり、これらの機器で、相互に1つのメモリカードを利用する場合も多い。このようなデータ利用形態において、メモリカードを機器に装着する毎に上述したパスワード検証処理、認証処理等の実行が要求されると、データ読み取りあるいはデータ書き込み等の処理に至るまでに時間を要し、処理効率が低下することになる。

40

【0008】

本発明は、上述の問題点に鑑みてなされたものであり、情報記憶装置内のメモリのロック処理またはアンロック処理を情報記憶装置の有する識別子等によって構成されるキーセットの検証に基づいて実行し、セキュアなメモリアクセス制御管理を実現した情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラムを提供することを目的とする。

【0009】

50

**【課題を解決するための手段】**

本発明の第1の側面は、

データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置であり、

前記制御部は、

情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力し、入力コマンドに応じた処理を実行する構成であるとともに、

前記コマンドを出力した情報処理装置に対応して設定された識別子（ID）に基づいて、前記情報処理装置が、該識別子（ID）を含む正当なキーセットを有しているか否かの検証処理を実行し、該検証の成立を条件として、前記コマンドに基づく処理を実行する構成であることを特徴とする情報記憶装置にある。

10

**【0010】**

さらに、本発明の情報記憶装置の一実施態様において、前記情報処理装置の有するキーセットは、情報処理装置の固有ID（ID）と、該固有IDに対応するロックキー（LK）からなるキーセット [ ID, LK ] であり、前記情報記憶装置は、 $LK = H(LMK, ID)$  の関係、すなわち、IDに対するロックマスターキー（LMK）を適用したハッシュ値としてロックキー（LK）の算出が可能なロックマスターキー（LMK）を有し、前記制御部は、情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー（LMK）を適用したハッシュ値算出により取得したロックキー（LK）に基づいて実行する構成であることを特徴とする。

20

**【0011】**

さらに、本発明の情報記憶装置の一実施態様において、前記制御部は、乱数発生処理を実行し、情報処理装置の所有するロックキー（LK）に基づく前記乱数（Rms）の暗号化データ [ E(Lk, Rms) ] を該情報処理装置から受信し、該受信暗号化データと、前記ハッシュ値算出による取得したロックキー（LK）に基づいて算出した暗号化データ [ E(Lk, Rms) ] との照合を含む検証処理を実行する構成であることを特徴とする。

**【0012】**

さらに、本発明の情報記憶装置の一実施態様において、前記制御部は、前記情報処理装置からの入力コマンドがロックコマンドである場合、前記情報処理装置から識別子（ID）を入力し、該入力識別子（ID）に基づいて、検証処理を実行する構成であることを特徴とする。

30

**【0013】**

さらに、本発明の情報記憶装置の一実施態様において、前記制御部は、前記情報処理装置からの入力コマンドがアンロックコマンドである場合、ロック処理実行に際して情報処理装置から入力し、メモリに格納した識別子（ID）を、該メモリから読み出し、読み出した識別子（ID）に基づいて、検証処理を実行する構成であることを特徴とする。

**【0014】**

さらに、本発明の第2の側面は、

データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置と、前記情報記憶装置に対するインタフェースを有し、該インタフェースを介して情報記憶装置内のメモリアクセスを実行する情報処理装置とを有するメモリアクセス制御システムであり、

40

前記情報処理装置は、

識別子（ID）およびロックキー（LK）を含むキーセットを記憶手段に格納し、

前記情報記憶装置の制御部は、

情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力し、入力コマンドに応じた処理を実行する構成であるとともに、

前記コマンドの入力を行なった情報処理装置に対応して設定された識別子（ID）に基づ

50

いて、前記情報処理装置が、該識別子 ( I D ) を含む正当なキーセットを有しているか否かの検証処理を実行し、該検証の成立を条件として、前記コマンドに基づく処理を実行する構成であることを特徴とするメモリアクセス制御システムにある。

**【 0 0 1 5 】**

さらに、本発明のメモリアクセス制御システムの一実施態様において、前記情報処理装置の有するキーセットは、情報処理装置の固有 I D ( I D ) と、該固有 I D に対応するロックキー ( L K ) からなるキーセット [ I D , L K ] であり、前記情報記憶装置は、 $L K = H ( L M K , I D )$  の関係、すなわち、I D に対するロックマスターキー ( L M K ) を適用したハッシュ値としてロックキー ( L K ) の算出が可能なロックマスターキー ( L M K ) を有し、前記情報記憶装置の制御部は、情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー ( L M K ) を適用したハッシュ値算出により取得したロックキー ( L K ) に基づいて実行する構成であることを特徴とする。

10

**【 0 0 1 6 】**

さらに、本発明のメモリアクセス制御システムの一実施態様において、前記情報記憶装置の制御部は、乱数発生処理を実行し、情報処理装置の所有するロックキー ( L K ) に基づく前記乱数 ( R m s ) の暗号化データ [ E ( L k , R m s ) ] を該情報処理装置から受信し、該受信暗号化データと、前記ハッシュ値算出による取得したロックキー ( L K ) に基づいて算出した暗号化データ [ E ( L k , R m s ) ] との照合を含む検証処理を実行する構成であることを特徴とする。

**【 0 0 1 7 】**

さらに、本発明のメモリアクセス制御システムの一実施態様において、前記情報記憶装置の制御部は、前記情報処理装置からの入力コマンドがロックコマンドである場合、前記情報処理装置から識別子 ( I D ) を入力し、該入力識別子 ( I D ) に基づいて、検証処理を実行する構成であることを特徴とする。

20

**【 0 0 1 8 】**

さらに、本発明のメモリアクセス制御システムの一実施態様において、前記情報記憶装置の制御部は、前記情報処理装置からの入力コマンドがアンロックコマンドである場合、ロック処理実行に際して情報処理装置から入力し、メモリに格納した識別子 ( I D ) を、該メモリから読み出し、読み出した識別子 ( I D ) に基づいて、検証処理を実行する構成であることを特徴とする。

30

**【 0 0 1 9 】**

さらに、本発明の第 3 の側面は、データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置におけるメモリアクセス制御方法であり、情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力するステップと、前記コマンドを出力した情報処理装置に対応して設定された識別子 ( I D ) に基づいて、前記情報処理装置が、該識別子 ( I D ) を含む正当なキーセットを有しているか否かの検証処理を実行する検証ステップと、前記検証の成立を条件として、前記コマンドに基づく処理を実行するステップと、を有することを特徴とするメモリアクセス制御方法にある。

40

**【 0 0 2 0 】**

さらに、本発明のメモリアクセス制御方法の一実施態様において、前記情報処理装置の有するキーセットは、情報処理装置の固有 I D ( I D ) と、該固有 I D に対応するロックキー ( L K ) からなるキーセット [ I D , L K ] であり、前記情報記憶装置は、 $L K = H ( L M K , I D )$  の関係、すなわち、I D に対するロックマスターキー ( L M K ) を適用したハッシュ値としてロックキー ( L K ) の算出が可能なロックマスターキー ( L M K ) を有し、前記検証ステップは、情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー ( L M K ) を適用したハッシュ値算出により取得したロックキー ( L K ) に基づく検証処理を実行するステップを含むことを特徴とする。

50

## 【0021】

さらに、本発明のメモリアクセス制御方法の一実施態様において、前記検証ステップは、乱数発生処理を実行し、情報処理装置の所有するロックキー（LK）に基づく前記乱数（Rms）の暗号化データ[E(Lk, Rms)]を該情報処理装置から受信し、該受信暗号化データと、前記ハッシュ値算出による取得したロックキー（LK）に基づいて算出した暗号化データ[E(Lk, Rms)]との照合を含む検証処理を実行するステップを含むことを特徴とする。

## 【0022】

さらに、本発明のメモリアクセス制御方法の一実施態様において、前記検証ステップは、前記情報処理装置からの入力コマンドがロックコマンドである場合、前記情報処理装置から識別子（ID）を入力し、該入力識別子（ID）に基づいて、検証処理を実行するステップを含むことを特徴とする。

10

## 【0023】

さらに、本発明のメモリアクセス制御方法の一実施態様において、前記検証ステップは、前記情報処理装置からの入力コマンドがアンロックコマンドである場合、ロック処理実行に際して情報処理装置から入力し、メモリに格納した識別子（ID）を、該メモリから読み出し、読み出した識別子（ID）に基づいて、検証処理を実行するステップを含むことを特徴とする。

## 【0024】

さらに、本発明の第4の側面は、データ記憶用のメモリと、該メモリに対するアクセス制御を実行する制御部とを有する情報記憶装置におけるメモリアクセス制御処理を実行するコンピュータ・プログラムであって、情報処理装置から前記メモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力するステップと、前記コマンドを出力した情報処理装置に対応して設定された識別子（ID）に基づいて、前記情報処理装置が、該識別子（ID）を含む正当なキーセットを有しているか否かの検証処理を実行する検証ステップと、前記検証の成立を条件として、前記コマンドに基づく処理を実行するステップと、を有することを特徴とするコンピュータ・プログラムにある。

20

30

## 【0025】

## 【作用】

本発明の構成によれば、メモ리카ード等の情報記憶装置において、PC等の情報処理装置からメモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力し、入力コマンドに応じた処理を実行する際に、コマンドを出力した情報処理装置に対応して設定された識別子（ID）に基づいて、情報処理装置が、該識別子（ID）を含む正当なキーセットを有しているか否かの検証処理を実行し、該検証の成立を条件として、前記コマンドに基づく処理を実行する構成としたので、セキュアな管理下でのメモリアクセス制御が実現される。

## 【0026】

さらに、本発明の構成によれば、情報処理装置に固有ID（ID）と、該固有IDに対応するロックキー（LK）からなるキーセット[ID, LK]を格納し、一方、情報記憶装置は、 $LK = H(LMK, ID)$ の関係、すなわち、IDに対するロックマスターキー（LMK）を適用したハッシュ値としてロックキー（LK）の算出が可能なロックマスターキー（LMK）を格納し、情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー（LMK）を適用したハッシュ値算出により取得したロックキー（LK）に基づいて実行する構成としたので、複数の異なるロックキー（LK）に対する検証を1つのロックマスターキー（LMK）に基づいて実行することが可能となる。

40

## 【0027】

さらに、本発明の構成によれば、情報処理装置の検証において、情報記憶装置側で乱数発

50



生処理を実行し、情報処理装置の所有するロックキー（LK）に基づく乱数（Rms）の暗号化データ[E(Lk, Rms)]を該情報処理装置から受信し、該受信暗号化データと、ハッシュ値算出による取得したロックキー（LK）に基づいて算出した暗号化データ[E(Lk, Rms)]との照合を実行する構成としたので、照合毎に異なる乱数を適用した検証が可能となり、過去の照合履歴データを利用した不正アクセスが排除可能となる。

#### 【0028】

なお、本発明のコンピュータ・プログラムは、例えば、様々なプログラム・コードを実行可能な汎用コンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体、例えば、CDやFD、MOなどの記憶媒体、あるいは、ネットワークなどの通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。

10

#### 【0029】

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づく、より詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。

#### 【0030】

##### 【発明の実施の形態】

以下、本発明の情報記憶装置、メモリアクセス制御処理の実施例詳細について、図面を参照して詳細に説明する。

20

#### 【0031】

まず、本発明の情報記憶装置を適用したデータ利用構成の概要について、図1を参照して説明する。情報処理装置20は、例えばPC(Personal Computer)21、PDA(Personal Digital Assistants)22、携帯通信端末23、デジタルカメラ24等、情報記憶装置30を装着し、情報記憶装置30からの情報を出力可能な機器である。

#### 【0032】

これらの情報処理装置20は、例えばフラッシュメモリ等の不揮発性メモリ(NVM: Non-Volatile Memory)を搭載したメモリカード30を装着し、メモリカード30に対してデータを格納し、あるいはメモリカードに格納されたデータの読み出しを実行する。

30

#### 【0033】

PC(Personal Computer)21、22、PDA(Personal Digital Assistants)23、携帯通信端末24、デジタルカメラ25の各々は、1つのメモリカード30を相互に利用する場合もある。例えばデジタルカメラ25で撮影した画像データをメモリカード30に格納し、その後、メモリカード30をPC21に装着して格納画像データの表示、画像処理等を実行したり、あるいは、PC21において、インターネット等のネットワークを介して、またはCD、DVD等を介して入手した音楽データ等のコンテンツをメモリカード30に格納し、その後、コンテンツを格納したメモリカード30をPDA22に装着して、外出先で、PDA22を用いてコンテンツを再生するなどの利用が行なわれる。

40

#### 【0034】

図2にメモリカード等の情報記憶装置を装着可能な情報処理装置の構成例を示す。CPU(Central Processing Unit)101は、各種アプリケーションプログラム、OS(Operating System)を実行するプロセッサである。後段で詳細に説明する情報記憶装置に対するアクセス制限処理としてのロック処理、アンロック処理におけるハッシュ値算出、乱数生成等を含む各種暗号処理、およびコマンド送受信等における制御を実行する。

50

## 【0035】

ROM (Read Only Memory) 102は、CPU 101が実行するプログラムや演算用のパラメータのうちの固定データ等を格納する。後段で詳細に説明する情報記憶装置に対するアクセス制限処理としてのロック処理、アンロック処理プログラム等が格納される。RAM (Random Access Memory) 103は、CPU 101の実行プログラムに適用する情報や、その実行において適宜変化するパラメータ等を格納する。

## 【0036】

DSP (Digital Signal Processor) 104は、例えばメモリカード等の情報記憶装置200から記憶装置I/F 113を介して入力したコンテンツの再生処理の際の暗号処理、イコライザ調整(音声信号の周波数帯域に対応した利得の調整)、圧縮伸長(エンコード/デコード)処理等を実行する。

10

## 【0037】

復号、伸長されたコンテンツは、デジタルアナログ変換回路105でアナログ音声信号に変換され、増幅回路106において増幅された後、音声出力部107を介して出力する。また、画像データの出力は、表示コントローラ108を介してLCD等の表示部109において実行される。入力I/F 112からは、外部ソースからデジタル信号、またはアナログ信号を入力し、アナログ信号入力時にはA/D変換する。A/D変換は、入力される入力信号をデジタル信号へ変換する。また、外部ソースからの入力デジタル信号は、SRC (サンプリングレートコンバータ)により、所定のサンプリング周波数、量子化ビット数を持つデジタル信号に変換されて入力される。

20

## 【0038】

入出力I/F 115は、外部機器を接続するインタフェースであり、例えばUSB, IEEE 1394等の接続態様による接続を行ない接続された機器とのデータ転送が実行される。

## 【0039】

次に、図3を参照して、フラッシュメモリ等の不揮発性メモリ(NVM: Non-Volatile Memory)を搭載したメモリカード等の情報記憶装置200の構成例を示す。フラッシュメモリは、EEPROM (Electrically Erasable Programmable ROM)と呼ばれる電氣的に書き換え可能な不揮発性メモリの一形態である。従来のEEPROMは、1ビットを2個のトランジスタで構成するために、1ビット当たりの占有面積が大きく、集積度を高くするのに限界があったが、フラッシュメモリは、全ビット一括消去方式により1ビットを1トランジスタで実現することが可能となった。

30

## 【0040】

このようなフラッシュメモリを持つ情報記憶装置200は、PC、PDA、デジタルカメラ等の情報処理装置に装着され、情報処理装置から入力するデータを、メモリ部220に格納し、また、メモリ部220に格納されたデータを情報処理装置に対して出力する。

## 【0041】

情報記憶装置200は、さらに制御部210を有し、制御部210は、各種プログラムを実行するプロセッサとしてのCPU (Central Processing Unit) 211、CPU 211が実行するプログラムや演算用のパラメータのうちの固定データ等を格納するROM (Read Only Memory) 212、CPU 211の実行プログラムに適用する情報や、その実行において適宜変化するパラメータ等を格納するRAM (Random Access Memory) 213を有する。

40

## 【0042】

なお、RAM (Random Access Memory) 213は、後段で詳細に説明する情報記憶装置に対するアクセス制限処理としてのロック処理、アンロック処理によって変化するロック状態の状態値データの格納領域としても使用される。

## 【0043】

50

制御部 210 は、さらに、情報処理装置間とのデータ入出力用のインタフェースとしての機器インタフェース 214、メモリ部 220 とのデータ入出力用のインタフェースとしてのメモリインタフェース 216 を有する。

【0044】

CPU 211 は、後段で詳細に説明する情報処理装置との間で実行されるアクセス制限処理としてのロック処理、アンロック処理におけるハッシュ値算出、乱数生成等を含む各種暗号処理、およびコマンド送受信等における制御を実行する。

【0045】

[ ロックマスターキー ( L M K ) に基づく処理 ]

次に、情報記憶装置に対するアクセス制限機構の一処理例として、ロックマスターキー ( L M K ) を適用したロック処理及びアンロック処理について説明する。図 4 を参照して本処理例、すなわちロックマスターキー ( L M K ) を適用した処理の概要を説明する。 10

【0046】

メモリカード等の情報記憶装置 320 のコンテンツ等のデータ格納領域であるフラッシュメモリ等によって構成されるメモリ部 ( 図 3 のメモリ部 220 ) に対するアクセス制限を有効にする処理をロック処理とし、アクセス制限を解除する処理をアンロック処理とする。このロック処理およびアンロック処理を実行するのが、ホスト装置 310 である。

【0047】

ホスト装置 310 は、先に図 1、図 2 を参照して説明したように、メモリカード等の情報記憶装置 320 とのデータ転送を実行するインタフェースを有し、情報記憶装置 320 に対するデータ書き込みあるいは情報記憶装置 320 からのデータ読み出しを実行してデータ利用を行なう P C、P D A、デジタルカメラ、D S C ( D i g i t a l S t i l l C a m e r a ) 等の情報処理装置を含む。さらに、ホスト装置 310 には、メモリカード等の情報記憶装置 320 に対するロック処理 / アンロック処理専用機器としてのロック・アンロック用機器 312 も含まれる。 20

【0048】

ロック・アンロック用機器 312 は、ロック・アンロック処理アルゴリズムを実行する制御手段としての CPU、およびデータ格納メモリとしての ROM, RAM を有し、さらにメモリカード等の情報記憶装置 320 の装着、データ転送を実行するインタフェースを有し、情報記憶装置 320 に対するロック処理およびアンロック処理専用の機器として構成される。 30

【0049】

以下の説明では、情報記憶装置 320 に対してロック処理、アンロック処理を実行する機器、すなわち、P C, P D A 他の情報処理装置と、ロック・アンロック用機器 312 を含めてホスト装置と呼ぶ。

【0050】

ホスト装置内の ROM 等のメモリ 315 には、各ホスト装置固有の識別子としての ID ( 例えば 16 バイトデータ ) と、ロック処理、アンロック処理に適用する鍵データとしてのロックキー ( L K ) ( 例えば 8 バイトデータ ) が格納される。ホスト装置の有する各ホスト装置固有の識別子 ( I D ) と、ロックキー ( L K ) のセット [ I D, L K ] をキーセットと呼ぶ。 40

【0051】

一方、メモリカード等の情報記憶装置 320 内の制御部内の ROM 等のメモリ 325 には、ロックマスターキー ( L M K ) が格納される。これらの情報は、例えば各機器の製造時に各機器に対して書き込まれ、ユーザによる書き換え不可能なデータとされる。

【0052】

情報記憶装置 320 に格納されるロックマスターキー ( L M K ) と、ホスト装置に格納される ID と、ロックキー ( L K ) とは、以下の関係を持つ。

$L K = H ( L M K, I D )$

【0053】

なお、 $H(X, Y)$  は、キー  $X$  を適用したメッセージ  $Y$  に対するハッシュ値算出処理を示す。すなわち、 $ID$  に対して、ロックマスターキー ( $LMK$ ) を適用したハッシュ値算出処理により  $ID$  に対応するロックキー ( $LK$ ) が求められる。

【0054】

ハッシュ関数は、一方向性関数であり、その出力から逆に入力を求めるのは非常に困難となる関数である。上記式においては、各ホスト装置に固有の  $ID$  に対して、ロックマスターキー ( $LMK$ ) を鍵として一方向性関数を適用して、その出力を各ホスト装置に固有の  $ID$  に対応するロックキー ( $LK$ ) とした設定である。ハッシュ・アルゴリズムとしては  $MD5$ ,  $SHA$  などが適用可能である。

【0055】

10

(ロック処理)

次に上述したロックマスターキー ( $LMK$ ) を適用したロック処理、すなわち情報記憶装置に対するアクセス制限を有効にする処理について説明する。

【0056】

図5にロック処理におけるホスト装置と、情報記憶装置間で実行される処理シーケンス図を示す。ホスト装置と、情報記憶装置は、それぞれ相互にデータ転送可能に接続されている。まず、ホスト装置が、乱数発生コマンドを情報記憶装置に対して出力する。乱数発生コマンドを受信した情報記憶装置は、所定長、例えば16バイト乱数 ( $Rms$ ) の発生処理を実行し、発生乱数 ( $Rms$ ) をホスト装置に対して送信する。なお、情報記憶装置は、発生乱数 ( $Rms$ ) を制御部内の  $RAM$  等のメモリに格納しておく。

20

【0057】

情報記憶装置から乱数 ( $Rms$ ) を受信したホスト装置は、予めホスト装置内のメモリに格納済みのロックキー ( $LK$ ) を暗号処理キーとした受信乱数 ( $Rms$ ) の暗号処理： $E(LK, Rms)$  を実行する。なお、 $E(X, Y)$  は、キー  $[X]$  を適用したメッセージ  $[Y]$  の暗号処理を示す。暗号処理アルゴリズムは様々なアルゴリズムの適用が可能であり、例えば  $DES$  暗号処理アルゴリズムが適用される。

【0058】

ホスト装置は、ロックキー ( $LK$ ) を暗号処理キーとした受信乱数 ( $Rms$ ) の暗号処理： $E(LK, Rms)$  を実行し、その結果データ  $[E(LK, Rms)]$  と、ホスト装置が予めホスト装置内のメモリに格納しているホスト装置固有の識別子 ( $ID$ ) とを、ロックコマンドとともに情報記憶装置に送信する。

30

【0059】

データ： $ID$ ,  $E(LK, Rms)$  を受信した情報記憶装置は、まず、受信した  $ID$  に対して、自己のメモリに格納されているロックマスターキー ( $LMK$ ) を適用したハッシュ値算出処理により、受信  $ID$  に対応するロックキー ( $LK$ ) を算出する。すなわち、

$$LK = H(LMK, ID)$$

により、受信  $ID$  に対応するロックキー ( $LK$ ) を算出する。なお、受信  $ID$  は、自己のメモリに格納保持する。受信  $ID$  は、後述するアンロック処理の際に利用する。

【0060】

さらに、情報記憶装置は、自己のメモリに格納した乱数  $Rms$  に対して、上述のハッシュ値算出により求めたロックキー ( $LK$ ) を適用した暗号処理： $E(LK, Rms)$  を実行し、ホスト装置から受信した暗号処理データ： $E(LK, Rms)$  と一致するか否かの照合処理を実行する。なお、暗号処理アルゴリズムはホスト装置と同一のアルゴリズムであれば、様々なアルゴリズムの適用が可能である。

40

【0061】

ホスト装置からの受信データ： $E(LK, Rms)$  と、自身が算出した暗号処理データ： $E(LK, Rms)$  とが一致すれば、正当な  $ID$  と  $LK$  の組データを持つホスト装置からのロック処理要求であると判定しロック処理を実行し、ロック完了通知をホスト装置に対して送信する。情報記憶装置は、ロック処理を実行したホスト装置のキーセット  $[ID, LK]$  をフラッシュメモリ等の不揮発性メモリ ( $NVM: Non-Volatile Memory$ )

50

e m o r y ) によって構成されるメモリ部 2 2 0 に格納保持する。

【 0 0 6 2 】

ホスト装置からの受信データ：E ( L K , R m s ) と、自身が算出した暗号処理データ：E ( L K , R m s ) とが不一致の場合は、正当な I D と L K の組データを持つホスト装置では無いと判定し、不正機器からのロック処理要求であると判定し、ロック処理を行わずエラー通知をホスト装置に送信する。

【 0 0 6 3 】

なお、情報記憶装置の実行するロック処理は、コンテンツ等のデータ格納領域であるフラッシュメモリ等によって構成されるメモリ部 ( 図 3 のメモリ部 2 2 0 ) に対するアクセスを、次に説明するアンロック処理を実行することを条件として許可する設定とする処理である。

10

【 0 0 6 4 】

次に、図 6 に示すフローチャートを参照して、ロック処理の手順について説明する。ステップ S 1 0 1 において、情報記憶装置としてのメモリカードが、ホスト装置からの乱数発生要求コマンドの受信に基づいて、乱数 ( R s m ) を発生する。発生した乱数は、ステップ S 1 0 2 において、ホスト装置によって読み出され、ステップ S 1 0 3 において、ロックコマンドとともに、ホスト装置の I D 、および乱数 ( R m s ) をホスト装置のロックキー ( L K ) で暗号化したデータ：E ( L K , R m s ) を情報記憶装置としてのメモリカードに送信する。

【 0 0 6 5 】

ステップ S 1 0 4 において、メモリカードは、受信した I D 、および暗号化データ：E ( L K , R m s ) とを情報記憶装置内のメモリに書き込む。ステップ S 1 0 5 において、メモリカードは、自身のメモリに格納したロックマスターキー ( L M K ) を適用して、受信 I D のハッシュ値算出、すなわち、

20

$$H ( L M K , I D ) = L K$$

を実行し、受信 I D に対応するロックキー ( L K ) を算出する。

【 0 0 6 6 】

さらに、メモリカードは、算出したロックキー ( L K ) に基づいて、先にステップ S 1 0 1 で発生した乱数 ( R m s ) の暗号化処理を実行して、暗号化データ：E ( L K , R m s ) を照合用データとして算出する。

30

【 0 0 6 7 】

次に、メモリカードは、ステップ S 1 0 6 において、ステップ S 1 0 5 で算出した暗号化データ：E ( L K , R m s ) と、ステップ S 1 0 3 でロックコマンドとともにホスト装置から受信し、ステップ S 1 0 4 で、メモリに格納した暗号化データ：E ( L K , R m s ) との比較照合処理 [ E ( L K , R m s ) = E ( L K , R m s ) ? ] を実行する。

【 0 0 6 8 】

この比較照合処理において、両値が等しければ、ホスト装置は、正当な正しい I D とロックキー ( L K ) の組データを保有した正当な機器であると判定し、ステップ S 1 0 7 においてロックコマンドに応じたロック処理、すなわち、後述するアンロック処理の成功を条件としてメモリに対するアクセスを可能とする設定を実行する。この際、情報記憶装置は、ロック処理を実行したホスト装置のキーセット [ I D , L K ] をフラッシュメモリ等の不揮発性メモリ ( N V M : N o n - V o l a t i l e M e m o r y ) によって構成されるメモリ部 2 2 0 に格納保持する。

40

【 0 0 6 9 】

一方、ステップ S 1 0 6 の比較照合処理において、両値が等しくないと判定されると、ステップ S 1 0 8 において、ロックコマンドを送信してきたホスト装置は、正しい I D とロックキー ( L K ) の組データを保有していない不正機器であると判定し、ロック処理を実行せず、エラー通知をホスト装置に対して送信する。

【 0 0 7 0 】

( アンロック処理 )

50

次に上述したロックマスターキー（LMK）を適用したロック処理によるロックを解除するアンロック処理、すなわち情報記憶装置に対するアクセス制限を解除する処理について説明する。

【0071】

図7にアンロック処理におけるホスト装置と、情報記憶装置間で実行される処理シーケンス図を示す。ホスト装置と、情報記憶装置は、それぞれ相互にデータ転送可能に接続されている。まず、ホスト装置が、乱数発生コマンドを情報記憶装置に対して出力する。乱数発生コマンドを受信した情報記憶装置は、所定長、例えば16バイト乱数（Rms）の発生処理を実行し、発生乱数（Rms）と、先のロック処理の際にメモリに格納済みのホスト装置のID、すなわちロック処理を実行したホスト装置のIDをホスト装置に対して送信する。なお、情報記憶装置は、発生乱数（Rms）を制御部内のRAM等のメモリに格納しておく。

10

【0072】

情報記憶装置からIDと、乱数（Rms）を受信したホスト装置は、まず、受信IDが自己のIDと一致するか否かを判定する。一致していない場合は、他のホスト装置によるロックが実行されていることになり、そのロックを解除することはできない。

【0073】

受信IDが自己のIDと一致する場合は、そのホスト装置自身が実行したロックであり、解除処理としてのアンロックが可能となる。この場合、ホスト装置は、予めホスト装置内のメモリに格納済みのロックキー（LK）を暗号処理キーとした受信乱数（Rms）の暗号処理： $E(LK, Rms)$ を実行し、その結果データを、アンロックコマンドとともに情報記憶装置に送信する。

20

【0074】

暗号化データ： $E(LK, Rms)$ を受信した情報記憶装置は、まず、自己のメモリに格納されているホスト装置ID、すなわち、ロック処理を実行したホスト装置のIDを読み出して、読み出したIDに対して、ロックマスターキー（LMK）を適用したハッシュ値算出処理により、ロック処理を実行したホスト装置のIDに対応するロックキー（LK）を算出する。すなわち、

$$LK = H(LMK, ID)$$

により、ロック処理を実行したホスト装置のIDに対応するロックキー（LK）を算出する。

30

【0075】

さらに、情報記憶装置は、自己のメモリに格納した乱数Rmsに対して、上述のハッシュ値算出により求めたロックキー（LK）を適用した暗号処理： $E(LK, Rms)$ を実行し、ホスト装置から受信した暗号処理データ： $E(LK, Rms)$ と一致するか否かの照合処理を実行する。

【0076】

ホスト装置からの受信データ： $E(LK, Rms)$ と、自身が算出した暗号処理データ： $E(LK, Rms)$ とが一致すれば、正当なIDとLKの組データを持つホスト装置からのアンロック処理要求であると判定しアンロック処理を実行し、アンロック完了通知をホスト装置に対して送信する。不一致の場合は、正当なIDとLKの組データを持つホスト装置では無いと判定し、不正機器からのアンロック処理要求であると判定し、アンロック処理を行わずエラー通知をホスト装置に送信する。

40

【0077】

なお、情報記憶装置の実行するアンロック処理は、ロック処理の解除を意味し、コンテンツ等のデータ格納領域であるフラッシュメモリ等によって構成されるメモリ部（図3のメモリ部220）に対するアクセスを許可する設定とする処理である。

【0078】

次に、図8に示すフローチャートを参照して、アンロック処理の手順について説明する。ステップS201において、情報記憶装置としてのメモリカードが、ホスト装置からの乱

50

数発生要求コマンドの受信に基づいて、乱数 ( R s m ) を発生する。発生した乱数は、ステップ S 2 0 2 において、先にロック処理を実行したホスト装置の I D とともに、ホスト装置によって読み出される。

【 0 0 7 9 】

ホスト装置は、メモリカードから読み出した I D と自己のホスト I D が一致することで、アンロック可能と判断し、ステップ S 2 0 3 において、アンロックコマンドとともに、受信乱数 ( R m s ) をホスト装置のロックキー ( L K ) で暗号化したデータ : E ( L K , R m s ) を情報記憶装置としてのメモリカードに送信する。

【 0 0 8 0 】

ステップ S 2 0 4 において、メモリカードは、受信した暗号化データ : E ( L K , R m s ) とを情報記憶装置内のメモリに書き込む。ステップ S 2 0 5 において、メモリカードは、先のロック処理時にメモリに格納したロック処理を実行したホスト装置 I D を読み出して、読み出した I D に対して、自身のメモリに格納したロックマスターキー ( L M K ) を適用してハッシュ値算出、すなわち、

$$H ( L M K , I D ) = L K$$

を実行し、I D に対応するロックキー ( L K ) を算出する。

【 0 0 8 1 】

さらに、メモリカードは、算出したロックキー ( L K ) に基づいて、先にステップ S 2 0 1 で発生した乱数 ( R m s ) の暗号化処理を実行して、暗号化データ : E ( L K , R m s ) を照合用データとして算出する。

【 0 0 8 2 】

次に、メモリカードは、ステップ S 2 0 6 において、ステップ S 2 0 5 で算出した暗号化データ : E ( L K , R m s ) と、ステップ S 2 0 3 でアンロックコマンドとともにホスト装置から受信し、ステップ S 2 0 4 で、メモリに格納した暗号化データ : E ( L K , R m s ) との比較照合処理 [ E ( L K , R m s ) = E ( L K , R m s ) ? ] を実行する。

【 0 0 8 3 】

この比較照合処理において、両値が等しければ、ホスト装置は、正当な正しい I D とロックキー ( L K ) の組データを保有した正当な機器であると判定し、ステップ S 2 0 7 においてアンロックコマンドに応じたアンロック処理、すなわち、メモリに対するアクセスを可能とする設定を実行する。一方、ステップ S 2 0 6 の比較照合処理において、両値が等しくないと判定されると、ステップ S 2 0 8 において、アンロックコマンドを送信してきたホスト装置は、ロック処理を実行した正しい I D とロックキー ( L K ) の組データを保有したホスト装置ではないと判定し、アンロック処理、すなわちロック解除を実行せず、エラー通知をホスト装置に対して送信する。

【 0 0 8 4 】

上述したように、本処理例によれば、ホスト装置 I D と対応するロックキー ( L K ) の正当な組み合わせデータを持つホスト装置のみが、情報記憶装置に対するロック処理が実行でき、また、ロック解除としてのアンロック処理は、ロック処理を実行したホスト装置によってのみ可能となる。また、上述のロック処理およびアンロック処理において、情報記憶装置のみがホスト装置の認証処理を実行するいわゆる片側認証処理を実行する構成であるので、ホスト装置側の処理負担が軽減され、効率的な処理が可能となる。

【 0 0 8 5 】

また、上述したロック処理、アンロック処理は、情報記憶装置側において、その処理毎に発生した乱数を適用する構成であるので、過去の処理における記録データを適用することは不可能であり、過去処理のトレースに基づく不正処理を効果的に防止できる。

【 0 0 8 6 】

[ 機器グループでのロック処理構成 ]

上述したロック処理、アンロック処理は、1つのホスト装置毎に情報記憶装置が対応する処理として実行され、ロックを実行したホスト装置のみがアンロック処理が可能となる構成例であった。しかし、複数のホスト装置が、1つの情報記憶装置 (メモリカード) を利

用する構成においては、あるホスト装置（機器 A）でデータを格納しロックした情報記憶装置（メモリカード）を他のホスト装置（機器 B）で利用したいといった状況が発生する。

【0087】

このような場合、ホスト装置（機器 A）でロック解除処理を行なわない限り、ホスト装置（機器 B）ではロック解除が実行できないことになる。以下では、このような場合に対応可能な構成、すなわち複数のホスト装置によって構成されるホスト装置のグループにおいて、各ホスト装置各々がロック処理アンロック処理を実行可能とした処理例について説明する。まず、図 9 を参照して本処理例の概要を説明する。

【0088】

メモリカード等の情報記憶装置 520 のコンテンツ等のデータ格納領域であるフラッシュメモリ等によって構成されるメモリ部（図 3 のメモリ部 220）に対するアクセス制限を有効にする処理をロック処理とし、アクセス制限を解除する処理をアンロック処理とする。この点は、前述した処理例と同様である。ロック処理およびアンロック処理を実行するのが、ホスト装置 510 である。

10

【0089】

ホスト装置 510 は、先に図 1、図 2 を参照して説明したように、メモリカード等の情報記憶装置 520 とのデータ転送を実行するインタフェースを有し、情報記憶装置 520 に対するデータ書き込みあるいは情報記憶装置 520 からのデータ読み出しを実行してデータ利用を行なう PC、PDA、デジタルカメラ、DSC（Digital Still Camera）等の情報処理装置を含み、さらに、メモリカード等の情報記憶装置 520 に対するロック処理、アンロック処理専用機器としてのロック・アンロック用機器 512 も含まれる。

20

【0090】

ホスト装置内の ROM 等のメモリ 515 には、各ホスト装置固有の識別子としての IDs（例えば 16 バイトデータ）と、ロック処理、アンロック処理に適用する鍵データとしてのロックキー（LKs）（例えば 8 バイトデータ）が格納される。この IDs、LKs は前述の処理例における ID、LK に対応するデータの組であり、上述の処理と同様のロック処理、アンロック処理に適用可能である。

【0091】

この IDs、LKs は、プライマリ ID、プライマリロックキーであり、各ホスト装置の製造時にホスト装置内の ROM 等のメモリに書き込まれ、ユーザによる書き換え不可能なデータとされる。これらのプライマリ ID（IDs）、プライマリロックキー（LKs）は、上述した LMK 適用処理と全く同様、ホスト装置対情報記憶装置の 1 対 1 対応のロック処理、アンロック処理に適用できる。この、各ホスト装置に固有のプライマリ ID、プライマリロックキーからなるキーセット：[IDs, LKs] をプライマリキーセットと呼ぶ。

30

【0092】

このプライマリキーセット：[IDs, LKs] を適用したロック処理をスタンダードロック処理と呼び、ホスト装置としての情報処理装置からスタンダードロックコマンドを情報記憶装置に対して出力することでスタンダードロックが実行され、アンロックコマンドの出力によりアンロック処理が実行される。

40

【0093】

ホスト装置内の ROM 等のメモリ 515 には、さらに、他のホスト装置に対してコピー供給可能なキーセットとしてのサブ ID とサブロックキーの組データとしてのサブキーセット：[ID<sub>n</sub>, LK<sub>n</sub>]（n = 1, 2, ...）が 1 以上格納可能となる。

【0094】

このサブキーセット：[ID<sub>n</sub>, LK<sub>n</sub>] は、複数のホスト装置において共通に格納可能な鍵であり、後述する処理手順により、他のホスト装置に格納済みのサブキーセット：[ID<sub>n</sub>, LK<sub>n</sub>] は、情報記憶装置を介して他のホスト装置にコピー格納するこ

50



とが可能である。

【0095】

サブキーセット：[ I D e n , L K e n ]を適用して、情報記憶装置（メモリカード）に対してロック処理を実行し、ロック処理に適用したサブキーセットを、情報記憶装置（メモリカード）を介して他のホスト装置にコピー出力可能とした態様のロック処理をエクスポートロック処理と呼ぶ。

【0096】

このサブキーセット：[ I D e n , L K e n ]を適用したロック処理をエクスポートロック処理と呼び、ホスト装置としての情報処理装置からエクスポートロックコマンドを情報記憶装置に対して出力することでエクスポートロックが実行され、アンロックコマンドの出力によりアンロック処理が実行される。

10

【0097】

エクスポートロックのなされた情報記憶装置（メモリカード）から、ホスト装置が入手したサブキーセット：[ I D e n , L K e n ]は、そのホスト装置内のメモリに書き込み可能となる。このサブキーセットのコピー書き込み処理をインプリント処理と呼ぶ。インプリント処理により、同一のサブキーセット：[ I D e n , L K e n ]を有する複数のホスト装置からなるグループが形成される。

【0098】

このように、サブキーセット：[ I D e n , L K e n ]は、外部に出力可能な設定としたロック処理、すなわちエクスポート（ e x p o r t ）ロック処理に適用可能なキーセット

20

【0099】

各ホスト装置は、複数の異なるサブキーセットを格納可能である。例えば、サブキーセット1：[ I D e 1 , L K e 1 ]を、ホスト装置としてのPC（ P e r s o n a l C o m p u t e r ） - a , PC - b , PDA（ P e r s o n a l D i g i t a l A s s i s t a n t s ） - aの3つのホスト装置からなるグループの共有サブキーセット（サブ1）として設定し、サブキーセット2：[ I D e 2 , L K e 2 ]を、PC - a , PDA - a , PDA - bのグループの共有サブキーセット（サブ2）として設定した場合、各ホスト装置は、それぞれのプライマリID（ I D s ）, プライマリロックキー（ L K s ）からなる

30

プライマリキーセット [ I D s , L K s ]をメモリに格納するとともに、

PC - aは、[ I D e 1 , L K e 1 ] , [ I D e 2 , L K e 2 ]

PC - bは、[ I D e 1 , L K e 1 ]

PDA - aは、[ I D e 1 , L K e 1 ] , [ I D e 2 , L K e 2 ]

PDA - bは、[ I D e 2 , L K e 2 ]

の各サブIDとサブロックキーからなるサブキーセットを、それぞれ格納することになる。

【0100】

これらのサブIDとサブロックキーの組データからなるサブキーセット：[ I D e n , L K e n ]を自己のメモリ515内に書き込むことで、1以上のホスト装置からなるホスト装置グループ - nの構成メンバーとなることができ、グループnのメンバは、共通に保有するサブID（ I D n ）, 共通のサブロックキー（ L K n ）を適用して、1つの情報記憶装置（メモリカード）に対するロック処理、アンロック処理が可能となる。

40

【0101】

一方、メモリカード等の情報記憶装置520内の制御部内のROM等のメモリ525には、ロックマスターキー（ L M K ）が格納される。情報記憶装置520に格納されるロックマスターキー（ L M K ）と、ホスト装置に格納されるID（ I D s および I D e n を含む ）と、ロックキー（ L K （ L K s と L K e n を含む ） ）とは、以下の関係を持つ。

L K = H （ L M K , I D ）

【0102】

50

このロックマスターキー（LMK）と、ID、LKとの対応は、前述のLMKの適用処理と全く同様であり、プライマリID（IDs）に対するロックマスターキーLMKを適用したハッシュ値算出処理により、プライマリロックキー（LKs）が算出され、サブID（IDen）に対するロックマスターキーLMKを適用したハッシュ値算出処理により、サブロックキー（LKen）が算出される。

【0103】

プライマリキーセット [IDs, LKs] と、サブキーセット [IDen, LKen] を利用したロック処理態様について、図10を参照して説明する。ロック処理態様には、図10(a)～(c)に示す3つの態様がある。

【0104】

(a)は、各ホスト装置510に固有のプライマリID（IDs）と、プライマリロックキー（LKs）とからなるプライマリキーセット [IDs, LKs] 531を適用したスタンダードロック処理である。

【0105】

プライマリキーセット：[IDs, LKs] 531を適用したスタンダードロック処理は、ホスト装置510から情報記憶装置520に対してスタンダードロックコマンドを出力することで実行され、アンロックコマンドの出力によりアンロック処理が実行される。

【0106】

スタンダードロック処理がなされると、ロック情報記憶装置（メモリカード）520の記憶部（フラッシュメモリ）のスタンダードロックキーセット格納領域541にプライマリキーセット [IDs, LKs] が格納される。このロック処理が実行されると、スタンダードロックに適用したプライマリキーセット [IDs, LKs] は、ロック情報記憶装置（メモリカード）520から外部に出力されることはなく、ロック解除（アンロック）処理が実行できるのは、同一のプライマリキーセット [IDs, LKs] を有するホスト装置、すなわちスタンダードロック処理を実行した唯一のホスト装置となる。

【0107】

プライマリID（IDs）、プライマリロックキー（LKs）からなるプライマリキーセット [IDs, LKs] は、上述したLMK適用処理と全く同様、ホスト装置対情報記憶装置の1対1対応のロック処理、アンロック処理に適用でき、図5乃至図8を参照して説明した処理と同様な処理でのロック処理、アンロック処理が可能である。

【0108】

(b)は、複数のホスト装置が共有可能なサブID（IDen）と、サブロックキー（LKen）とからなるサブキーセット [IDen, LKen] 532を適用したエクスポートロック処理である。

【0109】

サブキーセット [IDen, LKen] 532を適用したエクスポートロック処理は、ホスト装置510から情報記憶装置520に対してエクスポートロックコマンドを出力することで実行され、アンロックコマンドの出力によりアンロック処理が実行される。

【0110】

エクスポートロック処理がなされると、ロック情報記憶装置（メモリカード）520の記憶部（フラッシュメモリ）のエクスポートロックキーセット格納領域542にサブキーセット [IDen, LKen] が格納される。このロック処理が実行された場合、エクスポートロックに適用したサブキーセット [IDen, LKen] は、後段で詳細に説明するインプリント処理を実行することで、他のホスト装置が、ロック情報記憶装置（メモリカード）520から入手することが可能となる。

【0111】

このエクスポートロック処理が実行された場合、ロック解除（アンロック）処理が実行できるのは、ロック処理を実行したホスト装置と、インプリント処理によって、エクスポートロックに適用したサブキーセット [IDen, LKen] を入手したホスト装置となる。

10

20

30

40

50

## 【0112】

(c)は、各ホスト装置510が共有可能なサブID (IDen)と、サブロックキー (LKen)とからなるサブキーセット [IDen, LKen] 532を適用したスタンダードロック処理である。この処理をグループロックと呼ぶ。

## 【0113】

サブキーセット [IDen, LKen] 532を適用したスタンダードロック処理、すなわちグループロック処理は、ホスト装置510から情報記憶装置520に対してスタンダードロックコマンドを出力することで実行され、アンロックコマンドの出力によりアンロック処理が実行される。ただし、この処理の際に適用するキーセットは、サブキーセット [IDen, LKen] 532となる。

10

## 【0114】

これは、基本的には、スタンダードロックと同様の処理であり、適用するキーセットをサブキーセット [IDen, LKen] 532とした処理である。このグループロック処理がなされると、ロック情報記憶装置 (メモリカード) 520の記憶部 (フラッシュメモリ) のスタンダードロックキーセット格納領域541にサブキーセット [IDen, LKen] が格納される。このロック処理が実行されると、グループロックに適用したサブキーセット [IDen, LKen] は、スタンダードロックキーセット格納領域541に格納されるので、ロック情報記憶装置 (メモリカード) 520から外部に出力されることはない。

## 【0115】

このグループロックの解除 (アンロック) 処理が実行できるのは、同一のサブキーセット [IDen, LKen] を有するホスト装置である。ただし、この場合、グループロックを実行したホスト装置のみならず、すでに同一のサブキーセット [IDen, LKen] を事前に入手したホスト装置が含まれる。

20

## 【0116】

例えば、事前に同一のサブキーセット [IDen, LKen] を適用したエクスポートロック処理が行なわれ、そのエクスポートロック処理の実行時にインプリント処理により同一のサブキーセット [IDen, LKen] を入手し、メモリに格納しているホスト装置は、アンロックが可能となる。

## 【0117】

サブキーセット [IDen, LKen] を適用したスタンダードロック、すなわちグループロックにおけるロック処理、アンロック処理のシーケンスは、上述したLMK適用処理と同様のシーケンス (図5乃至図8参照) となる。ただし、ロック/アンロックを実行できるホスト装置が、インプリント処理により複数になり得る点が異なる。

30

## 【0118】

以下、複数のホスト装置において共有可能なサブID (IDen)、サブロックキー (LKen)、すなわち、サブキーセット [IDen, LKen] を適用したロック処理、および、情報記憶装置 (メモリカード) を介したホスト装置に対するサブキーセット [IDen, LKen] のコピー格納処理 (インプリント処理) および、エクスポートロックの解除としてのアンロック処理について説明する。

40

## 【0119】

(サブキーセットに基づくロック処理)

まず、サブID (IDen)、サブロックキー (LKen) からなるサブキーセット [IDen, LKen] を適用した情報記憶装置 (メモリカード) に対するロック処理の詳細について説明する。

## 【0120】

前述したように、サブキーセット: [IDen, LKen] を適用した情報記憶装置 (メモリカード) に対するロック処理により、ロック処理に適用したサブキーセットを、情報記憶装置 (メモリカード) を介して他のホスト装置にコピー出力可能としたエクスポートロック処理が可能となる。

50

## 【0121】

図11にサブキーセットに基づくロック処理におけるホスト装置と、情報記憶装置間で実行される処理シーケンス図を示す。ホスト装置と、情報記憶装置は、それぞれ相互にデータ転送可能に接続されている。

## 【0122】

なお、情報記憶装置は、図11に示すロックステータスフラグ551を有し、情報記憶装置におけるロック状態を示す値を保持する。上段のNVMは、図3において説明したフラッシュメモリ等によって構成されるメモリ部220のNVM(Non-Volatile Memory)領域に格納されるフラグであり、下段は、制御部210内のRAM213に格納されるフラグである。情報記憶装置の電源オフにより、RAM内のフラグは消去されるが、NVMのフラグデータは維持される。従ってRAMのフラグの書き換えに際して、NVMに対するフラグデータのコピーが実行され、電源オフ後、新たに電源オンとなった場合に、NVMのフラグ情報がRAMにコピーされる。なおSLはスタンダードロック、ELはエクスポートロックであり、1がロック状態、0が非ロック状態を示す。

## 【0123】

スタンダードロックは、ロックに適用したキーセット[ID, LK]の外部出力を認めないロック態様であり、エクスポートロックは、ロックに適用したキーセット[ID, LK]の外部出力を認めたロック態様であり、SL=1は、スタンダードロック状態であること、EL=1は、エクスポートロック状態であることを示している。

## 【0124】

情報記憶装置(メモリカード)は、スタンダードロックに適用したキーセットと、エクスポートロックに適用したキーセットとをそれぞれ格納するデータ格納領域をメモリ部(フラッシュメモリ(NVM))内に有する。

## 【0125】

初期状態としては、図に示すように、SL=0, EL=0であり、スタンダードロック(SL)、エクスポートロック(EL)のいずれも行われていない、すなわちすべてのホスト装置が情報記憶装置のメモリ部に対してアクセス可能な状態である。

## 【0126】

この初期状態において、まず、ホスト装置が、乱数発生コマンドを情報記憶装置に対して出力する。乱数発生コマンドを受信した情報記憶装置は、所定長、例えば16バイトの乱数(Rms)の発生処理を実行し、発生乱数(Rms)をホスト装置に対して送信する。なお、情報記憶装置は、発生乱数(Rms)を制御部内のRAM等のメモリに格納しておく。

## 【0127】

情報記憶装置から乱数(Rms)を受信したホスト装置は、予めホスト装置内のメモリに格納済みのサブロックキー(LKen)を暗号処理キーとした受信乱数(Rms)の暗号処理: E(LKen, Rms)を実行する。暗号処理アルゴリズムは様々なアルゴリズムの適用が可能であり、例えばDES暗号処理アルゴリズムが適用される。

## 【0128】

ホスト装置は、サブロックキー(LKen)を暗号処理キーとした受信乱数(Rms)の暗号処理: E(LKen, Rms)を実行し、その結果データ[E(LKen, Rms)]と、ホスト装置が予めホスト装置内のメモリに格納しているサブロックキー(LKen)に対応する組みデータとしてのサブID(IDen)とを、ロックコマンドとともに情報記憶装置に送信する。

## 【0129】

データ: IDen, E(LKen, Rms)を受信した情報記憶装置は、まず、受信したサブID(IDen)に対して、自己のメモリに格納されているロックマスターキー(LMK)を適用したハッシュ値算出処理により、受信サブID(IDen)に対応するサブロックキー(LKen)を算出する。すなわち、  
LKen = H(LMK, IDen)

10

20

30

40

50

により、受信サブID (IDen) に対応するサブロックキー (LKen) を算出する。なお、受信サブID (IDen) は、自己のメモリに格納保持する。受信サブID (IDen) は、後述するアンロック処理の際に利用される。

**【0130】**

さらに、情報記憶装置は、自己のメモリに格納した乱数 Rms に対して、上述のハッシュ値算出により求めたサブロックキー (LKen) を適用した暗号処理: E (LKen, Rms) を実行し、ホスト装置から受信した暗号処理データ: E (LKen, Rms) と一致するか否かの照合処理を実行する。なお、暗号処理アルゴリズムはホスト装置と同一のアルゴリズムであれば、様々なアルゴリズムの適用が可能である。

**【0131】**

ホスト装置からの受信データ: E (LKen, Rms) と、自身が算出した暗号処理データ: E (LKen, Rms) とが一致すれば、正当なサブID (IDen) と、サブロックキー (LKen) の組データを持つ正当なホスト装置からのロック処理要求であると判定しエクスポートロック処理を実行し、ロック完了通知をホスト装置に対して送信する。不一致の場合は、正当なサブID (IDen) とサブロックキー (LKen) の組データを持つホスト装置では無いと判定し、不正機器からのロック処理要求であると判定し、エクスポートロック処理を行わずエラー通知をホスト装置に送信する。

**【0132】**

なお、情報記憶装置の実行するエクスポートロック処理は、コンテンツ等のデータ格納領域であるフラッシュメモリ等によって構成されるメモリ部 (図3のメモリ部220) に対するアクセスを、次に説明するサブID、サブロックキーを適用したアンロック処理を実行することを条件として許可する設定とする処理であり、エクスポートロックに適用されたエクスポートキーセット: [IDen, LKen] を情報記憶装置 (メモリカード) のメモリ部 (フラッシュメモリ (NVM)) のエクスポートロックキーセット格納領域に格納する。さらに、ロックステータスフラグの書き換えを実行する。

**【0133】**

エクスポートロックが実行されると、図に示すように、ロックステータスフラグは、エクスポートロックが有効な状態を示すフラグ: EL = 1 が NVM, RAM それぞれに格納される。これらのフラグは、まず情報記憶装置の制御部内の RAM 213 (図3参照) に EL = 1 が設定された後、NVM (フラッシュメモリによって構成されるメモリ部220) に EL = 1 がコピーされる。この状態で、情報記憶装置の電源がオフとなると、RAM のフラグ情報は消去されるが、NVM のフラグ情報は維持され、その後、再び情報記憶装置の電源がオンとなると、NVM のフラグ情報 (EL = 1) が RAM にコピーされ、制御部 210 (図3参照) は、RAM のフラグ情報 (EL = 1) に基づく処理を行なう。

**【0134】**

フラグ情報が EL = 1 である場合は、エクスポートロック状態であることを示し、情報記憶装置 (メモリカード) の NVM (フラッシュメモリによって構成されるメモリ部220) のエクスポートロックキーセット格納領域に格納されたサブキーは、後述するインプリント処理によって他のホスト装置に出力可能となる。

**【0135】**

次に、図12に示すフローチャートを参照して、エクスポートロック処理の手順について説明する。ステップS301において、情報記憶装置としてのメモリカードが、ホスト装置からの乱数発生要求コマンドの受信に基づいて、乱数 (Rsm) を発生する。発生した乱数は、ステップS302において、ホスト装置によって読み出され、ステップS303において、ロックコマンドとともに、ホスト装置の記憶部に格納済みのサブID (IDen) を取得し、さらに、受信乱数 (Rms) をホスト装置の記憶部に格納済みのサブロックキー (LKen) で暗号化し、データ: E (LKen, Rms) を生成し、これらの連結データ: IDen, E (LKen, Rms) を情報記憶装置としてのメモリカードに送信する。

**【0136】**

10

20

30

40

50

ステップ S 3 0 4 において、メモリカードは、受信したサブ ID ( I D e n )、および暗号化データ:  $E ( L K e n , R m s )$  とを情報記憶装置内のメモリに書き込む。ステップ S 3 0 5 において、メモリカードは、自身のメモリに格納したロックマスターキー ( L M K ) を適用して、受信サブ ID ( I D e n ) のハッシュ値算出、すなわち、 $H ( L M K , I D e n ) = L K e n$  を実行し、受信サブ ID ( I D e n ) に対応するサブロックキー ( L K e n ) を算出する。

【 0 1 3 7 】

さらに、メモリカードは、算出したサブロックキー ( L K e n ) に基づいて、先にステップ S 3 0 1 で発生した乱数 ( R m s ) の暗号化処理を実行して、暗号化データ:  $E ( L K e n , R m s )$  を照合用データとして算出する。 10

【 0 1 3 8 】

次に、メモリカードは、ステップ S 3 0 6 において、ステップ S 3 0 5 で算出した暗号化データ:  $E ( L K e n , R m s )$  と、ステップ S 3 0 3 でロックコマンドとともにホスト装置から受信し、ステップ S 3 0 4 で、メモリに格納した暗号化データ:  $E ( L K e n , R m s )$  との比較照合処理 [  $E ( L K e n , R m s ) = E ( L K e n , R m s ) ?$  ] を実行する。

【 0 1 3 9 】

この比較照合処理において、両値が等しければ、ホスト装置は、正当な正しいサブ ID ( I D e n ) とサブロックキー ( L K e n ) の組データとしてのサブキーセット [ I D e n , L K e n ] を保有した正当な機器であると判定し、ステップ S 3 0 7 においてロックコマンドに応じたロック処理、すなわち、後述するサブキーセット [ I D e n , L K e n ] を適用したロックの解除処理としてのアンロック処理の成功を条件としてメモリに対するアクセスを可能とする設定を実行する。この際、前述のロックステータスフラグを  $E L = 1$  に設定する。 20

【 0 1 4 0 】

一方、ステップ S 3 0 6 の比較照合処理において、 $E ( L K e n , R m s ) = E ( L K e n , R m s )$  が成立しないと判定されると、ステップ S 3 0 8 において、ロックコマンドを送信してきたホスト装置は、正しいサブ ID ( I D e n ) とサブロックキー ( L K e n ) の組データを保有していない不正機器であると判定し、ロック処理を実行せず、エラー通知をホスト装置に対して送信する。 30

【 0 1 4 1 】

上述した処理に従って、エクスポートロックのなされた情報記憶装置は、ロック処理を実行したサブ ID ( I D e n ) とサブロックキー ( L K e n ) の組データとして、同一のサブキーセット [ I D e n , L K e n ] を保有したホスト装置であれば、前述の [ ロックマスターキー ( L M K ) に基づく処理 ] において説明したアンロック処理と、同様の処理手続きによってアンロックが可能となる。すなわち、適用する ID とロックキーを、サブ ID ( I D e n ) とサブロックキー ( L K e n ) に置き換えることでアンロックが可能となる。

【 0 1 4 2 】

しかし、ロック処理を実行したサブキーセット [ I D e n , L K e n ] と同一のキーセットを保有していない他のホスト装置は、ロック処理に適用されたサブキーセット [ I D e n , L K e n ] を取得しない限り情報記憶装置のロック解除、すなわちアクセスができない。 40

【 0 1 4 3 】

正当なプライマリ ID ( I D s ) とプライマリロックキー ( L K s ) の組データとしてのプライマリーキーセット [ I D s , L K s ] を持つホスト装置は、エクスポートロックのなされた情報記憶装置に格納されているサブキーセット [ I D e n , L K e n ] を情報記憶装置から取得することが可能であり、取得したサブキーセット [ I D e n , L K e n ] を適用してロックを解除することが可能となる。情報記憶装置を介したサブキーセット [ 50



e n) をそれぞれ取得し、これらの組データとしてのサブキーセット [ I D e n , L K e n ] を自己のメモリに格納し、グループに属するホスト装置となり、取得したサブキーセット [ I D e n , L K e n ] を適用してエクスポートロックの解除が可能となる。インプリント処理を実行する場合、ホスト装置は、情報記憶装置から受信したサブID ( I D e n ) をメモリに格納する。

【 0 1 5 3 】

インプリント処理を実行するホスト装置は、次に、予めホスト装置内のメモリに格納済みのプライマリロックキー ( L K s ) を暗号処理キーとした受信乱数 ( R m s ) の暗号処理 :  $E ( L K s , R m s )$  を実行し、その結果データとプライマリID ( I D s ) とを、スタンダードロックコマンドとともに情報記憶装置に送信する。なおこのロック処理は、すでに、サブロックキー ( L K e n ) によるエクスポートロックがなされている情報記憶装置に対してさらにプライマリロックキー ( L K s ) によるスタンダードロックをかける処理であるのでオーバーロック処理と呼ぶ。

10

【 0 1 5 4 】

ホスト装置から、プライマリID ( I D s ) と暗号化データ :  $E ( L K s , R m s )$  を受信した情報記憶装置は、まず、受信したプライマリID ( I D s ) に対して、ロックマスターキー ( L M K ) を適用したハッシュ値算出処理により、プライマリID ( I D s ) に対応するプライマリロックキー ( L K s ) を算出する。すなわち、

$$L K s = H ( L M K , I D s )$$

により、プライマリID ( I D s ) に対応するプライマリロックキー ( L K s ) を算出する。

20

【 0 1 5 5 】

さらに、情報記憶装置は、自己のメモリに格納した乱数 R m s に対して、上述のハッシュ値算出により求めたプライマリロックキー ( L K s ) を適用した暗号処理 :  $E ( L K s , R m s )$  を実行し、ホスト装置から受信した暗号処理データ :  $E ( L K s , R m s )$  と一致するか否かの照合処理を実行する。

【 0 1 5 6 】

ホスト装置からの受信データ :  $E ( L K s , R m s )$  と、自身が算出した暗号処理データ :  $E ( L K s , R m s )$  とが一致すれば、正当なプライマリID ( I D s ) と、プライマリロックキー ( L K s ) の組データとしてのプライマリキーセット [ I D s , L K s ] を持つホスト装置からのオーバーロック処理要求であると判定しオーバーロック処理を実行し、オーバーロック完了通知をホスト装置に対して送信する。

30

【 0 1 5 7 】

ホスト装置からの受信データ :  $E ( L K s , R m s )$  と、自身が算出した暗号処理データ :  $E ( L K s , R m s )$  とが不一致の場合は、正当なプライマリID ( I D s ) と、プライマリロックキー ( L K s ) の組データとしてのプライマリキーセット [ I D s , L K s ] を持つホスト装置では無いと判定し、不正機器からのオーバーロック処理要求であると判定し、オーバーロック処理を行わずエラー通知をホスト装置に送信する。

【 0 1 5 8 】

なお、情報記憶装置の実行するオーバーロック処理は、エクスポートロック状態にさらにスタンダードロックを重ねて行なった状態とするもので、情報記憶装置のロックステータスフラグは、図に示すように、エクスポートロックが有効である状態を示す  $E L = 1$  が N V M , R A M にそれぞれ設定され、さらに、オーバーロック処理により、スタンダードロックが有効である状態を示す  $S L = 1$  が R A M に設定される。なお、R A M に設定されたフラグ情報は、電源オフ以前に N V M にコピーされる。

40

【 0 1 5 9 】

さらに、オーバーロック完了通知を受信したホスト装置は、インプリント処理および、ロック解除を続けて行なうものとする。ホスト装置は、再度、乱数発声コマンドを情報記憶装置に送信する。

【 0 1 6 0 】

50



乱数発生コマンドを受信した情報記憶装置は、新たに第2の乱数 ( $Rms2$ ) の発生処理を実行し、発生乱数 ( $Rms2$ ) と、スタンダードロックを実行したホスト装置のプライマリID ( $ID_s$ ) と、エクスポートロック処理に適用されたサブID ( $ID_{en}$ ) と、さらに、サブID ( $ID_{en}$ ) に対応するサブロックキー ( $LKen$ ) をプライマリID ( $ID_s$ ) に対応するプライマリロックキー ( $LKs$ ) によって暗号化した暗号化データ:  $E(LKs, LKen)$  の連結データ、すなわち、 $ID_s, Rms2, ID_{en}, E(LKs, LKen)$  をホスト装置に対して送信する。なお、情報記憶装置は、発生乱数 ( $Rms2$ ) を制御部内のRAM等のメモリに格納しておく。

10

## 【0161】

情報記憶装置からデータ:  $ID_s, Rms2, ID_{en}, E(LKs, LKen)$  を受信したホスト装置は、まず、暗号化データ:  $E(LKs, LKen)$  を自身のメモリに格納されたプライマリロックキー ( $LKs$ ) を適用して復号し、サブロックキー ( $LKen$ ) を取得する。これは、先に取得したサブID ( $ID_{en}$ ) に対応するサブロックキー ( $LKen$ ) であり、取得したサブキーセット [ $ID_{en}, LKen$ ] をメモリに格納する。このインプリント手続きにより、このホスト装置は、グループNo.  $n$  のグループに属することができる。

20

## 【0162】

次に、ホスト装置は、情報記憶装置のロック解除処理を続けて実行する。ホスト装置は、情報記憶装置から受信した暗号化データ:  $E(LKs, LKen)$  に対するプライマリロックキー ( $LKs$ ) を適用した復号により取得したサブロックキー ( $LKen$ ) に基づいて、情報記憶装置から受信した乱数 ( $Rms2$ ) の暗号化処理を実行し、暗号化データ:  $E(LKen, Rms2)$  を生成して、アンロックコマンドとともに情報記憶装置に送信する。

## 【0163】

ホスト装置から、アンロックコマンドとともに暗号化データ:  $E(LKen, Rms2)$  を受信した情報記憶装置は、まず、自身のメモリに格納済みのサブID ( $ID_{en}$ ) に対して、ロックマスターキー ( $LMK$ ) を適用したハッシュ値算出処理により、サブID ( $ID_{en}$ ) に対応するサブロックキー ( $LKen$ ) を算出する。すなわち、 $LKen = H(LMK, ID_{en})$  により、サブID ( $ID_{en}$ ) に対応するサブロックキー ( $LKen$ ) を算出する。

30

## 【0164】

さらに、情報記憶装置は、自己のメモリに格納した乱数  $Rms2$  に対して、上述のハッシュ値算出により求めたサブロックキー ( $LKen$ ) を適用した暗号処理:  $E(LKen, Rms2)$  を実行し、ホスト装置から受信した暗号処理データ:  $E(LKen, Rms2)$  と一致するか否かの照合処理を実行する。

## 【0165】

ホスト装置からの受信データ:  $E(LKen, Rms2)$  と、自身が算出した暗号処理データ:  $E(LKen, Rms2)$  とが一致すれば、正当なサブID ( $ID_{en}$ ) と、サブロックキー ( $LKen$ ) の組データを持つホスト装置からのロックの解除、すなわちアンロック処理要求であると判定しアンロック処理を実行し、アンロック完了通知をホスト装置に対して送信する。

40

## 【0166】

ホスト装置からの受信データ:  $E(LKen, Rms2)$  と、自身が算出した暗号処理データ:  $E(LKen, Rms2)$  とが不一致の場合は、正当なサブID ( $ID_{en}$ ) と、サブロックキー ( $LKen$ ) の組データとしてのサブキーセット [ $ID_{en}, LKen$ ] を持つホスト装置では無いと判定し、不正機器からのアンロック要求であると判定し、

50

アンロック処理を行わずエラー通知をホスト装置に送信する。

【0167】

アンロック処理により、ロックステータスフラグは、 $EL = 1$  から  $EL = 0$  に変更され、またエクスポートロックに対するオーバーロックとして設定されたスタンダードロックも解除され  $SL = 1$  から  $SL = 0$  に変更される。すなわち、スタンダードロックは、エクスポートロックの解除に併せて解除される。

【0168】

なお、ロックステータスフラグの変更シーケンスは、まず、制御部内のRAMの格納フラグが書き替えられ、その後、適宜、例えば電源オフ実行前にNVMにRAM内のフラグ情報がコピーされ、電源再投入時には、NVMのフラグ情報がRAMにコピーされるシーケンスであり、制御部は、RAMのフラグ情報に基づくアクセス制限処理を実行する。

10

【0169】

次に、図14および図15に示すフローチャートを参照して、エクスポートロック処理によるロックがなされている情報記憶装置から、サブロックキー(LKen)と、サブID(IDen)からなるサブキーセット[IDen, LKen]を取得するインプリント処理と、エクスポートロック処理によるロックがなされている情報記憶装置のロックを解除するアンロック処理の手順について説明する。

【0170】

ステップS401において、情報記憶装置としてのメモリカードが、ホスト装置からの乱数発生要求コマンドの受信に基づいて、乱数(Rsm)を発生する。発生した乱数は、ステップS402において、先にエクスポートロック処理を実行したホスト装置が情報記憶装置に送信し、情報記憶装置のメモリ部のエクスポートロックキーセット格納領域に格納されたサブID(IDen)とともに、ホスト装置によって読み出される。ホスト装置は、この時点で、サブキーセット[IDen, LKen]中のサブID(IDen)を取得する。

20

【0171】

ホスト装置は、メモリカードから読み出したサブID(IDen)と自己のプライマリID(IDs)が一致しないことの確認により、情報記憶装置が、スタンダードロック状態ではなく、エクスポートロック状態にあると判断する。ホスト装置は、次に、ステップS403において、オーバーロックとしてのスタンダードロックコマンドとともに、受信乱数(Rms)をホスト装置のプライマリロックキー(LKs)で暗号化したデータ： $E(LKs, Rms)$ と、自己のプライマリID(IDs)を情報記憶装置としてのメモリカードに送信する。

30

【0172】

ステップS404において、情報記憶装置(メモリカード)は、ホスト装置から受信したプライマリID(IDs)と、暗号化データ： $E(LKs, Rms)$ とを情報記憶装置内のメモリに書き込む。ステップS405において、メモリカードは、受信したプライマリID(IDs)に対して、自身のメモリに格納したロックマスターキー(LMK)を適用してハッシュ値算出、すなわち、

40

$$H(LMK, IDs) = LKs$$

を実行し、プライマリID(IDs)に対応するプライマリロックキー(LKs)を算出する。

【0173】

さらに、メモリカードは、算出したプライマリロックキー(LKs)に基づいて、先にステップS401で発生した乱数(Rms)の暗号化処理を実行して、暗号化データ： $E(LKs, Rms)$ を照合用データとして算出する。

【0174】

次に、メモリカードは、ステップS406において、ステップS405で算出した暗号化データ： $E(LKs, Rms)$ と、ステップS403でスタンダードロックコマンドとともにホスト装置から受信し、ステップS404で、メモリに格納した暗号化データ： $E(LKs, Rms)$ と照合する。

50

L K s , R m s ) との比較照合処理 [  $E(L K s , R m s) = E(L K s , R m s) ?$  ] を実行する。

【0175】

この比較照合処理において、両値が等しければ、ホスト装置は、正当な正しいプライマリ ID ( I D s ) とプライマリロックキー ( L K s ) の組データとしてのプライマリキーセット [ I D s , L K s ] を保有した正当な機器であると判定し、ステップ S 4 0 7 においてスタンダードロックコマンドに応じたスタンダードロック処理を実行する。これは、エクスポートロック状態にさらにスタンダードロックを重ねて行なうオーバーロック処理である。情報記憶装置のロックステータスフラグは、エクスポートロック、スタンダードロックがともに有効である状態を示す  $E L = 1$ 、 $S L = 1$  が R A M に設定される。

10

【0176】

一方、ステップ S 4 0 6 の比較照合処理において、両値が等しくないと判定されると、ステップ S 4 0 8 において、スタンダードロックコマンドを送信してきたホスト装置は、正当なプライマリ ID ( I D s ) とプライマリロックキー ( L K s ) の組データとしてのプライマリキーセット [ I D s , L K s ] を保有したホスト装置ではないと判定し、オーバーロック処理を実行せず、エラー通知をホスト装置に対して送信する。

【0177】

ステップ S 4 0 7 のオーバーロック処理としてのスタンダードロックが行われ、さらに、インプリント処理、ロック解除を実行する場合は、図 1 5 のステップ S 5 0 1 に進む。

【0178】

オーバーロック完了通知を受信したホスト装置は、再度、乱数発生コマンドを情報記憶装置に送信し、乱数発生コマンドを受信した情報記憶装置は、ステップ S 5 0 1 において、新たに第 2 の乱数 ( R m s 2 ) の発生処理を実行する。

20

【0179】

ステップ S 5 0 2 において、ホスト装置は、

乱数 ( R m s 2 ) と、

スタンダードロックを実行したホスト装置のプライマリ ID ( I D s )、

サブ ID ( I D e n )、さらに、

サブ ID ( I D e n ) に対応する組みデータとしてのサブロックキー ( L K e n ) をプライマリ ID ( I D s ) に対応する組みデータとしてのプライマリロックキー ( L K s ) によって暗号化した暗号化データ:  $E(L K s , L K e n)$ 、

30

これらの連結データ、すなわち、[ I D s , R m s 2 , I D e n , E ( L K s , L K e n ) ] を情報記憶装置から読み出す。

【0180】

ステップ S 5 0 3 において、ホスト装置は、情報記憶装置に対するロック解除要求としてのアンロックコマンドを送信する。ホスト装置は、このアンロックコマンドに、暗号化データ  $E(L K e n , R m s 2)$  を併せて送信する。

【0181】

暗号化データ  $E(L K e n , R m s 2)$  の生成手法は、以下の手順に従ったものである。

ステップ S 5 0 2 において、情報記憶装置からデータ: I D s , R m s 2 , I D e n , E ( L K s , L K e n ) を読み出したホスト装置は、まず、暗号化データ:  $E(L K s , L K e n)$  を自身のメモリに格納されたプライマリロックキー ( L K s ) を適用して復号し、サブロックキー ( L K e n ) を取得する。これは、先に取得したサブ ID ( I D e n ) に対応するサブロックキー ( L K e n ) である。次に、ホスト装置は、サブロックキー ( L K e n ) に基づいて、情報記憶装置から受信した乱数 ( R m s 2 ) の暗号化処理を実行し、暗号化データ:  $E(L K e n , R m s 2)$  を生成する。

40

【0182】

なお、ホスト装置は、取得したサブキーセット: [ I D e n , L K e n ] をメモリに格納して、インプリント処理は完了する。すなわち、インプリント処理により、このホスト装置は、グループ No . n のグループに属する。

50

## 【0183】

ステップS504において、ホスト装置から、暗号化データ： $E(LKen, Rms2)$ を受信した情報記憶装置は、受信データ： $E(LKen, Rms2)$ をメモリに書き込む。さらにステップS505において、照合用データの算出を実行する。

## 【0184】

照合用データの算出処理は、以下の手順で実行する。まず、自身のメモリに格納済みのサブID ( $IDen$ ) に対して、ロックマスターキー ( $LMK$ ) を適用したハッシュ値算出処理により、サブID ( $IDen$ ) に対応するサブロックキー ( $LKen$ ) を算出する。すなわち、

$$LKen = H(LMK, IDen)$$

により、サブID ( $IDen$ ) に対応するサブロックキー ( $LKen$ ) を算出する。さらに、ステップS501で発生しメモリに格納した乱数  $Rms2$  に対して、上述のハッシュ値算出により求めたサブロックキー ( $LKen$ ) を適用した暗号処理： $E(LKen, Rms2)$  を実行し照合用データを生成する。

## 【0185】

ステップS506において、情報記憶装置は、照合用データ： $E(LKen, Rms2)$  と、ホスト装置から受信した暗号処理データ： $E(LKen, Rms2)$  と一致するか否かの照合処理を実行する。

## 【0186】

ホスト装置からの受信データ： $E(LKen, Rms2)$  と、自身が算出した暗号処理データ： $E(LKen, Rms2)$  とが一致すれば、正当なサブID ( $IDen$ ) と、サブロックキー ( $LKen$ ) の組データとしてのサブキーセット [ $IDen, LKen$ ] を持つホスト装置からのロックの解除、すなわちアンロック処理要求であると判定し、ステップS507に進み、アンロック処理を実行し、アンロック完了通知をホスト装置に対して送信する。不一致の場合は、正当なサブキーセット [ $IDen, LKen$ ] を持つホスト装置では無いと判定し、不正機器からのアンロック処理要求であると判定し、アンロック処理を行わずステップS508において、エラー通知をホスト装置に送信する。

## 【0187】

本処理例に従えば、複数のホスト装置が、共通のサブキーセット [ $IDen, LKen$ ] を保有し、1つの情報記憶装置 (メモリカード) を利用したロック、アンロックが可能となる。また、サブキーセット [ $IDen, LKen$ ] は、エクスポートロックを実行することにより、情報記憶装置を介して他のホスト装置にコピー格納することが可能であり、柔軟なグループ形成が可能となる。また、サブキーセット [ $IDen, LKen$ ] のホスト装置に対するコピー、すなわちインプリントにおいては、正当なプライマリID ( $IDs$ ) とプライマリロックキー ( $LKs$ ) を所有し、オーバーロック処理が実行可能であることが条件となるので、不正機器に対するサブキーセット [ $IDen, LKen$ ] のコピー (インプリント) は防止可能となる。

## 【0188】

なお、先に図10(c)を参照して説明したように、サブキーセット [ $IDen, LKen$ ] を適用したスタンダードロック処理 (= グループロック処理) の実行も可能であり、このグループロック処理を実行した場合は、サブキーセット [ $IDen, LKen$ ] は、情報記憶装置のスタンダードロックキー格納領域 (図10参照) に格納され、他のホスト装置に対するコピー出力はなされない。すなわち、すでに同一のサブキーセット [ $IDen, LKen$ ] を取得済みのホスト装置のみが、インプリント処理を伴わない通常のアンロック処理によりアクセス可能となる。

## 【0189】

## [ ロック状態フラグの維持構成 ]

上述した「機器グループでのロック処理構成」において、エクスポートロック状態にある情報記憶装置に対してアンロックを実行すると、全てのロックステータス (状態) フラグがリセット、すなわち、エクスポートロック解除を示す  $EL = 0$  , スタンダードロック解

10

20

30

40

50

除を示す  $SL = 0$  が  $NVM$  ,  $RAM$  に設定される。このように、 $EL = 0$  ,  $SL = 0$  の設定のまま、電源をオフにし、その後、電源を再度オンとした場合、 $NVM$  には、 $EL = 0$  ,  $SL = 0$  が設定されているので、制御部の  $RAM$  も  $SL = 0$  ,  $EL = 0$  の設定状態となり、全てのロック状態が解放され、各ホスト装置が自由にメモリに対するアクセスを行なうことが可能となる。

#### 【0190】

このようにロックが解除された情報記憶装置は、紛失、盗難等により、不正な第三者に取得された場合、自由にメモリアクセスが可能となる。このような状況は、秘密情報を格納する場合には好ましいとは言えない。

#### 【0191】

以下に説明する例は、上記問題点に鑑みてなされたものであり、ホスト装置がアンロック処理により、エクスポートロックの解除を行なった後に電源をオフとした場合においてもエクスポートロック状態を維持する構成としたものであり、情報記憶装置が、再度電源オンとなった場合、エクスポートロックの解除処理を条件としてメモリアクセスを許容する構成とした例である。

#### 【0192】

本構成例は、先に「機器グループでのロック処理構成」において図9を参照して説明したと同様、ホスト装置内の  $ROM$  等のメモリには、プライマリ  $ID$  ( $IDs$ )、プライマリロックキー ( $LKs$ ) からなるプライマリキーセット [ $IDs$  ,  $LKs$ ] が格納され、さらに、エクスポートロック処理に適用可能なサブ  $ID$  とサブロックキーの組データとしてのサブキーセット [ $IDen$  ,  $LKen$ ] ( $n = 1, 2, \dots$ ) が1以上格納可能な構成であり、メモ리카ード等の情報記憶装置内の制御部内の  $ROM$  等のメモリには、ロックマスターキー ( $LMK$ ) が格納される。情報記憶装置に格納されるロックマスターキー ( $LMK$ ) と、ホスト装置に格納される  $ID$  ( $IDs$  および  $IDen$  を含む) と、ロックキー ( $LK$  ( $LKs$  と  $LKen$  を含む)) とは、以下の関係を持つ。

$$LK = H(LMK, ID)$$

#### 【0193】

ホスト装置によるプライマリ  $ID$  ( $IDs$ )、プライマリロックキー ( $LKs$ ) に基づくロック処理、アンロック処理は、前述の [ロックマスターキー ( $LMK$ ) に基づく処理] において説明したと同様のシーケンスによって実行され、また、サブ  $ID$  ( $IDen$ )、サブロックキー ( $LKen$ ) に基づくロック処理は、前述の [機器グループでのロック処理構成] において説明したと同様のシーケンスによって実行される。以下、本処理例におけるインプリントおよびアンロック処理におけるロックステータスフラグの維持処理について説明する。

#### 【0194】

(インプリントおよびアンロック処理におけるロックステータスフラグの維持処理)  
ホスト装置が、エクスポートロック処理によるロックがなされている情報記憶装置から、サブロックキー ( $LKen$ ) と、サブ  $ID$  ( $IDen$ ) とからなるサブキーセット [ $IDen$  ,  $LKen$ ] を取得するインプリント処理と、エクスポートロック処理によるロックがなされている情報記憶装置のロックを解除するアンロック処理、さらに、情報記憶装置が実行するロックステータスフラグの維持処理について図16以下を参照して説明する。

#### 【0195】

図16に示すシーケンス図は、先に、[機器グループでのロック処理構成] において図13を参照して説明したホスト装置と、情報記憶装置間で実行されるインプリント処理とエクスポートロックのアンロック処理の処理シーケンス図と基本的に同一であり、処理手順も同様である。

#### 【0196】

ただし、シーケンス図の最終処理として実行されるアンロック完了通知の後に、情報処理装置が  $NVM$  フラグ設定処理を実行する点が異なる。すなわち、前述の [機器グループでのロック処理構成] において説明した処理では、エクスポートロックのアンロックが実行

10

20

30

40

50

されると、エクスポートロック解除を示す  $EL = 0$  , スタンダードロック解除を示す  $SL = 0$  が  $NVM$  ,  $RAM$  に設定されていた。しかし、本構成では、 $NVM$  に、エクスポートロック、スタンダードロックがなされていることを示す  $EL = 1$  ,  $SL = 1$  を設定する。

【0197】

図17を参照して、 $NVM$  に対するロックステータスフラグ設定処理の詳細について説明する。図17の処理フローは、図16(図13と同様)のシーケンス図においてロック解除要求(アンロックコマンド)を受信した以降の情報記憶装置における処理手順を説明するフローである。

【0198】

まず、ステップS601において、情報記憶装置(メモリカード)がロックの解除要求(アンロックコマンド)を受信すると、情報記憶装置は、アンロックコマンドの実行可否を判定するための検証処理として、ステップS602において、ホスト装置から、アンロックコマンドとともに受信した暗号化データ:  $E(LKen, Rms2)$  と、自身が生成した暗号化データ:  $E(LKen, Rms2)$  との照合処理を実行する。この処理は、[機器グループでのロック処理構成]において説明したと同様の処理である。

10

【0199】

ホスト装置からの受信データ:  $E(LKen, Rms2)$  と、自身が算出した暗号処理データ:  $E(LKen, Rms2)$  とが一致しない場合は、ステップS607において、エラー通知をホストに返して処理を終了する。

【0200】

一方、ホスト装置からの受信データ:  $E(LKen, Rms2)$  と、自身が算出した暗号処理データ:  $E(LKen, Rms2)$  とが一致した場合は、正当なサブキーセット[ $IDen, LKen$ ]を持つホスト装置からのアンロック処理要求であると判定し、ステップS603において、アンロック処理を実行し、アンロック完了通知をホスト装置に対して送信する。

20

【0201】

さらに、情報記憶装置(メモリカード)は、ステップS604において、制御部の $RAM$  に格納されているロックステータスフラグ( $SL = 1$  ,  $EL = 1$ )を $NVM$  にコピーし、 $NVM$  のロックステータスフラグを $SL = 1$  ,  $EL = 1$  に設定する。 $SL = 1$  は、スタンダードロックがなされていること、 $EL = 1$  は、エクスポートロックがなされていることを示す。

30

【0202】

ステップS604のフラグコピー処理が終了すると、さらに、ステップS605において、制御部の $RAM$  のロックステータスフラグ( $SL = 1$  ,  $EL = 1$ )のリセット、すなわち $RAM$  のロックステータスフラグを $SL = 0$  ,  $EL = 0$  に設定する。 $SL = 0$  は、スタンダードロックがなされていないこと、 $EL = 0$  は、エクスポートロックがなされていないことを示す。

【0203】

この設定状態、すなわち $RAM$  のロックステータスフラグが $SL = 0$  ,  $EL = 0$  の設定においてはメモリアクセスが自由に実行可能となり、アンロック処理を実行したホスト装置は、情報記憶装置のメモリ(図3のメモリ部220)に対するアクセスが可能となる。

40

【0204】

しかし、その後、情報記憶装置(メモリカード)がホスト装置から抜き取られるなどにより、情報記憶装置(メモリカード)に対する電源供給がストップし、再度、電源オンとなった時点で、 $NVM$  に設定されたロックステータスフラグ( $SL = 1$  ,  $EL = 1$ )情報が制御部の $RAM$  にロードされ、制御部は、 $RAM$  に設定されたロックステータスフラグ( $SL = 1$  ,  $EL = 1$ )に基づく処理を行なうことになる。図18の処理フローを参照して、情報記憶装置の電源再投入後の処理について説明する。

【0205】

図18の処理フローは、一旦、情報記憶装置の電源がオフとされ、再度、電源オン状態に

50

移行した場合の処理を示している。

【0206】

ステップS701において、情報記憶装置（メモリカード）がホスト装置にセットされることなどにより、電源オフ状態からオン状態に移行すると、情報記憶装置は、ステップS702において、NVMに格納してあるロックステータスフラグ（SL, EL）を制御部のRAMにコピーする。制御部は、RAMのステータスフラグに応じて制御を実行する。

【0207】

ステップS703において、接続されたホスト装置からメモリアクセス要求、あるいはアンロックコマンドを入力すると、情報記憶装置の制御部は、RAMのロックステータスフラグを参照する。

10

【0208】

ステップS704において、RAMのステータスフラグがEL = 1であると判定されると、ステップS705において、ロック解除処理（図13～図15参照）を実行する。この際、ホストが、その情報記憶装置のエクスポートロックに適用されたサブキーセット [IDen, LKen] を有していない場合は、インプリント処理を実行することが必要となる。この処理において、先に図13～図15を参照して説明した検証により正当なホスト装置からのアンロック要求であることが確認されるとアンロック処理が実行（ステップS708: Yes）され、ステップS709においてメモリアクセスが許可される。検証により不正なホスト装置からのアンロック要求であると判定されるとアンロック処理が実行されず、（ステップS708: No）、エラー通知（S710）がなされる。

20

【0209】

また、ステップS704において、RAMのステータスフラグがEL = 0であると判定されると、ステップS706において、RAMのステータスフラグがSL = 1であるかかが判定される。RAMのステータスフラグがSL = 1であると判定されると、ステップS707において、スタンダードロック解除処理（図7～図8参照）を実行する。先に図7～図8を参照して説明した検証により正当なホスト装置からのアンロック要求であることが確認されるとアンロック処理が実行（ステップS708: Yes）され、ステップS709においてメモリアクセスが許可される。検証により不正なホスト装置からのアンロック要求であると判定されるとアンロック処理が実行されず、（ステップS708: No）、エラー通知（S710）がなされる。

30

【0210】

ステップS704において、RAMのステータスフラグがEL = 0であると判定され、ステップS706において、RAMのステータスフラグがSL = 0であると判定されると、ロック状態にはないことになり、ステップS709に進み、メモリアクセスが許可されることになる。

【0211】

先に、図16, 図17を参照して説明したように、あるホスト装置により、エクスポートロックが解除され、その後電源がオフとなった場合は、NVMのロックステータスフラグがSL = 1, EL = 1に設定され、その後、電源オンとなった時点で、RAMのロックステータスフラグがSL = 1, EL = 1に設定されることになり、図18の処理フローにおけるステップS704の判定（EL = 1?）がYesとなり、ステップS705の処理、すなわち、エクスポートロック解除処理（図13～図15参照）を条件としたメモリアクセス許可処理が行なわれることになる。

40

【0212】

上述したように、本処理例においては、ロック処理またはアンロック処理に適用可能なキーセットの外部出力が許容されるロック状態であるエクスポートロック（EL）状態であるか否か、および、ロック処理またはアンロック処理に適用可能なキーセットの外部出力が許容されないロック状態であるスタンダードロック（SL）状態であるか否かについて判別可能な状態情報からなるロックステータスフラグのアンロック処理前の情報をNVMに格納する構成としたので、情報記憶装置の電源オフ後の電源再投入時に、NVMに格納

50

されたフラグに基づいて、アンロック処理前のロック状態を忠実に再現することが可能となる。

【0213】

本処理例によれば、例えば、あるホスト装置が、エクスポートロックの解除を行なった場合でも、エクスポートロック状態を維持し、情報記憶装置の電源オフ後、再度電源オンとなった場合において、ロックの解除処理を条件としたメモリアクセスの許可が可能となる。従って、正当なプライマリキーセット [ I D s , L K s ] を有するホスト装置が前述のオーバーロック処理を含む所定の手続きを実行した場合にのみロック解除が可能となり、不正な装置からのアクセス排除が可能となる。

【0214】

[ 特定データ領域読み出し検出による自動ロック処理 ]

次に、情報記憶装置 (メモリカード) からホスト装置に対するデータの読み出しを情報記憶装置の制御部において監視し、ある予め定められたデータ領域 (例えば特定クラスタ) の読み出し実行をトリガとして、ロック処理を実行する処理例について説明する。

【0215】

情報記憶装置 (メモリカード) のメモリ部 (図2のメモリ部220) に格納されるデータの読み出しは、例えば格納データに応じて生成される再生管理ファイル ( P B L I S T ) によって管理され、制御部では、再生管理ファイルに従って、メモリ部 (図2のメモリ部220) からデータを読み出して、ホスト装置に出力する。

【0216】

データが読み出される場合、情報記憶装置の制御部は、読み出しデータの監視を行なうことが可能である。例えば、A T R A C 3 で圧縮されたオーディオデータは、所定のデータ単位としてのクラスタを読み出しデータ単位として監視することができる。

【0217】

図19に示すように、A T R A C 3 で圧縮されたオーディオデータは、最小データ単位としてのS U (サウンドユニット) を複数集めたクラスタ、さらに複数のクラスタによってパーツが構成される。S U (サウンドユニット) は、44.1kHzのサンプリング周波数で得られた1024サンプル分 (1024×16ビット×2チャンネル) のオーディオデータを約1/10に圧縮した数百バイトのデータであり、クラスタは、複数のS U (たとえばS U 42個) によって構成されるデータである。1クラスタが42個のS U で構成される場合、1クラスタで約1秒の音を表すことができる。

【0218】

各クラスタには、各クラスタ固有の論理番号が付与され、論理番号による管理がなされる。情報記憶装置の制御部210 (図3参照) は、特定クラスタの読み出しの有無を論理番号に基づいてチェックすることができる。例えば、出力データがある音楽コンテンツであるときに、その音楽コンテンツのイントロ、あるいはさび部分に相当する1以上のクラスタの論理番号を、そのコンテンツに対応するロック対応クラスタとして抽出し、抽出したクラスタ論理番号をコンテンツに対応する登録情報として設定して、コンテンツを格納するメモリ部 (フラッシュメモリ) に併せて格納する。

【0219】

コンテンツの読み出し時に、登録情報を情報記憶装置の制御部内のメモリ ( R A M ) に一次格納し、制御部において、読み出しコンテンツのクラスタと、ロック対応クラスタとの照合処理を実行し、読み出しコンテンツのクラスタがロック対応クラスタの論理番号に一致した場合に、ロック処理を実行する。なお、ロック処理のタイミングは、ロック対応クラスタの読み出し開始時点、ロック対応クラスタの読み出し終了時点、あるいは、ロック対応クラスタを持つコンテンツ全体の読み出し終了時点等、様々な設定が可能であり、設定に応じた検出処理を実行して、設定条件検出に基づいてロック処理を行なう。ロックが実行された場合は、再度の読み出しは、アンロック処理を実行することが必要となる。

【0220】

以下、図20を参照して、情報記憶装置の制御部210において、メモリ部220 (図3

10

20

30

40

50



参照)から特定データ領域(例えば特定クラスタ)が読み出されたことを条件としてロック処理を実行する処理について説明する。

【0221】

なお、図20の処理フローでは、簡単のためにスタンダードロック(SL)についてのみ記載しているが、エクスポートロック(EL)についても同様の処理が可能である。

【0222】

まず、ステップS801において、情報記憶装置の電源がオンされると、ステップS802において、NVMに格納されたロックステータスフラグが制御部210(図3参照)のRAM213にコピー格納される。制御部は、RAM213のステータスフラグに応じた制御を実行する。

10

【0223】

ステップS803において、スタンダードロックがSL=1であるか否か、すなわちロック状態にあるか否かが判定される。SL=1である場合は、ステップS804においてアンロック処理が実行される。アンロック処理は、例えば図7、図8を参照して説明した処理と同様の処理である。

【0224】

ホスト装置が正当なプライマリIDとプライマリロックキーを保有していることが、情報記憶装置における検証処理により検証され、アンロックが成功する(S805:Yes)と、ステップS806に進む。アンロックに失敗した場合は、ステップS810においてホスト装置に対するエラー通知が実行されて処理を終了する。

20

【0225】

ステップS806では、アンロック成功に基づいて、RAM、NVMのロックステータスフラグの更新、すなわち、ロック解除状態を示すSL=0の設定処理が実行される。

【0226】

次に、ホスト装置からのデータ読み出しが開始されると、情報記憶装置の制御部は、ステップS807において、あらかじめ設定されたロック対応クラスタの読み出し処理の有無の監視を実行する。ロック対応クラスタのデータ読み出しを検出すると、ステップS808において、制御部210(図3参照)のRAM213のロックステータスフラグをロック状態(SL=1)に設定する。さらに、ステップS809において、NVMのロックステータスフラグをロック状態(SL=1)に設定する。

30

【0227】

このように、所定のクラスタの読み出し処理を行なうことにより、ロックがかけられ、その後、再度読み出し処理を実行する場合は、アンロック処理が必要となる。アンロック処理は、ロックを実行したと同一のプライマリID(IDs)とプライマリロックキー(LKs)を有するホスト装置のみが可能となり、ロックされた情報記憶装置(メモリカード)が無秩序に利用されることが防止されることになる。

【0228】

なお、ロック情報は、情報記憶装置の電源オフ時に解除される設定、あるいは、前述したように、電源オフ時にもロックステータスフラグをNVMに置き、電源再投入時にNVMのロックステータスフラグを制御部のRAMにコピーして、電源オフ前のロック状態を維持して再現する構成としてもよい。

40

【0229】

このように本処理例においては、アンロック処理後、データ読み出し処理を実行する場合、1度限りの読み出しを可能とした、いわゆるリードワンスのアクセス制限処理構成が実現される。

【0230】

なお、図20の処理例ではスタンダードロックについてのみ示したが、エクスポートロックにおいても同様の構成、すなわち、所定のデータ領域の読み出しをトリガとしてエクスポートロックをかける構成とすることが可能である。

【0231】

50

[ ホスト装置におけるロック状態提示構成 ]

次に、様々なロック状態を取り得る情報記憶装置に対するアクセスを実行するホスト装置において、情報記憶装置のロック状態を検出するための提示構成および提示処理について説明する。

【 0 2 3 2 】

図 2 1 にロック/アンロック専用機器におけるロック状態提示インジケータと、各種処理スイッチを持つ構成例を示す。情報記憶装置としてのメモリカード 7 1 0 とデータ転送可能なインタフェースを持つロック/アンロック専用機器 7 2 0 は、ロック状態インジケータとして、

ロック解除状態を示す [ U n l o c k e d ] インジケータ 7 2 1

ロック状態を示す [ L o c k e d ] インジケータ 7 2 2

エクスポートロック状態を示す [ E - L o c k e d ] インジケータ 7 2 3

エラー通知を示す [ E R R ] インジケータ 7 2 4

を有する。

【 0 2 3 3 】

また、各種処理要求スイッチとして、

ロック解除処理要求スイッチとしての [ U n l o c k ] スイッチ 7 3 1

プライマリキーセットによるスタンダードロック処理要求スイッチとしての [ P - L o c k ] スイッチ 7 3 2

サブキーセットによるスタンダードロック ( グループロック ) 処理要求スイッチとしての [ G - L o c k ] スイッチ 7 3 3

サブキーセットによるエクスポートロック処理要求スイッチとしての [ E - L o c k ] スイッチ 7 3 4 を有する。

【 0 2 3 4 】

さらに、図 2 1 ( b ) に示すロック/アンロック専用機器の例は、上記スイッチの他に、エクスポートロック状態にある情報記憶装置に格納されたサブ ID ( I D e n ) とサブロックキー ( L K e n )、すなわちサブキーセット [ I D e n , L K e n ] とをホスト装置に格納するインプリント処理のみの実行要求スイッチとしての [ I m p r i n t ] スイッチ 7 3 5 を有する。

【 0 2 3 5 】

なお、図 2 1 には、ロック/アンロック専用機器のインジケータ構成と処理要求スイッチ構成例を示したが、先に説明したように、ホスト装置には、P C , P D A 等の情報処理装置、D S C 等のデジタルカメラ、携帯通信端末等の様々な装置が含まれ、これらの装置においては、それぞれの入力手段を介した情報記憶装置 ( メモリカード ) に対するコマンド送出構成が可能である。また、ロック状態表示処理も、それぞれの機器において L C D 等のディスプレイに表示したり、あるいは、音声、アラーム等により通知する構成とすることが可能である。

【 0 2 3 6 】

図 2 2 以下を参照して、ホスト装置におけるロック状態提示処理、およびホスト装置から情報記憶装置 ( メモリカード ) に対するコマンド送信処理について説明する。

【 0 2 3 7 】

図 2 2 は、例えば、ホスト装置に対して情報記憶装置 ( メモリカード ) を接続したときに実行されるロック状態読み出し処理を説明するフローである。ロック状態読み出し処理は、ユーザによるコマンド入力によって実行する構成としてもよいが、ホスト装置に対して情報記憶装置 ( メモリカード ) を接続したときに自動実行する構成としてもよい。

【 0 2 3 8 】

ステップ S 9 0 1 において、ロック状態が情報記憶装置から読み出される。この状態情報は、先に説明した情報記憶装置の制御部 2 1 0 ( 図 3 参照 ) の R A M 2 1 3 に格納されたロックステータスフラグに基づく。ステップ S 9 0 2 において、このロック状態読み出し情報に基づいて、ロック状態に対応するインジケータ 7 2 1 ~ 7 2 4 が点灯する。すなわ

10

20

30

40

50

ち、スタンダードロック、グループロックが実行されている場合は、ロック状態を示す [ L o c k e d ] インジケータ 7 2 2 が表示 (点灯) され、エクスポートロックが実行されている場合は、エクスポートロック状態を示す [ E - L o c k e d ] インジケータ 7 2 3 が表示 (点灯) され、ロック状態にない場合は、ロック解除状態を示す [ U n l o c k e d ] インジケータ 7 2 1 が表示 (点灯) される。

#### 【 0 2 3 9 】

次に、図 2 3 を参照して、ロック処理要求、実行に基づくインジケータ表示処理について説明する。ロック処理は、図 2 1 の、処理要求スイッチ 7 3 2 ~ 7 3 4 のスイッチによる入力に基づいて実行される。

#### 【 0 2 4 0 】

プライマリ ID ( I D s ) と、プライマリロックキー ( L K s ) のプライマリキーセット [ I D s , L K s ] を適用したスタンダードロック処理要求の場合は、 [ S - L o c k ] スwitch 7 3 2 による入力、サブ ID ( I D e n ) と、サブロックキー ( L K e n ) のサブキーセット [ I D e n , L K e n ] を適用したエクスポートロック処理要求の場合は、 E - L o c k ] スwitch 7 3 4 による入力、サブキーセット [ I D e n , L K e n ] を適用したスタンダードロック、すなわちグループロック処理要求の場合は、 [ G - L o c k ] スwitch 7 3 3 による入力を実行する。。

#### 【 0 2 4 1 】

これらのいずれかの入力を受けると、ステップ S 9 1 1 において、情報記憶装置 (メモリカード) のロック状態を検出し、アンロック状態でない場合は、ステップ S 9 1 4 において、エラー ( E R R ) インジケータ表示を行なう。アンロック状態である場合は、ステップ S 9 1 2 において、スタンダードロック処理、またはエクスポートロック処理、またはグループロック処理のいずれかを実行し、ロック処理完了の後、ホスト装置の対応ロックインジケータ、すなわち、ロック状態を示す [ L o c k e d ] インジケータ 7 2 2、またはエクスポートロック状態を示す [ E - L o c k e d ] インジケータ 7 2 3 の表示を実行する。

#### 【 0 2 4 2 】

次に、図 2 4 を参照して、アンロック処理時におけるホスト装置の操作、インジケータ表示について説明する。

#### 【 0 2 4 3 】

アンロック処理は、図 2 1 におけるアンロック要求スイッチ 7 3 1 の押下により実行される。アンロック要求スイッチの押下により、まず、情報記憶装置のロック状態検出が実行される。状態検出は、先に説明した制御部内の R A M のロックステータスフラグに基づいて実行される。ロック状態にない場合 (ステップ S 9 2 1 : N o ) は、ステップ S 9 2 3 においてエラー ( E R R ) インジケータ 7 2 4 の表示を実行する。

#### 【 0 2 4 4 】

また、ステップ S 9 2 2 のロック状態読み出しにおいて、情報記憶装置がエクスポートロック状態にあるかスタンダードロック状態にあるかが判定される。先に説明したロックステータスフラグに基づいてエクスポートロック状態にあるかスタンダードロック状態にあるかを識別する。識別結果に基づいて、図 2 1 に示すロック状態に対応するインジケータ 7 2 1 ~ 7 2 4 が点灯する。

#### 【 0 2 4 5 】

まず、エクスポートロックである場合 (ステップ S 9 2 4 : Y e s ) は、先に図 1 6 乃至図 1 8 を参照して説明したインプリントおよびアンロック処理を実行する。すなわちステップ S 9 2 5 に示すプライマリ ID ( I D s ) とプライマリロックキー ( L K s ) によるオーバーロック処理、ステップ S 9 2 6 のサブ ID ( I D e n ) と、サブロックキー ( L K e n ) のインプリント (入力格納) 処理、さらに、ステップ S 9 2 7 におけるサブ ID ( I D e n ) と、サブロックキー ( L K e n ) を適用したロック解除処理である。この処理の詳細は、先に図 1 6 乃至図 1 8 を参照して説明した通りである。これらの処理により、ロックが解除されると、ステップ S 9 2 8 において、ロック解除インジケータ 7 2 1 が

10

20

30

40

50

表示される。

【0246】

ステップS924において、エクスポートロック以外のロック状態、すなわちスタンダードロック状態である場合は、ステップS929において、スタンダードロックがなされているか否かが判定され、スタンダードロックありの場合は、ステップS930において、アンロック処理を実行する。このアンロック処理に適用するキーセットは、プライマリーキーセット[IDs, LKs]、あるいはグルーブロックである場合は、サブキーセット[IDen, LKen]である。この処理により、ロックが解除されると、ステップS928において、ロック解除インジケータ721が表示される。

【0247】

ステップS924において、エクスポートロック以外のロック状態であり、ステップS929において、スタンダードロックでないと判定されると、ステップS931に進み、エラー(ERR)インジケータ724が表示される。

【0248】

以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。

【0249】

なお、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。

【0250】

例えば、プログラムは記録媒体としてのハードディスクやROM(Read Only Memory)に予め記録しておくことができる。あるいは、プログラムはフレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)、MO(Magneto optical)ディスク、DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的あるいは永続的に格納(記録)しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することができる。

【0251】

なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。

【0252】

なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的あるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。

【0253】

【発明の効果】

以上説明してきたように、本発明の構成によれば、メモリカード等の情報記憶装置において、PC等の情報処理装置からメモリのロック処理要求コマンド、またはロック解除要求であるアンロック処理要求コマンドを入力し、入力コマンドに応じた処理を実行する際に、コマンドを出力した情報処理装置に対応して設定された識別子(ID)に基づいて、情

10

20

30

40

50

報処理装置が、該識別子 ( I D ) を含む正当なキーセットを有しているか否かの検証処理を実行し、該検証の成立を条件として、前記コマンドに基づく処理を実行する構成としたので、セキュアな管理下でのメモリアクセス制御が実現される。

【 0 2 5 4 】

さらに、本発明の構成によれば、情報処理装置に固有 I D ( I D ) と、該固有 I D に対応するロックキー ( L K ) からなるキーセット [ I D , L K ] を格納し、一方、情報記憶装置は、 L K = H ( L M K , I D ) の関係、すなわち、 I D に対するロックマスターキー ( L M K ) を適用したハッシュ値としてロックキー ( L K ) の算出が可能なロックマスターキー ( L M K ) を格納し、情報処理装置から入力する情報処理装置固有のキーセットの検証を前記ロックマスターキー ( L M K ) を適用したハッシュ値算出により取得したロックキー ( L K ) に基づいて実行する構成としたので、複数の異なるロックキー ( L K ) に対する検証を 1 つのロックマスターキー ( L M K ) に基づいて実行することが可能となる。

10

【 0 2 5 5 】

さらに、本発明の構成によれば、情報処理装置の検証において、情報記憶装置側で乱数発生処理を実行し、情報処理装置の所有するロックキー ( L K ) に基づく乱数 ( R m s ) の暗号化データ [ E ( L k , R m s ) ] を該情報処理装置から受信し、該受信暗号化データと、ハッシュ値算出による取得したロックキー ( L K ) に基づいて算出した暗号化データ [ E ( L k , R m s ) ] との照合を実行する構成としたので、照合毎に異なる乱数を適用した検証が可能となり、過去の照合履歴データを利用した不正アクセスが排除可能となる。

20

【 図面の簡単な説明 】

【 図 1 】 本発明の情報記憶装置の利用形態の概要について説明する図である。

【 図 2 】 情報記憶装置を利用するホスト装置のハード構成例を示す図である。

【 図 3 】 情報記憶装置のハード構成例を示す図である。

【 図 4 】 本発明の情報記憶装置、およびホスト装置の格納データについて説明する図である。

【 図 5 】 情報記憶装置に対するロック処理における情報記憶装置とホスト装置間の通信処理シーケンスについて説明する図である。

【 図 6 】 情報記憶装置に対するロック処理を説明する処理フローを示す図である。

【 図 7 】 情報記憶装置に対するアンロック処理における情報記憶装置とホスト装置間の通信処理シーケンスについて説明する図である。

30

【 図 8 】 情報記憶装置に対するアンロック処理を説明する処理フローを示す図である。

【 図 9 】 本発明の情報記憶装置、およびホスト装置の格納データについて説明する図である。

【 図 1 0 】 本発明の情報記憶装置に対するロック処理態様について説明する図である。

【 図 1 1 】 情報記憶装置に対するサブキーセットを適用したロック処理における情報記憶装置とホスト装置間の通信処理シーケンスについて説明する図である。

【 図 1 2 】 情報記憶装置に対するサブキーセットを適用したロック処理を説明する処理フローを示す図である。

【 図 1 3 】 情報記憶装置に対するインプリントおよびサブキーセットを適用したアンロック処理における情報記憶装置とホスト装置間の通信処理シーケンスについて説明する図である。

40

【 図 1 4 】 情報記憶装置に対するインプリントおよびサブキーセットを適用したアンロック処理について説明するフロー図である。

【 図 1 5 】 情報記憶装置に対するインプリントおよびサブキーセットを適用したアンロック処理について説明するフロー図である。

【 図 1 6 】 情報記憶装置に対するインプリントおよびサブキーセットを適用したアンロック処理における情報記憶装置とホスト装置間の通信処理シーケンスについて説明する図である。

【 図 1 7 】 情報記憶装置に対するインプリントおよびサブキーセットを適用したアンロ

50

ク処理におけるロックステータスフラグの更新処理について説明するフロー図である。

【図18】情報記憶装置に対するアンロック処理におけるロックステータスフラグ参照処理について説明するフロー図である。

【図19】情報記憶装置に対するデータ格納態様としてのクラスタ構成について説明する図である。

【図20】特定データ領域(クラスタ)読み出しに基づくロック処理について説明するフロー図である。

【図21】情報記憶装置に対するロック/アンロック実行機器の構成について説明する図である。

【図22】ホスト装置におけるロック状態読み出し処理フロー図である。

【図23】ホスト装置におけるロック処理時における処理、およびインジケータ表示処理を説明するフロー図である。

【図24】ホスト装置におけるアンロック処理時における処理、およびインジケータ表示処理を説明するフロー図である。

【符号の説明】

20 ホスト装置

21, 22 PC

23 PDA

24 携帯通信端末

25 デジタルカメラ

30 情報記憶装置(メモリカード)

101 CPU (Central processing Unit)

102 ROM (Read-Only-Memory)

103 RAM (Random Access Memory)

104 DSP

105 D/A変換器

106 増幅回路

107 音声出力部

108 表示コントローラ

109 表示部

110 操作入力コントローラ

111 操作入力部

112 入力I/F

113 記憶装置I/F

114 情報記憶装置

115 入出力I/F

116 バス

200 情報記憶装置

210 制御部

211 CPU (Central processing Unit)

212 ROM (Read-Only-Memory)

213 RAM (Random Access Memory)

214 機器インタフェース

215 メモリインタフェース

220 メモリ部

310 ホスト装置

312 ロック・アンロック機器

315 メモリ

320 情報記憶装置

325 メモリ

10

20


30

40


50

- 5 1 0 ホスト装置
- 5 1 2 ロック・アンロック機器
- 5 1 5 メモリ
- 5 2 0 情報記憶装置
- 5 2 5 メモリ
- 5 3 1 プライマリキーセット
- 5 3 2 サブキーセット
- 5 4 1 スタンダードロックキーセット格納領域
- 5 4 2 エクスポートロックキーセット格納領域
- 5 5 1 ロックステータスフラグ
- 7 1 0 情報記憶装置
- 7 2 0 ホスト装置
- 7 2 1 ~ 7 2 4 インジケータ
- 7 3 1 ~ 7 3 5 スイッチ


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】



【 図 5 】




【 図 6 】







【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【 図 19 】




【 図 20 】




【 図 21 】




【 図 22 】



【 図 2 3 】



【 図 2 4 】



---

フロントページの続き

(72)発明者 田代 淳

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72)発明者 大久保 英明

東京都品川区北品川6丁目7番35号 ソニー株式会社内

Fターム(参考) 5B017 AA06 BB09 BB10 CA14

5B058 CA26 CA27 KA08 KA31

5B065 BA09 CA02 CA15 CC08 PA01 PA14