(12)特許公報(B2)

(11)特許番号

(24) 登録日 平成24年1月20日 (2012.1.20)

特許第4904625号

(P4904625)

(45) 発行日 平成24年3月28日(2012.3.28)

(19) 日本国特許庁(JP)

(51) Int.Cl.			FΙ		
H01L	<i>29/73</i> 9	(2006.01)	HO1L	29/78	655B
H01L	29/78	(2006.01)	HO1L	29/78	653A
H01L	21/336	(2006.01)	HO1L	29/78	658A
			HO1L	29/78	658G

請求項の数	6	(全	12	頁)
-------	---	----	----	----

(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査講求日	特願2001-36353 (P2001-36353) 平成13年2月14日 (2001.2.14) 特開2002-246597 (P2002-246597A) 平成14年8月30日 (2002.8.30) 平成19年7月17日 (2007.7.17)	 (73)特許権者 000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番15 (74)代理人 100150441 金理士 松太 洋一 	号
用可的公口		(72)発明者 脇本 博樹 (72)発明者 脇本 博樹 神奈川県川崎市川崎区田辺新田1番15 富士雪機株式会社内	号
		(72)発明者 吉川 功 神奈川県川崎市川崎区田辺新田1番15 富士電機株式会社内	号
		(72)発明者 上野 勝典 神奈川県川崎市川崎区田辺新田1番15 富士電機株式会社内	号
		 	く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

第1導電型半導体基板の第1主面の表面層に、選択的に形成された第2導電型ベース領域 と、該第2導電型ベース領域の表面層に選択的に形成された第1導電型エミッタ領域と、 該第1導電型エミッタ領域と前記第1導電型半導体基板に挟まれた前記第2導電型ベース 領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第1導電型エミッタ領域上 と前記第2導電型ベース領域上に形成されたエミッタ電極と、前記第1導電型半導体基板 を150µm以下に薄くした第2主面の表面層に形成された<u>厚さが1µm以下の</u>第2導電 型コレクタ領域と、該第2導電型コレクタ領域上に形成されたコレクタ電極とを具備する 半導体装置であって、

前記第2導電型コレクタ領域と離して前記第1導電型半導体基板の不純物濃度より高い 不純物濃度で、第1導電型半導体基板内に形成された第1導電型フィールドストップ領域 とを有し、該第1導電型フィールドストップ領域と前記第2導電型コレクタ領域との間が 前記第1導電型半導体基板の不純物濃度の領域で分離されていることを特徴とする半導体 装置。

【請求項2】

第1導電型半導体基板の第1主面の表面層に、選択的に形成された第2導電型ベース領域 と、該第2導電型ベース領域の表面層に選択的に形成された第1導電型エミッタ領域と、 該第1導電型エミッタ領域と前記第1導電型半導体基板に挟まれた前記第2導電型ベース 領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第1導電型エミッタ領域上 10

10

30

40

と前記第2導電型ベース領域上に形成されたエミッタ電極と、前記第1導電型半導体基板 を150µm以下に薄くした第2主面の表面層に形成された厚さが1µm以下の第2導電 型コレクタ領域と、該第2導電型コレクタ領域上に形成されたコレクタ電極とを具備する 半導体装置であって、

前記第2導電型コレクタ領域と離して前記第1導電型半導体基板の不純物濃度より高い 不純物濃度で、第1導電型半導体基板内に形成された第1導電型フィールドストップ領域 とを有し、該第1導電型フィールドストップ領域の不純物ピーク濃度が10¹⁵~10¹ ⁷ cm⁻³であり、該第1導電型フィールドストップ領域と前記第2導電型コレクタ領域 との間が前記第1導電型半導体基板の不純物濃度より1桁以内の不純物濃度高さの領域で 分離されていることを特徴とする半導体装置。

【請求項3】

前記第1導電型フィールドストップ領域が離れて複数個形成されることを特徴とする請求 項1または2に記載の半導体装置。

【請求項4】

前記第2導電型コレクタ領域の表面から前記第1導電型半導体基板内に到達するように形 成された複数個の溝と、該溝内を充填する絶縁膜と、該溝の各先端部に個別に形成された 前記第1導電型フィールドストップ領域とを有することを特徴とする請求項<u>3</u>に記載の半 導体装置。

【請求項5】

前記第1導電型フィールドストップ領域の前記第2主面に投影した平面形状が、格子状で ²⁰ あることを特徴とする請求項1または2に記載の半導体装置。

【請求項6】

前記第1導電型フィールドストップ領域の前記第2主面に投影した平面形状が、セル状も しくはストライプ状であることを特徴とする請求項3または4に記載の半導体装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、電力変換装置などに用いられる絶縁ゲート型バイポーラトランジスタ(以 下、IGBTと称す。IGBT:Insulated Gate Bipolar Tr ansisitor)などの半導体装置に関する。

[0002]

【従来の技術】

近年、600~1200V耐圧のIGBTなどのMOS制御型の電力用半導体デバイス では、動作時のエネルギー損失の低減と、ウェハコストの削減のために、エピタキシャル 基板よりも安価なFZ(Floting Zone)基板を用いて、そのFZ基板の厚さ を150µm以下と極めて薄く加工し、デバイスを作り込む技術が脚光を浴びている。特 に、耐圧が1200VクラスのIGBTでは、オン電圧や順阻止耐圧などで、良好な電気 的特性が得られるフィールドストップ(Field Stop)型IGBT(以下、FS - IGBTと称す)と呼ばれるIGBTが注目されている。

【 0 0 0 3 】

図 7 は、従来の F S - I G B T であり、同図(a)は要部断面図、同図(b)は同図(a)の Y - Y 線上での不純物濃度分布図である。

同図(a)において、n⁻半導体基板200の第1主面側の表面層にpベース領域52 を形成し、pベース領域52の表面層にn⁺エミッタ領域53を形成し、n⁻半導体基板 200とn⁺エミッタ領域53に挟まれたpベース領域52上にゲート絶縁膜54を介し てゲート電極55を形成し、その上に層間絶縁膜56を形成し、n⁺エミッタ領域53上 とpベース領域52上にエミッタ電極60を形成する。その上に図示しないパッシベーション膜を被覆する。

[0004]

ー方、 n ⁻ 半導体基板 2 0 0 の第 2 主面側の表面層に n 型 F S 領域 5 9 を形成し、この 50

(2)

n型FS領域59の表面層にp⁺ コレクタ領域57を形成し、 p⁺ コレクタ領域57上に コレクタ電極61を形成する。 n⁻ 半導体基板200の各領域が形成されない領域が、 n - ベース領域51となる。

この従来のFS-IGBTでは、前記したように、エミッタ電極60が形成される前に 、コレクタ側のウエハ表面に、リンイオンなどのn型不純物とボロンイオンなどのp型不 純物をイオン注入により打ち込み、400 程度の低温で熱処理して電気的に活性化して 、n型FS領域59とp⁺コレクタ領域57を形成する。以下に説明するこれらの領域の 不純物濃度は、活性化した不純物濃度のことである。

[0005]

この従来のFS-IGBTは、エピタキシャル基板を用いて形成した従来のパンチスルー ¹⁰ 型IGBT(PT-IGBT)の数百μmの厚いコレクタ領域を1μm以下と極めて薄く した構造であり、従って、全体の半導体基板200の厚さも150μm以下と極めて薄く なっている。

同図(b)において、空乏層の伸びを抑えるフィールドストップ領域となる n型 F S 領 域 5 9 を形成する。この n型 F S 領域 5 9 は、従来のエピタキシャル基板を用いたパンチ スルー型 I G B T (以下、 P T - I G B T という)の n バッファ領域よりも不純物濃度が 低いことが特徴である。その理由をつぎに説明する。

[0006]

図 8 は、従来のエピタキシャル基板を用いたパンチスルー型 I G B T (P T - I G B T) であり、同図 (a) は要部断面図、同図 (b) は Y - Y 線上での不純物濃度分布図であ ²⁰る。

図8に示すように、従来のエピタキシャル基板300を用いたPT-IGBTでは、数 百µmと厚い高濃度のp⁺ コレクタ領域77となるp⁺ 半導体基材上に、比較的高濃度の 空乏層をストップさせるnバッファ領域79をエピタキシャル成長で形成する。このnバ ッファ領域79上に低濃度のn⁻半導体領域80を形成し、このn⁻半導体領域80の表 面層にpベース領域52やn⁺ エミッタ領域53などを形成する。このn⁻半導体領域8 0のpベース領域52を形成<u>し</u>ない領域がn⁻ベース領域71となる。

この n バッファ領域 7 9 の不純物濃度を比較的高い値にするのは、不純物濃度が極めて 高い p ⁺ コレクタ領域 7 7 からの正孔の注入を抑え、空乏層の伸びを完全に止めるためで ある。

また、 p⁺ コレクタ領域 7 7 の不純物濃度を極めて高い値にするのは、 p⁺ コレクタ領 域 7 7 の厚さが数百 µ mと厚いために、小さなオン電圧 (VCE(sat))を得るためには、こ の p⁺ コレクタ領域 7 7 の抵抗を極めて小さな値にしなければならないからである。 【 0 0 0 8 】

一方、従来のFS-IGBTでは、順阻止状態では空乏層の伸びを、p⁺ コレクタ領域 57に接して形成されるn型FS領域59で、ストップするために、PT-IGBTと同 様にn⁻ ベース領域51の厚さを薄くできる。また、前記したように、p⁺ コレクタ領域 57の厚さをPT-IGBTより大幅に薄くできるために、p⁺ コレクタ領域57の不純 物濃度を、PT-IGBTに比べて低くできる。このp⁺ コレクタ領域57の不純物濃度 を低くすることで、オン状態でp⁺ コレクタ領域57からのn⁻ ベース領域51に蓄積さ れるキャリア量を、PT-IGBTと比べて小さくできる。 【0009】

n⁻ ベース領域51に蓄積されるキャリア量を少なくすることで、ライフタイムキラー の導入なしでターンオフ時間を短縮できる。また、ライフタイムキラーの導入がないこと で、オン電圧を小さくできる。

また、 p⁺ コレクタ領域 5 7 からの正孔の注入効率を所定の値にするために、 n 型 F S 領域 5 9 の不純物濃度を p⁺ コレクタ領域 5 7 の不純物濃度より小さくする必要がある。 その結果、 n 型 F S 領域 5 9 の不純物濃度は、 P T - I G B T の n バッファ領域 7 9 の不 純物濃度に比べて低い値となる。このことが F S - I G B T の特徴である。 30

[0010]

【発明が解決しようとする課題】

しかし、この従来のFS-IGBTのp⁺ コレクタ領域57は、前記したように、PT -IGBTのp⁺ コレクタ領域77と比べて不純物濃度が低く、厚さが大幅に薄く、また 、nバッファ領域79に相当するn型FS領域59の不純物濃度も低いために、p⁺ コレ クタ領域57やn型FS領域59に部分的な欠損(欠落箇所)が生じ易い。

(4)

[0011]

イオン注入前に、コレクタ側のウエハの表面に付着したごみ・ほこりなどにより n 型 F S領域 5 9 の一部分でも形成されない箇所(欠損箇所)があると、 p ベース領域 5 2 側か らから伸びてきた空乏層が容易に p⁺ コレクタ領域 5 7 にパンチスルーして、 I G B T の 耐圧が劣化する。

また、 p⁺ コレクタ領域57が形成されない箇所があると、 n型FS領域59の不純物 濃度が通常のpnダイオードのn領域と比べて大幅に高くなっているために、 p⁺ コレク タ領域57とn型FS領域59からなるp/n接合が順バイアスされ難くなり、その結果 、 p⁺ コレクタ領域57からn型FS領域59への正孔の注入が起こり難くなり、オン電 圧が上昇する。

【0012】

この発明の目的は、前記の課題を解決して、 p⁺ コレクタ領域と n型 F S 領域の部分的 な欠損が、オン電圧特性や耐圧特性に及ぼす影響を小さくできる半導体装置を提供するこ とにある。

[0013]

【課題を解決するための手段】

前記の目的を達成するために、第1導電型半導体基板の第1主面の表面層に、選択的に 形成された第2導電型ベース領域と、該第2導電型ベース領域の表面層に選択的に形成さ れた第1導電型エミッタ領域と、該第1導電型エミッタ領域と前記第1導電型半導体基板 に挟まれた前記第2導電型ベース領域上にゲート絶縁膜を介して形成されたゲート電極と 、前記第1導電型エミッタ領域上と前記第2導電型ベース領域上に形成されたエミッタ電 極と、前記第1導電型半導体基板を150µm以下に薄くした第2主面の表面層に形成さ れた厚さが1µm以下の第2導電型コレクタ領域と、該第2導電型コレクタ領域上に形成 されたコレクタ電極とを具備する半導体装置であって、

前記第2導電型コレクタ領域と離して前記第1導電型半導体基板の不純物濃度より高い 不純物濃度で、第1導電型半導体基板内に形成された第1導電型フィールドストップ領域 とを有し、該第1導電型フィールドストップ領域と前記第2導電型コレクタ領域との間が 前記第1導電型半導体基板の不純物濃度の領域で分離されている構成とする。 【0014】

また、第1導電型半導体基板の第1主面の表面層に、選択的に形成された第2導電型ベ ース領域と、該第2導電型ベース領域の表面層に選択的に形成された第1導電型エミッタ 領域と、該第1導電型エミッタ領域と前記第1導電型半導体基板に挟まれた前記第2導電 型ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第1導電型エミッ タ領域上と前記第2導電型ベース領域上に形成されたエミッタ電極と、前記第1導電型半 導体基板を150µm以下に薄くした第2主面の表面層に形成された<u>厚さが1µm以下の</u> 第2導電型コレクタ領域と、該第2導電型コレクタ領域上に形成されたコレクタ電極とを 具備する半導体装置であって、

前記第2導電型コレクタ領域と離して前記第1導電型半導体基板の不純物濃度より高い 不純物濃度で、第1導電型半導体基板内に形成された第1導電型フィールドストップ領域 とを有し、該第1導電型フィールドストップ領域の不純物ピーク濃度が10¹⁵~10¹ ⁷ cm⁻³であり、該第1導電型フィールドストップ領域と前記第2導電型コレクタ領域 との間が前記第1導電型半導体基板の不純物濃度より1桁以内の不純物濃度高さの領域で 分離されている構成とする。

[0015**]**

50

30

40

10

また、前記第1導電型フィールドストップ領域が離れて複数個形成されるとよい。 また、前記第2導電型コレクタ領域の表面から前記第1導電型半導体基板内に到達する ように形成された複数個の溝と、該溝内を充填する絶縁膜と、該溝の各先端部に個別に形 成された前記第1導電型フィールドストップ領域とを有するとよい。

[0016**]**

【0017】

<u>また、</u>前記第1導電型フィールドストップ領域<u>の</u>前記第2主面に投影した平面形状が、 格子状であるとよい。

また、前記第1導電型フィールドストップ領域の前記第2主面に投影した平面形状が、 セル状もしくはストライプ状であるとよい。

【0018】

【発明の実施の形態】

図1は、この発明の第1実施例の半導体装置であり、同図(a)は要部断面図、同図(b)は同図(a)のY-Y線上での不純物濃度分布(拡散プロフィル)図である。従来の FS-IGBTとの違いは、p⁺コレクタ領域7とn型FS領域9が接していない点であ る。また、以下の実施例では、ゲート部分がトレンチ構造であっても同様の効果がある。 【0019】

同図(a)において、n⁻ 半導体基板100の第1主面側の表面層にpベース領域2を 形成し、このpベース領域2の表面層にn⁺ エミッタ領域3を形成する。n⁻ 半導体基板 100(n⁻ ベース領域1)とn⁺ エミッタ領域3に挟まれたpベース領域2上にゲート 絶縁膜4を介してゲート電極5を形成し、その上に層間絶縁膜6を形成し、層間絶縁膜に コンタクトホールを開けて、前記のn⁺ エミッタ領域3上とpベース領域2上にエミッタ 電極10を形成する。その後、表面に図示しないパッシベーション膜を被覆する。

[0020]

一方、n⁻半導体基板100の第2主面から所定の深さに、空乏層の伸びを抑える働き があるn型FS領域9を形成し、このn型FS領域9より低い不純物濃度で、n型FS領 域9と第2主面の間にn領域8を形成し、このn領域8の表面層に、n型FS領域9と離 してp⁺ コレクタ領域7を形成し、p⁺ コレクタ領域7上にコレクタ電極11を形成する 。n⁻ 半導体基板100の各領域が形成されない領域がn⁻ ベース領域1となる。

【0021】

前記のn型FS領域9とp⁺ コレクタ領域7およびn領域8は、リンイオンなどのn型 不純物およびボロンイオンなどのp型不純物をイオン注入し、400 程度の低温で熱処 理してイオン注入された不純物を活性化する。以下の説明で、これらの領域の不純物濃度 は、熱処理した後の活性化した不純物濃度のことである。

【0022】

尚、図1(a)のn型FS領域9のp⁺ コレクタ領域表面12に投影した平面形状は、全 面がn型FS領域9であるが、図6(a)に示すような格子状をしていてもよい。

同図(b)において、n型FS領域9がp⁺ コレクタ領域7に接しないようにするため には、n型FS領域9の不純物濃度ピーク位置15(不純物濃度がピークとなる位置のこ と)からn⁻ ベース領域と同等の不純物濃度になる位置まで(n⁻ ベース領域1とn型F S領域9とのpn接合の位置)の距離aよりも、n型FS領域の不純物濃度ピーク位置1 5からp⁺ コレクタ領域7とn領域8とのp/n接合(以下、コレクタp/n接合13と 称す)までの距離bを大きくする。つまり距離b<距離aとする。

【0023】

通常の工程では、 p⁺ コレクタ領域表面12からコレクタp/n 接合13までの距離(p⁺ コレクタ領域の厚さ)は0.2~0.3µm、 p⁺ コレクタ領域表面12からn型F S領域9の不純物濃度ピーク位置15は0.8~1µm程度である。コレクタp/n接合 13とn型FS領域9が接する場合には、 n型FS領域の半分の厚み(距離aに相当する)は、0.5~0.8µmとなる。従って、距離bが0.8µmより大きい値(b>0. 8µm)であれば、 p⁺ コレクタ領域13とn型FS領域9とは接することはない。 10

20

[0024]

n型FS領域9がpベース領域2に近すぎると、n型FS領域9内が空乏化してしまう 可能性があるため、pベース領域2のボトム(pベース領域2とn⁻ベース領域1のp/ n接合(以下、ベースp/n接合14と称す))からn型FS領域9の不純物濃度ピーク 位置15までの距離cに対して、距離bを20%程度以下にすることが必要がある。 【0025】

また、前記のn型FS領域9の不純物ピーク濃度が高すぎると、オン電圧の上昇を招く ので、p⁺ コレクタ領域7の不純物ピーク濃度よりn型FS領域9の不純物ピーク濃度を 2桁程度以上小さくなるように、設定するのが好ましい。しかし、このn型FS領域9の 不純物ピーク濃度の高さ(図中、番号15の位置での濃度の高さ)は、n型FS領域9が 完全に空乏化しない程度にすることが望ましい。

【0026】

また、前記の p⁺ コレクタ領域 7 を形成するために、イオン注入した不純物原子は、 4 00 程度以下の低温で熱処理(アニール)し、活性化させるが、通常、この活性化した 不純物ピーク濃度を 1 0¹⁷ c m⁻³ ~ 1 0¹⁹ c m⁻³程度にすることができる。従って、 n 型 F S 領域 9 の不純物ピーク濃度は 1 0¹⁵ ~ 1 0¹⁷ c m⁻³程度とすることが好ましい。 【 0 0 2 7 】

また、 p⁺ コレクタ領域 7 と n 型 F S 領域 9 のそれぞれに接して、これらの領域の間に 形成される n 領域 8 の不純物ピーク濃度は、 n⁻ 半導体基板 1 0 0 (n⁻ ベース領域 1) の不純物濃度より多少高く(1桁以内の高さ)、 n 型 F S 領域 9 の不純物ピーク濃度より 低く設定する。

このn領域8は、空乏層がn型FS領域9を突き抜けた場合やn型FS領域9に部分的 な欠損があった場合に、p⁺ コレクタ領域7に空乏層が到達しないようにする働きと、p ⁺ コレクタ領域7からの正孔の注入を抑制する働きがある。従って、n型FS領域9によ り、空乏層がp⁺ コレクタ領域7に達せず、且つ、p⁺ コレクタ領域7からの正孔の注入 を抑制する必要がなければ、このn領域8は形成しなくても構わない。また、図1では、 n領域8がn型FS領域9に接しているが、接しなくても構わない。

前記の p * コレクタ領域 7 と離して n 型 F S 領域 9 を形成するには、 n 型不純物を高エネ ルギーで加速して、深くイオン注入し、低温の熱処理で活性化させる方法と、エピタキシ ャル成長による方法がある。イオン注入法では 1 µ m 程度の深さ程度であるが、エピタキ シャル成長による方法では、 p * コレクタ領域表面 1 2 から任意の深さに、 n 型 F S 領域 9 を形成することができる。しかし、 n 型 F S 領域 9 を深くし過ぎると、前記のように、 n * ベース領域 1 の幅が狭くなる。その結果、前記のように、 n 型 F S 領域内が空乏化し てしまう可能性が生じるため、 p * コレクタ領域表面からの深さを 1 0 µ m 程度以下にす ることが望ましい。

[0029]

本発明のFS-IGBTでは、p⁺ コレクタ領域7と離してn型FS領域9を形成し、 これらに挟まれた箇所に低濃度のn領域8を形成することで、順阻止状態においては、従 来のFS-IGBTと同様に、空乏層をn型FS領域9でストップさせて、耐圧を確保し 、一方、オン状態では、p⁺ コレクタ領域7に低濃度のn領域8が接しているために、こ の箇所はノンパンチスルー型IGBT(NPT-IGBT)のコレクタ側と類似しており 、p⁺ コレクタ領域7からの正孔の注入効率が低下せず、オン電圧を小さくできる。

【 0 0 3 0 】

また、この構造では、p⁺ コレクタ領域7の部分的な欠損が、オン電圧に与える影響を 小さくできる。それは、p⁺ コレクタ領域7と接するn領域8の不純物濃度が低いために 、部分的にp⁺ コレクタ領域7が欠損しても、容易にp⁺ コレクタ領域7とn領域8のp / n接合が順バイアスされて、p⁺ コレクタ領域7からn領域8へ正孔が注入されるため である。

[0031]

10

20

30

図2は、この発明の第2実施例の半導体装置の要部断面図である。図1との違いはn型 FS領域9aが複数個に分割されている点である。

(7)

p * コレクタ領域 7 と離して、部分的に n * 半導体基板 1 0 0 の不純物濃度よりも大き い不純物濃度ピークを持つ n 型 F S 領域 9 a が複数個、離して、 n * ベース領域 1 に埋め 込まれるように形成され、この n 型 F S 領域 9 a と p * コレクタ領域 7 の間に、 n 型 F S 領域と離して、 n 型 F S 領域 9 a の不純物濃度より低い n 領域 8 を形成する。この埋め込 まれた n 型 F S 領域 9 a と n 型領域 8 は、空乏層の伸びを抑える働きをして、 n 型 F S 領 域 9 a のない領域での p * コレクタ領域 7 へ、空乏層が達する電圧(パンチスルー電圧) を高めることができる。また、前記したように、コレクタ p / n 接合 1 3 から n 型 F S 領 域 9 a の不純物濃度ピーク位置 1 5 までの距離 b は 0 . 8 μ m 以上であることが望ましい

[0032]

また、ベース p / n 接合 1 4 から n 型 F S 領域 9 a の不純物濃度ピーク位置 1 5 までの 距離 c に対して、 n 型 F S 領域 9 a の不純物濃度ピーク位置 1 5 からコレクタ p / n 接合 1 3 までの距離 b が、 2 0 % 程度以下で、十分空乏層の伸びを抑制する効果がある。

また、n型FS領域9aのp⁺ コレクタ領域表面12に垂直投影した平面形状(以下、 単に平面形状という)は、図6(b)に示すように、セル状(円形、楕円形、多角形など)、図6(c)に示すように、ストライプ状のいずれでもよい。また、セル状のn型FS 領域9aの立体的な形状が、たとえば、球形や、ウェハ面に平行な方向に長く垂直な方向 に短い楕円形およびウェハ面に垂直な方向に長く平行な方向に短い楕円形のいずれかの場 合には、図6(d)に示すような、n型FS領域9aがウェハ面に垂直な方向に長い楕円 形のものが空乏層の伸びを抑える効果が高く、またチップの総面積(チップ面の総面積) に対するn型FS領域9aの面積割合が小さいのでオン電圧の上昇も小さい。尚、図6(d)の垂直の方向と水平の方向は、図2の垂直の方向と水平の方向のことである。 【0033】

また、 n 型 F S 領域 9 a の面積割合が小さい場合には、オン電圧の上昇の割合が小さく なるため、 n 型 F S 領域 9 a の不純物ピーク濃度を高くして順阻止耐圧を向上させること ができる。

また、この構造では、前記したように、n領域8が低濃度であるため、コレクタ側の構造は、NPT-IGBTに近い構造となり、従来のFS-IGBTより、p⁺ コレクタ領域の一部分が欠損しても、オン電圧に及ぼす影響は小さい。尚、前記したように、n型FS領域9aにより、空乏層がp⁺ コレクタ領域7に達せず、且つ、p⁺ コレクタ領域7からの正孔の注入を抑制する必要がなければ、このn領域8は形成しなくても構わない。

図3は、この発明の第3実施例の半導体装置の要部断面図である。コレクタ側からn 半導体基板100に形成された複数個の溝16に絶縁材17が埋め込まれ、その先端にn 型FS領域9bが形成されている。n型FS領域9bの不純物濃度は順阻止状態で空乏化 しない程度の濃度とすることが望ましい。前記したように、コレクタp/n接合13から n型FS領域9bのもっともpベース領域2側に近い不純物濃度ピーク位置15までの距 離bが0.8µm程度以上であることが望ましい。

【0035】

また、前記したように、空乏層の伸びを抑るためには、ベース p / n 接合14から n 型 F S 層 9 b の不純物濃度ピーク位置15までの距離 c に対して、 n 型 F S 層 9 b の不純物 ピーク位置15からコレクタ p / n 接合13までの距離 b が、20%程度以下で十分であ る。また、前記したように、 n 型 F S 領域 9 b の面積割合が十分小さい場合には、オン電 圧が上昇する割合が小さいため、 n 型 F S 領域 9 b の不純物濃度ピーク濃度を高くするこ とで、順阻止耐圧を向上させることができる。

[0036]

この構造は、溝16を形成した後、イオン注入、または、 n 型不純物を含有した材料を 埋め込み、拡散によって n 型 F S 領域 9 b と n 領域 8 を形成し、最後に溝16を絶縁材 1

10

20

7 で埋めることにより形成できる。 n 型 F S 領域 9 b の平面形状は、セル状、ストライプ 状のいずれでも良い。また、 n 領域 8 の働きは前記した通りであり、空乏層の伸びが n 型 F S 領域 9 b により p⁺ コレクタ領域 7 に達せず、また、 p⁺ コレクタ領域 7 からの正孔 の注入を抑制する必要がなければ、形成しなくても構わない。

(8)

【0037】

図4<u>は</u>、この発明の<u>第1参考例</u>の半導体装置の要部断面図である。図1から図3までと の違いは、複数個形成されたn型FS領域9cがp⁺コレクタ領域7に接している点であ る。このn型FS領域9cの不純物濃度は、前記したように、順阻止状態で完全に空乏化 しない程度の濃度とすることが望ましい。n型FS領域9cの面積割合が十分小さい場合 にはオン電圧が上昇する割合が小さいため、n型FS領域9cの不純物ピーク濃度を、高 くすることで、順阻止耐圧を向上させることができる。

【0038】

また、 n型FS領域9 cの平面形状は、セル状およびストライプ状のいずれでも良い。 この構造においても、順阻止状態では、 n型FS領域9 c により、 n型FS領域9 c がな い箇所の空乏層の伸びが抑制され、空乏層が p⁺ コレクタ領域7 に到達し難くなり、耐圧 が確保しやすい。この空乏層の伸びは、前記の n 領域8 を形成することで、さらに抑えら れて、耐圧の確保が容易になる。しかし、空乏層の伸びが n型FS領域9 c により p⁺ コ レクタ領域7 へ達せず、且つ、 p⁺ コレクタ領域7 からの正孔の注入を抑制する必要がな いならば、この n 領域8 は形成しなくても構わない。

【0039】

また、n型FS領域9cがない箇所では、p⁺ コレクタ領域7からの正孔の注入効率が低下しないため、オン電圧を低く保つことができる。このn型FS領域9cがない箇所の断面構造は、n領域8の不純物濃度が十分低いために、NPT-IGBTに近い構造となり、前記したように、従来のFS-IGBTほどには、p⁺ コレクタ領域7の一部分の欠損が、オン電圧の上昇を招かない。

[0040]

図5は、この発明の<u>第2参考例</u>の半導体装置の要部断面図である。コレクタ側からn 半導体基板100に形成された溝16に絶縁材17が埋め込まれ、それを囲むようにn型 FS領域9dが形成されている。またp⁺ コレクタ領域7と接するように、n型FS領域 9dより不純物濃度が低いn領域8が形成されている。n型FS領域9dの不純物濃度は、順阻止状態で空乏化しない程度の濃度が望ましい。

[0041]

また、溝16の深さを深くすることにより、 n型FS領域9dのp⁺ コレクタ領域表面 12からの深さを深くすることが可能であるが、空乏層の伸びを効果的に抑えるためには 、ベースp/n接合14からn型FS層9dの不純物濃度ピーク位置15までの距離cに 対して、先端箇所18のn型FS層9dの不純物ピーク位置15からコレクタp/n接合 13までの距離bが、20%程度以下で十分である。

[0042]

前記したように、 n 型 F S 領域 9 d の面積割合が十分小さい場合には、オン電圧が上昇 する割合が小さいため、 n 型 F S 領域 9 d の不純物濃度<u>の</u>ピーク濃度<u>を</u>高くすることで、 順阻止耐圧を向上させることができる。

また、 n 型 F S 領域 9 d の平面形状は、セル状およびストライプ状のいずれでも良い。 また、前記したように、 n 領域 8 は、空乏層の伸びが n 型 F S 領域 9 d により p⁺ コレク 夕領域 7 に達せず、且つ、 p⁺ コレクタ領域 9 d からの正孔の注入を抑制する必要がなけ れば、形成しなくても構わない。

【0043】

【発明の効果】

この発明によれば、 p⁺ コレクタ領域に、 n 型 F S 領域を接しないように形成し、 p⁺ コレクタ領域と n 型 F S 領域の間に低濃度の n 領域を形成することで、 p⁺ コレクタ領域 、 n 型 F S 領域の部分的な欠損が、オン電圧および順阻止耐圧に及ぼす影響を小さくでき 10

20

る。 [0044]【図面の簡単な説明】 【図1】 この発明の第1実施例の半導体装置であり、(a)は要部断面図、(b)は(a)のY-Y線上での不純物濃度分布図 【図2】 この発明の第2実施例の半導体装置の要部断面図 【図3】 この発明の第3実施例の半導体装置の要部断面図 【図4】 この発明の第1参考例の半導体装置の要部断面図 【図5】 この発明の第2参考例の半導体装置の要部断面図 【図6】 n型FS領域の形状で、(a)は格子状の図、(b)はセル状の図、(c)は 10 ストライプ状の図、(d)は楕円状の図 【図7】 従来のFS-IGBTであり、(a)は要部断面図、(b)は(a)のY-Y 線上での不純物濃度分布図 【図8】 従来のエピタキシャル基板を用いたパンチスルー型IGBT(PT-IGBT)であり、(a)は要部断面図、(b)はY-Y線上での不純物濃度分布図 【符号の説明】 1 n⁻ ベース領域 2 pベース領域 3 n ⁺ エミッタ領域 20 4 ゲート絶縁膜 5 ゲート電極 層間絶縁膜 6 7 p⁺ コレクタ領域 8 n領域 9、9a、9b、9c、9d n型FS領域 1 0 エミッタ電極 1 1 コレクタ電極 1 2 p⁺ コレクタ領域表面 13 コレクタ p / n 接合 30 14 ベース p / n 接合 不純物濃度ピーク位置 15 16 溝 17 絶縁材 先端箇所 18 21 p⁺ コレクタ領域表面に投影した形状

100 n⁻半導体基板













【図2】



【図3】



【図6】











71・・・n⁻ ベース領域 77・・・p⁺ コレクタ領域 79・・・nバッファ領域

フロントページの続き

審査官 崎間 伸洋

 (56)参考文献
 特開平06-204481(JP,A)

 特開平10-154755(JP,A)

 特開平09-154755(JP,A)

 特開平09-154755(JP,A)

 特開平09-154755(JP,A)

 特開平09-154755(JP,A)

 特開平09-164010640

 特開平09-1640106

 特開平09-1640106

 107-16400

 特開平09-16010

 107-16400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400

 107-17400000

 107-174000000000

(58)調査した分野(Int.Cl., DB名)

H01L 29/739H01L 21/336H01L 29/78