

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-249215

(P2011-249215A)

(43) 公開日 平成23年12月8日(2011.12.8)

| (51) Int.Cl.           | F I                  | テーマコード (参考) |
|------------------------|----------------------|-------------|
| HO 1 R 12/71 (2011.01) | HO 1 R 23/68 3 O 3 C | 5 E 0 2 3   |
| HO 1 R 12/78 (2011.01) | HO 1 R 33/76 Z       | 5 E 0 2 4   |
| HO 1 R 12/79 (2011.01) | HO 1 R 23/02 H       | 5 E 3 3 6   |
| HO 1 R 33/76 (2006.01) | HO 5 K 1/18 U        |             |
| HO 1 R 24/00 (2011.01) |                      |             |

審査請求 未請求 請求項の数 9 O L (全 9 頁) 最終頁に続く

(21) 出願番号 特願2010-122864 (P2010-122864)  
 (22) 出願日 平成22年5月28日 (2010.5.28)

(71) 出願人 000005223  
 富士通株式会社  
 神奈川県川崎市中原区上小田中4丁目1番1号  
 (74) 代理人 110000992  
 特許業務法人ネクスト  
 (72) 発明者 桑田 直樹  
 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内  
 (72) 発明者 池内 公  
 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内  
 (72) 発明者 八木澤 孝俊  
 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 基板及びICソケット


(57) 【要約】

【課題】 接続箇所を減らし、高周波特性を損なうことなくICと基板とを接続することが可能であり、また、実装スペースを削減することが可能な基板及びICソケットを提供すること。

【解決手段】 ICパッケージと、ICパッケージが装着されるICソケットと、を備える基板において、ICソケットは当該基板に対向する第1の面と第2の面を備えた段差を有し、第2の面と当該基板の間に挟まれるように位置する他の基板を備え、ICソケットと他の基板は第2の面で接続し、ICソケットと当該基板は第1の面で接続している。

【選択図】 図2

基板の全体構成例



**【特許請求の範囲】****【請求項 1】**

ICパッケージと、前記ICパッケージが装着されるICソケットと、を備える基板において、

前記ICソケットは当該基板に対向する第1の面と第2の面を備えた段差を有し、

前記第2の面と当該基板の間に挟まれるように位置する他の基板を備え、

前記ICソケットと前記他の基板は前記第2の面で接続し、

前記ICソケットと当該基板は前記第1の面で接続していることを特徴とする基板。

**【請求項 2】**

前記ICソケットは、更に前記ICパッケージが装着されるパッケージ装着面を有し、 10

前記第1の面に第1ピンが設けられ、

前記他の基板は、前記第2の面に設けられた第2ピンによって、当該基板方向へ押し当てられる

ことを特徴とする請求項1に記載の基板。

**【請求項 3】**

ICパッケージと、前記ICパッケージが装着されるICソケットと、を備える基板において、

前記ICソケットは前記ICパッケージに対向する第1の面と第2の面を備えた段差を有し、

前記第2の面と前記ICパッケージの間に挟まれるように位置する他の基板を備え、 20

前記ICソケットと前記他の基板は前記第2の面で接続し、

前記ICソケットと前記ICパッケージは前記第1の面で接続していることを特徴とする基板。

**【請求項 4】**

前記ICソケットは、更に当該基板と接続される第3の面を有し、

前記第1の面に第1ピンが設けられ、

前記他の基板は、前記第2の面に設けられた第2ピンによって、前記ICパッケージの方向へ押し当てられる

ことを特徴とする請求項3に記載の基板。

**【請求項 5】**

前記他の基板は、

前記ICパッケージからの信号を流す信号線と、

前記信号線の裏側に形成されたグランドパターンと、

厚さ方向に貫通する貫通穴と、を備え、

前記ICソケットは、

前記他の基板の前記貫通穴を貫く第3ピンを有し、

前記貫通穴と前記第3ピンとによって、前記他の基板の位置決めを行う

ことを特徴とする請求項2又は4に記載の基板。

**【請求項 6】**

前記他の基板は、 40

前記ICパッケージからの信号を流す信号線と、

前記信号線の裏側に形成されたグランドパターンと、

前記信号線の形成された面から前記グランドパターンを露出させる開口と、を備え、

前記ICソケットの前記第2ピンは、

前記信号線に接触する信号ピンと、

前記開口によって露出した前記グランドパターンに接触するグランドピンと、を含み、

前記開口と前記グランドピンとによって、前記他の基板の位置決めを行う

ことを特徴とする請求項2又は4に記載の基板。

**【請求項 7】**

前記他の基板は、 50

下面に前記グランドパターンが形成された誘電体基板の上面に前記信号線が形成されるマイクロストリップライン構造を有する

ことを特徴とする請求項 5 又は 6 に記載の基板。

【請求項 8】

IC パッケージが装着される IC ソケットであって、  
前記 IC パッケージに対向する裏面に第 1 の面と第 2 の面を備える段差を有し、  
前記第 1 の面と前記第 2 の面でそれぞれ異なる基板に接続されることを特徴とする IC ソケット。

【請求項 9】

IC パッケージが装着される IC ソケットであって、  
前記 IC パッケージに対向する第 1 の面と第 2 の面を備える段差を有し、  
前記第 1 の面と前記第 2 の面でそれぞれ異なる基板に接続されることを特徴とする IC ソケット。

10

【発明の詳細な説明】

【技術分野】

【0001】

本願は、基板及び IC ソケットに関する。

【背景技術】

【0002】

サーバシステムでは、CPU の処理速度の向上とあいまって、周辺回路と接続するインタフェースの伝送速度の向上が要求されている。しかし、電気信号のままで周辺回路と接続しようとする、プリント基板上の伝送路やコネクタ等による波形劣化により伝送速度や伝送距離が制限されるため、光モジュールで光信号に変換して接続する光インターコネクタ技術の導入が検討されている。

20

【0003】

図 1 に一例を示す。IC 11 は CPU 等の高速な電気信号インタフェースを有するチップであり、例えば LGA (Land Grid Array) タイプの IC パッケージ 12 によって、IC ソケット 13 に装着される。IC ソケット 13 は基板 14 上に実装され、IC パッケージ 12 を基板 14 に接続する。一方、同じく基板 14 上に実装されたソケット 15 は、挿入された基板 16 を基板 14 に接続する。基板 16 は高周波特性の良いフレキシブルケーブルもしくはリジッド基板であり、ドライバ IC 17、VCSEL 18 等が実装されている。

30

【0004】

上記の構成により、IC パッケージ 12 から出力される IC 11 の電気信号は、IC ソケット 13 を介して基板 14 に伝送される。そして、IC 11 の電気信号は基板 14 上の伝送路を通り、ソケット 15 を介して基板 16 に伝わる。基板 16 に伝わった電気信号は、光モジュール 19 内においてドライバ IC 17 で増幅され、VCSEL 18 で電気信号から光信号に変換される。

【0005】

また、上記の従来例に関連して、電気的特性を改善しデバイスの特性を十分に引き出せるようにした IC ソケットが知られている。

40

【先行技術文献】

【特許文献】

【0006】

【特許文献 1】特開平 7 - 130438 号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

例えば 20Gb/s を超えるような高速な電気信号を伝送する場合、インピーダンスをマッチングさせた状態で伝送路を構成する必要がある。インピーダンスがずれていると信

50

号の反射が起き、信号の劣化の原因となる。図1では、ICソケット13と基板14との間、基板14とソケット15との間、ソケット15と基板16との間、のように接続箇所が多く、接続箇所においてインピーダンスがずれ、反射による信号の劣化を招いてしまう。また、基板14には、コスト等の理由により、基板16と比較して高周波特性の良くないプリント基板が用いられることが一般的であるが、図1では、IC11の電気信号が基板14上の伝送路を通るため、波形劣化が生じる。

【0008】

また、図1では、ICソケット13と光モジュール19用のソケット15とが基板14上に実装される。そのため、必要となる実装スペースが大きくなるという問題がある。

【0009】

本願は、接続箇所を減らし、高周波特性を損なうことなくICと基板とを接続することが可能であり、また、実装スペースを削減することが可能な基板及びICソケットを提供することを目的とする。

【課題を解決するための手段】

【0010】

本願に開示されている基板は、ICパッケージと、前記ICパッケージが装着されるICソケットと、を備える基板において、前記ICソケットは当該基板に対向する第1の面と第2の面を備えた段差を有し、前記第2の面と当該基板の間に挟まれるように位置する他の基板を備え、前記ICソケットと前記他の基板は前記第2の面で接続し、前記ICソケットと当該基板は前記第1の面で接続している。

【発明の効果】

【0011】

開示の基板、ICソケットによれば、接続箇所を減らし、高周波特性を損なうことなくICと基板とを接続することができ、電気信号の波形劣化を抑えることができる。また、実装スペースを削減することができ、基板面積の縮小、部品数の減少によるコストの削減も図れる。

【図面の簡単な説明】

【0012】

【図1】従来例を示す図である。

【図2】基板の全体構成について、実施形態の一例を示す図である。

【図3】実施例1の一断面を拡大して示す図である。

【図4】フレキシブルケーブルの斜視図である。

【図5】実施例2の一断面を拡大して示す図である。

【図6】実施例3の一断面を拡大して示す図である。

【発明を実施するための形態】

【0013】

図2は、基板の全体構成について、実施形態の一例を示す図である。IC1は、例えばLGAタイプのICパッケージ2によって、ICソケット3の上面に装着される。ICソケット3は、下面にフレキシブルケーブル5の厚さに応じた段差が設けられ、基板4に接触するピンとフレキシブルケーブル5に接触するピンとを有する。これにより、ICソケット3は、ICパッケージ2を基板4とフレキシブルケーブル5とに接続する。ここで、基板4は例えばガラスエポキシ等のプリント基板である。また、フレキシブルケーブル5は高周波特性の良い基材で作成された柔軟性のある基板であり、ドライバIC6、VCSEL7等が実装されている。

【0014】

上記の構成により、ICパッケージ2から出力されるIC1の電気信号は、ICソケット3を介してフレキシブルケーブル5に伝送される。そして、IC1の電気信号はドライバIC6で増幅され、VCSEL7で電気信号から光信号に変換されて、光導波路8によって伝送される。

【0015】

10

20

30

40

50

このように、本実施形態では、ICパッケージ2から出力されるIC1の電気信号が、基板4を介することなく高周波特性の良いフレキシブルケーブル5に伝送される。これにより、図1の従来例と比較して接続箇所を減らすことができると共に、高周波特性を損なうことなくIC1とフレキシブルケーブル5とを接続することができる。したがって、IC1の電気信号の波形劣化を抑えることができる。

【0016】

また、図1の従来例では2つのソケット(ICソケット13及びソケット15)を用いるが、本実施形態ではICソケット3のみでICパッケージ2を基板4とフレキシブルケーブル5とに接続する。これにより、基板4上の実装スペースを削減することができる。したがって、基板面積の縮小と部品数の減少とによってコストを削減することができる。

10

【0017】

また、本実施形態では、ICソケット3を介する構成であるため、IC1と光モジュールとの組み合わせの自由度が高い。フレキシブルケーブル5の下に部品を配置することができるため、部品レイアウトの自由度が高い。

【0018】

続いて、本実施形態におけるIC1とフレキシブルケーブル5との接続を実現する具体例を説明する。図3は、図2において破線で囲われた部分について、実施例1の一断面を拡大して示す図である。また、図4は、フレキシブルケーブル5の斜視図である。ここで、図3は、図4のA-A断面に対応している。

20

【0019】

まず、図4を参照してフレキシブルケーブル5について説明する。図4に示されるように、フレキシブルケーブル5は、下面にグランドパターン55が形成された誘電体基板54の上面にIC1の電気信号を流す信号線53が形成されるマイクロストリップライン構造を有する。フレキシブルケーブル5は、例えば特性インピーダンスが50Ωの伝送線路となり、高速な電気信号を通す。尚、図4は、IC1の電気信号が差動信号であり、一对の信号線53を備える場合を示している。

【0020】

また、フレキシブルケーブル5は、貫通穴51を備える。貫通穴51は、信号線53の形成された上面からグランドパターン55の形成された下面へと、フレキシブルケーブル5を厚さ方向に貫通する穴である。また、フレキシブルケーブル5にはビア52が設けられており、信号線53の形成された上面にもグランドパターンが形成される。

30

【0021】

次に、図3を参照して実施例1について説明する。ICソケット3(斜線部)は、ばね状に形成された複数種類のピンを有する。基板4と接触する面に設けられたピン31は、ICパッケージ2のパッドと基板4のパッドとを接続する。基板4と接触する面との間にフレキシブルケーブル5の厚さに応じた段差を形成してフレキシブルケーブル5と接触する面には、3種類のピン32、33、34が設けられる。ピン32は、フレキシブルケーブル5の貫通穴51を貫いてICパッケージ2のパッドと基板4のパッドとを接続する。ピン33は、ビア52に接触して、ICパッケージ2のグランドパッドとフレキシブルケーブル5のグランドパターン55とを接続する。ピン34は、信号線53に接触して、ICパッケージ2から出力されるIC1の電気信号をフレキシブルケーブル5に伝える。

40

【0022】

フレキシブルケーブル5はICソケット3と基板4との間に挟まれるように位置して、ICソケット3に設けられたピン33、34によって基板4側へ押し当てられるが、この場合、フレキシブルケーブル5の位置決めを行う必要がある。実施例1では、上記の構成により、ICパッケージ2及びICソケット3を上から押さえ付けて、ピン32と貫通穴51とでフレキシブルケーブル5の位置決めを行うと共に、ピン33、34で信号等の接続を行う。これにより、接続箇所を減らし、高周波特性を損なうことなくIC1とフレキシブルケーブル5との接続を実現することができる。

【0023】

50

図5は、実施例2の一断面を拡大して示す図である。実施例2では、フレキシブルケーブル5は、貫通穴51に代えて、信号線53の形成された上面から下面に形成されたグランドパターン55を露出させる開口56を備える。また、ICソケット3のフレキシブルケーブル5との接触面に設けられたピン35は、開口56によって露出したグランドパターン55に接触して、ICパッケージ2のグランドパッドとフレキシブルケーブル5のグランドパターン55とを接続する。また、実施例2では、ピン35と開口56とでフレキシブルケーブル5の位置決めを行う。すなわち、ピン35は、グランド接続と位置決めとを兼ねる。

【0024】

ICソケット3によるグランド接続に着目すると、図3の実施例1ではビア52を介するため、ピン33とビア52との間、ビア52とグランドパターン55との間、の2つの不連続箇所（反射点）が存在する。一方、実施例2では不連続箇所はピン35とグランドパターン55との間の1箇所となるため、高周波特性の劣化をより低減することができる。

10

【0025】

その他の点は実施例1と同様であるため、図5において、図3と対応する各部に同一の符号を付して、説明を省略する。実施例2の構成によっても、接続箇所を減らし、高周波特性を損なうことなくIC1とフレキシブルケーブル5との接続を実現することができる。

【0026】

図6は、実施例3の一断面を拡大して示す図である。前述の実施例1、2においてICソケット3は、フレキシブルケーブル5の厚さに応じた段差を、基板4との接触面側に備える。一方、図6に示されるように、実施例3においてICソケット3は、フレキシブルケーブル5の厚さに応じた段差を、基板4との接触面の反対側、すなわち、ICパッケージ2の装着面側に備える。

20

【0027】

ICパッケージ2が装着される面との間にフレキシブルケーブル5の厚さに応じた段差を形成してフレキシブルケーブル5と接触する面には、2種類のピン32、36が設けられる。ピン32は、実施例1と同様に、フレキシブルケーブル5の貫通穴51を貫いてICパッケージ2のパッドと基板4のパッドとを接続する。ピン36は、グランドパターン55に接触して、基板4のグランドパッドとフレキシブルケーブル5のグランドパターン55とを接続する。グランドパターン55は、ビア52を介してICパッケージ2のグランドパッドと接続されている。また、信号線53はICパッケージ2の信号パッドに接触している。これにより、ICパッケージ2から出力されるIC1の電気信号の接続が行われる。

30

【0028】

その他の点は実施例1、2と同様であるため、図6において、図3、図5と対応する各部に同一の符号を付して、説明を省略する。実施例3においてフレキシブルケーブル5はICソケット3とICパッケージ2との間に挟まれるように位置して、ICソケット3に設けられたピン36によってICパッケージ2側へ押し当てられる。この場合も、ピン32と貫通穴51とでフレキシブルケーブル5の位置決めが行われる。実施例3の構成によっても、接続箇所を減らし、高周波特性を損なうことなくIC1とフレキシブルケーブル5との接続を実現することができる。

40

【0029】

以上、詳細に説明したように、前記実施例1乃至3を含む実施形態によれば、ICパッケージ2から出力されるIC1の電気信号が、基板4を介することなく高周波特性の良いフレキシブルケーブル5に伝送される。これにより、接続箇所を減らし、高周波特性を損なうことなくIC1とフレキシブルケーブル5とを接続することができ、IC1の電気信号の波形劣化を抑えることができる。また、ピン32と貫通穴51、もしくは、ピン35と開口56、によってフレキシブルケーブル5の位置決めを行うことで、精度良く実装す

50

ることができる。

【0030】

また、ICソケット3のみでICパッケージ2を基板4とフレキシブルケーブル5とに接続することで、基板4上の実装スペースを削減することができる。したがって、基板面積の縮小と部品数の減少とによってコストを削減することができる。

【0031】

電気信号の高速化に伴い、光インターコネクト技術の導入が必要とされてきているサーバシステムに、電気信号の波形劣化なく、省スペースで光インターコネクトモジュールを搭載することが可能となる。

【0032】

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内の種々の改良、変更が可能であることは言うまでもない。

【0033】

例えば、前記実施形態では、フレキシブルケーブル5での接続を例にとって説明したが、フレキシブルケーブル5の代わりに高周波特性の優れたプリント基板（リジッド基板）を用いた光インターコネクトモジュールにも適用可能である。

【0034】

また、ICソケット3はICパッケージ2を、3つもしくはそれ以上の基板に接続するようにしてもよい。

【0035】

実施例1、3において貫通穴51を貫いてフレキシブルケーブル5の位置決めを行うピン32は、ICパッケージ2のパッドと基板4のパッドとを接続するとしたが、これに限らない。ピン32を接続に用いずに位置決めだけに用いるようにしてもよい。

【0036】

尚、フレキシブルケーブル5は他の基板の一例、ピン31は第1ピンの一例、ピン33、34、35、36は第2ピンの一例、ピン32は第3ピンの一例、ピン34は信号ピンの一例、ピン35はグランドピンの一例、である。

【符号の説明】

【0037】

- 1 IC
- 2 ICパッケージ
- 3 ICソケット
- 4 基板
- 5 フレキシブルケーブル
- 6 ドライバIC
- 7 VCSEL
- 8 光導波路
- 31～36 ピン
- 51 貫通穴
- 52 ビア
- 53 信号線
- 54 誘電体基板
- 55 グランドパターン
- 56 開口


10

20


30

40

【 図 1 】




【 図 2 】




【 図 3 】

実施例1




【 図 5 】

実施例2




【 図 4 】

フレキシブルケーブル



【 図 6 】

実施例3



---

フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

**H 0 5 K 1/18 (2006.01)**

Fターム(参考) 5E023 AA04 BB17 BB23 CC22 CC26 DD25 FF07 HH18  
5E024 CA01 CB04  
5E336 AA04 BB02 BB12 BB15 BC34 CC32 CC34 CC58 DD12 DD24  
DD32 EE15 GG11