

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局



(43) 国际公布日
2017年2月23日 (23.02.2017) WIPO | PCT



(10) 国际公布号

WO 2017/028466 A1

(51) 国际专利分类号:
G01B 7/16 (2006.01) G01L 1/18 (2006.01)

(21) 国际申请号:
PCT/CN2016/000370

(22) 国际申请日:
2016年7月8日 (08.07.2016)

(25) 申请语言:
中文

(26) 公布语言:
中文

(30) 优先权:
201510505712.3 2015年8月17日 (17.08.2015) CN

(71) 申请人: 中国科学院地质与地球物理研究所 (INSTITUTE OF GEOLOGY AND GEOPHYSICS, CHINESE ACADEMY OF SCIENCES) [CN/CN]; 中国北京市朝阳区北土城西路 19 号, Beijing 100029 (CN)。

(72) 发明人: 王文 (WONG, Man); 中国香港特别行政区新界西贡山寮厦村 Lot793DD216 段 21 号房, Hong Kong 999077 (CN)。周显良 (CHAU, Kevin); 中国北京市朝阳区北土城西路 19 号, Beijing 100029 (CN)。

(74) 代理人: 北京金之桥知识产权代理有限公司 (BEIJING GOLDEN BRIDGE IP AGENCY CO., LTD.); 中国北京市海淀区知春路 6 号锦秋国际大厦 A 座 608, Beijing 100088 (CN)。


(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

[见续页]

(54) Title: MEMS STRAIN GAUGE CHIP AND MANUFACTURING PROCESS THEREFOR

(54) 发明名称: 一种 MEMS 应变计芯片及其制造工艺



(57) Abstract: An MEMS strain gauge chip comprises a substrate (1), a device portion (2), and a cover plate (3) that are connected to each other. Silicon oxide layers (4) are formed between the substrate (1) and the device portion (2) and between the device portion (2) and the cover plate (3). Recessed portions (5) are formed in the substrate (1) and the cover plate (3) separately. The substrate recessed portion (5) and the cover plate recessed portion (5) are connected and form a cavity. The device portion (2) is located in the cavity. The device portion (2) comprises a bridge portion (21) and a piezoresistive measurement element (23) that is disposed on the bridge portion (21). The strain gauge chip is relatively insensitive to temperature, and therefore can be used in a high temperature environment, and has the features of high detection precision, high reliability, low manufacturing costs, and the like. Also disclosed is a manufacturing method for an MEMS strain gauge chip.

(57) 摘要: 一种 MEMS 应变计芯片, 包括相互连接的衬底(1)、器件部(2)以及盖板(3), 所述衬底(1)与所述器件部(2)之间以及所述器件部(2)与所述盖板(3)之间形成有氧化硅层(4); 所述衬底(1)以及所述盖板(3)上分别形成有凹陷部(5), 衬底凹陷部(5)与盖板凹陷部(5)相连接并形成一空腔, 所述器件部(2)位于所述空腔内; 所述器件部(2)包括桥接部(21)以及压阻测量元件(23), 所述压阻测量元件(23)设置在所述桥接部(21)上。该应变计芯片受温度影响较小, 可以在高温的环境中使用, 而且具有检测精度高、可靠性高、制造成本低等特点。还公开了一种 MEMS 应变计芯片的制造方法。

WO 2017/028466 A1



本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

一种 MEMS 应变计芯片及其制造工艺

技术领域

本发明涉及一种 MEMS 传感器，特别是一种用于检测物体应变的 MEMS 应变计芯片。

背景技术

众所周知，导体的电阻是根据其尺寸而变化的。例如，如果将导体沿着电流方向拉伸的话，电流路径会增加，而基于泊松比，电流通过的横截面面积则会减少。因此，电阻会增加。这种机理被广泛用于检测应变的仪器中。美国专利 US2457616 描述了一种薄片类的应变计，其中包括将导电材料，例如金属制成锯齿形的薄条，并将薄条嵌入到热塑塑料片中。所述薄片被固定在应变表面。应变的变化会导致导电材料的形变，而从测量导电材料的电阻就可以计算出应变的幅度。

在应变计中，电阻的相对变化与长度的相对变化之比通常被称为灵敏系数，其中长度的相对变化是由机械应变造成的。现有的材料中有一类材料的电阻率会随着机械应变而改变。该现象被称为压阻现象。强压阻材料的灵敏系数远远大于形变。由金属或者合金制成的薄片式应变计通常不具有强压阻现象，其灵敏度和精准度也相对较低。此外，金属和合金的抗屈强度也比较低，很容易出现金属疲劳等现象。在多次应变的变化周期后，金属或者合金类的应变计可能会出现检测滞后的问题。

另一种常见的应变计是半导体应变计，例如由单晶硅作为导电材料制成的应变计。硅具有很强的机械强度，并且具有完美的弹性。此外，单晶硅具有很强的压阻效应，使得单晶硅类的应变计的灵敏系数通常是金属或者合金类应变计的十倍以上。尽管单晶硅类应变计有如此多的好处，其缺点在于对温度敏感、

非线性以及相对脆弱。此外，单晶硅是一种各向异性材料，即其压阻效应是有方向性的。为此，硅导体的电阻不仅仅会感应到纵向，即电流方向上的应变，也会感应到在横向和剪边方向上的部分应变。而这样会在硅应变计中产生大量的串扰和测量错误。

现如今，大多数传感器均为微机电系统（Micro-Electro-Mechanical Systems, MEMS）类型的传感器。与集成芯片类似，MEMS 传感器通常是通过对硅晶圆片进行微加工而制成的。鉴于 MEMS 传感器的结构，也有一些用来制造三维细微结构的特殊的制造工艺，例如双面光刻，深度反应离子刻蚀(Deep Reactive Ion Etching)，硅晶圆片键合等等。基于 MEMS 芯片具有成本低，尺寸小，精准性、可靠性、稳定性均比较高的优点，MEMS 传感器现在已经被广泛用于汽车、医疗、工业以及电子产品中。A. A. S. Mohammed, W. A. Moussa, and E. Lou 在 IEEE 传感器期刊（IEEE Sensors Journal, vol. 11, no. 10, pp. 2220-2232, 2011）中发表了一篇《新型压阻 MEMS 应变计的研发以及实验评价》中公开了一种具有多个压阻测量元件的 MEMS 应变计。其中该应变计在检测部附近刻蚀出至少一个槽来减少（但并没有完全消除）串扰，另外该应变计设置了集中应力区域来提高灵敏度。然而，由于 PN 结隔离的局限性，该应变计并不能在高于 150 摄氏度的环境中使用。

为此，在应变计领域中，急需一种能够在高温环境中工作，并且能够检测单轴以及双轴的应变却不会被串扰所影响的 MEMS 应变计。

发明内容

本发明的目的在于克服现有技术的不足，提供一种准确度高、检测范围大、并且受环境影响小的应变计。

一种 MEMS 应变计芯片，包括相互连接的衬底、器件部以及盖板，所述衬底与所述器件部之间以及所述器件部与所述盖板之间形成有氧化硅层；所述衬底以及所述盖板上分别形成有凹陷部，衬底凹陷部与盖板凹陷部相连接并形成一空腔，所述器件部位于所述空腔内；所述器件部包括桥接部以及压阻测量元

件，所述压阻测量元件设置在所述桥接部上。

本发明中的 MEMS 应变计芯片还具有以下附属特征：

所述空腔为真空密封空腔。

所述桥接部的两端与所述空腔的两端相连接。

所述器件部中还包括悬臂梁，所述压阻测量元件设置在所述悬臂梁上。

所述器件部中包括至少一根桥接部以及至少一对悬臂梁，所述桥接部与所述悬臂梁相互平行；每根所述桥接部上形成有两个所述压阻测量元件，每根所述悬臂梁上形成有一个所述压阻测量元件。

所述压阻测量元件相互之间以惠斯登电桥方式相电连接。

所述器件部包括至少两根相互垂直的所述桥接部，每根所述桥接部上形成有两个所述压阻测量元件。

所述器件部中还包括悬臂梁，所述压阻测量元件设置在所述悬臂梁上。

所述压阻测量元件相互之间以惠斯登电桥方式相电连接。

所述压阻测量元件的上下方及侧壁均形成有氧化硅隔离层。

所述压阻测量元件的末端形成有金属触点。

所述应变计芯片为绝缘体上硅结构，包括上硅层、下硅层以及氧化硅埋层，所述下硅层中在特定位置预先形成有空腔；其中，所述衬底位于所述下硅层中，所述器件部位于所述上硅层中，所述上硅层与所述下硅层之间设置有所述氧化硅埋层。

一种 MEMS 应变计芯片的制造工艺，所述制造工艺包括以下步骤：

第一步，在预先加工带有空腔的绝缘体上硅晶圆片的顶面及底面生长或淀积一层氧化硅层；

第二步，通过光刻及离子植入，对所述绝缘体上硅的上硅层进行局部掺杂；降低其电阻值，形成高导电区域；

第三步，通过光刻以及刻蚀，在所述上硅层上刻蚀出多个深至氧化硅埋层的槽；形成多个压阻测量元件；

第四步，在所述槽内生长或淀积一层氧化硅层；

第五步，通过光刻和刻蚀，在所述高导电区域的顶面氧化硅层刻蚀出多个深至所述上硅层的孔；并在所述孔内淀积金属并引出电极；

第六步，利用光刻和刻蚀，对顶面的所述氧化硅层，所述上硅层以及所述氧化硅埋层进行刻蚀出深至下硅层空腔的槽；形成可自由活动的桥接部及悬臂梁；

第七步，将预先加工有凹陷部的盖板硅晶圆片与所述绝缘体上硅硅晶圆片的顶面进行键合；

第八步，通过研磨及划片，将所述已键合的硅晶圆片减厚及分割，形成完整的 MEMS 应变计芯片。

对所述盖板的凹陷部的加工步骤包括：通过光刻和刻蚀，在所述盖板上刻蚀出凹陷部。所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：硅的深度反应离子、反应离子、以及气态的二氟化氩刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。

所述用于湿法腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。

所述用于湿法腐蚀氧化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氟酸或缓冲氢氟酸。

相对于背景技术中所提到的 MEMS 应变计，本发明的 MEMS 应变计芯片具有以下优点：首先，由于传统 MEMS 压阻应变计中压阻测量元件之间是依靠 PN 结隔离的，其截流电流与温度之间的关系为指数关系，当温度提高至 150 摄氏度时，PN 结隔离将会失效。而本发明中的压阻测量元件与衬底之间设置有氧化硅埋层，每个压阻测量元件之间也设置氧化硅来进行绝缘，此外，压阻测量元件顶部上也生长或淀积有氧化硅层。为此，本发明中的每个压阻测量元件是处于上下四周完全绝缘的状态，即使温度升高，本发明中的电隔离也不会失效。其次，在本应变计芯片中，设置在桥接部上的压阻测量元件是用于检测一

个径向方向上的应变。而悬臂梁三面悬空，安置在悬臂梁上的压阻测量元件并不会因为芯片应变而变形，所以设置在悬臂梁上的压阻测量元件可用于消除误差。而将多个压阻测量元件以惠斯登电桥的方式进行连接可以消除许多的共模误差。因此本应变计芯片的检测精准度更高。再次，优选地，由衬底和盖板相互连接后形成的空腔为真空的密封空腔。而器件部的主要测量元件均设置在该空腔中。所以外界温度的波动对本应变计芯片的影响较小，而且外部异物也无法接触到测量元件。进一步的增加了本应变计芯片的可靠性。此外，应变计芯片整体采用硅作为原料，一方面解决了各种材料之间因热胀冷缩系数不同而导致的失配问题。另一方面通过 MEMS 制造流程也使得成本较低。

附图说明

图 1 为应变计芯片的三维立体示意图。

图 2 为将图 1 的应变计芯片的盖板打开及顶面的氧化硅移除后的三维立体示意图。

图 3 为沿图 2 中 AA' 线剖视的三维立体图。

图 4 为应变计芯片中第一实施例的器件部的俯视图。

图 5 为应变计芯片中的压阻测量元件的一种蜿蜒设计方案。

图 6 为应变计芯片中第二实施例的器件部的俯视图。

图 7 为应变计芯片中压阻测量元件电路连接示意图。

图 8 为应变计芯片制造工艺的第一步、第二步示意图。

图 9 为应变计芯片制造工艺的第三步、第四步示意图。

图 10 为应变计芯片制造工艺的第五步、第六步示意图。

图 11 为应变计芯片制造工艺的第七步、第八步示意图。

衬底 1、器件部 2、盖板 3、氧化硅层 4、凹陷部 5、上硅层 6、下硅层 7、金属触点 8、掺杂区 9、槽 10；
桥接部 21、悬臂梁 22、压阻测量元件 23、恒流电源 24。

具体实施方式

下面将结合实施例以及附图对本发明加以详细说明，需要指出的是，所描述的实施例仅旨在便于对本发明的理解，而对其不起任何限定作用。

参照图 1、图 2、以及图 3，按照本发明提供的一种 MEMS 应变计芯片，包括相互连接的衬底 1、器件部 2、以及盖板 3。其中，衬底 1 与器件部 2 之间形成有氧化硅层 4；器件部 2 与盖板 3 之间也形成有氧化硅层 4。衬底 1 以及盖板 3 中还分别形成有相互对应的凹陷部 5。凹陷部 5 相互连接后形成一密封的空腔，器件部 2 位于所述空腔内。在图 4、图 5 和图 6 中，所述空腔的面积由虚线示处。优选地，所述 MEMS 应变计芯片采用绝缘体上硅结构，其中包括上硅层 6、下硅层 7 和氧化硅层 4。其中衬底 1 位于所述下硅层 7 中，并预先形成有凹陷部 5，器件部 2 形成于上硅层 6 中。上硅层 6 与下硅层 7 之间形成有氧化硅层 4，该氧化硅层 4 也被称为氧化硅埋层，其用于电隔离上硅层 6 和下硅层 7。采用绝缘体上硅结构去除了因为各种不同材料的热胀冷缩系数不同而产生的误差。此外，优选地，所述衬底 1 以及盖板 3 的凹陷部 5 所形成的空腔为真空密封空腔，从而防止了外界异物以及温度波动对压阻测量元件 23 的影响。而器件部 2 与盖板 3 之间的氧化硅层 4 上设置有金属触点 8，所述金属触点 8 与器件部 2 中的压阻测量元件 23 相电连接。此外，器件部 2 处于压阻测量元件 23 以外的其它部分亦有一个用来接地的电子触点 8 相电连接，而外部电路以及其它电子元件也只与电子触点 8 相电连接，进一步地减少了对压阻测量元件 23 的干扰。

图 1 至 4 展示了本应变计芯片的第一种实施例，其中，所述器件部 2 包括一根桥接部 21 和两根悬臂梁 22。桥接部 21 和悬臂梁 22 上均形成有压阻测量元件 R1 至 R4。正如图 4 所示，桥接部 21 上形成有两个压阻测量元件 R2 和 R4，而两根悬臂梁 22 上分别设置有压阻测量元件 R1 和 R3，其中，桥接部 21 和两根悬臂梁 22 之间的区别在于两根悬臂梁 22 之间形成有刻蚀的槽 10，从而将两根悬臂梁 22 相互断开。也就是说，两根悬臂梁 22 分别为三面悬空状态。

优选地，每个压阻测量元件的四周均形成有氧化硅层 4，并且每个压阻测量元件的顶部和底部分别由氧化硅层 4 进行隔离。从而防止压阻测量元件之间的电串扰。理论上说，在应变计芯片没有应变的情况下，四个压阻测量元件 R1 至 R4 的电阻值应当是基本相同的。

参照图 2 至 4，所述压阻测量元件 R1 至 R4 为 U 形，每个压阻测量元件的两端及 U 形拐弯处均形成有掺杂区。所述掺杂区 9 是根据器件部 2 的性质来确定是 P+ 掺杂区还是 N+ 掺杂区的，例如，如果器件部 2 为 P 型，则掺杂区 9 为 P+ 掺杂区。如果器件部 2 为 N 型，则掺杂区 9 为 N+ 掺杂区。由于器件部 2 的硅电阻率大约为 $0.1 \Omega\text{-cm}$ ，而掺杂区 9 的电阻率大约为 $0.01 \Omega\text{-cm}$ ，在每个压阻测量元件的末端及 U 形拐弯处设置掺杂区 9 局部降低了压阻测量元件的电阻值，形成高导电区域，使得每个压阻测量元件的总电阻值只略多于两根横向位于非掺杂区的电阻值。在检测应变的过程中，两根位于非掺杂区中的部分电阻的变化是最大的，通过设置掺杂区 9 来降低部分区域的电阻值提高了本应变计的检测精准度。当然，压阻测量元件的几何设计并不只限于 U 形，亦可以是由多个 U 形部分串联组合而成的蜿蜒设计，图 5 所示的就是采用了由两个 U 形部分串联组合而成的压阻测量元件的一种蜿蜒设计方案。

参照图 1 至 3，在使用本应变计芯片时，应变计芯片会通过胶黏剂粘结到需要检测应变的物体表面。通常是使用专门为粘结应变计的树脂胶黏剂或者无机高温胶黏剂来固定所述应变计芯片，而且胶黏剂的厚度较薄，从而能够将物体表面所感受到的应变传输到应变计芯片上，并导致应变计芯片产生与被检测物体表面同样的形变。而且应变计芯片的厚度也比较薄，以防止应变计芯片干扰到物体所受到的应变。由于悬臂梁 22 为三面悬空，受应变计芯片的各种应变影响较少，形成在悬臂梁 22 上的压阻测量元件 R1 和 R3 的电阻值变化则不大。相反，桥接部 21 因其两端与所述应变计芯片内所述空腔两边的侧壁相连接，直接感受到应变计芯片沿桥接部 21 方向的正应变，压阻测量元件 R2 和 R4 的电阻值则会产生变化。根据欧姆定律 $V=IR$ ，当电流通过压阻测量元件 R2 和 R4，

并且 R2 和 R4 的电阻值产生变化时，R2 和 R4 的电压也会相应的产生变化。电子电路可以根据检测 R2 和 R4 的电压来计算出应变的幅度。根据硅的压阻特性，R2 和 R4 的电阻值变化与检测到的应变接近线性关系。然而，影响压阻测量元件的电阻值的因素不仅限于应变，其他因素，例如周围环境温度的变化也会导致压阻测量元件电阻值的变化。为此，在本方案中，所述压阻测量元件 R1 和 R3 主要是用于温度补偿，从而减少由外界温度导致的测量误差。

此外，优选地，参照图 7，压阻测量元件 R1 至 R4 是以惠斯登电桥的形式来进行电连接，并由一恒流电源 24 来供电。通过测量点 V+ 和点 V- 两点之间的电压则可以计算出相应的应变。在没有应变的情况下，压阻测量元件 R1 至 R4 的电阻值基本相同，测量点 V+ 和 V- 之间的电压基本为零。而当应变使得 R2 和 R4 的电阻产生变化时，V+ 和 V- 之间也会产生一定的电压。惠斯登电桥的连接方式主要消除了共模误差。例如，当温度产生变化时，四个压阻测量元件 R1 至 R4 所产生的电阻变化是相同的，所以在没有应变的情况下，V+ 和 V- 两点之间的电压依旧为零。所述惠斯登电桥可以由恒压电源或者恒流电源来驱动，但优选地，由恒流电源所激励的惠斯登电桥还有如下优点：硅的压阻效应的负温度系数中的一部分会被电阻的正温度系数所抵消，从而整体降低了由温度造成的误差比例系数。而通过测量测量点 Vb 的电桥电压可以计算出相应的温度信息，可以进一步对环境温度导致的误差进行补偿。

参照图 1 及图 3，优选地，本应变计芯片的尺寸为：长度大约为 2.5 毫米，宽度大约为 1.5 毫米，厚度大约为 0.6 毫米，而空腔的尺寸大约为：1 毫米长，0.5 毫米宽，0.1 毫米高其中器件部 2 的厚度大约为 20 微米。本尺寸一方面在使用过程中不会干扰物体所感受到的应变。另一方面，在制造过程时，一块普通的 8 英寸硅晶圆片可以制造出数千至一万多个应变计芯片，使得本应变计芯片的制造成本非常的低。然而，以上的尺寸数据仅为本发明的一种示例，而非对本发明保护范围的限制。本领域的技术人员完全可以根据其具体需求来对该尺寸进行修改。

通过采用绝缘体上硅结构、将器件部 2 设置在由衬底 1 和盖板 3 的凹陷部 5 形成的真空空腔中以及对每一个压阻测量元件 23 的上下四周用氧化硅 4 进行隔离，使得本应变计芯片的检测精准度和可靠性得到提高，并且本应变计芯片可以在高达 250 摄氏度的高温中工作，并且可以检测正负 0.2% 范围的应变。

图 4 展示了本应变计芯片的一种实施例，在该实施例中，由于器件部 2 中只形成有一跟桥接部 21，所以只能检测单轴上沿桥接部 21 方向上的正应变。

图 6 展示了本应变计芯片的第二种实施例，本实施例中的器件部 2 中包括两根相互垂直的桥接部 21，以及四根悬臂梁 22。同样地，形成于悬臂梁 22 上的压阻测量元件 23 用于消除温度带来的检测误差。而桥接部 21 上的四个压阻测量元件 23 则用于测量双轴两个垂直方向上的正应变。

有关硅压阻效应值得注意的是，电阻变化的幅度是与掺杂离子的类型、掺杂离子的浓度以及晶体方向都息息相关，其中，掺杂离子的类型包括 P 型或者 N 型。而由于单晶硅为各向异性的物质，晶体方向的不同也会导致电阻变化幅度的不同。导致电阻变化幅度的各项因素在 Y. Kanda 在 IEEE 电子器件期刊中（IEEE Transactions on Electron Devices, vol. ED-29, no. 1, pp. 64-70, 1982）所发表的《对硅的压阻系数的图解》一文中有详细的解释。优选地，本发明中的晶体方向应当是使得硅的压阻特性最大化的方向。其中一种做法是：如果器件部 2 是 P 型硅，则将器件部 2 设置在{100}晶体平面上，同时将压阻测量元件 23 设置在<110>晶体方向上。另外一种 P 型硅片的设置方法为：将器件部 2 设置在{110}晶体平面上，同时将压阻测量元件 23 设置在<110>或<111>方向上。又如器件部 2 是 N 型硅，则将器件部 2 设置在{100}晶体平面上，同时将压阻测量元件 23 设置在<100>晶体方向上。另外一种 N 型硅片的设置方法为：将器件部 2 设置在{110}晶体平面上，同时将压阻测量元件 23 设置在<100>方向上。如此的摆放方向的另一个优点在于：所有剪切压阻系数均为零，使得即使在测量过程中桥接部 21 和悬臂梁 22 上承受有剪切应变，压阻测量元件 23 也对剪切应变不敏感，从而减少了本应变计的误差。当然，技术人员也可以根据 Y. Kanda

的描述另行优选及设置器件部 2 和压阻测量元件 23 的方向。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

接下来，参照图 8 至图 11 对本应变计芯片的制造工艺进行进一步的描述。本工艺适用于本应变计中第一种和第二种实施例所展示的结构，其中，采用了在特定位置带有空腔 5 的绝缘体上硅结构，包括上硅层 6，氧化硅埋层 4 以及下硅层 7，所述空腔 5 位于下硅层 7 中。这种带有空腔的绝缘体上硅结构一般都是通过硅-硅键合制造而成的：先在下硅层硅晶圆片的特定位置和图案形成特定深度的凹陷，再将表面上形成有氧化硅层的上硅层硅晶圆片键合到上面，最后把上硅层研磨减厚到特定的厚度，形成带有空腔的绝缘体上硅硅晶圆片。故此，本制作工艺是采用带有空腔的绝缘体上硅硅晶圆片作为原材料，之后再作包括以下的加工步骤：

第一步，对在特定位置带有空腔的绝缘体上硅硅晶圆片进行高温氧化处理，在其顶面及底面形成一层氧化硅层 4，或者利用化学气相沉积法（Chemical Vapor Deposition）淀积一层氧化硅层 4。

第二步，在所述绝缘体上硅硅晶圆片的顶面上涂覆光刻胶，之后按照特定图案对所述顶面进行曝光，并用显影剂将已曝光的光刻胶去除，及将未经曝光的光刻胶烘烤。这样被曝光的图案就会显现出来。再用离子注入技术，并通过能量控制，使离子有足够的能量穿越未被光刻胶覆盖的顶面氧化硅层而植入上硅层里，同时，在被光刻胶覆盖的地方，离子却被挡于光刻胶层当中。这样就可以对所述绝缘体上硅的上硅层 6 进行局部掺杂，形成掺杂区 9，从而降低该区域的电阻值，形成高导电区域；其中，如果上硅层 6 为 P 型，则使用 P 型掺杂离子，例如硼。如果上硅层 6 为 N 型，则使用 N 型掺杂离子，例如磷。最后将

所有光刻胶去除。除了上述离子注入技术之外，亦可以使用杂质高温扩散技术来进行局部掺杂。

第三步，在所述绝缘体上硅片的顶面进行光刻，再用反应离子或等离子干法刻蚀、或氢氟酸腐蚀、对顶面氧化硅层 4 进行局部刻蚀，从而在顶面形成多个深至上硅层 6 的槽 10。之后，利用深度反应离子刻蚀或其它干法或湿法刻蚀，进一步将槽 10 中的上硅层 6 刻蚀至氧化硅埋层 4。从而形成多个压阻测量元件 23。

第四步，利用高温氧化或化学气相沉积法在所述槽 10 中生长或沉积一层氧化硅隔离层 4。至此，压阻测量元件上下四周各方均被氧化硅绝缘层包裹。

第五步，利用光刻技术，再用反应离子或等离子干法刻蚀、或氢氟酸腐蚀、对顶面氧化硅层 4 进行局部刻蚀，从而在顶面形成多个深至所述上硅层 6 中掺杂区 9 的孔，并在所述孔中及整个硅晶圆片顶面沉积金属，再利用光刻及金属腐蚀，引出金属电极图案。

第六步，利用光刻技术，再用反应离子或等离子干法刻蚀、或氢氟酸腐蚀，对顶面氧化硅层 4 进行局部刻蚀，从而在顶面形成深至上硅层 6 的槽 10。之后再用深度反应离子刻蚀或其它干法或湿法刻蚀，进一步将槽 10 中的上硅层 6 刻蚀至氧化硅埋层 4。然后，利用反应离子或等离子干法刻蚀进一步将槽 10 中的氧化硅埋层 4 刻穿，直至下硅层 7 的空腔 5。最后再用等离子干法刻蚀将光刻胶去除，从而形成被释放的桥接部及悬臂梁。

第七步，将预先有凹陷加工的盖板硅晶圆片与所述绝缘体上硅片的顶面进行真空键合，形成密封的真空空腔。其中的键合技术可以为硅-硅直接键合、共熔键合、焊烧键合、或阳极键合。

第八步，通过研磨及划片，将所述已键合的硅晶圆片减厚及分割，形成完整的 MEMS 应变计芯片。

其中，所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法

刻蚀，所述干法刻蚀包括：硅的深度反应离子、反应离子、以及气态的二氟化氩刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。

所述用于湿法腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。

所述用于湿法腐蚀氧化硅层的腐蚀剂为氢氟酸或缓冲氢氟酸。

本发明的应变计芯片采用了将测量元件设置在真空的空腔中，大大减少了外界环境因素和异物对本应变计芯片的影响。也增强了本应变计芯片的可靠性和检测精准度。此外，将每一个压阻测量元件包裹在一层氧化硅层 4 中，使得每个压阻测量元件之间相互隔离，减少了压阻测量元件之间的串扰和误差。这种隔离方式也使得本应变计芯片可以在高温环境中进行检测。再次，将压阻测量元件以惠斯登电桥的方式进行电连接能够减少由外界因素导致的共模误差，也降低了温度对应变计芯片检测精准度的影响。而通过采用绝缘体上硅晶圆片来制作本应变计芯片，一方面绝缘体上硅晶圆片为成熟技术，价格低廉。另一方面也解决了各种材料之间因热胀冷缩系数不同而导致的失配问题。而正如上文所提到的，一块普通的 8 英寸硅晶圆片可以制造数千至一万多个应变计芯片，从此也可以看出本应变计芯片的制造成本低的特点。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

权利要求书

1、一种 MEMS 应变计芯片，包括相互连接的衬底、器件部以及盖板，其特征在于：所述衬底与所述器件部之间以及所述器件部与所述盖板之间形成有氧化硅层；所述衬底以及所述盖板上分别形成有凹陷部，衬底凹陷部与盖板凹陷部相连接并形成一空腔，所述器件部位于所述空腔内；所述器件部包括桥接部以及压阻测量元件，所述压阻测量元件设置在所述桥接部上。

2、如权利要求 1 所述的应变计芯片，其特征在于：所述桥接部的两端与所述空腔的两端相连接。

3、如权利要求 1 所述的应变计芯片，其特征在于：所述器件部中还包括悬臂梁，所述压阻测量元件设置在所述悬臂梁上。

4、如权利要求 2 或 3 所述的应变计芯片，其特征在于：所述器件部中包括至少一根桥接部以及至少一对悬臂梁，所述桥接部与所述悬臂梁相互平行；每根所述桥接部上形成有两个所述压阻测量元件，每根所述悬臂梁上形成有一个所述压阻测量元件。

5、如权利要求 4 所述的应变计芯片，其特征在于：所述压阻测量元件相互之间以惠斯登电桥方式相电连接。

6、如权利要求 1 所述的应变计芯片，其特征在于：所述器件部包括至少两根相互垂直的所述桥接部，每根所述桥接部上形成有两个所述压阻测量元件。

7、如权利要求 6 所述的应变计芯片，其特征在于：所述器件部中还包括悬臂梁，所述压阻测量元件设置在所述悬臂梁上。

8、如权利要求 7 所述的应变计芯片，其特征在于：所述压阻测量元件相互之间以惠斯登电桥方式相电连接。

9、如权利要求 3 或 7 所述的应变计芯片，其特征在于：所述压阻测量元件的上下方及侧壁均形成有氧化硅隔离层。

10、如权利要求 1 所述的应变计芯片，其特征在于：所述压阻测量元件的末端形成有金属触点。

11、如权利要求 1 所述的应变计芯片，其特征在于：所述应变计芯片为绝缘体上硅结构，包括上硅层、下硅层以及氧化硅埋层，所述下硅层中形成有空腔；其中，所述衬底位于所述下硅层中，所述器件部位于所述上硅层中，所述上硅层与所述下硅层之间设置有所述氧化硅埋层。

12、如权利要求 11 所述的应变计芯片，其特征在于：所述器件部是设置在{100}晶体平面上的 P 型硅，所述压阻测量元件设置在<110>晶体方向上。

13、如权利要求 11 所述的应变计芯片，其特征在于：所述器件部是设置在{100}晶体平面上的 N 型硅，所述压阻测量元件设置在<100>晶体方向上。

14、如权利要求 11 所述的应变计芯片，其特征在于：所述器件部是设置在{110}晶体平面上的 P 型硅，所述压阻测量元件设置在<110>或<111>晶体方向上。

15、如权利要求 11 所述的应变计芯片，其特征在于：所述器件部是设置在{110}晶体平面上的 N 型硅，所述压阻测量元件设置在<100>晶体方向上。

16、如权利要求 11 所述的应变计芯片，其特征在于：所述器件部是设置在{111}晶体平面上的 P 型硅。

17、一种 MEMS 应变计芯片的制造工艺，其特征在于：所述制造工艺包括以下步骤：

第一步，在预先加工带有空腔的绝缘体上硅晶圆片的顶面及底面生长或淀积一层氧化硅层；

第二步，通过光刻及离子植入，对所述绝缘体上硅的上硅层进行局部掺杂；形成高导电区域；

第三步，通过光刻以及刻蚀，在所述上硅层上刻蚀出多个深至氧化硅埋层的槽；形成多个压阻测量元件；

第四步，在所述槽内生长或淀积一层氧化硅层；

第五步，通过光刻和刻蚀，在所述高导电区域的顶面氧化硅层刻蚀出多个深至所述上硅层的孔；并在所述孔内淀积金属并引出电极；

第六步，利用光刻和刻蚀，对顶面的所述氧化硅层，所述上硅层以及所述氧化硅埋层进行刻蚀出深至下硅层空腔的槽；形成可自由活动的桥接部及悬臂梁；

第七步，将预先加工有凹陷部的盖板硅晶圆片与所述绝缘体上硅硅晶圆片的顶面进行键合；

第八步，通过研磨及划片，将所述已键合的硅晶圆片减厚及分割，形成完整的 MEMS 应变计芯片。

18、根据权利要求 17 所述的 MEMS 应变计芯片的制造工艺，其特征在于：对所述盖板的凹陷部的加工步骤包括：通过光刻和刻蚀，在所述盖板上刻蚀出凹陷部。

19、根据权利要求 17 所述的 MEMS 应变计芯片的制造工艺，其特征在于：所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：硅的深度反应离子、反应离子、以及气态的二氟化氩刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。

20、根据权利要求 17 所述的 MEMS 应变计芯片的制造工艺，其特征在于：所述用于湿法腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。

21、根据权利要求 17 所述的 MEMS 应变计芯片的制造工艺，其特征在于：所述用于湿法腐蚀氧化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氟酸以及缓冲氢氟酸。




图 1




图 2




图 3





图 4






图 6






图 7




第一步




第二步

图 8




第三步




第四步

图 9




第五步




第六步

图 10



第七步



第八步

图 11

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2016/000370

A. CLASSIFICATION OF SUBJECT MATTER

G01B 7/16 (2006.01) i; G01L 1/18 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G01B; G01L; B81B; B81C

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNTXT; CNABS; VEN; CNKI: MEMS, concave, cantilever beam, piezoresist+, bridge, silicon oxide, strain, cavity, mems

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 105241369 A (WANG, Wen), 13 January 2016 (13.01.2016), claims 1-21	1-21
PX	CN 105241600 A (INSTITUTE OF GEOLOGY AND GEOPHYSICS, CHINESE ACADEMY OF SCIENCES), 13 January 2016 (13.01.2016), claims 1-16 and 20-24	1-21
Y	CN 102583232 A (GENERAL ELECTRIC CO.), 18 July 2012 (18.07.2012), description, paragraphs 1, 19-32 and 31, and figures 1-8	1-3, 6-8, 10-16
Y	CN 104817053 A (SEIKO EPSON CORPORATION), 05 August 2015 (05.08.2015), description, paragraphs 72-77, 140-143, 150 and 154, and figures 1-5	2, 6
Y	CN 103708406 A (CHINA JILIANG UNIVERSITY), 09 April 2014 (09.04.2014), description, paragraphs 1 and 10, and figures 1-2	3, 7
A	CN 104089642 A (ZHEJIANG UNIVERSITY OF TECHNOLOGY), 08 October 2014 (08.10.2014), the whole document	1-21
A	CN 101248340 A (GENERAL ELECTRIC CO.), 20 August 2008 (20.08.2008), the whole document	1-21

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 30 September 2016 (30.09.2016)	Date of mailing of the international search report 18 October 2016 (18.10.2016)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer WANG, Lei Telephone No.: (86-10) 62085734

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2016/000370**C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 104819790 A (SEIKO EPSON CORPORATION), 05 August 2015 (05.08.2015), the whole document	1-21
A	US 7861575 B2 (KOREA ELECTRONICS TELECOM.), 04 January 2011 (04.01.2011), the whole document	1-21

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2016/000370

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 105241369 A	13 January 2016	None	
CN 105241600 A	13 January 2016	None	
CN 102583232 A	18 July 2012	KR 20120067306 A JP 2012127966 A US 7998777 B1 CN 102583232 B DE 102011056484 B4 IE 20110548 A1 DE 102011056484 A1	25 June 2012 05 July 2012 16 August 2011 06 November 2013 22 January 2015 20 June 2012 21 June 2012
CN 104817053 A	05 August 2015	US 2015217989 A1 JP 2015145801 A	06 August 2015 13 August 2015
CN 103708406 A	09 April 2014	None	
CN 104089642 A	08 October 2014	None	
CN 101248340 A	20 August 2008	US 2007052046 A1 US 7622782 B2 JP 5342236 B2 EP 1920229 B1 KR 101296031 B1 CN 101248340 B KR 20080031969 A AT 532044 T WO 2007024911 A3 WO 2007024911 A2 EP 1920229 A2 JP 2009506323 A SG 139997 B SG 139997 A1 IN 200801129 P1	08 March 2007 24 November 2009 13 November 2013 02 November 2011 12 August 2013 14 November 2012 11 April 2008 15 November 2011 14 June 2007 01 March 2007 14 May 2008 12 February 2009 31 August 2010 28 March 2008 04 July 2008
CN 104819790 A	05 August 2015	US 2015219515 A1 JP 2015143635 A	06 August 2015 06 August 2015
US 7861575 B2	04 January 2011	US 2009151429 A1 KR 20090064693 A	18 June 2009 22 June 2009

国际检索报告

国际申请号

PCT/CN2016/000370

A. 主题的分类

G01B 7/16(2006.01)i; G01L 1/18(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G01B; G01L; B81B; B81C

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNTXT;CNABS;VEN;CNKI:MEMS, 桥, 氧化硅, 腔, 凹, 应变, 压阻, 悬臂梁, piezoresist+, bridge, silicon oxide, strain, cavity, mems

C. 相关文件

类型*	引用文件, 必要时, 指明相关段落	相关的权利要求
PX	CN 105241369 A (王文) 2016年 1月 13日 (2016 - 01 - 13) 权利要求1-21	1-21
PX	CN 105241600 A (中国科学院地质与地球物理研究所) 2016年 1月 13日 (2016 - 01 - 13) 权利要求1-16, 20-24	1-21
Y	CN 102583232 A (通用电气公司) 2012年 7月 18日 (2012 - 07 - 18) 说明书第1、19-32、31段, 附图1-8	1-3, 6-8, 10-16
Y	CN 104817053 A (精工爱普生株式会社) 2015年 8月 5日 (2015 - 08 - 05) 说明书第72-77, 140-143、150、154段, 图1-5	2, 6
Y	CN 103708406 A (中国计量学院) 2014年 4月 9日 (2014 - 04 - 09) 说明书第1、10段, 附图1-2	3, 7
A	CN 104089642 A (浙江工业大学) 2014年 10月 8日 (2014 - 10 - 08) 全文	1-21
A	CN 101248340 A (通用电气公司) 2008年 8月 20日 (2008 - 08 - 20) 全文	1-21

 其余文件在C栏的续页中列出。 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2016年 9月 30日

国际检索报告邮寄日期

2016年 10月 18日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
中国北京市海淀区蓟门桥西土城路6号 100088

受权官员

王蕾

传真号 (86-10) 62019451

电话号码 (86-10) 62085734

国际检索报告

国际申请号

PCT/CN2016/000370

C. 相关文件

类型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 104819790 A (精工爱普生株式会社) 2015年 8月 5日 (2015 - 08 - 05) 全文	1-21
A	US 7861575 B2 (KOREA ELECTRONICS TELECOMM) 2011年 1月 4日 (2011 - 01 - 04) 全文	1-21

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/000370

检索报告引用的专利文件		公布日 (年/月/日)		同族专利		公布日 (年/月/日)	
CN	105241369	A	2016年 1月 13日		无		
CN	105241600	A	2016年 1月 13日		无		
CN	102583232	A	2012年 7月 18日	KR	20120067306	A	2012年 6月 25日
				JP	2012127966	A	2012年 7月 5日
				US	7998777	B1	2011年 8月 16日
				CN	102583232	B	2013年 11月 6日
				DE	102011056484	B4	2015年 1月 22日
				IE	20110548	A1	2012年 6月 20日
				DE	102011056484	A1	2012年 6月 21日
CN	104817053	A	2015年 8月 5日	US	2015217989	A1	2015年 8月 6日
				JP	2015145801	A	2015年 8月 13日
CN	103708406	A	2014年 4月 9日		无		
CN	104089642	A	2014年 10月 8日		无		
CN	101248340	A	2008年 8月 20日	US	2007052046	A1	2007年 3月 8日
				US	7622782	B2	2009年 11月 24日
				JP	5342236	B2	2013年 11月 13日
				EP	1920229	B1	2011年 11月 2日
				KR	101296031	B1	2013年 8月 12日
				CN	101248340	B	2012年 11月 14日
				KR	20080031969	A	2008年 4月 11日
				AT	532044	T	2011年 11月 15日
				WO	2007024911	A3	2007年 6月 14日
				WO	2007024911	A2	2007年 3月 1日
				EP	1920229	A2	2008年 5月 14日
				JP	2009506323	A	2009年 2月 12日
				SG	139997	B	2010年 8月 31日
				SG	139997	A1	2008年 3月 28日
				IN	200801129	P1	2008年 7月 4日
CN	104819790	A	2015年 8月 5日	US	2015219515	A1	2015年 8月 6日
				JP	2015143635	A	2015年 8月 6日
US	7861575	B2	2011年 1月 4日	US	2009151429	A1	2009年 6月 18日
				KR	20090064693	A	2009年 6月 22日