



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I614860 B

(45) 公告日：中華民國 107 (2018) 年 02 月 11 日

(21) 申請案號：103135050

(22) 申請日：中華民國 103 (2014) 年 10 月 08 日

(51) Int. Cl. : H01L23/48 (2006.01)

H01L21/60 (2006.01)

(71) 申請人：李明芬 (中華民國) (TW)

新竹縣湖口鄉大湖路 130 巷 45 號

(72) 發明人：李明芬 (TW)

(74) 代理人：洪堯順；侯德銘

(56) 參考文獻：

TW 200531247A1

TW 201212181A1

TW 201340263A

審查人員：徐雨弘

申請專利範圍項數：6 項 圖式數：10 共 25 頁


(54) 名稱

一種半導體引線鍵合結構及其製程

(57) 摘要

一種半導體引線鍵合結構及其製程，主要是採用本發明之蓋板鍵合(cover bonding)引線方式，包括至少一基島(paddle)及位於基島周圍的數引腳，引腳焊墊的位置是高於該基島；至少一晶粒，該晶粒黏固在該基島，該晶粒頂面具有數導電接點；一蓋板，底面具由金屬層所構成的數獨立線路，每一線路具有與之相連的數焊墊，該蓋板覆蓋於該晶粒與數接腳上，每一線路由該焊墊透過錫料與相對應之該晶粒的導電接點與該引腳之引腳焊墊作電性連接；藉此，本發明是由蓋板鍵合引線取代習用錫線鍵合引線或覆晶封裝方式。

指定代表圖：



符號簡單說明：

- 11 . . . 基島
- 12 . . . 引腳
- 121 . . . 引腳錫墊
- 2 . . . 晶粒
- 21 . . . 導電接點
- 3 . . . 蓋板
- 31 . . . 線路
- 32 . . . 錫墊
- 4 . . . 錫料

第四圖

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

一種半導體引線鍵合結構及其製程

【技術領域】

本發明為半導體封裝技術中之引線鍵合的技術領域，尤其指一種採用蓋板鍵合(cover bonding)引線，主要利用一蓋板覆蓋於至少一晶粒及數引腳，由該蓋板表面線路作為引線鍵合的電性連接。

【先前技術】

傳統半導體封裝製程中，晶粒與數引腳的鍵合引線，主要採鉚線鍵合(wire bonding)引線，從打金線與細鋁線開始，之後有銅片與粗鋁線，繼之為大量的銅線與鋁帶鍵合。最近幾年廠商則大力推展覆晶(flip chip)封裝方式的鍵合引線。覆晶鍵合引線方式可以得到最短的引線，對產品性能有著很顯著的提升。不過覆晶製程有其一定的限制，針對需高散熱的晶片，此種製程並無法達到需求。

【發明內容】

本發明主要目的係提供一種採用蓋板鍵合(cover bonding)引線之半導體引線鍵合結構及其製程，能運用於採用導線架之半導體封裝製程，當晶粒黏固於導線架之基島(paddle)，之後採用表面已佈線的蓋板覆蓋於晶粒及數引腳上，由鉚料黏固並作電性連接，如此即成為本發明所稱之蓋板鍵合引線技術，後續作業再進行注膠封裝就能成為一成品，本發明能提升半導體

的品質及降低生產成本。

為達上述之目的，本發明結構包括：至少一基島及位於周圍的數引腳，引腳焊墊的位置是高於該基島；至少一晶粒，該晶粒黏固在該基島，該晶粒頂面具有數導電接點；一蓋板，底面具由金屬層所構成數獨立線路，每一線路具有與之相連的數焊墊，該蓋板覆蓋於該晶粒與數接腳上，每一線路由該焊墊透過錫料與相對應之該晶粒的導電接點與該引腳焊墊相電性連接。

再者，本發明之製程包括：提供完成佈線之一導線架、一蓋板、至少一晶粒，其中該蓋板表面具由金屬層所構成數獨立線路，每一線路具有與之相連的焊墊；該晶粒頂面具有數導電接點；該導線架具有至少一基島及數引腳，其中該引腳之引腳焊墊的位置是高於該基島；將至少一晶粒粘固於該導線架相對應的基島；將該蓋板覆蓋於該晶粒及該導線架的引腳上，每一線路由該焊墊透過錫料與相對應之該晶粒的導電接點與該引腳焊墊接觸；進入迴焊爐或烤箱進行迴焊或固化，完成蓋板與晶粒、引腳的電性連接。

運用本發明之結構與製程，與傳統錫線鍵合(wire bonding)引線相較，本發明具有下列幾項優點：

- 一、本發明一次銲接所有的線，效率提升，尤其當需要線數越多，優勢彰顯更加明顯。
- 二、本發明引線相較於錫線方式短，可提升產品電性能。
- 三、蓋板線路是佈線於表面，所以沒有塑封時，因沖線所造成不同電性的線碰觸造成失效的問題。

- 四、製程中檢驗或運送過程，若採用鉚線鍵合引線方式容易被碰觸而造成塌線的問題，本發明採蓋板鍵合引線並無此問題。
- 五、在相同產出量的情形下，本發明所使用的設備投資低且產出時間短。
- 六、本發明蓋板鍵合方式在覆蓋銲接後即完成與晶粒、接腳的電性連接，容易進行模組化的封裝及大量的生產。
- 七、本發明容易在同一封裝結構中，能讓數晶粒採堆疊式結構。

另外運用本發明之結構與製程，與習用覆晶(flip chip)封裝相較，本發明具有下列幾項優點：

- 一、本發明採用採蓋板鍵合引線散熱性優於覆晶封裝。
- 二、設備投入遠低於覆晶封裝所需投入的資金。
- 三、產出的速率本發明較覆晶封裝快。
- 四、半導體結構中若晶粒需採堆疊方式，本發明更具有優勢。
- 五、承載晶粒之基島若有極性時，覆晶封裝無法達成。

以下配合圖式及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。

【圖式簡單說明】

第一圖為本發明封裝製程的流程示意圖；

第二 A~二 E 圖為對應本發明製程之功率半導體封裝結構的示意圖；

第三 A~三 D 圖為對應本發明製程之半導體結構封裝的示意圖；

第四圖為本發明半導體結構之示意圖；

第五圖為本發明運用於功率半導體結構的立體圖；

第六 A 圖為本發明蓋板之第二種實施例的剖面圖；

第六 B 圖為本發明蓋板之第三種實施例的剖面圖；

第六 C 圖為本發明蓋板之第四種實施例的剖面圖；

第七 A 圖為本發明第二種實施例的半導體封裝結構示意圖；

第七 B 圖為本發明第二種實施例的半導體注膠封裝結構示意圖；

第八 A 圖為本發明第三種實施例的半導體封裝結構示意圖；

第八 B 圖為本發明第三種實施例的半導體注膠封裝結構示意圖；

第九圖為本發明蓋板運用於功率半導體封裝之立體圖；

第十圖為本發明運用於具數基島之半導體封裝的分解圖。

【實施方式】

本發明為一種半導體引線鍵合結構及其製程，主要是採用本發明之蓋板鍵合(cover bonding)引線作為晶粒與數引腳的電性連接，該晶粒並固定於導線架的基島上，由於本發明可適用於各種不同的半導體結構。本發明的描述方式，是以第一圖的半導體封裝流程圖為主，再配合兩種不同的半導體結構輔助說明，第二 A~二 E 圖為功率半導體的封裝結構示意圖，第三 A~三 D 圖為一般半導體的封裝結構示意圖。如圖所示，本發明半導體封裝步驟包括：

步驟 101：提供完成佈線之一導線架 1、至少一晶粒 2、以及一蓋板 3；其中該蓋板 3 至少一表面具由金屬層所構成數獨立線路 31，每一線路 31 具有與之相連的鐳墊 32；該晶粒 2 頂面具有數導電接點 21；該導線架 1 具有至少一基島 11 以及數引腳 12，其中引腳鐳墊 121 的位置是高於該基島 11；另外

該導線架 1 在封裝初期數引腳 12 及基島 11 會由支撐件 13 作連接；

步驟 102：將至少一晶粒 2 粘固於該導線架 1 相對應的基島 11；如第二 B 圖及第三 B 圖；

步驟 103：將蓋板 3 具有線路 31 的表面覆蓋於該晶粒 2 及該導線架 1 之引腳 12 上，如第二 C 圖及第三 C 圖；每一線路由該焊墊 32 透過錫料 4 與相對應之該晶粒 2 的導電接點 21 與該引腳焊墊 121 相接觸，如第二 D 圖及第三 D 圖所示。

步驟 104：進入迴焊爐或烤箱進行迴焊或固化，完成蓋板與晶粒、引腳的電性連接。

另外，在上述圖二 C 及圖三 D 中，爲了方便說明，是於圖面中該蓋板 3 上繪製出線路 31，但事實上在已佈線的該蓋板 3 表面，非鍵合區域表面皆做絕緣的處理(表面佈上防錫絕緣膜，線路 31 被隱藏)，只有該焊墊 32(例如錫點或錫接區域)才裸露出來。

另外後續半導體封裝方式即與習用方式相類似，例如進行注膠封裝作業、切斷與數引腳 12 相連的支撐件 13...等，故後續作業即不再詳加描述，最後注膠封裝完成的功率半導體如第二 E 圖所示，而第三 D 圖則爲另一種半導體封裝後的剖面圖。

本發明的技術特徵在於：該晶粒 2 與引腳 12 是藉由所覆蓋的該蓋板 3 完成電性連接，本發明人將此稱之蓋板鍵合(cover bonding)引線技術，而且生產過程中是採用一般常見的導線架 1 作爲晶粒 2 的載具，故仍能沿用舊有的設備。在引線鍵合作業中，本發明採用蓋板鍵合(cover bonding)引線取代習用的錫線鍵合(wire bonding)引線，具有引線鍵合效率高、提升產品電

性、注膠塑封時不會造成不同引線接觸而短路情形、設備投資低、模組化容易…等優勢。

接著就運用本發明製程所構成之半導體結構作一說明，如第四圖所示，其結構包括有：

至少一基島 11 及位於周圍的數引腳 12，該引腳 12 之引腳焊墊 121 的位置是高於該基島 11；

至少一晶粒 2，該晶粒 2 黏固在該基島 11，該晶粒 2 頂面具有數導電接點 21；

一蓋板 3，表面具由金屬層所構成的數獨立線路 31，每一線路 31 具有與之相連的數焊墊 32，該蓋板 3 覆蓋於該晶粒 2 與數接腳 12 上，每一線路由該焊墊 32 透過錫料 4 與相對應之該晶粒 2 的導電接點 21 與該引腳焊墊 121 相電性連接。

另外如第五圖所示，為本發明運用於功率半導體之立體圖。其架構與前述實施相同。結構包括有基島 11、數引腳 12、晶粒 2、以及蓋板 3，封膠區域則以假想線示意。在本實施例中，由於該基島 11 具有極性，該基島 11 具有一與之相連的引腳 12A，而該晶粒 2 是透過錫料與基島 11 相電性連接。

在上述實施例中，該蓋板 3 具有焊墊 32 區域是呈一平面狀，但並不以此為限。以下分別就不同的實施例，配合如第六 A ~ 六 C 圖作一說明：該蓋板 3 於焊墊 32 的所在位置可呈內凹狀（如第六 A 圖）或略為凸起狀（如第六 B 圖。若為內凹狀，則有助於錫料 4 融化時填充於其中，增加電性連接效果。而若為凸起狀，也有助錫料 4 融化後增加與焊墊 32 的接觸面積，如此亦有助於電性連接。

再者，該蓋板 3 的焊墊 32 所在位置亦可為貫穿的孔 33(如第六 C 圖)，孔內壁具有金屬層。使蓋板 3 底層的線路能延伸至頂層，以利該蓋板 3 的線路更容易佈置並且也可用於以後晶粒堆疊時的佈線之用

本發明之該蓋板 3 的材料包括矽基板、金屬基板、陶瓷基板、預包封基板、單層式印刷電路板、以及多層式印刷電路板。各種材料在使用上亦具有不同的優勢。如第七 A 及七 B 圖所示，為本發明另一實施例圖，分別為注膠封裝前後狀態的示意圖。在本實施例中，數晶粒 2 採堆疊式分佈於該蓋板 3 上下兩側，此時該蓋板 3 為一多層式電路板，頂面及底面皆分佈著相關線路。故該晶粒 2 係能透過錫料 4 安裝於該蓋板 3 頂面位置，透該蓋板 3 多層式線路達到電性傳輸。如此一來，本發明之設計亦有助於晶粒採堆疊式結構。

如第八 A 及八 B 圖所示，為晶粒堆疊式結構的的另一實施例，分別為為注膠封裝前後狀態的示意圖。在本實施例中，位上層的該晶粒 2 是採錫線鍵合方式與蓋板 3 作電性連接，而第七 A 圖則採覆晶(flip chip)作電性連接。由此可知，運用本發明之設計能讓數晶粒採堆疊式結構，其堆疊後的電性連接方式具多項組合與變化，以利模組化生產。

另外當蓋板 3 為金屬基板時，如第九圖，可於局部形區域形成一絕緣層 34，再於絕緣層 34 上形成線路 31 及焊墊 32。如此運用於功率半導體中，該蓋板 3 本身的金屬是與晶粒 2 源極接觸，線路 31 則與閘極接觸，藉此降低導通電阻，增加導通電流及增加散熱能力，能讓此類功率半導體發揮最佳的功效。

如第十圖所示，為本發明應用另一種半導體結構的分解圖，在本實施例

中該導線架 1 具有數個基島 11，每一基島 11 具有至少一晶粒 2 固定於上，並由單一個該蓋板 3 覆蓋於數晶粒 2 及數接腳 12 上，完成構件之間的電性連接。由此可知，本發明能廣泛地應用於不同的半導體結構中。

以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施例之範圍。即凡依本發明申請專利範圍所作的均等變化及修飾，皆為本發明之專利範圍所涵蓋。

【符號說明】

步驟	101
步驟	102
步驟	103
步驟	104
導線架	1
基島	11
引腳	12
引腳鉚墊	121
晶粒	2
導電接點	21
蓋板	3
線路	31
鉚墊	32
孔	33

絕緣層 34

鍍料 4

發明摘要

※ 申請案號： 103135050

※ 申請日： 103/10/08

※IPC 分類： H01L 23/48 (2006.01)
H01L 21/60 (2006.01)

【發明名稱】(中文/英文)


一種半導體引線鍵合結構及其製程

【中文】


一種半導體引線鍵合結構及其製程，主要是採用本發明之蓋板鍵合 (cover bonding) 引線方式，包括至少一基島 (paddle) 及位於基島周圍的數引腳，引腳焊墊的位置是高於該基島；至少一品粒，該晶粒黏固在該基島，該晶粒頂面具有數導電接點；一蓋板，底面具由金屬層所構成的數獨立線路，每一線路具有與之相連的數焊墊，該蓋板覆蓋於該晶粒與數接腳上，每一線路由該焊墊透過錫料與相對應之該晶粒的導電接點與該引腳之引腳焊墊作電性連接；藉此，本發明是由蓋板鍵合引線取代習用錫線鍵合引線或覆晶封裝方式。

【英文】


圖式




第一圖




第二B圖




第二A圖




第二C圖




第二E圖



第二D圖




第三A圖




第三B圖


第三C圖




第三D圖




第四圖




第五圖




第六A圖




第六B圖




第六C圖




第七B圖




第七A圖




第八B圖



第八A圖



第九圖



第十圖

【代表圖】

【本案指定代表圖】：第（四）圖。

【本代表圖之符號簡單說明】：

基島	11
引腳	12
引腳錫墊	121
晶粒	2
導電接點	21
蓋板	3
線路	31
錫墊	32
錫料	4

申請專利範圍

1.一種半導體引線鍵合結構，包括：

至少一基島及位於周圍的數引腳，該引腳之引腳焊墊的表面位置是高於該基島；

至少一晶粒，該晶粒黏固在該基島的上表面，該晶粒頂面具有數導電接點；

一蓋板，其朝下的表面具由金屬層所構成數獨立線路，每一線路具有與之相連的數焊墊，該蓋板覆蓋於該晶粒與數接腳上，每一線路由與之相連的焊墊透過錫料與相對應之該晶粒的導電接點與該引腳焊墊作電性連接，該半導體至少須由該蓋板、該晶粒以及該基島所構成的三層結構，且該引腳連接於該蓋板。

2.如申請專利範圍第 1 項所述之半導體引線鍵合結構，其中該蓋板之焊墊為為平面、內凹狀、凸起狀等其中至少一種。

3.如申請專利範圍第 1 項所述之半導體引線鍵合結構，其中該蓋板之焊墊具有貫穿的孔，孔內壁具有導電金屬層。

4.如申請專利範圍第 1 項所述之半導體引線鍵合結構，其中該蓋板至少包括矽基板、金屬基板、陶瓷基板、預包封基板、單層式印刷電路板、以及多層式印刷電路板等其中至少一種。

5.如申請專利範圍第 1 項所述之半導體引線鍵合結構，其中至少一晶粒採堆疊式安裝於該蓋板上。

6.一種半導體引線鍵合製程，步驟包括：

提供完成佈線之一導線架、一蓋板、至少一晶粒，其中該蓋板的下表面

具由金屬層所構成數獨立線路，每一線路具有與之相連的焊墊，該晶粒頂面具有數導電接點，該導線架具有至少一基島及數引腳，該引腳之引腳焊墊的位置是高於該基島；

將至少一晶粒由上而下粘固於該導線架相對應的基島的上表面，使該晶粒的數導電接點朝上；

將該蓋板由上而下覆蓋於該晶粒及該導線架的引腳上，每一線路由該焊墊透過錫料與相對應之該晶粒的導電接點與該引腳焊墊相電性連接；以及

進入迴焊爐或烤箱進行迴焊或固化，完成該蓋板與晶粒、引腳的電性連接，使該半導體至少由該蓋板、該晶粒以及該基島所構成的三層結構，且該引腳連接於該蓋板。