# (19) 日本国特許庁(JP)

(51) Int.C1.

# (12) 特 許 公 報(B2)

FI

(11)特許番号

特許第3943896号 (P3943896)

(45) 発行日 平成19年7月11日(2007.7.11)

(24) 登録日 平成19年4月13日 (2007.4.13)

(,			
GO9G 3/30	<b>(2006.01)</b> G09G	3/30	Z
GO9G 3/36	<b>(2006.01)</b> GO9G	3/36	
GO9G 3/20	<b>(2006.01)</b> GO9G	3/20 €	S 1 2 D
GO2F 1/133	<b>(2006.01)</b> G09G	3/20 €	S 1 1 A
HO4N 5/66	<b>(2006.01)</b> GO9G	3/20 €	321M
			請求項の数 7 (全 22 頁) 最終頁に続く
(21) 出願番号	特願2001-331442 (P2001-331442)	(73) 特許権者	皆 302020207
(22) 出願日	平成13年10月29日 (2001.10.29)		東芝松下ディスプレイテクノロジー株式会
(65) 公開番号	特開2002-251160 (P2002-251160A)		社
(43) 公開日 平成14年9月6日(2002.9.6)			東京都港区港南4-1-8
審査請求日 平成16年10月26日 (2004.10.26)		(74)代理人	100101823
(31) 優先権主張番号 特願2000-328716 (P2000-328716)			弁理士 大前 要
(32) 優先日	平成12年10月27日 (2000.10.27)	(74) 代理人	100117293
(33) 優先権主張国	日本国(JP)		弁理士 板東 義文
(31) 優先権主張番号	特願2000-384840 (P2000-384840)	(72)発明者	南野 裕
(32) 優先日 平成12年12月19日 (2000.12.19)			大阪府門真市大字門真1006番地 松下
(33) 優先権主張国 日本国 (JP)			電器産業株式会社内
( ) 22		(72) 発明者	千田 耕司
前置審査			大阪府門真市大字門真1006番地 松下
WARE			電器産業株式会社内
			man to the state of the state o
			最終頁に続く

## (54) 【発明の名称】表示装置

# (57)【特許請求の範囲】

## 【請求項1】

画素スイッチング素子と画素電極とを有する単位画素がマトリクス状に配列された表示 部と、

走査線に走査信号を供給する走査側駆動回路と、

信号線に画像信号を供給する信号側駆動回路と、

基準電源電圧を入力し、基準電源電圧から前記走査側駆動回路および前記信号側駆動回 路の駆動用電源電圧を生成し、この駆動用電源電圧を前記走査側駆動回路および前記信号 側駆動回路に供給する電源回路と、を備え、

前記画素スイッチング素子は、絶縁性基板上に形成された多結晶シリコン半導体で構成 される薄膜トランジスタであり、前記電源回路は、チャージポンプ方式の電源回路であり

更に、この電源回路は、多結晶シリコン半導体で構成され、前記絶縁性基板上に一体的 に形成された内蔵回路であり、

前記表示部は液晶表示部であり、

前記各単位画素は、一方の電極が前記画素電極に接続される電圧制御容量と、この電圧 制御容量の他方の電極に接続され補償電圧信号を供給する電圧制御容量配線とを有し、

前記電圧制御容量配線は、それぞれ前記画素への書き込み終了後に前記補償電圧信号の 電位を変化させて画素電極の電位を変調させる補償電圧印加用駆動回路に接続され、

前記電源回路は、前記走査側駆動回路および前記信号側駆動回路の駆動用電源電圧に加

えて、前記補償電圧印加用駆動回路に供給する駆動用電源電圧をも生成し、 前記電圧制御容量の容量値をCsとすると、Csが以下の第1式を満たし、

 $Cs = (Vbias / Vepp) \cdot Ctot ... (1)$ 

(但し、Vbiasは補償電圧の変化による画素電圧の変化、Veppは補償電圧信号の電圧振幅、Ctotは電圧制御容量と寄生容量と液晶容量の総和である。)

前記補償電圧信号の電圧振幅 V eppが、前記電源回路に入力された基準電源電圧の n 倍 ( n は自然数とする) で表され、このとき n は、1 n 4 の範囲に設定されている表示装置。

## 【請求項2】

前記表示部は、EL素子の発光により表示を行うEL表示部であり、このEL表示部の単位画素は、前記画素スイッチング素子および前記画素電極に加えて、EL素子への電流量を制御する電流制御素子を有し、この電流制御素子は、前記絶縁性基板上に形成された多結晶シリコン半導体で構成される薄膜トランジスタである請求項1記載の表示装置。

# 【請求項3】

前記走査信号の電圧振幅 V gppは前記基準電源電圧のm倍(mは自然数とする)とされ、このときのmの値は、該mの値がp - 1 (pは自然数)のとき、前記単位画素に画像信号を書き込むことができず、かつ、該mの値が、pおよびp+1のとき、共に前記単位画素に画像信号を書き込むことができる場合に、前記pの値に設定されている請求項1記載の表示装置。

# 【請求項4】

前記走査側駆動回路および前記信号側駆動回路は、多結晶シリコン半導体で構成され、前記絶縁性基板上に一体的に形成された内蔵回路である請求項1記載の表示装置。

## 【請求項5】

前記信号側駆動回路は単結晶シリコン半導体で形成され、前記走査側駆動回路は多結晶シリコン半導体で形成され、前記絶縁性基板上に一体的に形成された内蔵回路である請求項 1 記載の表示装置。

## 【請求項6】

前記走査側駆動回路、前記信号側駆動回路および補償電圧印加用駆動回路は、多結晶シリコン半導体で構成され、前記絶縁性基板上に一体的に形成された内蔵回路である請求項1記載の表示装置。

## 【請求項7】

前記走査側駆動回路および前記信号側駆動回路に制御信号を供給するレベルシフタ回路 を有し、

このレベルシフタ回路は、多結晶シリコン半導体で形成され、前記絶縁性基板上に一体的に形成された内蔵回路である請求項 1 記載の表示装置。

## 【発明の詳細な説明】

# [0001]

## 【発明の属する技術分野】

本発明は、携帯電話機の表示部等に好適に実施することができる表示装置に関する。

### [0002]

# 【従来の技術】

液晶表示装置は、薄型・軽量で低消費電力であるという特徴を有している。そのため、近年、ラップトップパソコンやノートパソコン用の液晶ディスプレイ、更に携帯電話機等の 携帯情報端末の情報表示部に広く使用されている。

このような従来の液晶表示装置は、外部の電源回路から液晶表示パネル内の駆動回路に必要な電源電圧を供給するように構成されていた。具体的に説明すると、従来の電源回路は、図21示すように、基準電圧をトランスを含む昇圧回路140により高電圧とし、この高電圧を直列接続された複数の抵抗(分圧抵抗)を備える分圧回路141により分圧し、各分圧点からそれぞれボルテージホロワー142を介して液晶表示素子を駆動するための複数の駆動電圧V1~V3(例えばV3=15、V2=5、V=-3)を生成している。

30

20

50

## [0003]

# 【発明が解決しようとする課題】

従って、上記従来例では、以下の問題があった。

- 1 トランスを含む昇圧回路の変換効率が悪いために、この部分での消費電力が増加するという問題があった。
- 2 また、昇圧した高電圧を直列接続された複数の分圧抵抗により分圧して希望する複数の駆動電圧を得るため、分圧抵抗での無駄な電力消費を本質的に伴なうものであった。
- 3 また、電源回路が外部回路であるため、液晶表示パネルの駆動回路との接続での信頼性が劣っていた。

#### [0004]

本発明の目的は、上記課題を解決し、電源回路と駆動回路との接続の信頼性を向上するとともに、消費電力を格段に低減するようにした表示装置を提供することである。

### [0005]

# 【課題を解決するための手段】

上記課題を解決するため、本発明のうち請求項1記載の発明は、画素スイッチング素子と画素電極とを有する単位画素がマトリクス状に配列された表示部と、走査線に走査信号を供給する走査側駆動回路と、信号線に画像信号を供給する信号側駆動回路と、基準電源電圧を入力し、基準電源電圧から前記走査側駆動回路および前記信号側駆動回路の駆動用電源電圧を生成し、この駆動用電源電圧を前記走査側駆動回路および前記信号側駆動回路に供給する電源回路と、を備え、前記画素スイッチング素子は、絶縁性基板上に形成された多結晶シリコン半導体で構成される薄膜トランジスタであり、前記電源回路は、チャージポンプ方式の電源回路であり、更に、この電源回路は、多結晶シリコン半導体で構成され、前記絶縁性基板上に一体的に形成された内蔵回路である。

## [0006]

上記の如くチャージポンプ方式の電源回路を用いることにより、従来例のような分圧回路が不要となり、分圧回路等での電力ロスを低減できるとともに、電圧変換効率の優れた電源回路を備えた低消費電力の液晶表示装置を実現することが可能となる。

また、電源回路を、絶縁性基板上に一体的に形成することにより、外付けの電源回路において生じる接続不良がなくなり、信頼性が向上する。また、製造コストの低減を図ることができる。

## [0007]

本発明において、前記表示部は液晶表示部である。

### [0009]

本発明において、前記各単位画素は、一方の電極が前記画素電極に接続される電圧制御容量と、この電圧制御容量の他方の電極に接続され補償電圧信号を供給する電圧制御容量配線とを有し、前記電圧制御容量配線は、それぞれ前記画素への書き込み終了後に前記補償電圧信号の電位を変化させて画素電極の電位を変調させる補償電圧印加用駆動回路に接続され、前記電源回路は、前記走査側駆動回路および前記信号側駆動回路の駆動用電源電圧に加えて、前記補償電圧印加用駆動回路に供給する駆動用電源電圧をも生成する。

### [0010]

上記構成により、デジタル画像信号に基づいて、独立容量結合駆動方式で表示を行う液晶表示装置が実現される。そして、駆動方式として、独立容量結合駆動方式を用いることにより、消費電力の低減を図ることが可能となる。

# [0011]

本発明において、前記電圧制御容量の容量値を C sとすると、 C sが以下の第 1 式を満たす。

 $Cs = (Vbias / Vepp) \cdot Ctot ... (1)$ 

但し、Vbiasは補償電圧の変化による画素電圧の変化、Veppは補償電圧信号の電圧振幅、Ctotは電圧制御容量と寄生容量と液晶容量の総和である。

## [0012]

10

20

30

上記第1式を満たすように、Csを設定すれば、最小の電圧振幅で液晶を最適に駆動することが可能となる。従って、消費電力を一層低減することが可能となる。

#### [0013]

本発明において、前記補償電圧信号の電圧振幅 Veppが、前記電源回路に入力された基準電源電圧の n倍(nは自然数とする)で表され、このとき nは、1 n 4の範囲に設定されている。

#### [0014]

上記構成により、リーク電流の増大を抑え、且つ高開口率の液晶表示装置を実現できる。

## [0015]

請求項2に記載の発明は、請求項1記載の表示装置であって、前記表示部は、EL素子の発光により表示を行うEL表示部であり、このEL表示部の単位画素は、前記画素スイッチング素子および前記画素電極に加えて、EL素子への電流量を制御する電流制御素子を有し、この電流制御素子は、前記絶縁性基板上に形成された多結晶シリコン半導体で構成される薄膜トランジスタであることを特徴とする。

請求項 $\underline{3}$ に記載の発明は、請求項 $\underline{1}$ に記載の表示装置であって、前記走査信号の電圧振幅 $\underline{V}$  gppは前記基準電源電圧のm倍(mは自然数とする)とされ、このときのmの値は、該mの値がp-1(p は自然数)のとき、前記単位画素に画像信号を書き込むことができず、かつ、該mの値が、p およびp+1 のとき、共に前記単位画素に画像信号を書き込むことができる場合に、前記p の値に設定されていることを特徴とする。

### [0016]

上記構成により、画素スイッチング素子をONさせ、画像信号を書き込むことができ、しかも、走査信号を最小電圧振幅に設定することができる。これにより、液晶を十分に駆動でき、且つ消費電力の低減が図れることになる。

## [0035]

請求項<u>4</u>記載の発明は、請求項1記載の表示装置であって、前記走査側駆動回路および前記信号側駆動回路は、多結晶シリコン半導体で構成され、前記絶縁性基板上に一体的に 形成された内蔵回路であることを特徴とする。

### [0036]

このように周辺駆動回路をすべて内蔵駆動回路とすることにより、消費電力を大幅に削減することができ、また、表示装置全体の軽量・薄型化を図ることができる。

## [0037]

請求項<u>5</u>記載の発明は、請求項1記載の表示装置であって、前記信号側駆動回路は単結晶シリコン半導体で形成され、前記走査側駆動回路は多結晶シリコン半導体で形成され、前記絶縁性基板上に一体的に形成された内蔵回路であることを特徴とする。

# [0038]

上記構成により、信号側駆動回路を多結晶シリコン半導体で形成された内蔵回路とするよりも、トランジスタの膜<u>厚</u>が大きくなって容量を小さくでき、信号側駆動回路での消費電力を低減することができる。

# [0039]

請求項<u>6</u>記載の発明は、請求項<u>1</u>記載の表示装置であって、前記走査側駆動回路、前記信号側駆動回路および補償電圧印加用駆動回路は、多結晶シリコン半導体で構成され、前記絶縁性基板上に一体的に形成された内蔵回路であることを特徴とする。

## [0040]

このように周辺駆動回路をすべて内蔵駆動回路とすることにより、消費電力を大幅に削減 することができ、また、表示装置全体の軽量・薄型化を図ることができる。

# [0041]

請求項<u>7</u>記載の発明は、請求項1記載の表示装置であって、前記走査側駆動回路および前記信号側駆動回路に制御信号を供給するレベルシフタ回路を有し、このレベルシフタ回路は、多結晶シリコン半導体で形成され、前記絶縁性基板上に一体的に形成された内蔵回路であることを特徴とする。

20

30

40

#### [0042]

上記構成により、更に、表示装置全体の軽量・薄型化を図ることができる。

#### [0043]

## 【発明の実施の形態】

## (実施の形態1)

図1は本発明に係る液晶表示装置を備えた携帯電話機1の電気的構成を示すブロック図である。図1において、2は電話機能プログラムを実行することにより、携帯電話機各部の動作を制御するCPU(中央処理装置)である。3は通信部であり、この通信部3はアンテナ4に接続され、送信信号の変調および受信信号の復調機能を有する。5はランダムアクセスメモリ(RAM)であり、このRAMは、例えばユーザ設定データなどの記憶用メモリである。6はリードオンリメモリ(ROM)であり、このROM6にはCPU2が実行する送信や受信の各種電話機能プログラムなどが予め格納されている。7は音声処理部であり、この音声処理部7は通信部3で復調された送話用の音声信号を圧縮符号化し、CPU2の制御下で、通信部3を通じて送信可能にしている。10はテンキーやファンクションキー等を備えた操作部である。11は液晶表示装置であり、この液晶表示装置11では電話機能のメニュや、テンキーやファンクションキーなどの操作に応じた表示がなされる

#### [0044]

12はバッテリであり、このバッテリ12からの直流電源は電源回路13に与えられ、携帯電話機各部(液晶表示装置11を除く)に必要な駆動電圧を生成して、携帯電話機各部に供給している。

## [0045]

なお、液晶表示装置11は、後述するように、バッテリ12が直接接続されており、液晶表示装置11内の電源回路により液晶表示装置11内の駆動回路に必要な駆動電圧を生成して供給するように構成されている。

## [0046]

図2は液晶表示装置11の回路図である。この液晶表示装置11は、容量結合駆動方式を採用したアクティブマトリクス型液晶表示装置である。液晶表示装置11は、液晶表示部20と、走査線SLに走査信号を供給する走査側駆動回路21と、信号線GLに画像信号を供給する信号側駆動回路22と、補償電圧印加用信号配線26に補償電圧を供給する電源回路24と、外部から供給される低振幅の制御信号を各駆動回路21,22,23に供給するる電源回路24と、外部から供給される低振幅の制御信号を各駆動回路21,22,23に供給するで使用可能な高振幅の制御信号に変換して各駆動回路21,22,23に供給するレベルシフタ25回路とを有する。液晶表示部20は、マトリクス状に配置された複数の走査線の上と複数の信号線Sと、マトリクス状に配置された単位画素45を有する。単位画素45は、画素電極Mと、画素電極Mに接続された画素スイッチング素子Trと、容量結合駆動を行うための電圧制御容量Csとを有する。電圧制御容量Csの一方の電極は、面素電極Mに接続されている。前記画素スイッチング素子Trは、多結晶シリコン半導体で構成された薄膜トランジスタ(TFT)である。

### [0047]

走査側駆動回路 2 1 において、 2 1 a は転送クロック入力端子、 2 1 b はスタートパルス入力端子、 2 1 c はシフトレジスタである。また、補償電圧印加用駆動回路 2 3 において、 2 3 a は転送クロック入力端子、 2 3 b はスタートパルス入力端子、 2 3 c はシフトレジスタである。また、信号側駆動回路 2 2 において、 2 2 a は転送クロック入力端子、 2 2 b はスタートパルス入力端子、 2 2 c はシフトレジスタ、 2 2 d は画像信号入力端子、 2 2 e はトランスファーゲート素子である。

### [0048]

また、Vcは対向基板上に形成された対向電極電位、28はガラスから成るアクティブ基

10

20

30

40

20

30

40

50

板、27はアクティブ基板28と対向基板との間に保持された液晶層である。

## [0049]

なお、本実施の形態1では、電源回路24、走査側駆動回路21、補償電圧印加用駆動回路23、信号側駆動回路22およびレベルシフタ回路25は、いずれも多結晶シリコン半導体で構成されており、前記画素スイッチング素子Trの製造プロセス時に同時にアクティブ基板28に一体的に作り込まれた内蔵回路である。

#### [0050]

図3にこの液晶表示装置の駆動方法における駆動波形図を示す。図3において、Vg1,Vg2は第1および第2の走査信号、Vsは画像信号、Vdは画素電極電位、Vcは対向電極電位である。走査信号Vg1はスイッチング素子4をオンにする電位(Vgt)とオフにする電位(Vgb)からなる。また、補償電圧信号Vg2は2値のバイアス電位(Ve(+),Ve(-))からなる。この容量結合駆動方法では、対向電極は一定とされ、ソース電極にオフセットを加えることにより、突き抜け電圧による電位 Vを補償している。また、容量結合駆動方法を用いることにより、画像信号電圧を低くすることができ、信号側駆動回路22での消費電力を低減することができる。

#### [0051]

液晶表示部20の画素スイッチング素子Trは、走査側駆動回路21から走査線GLに印加される走査信号Vg1がオン電位(Vgt)である期間だけオン状態となる。このとき信号側駆動回路22から信号線SLに伝達された画像信号Vsが、オン状態のスイッチング素子Trを介して画素電極Mに印加される。走査信号Vg1がオフ電位(Vgb)に変化してスイッチング素子Trがオフ状態になると、画素電極電位Vdは液晶容量および電圧制御容量Csによって保持されるが、電圧制御容量Csおよび補償電圧印加用信号配線26を介して補償電圧印加用駆動回路23から与えられる補償電圧信号Vg2の電位に応じてシフトする。一画面の描画が終わり次のフレームになると、画像信号Vsはその中心電位Vscに対して極性が反転し、同様の動作が繰り返される。このようにして、容量結合駆動方式による表示が行われる。

## [0052]

ここで、注目すべきは、本実施の形態における各駆動回路 2 1 , 2 2 , 2 3 は、その駆動電圧が基準電源電圧 V DDの整数倍とされていることである。即ち、電源回路 2 4 は、チャージポンプ方式の電源回路で構成され、基準基準電源電圧 V DDに基づいて V DDの整数倍の駆動用電源電圧に変換して各駆動回路 2 1 , 2 2 , 2 3 に駆動用電源電源を供給するように構成されている。

### [0053]

図4はチャージポンプ方式の電源回路24の具体的な回路図であり、図5は電源回路のチャージポンプ動作原理を説明するための図である。本実施の形態1では、電源回路24は、基準電源電圧VDDから3種類の駆動電圧V1,V2,V3を生成している。この電源回路24は、図4に示すように、3つのチャージポンプ回路CP1,CP2,CP3を有している。チャージポンプ回路CP1は基準電圧Vinを2倍昇圧する回路であり、チャージポンプ回路CP3は基準電圧Vinを6倍昇圧する回路であり、チャージポンプ回路CP3は基準電圧Vinを6倍昇圧する回路であり、チャージポンプ回路CP3は基準電圧Vinを・2倍昇圧する回路である。そして、チャージポンプ回路CP1により2倍昇圧された駆動電圧V1は、信号側駆動回路22に供給される。チャージポンプ回路CP2により6倍昇圧された駆動電圧V2は、走査側駆動回路21および補償電圧印加用駆動回路23に供給される。動電圧V3は、走査側駆動回路23に供給される。

### [0054]

ここで、図5を参照して、チャージポンプ回路の昇圧原理について簡単に説明する。なお、3倍昇圧を例に挙げて説明する。先ず、スイッチSW1,SW3がONで、スイッチSW2がOFFされると、基準電圧VinがコンデンサC1に印加され、コンデンサC1はその端子間電圧がVDDになるまで充電される。次いで、スイッチSW2,SW4,SW6がONで、スイッチSW1,SW3,SW5がOFFされると、コンデンサC2にはコンデ

30

40

50

ンサ C 1 の充電電圧 V DDと基準電圧 V DDの和 2 V DDが印加され、コンデンサ C 2 はその端子間電圧が 2 V DDになるまで充電される。次いで、スイッチ S W 1 , S W 5 , S W 7 が O N で、スイッチ S W 2 , S W 3 , S W 4 , S W 6 が O F F されると、コンデンサ C 3 にはコンデンサ C 2 の充電電圧 2 V DDと基準電圧 V DDの和 3 V DDが印加され、コンデンサ C 3 はその端子間電圧が 3 V DDになるまで充電される。従って、コンデンサ C 3 の端子間電圧を出力電圧とすれば、基準電圧の 3 倍昇圧された電圧を出力することができることになる。このような原理に基づき、チャージポンプ回路 C P 1 は、基準電圧 V DDを 2 倍昇圧し、チャージポンプ回路 C P 2 は基準電圧 V DDを 6 倍昇圧する。

#### [0055]

なお、本実施の形態では、基準電圧 V DD = 1 . 8 V とし、 V 1 = 3 . 6 V 、 V 2 = 1 0 . 10 8 V 、 V 3 = - 3 . 6 V とされている。

#### [0056]

このようなチャージポンプ方式の電源回路 2 4 を用いることにより、従来例のような分圧 回路が不要となり、分圧回路等での電力ロスを低減できるとともに、電圧変換効率の優れ た電源回路を備えた低消費電力の液晶表示装置を実現することが可能となる。また、上記 したように電源回路 2 4 を基板 2 8 に一体的に形成することにより、外付けの電源回路に おいて生じる接続不良がなくなり、信頼性が向上するとともに、製造コストの低減を図る ことができる。

また、このような電源回路 2 4 を使用することにより、容量結合駆動方式を採用するアクティブマトリクス型液晶表示装置において、電圧制御容量の値を最適値とし、且つ走査信号の電圧振幅を液晶の駆動できる範囲内で最小の電圧振幅として、消費電力を一層低減することが可能となる。

# [0057]

以下、具体的に説明する。

## (1)電圧制御容量の最適化

本実施の形態に係る液晶表示装置においては、電圧制御容量 Csは以下の第1式によって 決定されている。

 $Cs = (Vbias / Vepp) \cdot (Ctot) \dots (1)$ 

ここで、Veppは補償電圧の電圧振幅、Vbiasは補償電圧の変化による画素電圧の変化、Ctotは液晶容量Clcとトランジスタの寄生容量Cgdと電圧制御容量Csの総和である。

## [0058]

ここで、補償電圧印加用回路 2 3 の電源は、基準電源電圧 V DDの整数倍とされているため、補償電圧の電圧振幅 V epp(図 6 参照)は基準電源電圧 V DDの n 倍、即ち、 V epp = n・V DD (但し、n は自然数である)となる。従って、上記第 1 式は以下の式で表せる。Cs = (V bias / V DD)・(C tot)・(1 / n) …(2)

ここで、本実施の形態ではnが1 n 4の範囲に設定されている。これにより、開口率を大きくとり、且つリーク電流の増大を抑え、表示特性の向上した液晶表示装置を構成することができる。以下にその理由について詳述する。

### [0059]

先ず、上記第1式の導入について説明する。液晶を駆動するに際して、V biasは液晶の最小電圧振幅 V sppを考慮すると、図 6 に示す範囲となる。そして、本発明のような容量結合駆動方式では、補償電圧 V eppを電圧制御容量の一方の電極から印加することにより、信号線に必要な振幅を液晶の振幅電圧(V spp)と同じに設定できるものである。従って、V biasは V bias = (Cs / C tot)・V eppとなる。この式を変形し、上記第1式が導かれる。そして、上記第1式から導かれる第2式を満たすように C sを設定すれば、液晶を最適に駆動できる。

## [0060]

しかしながら、第2式の条件下でnを任意の値とする、即ち、Csを任意の値とすると、以下のような問題が生じる。即ち、Csを任意の値とする(nを任意の値とすることに相当する)と、Vbiasが左右にシフトし、例えば右側にシフトすると図7のようにA,B間

で振幅することになり、白が表示されないことになる。逆に、左側にシフトすれば、黒が十分に沈まない。即ち、最適なコントラストが得られない。勿論、図7はノーマリホワイトモードの場合であり、ノーマリブラックモードの場合は、Vbiasの左右のシフトに応じて上記とは逆の現象が発生する。一方、振幅を大きくすれば、かかる問題は解消することができるが、消費電力が大きくなる。そこで、本発明は、最も少ない消費電力で、且つ小さい振幅で、十分なコントラストを得るため、上記第2式を充足し、且つnが1 n 4の範囲に設定するようにしたものである。

## [0061]

そして、このような n の規制により、以下の効果も奏することになる。即ち、 n が大きいと、 C s は小となり、従って、リーク電流が増大する。一方、 n が小さいと、 C s は大となり、従って、電圧制御容量用の電極面積の増大により開口率が小さくなる。従って、上記 1 n 4 の範囲に設定することにより、リーク電流の増大を抑え、且つ高開口率の液晶表示装置を実現できる。

# [0062]

### (2) 走査信号の電圧振幅 V gppの最適化

走査側駆動回路 2 1 の電源は、基準電源電圧 V DDの整数倍とされているため、走査信号の電圧振幅 V gppは基準電源電圧 V DDの m倍、即ち、 V gpp = m・V DD (但し、mは自然数である)となる。そして、mは、電圧振幅 V gppが、単位画素に画像信号を書き込むことが可能な電圧範囲内で最小の電圧値になるような値に設定する。これにより電圧振幅 V gpp = V pを小さくでき、消費電力を低減することができる。例えば、 V DD = 1 . 8 (V) の場合、 V epp = V DD = 2 × 1 . 8 とされ、 V gpp = V DD = 7 × 1 . 8 とされる。

#### [0063]

以下に図8を参照して説明する。なお、図8において、Vonはオンマージン、Voffはオフマージン、VthはTFTのしきい値電圧、Vsppは液晶の最小振幅、Vlcは液晶のON電圧、Voffsetはオフセット電圧(映像信号センターと対向電圧の差)、Vscは信号センター、Vgppは走査信号振幅を示す。例えば、m=6の場合は、しきい値電圧Vth以下となり、液晶表示をON状態にできない。一方、m=8の場合は、液晶表示ををON状態にすることはできるが、消費電力の観点からは適切でない。最小の電圧振幅で液晶を駆動するためには、m=7であることが必要であることが理解される。このようにして、走査信号の電圧振幅Vgppを最小振幅で駆動することができるため、消費電力の低減を図ることができる。

# [0064]

こうして、本発明においては、容量結合駆動方式の液晶表示装置において、電圧制御容量を最適化、補償電圧の電圧振幅 Vepp及び走査信号の電圧振幅 Vgppの最適化を図ることにより、液晶の表示品位を保持しつつ、最小の電圧振幅で液晶を駆動することが可能となり、大幅な消費電力の低減を図ることができる。

# [0065]

なお、液晶表示装置に入力される画像データは、アナログ信号であってもデジタル信号であってもよい。入力画像データがデジタル信号の場合は、デジタル / アナログ変換回路を備えた信号側駆動回路 2 2 を用いればよい。

# [0066]

また、デジタル / アナログ変換回路を用いない場合は、1フレームを書き込み期間と保持期間からなる複数のサブフレームで構成し前記保持期間の累積効果で階調表示を行う P W M (Pulse Width Modulation)駆動方式(例えば特開平 5 - 1 0 7 5 6 1 号公報参照)を用いれば、デジタル信号をそのまま信号線 S L に供給してデジタル駆動が可能となる。

# [0067]

## (実施の形態2)

図9は実施の形態2に係る液晶表示装置の回路図であり、図10は単位画素の構成を示す 回路図である。この実施の形態2の液晶表示装置は、上記の実施の形態1に類似し、対応 する部分には同一の参照符号を付す。この実施の形態2は、面積階調表示方式を用いるこ 20

30

40

30

40

50

とを特徴とする。なお、実施の形態 2 に用いられるデジタル画像信号は 4 ビットデータ構成とされ、 1 6 階調を表示することができるアクティブマトリクス型の液晶表示装置を示している。

## [0068]

本実施の形態 2 における液晶表示装置は、面積階調表示方式を採用するため、単位画素 4 5 は複数個(本実施の形態 1 では 4 個)の副画素 P 1 , P 2 , P 3 , P 4 から構成されている。副画素 P 1 は、副画素電極 M 1 と、薄膜トランジスタ(TFT:Thin Film Transistor)で構成される副画素トランジスタTr 1 と、容量結合駆動を行うための電圧制御容量 C 1 を有している。その他の副画素 P 2 ~ P 4 も、副画素 P 1 と同様に、副画素電極 M 2 ~ M 4 と副画素トランジスタTr 2 ~ Tr 4 と電圧制御容量 C 2 ~ C 4 から構成されている。

#### [0069]

本実施の形態2では、前記副画素M1~M4の電極面積比が、デジタル画像データの重み付けに対応した大きさに形成されている。即ち、副画素電極M1の面積:副画素電極M2の面積:副画素電極M3の面積:副画素電極M4の面積 = 1:2:4:8となっている。そして、4ビット画像データの第1番目のビットデータが副画素P1に対応し、第2番目のビットデータが副画素P2に対応し、第3番目のビットデータが副画素P3に対応し、第4番目のビットデータが副画素P4に対応する。このような副画素電極がデジタル信号の重み付けに対応した大きさとされているため、デジタル画像データに応じて、16階調の表示が可能となる。なお、副画素電極の電極面積とは、実効的に光の変調に寄与する部分の面積であり、例えば透過型の場合では、電極面積から遮光体で覆われた部分の面積を除いた実効面積を意味する。

# [0070]

また、各単位画素 4 5 は、走査線 G L が副画素毎に個別に配線されると共に、信号線 S L が副画素全てに共通に配線された配線構造となっている。なお、副画素の配線構造としては、上記配線構造に限らず、信号線 S L を副画素毎に配線し、かつ、走査線 G L を副画素 全てに共通に配線する配線構造としてもよい。但し、そのような配線構造を、フルカラー表示の液晶表示装置における R、 G、 B の副画素の配線構造に適用した場合に、配線の接続本数が増大し、接続ピン数の飛躍的な増大に起因した接続不良の増大、更には表示欠陥等の画質の低下の発生を招くおそれがある。この点に関して、本実施の形態の配線構造であれば、フルカラー表示の液晶表示装置における R、 G、 B の副画素の配線構造に適用しても、配線の接続本数がそれ程増大しないため、上記問題を解消することが可能となる。

## [0071]

また、本実施の形態 2 における液晶表示装置は、実施の形態 1 と同様に容量結合駆動方式 (対向電極電位一定)が用いられる。具体的な構成について説明すると、電圧制御容量配線 2 6 は単位画素 4 5 毎に配線されており、この電圧制御容量配線 2 6 に接続される共通接続線 3 0 を介して、前記各電圧制御容量 C 1 ~ C 4 の一方の電極がそれぞれ電圧制御容量配線 2 6 に接続された構造となっている。これにより、突き抜け電圧に起因した表示品位の低下を防止することができる。また、このような独立した電圧制御容量配線 2 6 を設けることにより、走査線に走査信号と補償電圧を重畳する構成(例えば特開平 2 - 1 5 7 8 1 5 号公報)に比べて、走査側駆動回路 2 1 の低電圧化が可能となる。

### [0072]

なお、後述するように、補償電圧印加用駆動回路23は、図14に示すように、単位画素を構成する全ての副画素の書き込み終了後に補償電圧信号を変化させて、各副画素の画素電極電位を一括して変調させるように構成されている。これにより、例えば、副画素毎に電圧制御容量配線26を配線し、且つ電圧制御容量C1~C4をそれぞれ電圧制御容量配線26に個別に接続した構造に比べて、電圧制御容量配線26の配線数が少なくて済み、このため、開口率の向上及び駆動制御の簡素化を図ることができる。また、1水平走査周波数(ここで、1水平走査とは、本実施の形態のような容量結合駆動方式においては、副画素の書き込み終了後に補償電圧を変化させて副画素電極の電位を変調させることを意味

20

30

40

50

する。)が小さくなり、消費電力の低減を図ることができる。更に、本実施の形態のような容量結合方式を用いる駆動方法にあっては、各副画素毎に反転駆動する(1つの副画素を通常の1つの画素と見なせば、1 H 反転駆動に相当する)と、容量結合に起因して階調特性(特性)が直線的にならず、凹凸状の非線形なものとなる。従って、表示品位の劣化を招く。この点に関して、本実施の形態のように、単位画素毎に反転駆動(1つの副画素を通常の1つの画素と見なせば、4 H 反転駆動に相当する)することにより、特性の直線性を高めることができ、表示品位の向上を図ることができる。

## [0073]

なお、補償電圧印加用駆動回路 2 3 に代えて、走査側駆動回路 2 1 に補償電圧印加機能を持たせると共に、走査側駆動回路 2 1 に電圧制御容量配線 2 6 を接続するようにしてもよく、このようにすれば補償電圧印加用駆動回路 2 3 の分だけ回路面積を小さくすることができる。

### [0074]

ここで、副画素電極の面積比が1:2:4:8とされていることから、電圧制御容量もそれに応じた容量値となるように構成されている。即ち、電圧制御容量 C1の値:電圧制御容量 C2の値:電圧制御容量 C3の値:電圧制御容量 C4の値=1:2:4:8とされている。これにより、画素電極電位の変動を小さく抑えることができ、良好な画質を得ることが可能となる。

## [0075]

更に、各副画素トランジスタTr1~Tr4は、ON電流の能力がデジタル画像信号の重み付けに対応した大きさに設定されている。具体的には、本実施の形態では、各副画素トランジスタTr1~Tr4のチャネル幅が副画素の電極の大きさに対応する大きさ、即ち、1:2:4:8のチャネル幅比となっている。このような構成により、適切に書き込むことが可能となる。なお、各副画素トランジスタTr1~Tr4のチャネル幅を異ならせるのに代えて、チャネル長をデジタル画像信号の重み付けに対応した大きさとなるように設定してもよい。また、チャネル幅とチャネル長さの両者を異ならせ、ON電流の能力をデジタル画像信号の重み付けに対応した大きさになるように設定してもよい。

### [0076]

図11は信号側駆動回路の具体的な構成を示すブロック回路図である。本実施の形態2に係る信号側駆動回路22Aは、シフトレジスタ40と、デジタル画像信号をラッチする第1ラッチ回路41と、第1ラッチ回路の出力をラッチする第2ラッチ回路42と、例えばEX-ORによって実現される極性反転回路43とから構成されている。この信号側駆動回路22Aは、上記実施の形態1の信号側駆動回路22と同様に、多結晶シリコン半導体で構成されて、副画素トランジスタTr1~Tr4の製造プロセス時に同時にアクティブ基板28に一体的に作り込まれた内蔵回路である。

## [0077]

図12は画像データのデータ列を示す図であり、図13は副画素の配置状態を模式的に示す図であり、図14は画素電極電位の変位のタイミングチャートである。図5において、(i,j)はi番目の信号線SLiとj番目の走査線GLjに関する副画素を示している。なお、一例としてVGA対応(640×480画素)の液晶パネル構成を示する。勿論、副画素はその面積がデジタル信号の重み付けに対応した大きさとなっており、副画素が同一の大きさであるとして描かれた図13の配置状態は実際の配置状態とは異なる。しかし、表示動作の説明としては、全体の副画素のうちのどの副画素かを信号線SLと走査線GLとにより特定できれば十分であるため、図13の模式図を用いることにする。また、図14(a)は第n番目の画素に関するタイミング、図14(b)は第n+1番目の画素に関するタイミングを示している。

## [0078]

先ず、画像信号は、外部のデータ変換回路(図示せず)により、予め図12(1)に示す本来の画像データが図12(2)に示す画像データ列に変換されている。即ち、第1ラッチ回路41の入力データ線には、図12(2)に示す画像データが供給される。図12(

30

40

50

2)において、ビットデータd(i ,j)は、i番目の信号線SLiとj番目の走査線GLjに関する副画素に関するデータを示す。図12(1),(2)より明らかなように、1画素は4ビットデータで、この4ビットデータが連続する4行毎の1ラインデータに振り分けられている。例えば、副画素(1,1),副画素(1,2),副画素(1,3),副画素(1,4)で構成される画素[1,1]を例にして説明すると、副画素(1,1)に関するビットデータd(1,1)は第1ラインデータ列に、副画素(1,2)に関するビットデータd(1,2)は第2ラインデータ列に、副画素(1,3)に関するビットデータd(1,3)は第3ラインデータ列に、副画素(1,4)に関するビットデータd(1,4)は第4ラインデータ列に振り分けられ、且つ、各第1~第4ラインデータ列の第1番目のビットデータとされている。このような単位画素に関する4ビット画像データの振り分けは、他の単位画素に関しても行われている。

[0079]

先ず、入力データ線に図12(2)に示す画像データが供給されると、これと同期してラッチパルスがシフトレジスタ40から順次出力される。これにより、第1ラインデータの各ビットデータが順次第1ラッチ回路41にラッチされた後、ラッチパルスが全ての第2ラッチ回路42に共通に供給される。これにより、第1ラッチ回路41からラインデータが第2ラッチ回路42にラッチされるとともに、信号線SL…を介して液晶表示部20に出力される。これと同期して、第1き音線GL1が選択される。これにより、第1ラインデータが高される。次いで、同様の動作により、第2ラインデータの書き込み完了後(即ち、第1行に属する単位画素の書き込み完了後)、図14(a)に示すように、電圧制御容量配線26を介して補償電圧が同にシフトする。これにより、第1行に属する単位画素の画素電極でして正極性で印加されることになる。

[0800]

また、このとき、画素 [ 1 , 1 ] に着目すれば、第 1 ラインの書き込みにより、副画素 ( 1 , 1 ) にビットデータ d ( 1 , 1 ) が書き込まれる。同様にして、第 2 ライン~第 4 ラインの書き込みにより、副画素 ( 1 , 2 ) にビットデータ d ( 1 , 2 ) が書き込まれ、副画素 ( 1 , 3 ) にビットデータ d ( 1 , 3 ) が書き込まれ、副画素 ( 1 , 4 ) にビットデータ d ( 1 , 4 ) が書き込まれる。次いで、補償電圧の高電位側のシフトにより、ビットデータ d ( 1 , 1 ) ~ビットデータ d ( 1 , 4 ) に対応した副画素電極電位に変調されて表示され、画素 [ 1 , 1 ] は所定の階調で表示されることになる。

[0081]

例えば、ビットデータd(1,1)=「1」、ビットデータd(1,2)=「0」、ビットデータd(1,3)=「0」、ビットデータd(1,4)=「0」の場合は、副画素(1,1)のみがONで、副画素(1,2)、副画素(1,3)、及び副画素(1,4)は、OFFとなる。従って、画素[1,1]は16階調のうちレベル1の明るさで表示されることになる。また、例えば、ビットデータd(1,1)=「1」、ビットデータd(1,2)=「1」、ビットデータd(1,3)=「0」、ビットデータd(1,4)=「0」の場合は、副画素(1,1)及び副画素(1,2)がONで、副画素(1,3)及び副画素(1,4)はOFFとなる。従って、画素[1,1]は16階調のうちレベル3の明るさで表示されることになる。

上記の例は画素 [ 1 , 1 ] について説明したけれども、他の画素についても同様な表示動作が行われ、所定の階調レベルの明るさで表示される。こうして、映像信号に応じた階調表示が行われる。

[0082]

次いで、第5~第8ラインデータの書き込み、即ち、第2行に属する単位画素の書き込みが行われる。この第5~第8ラインデータの書き込みは、基本的には上記第1~第4ライ

ンデータの書き込み動作と同様である。但し、第5~第8ラインデータの書き込み完了後 (即ち、第2行に属する単位画素の書き込み完了後)、図14(b)に示すように、電圧 制御容量配線26を介して補償電圧が低電位側にシフトする。これにより、第2行に属す る単位画素の画素電極電位が所定電位に変調される。この結果、第2行に属する単位画素 は、対向電極電位Vcに対して負極性で印加されることになる。

#### [0083]

以下、同様な動作が行われ、4ライン毎に極性が変化する4H反転駆動が行われる(単位 画素について見れば、単位画素毎に極性反転駆動することになる)。従って、フリッカー の発生を防止することができる。

#### [0084]

なお、上記の例では、4ビット(16階調)の例について説明したけれども、本発明はこれに限定されるものではなく、単位画素を5個、6個あるいはそれ以上の個数の副画素から構成し、5ビット(32階調)、6ビット(64階調)あるいはその他の多階調表示を行うようにしてもよい。

#### [0085]

また、上記の例では、白黒表示の液晶表示装置について説明したけれども、R(赤色)G (緑色)B (青色)の副画素を有するフルカラー表示の液晶表示装置についても本発明は適用することができる。フルカラー表示の液晶表示装置に適用する場合は、単位画素 4 5 · 4 5 · 4 5 を R G B の副画素とし、単位画素 4 5 · 4 5 · 4 5 の 3 つにより 1 画素を構成するようにして、水平方向(液晶表示パネルの横方向)に並ぶ単位画素をそれぞれ R G B の副画素に振り分けるように構成すればよい。

### [0086]

## (実施の形態3)

本実施の形態 3 では、各副画素毎に、電圧制御容量に加えて蓄積容量が形成されていることを特徴とするものである。このような構成により、負荷容量を大きくとることができ、画素電極電位の良好な保持特性を向上することができる。また、これにより、画質の向上を図ることが可能となる。

以下、図15及び図16を参照して、本実施の形態の形態を具体的に説明する。

図15は実施の形態3の液晶表示装置における単位画素の構成を示す図であり、図16は1つの副画素の等価回路図である。なお、実施の形態2に対応する部分には、同一の参照符号を付して詳細な説明は省略する。本実施の形態に係る液晶表示装置における副画素P1には、電圧制御容量C1の他に、副画素電極と前段走査線GLとの間に蓄積容量60が形成されている。その他の副画素P2~P4も、副画素P1と同様な構成を有している。なお、蓄積容量60の容量値をCs1で示すことにする。また、液晶容量27の容量値をCにとし、電圧制御容量C1~C4の容量値をCcとする。

## [0087]

従来の付加容量の構成は、電圧制御容量配線に設ける(図17(a))か、あるいは前段の走査線間に設ける(図17(b))かであった。これに対し本実施の形態は、付加容量を電圧制御容量配線及び前段走査線の両方に設ける(図17(c))構成となっている。これにより、液晶に付加される容量の値を大きくすることができ、良好な保持特性を得ることが可能となる。

### [0088]

特に、単位画素を分割して複数の副画素を有する構成とする本実施の形態に係る液晶表示 装置では、各副画素内に形成された電圧制御容量のみでは十分な容量値を確保することが 困難であり、従って、このような電圧制御容量に加えて蓄積容量を別途形成するような構 成により、必要十分な容量値を確保することが可能となる。

## [0089]

次に本実施の形態において最適な駆動条件を求める。

表1は、本実施の形態における最適駆動条件の求め方を表したものである。

# 【表1】

40

10

20

30

	設定值	五田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田
	(必要条件)	
補償電圧:Vepp	3.6V	基準電圧(=1.8V)の整数倍
バイアス電圧:Vb	1.5∨	のT-V特性によっ
		決定される最適バイアス値
蓄積容量:Cs1	0.13pF	ゲート電極線の幅 (=6μm)
液晶負荷容量:	$\geq 0.25 \mathrm{pF}$	液晶セルの保持特性を確保
Ctot(=C1c+Cs1+Cc)		

20

30

## [0090]

まず液晶パネルを駆動するために望ましい条件を決める。本実施の形態においては電圧制御容量配線に与える補償信号の振幅 Veppを 3 . 6 Vとした。これは液晶パネルのコントローラが 1 . 8 Vの電圧で駆動される場合が多く、これより、他の信号電圧は 1 . 8 Vの整数倍で設計したほうが、電源の設計効率が有利になるためである。つまり、Veppが、コントローラ制御用電圧に代表される外部より与えられる基準電圧の整数培とすることにより、電源回路としてチャージポンプに代表される高効率の D C / D C コンバータが使用できる。従って、システムとしての消費電力を下げることが可能となる。

40

## [0091]

次に補償電圧 V eppにより液晶に印加されるバイアス電圧の値を決める。これは液晶の電圧・透過率特性により決定され、その値は図18に示すように、ちょうど透過率が変化する中心点に設定すると、必要な信号電圧の振幅値が最小となる。本実施の形態ではこの値を1.5 V に設定した。

## [0092]

次に前段の走査線間に形成する蓄積容量の値を決める。この値は走査電極の信号線幅より 決定される。本実施の形態では走査電極の幅を 6 μmに設定したため、蓄積容量の値は 0 . 1 3 p F に設計した。

#### [0093]

次に制御容量Ccの値を以下の式3に従って決める。

 $Ccc = \{ (Vbias / Vepp - Vbias) \} \cdot (Clc + Cs1) \dots (3)$ 

但し、Vbiasは補償電圧の変化による画素電圧の変化量、Veppは補償電圧信号の電圧振幅、Clcは液晶容量、Cs1は蓄積容量である。

この式 3 に前記値と画素電極の大きさにより決定される液晶容量CIcを代入することにより求める。最終的にCIc、 C s1及びCcの総和を求めて、これが液晶の保持特性を満足する容量を満たすように設計を行った。本実施の形態では、 T F T のオフ抵抗を考慮して、総和が 0 . 2 5 p F 以上となるように設計した。

#### [0094]

この組み合わせを表2に示す。

#### 【表2】

副画素	Clc	Cs1	Сс	Ctot
	液晶容量	蓄積容量	電圧制御容量	負荷容量
M 1	0.024	0.13	0.11	0.26
M 2	0.048	0.13	0.13	0.31
М 3	0.096	0.13	0.16	0.39
M 4	0.192	0.13	0.23	0.55

## [0095]

本実施の形態における液晶容量 CIC、蓄積容量 Cs1、電圧制御容量 Cc、全容量の総和 Ctotを表 2に示された組み合わせとなるように液晶表示装置を作製した。これにより、すべての副画素で同一のバイアス電圧で駆動することが可能となると共に、すべての副画素内での必要十分な保持特性を確保することが可能となる。

なお、アクティブ基板の走査側駆動回路および信号側駆動回路の回路素子、および、画素スイッチング素子は、多結晶シリコン薄膜トランジスタを用いることが好ましい。これによって、副画素内のトランジスタの小型化が可能となり、設計が容易となる。あわせてアクティブ基板上に駆動回路を内蔵することが容易になり、コスト低減および小形化に寄与することができる。

## [0096]

なお、上記の例では、1 画素を複数の副画素に分割しそれぞれの副画素が上記表 2 に示す条件を満たすように構成したけれども、上記の電圧制御容量の値の最適化の方法は、副画素構成でない通常の単位画素についても適用することができる。

## [0097]

# (実施の形態4)

図19は実施の形態4の液晶表示装置の一部構成を示すブロック図である。70は電圧検出回路70であり、71は電源回路24からの駆動用電源電圧の補償回路である。バッテリ12の電源電圧レベルは電圧検出回路70によって検出され、検出された信号は補償回路71に与えられる。これにより、補償回路71は検出信号に応じて駆動用電源電圧のレベルを補償する。このため、バッテリ12の電源電圧が変動しても、常に所定の駆動用電源電圧が得られることになる。この結果、駆動回路21,22,23は、誤動作がなく最適な状態で駆動されることになり、希望する液晶表示が達成される。

## [0098]

# (実施の形態5)

図20は実施の形態5に係る表示装置の全体構成図である。この実施の形態5は、実施の 形態1に類似し、対応する部分には同一の参照符号を付す。実施の形態5に係る表示装置 は、アクティブマトリクス型EL(エレクトロルミネッセンス)表示装置である。図20 において、80はEL素子であり、81はEL素子80に駆動電流を供給する電流供給線 である。また、Traは画素スイッチング素子としてのスイッチングトランジスタであり 、TrbはEL素子への電流量を制御する電流制御素子として機能する駆動用トランジス 10

20

30

40

タである。本実施の形態5では、スイッチングトランジスタTraおよび駆動用トランジスタTrbのいずれもが、基板28上に形成された多結晶シリコン半導体で構成される薄膜トランジスタである。なお、電流供給線81は定電流源(図示せず)に接続されている。この定電流源の駆動用電源は、電源回路24から供給するように構成されていてもよく、また、外部の電源回路から供給するように構成されていてもよい。

### [0099]

このように、本発明は、液晶表示装置に限らず、EL表示装置にも適用することができる。但し、EL表示装置は容量結合駆動を適用できないため、上記実施の形態の液晶表示装置における電圧制御容量、電圧制御容量配線、補償電圧印加用駆動回路等の容量結合駆動に関係する構成は省略される。従って、その他の副画素構成の液晶表示装置に関する本発明は、EL表示装置にも適用することができる。

[0100]

(その他の事項)上記実施の形態では、レベルシフタ回路25は、多結晶シリコン半導体で形成された内蔵回路であったけれども、単結晶シリコン半導体で形成されたICチップでレベルシフタ回路を構成し、基板に実装するようにしてもよい。また、上記実施の形態では、信号側駆動回路22は、多結晶シリコン半導体で形成された内蔵回路であったけれども、単結晶シリコン半導体で形成されたICチップで信号側駆動回路を構成し、基板に実装するようにしてもよい。このようにすれば、内蔵回路とするよりもトランジスタの膜厚が大きくなって容量を小さくでき、信号側駆動回路での消費電力を低減することができる。更に、内蔵回路の場合、欠陥不良が存在すると、リペアが不可能であるが、ICチップの場合は不良のICチップのみを交換すればよく、歩留まりが向上する。

[0101]

## 【発明の効果】

以上のように本発明の構成によれば、以下の効果を奏する。

- (1)チャージポンプ方式の電源回路を用いることにより、従来例のような分圧回路が不要となり、分圧回路等での電力ロスを低減できるとともに、電圧変換効率の優れた電源回路を備えた低消費電力の液晶表示装置を実現することが可能となる。
- (2)電源回路を、絶縁性基板上に一体的に形成することにより、外付けの電源回路において生じる接続不良がなくなり、信頼性が向上する。また、製造コストの低減を図ることができる。
- (3)容量結合駆動方式の液晶表示装置において、補償電圧の電圧振幅や走査信号の電圧振幅の最適化を図ることにより、消費電力を可及的に低減すると共に、表示品位を保持し、且つ開口率を向上することが可能となる。

【図面の簡単な説明】

- 【図1】図1は本発明に係る液晶表示装置を備えた携帯電話機1の電気的構成を示すブロック図である。
- 【図2】図2は実施の形態1に係る液晶表示装置の全体構成図である。
- 【図3】図3は実施の形態1に係る液晶表示装置の駆動波形図である。
- 【図4】図4はチャージポンプ方式の電源回路の具体的な回路図である。
- 【図5】図5は電源回路のチャージポンプ動作原理を説明するための図である。
- 【図6】図6はVbiasの範囲を示すグラフである。
- 【図7】図7はVbiasが右側にシフトした状態を示すグラフである。
- 【図8】図8は走査信号の電圧振幅Vgppの範囲を示す図である。
- 【図9】図9は実施の形態2に係る液晶表示装置の全体構成図である。
- 【図10】図10は実施の形態2に係る液晶表示装置の単位画素の構成を示す回路図である。
- 【図11】図11は実施の形態2に係る液晶表示装置の信号側駆動回路の具体的な構成を示すプロック回路図である。
- 【図12】図12は実施の形態2に係る液晶表示装置における画像データのデータ列を示す図である。

20

30

00

40

【図13】図13は実施の形態2に係る液晶表示装置の副画素の配置状態を模式的に示す図であり、

【図14】図14は実施の形態2に係る液晶表示装置における画素電極電位の変位のタイミングチャートである。

【図15】図15は実施の形態3に係る液晶表示装置における単位画素の構成を示す図である。

【図16】図16は実施の形態3に係る液晶表示装置における1つの副画素の等価回路図である。

【図17】図17は実施の形態3と従来例におけるそれぞれの容量構成図であり、図17(a)、(b)は従来例の容量構成図であり、図17(c)は本発明の容量構成図である 10

【図18】図18は実施の形態3に係る液晶表示装置の駆動波形図である。

【図19】図19は実施の形態4に係る液晶表示装置の一部構成を示すブロック図である

【図20】図20は実施の形態5に係る液晶表示装置の構成図である。

【図21】図21は従来例の電源回路の構成を示す回路図である。

# 【符号の説明】

- 11:液晶表示装置
- 12 : バッテリ
- 20:液晶表示部
- 2 1 : 走査側駆動回路
- 22,2A:信号側駆動回路
- 23:補償電圧印加用駆動回路
- 2 4 : 電源回路
- 25 : レベルシフタ回路
- 26:補償電圧印加用信号配線
- 28:アクティブ基板
- 45:単位画素
- 80: EL素子
- CP1~CP3 : チャージポンプ回路

VDD :基準基準電源電圧

Tr,Tra :画素スイッチング素子

Trb: :駆動用トランジスタ(電流制御素子)

Tr1~Tr4 :副画素トランジスタ

Cs, C1~C4:電圧制御容量

M:副画素電極


M 1 ~ M 4 : 副画素電極


P1~P4 :副画素


S L : 信号線 G L : 走査線


40


20


















Vspp 【図7】 Vbias 遙過率









【図11】




























【図18】

【図20】



【図21】



# フロントページの続き

(51) Int.CI. F I

G 0 9 G 3/20 6 8 0 G G 0 2 F 1/133 5 2 0 H 0 4 N 5/66 1 0 2 Z

(72)発明者 竹橋 信逸

大阪府門真市大字門真1006番地 松下電器産業株式会社内

審査官 西島 篤宏

(56)参考文献 特開平05-216443(JP,A)

特開平10-068931(JP,A)

特開平04-367821(JP,A)

特開2001-100177(JP,A)

特開2000-333444(JP,A)

特開2000-259111(JP,A)

特開2001-343945(JP,A)

特開平08-201763(JP,A)

特開平10-090650(JP,A)

(58)調査した分野(Int.CI., DB名)

G09G 3/00-3/38

G02F 1/133 505-580

H04N 5/66