

(12) 发明专利申请

(10) 申请公布号 CN 102301472 A

(43) 申请公布日 2011. 12. 28

(21) 申请号 201080005706. 7

(51) Int. Cl.

(22) 申请日 2010. 02. 03

H01L 27/06 (2006. 01)

(30) 优先权数据

H01L 21/768 (2006. 01)

12/364, 844 2009. 02. 03 US

H01L 23/48 (2006. 01)

H01L 21/02 (2006. 01)

(85) PCT申请进入国家阶段日

H01L 21/98 (2006. 01)

2011. 07. 27

H01L 23/498 (2006. 01)

(86) PCT申请的申请数据

PCT/US2010/023070 2010. 02. 03

(87) PCT申请的公布数据

W02010/091096 EN 2010. 08. 12

(71) 申请人 高通股份有限公司

地址 美国加利福尼亚州

(72) 发明人 托马斯·R·汤姆斯 马修·诺瓦克

金郑海 顾时群

布雷恩·马修·亨德森

(74) 专利代理机构 北京律盟知识产权代理有限

责任公司 11287

代理人 宋献涛


权利要求书 2 页 说明书 5 页 附图 6 页

(54) 发明名称

用于在芯片内放置有源和无源装置的技术

(57) 摘要

一种半导体裸片 (300) 包括: 导电衬底层 (302), 其具有第一和第二侧面; 金属层, 其邻近于所述导电衬底层的所述第二侧面; 一个或一个以上有源装置 (305), 其位于所述导电衬底层的所述第一侧面上的有源层 (306) 中; 以及无源装置 (310), 其位于所述金属层中, 与所述有源层电连通。所述无源装置可通过穿硅通孔 (TSV) (321、322) 电耦合到所述有源层。



1. 一种半导体裸片,其包含:
半导体衬底层,其具有第一和第二侧面;
金属层,其邻近于所述半导体衬底层的所述第二侧面;
有源层,其安置于所述半导体衬底层的所述第一侧面上;以及
无源装置,其位于所述金属层中,其适于耦合到所述有源层。
2. 根据权利要求1所述的半导体裸片,其中所述无源装置包含电感器。
3. 根据权利要求1所述的半导体裸片,其中所述无源装置包含电容器。
4. 根据权利要求1所述的半导体裸片,其中所述有源层包含有源装置,且其中所述有源装置包含晶体管。
5. 根据权利要求1所述的半导体裸片,其进一步包含:
穿硅通孔,其提供所述无源装置与所述有源层之间的电耦合。
6. 根据权利要求5所述的半导体裸片,其中所述穿硅通孔穿过至少五十微米的衬底材料而穿透所述衬底。
7. 根据权利要求1所述的半导体裸片,其进一步包含:
迹线,其位于所述裸片的外表面上,其提供所述无源装置与所述有源层之间的电耦合。
8. 根据权利要求1所述的半导体裸片,其进一步包含:
多个升高的金属层,其布置于所述有源层上方。
9. 根据权利要求1所述的半导体裸片,其进一步包含一个或一个以上有源装置,所述一个或一个以上有源装置安置于所述有源层中,处于直接在所述无源装置的一区域上方的一区域内。
10. 一种用于制造半导体装置的方法,所述方法包含:
在半导体衬底的第一侧面上制造有源层;以及
在所述半导体衬底的第二侧面上制造金属层,其中所述金属层包括无源装置。
11. 根据权利要求10所述的方法,其中所述金属层包含金属氧化物。
12. 根据权利要求10所述的方法,其进一步包含:
穿过所述半导体衬底而制造从所述有源层到所述金属层的通孔。
13. 根据权利要求12所述的方法,其中在制造所述有源层之前执行所述制造至少一个通孔。
14. 根据权利要求12所述的方法,其中在制造所述有源层之后执行所述制造至少一个通孔。
15. 根据权利要求10所述的方法,其进一步包含:
在所述半导体衬底外制造从所述有源层到所述金属层的至少一个边缘迹线。
16. 根据权利要求10所述的方法,其进一步包含:
在所述有源层上方制造至少一个升高的金属层,所述至少一个升高的金属层提供所述有源层内的多个有源装置间的电耦合。
17. 一种裸片,其包含:
有源层,其位于半导体衬底的第一侧面上;
金属层,其位于所述半导体衬底的第二侧面上;
无源装置,其位于所述金属层中;以及

用于穿过所述半导体衬底而提供所述有源层与所述无源装置之间的电连通的装置。

18. 根据权利要求 17 所述的裸片,其中所述无源装置选自由以下各物组成的列表:电感器;以及

电容器。

19. 根据权利要求 17 所述的裸片,其中所述金属层包含金属氧化物。

20. 根据权利要求 17 所述的裸片,其进一步包含:

升高的金属层,其位于所述有源层上方,其提供所述有源层的有源装置间的电连接。

用于在芯片内放置有源和无源装置的技术

技术领域

[0001] 本发明涉及集成电路 (IC)。更具体来说,本发明提供用于在半导体芯片内布置有源和无源装置的技术。

背景技术

[0002] 图 1 为常规 CMOS 设计 100 的说明。常规设计 100 包括衬底 102 和升高的金属层 M1 到 Mn。在此实例中,重新分布设计层 (Redistributed Design Layer, RDL) 101 包括金属氧化物,且因此还可被称作金属层。升高的金属层 M1 到 Mn 在后段工艺期间进行制造,且被称作后段工艺 (BEOL) 层 103。

[0003] 有源层 106 被制造在衬底 102 上,且包括例如 NMOS 晶体管 107 和 PMOS 晶体管 108 等有源装置。衬底处理和有源装置制造发生于前段工艺期间且被称作前段工艺 (FEOL) 层。

[0004] 设计 100 还包括制造于升高的金属层 M1 到 Mn 中的一者中的电感器 110。因此,电感器 110 坐落于直接处于有源层 106 上方的 BEOL 金属层堆叠中。图 2 展示设计 100 的简化版本,其展示电感器 110 被放置在 BEOL 金属层堆叠内。在有源层 106 内,区域 105 为直接在电感器 110 下方的区域。应注意到,如本文中所使用,“上方”和“下方”并不指示上/下的方向关系,而是指代在堆叠中的放置。举例来说,BEOL 组件被称作在衬底 102 上方或在有源层 106 上方,而 RDL 101 被称作在衬底 102 下方。

[0005] 在常规设计 100 中,区域 105 经历来自电感器 110 的高电磁干扰水平,使得区域 105 不适合于有源装置。区域 105 表示衬底 102 上的大部分空间,可在所述大部分空间上以其它方式制造有源装置。事实上,在一些常规设计中,有源层 106 中的等于 $A \times B$ 的面积 (见图 1) 不可用,且在当前设计中, $A \times B$ 可处于 300 微米乘 300 微米的范围中—足够大以容纳约 1,000,000 个晶体管的面积。常规设计常具有增加的裸片大小,以便容纳归因于电感器的放置而损耗的大量浪费的空间。浪费的裸片空间转变为增加的成本。当前,除了限制无源装置的使用外,不存在用以限制由例如电感器等无源装置造成的大量浪费的空间的有效和可用技术。

发明内容

[0006] 本发明的各种实施例针对于在衬底的与安置有源装置 (例如,晶体管) 的侧面不同的侧面上安置无源装置 (例如,电感器) 的系统和方法。在一个实例中,一种半导体裸片包括:半导体衬底层,其具有第一侧面和第二侧面;金属层,其邻近于所述半导体衬底层的所述第二侧面;一个或一个以上有源装置,其位于有源层中,所述有源层为所述半导体衬底层的所述第一侧面的一层;以及无源装置,其位于所述金属层中,与所述有源层电连通。

[0007] 在另一实例中,一种裸片包括:有源层,其位于半导体衬底的第一侧面上;有源装置,其位于所述有源层中;金属层,其位于所述半导体衬底的一第二侧面上;无源装置,其位于所述金属层中;以及用于穿过所述半导体衬底提供所述有源装置与所述无源装置之间的电连通的装置,其中所述用于提供电连通的装置可包括一个或一个以上穿硅通孔 (TSV)。

[0008] 另一实例包括一种用于制造半导体装置的方法。安置若干层以使得在半导体衬底的第一侧面上存在金属层和安置于所述半导体衬底的第二侧面上的有源层。将有源装置安置在所述有源层内,且将一个或一个以上无源装置安置在所述金属层中。在所述一个或一个以上无源装置与所述一个或一个以上有源装置之间形成电连接。

[0009] 前文已相当广泛地概述了本发明的特征和技术优势以便可较好地理解随后的本发明的具体实施方式。下文将描述形成本发明的权利要求书的标的物的本发明的额外特征和优势。所属领域的技术人员应了解,所揭示的概念和特定实施例可易于用作修改或设计用于实现本发明的相同目的的其他结构的基础。所属领域的技术人员还应认识到,这些等效构造并不脱离如所附权利要求书中所述的本发明的精神和范围。当结合附图考虑时,从以下描述将更好地理解据信为本发明所特有的新颖特征(关于其组织和操作方法两者)以及其它目的和优势。然而应明确理解,仅为说明和描述的目的而提供所述图中的每一者,且无意作为本发明的限制的定义。

附图说明

[0010] 为了更完整地理解本发明,现参考结合附图进行的以下描述。

[0011] 图 1 为常规 CMOS 设计的说明。

[0012] 图 2 为展示常规设计的简化版本的说明,其展示电感器在 BEOL 金属堆叠内的放置。

[0013] 图 3 为根据本发明的一个实施例调适的示范性设计的说明。

[0014] 图 4 为根据本发明的一个实施例调适的示范性设计的说明。

[0015] 图 5 为根据本发明的一个实施例调适的示范性方法的说明。

[0016] 图 6 展示可有利地使用本发明的一实施例的示范性无线通信系统。

具体实施方式

[0017] 穿硅通孔(TSV)为非常新的技术,且当前正用于各种应用中。如其名称所暗示的,TSV 通常为用以穿过半导体形成电连接的大体上垂直互连。TSV 可用以连接同一裸片或不同但邻近(例如,堆叠的)裸片内的装置。本发明的各种实施例使用 TSV(和/或其它结构)以促进有源和无源装置在裸片内的新颖布置。

[0018] 图 3 为根据本发明的一个实施例调适的示范性设计 300 的说明,且其展示裸片的横截面。设计 300 包括 RDL 301、衬底 302(例如,硅衬底)和 BEOL 升高的金属层 303。有源层 306 安置于衬底 302 的顶部上,且包括大量有源装置,这些有源装置中的一者展示为装置 305。设计 300 还包括安置于升高的金属层 303 中的无源装置 307。

[0019] 设计 300 进一步包括无源装置,在此实例中,所述无源装置为芯片上电感器 310。芯片上电感器 310 经制造于 RDL 301 中,且通过 TSV 321 和 322 电连接到有源装置 305。设计 300 与设计 100(图 1 和图 2)的不同之处在于,设计 300 使用 RDL 301 而非 BEOL 金属层 303 来实施电感器 310。结果,有源层 306 通过衬底 302 而向电感器 310 屏蔽。在设计 300 中,电感器 310 的存在不应妨碍有源装置 305 在有源层 306 内、甚至有源层 306 的直接在电感器 310 上方的区域 308 内任何处的放置。

[0020] 在电感器 310 具有三百微米乘三百微米的大致尺寸且有源装置中的一些与约一

微米乘一微米一样大且其它与约 0.3 微米乘 0.3 微米一样小的一实施例中,设计 300 可在有源层 306 的另外不可用的区域 308 内实施约 1,000,000 个有源装置。事实上,有源层 306 可代管例如晶体管、存储器组件等多种装置中的任一者。

[0021] 在其中电感器 310 与有源层 306 之间的距离处于五十微米与二百微米之间且其中衬底 302 具有一欧姆/厘米的电阻率的一实施例中,由衬底 302 提供的屏蔽量可相当大。通过比较,现有技术设计(例如,图 1 和图 2 的设计)将电感器放置于 BEOL 金属层中,在与有源层相距约二到五微米内。

[0022] 设计 300 使用 TSV 321 和 322 将电感器 310 连接到有源装置 305。设计 300 的特性在于,TSV 321 和 322(或其至少一部分)的长度在电方面充当电感器 310 的部分,且借此对电感器 310 的电感值有影响。因此,当计算电感值时,工程师要考虑 TSV 321 和 322 的长度。一些实施例的益处在于,TSV 321 和 322 的长度允许针对给定电感值使用具有较小面积的电感器。

[0023] 还可使用 TSV 321 和 322 将装置 307 耦合到电感器 310。举例来说,装置 307 可耦合到有源层 306 中的导电衬垫,导电衬垫包括到 TSV 321 和 322 的连接。

[0024] 虽然以上实例提供一些物理特性的特定值,但本发明不受如此限制。事实上,一些实施例可适于具有不同尺寸值以及不同材料(例如,绝缘体上硅技术,其包括 FEOL 层中的 SiO₂ 层)的多种应用中的任一者。类似地,在一些实施例中,可使用例如电容器等其它无源装置来代替电感器,或除了电感器之外,可使用例如电容器等其它无源装置。

[0025] 图 4 为根据本发明的一个实施例调适的示范性设计 400 的说明。设计 400 包括 BEOL 升高的金属层 403、衬底 402、RDL 401、有源层 406、有源装置 405(在有源层 406 中)、装置 407(在 BEOL 升高的金属层 403 中)和电感器 410。再次,将电感器 410 制造于 RDL 401 中而非 BEOL 升高的金属层 403 中。设计 400 使用金属迹线 421 和 422 将电感器 410 连接到有源装置 405。金属迹线 421 和 422 不穿透衬底 402,而是遵循裸片的外侧上围绕衬底 402 的路径,且在有源层 406 中形成连接。例如迹线 421 和 422 的迹线还可用以通过将装置 407 连接到有源层 406 上的所述迹线来形成到装置 407 的连接。各种实施例可使用 TSV(如在图 3 中)、侧面迹线(如在图 4 中)、其它技术或其组合来将 RDL 金属层中的无源装置连接到有源层。

[0026] 图 5 为根据本发明的一个实施例调适的示范性方法 500 的说明。方法 500 为一种用于制造裸片(例如,图 3 和图 4 的设计中的裸片)的技术。

[0027] 在方框 501 中,在半导体衬底的第一侧面上制造有源层,所述有源层包括一个或一个以上有源装置。有源装置包括(但不限于)晶体管。可使用现在已知或以后开发的任何方法在衬底上制造有源层和有源装置,且本发明的各种实施例不限于制造有源装置和有源层的任何技术。

[0028] 在方框 502 中,在半导体衬底的第二侧面上制造金属层,其中所述金属层包括无源装置。在一个实例中,所述金属层为金属氧化物 RDL,且所述无源装置为电感器。然而,本发明不受如此限制。举例来说,无源装置可为电容器或例如电阻器等其它装置。此外,可使用现在已知或以后开发的任何方法制造金属层和无源装置,且本发明的各种实施例不限于制造无源装置和金属层的任何技术。

[0029] 在方框 503 中,提供无源装置与有源装置中的一者或一者以上之间的电连接。在

一个实例中,使用 TSV 穿过衬底形成电连接。在另一实例中,裸片的外侧上的金属迹线提供电连接。实施例的范围不限于用于提供电连接的任何特定技术,且下文论述一些实例技术。

[0030] 在方框 504 中,将一个或一个以上 BEOL 升高的金属层安置于有源层上方。在此实例中,所述一个或一个以上 BEOL 金属层提供有源层内的各种有源装置间的连接。可使用现在已知或以后开发的任何方法来制造 BEOL 金属层,且本发明的各种实施例不限于制造 BEOL 金属层的任何技术。本发明的各种实施例并不排除将无源装置放置于 BEOL 金属层中,如一实施例除了在衬底的另一侧面上的金属层(例如,RDL)中的无源装置外,还可包括在 BEOL 金属层中的无源装置。举例来说,当无法在 RDL 中制造给定无源装置时,可在 BEOL 金属层中的一者或一者以上中制造给定无源装置。

[0031] 虽然将方法 500 展示为一系列离散方框,但本发明不受如此限制。各种实施例可添加、省略、修改或重新布置方框 501-504 的动作。举例来说,可在与制造金属层自身不同的步骤中执行在金属层中制造无源装置。事实上,可使用用于制造根据图 3 到图 4 的设计的裸片的任何方法,包括(例如)先通孔技术和后通孔技术。

[0032] 先通孔方法涉及在发生电路的其它制造之前在衬底中形成 TSV。将通孔的图案蚀刻或钻孔到基础衬底的一部分深度中。接着用绝缘层和导电材料填充通孔,且随后进行电路制造。研磨衬底的含有 TSV 的背面以暴露 TSV。

[0033] 在后通孔方法中,在形成 TSV 之前进行电路制造。所述电路含有将是用于 TSV 的耦合点的互连衬垫。通过穿过衬底的深度来蚀刻或钻孔到衬垫中或从衬底的背面蚀刻或钻孔到衬垫来产生 TSV。接着用绝缘势垒和导电材料填充 TSV。

[0034] 在使用先通孔技术的情况下,首先执行前段工艺处理,接着制造通孔,随后为后段工艺处理。通过使用后通孔方法,首先执行前段工艺处理,接着执行后段工艺处理,接着形成穿过堆叠的通孔。本发明的各种实施例不限于用于制造 TSV 的任何特定方法,因为可使用现在已知或以后开发的用以制造 TSV 的任何方法。此外,虽然术语“穿硅通孔”包括字硅,但注意到,穿硅通孔不一定建构于硅中。而是,材料可为任何装置衬底材料。

[0035] 图 6 展示可有利地使用本发明的一实施例的示范性无线通信系统 600。为了说明的目的,图 6 展示三个远程单元 620、630 和 640 以及两个基站 650、660。将认识到,典型无线通信系统可具有多得多的远程单元和基站。远程单元 620、630 和 640 可包括多种组件中的任一者,例如,存储器单元、模/数转换器(ADC)、数/模转换器(DAC)、处理器、 Δ - Σ 数据转换器等。本发明的实施例可用于各种基于半导体芯片的组件(例如,射频(RF)电路和使用堆叠裸片的半导体芯片)中。图 6 展示从基站 650、660 到远程单元 620、630 和 640 的前向链路信号 680 和从远程单元 620、630 和 640 到基站 650、660 的反向链路信号 690。

[0036] 一般来说,远程单元可包括蜂窝式电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、例如仪表读取设备等固定位置数据单元和/或类似物。在图 6 中,将远程单元 620 展示为移动电话,将远程单元 630 展示为便携式计算机,且将远程单元 640 展示为在无线本地环路系统中的固定位置远程单元。基站 650、660 可为多种无线基站中的任一者,包括(例如)蜂窝式电话基站、无线网络接入点(例如,遵照 IEEE 802.11 的接入点)等。尽管图 6 说明根据本发明的教导的远程单元,但本发明不限于这些示范性所说明的单元。

[0037] 虽然已陈述特定电路,但所属领域的技术人员将了解,实践本发明并不需要所揭

示电路中的全部。此外,尚未描述特定众所周知的电路以维持对本发明的关注。类似地,虽然所述描述在某些地方提到逻辑“0”和逻辑“1”,但所属领域的技术人员应了解,在不影响本发明的操作的情况下,可切换逻辑值,其中相应地调整电路的剩余部分。

[0038] 某一实施例的一个优势在于,在RDL中制造装置提供了增强的自由度,因为RDL的厚度可变化。因此,在许多实施例中,RDL的厚度可从一微米到十微米不等,且在一些实施例中更厚,借此提供在设计无源装置的厚度时的较大灵活性。换句话说,因为存在对RDL中的厚度的较少约束,所以获得较大的设计灵活性。

[0039] 一些实施例的另一优势为成本节省。举例来说,可通过使用较小裸片(因较少浪费的空间而成为可能)来补偿可归因于在RDL中制造无源装置而引起的一些或所有增加的成本。浪费的空间是一关注问题,尤其是在使用大量无源装置的设计(例如,射频(RF)电路,其可在一裸片上具有十个或十个以上电感器)中。这些装置可受益于本发明的各种实施例。

[0040] 虽然已详细地描述了本发明及其优势,但应理解,可在不脱离如由所附权利要求书界定的本发明的精神和范围的情况下在本文中进行各种改变、替换和更改。此外,本申请案的范围无意局限于说明书中所描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。如所属领域的技术人员将容易从本发明的揭示内容了解,可根据本发明利用目前存在或以后将开发的执行与本文中描述的对应实施例大体上相同功能或实现与本文中描述的对应实施例大体上相同结果的过程、机器、制造、物质组成、手段、方法或步骤。因此,所附权利要求书意在其范围内包括这些过程、机器、制造、物质组成、手段、方法或步骤。




图 1




图 2




图 3




图 4




图 5




图 6