



(10) **DE 10 2008 048 832 B4** 2015.02.12

(12) **Patentschrift**

(21) Aktenzeichen: **10 2008 048 832.1**
 (22) Anmeldetag: **25.09.2008**
 (43) Offenlegungstag: **06.08.2009**
 (45) Veröffentlichungstag
 der Patenterteilung: **12.02.2015**

(51) Int Cl.: **H01L 29/739 (2006.01)**

Innerhalb von neun Monaten nach Veröffentlichung der Patenterteilung kann nach § 59 Patentgesetz gegen das Patent Einspruch erhoben werden. Der Einspruch ist schriftlich zu erklären und zu begründen. Innerhalb der Einspruchsfrist ist eine Einspruchsgebühr in Höhe von 200 Euro zu entrichten (§ 6 Patentkostengesetz in Verbindung mit der Anlage zu § 2 Abs. 1 Patentkostengesetz).

(30) Unionspriorität:
2008-012743 23.01.2008 JP

(72) Erfinder:
Hisamoto, Yoshiaki, Tokyo, JP

(73) Patentinhaber:
Mitsubishi Electric Corp., Tokyo, JP

(56) Ermittelter Stand der Technik:


JP H09- 121 052 A
JP 2002- 299 623 A

(74) Vertreter:
PRÜFER & PARTNER GbR, 81479 München, DE

(54) Bezeichnung: **Halbleitervorrichtung**

(57) Hauptanspruch: Halbleitervorrichtung mit:
 einem Halbleiterelementbereich (1, 2), der an einer vorderen Oberfläche eines Halbleitersubstrates (100) eines ersten Leitungstyps vorgesehen ist, und
 einer Kollektorschicht (4) eines zweiten Leitungstyps und
 einer Pufferschicht (5) des ersten Leitungstyps, die in dem Halbleitersubstrat (100) in einer Tiefenrichtung des Halbleitersubstrates (100), gesehen von einer Rückseitenoberfläche des Halbleitersubstrates (100), vorgesehen sind, wobei die Kollektorschicht (4) eine Region mit Verunreinigungen des zweiten Leitungstyps in dem Halbleitersubstrat in einem Bereich beinhaltet, der ausgehend von der Rückseitenoberfläche bis zu einer Tiefe von ungefähr 0,5 µm angesiedelt ist, wobei die Verunreinigungen des zweiten Leitungstyps eine Konzentration mit einem Maximalwert von $2 \times 10^{16}/\text{cm}^3$ aufweisen,
 die Pufferschicht (5) Verunreinigungen des ersten Leitungstyps in dem Halbleitersubstrat (100) in einem Bereich enthält, der in einer Tiefe von ungefähr 0,5 µm bis 20 µm gemessen von der Rückseitenoberfläche des Halbleitersubstrates (100) angesiedelt ist, wobei die Verunreinigungen des ersten Leitungstyps eine Konzentration mit einem Maximalwert von $3 \times 10^{15}/\text{cm}^3$ aufweisen und
 eine Donorschicht (6), die eine Defektschicht enthält, in dem Halbleitersubstrat (100) in einem Bereich vorgesehen ist, der in einer Tiefe von ungefähr 32 µm gemessen von der Rückseitenoberfläche angesiedelt ist, wobei die Donorschicht (6) eine Defektschicht aufweist, welche mit Protonen bestrahlt ist, die mit einer Dosis von höchstens $2 \times 10^{11}/\text{cm}^2$ in das Halbleitersubstrat (10) an der Rückseitenoberfläche mit der Pufferschicht (5) und der Kollektorschicht (4) eingebracht sind, wobei die Donorschicht

(6) eine Konzentration von höchstens $7,5 \times 10^{13}/\text{cm}^3$ aufweist.



Beschreibung

[0001] Die vorliegende Erfindung bezieht sich allgemein auf Halbleitervorrichtungen und insbesondere auf Strukturen von Halbleitervorrichtungen, die es ermöglichen, dass ein Bipolartransistor mit isoliertem Gate (IGBT), welches eine Leistungsvorrichtung mit hoher Spannungsfestigkeit ist, eine verbesserte elektrische Eigenschaft aufweist, indem eine Rückseiten-Oberflächenstruktur abgeflacht wird und Protonen einer optimierten Menge ausgesetzt wird zum Verbessern des Kompromisses zwischen niedriger Sättigungsspannung ($V_{ce(sat)}$) und der Offset-Spannung (V_{off}), so dass es ermöglicht wird, dass eine Halbleitervorrichtung, welche den IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit für die elektrische Leistung aufweist, eine stabilisierte Eigenschaft aufweist und die Robustheit gegenüber einer Zerstörung aufrechterhalten wird.

[0002] Für Anwendungen bei elektrischen Eisenbahnen werden Wechselrichter und Wandler dadurch gesteuert, dass Halbleitervorrichtungen für die elektrische Leistung verwendet werden, die als IGBT-Modul realisiert sind. Für Anwendungen bei elektrischen Eisenbahnen werden hauptsächlich IGBTs mit hoher Spannungsfestigkeit von 3,3 kV und 6,5 kV verwendet.

[0003] Eine kürzliche neue Spezifikation für Anwendungen bei elektrischen Eisenbahnen soll einen Betrieb bei einer niedrigen Temperatur von -55°C gewährleisten. Bei einer bekannten Spezifikation ist für -55°C die Kennlinie der niedrigen Sättigungsspannung ($V_{ce(sat)}$) eine Kennlinie mit einer negativen Temperaturcharakteristik. Weiterhin zeigen Strom- und Spannungskennlinien ebenfalls eine negative Temperaturcharakteristik.

[0004] Wenn ein n^{-} -Typ-Halbleitersubstrat einer großen Menge von Protonen ausgesetzt wird, hat es eine vergrößerte Defektschicht. Die vergrößerte Defektschicht bedeutet, dass mehr Rekombinationszentren vorhanden sind. Dies resultiert in einer verringerten Lebensdauer. Man beachte, dass die Minoritätsladungsträger, welche erzeugt werden oder verbleiben, mit Majoritätsladungsträgern rekombinieren und dadurch verschwinden. Eine durchschnittliche Zeit, die vergeht, bevor sie verschwinden, wird als Lebensdauer bezeichnet. Korrekter wird sie als eine Minoritätsladungsträger-Lebensdauer bezeichnet.

[0005] Die Lebensdauer zeigt eine positive Temperaturcharakteristik. Folglich wird für eine niedrigere Temperatur die Lebensdauer weiter verringert und ein Umschlageffekt (snap back-Phänomen) wird verstärkt. Mit anderen Worten, wenn ein n^{-} -Typ-Halbleitersubstrat einer großen Anzahl von Protonen ausgesetzt wird, wird sich ein Phänomen ähnlich der Ver-

kürzung der Lebensdauer mit der Temperatur manifestieren.

[0006] Das Umschlagphänomen wird bestimmt durch ein Produkt aus der Injektionseffizienz mit dem Transportfaktor. Wenn das Produkt klein ist, tritt ein großes Umschlagphänomen auf. Die Injektionseffizienz wird bestimmt durch eine Differenz in der Temperatur eines pn-Übergangs einer Rückseitenoberfläche des Halbleitersubstrats. Der Transportfaktor wird bestimmt durch die Lebensdauer, die Dicke einer n^{-} -Schicht, die inhärente Verunreinigungskonzentration des Halbleitersubstrats und dergleichen.

[0007] Wenn die Dicke der n^{-} -Schicht groß ist und die inhärente Verunreinigungskonzentration des Halbleitersubstrates klein ist, ist ein Transportfaktor kleiner. Wenn ein IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit mit solch einem kleinen Transportfaktor eine Rückseitenoberfläche aufweist, welche eine verringerte Verunreinigungskonzentration aufweist, tritt das Umschlagphänomen leichter auf. Folglich ist es wichtig, das Halbleitersubstrat an der Rückseitenoberfläche Protonen in einer Menge zum Steuern der Lebensdauer (oder des Transportfaktors) auszusetzen.

[0008] Im Gegensatz dazu ist für eine erhöhte Temperatur die Lebensdauer erhöht. Dies liegt daran, dass eine hohe Temperatur eine vergrößerte Wahrscheinlichkeit dafür liefert, dass Minoritätsladungsträger, welche einmal rekombinierten und dadurch verschwanden, durch thermische Energie wieder erzeugt werden, was in einer Erhöhung der erzeugten Ladungsträger resultiert. Folglich steigen die Restladungsträger an und es zeigt sich ein Phänomen ähnlich zu einer effektiv erhöhten Lebensdauer.

[0009] JP 09-121 052 A beschreibt einen IGBT, bei dem zur Reduzierung der Abschaltverluste und der Kollektorseite Protonen oder Heliumionen implantiert werden zur Erzeugung einer Defektschicht in der hochohmigen Driftschicht nahe der Pufferschicht. Ein Zusammenhang zwischen der Beschaffenheit der Defektschicht und jener der Kollektorschicht im Hinblick auf das Umschlagphänomen wird jedoch nicht in Betracht gezogen.

[0010] Die japanische Patentoffenlegungsschrift JP 2002-299 623 A offenbart einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit, insbesondere wird ein Dotierungsverhältnis von 2,5 bis 8,2 für die Dotierungen von Emitter und Pufferschicht vorgeschlagen. Zur Erniedrigung des Kontaktwiderstandes wird an der Oberfläche angrenzend an die Kollektorelektrode eine Dotierungskonzentration von mindestens $3 \times 10^{17} \text{ cm}^{-3}$ vorgeschlagen.

[0011] Ein Problem, dem durch die vorliegende Erfindung begegnet werden soll, liegt darin, dass ein

bekannter IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit das Steuern der Menge der von einer p-Typ-Kollektorregion injizierten Löcher erfordert, was für einen Betrieb einer MOS(Metall-Oxid-Halbleiter)-Einheitszelle, welche an einer Hauptoberfläche desselben ausgebildet ist, erforderlich ist.

[0012] Das Problem wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.

[0013] Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.

[0014] Die vorliegende Erfindung liefert deshalb eine Halbleitervorrichtung mit einem IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit mit einem Aufbau, der einen verbesserten Kompromiss erzielen kann und die Widerstandsfähigkeit gegenüber einer Zerstörung, wobei die Zerstörung möglicherweise dem Einfluss von unerwünschten Ladungsträgern zugeschrieben werden kann, aufrechterhalten und verbessern kann, indem in geeigneter Weise die Menge an Löchern, die von einer p-Typ-Kollektorregion injiziert werden, gesteuert wird.

[0015] Die vorliegende Erfindung liefert ebenfalls eine Halbleitervorrichtung mit einem Aufbau, der eine Schwankung in der niedrigen Sättigungsspannung (Vice(sat)) verhindern kann und ein Umschlagphänomen bei einer niedrigen Temperatur von -55°C verringern oder verhindern kann, indem ein Halbleitersubstrat an einer Rückseitenoberfläche Protonen einer optimierten Menge ausgesetzt wird.

[0016] Die vorliegende Erfindung kann ein Halbleitersubstrat liefern, bei dem die entsprechenden Konzentrationen und Tiefen einer Kollektorschicht und einer Pufferschicht und eine Donorschicht einer Defektschicht, welche Verunreinigungen mit einer Konzentration eines angestrebten Profils aufweist, kombiniert werden können zum Liefern eines IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit mit einem verbesserten Kompromiss (tradeoff characteristic) zwischen einer niedrigen Sättigungsspannung (Vice(sat)) und einer Offset-Spannung (Eoff).

[0017] Weiterhin kann ein planarer 3.3 kV-IGBT bereitgestellt werden, der ein Halbleitersubstrat mit einer Rückseitenoberfläche aufweist, welche eine pn-Struktur aufweist, die Verunreinigungen enthält, deren Konzentration gesteuert ist und deren Diffusion bis zu einer Tiefe gesteuert ist und die Protonen einer kontrollierten Menge ausgesetzt wird zum Beseitigen eines Umschlag-Phänomens der niedrigen Sättigungsspannung Vice(sat) für einen Betrieb bei einer niedrigen Temperatur von -55°C zum Verringern der Schwankung der niedrigen Sättigungsspannung Vice(sat) und zum Stabilisieren eines Verlustes bei einem Schaltverhalten.

[0018] Weiterhin kann ebenfalls die Widerstandsfähigkeit gegenüber einer Zerstörung eines IGBT-Moduls bei einem individuellen Betrieb verbessert werden. Dadurch kann ein Halbleitersubstrat eine Rückseitenoberfläche aufweisen, die eine p-Typ-Kollektorschicht und eine n-Typ-Pufferschicht aufweist, deren entsprechende Verunreinigungen hinsichtlich der Konzentration und Tiefe kontrolliert sind und die Protonen in einer kontrollierten Menge ausgesetzt wird für eine Donorschicht zum Liefern eines IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit als ein Produkt, dessen Anwendung von niedrigen zu hohen Geschwindigkeiten reicht.

[0019] Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Figuren.

[0020] Fig. 1 zeigt einen Querschnittsaufbau eines IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit in einer Ausführungsform der vorliegenden Erfindung, welche einen MOS-Zellbereich in der Mitte enthält und einen Guard-Ringbereich in einem Randbereich.

[0021] Fig. 2 zeigt eine Beziehung bei dem IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit zwischen der Tiefe von seiner Rückseitenoberfläche (μm) und der Verunreinigungskonzentration an der Rückseitenoberfläche (Ionen/ cm^3).

[0022] Fig. 3 zeigt eine Beziehung bei dem IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit zwischen der Größe eines Umschlags (snap back) (V) und einer Protonendosis bei der Bestrahlung (Ionen/ cm^2).

[0023] Fig. 4 zeigt eine Beziehung für den IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit zwischen der Tiefe von seiner Rückseitenoberfläche (μm) und einer p-Typ-Konzentration (Ns) (Ionen/ cm^3) des Kollektors.

[0024] Fig. 5 zeigt ein Umschlagphänomen bei einer Ausführungsform der vorliegenden Erfindung.

[0025] Fig. 6 zeigt einen Kompromiss zwischen einer niedrigen Sättigungsspannung (Vice(sat)) und einer Offset-Spannung (Eoff) bei einer Ausführungsform der vorliegenden Erfindung.

[0026] Fig. 7A und Fig. 7B bis Fig. 24A und Fig. 24B sind Querschnitte, welche einen ersten bis achtzehnten Schritt eines Verfahrens zum Herstellen eines IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit bei einer Ausführungsform der vorliegenden Erfindung zeigen, wobei in jeder Figur ein Bezugszeichen A einen MOS-Zellbereich bezeichnet

und ein Bezugszeichen B einen Guard-Ringbereich bezeichnet.

Erste Ausführungsform

[0027] Mit Bezug auf **Fig. 1** stellt die vorliegende Ausführungsform einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit bereit, wie im Folgenden beschrieben wird.

[0028] Ein n⁻-Typ-Halbleitersubstrat **100** hat eine Rückseitenoberfläche, die mit einer p-Typ-Kollektorschicht **4** und einer n⁺-Typ-Pufferschicht **5** versehen ist. Das n⁻-Typ-Halbleitersubstrat **100** hat eine vordere Oberfläche, die in ihrer Mitte mit einem MOS-Zellbereich **1** versehen ist. Der MOS-Zellbereich **1** liegt unter einer Gateelektrode **110** mit einem dazwischengeführten Gateisolationfilm (nicht gezeigt).

[0029] Weiterhin ist der MOS-Zellbereich **1** durch einen Guard-Ringbereich **2** umgeben. Spezieller hat das n⁻-Typ-Halbleitersubstrat **100** eine vordere Oberfläche, die mit einer Mehrzahl von p-Typ-Wannen **3** versehen ist, welche ringförmige Guardringe ausbilden zum Umgeben des MOS-Zellbereichs **1**. Eine p-Typ-Wanne **3** liegt unter einem Feldoxidfilm **310** und einer Zwischenlagen-Isolationsschicht **320**.

[0030] Das Aufrechterhalten der Spannungsfestigkeit eines IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit erfordert eine Optimierung des n⁻-Typ-Halbleitersubstrats **100** in der Dicke und in dem spezifischen Widerstand. Die vorliegende Ausführungsform verwendet einen IGBT als 3,3 kV-Leistungsvorrichtung mit hoher Spannungsfestigkeit, welche realisiert wird durch einen Float Zone(FZ)-Wafer mit einem n⁻-Typ-Halbleitersubstrat **100** mit einer Dicke von ungefähr 320 µm bis ungefähr 380 µm und einem spezifischen Widerstand von ungefähr 220 Ωcm bis ungefähr 280 Ωcm.

[0031] Der an einer Hauptoberfläche des n⁻-Typ-Halbleitersubstrates **100** vorgesehene MOS-Zellbereich **1** verwendet einen bekannten Flachtyp-DMOS (doppeldiffundierter Metall-Oxid-Halbleiter)-Aufbau. Der Guard-Ringbereich **2**, der die MOS-Zellregion **1** umgibt, weist p-Typ-Wannen **3** auf, die ringartig so ausgebildet sind, dass sie den Bereich des Chips mit dem MOS-Zellbereich **1** umgeben, sowie eine Feldoxidschicht **310** und eine Zwischenlagen-Isolationsschicht **320**, wie zuvor beschrieben, die einen mehrlagigen Aufbau bilden, der als eine Schutzschicht dient. Jede p-Typ-Wanne **3** dient dazu, eine Spannungsfestigkeit von ungefähr 200 V aufrecht zu erhalten. Für eine höhere Spannungsfestigkeit sind mehr p-Typ-Wannen **3** vorgesehen.

[0032] Bei der vorliegenden Ausführungsform ist der Rückseitenoberflächenaufbau des IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit

wichtig. Bei einem Herstellungsverfahren eines bekannten IGBT wird ein Rückseitenoberflächenaufbau (p⁺/n⁺/n⁻-Aufbau) vor dem MOS-Aufbau einer Hauptoberfläche ausgebildet. Nachdem der Rückseitenoberflächenaufbau ausgebildet ist, wird die Hauptoberfläche poliert und eine gebrochene Schicht entfernt und ein MOS-Zellbereich und ein Guard-Ringbereich werden ausgebildet. Weiterhin weist ein bekannter IGBT eine p⁺-Kollektorschicht mit Verunreinigungen einer hohen Konzentration auf, wobei die Verunreinigungen tief eindiffundiert sind. Weiterhin weist eine n⁺-Typ-Pufferschicht ebenfalls Verunreinigungen einer hohen Konzentration auf.

[0033] Spezieller weist ein bekannter Rückseitenoberflächenaufbau eine p⁺-Kollektorschicht auf, in die Bor (B) eingebracht wurde mit einer Dosis von ungefähr $4,0 \times 10^{15}/\text{cm}^2$ und einer Energie von ungefähr 50 keV bis zu einer Tiefe von ungefähr 5,0 µm, sowie eine n⁺-Typ-Pufferschicht, in die Phosphor (P) mit einer Dosis von ungefähr $3,3 \times 10^{14}/\text{cm}^2$ und einer Energie von ungefähr 2,80 keV bis zu einer Tiefe von ungefähr 20 µm eingebracht wurde, wobei die bekannte Rückseitenoberfläche mit Protonen einer Dosis von ungefähr $3 \times 10^{11}/\text{cm}^2$ bis ungefähr $5 \times 10^{11}/\text{cm}^2$ bestrahlt wird.

[0034] Bei der vorliegenden Ausführungsform wird in bekannter Weise eine n⁺-Typ-Pufferschicht des Rückseitenoberflächenaufbaus vor der Hauptoberfläche einer MOS-Struktur ausgebildet. Der Rückseitenoberflächenaufbau weist jedoch eine p-Typ-Kollektorschicht auf, die in einem späteren Vorgang ausgebildet wird und flach ist. Dieses Herstellungsverfahren hat ein Merkmal, das später beschrieben werden wird.

[0035] Bei der vorliegenden Ausführungsform hat die Rückseitenoberfläche eine p-Typ-Kollektorschicht **4**, in die Bor (B) mit einer Dosis von ungefähr $3 \times 10^{13}/\text{cm}^2$ und einer Energie von ungefähr 50 keV bis zu einer Tiefe von ungefähr 0,5 µm eingebracht wurde, sowie eine n⁺-Typ-Pufferschicht, in die Phosphor (P) mit einer Dosis von ungefähr $3 \times 10^{12}/\text{cm}^2$ und einer Energie von ungefähr 120 keV bis zu einer Tiefe von ungefähr 20 µm eingebracht wurde.

[0036] Zum Steuern der Lebensdauer wird weiterhin das Halbleitersubstrat mit Protonen bestrahlt. In optimaler Weise wird das Halbleitersubstrat Protonen einer Dosis von ungefähr $1 \times 10^{11}/\text{cm}^2$ bis zu einer Tiefe von ungefähr 32 µm ausgehend von der Rückseitenoberfläche ausgesetzt. Dies kann ein Umschlagphänomen verhindern und einen verbesserten Kompromiss zwischen einer niedrigen Sättigungsspannung (Vice(sat)) und einer Offsetspannung (Eoff) erzielen.

[0037] Bei einem bekannten IGBT ist es nicht erforderlich, einen Betrieb bei niedriger Temperatur sicherzustellen. Daher wurde nicht entdeckt, dass eine

Schwankung in der niedrigen Sättigungsspannung $V_{ce(sat)}$ durch ein Umschlagphänomen verursacht wird. Folglich wird bei der vorliegenden Ausführungsform bemerkt, dass eine Ursache der Schwankung der niedrigen Sättigungsspannung $V_{ce(sat)}$ das Umschlagphänomen verursacht und ein IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit kann bereitgestellt werden, welcher eine Rückseitenoberfläche aufweist, deren Aufbau optimiert ist und die mit Protonen einer optimierten Dosis bestrahlt wurde zum Minimieren des Umschlagphänomens und zum Liefern eines verbesserten Kompromisses zwischen einer niedrigen Sättigungsspannung ($V_{ce(sat)}$) und einer Offsetspannung (Eoff).

[0038] Wie in **Fig. 1** und **Fig. 2** gezeigt liefert die vorliegende Ausführungsform einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit, der einen Rückseitenoberflächenbau aufweist, welcher eine p-Typ-Kollektorschicht **4** mit einer p-Typ-Verunreinigungsregion aufweist, die in einem Bereich des n⁻-Typ-Halbleitersubstrats **100** angeordnet ist, welcher seinerseits ausgehend von der Rückseitenoberfläche bis zu einer Tiefe von ungefähr 0,5 µm angeordnet ist, was um ungefähr 1/10 dünner ist als konventionell und die ein Verunreinigungsprofil mit p-Typ-Verunreinigungen einer Konzentration mit einem Maximalwert von ungefähr $2 \times 10^{16}/\text{cm}^3$ aufweist. Weiterhin weist der IGBT eine n⁺-Typ-Pufferschicht **5** auf, welche n-Typ-Verunreinigungen in einem Bereich des n⁻-Typ-Halbleitersubstrats **100** in einer Tiefe von ungefähr 0,5 µm bis ungefähr 20 µm gemessen von der Rückseitenoberfläche aufweist und ein Verunreinigungsprofil, bei dem die n-Typ-Verunreinigungs-konzentration einen Maximalwert von ungefähr $3 \times 10^{15}/\text{cm}^3$ aufweist.

[0039] Durch diesen Aufbau wurde bei einem IGBT mit einer Spezifikation von 3,3 kV Spannungsfestigkeit ein heißer Leckstrom von ungefähr $100 \mu\text{A}/\text{cm}^2$ realisiert. Da die p-Typ-Kollektorschicht **4** gegenüber einem bekannten IGBT um ungefähr 40 µm bis ungefähr 350 µm in der Dicke verringert ist, ist ebenfalls die niedrige Sättigungsspannung $V_{ce(sat)}$ verringert. Das n⁻-Typ-Halbleitersubstrat **100** mit darin mit einer optimierten Dosis eingebrachten Löchern kann weiterhin Protonen einer optimierten Menge ausgesetzt werden zum Erhalt eines IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit, welcher einen stabilisierten Kompromiss zwischen einer niedrigen Sättigungsspannung $V_{ce(sat)}$ und einer Offsetspannung (Eoff) erzielen kann.

[0040] **Fig. 2** zeigt eine Beziehung zwischen der Tiefe ausgehend von der Rückseitenoberfläche (µm) und der Verunreinigungs-konzentration an der Rückseitenoberfläche (Ionen/cm³). Für einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit der vorliegenden Ausführungsform, der in **Fig. 1** gezeigt ist, ist ein Ergebnis für verschiedene Dosen

von Protonen für die Bestrahlung für eine optimale Spezifikation der p-Typ-Kollektorschicht **4** und der n⁺-Typ-Pufferschicht **5** gezeigt. Die Nummern 01-1, 05-1 und 07-1 zeigen Verunreinigungs-konzentrationsprofile der Rückseitenoberfläche des Substrates gegen die Tiefe ausgehend von der Rückseitenoberfläche für Protonendosen von ungefähr $5 \times 10^{10}/\text{cm}^2$, ungefähr $2 \times 10^{11}/\text{cm}^2$ und ungefähr $3 \times 10^{11}/\text{cm}^2$ für die Bestrahlung.

[0041] Wie in **Fig. 2** gezeigt, gehen die durch die Nummern 01-1, 05-1 und 07-1 bezeichneten Verunreinigungs-konzentrationsprofile nach oben, wenn eine Defektschicht zu einer Donorschicht wird in der Nähe einer Tiefe von ungefähr 32 µm (oder einer projizierten Reichweite (R_p)) ausgehend von der Rückseitenoberfläche des n⁻-Typ-Halbleitersubstrats **100** durch Bestrahlung mit Protonen. Die mit den Nummern 01-1, 05-1, und 07-1 bezeichneten Verunreinigungs-konzentrationsprofile zeigen ein Profil für eine Protonendosis für die Bestrahlung bei einem oberen Grenzwert, das gestattet, dass eine Temperaturcharakteristik bei -55°C und eine Charakteristik der niedrigen Sättigungsspannung $V_{ce(sat)}$ negative Temperaturcharakteristiken sind. Es wurde gefunden, dass höchstens für die Dosis Nr. 05-1 an Protonen für die Bestrahlung das Umschlagphänomen bei einer niedrigen Temperatur von -55°C nicht auftritt.

[0042] Wenn beispielsweise basierend auf dem Konzentrationsprofil, das in **Fig. 2** mit Nr. 05-1 bezeichnet ist, Protonen in das n⁻-Typ-Halbleitersubstrat **1** mit einer Menge von höchstens $2 \times 10^{11}/\text{cm}^2$ für die Bestrahlung eingebracht werden, wird die Donorschicht **6** eine Konzentration von höchstens $7,5 \times 10^{13}/\text{cm}^3$ aufweisen.

[0043] Die Bestrahlung des Halbleitersubstrates **100** in einem Driftbereich der Protonen, wie in **Fig. 2** gezeigt, bildet weiterhin eine Defektschicht aus, die Verunreinigungen einer Konzentration enthält, deren projiziertes Profil eine Halbwertsbreite von ungefähr 10 µm bis ungefähr 5 µm aufweist.

[0044] Weiterhin lieferte eine Protonendosis von ungefähr $2 \times 10^{11}/\text{cm}^2$ für die Bestrahlung und eine projizierte Reichweite (R_p) der Protonen, die auf die Tiefe der Pufferschicht **5** plus ungefähr 10 µm ($R_p = 42 \mu\text{m}$) gesetzt wurde, ebenfalls eine Defektschicht, die Verunreinigungen mit einer Konzentration aufwies, deren projiziertes Profil eine Halbwertsbreite von ungefähr 10 µm hatte.

[0045] Dadurch kann ein IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit bereitgestellt werden, der einen stabilisierten Kompromiss zwischen einer niedrigen Sättigungsspannung $V_{ce(sat)}$ und einer Offsetspannung (Eoff) zeigt.

[0046] Fig. 3 zeigt eine Beziehung zwischen der Größe eines Umschlags (V) und einer Protonendosis für die Bestrahlung (in Ionen/cm²). Fig. 3 ist ein Diagramm, das die Größe des Umschlags bei -55°C quantifiziert. Die y-Achse (oder vertikale Achse) stellt einen Vcc-Bereich einer in Fig. 5 gezeigten I-V-Kennlinie bei einer Umschlagkurve dar, die verursacht wird, wenn die niedrige Sättigungsspannung $V_{\text{ce(sat)}}$ des IGBT gemessen wird. Er wird in Volt dargestellt. Die x-Achse (oder horizontale Achse) stellt eine Protonendosis für die Bestrahlung in [$1 \times 10^{11}/\text{cm}^2$] dar.

[0047] Anhand eines experimentellen Ergebnisses wird festgelegt, dass der Vcc-Bereich so eingestellt wird, dass er annähernd bei höchstens 2 V ist und dass eine Protonendosis für die Bestrahlung bis zu ungefähr $2 \times 10^{11}/\text{cm}^2$ eingestellt wird. Wenn die p-Typ-Kollektorschicht 4 eine Konzentration (oder Menge an eingebrachtem Bor (B)) von ungefähr $1 \times 10^{13}/\text{cm}^3$ aufweist [Spezifikation B], tritt ein Umschlagphänomen für eine Protonendosis für die Bestrahlung auf, die äquivalent zu ungefähr $1 \times 10^{11}/\text{cm}^2$ ist.

[0048] Wenn die p-Typ-Kollektorschicht 4 eine Konzentration (oder Menge an eingebrachtem Bor (B)) von ungefähr $5 \times 10^{13}/\text{cm}^3$ aufweist [eine Spezifikation C], tritt ein Umschlagphänomen für eine Protonendosis für die Bestrahlung auf, welche äquivalent zu ungefähr $5 \times 10^{11}/\text{cm}^2$ ist. Dadurch kann eine Protonendosis für die Bestrahlung in einem Bereich von ungefähr $1 \times 10^{11}/\text{cm}^2$ bis ungefähr $5 \times 10^{11}/\text{cm}^2$ eingestellt werden. Wenn die p-Typ-Kollektorschicht 4 eine Konzentration (oder eingebrachte Menge an Bor (B)) von ungefähr $3 \times 10^{13}/\text{cm}^3$ aufweist [eine Spezifikation A], tritt ein Umschlagphänomen für eine Protonendosis für die Bestrahlung auf, welche äquivalent zu ungefähr $3 \times 10^{11}/\text{cm}^2$ ist.

[0049] Somit kann für die obige Spezifikation C eine Protonendosis für die Bestrahlung in einem weiten Bereich von ungefähr $1 \times 10^{11}/\text{cm}^2$ bis ungefähr $5 \times 10^{11}/\text{cm}^2$ eingestellt werden. Ein n-Typ-Halbleitersubstrat 100 mit einer Rückseitenoberfläche, die eine p-Typ-Kollektorschicht 4 aufweist, deren Aufbau kontrolliert wird, und die mit Protonen in einer eingestellten Menge bestrahlt wird, gestattet es daher einem IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit einen stabilen Kompromiss zwischen einer niedrigen Sättigungsspannung $V_{\text{ce(sat)}}$ und einer Offset-Spannung (E_{off}) zu zeigen, wie es durch die Kunden gewünscht wird.

[0050] Fig. 4 zeigt eine Beziehung zwischen einer Tiefe ausgehend von der Rückseitenoberfläche (μm) und der Konzentration im p-Typ-Kollektor (N_s) (Ionen/cm³). In dieser Figur hat das n-Typ-Halbleitersubstrat 100 eine Rückseitenoberfläche mit einem pn-Aufbau, wie auch die Struktur von Fig. 1, wobei die Dicke eines Al-Absorbers variiert wird und die

Rückseitenoberfläche unterschiedlichen Mengen an Protonen ausgesetzt wird und ein Protonen-Regelbereich gezeigt ist, der die gleiche Spannungsfestigkeits- (oder IGBT-)Eigenschaft liefert.

[0051] Ein Beispiel mit einem A1-Absorber von ungefähr 135 μm Dicke, einer projizierten Reichweite (R_p) der Protonen von ungefähr 32 μm und einer Protonendosis von ungefähr $1 \times 10^{11}/\text{cm}^2$ für die Bestrahlung und ein Beispiel mit einem A1-Absorber von ungefähr 115 μm Dicke, einer projizierten Reichweite (R_p) der Protonen von ungefähr 52 μm und einer Protonendosis von ungefähr $5 \times 10^{10}/\text{cm}^2$ für die Bestrahlung liefern äquivalente (Spannungsfestigkeits- oder IGBT-)Eigenschaften. Anhand dieses Ergebnisses wird ein Einstellbereich für -55°C eingestellt, der das Umschlagphänomen vermeidet.

[0052] Man beachte, dass die Donorschicht 6, wie in Fig. 4 gezeigt, eine Defektschicht dergestalt aufweist, dass die Protonendosis für die Bestrahlung ungefähr $1 \times 10^{11}/\text{cm}^2$ ist und die projizierte Reichweite (R_p) der Protonen auf die Position der Tiefe der Pufferschicht 5 plus ungefähr 20 μm eingestellt ist ($R_p = 52 \mu\text{m}$) und diese Defektschicht eine Donorkonzentration von ungefähr höchstens $3,5 \times 10^{13}/\text{cm}^3$ aufweist und ebenfalls ungefähr zwei- bis dreimal der Konzentration des Halbleitersubstrates ist.

[0053] In Fig. 4 wird ein gestrichelter Bereich, der eine Region zwischen den Spitzenkonzentrationen von "Nr. 05-1 (Protonendosis der Bestrahlung: $2 \times 10^{11}/\text{cm}^2$ und Konzentration, bei der die Defektschicht donorartig wird: ungefähr $7 \times 10^{13}/\text{cm}^3$)" und "für $R_p = 52 \mu\text{m}$ (Protonendosis für die Bestrahlung: ungefähr $1 \times 10^{11}/\text{cm}^2$ und Konzentration, bei der die Defektschicht donorartig wird: ungefähr $3,5 \times 10^{13}/\text{cm}^3$)" als Regelbereich für die Protonen gewählt, der eine Kompromisseigenschaft aufrecht erhält.

[0054] Fig. 5 zeigt ein Umschlagphänomen bei der vorliegenden Ausführungsform. Die Figur zeigt, wie eine Eigenschaft des Ausgangs variiert für einen Bereich von -55°C bis 125°C (-55°C , -40°C , -20°C , 25°C , 125°C) für eine Protonendosis von ungefähr $7 \times 10^{11}/\text{cm}^2$ für die Bestrahlung, eine Beschleunigungsspannung von ungefähr 4,2 MeV und einen A1-Absorber mit einer Dicke von ungefähr 135 μm . Der Vcc-Bereich wird als "Snap Back"-Größe definiert.

[0055] Die projizierte Reichweite (R_p) der Protonen entspricht einer Position der Bestrahlung, die in der vorliegenden Ausführungsform vorgeschlagen wird. Es ist eine Position ungefähr 32 μm in der Tiefe gemessen von der Rückseitenoberfläche. Für 25°C (Raumtemperatur) und 125°C wird der "Snap Back"-Effekt nicht beobachtet und eine Schwankung in der niedrigen Sättigungsspannung V_{ce} wird nicht wahrgenommen. Bei der vorliegenden Ausführungsform

wird die Optimierung ebenfalls vorgenommen, um den "Snap Back"-Effekt für -55°C zu verhindern.

[0056] Fig. 6 zeigt einen Kompromiss zwischen der niedrigen Sättigungsspannung $V_{\text{ice(sat)}}$ und der Offset-Spannung (E_{off}) bei der vorliegenden Ausführungsform. In Fig. 6 bezeichnet ein Symbol "+" (F5#23-3 ref) ein IGBT-Produkt als Leistungsvorrichtung mit hoher Spannungsfestigkeit mit einer Rückseitenoberfläche, die eine p-Typ-Kollektorschicht aufweist, in die Bor (B) in einer Menge von ungefähr $3 \times 10^{13}/\text{cm}^2$ eingebracht wurde, sowie eine n-Typ-Pufferschicht, in die Phosphor (P) mit einer Menge von ungefähr $3 \times 10^{12}/\text{cm}^2$ eingebracht wurde, und die nicht mit Protonen bestrahlt wurde.

[0057] Ein F5#01-11-IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit erhielt eine Protonendosis von ungefähr $5 \times 10^{10}/\text{cm}^2$ bei der Bestrahlung. Ein F5#03-11-IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit erhielt eine Protonendosis von ungefähr $1 \times 10^{11}/\text{cm}^2$ bei der Bestrahlung. Ein F5#05-11-IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit erhielt eine Protonendosis von ungefähr $2 \times 10^{11}/\text{cm}^2$ bei der Bestrahlung. Ein F5#07-11-IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit erhielt eine Protonendosis von ungefähr $3 \times 10^{11}/\text{cm}^2$ für die Bestrahlung. Ein F5#09-11-IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit erhielt eine Protonendosis von ungefähr $5 \times 10^{11}/\text{cm}^2$ bei der Bestrahlung. Ein F5#11-11-IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit erhielt eine Protonendosis von ungefähr $7 \times 10^{11}/\text{cm}^2$ bei der Bestrahlung. Mit solch unterschiedlichen Protonendosen für die Bestrahlung zeigte der Kompromiss zwischen niedriger Sättigungsspannung $V_{\text{ice(sat)}}$ und Offset-Spannung (E_{off}) eine in Fig. 6 gezeigte Beziehung.

[0058] Mit Bezug auf Fig. 6 tritt ein "Snap Back"-Effekt zunächst für F5#07-11 ($3 \times 10^{11}/\text{cm}^2$) auf, was mit einem Kreis gekennzeichnet ist. Zwischen F5#05-11 ($2 \times 10^{11}/\text{cm}^2$) und F5#07-11 ($3 \times 10^{11}/\text{cm}^2$) gibt es einen Verzweigungspunkt, an dem die Kompromisseigenschaft variiert.

[0059] Somit liefert die vorliegende Ausführungsform einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit, wie in Fig. 1 gezeigt, der eine Rückseitenoberfläche mit einer p-Typ-Kollektorschicht 4 mit einer Oberfläche, die Verunreinigungen einer Konzentration von ungefähr $2 \times 10^{16}/\text{cm}^3$ bis zu einer Tiefe von ungefähr $0,5 \mu\text{m}$ enthält, und einer n-Typ-Pufferschicht 5 mit einer Oberfläche, die Verunreinigungen einer Konzentration von ungefähr $3 \times 10^{15}/\text{cm}^3$ bis zu einer Tiefe von ungefähr höchstens $20 \mu\text{m}$ enthält, sowie ein n-Typ-Halbleitersubstrat mit einer Konzentration von $2 \times 10^{13}/\text{cm}^3$. Weiterhin ist eine Donorschicht 6 an einer Position vorgesehen,

die einer Protonendosis von ungefähr höchstens $2 \times 10^{11}/\text{cm}^2$ ausgesetzt ist und eine Tiefe von ungefähr $32 \mu\text{m}$ (R_p) aufweist.

[0060] Somit kann die Kombination aus einer pn-Konzentration und einer Tiefe und einer Donorschicht 6, die in einer Defektschicht ausgebildet ist und Verunreinigungen einer Konzentration mit einem projizierten Profil aufweist, einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit liefern, der einen verbesserten Kompromiss zwischen niedriger Sättigungsspannung ($V_{\text{ice(sat)}}$) und einer Offset-Spannung (E_{off}) liefert. Weiterhin kann ein 3,3 kV-Planar-IGBT, der ein Halbleitersubstrat mit einer Rückseitenoberfläche aufweist, die einen pn-Übergang aufweist, der Verunreinigungen enthält, deren Konzentration und Tiefe eingestellt ist und die Protonen einer kontrollierten Menge ausgesetzt wird, einen "Snap Back"-Effekt der niedrigen Sättigungsspannung $V_{\text{ice(sat)}}$ für den Betrieb bei einer niedrigen Temperatur von -55°C verhindern und dadurch die Schwankung in der niedrigen Sättigungsspannung $V_{\text{ice(sat)}}$ verringern und einen Verlust bei einer Schalteigenschaft stabilisieren.

Herstellungsverfahren

[0061] Ein Halbleiterelement, das ein 3,3 kV-IGBT (Bipolartransistor mit isoliertem Gate insbesondere) als Leistungsvorrichtung mit hoher Spannungsfestigkeit für die elektrische Leistung ist und den Aufbau von Fig. 1 hat, wird durch ein Verfahren hergestellt, das im Folgenden unter Bezugnahme auf Fig. 7A und Fig. 7B bis Fig. 24A und Fig. 24B beschrieben wird, wobei die Figuren einen Aufbau im Querschnitt zeigen.

[0062] Der IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit, der als Stand der Technik beschrieben wurde, wird in einem Verfahren hergestellt, das im Allgemeinen aufweist: Losbildung, einen Rückseitenoberflächen-n-Typ-Puffer-Diffusionsschritt, einen Rückseitenoberflächen-p-Typ-Kollektor-Diffusionsschritt, einen p-Typ-Wanenausbildungsschritt, einen Gate(1)-Ausbildungsschritt, einen Gate(2)-Ausbildungsschritt, einen Kanaldotierungsschritt, einen p⁺-Typ-Verunreinigungsdiffusionsschritt, einen Sourceausbildungsschritt, einen Kontakt(1)-Ausbildungsschritt, einen Aluminium-Zwischenverbindungs(1)-Schritt, einen Glasbedeckungsschritt, einen 4-Lagen-Aufdampf(Al/Mo/Ni/Au)-Schritt, einen Lebensdauersteuerungsschritt (eines Hochgeschwindigkeitstyps) und einen Annealing (Ausheil)-Schritt.

[0063] Im Gegensatz dazu liefert die vorliegende Ausführungsform einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit, der durch ein Verfahren hergestellt wird, das sich von dem Verfahren unterscheidet, welches beim Stand der Technik

verwendet wird. Speziell bildet das letztere Verfahren die p⁺-Typ-Kollektorschicht/n⁺-Typ-Pufferschicht der Rückseitenoberfläche durch thermische Diffusion aus, während das erstere Verfahren mit einem p-Typ-Wannen-Ausbildungsschritt beginnt und bei einem Glasbedeckungsschritt und den folgenden Schritten die n-Typ-Puffer- und p-Typ-Kollektorschicht-Ausbildungsschritte eines Verfahrens für die Rückseitenoberfläche anwendet.

[0064] Beispielsweise enthält es die Losbildung, einen Rückseitenoberflächen-n-Typ-Puffer-Diffusionsschritt (Erhalten einer niedrigen Konzentration), einen p-Typ-Wannen-Ausbildungsschritt, einen Gate (1)-Ausbildungsschritt, einen Gate(2)-Ausbildungsschritt, einen Kanaldotierungsschritt, einen p⁺-Typ-Verunreinigungsdiffusionsschritt, einen Source-Ausbildungsschritt, einen Rückseitenoberflächen-p-Typ-Kollektor-Diffusionsschritt (Abflachen und Erhalten einer niedrigen Konzentration), einen Kontakt(1)-Ausbildungsschritt, einen Aluminium-Zwischenverbindungs(1)-Schritt, einen Glasbedeckungsschritt, eine 4-Lagen-Aufdampf(Al/Mo/Ni/Au)-Schritt und einen Lebensdauersteuerschritt (Einstellung einer niedrigen Lebensdauer).

[0065] Hier im Folgenden wird Bezug genommen auf **Fig. 7A** und **Fig. 7B** bis **Fig. 24A** und **Fig. 24B**, die einen Aufbau im Querschnitt zeigen zum Beschreiben eines Verfahrens zum Herstellen eines IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit bei der vorliegenden Ausführungsform.

[0066] Mit Bezug auf **Fig. 7A** und **Fig. 7B** wird ein n⁻-Typ-Halbleitersubstrat **100** mit einer Siliziumdicke (eine n⁻-Schicht) und einem spezifischen Widerstand vorgesehen, welche erforderlich sind zum Aufrechterhalten einer Spannungsfestigkeit des IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit. Für eine Spezifikation von 3,3 kV des IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit werden ein spezifischer Widerstand von ungefähr 250 Ωcm bis ungefähr 300 Ωcm und ein n⁻-Typ-Halbleitersubstrat **100** mit einer Dicke von ungefähr 400 μm bevorzugt. Als n⁻-Typ-Halbleitersubstrat **100** wird ein Produkt mit einer spezifizierten hohen Spannungsfestigkeit mit gegenüberliegenden Oberflächen mit einer Poly-Rückseitenversiegelung (PBS, Poly-Back-Seal) darauf ausgebildet zum Entfernen von Schwermetallverunreinigungen aus dem Silizium. Für FZ-Wafer (Float Zone-Wafer bzw. Zonenschmelzwafer) für IGBTs mit hoher Spannungsfestigkeit und Spezifikationen von 3,3 kV und 6,5 kV liefern andere Hersteller ebenfalls ähnliche Spezifikationen. Das n⁻-Typ-Halbleitersubstrat **100** enthält Verunreinigungen mit einer Konzentration von ungefähr $3 \times 10^{12}/\text{cm}^2$.

[0067] Die gesamte Oberfläche des n⁻-Typ-Halbleitersubstrates **100** wird einem Oxidationsschritt un-

terzogen und ausgehend von der Rückseitenoberfläche wird Phosphor eingebracht. Dies bildet ausgehend von der Oberfläche des Substrates die n⁻-Typ-Pufferschicht 5 bis zu einer Tiefe von einigen Zehn μm aus. Bei der vorliegenden Ausführungsform wird Phosphor (P) in einer Menge von ungefähr $3 \times 10^{12}/\text{cm}^2$ mit einer Energie von ungefähr 120 keV bis zu einer Tiefe von ungefähr 20 μm eingebracht zum Ausbilden der n⁻-Typ-Pufferschicht **5**.

[0068] Mit Bezug auf **Fig. 8A** und **Fig. 8B** wird die vordere Oberfläche über ungefähr 100 μm poliert zum Erhalt einer Bruchschicht. Nachfolgend wird eine Oxidschicht **51** aus SiO₂ abgeschieden. Nachfolgend wird auf der Oxidschicht **51** eine Resistschicht **52** abgeschieden und eine Fotolithographie wird angewendet zum selektiven Ausbilden einer Öffnung **52a**. Nachfolgend wird unter Verwendung der Resistschicht **52** als Ätzmaske die Oxidschicht **51** selektiv entfernt zum Ausbilden einer Öffnung **51a**, welche das n⁻-Typ-Halbleitersubstrat **100** freilegt.

[0069] Mit Bezug auf **Fig. 9A** und **Fig. 9B** wird unter Verwendung der Resistschicht **52** und der Oxidschicht **51** als Maske durch die Öffnungen **51a**, **52a** Bor in eine Oberfläche des n⁻-Typ-Halbleitersubstrates **100** in dem Guard-Ringbereich **2** eingebracht. Mit Bezug auf **Fig. 10A** und **Fig. 10B** wird dann in einem MOS-Zellbereich **1** selektiv die Oxidschicht **51** mit einer Öffnung **51b** versehen und nachfolgend wird Bor durch die Öffnungen **51a** und **51b** in eine Oberfläche des n⁻-Typ-Halbleitersubstrates **100** eingebracht. Nachfolgend wird das n⁻-Typ-Halbleitersubstrat **100** aufgeheizt zum Diffundieren des Bors. Dadurch wird der MOS-Zellbereich **1** mit einer p-Typ-Diffusionsregion **11** versehen und der Guard-Ringbereich **2** wird mit einer p-Typ-Wanne **3** versehen.

[0070] Dann wird mit Bezug auf **Fig. 11A** und **Fig. 11B** auf der Oxidschicht **51** eine Resistschicht **53** abgeschieden und nachfolgend eine Fotolithographie angewendet zum selektiven Ausbilden einer Öffnung **53a** in dem MOS-Zellbereich **1** und dem Guard-Ringbereich **2**. Nachfolgend wird die in der Öffnung **53a** freiliegende Oxidschicht **51** geätzt. Mit Bezug auf **Fig. 12A** und **Fig. 12B** wird dann die Resistschicht **53** entfernt und nachfolgend vor dem Einbringen von Verunreinigungen eine Oberfläche des n⁻-Typ-Halbleitersubstrates **100** oxidiert.

[0071] Nachfolgend wird eine Resistschicht **54** auf dem n⁻-Typ-Halbleitersubstrat **100** abgeschieden und eine Fotolithographie durchgeführt zum selektiven Ausbilden einer Öffnung **54a** in dem MOS-Zellbereich **1**. Nachfolgend wird durch die Öffnung **54a** Phosphor in den MOS-Zellbereich **1** an einer Oberfläche des n⁻-Typ-Halbleitersubstrates **100** in einen flachen Bereich eingebracht. Nachfolgend wird das n⁻-Typ-Halbleitersubstrat **100** aufgeheizt zum Diffun-

dieren des Phosphors. Dadurch wird der MOS-Zellbereich **1** mit einer n-Typ-Wanne **12** versehen.

[0072] Mit Bezug auf **Fig. 13A** und **Fig. 13B** wird dann an dem n-Typ-Halbleitersubstrat **100** die aufliegende Oxidschicht entfernt und nachfolgend wird das n-Typ-Halbleitersubstrat **100** mit Gateoxidschichten **55a**, **55b** an der vorderseitigen und rückseitigen Oberfläche versehen. Nachfolgend wird auf den Gateoxidschichten **55a**, **55b** PolySilizium **56a**, **56b** so abgeschieden, dass es eine Dicke von ungefähr 450 nm aufweist. Mit Bezug auf **Fig. 14A** und **Fig. 14B** wird dann an der vorderseitigen Oberfläche auf dem PolySilizium **56a** das n-Typ-Halbleitersubstrat **100** mit einer Resistschicht **57** versehen und eine Fotolithographie durchgeführt zum selektiven Ausbilden einer Öffnung **57a** in dem MOS-Zellbereich **1** und dem Guard-Ringbereich **2**. Nachfolgend wird die Resistschicht **57** mit der Öffnung **57a** als Maske verwendet und dadurch das PolySilizium **56a** geätzt.

[0073] Mit Bezug auf **Fig. 15A** und **Fig. 15B** wird dann eine Resistschicht **58** in dem Guard-Ringbereich **2** abgeschieden zum Bedecken der Öffnung **57a** der Resistschicht **57**. Nachfolgend wird durch die Öffnung **57a** der Resistschicht **57** Bor in den MOS-Zellbereich **1** eingebracht und thermisch diffundiert zum Ausbilden einer Kanaldotierungsregion **13**.

[0074] Mit Bezug auf **Fig. 16A** und **Fig. 16B** wird dann die Resistschicht **58** entfernt und nachfolgend in dem MOS-Zellbereich **1** eine Resistschicht **59** mit einer vorbestimmten Öffnung **59a** abgeschieden. Nachfolgend wird die Resistschicht **59** mit der Öffnung **59a** als Maske verwendet und dadurch Phosphor eingebracht und thermisch diffundiert zum Ausbilden einer p⁺-Typ-Diffusionsregion **14**.

[0075] Mit Bezug auf **Fig. 17A** und **Fig. 17B** wird dann die Resistschicht **59** entfernt und nachfolgend auf dem MOS-Zellbereich **1** und dem Guard-Ringbereich **2** eine Resistschicht **60** mit einer vorbestimmten Öffnung **60a** abgeschieden. Nachfolgend wird die Resistschicht **60** mit der Öffnung **60a** als Maske verwendet und dadurch Arsen eingebracht und thermisch diffundiert zum Ausbilden der Sourcereion **15**.

[0076] Mit Bezug auf **Fig. 18A** und **Fig. 18B** wird dann die Resistschicht **60** entfernt und nachfolgend auf dem n-Typ-Halbleitersubstrat **100** an der vorderen Oberfläche eine PSG(Phosphor-Silikat-Glas)-Schicht **61** abgeschieden mit einer von ungefähr 1 µm. Weiterhin werden an der Rückseitenoberfläche die Oxidschicht **55b** und die PolySiliziumschicht **56b** mit einem Verascher entfernt. Nachfolgend wird ein PBS-Getter-Annealing-Verfahren vollständig durchgeführt zum Entfernen der PBS-Schicht. Nachfolgend wird die Rückseitenoberfläche ausreichend gettert und nachfolgend eine p⁺-Kollektorschicht **4** so ausgebildet, dass sie flach ist.

[0077] Mit Bezug auf **Fig. 19A** und **Fig. 19B** wird dann in dem MOS-Zellbereich **1** und dem Guard-Ringbereich **2** eine Resistschicht **61** mit einer vorbestimmten Öffnung **61a** abgeschieden. Nachfolgend wird die Resistschicht **61** mit der Öffnung **61a** als eine Maske verwendet und Kontaktlöcher CH1, CH2 werden dadurch ausgebildet. Man beachte, dass die Kontaktlöcher CH1, CH2 in einem Verfahren ausgestaltet werden, welches nicht die Oberfläche des PolySiliziums beschädigt. Spezieller wird ein Nassätzen durchgeführt und nachfolgend ein Trockenätzen durchgeführt.

[0078] Mit Bezug auf **Fig. 20A** und **Fig. 20B** wird dann das n-Typ-Halbleitersubstrat **100** an der vorderen Oberfläche mit einer Aluminium-Zwischenverbindungsschicht darauf versehen mittels Aluminiumaufdampfung. Nachfolgend wird eine Resistschicht **64** mit einem vorbestimmten Öffnungsmuster abgeschieden und unter Verwendung der Resistschicht **64** als Maske wird die Aluminiumzwischenverbindungsschicht geätzt zum Ausbilden einer Aluminiumelektrode **63** in dem MOS-Zellbereich **1** und dem Guardringbereich **2** an einer erforderlichen Position.

[0079] Mit Bezug auf **Fig. 21A** und **Fig. 21B** wird dann die Resistschicht **64** entfernt und nachfolgend in dem Guard-Ringbereich **2** eine Glasbedeckungsschicht **65** abgeschieden zum Schützen der Aluminiumelektrode **63**. Mit Bezug auf **Fig. 22A** und **Fig. 22B** wird dann zum Schützen der Glasbedeckungsschicht **65** eine Polyimid-Bedeckungsschicht **66** abgeschieden. Mit Bezug auf **Fig. 23A** und **Fig. 23B** wird dann das n-Typ-Halbleitersubstrat **100** an der Rückseitenoberfläche mit einer 4-lagigen Al-Mo-Ni-Au-Struktur darauf versehen, welche eine Rückseitenoberflächenelektrode **67** bildet.

[0080] Mit Bezug auf **Fig. 24A** und **Fig. 24B** wird dann eine Lebensdauereinstellung durchgeführt. Spezieller wird das n-Typ-Halbleitersubstrat **100** Protonen mit einer Dosis von ungefähr höchstens $2 \times 10^{11}/\text{cm}^2$ ausgesetzt zum Erhalt einer Donorschicht **6** in der Rückseitenoberfläche in einer Tiefe von ungefähr 32 µm (Rp). Man beachte, dass der IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit, der bei dem obigen Prozess hergestellt wird, eine p-Typ-Kollektorschicht **4** mit einem Verunreinigungs-konzentrationsprofil mit einer p-Typ-Verunreinigungs-konzentration mit einem Maximalwert von ungefähr $2 \times 10^{16}/\text{cm}^3$ in einem Bereich des n-Typ-Halbleitersubstrates **100** aufweist, der ausgehend von der Rückseitenoberfläche in einer Tiefe von ungefähr 0,5 µm angesiedelt ist, und eine n⁺-Typ-Pufferschicht **5** mit einem Verunreinigungs-konzentrationsprofil mit einer n-Typ-Verunreinigungs-konzentration mit einem Maximalwert von ungefähr $3 \times 10^{15}/\text{cm}^3$ in einem Bereich des n-Typ-Halbleitersubstrates **100**, der in einer Tiefe von ungefähr 0,5 µm bis ungefähr 20 µm gemessen von der Rückseitenober-

fläche angesiedelt ist. Weiterhin hat die Pufferschicht **5** einen maximalen Konzentrationswert, der ungefähr hundertfünzigmal der Konzentration des n-Typ-Halbleitersubstrates **100** ist und die Kollektorschicht **4** hat einen maximalen Konzentrationswert, der ungefähr tausendmal der Konzentration des Halbleitersubstrates **100** ist.

[0081] Dadurch kann eine Kombination aus einer pn-Konzentration und einer Tiefe und einer Donorschicht **6** einer Defektschicht, welche Verunreinigungen mit einer Konzentration mit einem projizierten Profil aufweist, einen IGBT als Leistungsvorrichtung mit hoher Spannungsfestigkeit liefern, der einen verbesserten Kompromiss bei der niedrigen Sättigungsspannung (Vice(sat)) und der Offset-Spannung (Eoff) zeigt. Weiterhin kann ein 3,3 kV-Planar-IGBT, der ein Halbleitersubstrat mit einer Rückseitenoberfläche aufweist, die einen pn-Übergang aufweist, der Verunreinigungen enthält, deren Konzentration und Tiefe eingestellt ist und die Protonen einer kontrollierten Menge ausgesetzt wurde, einen "Snap Back"-Effekt der niedrigen Sättigungsspannung Vice(sat) für einen Betrieb bei einer niedrigen Temperatur von -55°C beseitigen und dadurch eine Schwankung in der niedrigen Sättigungsspannung Vice(sat) verringern und einen Verlust bei einer Schalteigenschaft stabilisieren.

[0082] Man beachte, dass bei der obigen Ausführungsform die Rückseitenoberflächen-Elektroden-p⁺-Kollektorschicht **4** und die n⁺-Typ-Pufferschicht **5** eine feste Konzentration in ihren Verunreinigungen aufweisen und eine Lebensdauereinstellschicht so gewählt wird, dass sie einen variablen Kompromiss gestattet zum Anpassen an mehrere Anwendungen. Alternativ kann die Variation der Konzentration der p⁺-Kollektorschicht **4** ebenfalls einen äquivalenten Kompromiss liefern.

[0083] Weiterhin wurde ein Getter-Verfahren vorgestellt, das für verschiedene Wafer gemeinsam entwickelt werden kann als ein Managementverfahren, das verhindert, dass ein Unterschied zwischen Siliziummaterialien und ein Unterschied zwischen Prozessen hinsichtlich des Kontaminationsniveaus eine Eigenschaft bzw. Kennlinie beeinflusst. Herkömmlicherweise konnte der Rückseitenoberflächenaufbau nicht eine p-Typ-Kollektor-Konzentration und einer n-Typ-Pufferschicht aufweisen, deren Profil eingestellt ist. Das Verfahren erlaubt, dass solch eine Einstellung und Löcher in einer optimierten Menge eingebracht werden können.

[0084] Die Schicht zum Einstellen einer niedrigen Lebensdauer, die hinzugefügt wurde, hat den Kompromiss mit mehr Optionen versehen. Die Schaltverlustverringerung und ein Kompromiss zwischen einem Verlust beim Abschalten (Abschaltverlust) (Eoff) und einer AN-Spannung (Vice(sat)) kann wie beabsichtigt wiederholt werden. Die Löchermenge, die op-

timiert wurde, hat ebenfalls die Spannungsfestigkeit verbessert.

Patentansprüche

1. Halbleitervorrichtung mit:
 einem Halbleiterelementbereich (**1, 2**), der an einer vorderen Oberfläche eines Halbleitersubstrates (**100**) eines ersten Leitungstyps vorgesehen ist, und einer Kollektorschicht (**4**) eines zweiten Leitungstyps und einer Pufferschicht (**5**) des ersten Leitungstyps, die in dem Halbleitersubstrat (**100**) in einer Tiefenrichtung des Halbleitersubstrates (**100**), gesehen von einer Rückseitenoberfläche des Halbleitersubstrates (**100**), vorgesehen sind, wobei die Kollektorschicht (**4**) eine Region mit Verunreinigungen des zweiten Leitungstyps in dem Halbleitersubstrat in einem Bereich beinhaltet, der ausgehend von der Rückseitenoberfläche bis zu einer Tiefe von ungefähr $0,5\ \mu\text{m}$ angesiedelt ist, wobei die Verunreinigungen des zweiten Leitungstyps eine Konzentration mit einem Maximalwert von $2 \times 10^{16}/\text{cm}^3$ aufweisen,
 die Pufferschicht (**5**) Verunreinigungen des ersten Leitungstyps in dem Halbleitersubstrat (**100**) in einem Bereich enthält, der in einer Tiefe von ungefähr $0,5\ \mu\text{m}$ bis $20\ \mu\text{m}$ gemessen von der Rückseitenoberfläche des Halbleitersubstrates (**100**) angesiedelt ist, wobei die Verunreinigungen des ersten Leitungstyps eine Konzentration mit einem Maximalwert von $3 \times 10^{15}/\text{cm}^3$ aufweisen und
 eine Donorschicht (**6**), die eine Defektschicht enthält, in dem Halbleitersubstrat (**100**) in einem Bereich vorgesehen ist, der in einer Tiefe von ungefähr $32\ \mu\text{m}$ gemessen von der Rückseitenoberfläche angesiedelt ist,
 wobei die Donorschicht (**6**) eine Defektschicht aufweist, welche mit Protonen bestrahlt ist, die mit einer Dosis von höchstens $2 \times 10^{11}/\text{cm}^2$ in das Halbleitersubstrat (**10**) an der Rückseitenoberfläche mit der Pufferschicht (**5**) und der Kollektorschicht (**4**) eingebracht sind, wobei die Donorschicht (**6**) eine Konzentration von höchstens $7,5 \times 10^{13}/\text{cm}^3$ aufweist.

2. Halbleitervorrichtung nach Anspruch 1, bei der der Maximalwert der Konzentration der Pufferschicht (**5**) ungefähr hundertfünzigmal einer Konzentration des Halbleitersubstrates (**100**) ist, und der Maximalwert der Konzentration der Kollektorschicht (**4**) ungefähr tausendmal der Konzentration des Halbleitersubstrates (**100**) ist.

3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Donorschicht (**6**) eine Defektschicht enthält, die ausgebildet ist durch Bestrahlen des Halbleitersubstrates (**100**) an der Rückseitenoberfläche mit der Pufferschicht (**5**) und der Kollektorschicht (**4**) mit Protonen einer Dosis von ungefähr $1 \times 10^{11}/\text{cm}^2$, wobei die projizierte Reichweite (R_p) der Protonen auf eine Position in einer Tiefe der Pufferschicht (**5**) plus

20 μm ($R_p = 52 \mu\text{m}$) gesetzt ist und die Defektschicht eine Donorkonzentration von höchstens $3,5 \times 10^{13}/\text{cm}^3$ aufweist, die zwei- bis dreimal jener des Halbleitersubstrates ist.

4. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Donorschicht (6) eine Defektschicht enthält, die Verunreinigungen einer Konzentration mit einem projizierten Profil mit einer Halbwertsbreite von 10 μm bis 5 μm aufweist, die ausgebildet ist durch Bestrahlen des Halbleitersubstrates (100) in einer Driftregion mit Protonen.

5. Halbleitervorrichtung nach Anspruch 4, bei der die Donorschicht (6) eine Defektschicht enthält, welche Verunreinigungen mit einer Konzentration mit einem projizierten Profil mit einer Halbwertsbreite von ungefähr 10 μm aufweist, die ausgebildet ist, durch Bestrahlen des Halbleitersubstrates (100) an der Rückseitenoberfläche mit der Pufferschicht (5) und der Kollektorschicht (4) mit Protonen einer Dosis von ungefähr $2 \times 10^{11}/\text{cm}^2$ mit einer projizierten Reichweite (R_p) der Protonen, die so gewählt ist, dass sie an einer Position in einer Tiefe der Pufferschicht (5) plus ungefähr 10 μm ($R_p = 42 \mu\text{m}$) liegt.

6. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der:
die Kollektorschicht (4) eine Verunreinigungsregion mit Verunreinigungen des zweiten Leitungstyps ist, welche in einer Menge von ungefähr $1 \times 10^{13}/\text{cm}^2$ eingebracht sind, und
die Donorschicht (6) eine Defektschicht enthält, die mit einer Protonendosis von höchstens $1 \times 10^{11}/\text{cm}^2$ für die Bestrahlung ausgebildet ist.

Es folgen 22 Seiten Zeichnungen

Anhängende Zeichnungen

FIG.1




FIG.2




FIG.3






FIG.4

Aufstellung zum Überprüfen der Optimierung der pn-Struktur für eine Variation der Dicke des Al-Absorbers und unterschiedliche Protonendosen für die Bestrahlung



gleicher Betrieb (oder Kompro-misseigenschaft) dargestellt für $R_p = 52 \mu\text{m}$ und eine Protonendosis von $1e11/\text{cm}^2$ für die Bestrahlung und $R_p = 32 \mu\text{m}$ und eine Protonendosis von $2e11/\text{cm}^2$ für die Bestrahlung

FIG.5



V_{cc} -Bereich ist als Größe des Umschlags definiert

FIG.6




FIG.7B





FIG.7A






FIG.9B




FIG.9A






FIG.10B




(B) Guardringbereich 2

FIG.10A




(A) MOS-Zellbereich 1

FIG.12A



(A) MOS-Zellbereich 1

FIG.12B



(B) Guardringbereich 2

FIG.14B





FIG.14A



(B) Guardringbereich 2

(A) MOS-Zellbereich 1

FIG.15B




FIG.15A




FIG.17B




FIG.17A




FIG.18B




FIG.18A




FIG.20B





FIG.20A






FIG.22B




FIG.22A

