



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2012년07월19일  
 (11) 등록번호 10-1167314  
 (24) 등록일자 2012년07월13일

(51) 국제특허분류(Int. Cl.)  
**G02F 1/133** (2006.01)  
 (21) 출원번호 10-2005-0057042  
 (22) 출원일자 2005년06월29일  
 심사청구일자 2010년06월22일  
 (65) 공개번호 10-2007-0001507  
 (43) 공개일자 2007년01월04일  
 (56) 선행기술조사문헌  
 KR1020020010321 A\*  
 KR1020040013536 A\*  
 \*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
**엘지디스플레이 주식회사**  
 서울특별시 영등포구 여의대로 128(여의도동)  
 (72) 발명자  
**강은경**  
 경상북도 구미시 인동36길 23-34, 709동 1202호  
 (구평동, 부영아파트)  
**김도영**  
 대구광역시 북구 대천로 101, 화성3차 아파트  
 105동 1609호 (동천동)  
 (74) 대리인  
**허용록**

전체 청구항 수 : 총 4 항

심사관 : 신창우


(54) 발명의 명칭 **액정표시장치**

**(57) 요약**

화질을 향상시킬 수 있는 액정표시장치가 개시된다.

본 발명의 액정표시장치는 복수의 게이트라인과 데이터라인이 수직으로 배열되고, 상기 복수의 게이트라인에 평행하게 복수의 공통전압 공급라인이 배열되며, 상기 복수의 게이트라인과 데이터라인 및 공통전압 공급라인은 복수의 영역으로 분할되고, 상기 분할된 영역에 포함된 공통전압 공급라인은 일체로 연결되는 액정패널과, 상기 분할된 영역에 포함된 복수개의 게이트라인에 스캔신호를 공급하는 복수의 게이트 드라이버 IC와, 상기 분할된 영역에 포함된 복수개의 데이터라인에 데이터 전압을 공급하는 복수의 데이터 드라이버 IC 및 공통전압을 보상하는 복수의 공통전압 보상부를 포함한다.

**대표도 - 도2**



**특허청구의 범위**

**청구항 1**

복수의 게이트라인과 데이터라인이 수직으로 배열되고, 상기 복수의 게이트라인에 평행하게 복수의 공통전압 공급라인이 배열되며, 상기 복수의 게이트라인과 데이터라인 및 공통전압 공급라인은 복수의 영역으로 분할되고, 상기 분할된 영역에 포함된 공통전압 공급라인은 일체로 연결되는 액정패널;

상기 분할된 영역에 포함된 복수개의 게이트라인에 스캔신호를 공급하는 복수의 게이트 드라이버 IC;

상기 분할된 영역에 포함된 복수개의 데이터라인에 데이터 전압을 공급하는 복수의 데이터 드라이버 IC;

공통전압을 보상하는 복수의 공통전압 보상부; 및

상기 공통전압 보상부의 기준전압이 되는 일정한 전압레벨을 갖는 직류전압을 생성하는 공통전압 생성부를 포함하고,

상기 공통전압 보상부는,

상기 복수의 게이트 드라이버 IC에 내장되어 각각의 게이트 드라이버 IC에 대응되는 분할된 영역에 포함된 공통전압 공급라인을 보상하고,

상기 액정패널의 부하특성에 의해 왜곡된 현재 프레임의 공통전압 및 상기 공통전압 생성부로부터의 직류전압을 공급받아 보상된 공통전압을 다음 프레임에 상기 공통전압 공급라인으로 공급하는 것을 특징으로 하는 액정표시장치.

**청구항 2**

삭제

**청구항 3**

제 1항에 있어서,

상기 공통전압 보상부는 오피앰프를 포함하는 것을 특징으로 하는 액정표시장치.

**청구항 4**

제 1 항에 있어서,

상기 공통전압 보상부는 상기 데이터 드라이버 IC에 내장되는 것을 특징으로 하는 액정표시장치.

**청구항 5**

제3항에 있어서,

상기 공통전압 보상부는 오피앰프를 통한 피드백 방법으로 상기 공통전압을 보상하는 액정표시장치.

**명세서**

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

[0013] 본 발명은 액정표시장치에 관한 것으로, 특히 공통전압의 왜곡을 방지하여 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.

[0014] 액정표시장치는 비디오표시 신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스타입은 동영상 표시하기에 적합하다. 상기 액티브 매트릭

스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(TFT)가 이용되고 있다.

- [0015] 도 1은 종래의 액정표시장치를 나타낸 도면이다.
- [0016] 도 1에 도시된 바와 같이, 상기 액정표시장치는 액정패널(2)과, 상기 액정패널(2)과 데이터 PCB(8) 사이에 접속되어진 복수개의 데이터 TCP(4)들과, 상기 데이터 PCB(8) 내에 실장된 타이밍 컨트롤러(16)와, 상기 액정패널(2)의 다른 측에 접속되어진 복수개의 게이트 TCP(10)들과, 상기 데이터 TCP(4)들 각각에 실장되어진 데이터 드라이버 IC(6)들과, 상기 게이트 TCP(10)들 각각에 실장되어진 게이트 드라이버 IC(12)들을 구비한다.
- [0017] 상기 액정패널(2)의 화상표시영역은 복수개의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)들의 교차로 정의된다. 상기 화상표시영역에는 박막트랜지스터(TFT)와 화소전극이 형성된다. 상기 화상표시영역의 외곽영역에는 상기 데이터 TCP(4)에 접속되는 데이터 패드(미도시)들과, 상기 데이터 패드들과 데이터라인들을 상호 연결시키는 데이터 링크(미도시)들이 위치한다.
- [0018] 상기 화상표시영역에는 상기 게이트라인(GL0 ~ GLn)과 평행하게 형성된 공통전압(Vcom) 공급라인(13)이 더 포함된다.
- [0019] 상기 액정패널(2)은 투명한 절연기판으로 이루어진 하부기판(1) 및 상부기판(3)과 상기 하부기판(1)과 상부기판(3) 사이에 주입된 액정(미도시)을 포함한다.
- [0020] 또한, 상기 화상표시영역의 외곽영역에는 상기 게이트 TCP(10)에 접속되는 게이트 패드(미도시)들과, 상기 게이트 패드들과 게이트라인들을 상호 연결시키는 게이트 링크(미도시)들이 위치한다. 또한, 상기 외곽영역에는 상기 게이트 TCP(10) 상에 실장된 게이트 드라이버 IC(12)들을 직렬로 접속시키기 위하여 하부기판(1) 상에 실장되어진 LOG형 신호라인군(14)이 위치하게 된다.
- [0021] 특히, 상기 LOG형 신호라인군(14)은 제 1 데이터 TCP(4)와 제 1 게이트 TCP(10) 사이에 위치하여 상기 데이터 PCB(8) 및 제 1 데이터 TCP(4)를 경유하여 외부로부터 공급된 게이트 제어신호들 및 게이트 전압들을 상기 제 1 게이트 TCP(10)로 공급하게 된다.
- [0022] 상기 게이트 드라이버 IC(12)는 상기 타이밍 컨트롤러(16)로부터 공급된 게이트 제어 신호들에 응답하여 상기 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다.
- [0023] 상기 데이터 드라이버 IC(6)는 상기 타이밍 컨트롤러(16)로부터의 데이터 제어 신호들에 응답하여 수평 기간(H1, H2...)마다 1라인분씩의 데이터 전압을 상기 데이터라인들(DL1 내지 DLm)에 공급한다.
- [0024] 상기 타이밍 컨트롤러(16)는 상기 게이트 드라이버 IC(12)를 제어하는 게이트 제어신호들을 생성하고, 상기 데이터 드라이버 IC(6)를 제어하는 데이터 제어신호들을 생성한다.
- [0025] 상기 공통전압 생성부(18)는 상기 액정패널(2)에 DC/DC컨버터부(미도시)에서 생성된 전원전압(Vdd)를 이용하여 상기 액정패널(2)을 구동시키기 위한 공통전압(Vcom)을 생성한다. 상기 공통전압(Vcom)은 상기 액정패널(2) 상의 공통전압 공급라인(13)으로 공급된다. 또한 상기 공통전압 공급라인(13) 상에 게이트 절연층이 형성되고 상기 데이터라인이 상기 게이트 절연층에 형성된다. 이로 인해, 상기 공통전압 공급라인과 상기 데이터라인(DL1 ~ DLm) 사이에 캐패시턴스가 형성된다.
- [0026] 상기 데이터라인(DL1 ~ DLm)간의 데이터 신호값이 급격하게 변하면, 상기 캐패시턴스에 의해 상기 공통전압 공급라인(13)으로 공급된 공통전압(Vcom)에 리플이 발생된다. 상기 리플에 의해 왜곡된 공통전압(Vcom)이 상기 액정패널(2)로 공급되면, 크로스 토크 현상이 나타난다. 이런 현상을 제거하기 위해 상기 공통전압(Vcom) 보상부(20)가 구비된다.
- [0027] 상기 공통전압(Vcom) 보상부(20)는 상기 왜곡된 공통전압(Vcom)을 보상하여 상기 액정패널(2)로 공급한다. 이때, 상기 공통전압(Vcom) 보상부는 오피앰프(미도시)로 이루어져 있다. 상기 공통전압(Vcom) 보상부(12)는 상기 왜곡된 공통전압(Vcom)을 상기 오피앰프의 반전(-)입력단자로 공급한다. 상기 오피앰프의 비반전 입력단자(+)에는 DC 전압이 공급된다.
- [0028] 상기 DC 전압은 상기 공통전압 생성부(18)에서 생성된 일정한 전압레벨을 갖는 공통전압(Vcom)을 의미한다.
- [0029] 상기 오피앰프는 상기 오피앰프의 반전(-)입력단자로 공급된 왜곡된 공통전압(Vcom)의 반전되는 전압을 생성한다. 즉, 상기 공통전압(Vcom) 보상부(20)는 상기 왜곡된 공통전압(Vcom)의 반전되는 전압을 생성하고 상기 DC 전압과 함께 출력하여 상기 액정패널(2)로 공급한다.
- [0030] 상기 액정표시장치는 한프레임동안 상기 공통전압(Vcom)을 상기 액정패널(2)로 공급할때, 상기 공통전압

(Vcom)이 상기 캐패시턴스에 의해 발생하는 공통전압(Vcom)의 리플에 의해서 왜곡된다. 상기 왜곡된 공통전압(Vcom)에 의해서 수평라인으로 크로스 토크 현상이 발생한다. 상기 액정표시장치는 그 다음 프레임에서 상기 왜곡된 공통전압(Vcom)을 보상해준다.

[0031] 상기 공통전압(Vcom) 보상부(20)는 상기 액정패널(2) 상에 구비된 피드백 라인(F/B)을 통해 상기 왜곡된 공통전압(Vcom)을 피드백 받아 보상하여 상기 액정패널(2)에 배열된 공통전압 공급라인(13)으로 보상된 공통전압(Vcom)을 공급한다. 상기 공통전압(Vcom) 보상부(20)로 인해 왜곡된 공통전압(Vcom)이 보상되어 상기 액정패널(2) 상에 배열된 공통전압라인(미도시)으로 공급된다.

[0032] 그러나, 상기 액정패널(2)의 상, 중, 하단부에서 발생하는 공통전압(Vcom)의 왜곡현상이 상기 액정패널(2)의 부하특성 등으로 인해 다르게 나타난다. 즉, 상기 액정패널(2)의 면적이 커지거나 상기 공통전압 공급라인(13)의 라인저항 등으로 발생하는 공통전압(Vcom)의 왜곡현상이 상기 액정패널(2)의 상, 중, 하단부에서 각각 다르게 나타난다.

[0033] 따라서 상기 공통전압(Vcom) 보상부(12)가 상기 왜곡된 공통전압(Vcom)을 보상하여 상기 액정패널(2)로 공급하여도 상기 액정패널(2) 상의 상, 중, 하단부에서 발생하는 공통전압(Vcom)의 왜곡현상이 모두 극복되는 것은 아니다.

**발명이 이루고자 하는 기술적 과제**

[0034] 본 발명은 공통전압(Vcom) 보상부를 드라이버 IC 내부에 실장하여 액정패널의 영역별로 왜곡된 공통전압(Vcom)을 보상하여 화질을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.

**발명의 구성 및 작용**

[0035] 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치는 복수의 게이트라인과 데이터라인이 수직으로 배열되고, 상기 복수의 게이트라인에 평행하게 복수의 공통전압 공급라인이 배열되며, 상기 복수의 게이트라인과 데이터라인 및 공통전압 공급라인은 복수의 영역으로 분할되고, 상기 분할된 영역에 포함된 공통전압 공급라인은 일체로 연결되는 액정패널과, 상기 분할된 영역에 포함된 복수개의 게이트라인에 스캔신호를 공급하는 복수의 게이트 드라이버 IC와, 상기 분할된 영역에 포함된 복수개의 데이터라인에 데이터 전압을 공급하는 복수의 데이터 드라이버 IC 및 공통전압을 보상하는 복수의 공통전압 보상부를 포함한다.

[0036] 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

[0037] 도 2는 본 발명에 따른 액정표시장치를 나타낸 도면이다.

[0038] 도 2에 도시된 바와 같이, 상기 액정표시장치는 화상을 표시하는 액정패널(102)과 상기 액정패널(102)과 데이터 PCB(108) 사이에 접속되어진 복수개의 데이터 TCP(104)들과, 상기 데이터 PCB(108)내에 실장된 타이밍 컨트롤러(116)와, 상기 액정패널(102)의 다른 측에 접속되어진 복수개의 게이트 TCP(110)들과, 상기 데이터 TCP(104)들 각각에 실장되어진 데이터 드라이버 IC(106)들과, 상기 게이트 TCP(110)들 각각에 실장되어진 게이트 드라이버 IC(112)들을 구비한다.

[0039] 상기 액정패널(102)에는 상기 액정패널(102)의 화상표시영역은 복수개의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)들의 교차로 마련되는 영역마다 액정셀들이 위치하여 화소전압 신호에 따른 화상을 표시하게 된다. 상기 화상표시영역의 외곽영역에는 상기 데이터 TCP(4)에 접속되는 데이터 패드(미도시)들과, 상기 데이터 패드들과 데이터라인들을 상호 연결시키는 데이터 링크(미도시)들이 위치한다.

[0040] 상기 액정패널(102)에는 상기 게이트라인(GL0 ~ GLn)과 평행하게 형성된 공통전압(Vcom) 공급라인(113)이 더 구비된다.

[0041] 상기 액정패널(102)은 투명한 절연기판으로 이루어진 하부기판(101) 및 상부기판(103)과 상기 하부기판(101)과 상부기판(103) 사이에 주입된 액정(미도시)을 포함한다. 상기 하부기판(101)의 외곽영역에는 데이터 라인들(DL1 ~ DLm)로부터 신장되어진 데이터 패드들(미도시)과, 게이트라인들(GL0 ~ GLn)으로부터 신장되어진 게이트 패드들(미도시)이 위치하게 된다. 또한 하부기판(101)의 외곽영역에는 상기 게이트 드라이버 IC(112)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(114)이 위치된다.

[0042] 상기 타이밍 컨트롤러(116)는 상기 데이터 PCB(108)에 실장되어 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)와 상기 데이터 드라이버 IC(106)를 제어하는 제어신호를 생성한다.

- [0043] 상기 데이터 TCP(104)에는 상기 데이터 드라이버 IC(106)가 실장된다. 상기 데이터 드라이버 IC(106)가 전기적으로 접속된 입력패드들(미도시) 및 출력패드들(미도시)은 하부기판(101) 상의 데이터패드들과 전기적으로 연결된다.
- [0044] 특히, 제 1 데이터 TCP(104)는 하부기판(101) 상의 LOG형 신호라인군(114)에 전기적으로 접속되는 게이트 구동신호 전송군이 추가적으로 형성된다.
- [0045] 상기 데이터 드라이버 IC들(106)은 디지털 데이터 신호를 아날로그 신호인 데이터 전압으로 변환하여 상기 타이밍 컨트롤러(116)에서 생성된 데이터 제어신호에 따라 상기 액정패널(102)상의 데이터 라인(DL1 ~ DLm)들에 공급한다.
- [0046] 상기 게이트 TCP(110)에는 게이트 드라이버 IC(112a, 112b)가 실장된다.
- [0047] 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)는 게이트 구동 신호들에 응답하여 스캔신호, 즉 게이트 하이 전압(VGH)를 게이트 라인(GL0 ~ GLn)에 순차적으로 공급한다. 또한 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)들은 게이트 하이 전압 신호(VGH)가 공급되는 시간을 제외한 나머지 기간에는 게이트 로우 전압 신호(VGL)를 게이트 라인들에 공급한다.
- [0048] 상기 제 1 게이트 드라이버 IC(112a)에는 제 1 공통전압 보상부(120a)가 내장되어 있다. 상기 제 2 게이트 드라이버 IC(112b)에도 제 2 공통전압 보상부(120b)가 내장되어 있다.
- [0049] 상기 액정표시장치는 상기 액정패널(102)의 기준전압이 되고 제 1 프레임 동안 상기 공통전압 공급라인(113)으로 공통전압(Vcom)을 공급하는 공통전압 생성부(118)를 더 구비한다.
- [0050] 상기 공통전압 생성부(118)는 일정한 전압 레벨을 갖는 DC 전압 즉, 공통전압(Vcom)을 상기 공통전압 공급라인(113)으로 공급한다. 또한, 상기 공통전압 생성부(118)는 상기 공통전압(Vcom)을 상기 제 1 및 제 2 공통전압 보상부(120a, 120b)에 공급하여 상기 제 1 및 제 2 공통전압 보상부(120a, 120b)의 기준전압이 되도록 한다.
- [0051] 상기 공통전압(Vcom)은 위에서 언급한 바와 같이, 액정패널(102)의 부하특성 등으로 인해 왜곡이 발생하게 된다. 상기 왜곡된 공통전압(Vcom)은 제 2 프레임이 시작되기 전에 제 1 및 제 2 공통전압 보상부(120a, 120b)로 공급된다. 이때, 상기 왜곡된 공통전압(Vcom)은 상기 공통전압 공급라인(113)을 통해 상기 제 1 및 제 2 공통전압 보상부(120a, 120b)로 공급된다.
- [0052] 상기 공통전압 공급라인(113)은 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)와 전기적으로 연결된 게이트라인(GL0 ~ GLn)과 평행하여 형성된다. 따라서, 상기 제 1 게이트 드라이버 IC(112a)와 연결된 게이트라인(GL0 ~ GLk)과 평행하게 형성된 공통전압 공급라인(113, 이하, "제 1 공통전압 공급라인"이라 한다.)과 상기 제 2 게이트 드라이버 IC(112b)와 연결된 게이트라인(GLk+1 ~ GLn)과 평행하게 형성된 공통전압 공급라인(113, 이하, "제 2 공통전압 공급라인"이라 한다.)은 분리되어 있다.
- [0053] 상기 제 1 공통전압 공급라인(113)에는 상기 제 1 공통전압 보상부(112a)로부터 보상된 공통전압(Vcom)이 공급되고, 상기 제 2 공통전압 공급라인(113)에는 상기 제 2 공통전압 보상부(112b)로부터 보상된 공통전압(Vcom)이 공급된다.
- [0054] 상기 제 1 공통전압 보상부(120a)는 상기 제 1 공통전압 공급라인(113)으로부터 액정패널(102)의 부하 등으로 인해 왜곡된 공통전압(Vcom)을 공급받는다. 또한, 상기 제 2 공통전압 보상부(120b)는 상기 제 2 공통전압 공급라인(113)으로부터 상기 액정패널(102)의 부하 등으로 인해 왜곡된 공통전압(Vcom)을 공급받는다.
- [0055] 이때, 상기 제 1 및 제 2 공통전압 공급라인(113)은 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)가 위치한 영역별로 분리되어 있다.
- [0056] 상기 공통전압 생성부(118)에서 생성된 공통전압(Vcom)이 제 1 프레임동안 상기 액정패널(102)의 제 1 및 제 2 공통전압 공급라인(113)으로 공급된다. 상기 제 1 프레임동안 상기 공통전압(Vcom)은 위에서 언급한 액정패널(102)의 부하특성 등으로 인해 왜곡이 발생하게 된다. 상기 왜곡된 공통전압(Vcom)은 제 1 공통전압 공급라인(113)을 통해 상기 제 1 공통전압 보상부(120a)로 공급된다.
- [0057] 상기 제 1 공통전압 보상부(120a)는 도 3에 도시된 바와 같이, 오피앰프로 이루어져 있고, 제 1 및 제 2 저항(R1, R2)를 구비한다. 상기 왜곡된 공통전압(Vcom)은 상기 오피앰프의 반전 입력단자(-)로 공급된다. 이때, 상기 오피앰프의 비반전 입력단자(+)에는 상기 공통전압 생성부(118)에서 생성된 일정한 전압 레벨을 갖는 DC



전압 즉, 공통전압(Vcom)이 공급된다.

- [0058] 상기 제 1 공통전압 보상부(120a)에서 출력된 전압은 상기 오피앰프의 반전 입력단자(-)로 공급된 왜곡된 공통전압(Vcom)과 180° 위상차가 발생하는 보상된 공통전압(Vcom')이다. 상기 보상된 공통전압(Vcom')은 상기 액정패널(102) 상의 상기 게이트라인(GL0 ~ GLk)과 평행하게 형성된 제 1 공통전압 공급라인(113)으로 공급된다.
- [0059] 상기 제 1 공통전압 공급라인(113)으로 보상된 공통전압(Vcom')이 공급됨으로써, 상기 제 1 프레임에서 왜곡된 공통전압(Vcom)을 보상하여 다음 프레임 동안 공통전압(Vcom)의 왜곡을 방지할 수 있다.
- [0060] 상기 제 1 프레임동안 상기 공통전압(Vcom)은 위에서 언급한 액정패널(102)의 부하특성 등으로 인해 왜곡이 발생하게 된다. 상기 왜곡된 공통전압(Vcom)은 제 2 공통전압 공급라인(113) 통해 상기 제 2 공통전압 보상부(120b)로 공급된다.
- [0061] 상기 제 2 공통전압 보상부(120b) 또한, 상기 제 1 공통전압 보상부(120a)와 마찬가지로, 오피앰프를 구비한다. 상기 오피앰프의 반전 입력단자(-)에는 상기 제 2 공통전압 공급라인(113)을 통해 제 1 프레임동안 왜곡된 공통전압(Vcom)이 입력된다. 상기 오피앰프의 비반전 입력단자(+)에는 상기 공통전압 생성부(118)에서 생성된 일정한 전압레벨을 갖는 DC 전압, 즉 공통전압(Vcom)이 입력된다.
- [0062] 상기 제 2 공통전압 보상부(120b)에서 출력된 전압은 상기 오피앰프의 반전 입력단자(-)로 공급된 왜곡된 공통전압(Vcom)과 180° 위상차가 발생하는 보상된 공통전압(Vcom')이다. 상기 보상된 공통전압(Vcom')은 상기 액정패널(102) 상의 상기 게이트라인(GLk+1 ~ GLn)과 평행하게 형성된 제 2 공통전압 공급라인(113)으로 공급된다.
- [0063] 상기 제 2 공통전압 공급라인(113)으로 보상된 공통전압(Vcom')이 공급됨으로써, 상기 제 1 프레임에서 왜곡된 공통전압(Vcom)을 보상하여 다음 프레임 동안 공통전압(Vcom)의 왜곡을 방지할 수 있다.
- [0064] 또한, 상기 제 1 및 제 2 공통전압 보상부(120a, 120b)는 위에서 언급된 바와 같이, 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)에 내장될 뿐만 아니라 도면에는 도시하지 않았지만 상기 데이터 드라이버 IC(106)에도 내장되어 상기 왜곡된 공통전압(Vcom)을 보상할 수 있다.
- [0065] 상기 제 1 및 제 2 공통전압 보상부(120a, 120b)는 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)에 내장되는데, 상기 게이트 드라이버 IC(112)의 갯수가 늘어나면 늘어날 수록 상기 게이트 드라이버 IC(112)의 갯수에 대응하여 늘어날 수 있다.
- [0066] 상기 제 1 및 제 2 공통전압 보상부(120a, 120b)가 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)에 내장됨에 따라서, 상기 액정패널(102) 상에 상기 제 1 및 제 2 게이트 드라이버 IC(112a, 112b)가 위치하는 영역별로 왜곡된 공통전압(Vcom)을 보상할 수 있다.
- [0067] 예를 들어, 상기 액정패널(102) 상에 게이트 드라이버 IC가 3개 ~ 4개 정도가 구비되면 상기 공통전압 보상부 또한 상기 게이트 드라이버 IC의 갯수에 따라 3개 ~ 4개가 상기 게이트 드라이버 IC의 각각에 내장되어 상기 액정패널(102)의 영역별로 왜곡된 공통전압(Vcom)을 보상할 수 있게 된다.
- [0068] 본 발명의 액정표시장치는 게이트 드라이버 IC 또는 데이터 드라이버 IC에 공통전압 보상부를 따로 내장함으로써, 종래의 액정표시장치에서 상기 액정패널의 영역별로 왜곡된 공통전압(Vcom)이 각각 보상되지 않기 때문에 발생했던 화질저하 등과 같은 문제점을 극복하여 화질을 향상시킬 수 있다.

**발명의 효과**

- [0069] 이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 공통전압 보상부를 상기 액정패널상에 영역별로 위치하는 게이트 드라이버 IC 또는 데이터 드라이버 IC에 내장하여 상기 액정패널의 영역별로 왜곡된 공통전압을 피드백받아 보상함으로써, 종래의 액정표시장치에서 발생한 문제점 등을 극복하여 화질을 향상시킬 수 있다.


**도면의 간단한 설명**

- [0001] 도 1은 종래의 액정표시장치를 나타낸 도면.
- [0002] 도 2는 본 발명에 따른 액정표시장치를 나타낸 도면.


- [0003] 도 3은 도 2의 공통전압 보상부를 상세히 나타낸 회로도.
- [0004] <도면의 주요부분에 대한 간단한 설명>
- [0005] 101:하부기관 102:액정패널
- [0006] 103:상부기관 104:데이터 TCP
- [0007] 106:데이터 드라이버 IC 108:데이터 PCB
- [0008] 110:게이트 TCP 112a:제 1 게이트 드라이버 IC
- [0009] 112b:제 2 게이트 드라이버 IC 113:공통전압 공급라인
- [0010] 114:LOG형 신호라인군 116:타이밍 컨트롤러
- [0011] 118:공통전압 생성부 120a:제 1 공통전압 보상부
- [0012] 120b:제 2 공통전압 보상부

도면

도면1



도면2



도면3

