

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4150886号
(P4150886)

(45) 発行日 平成20年9月17日(2008.9.17)

(24) 登録日 平成20年7月11日(2008.7.11)

(51) Int.Cl.		F I			
G09C	1/00	(2006.01)	G09C	1/00	610B
G06F	1/12	(2006.01)	G09C	1/00	650Z
			G06F	1/04	340D

請求項の数 3 (全 9 頁)

(21) 出願番号	特願2002-118508 (P2002-118508)	(73) 特許権者	000002185
(22) 出願日	平成14年4月19日(2002.4.19)		ソニー株式会社
(65) 公開番号	特開2003-316260 (P2003-316260A)		東京都港区港南1丁目7番1号
(43) 公開日	平成15年11月7日(2003.11.7)	(74) 代理人	100091546
審査請求日	平成17年3月14日(2005.3.14)		弁理士 佐藤 正美
		(72) 発明者	松田 寛美
			東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	細井 隆史
			東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	田中 理生
			東京都品川区北品川6丁目7番35号 ソニー株式会社内

最終頁に続く

(54) 【発明の名称】 暗号化復号化演算装置およびデータ受信装置

(57) 【特許請求の範囲】

【請求項1】

入力データをラッチする第1のラッチ手段と、
 この第1のラッチ手段の出力データに、ビット単位の並べ替えを施す初期転置手段と、
 この初期転置手段の出力データと、後記の別データとの、いずれかを選択する第1の選択手段と、
 この第1の選択手段の出力データ中の上位ビットと下位ビットのうち的一方と、鍵データとを演算する第1の演算手段と、
 この第1の演算手段の出力データをラッチする第2のラッチ手段と、
 この第2のラッチ手段の出力データを演算する第2の演算手段と、
 この第2の演算手段の出力データと、前記第1の選択手段の出力データ中の上位ビットと下位ビットのうち他方とを演算する第3の演算手段と、
 この第3の演算手段の出力データと、前記第1の選択手段の出力データ中の上位ビットと下位ビットのうち一方とを、上位ビットと下位ビットを入れ替えて合成する入れ替え合成手段と、
 この入れ替え合成手段の出力データをラッチして、前記の別データとして前記第1の選択手段に入力する第3のラッチ手段と、
 前記第1の演算手段から前記第3の演算手段までの関数変換を複数n回、繰り返した後のデータに、ビット単位の並べ替えを施す逆転置手段と、
 前記第1の演算手段に供給される前記鍵データを生成する鍵生成部と

10

20

を備え、

前記鍵生成部は、

もとの鍵データをラッチする第4のラッチ手段と、

この第4のラッチ手段の出力データをビットシフトするシフトレジスタと、

このシフトレジスタの出力を複数n段の出力データに変換する複数n個の変換回路と

このn個の変換回路の出力データを、前記第1の演算手段に供給される前記鍵データとして選択して出力する第2の選択手段と

を備える暗号化復号化演算装置。

【請求項2】

請求項1の暗号化復号化演算装置において、前記第1および第4のラッチ手段へのラッチ用のクロックと、前記第2のラッチ手段へのラッチ用のクロックは、位相がずれたものとされる暗号化復号化演算装置。

【請求項3】

請求項1または2の暗号化復号化演算装置を備え、受信された暗号化されたデータを当該暗号化復号化演算装置によって復号化して出力するデータ受信装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、データの暗号化または復号化のためにデータを演算する装置、および、この暗号化復号化演算装置を備えるデータ受信装置に関する。

【0002】

【従来の技術】

DES (Data Encryption Standard) の暗号アルゴリズムによる暗号化復号化装置として、図5に示すような装置が考えられている。

【0003】

鍵データ (秘密鍵) および入力データ (平文データまたは暗号文データ) は、いずれも64ビットで、それぞれクロックCLKによってラッチ回路81および82にラッチされる。また、暗号化か、復号化かを示すモード信号が、クロックCLKによってラッチ回路83にラッチされる。

【0004】

ラッチ回路81の出力の鍵データは、鍵生成部90に供給され、鍵生成部90から、それぞれ48ビットの16段分の鍵データK1~K16が順次出力される。

【0005】

具体的に、ラッチ回路81の出力の64ビットの鍵データが、変換回路91で56ビットの鍵データに変換され、その上位28ビットおよび下位28ビットのデータが、シフト回路93および94において、1ビットまたは2ビット、シフトされた後、56ビットの鍵データに合成され、その56ビットの鍵データが、変換回路95で48ビットの鍵データに変換されて、第1段の鍵データが生成される。

【0006】

以下、同様のビットシフトおよび変換が実行されて、16段分の鍵データが生成され、セレクタ99に入力される。そして、ラッチ回路83の出力のモード信号によって、セレクタ99が制御されて、セレクタ99から、それぞれ48ビットの16段分の鍵データK1~K16が、クロックCLKのパルスごとに順次出力される。

【0007】

ラッチ回路82の出力データ (平文データまたは暗号文データ) は、演算部100に供給され、演算部100において、以下のように演算される。

【0008】

まず、ラッチ回路82の出力の64ビットのデータが、初期転置回路101においてビット単位で並べ替えられ、その初期転置後の64ビットのデータ中の下位32ビットが、第

10

20

30

40

50

1段の変換回路102で鍵データK1と演算され、関数Fによって変換された後、XOR（排他的論理和）回路103で、変換回路102の出力の32ビットのデータと、初期転置後の64ビットのデータ中の上位32ビットとがXOR演算される。

【0009】

次いで、XOR回路103の出力の32ビットのデータが、第2段の変換回路104で鍵データK2と演算され、関数Fにより変換された後、XOR回路105で、変換回路104の出力の32ビットのデータと、初期転置後の64ビットのデータ中の下位32ビットとがXOR演算される。

【0010】

以下、同様に、上位32ビットと下位32ビットが入れ替えられて、第3段以下の演算が実行された後、第16段の変換回路107に入力された32ビットのデータと、第16段のXOR回路108の出力の32ビットのデータとが合成され、その合成後の64のデータが、逆転置回路109においてビット単位で並べ替えられる。

【0011】

その逆転置後の64ビットのデータが、クロックCLKによってラッチ回路84にラッチされて、ラッチ回路84から、出力データとして、暗号化または復号化されたデータが得られる。

【0012】

【発明が解決しようとする課題】

しかしながら、上述した暗号化復号化演算装置では、鍵生成部90が、ラッチ回路（サンプリング回路）を含まない非同期回路であって、入力された鍵データから16段の鍵データを一度に生成し、セレクタ99で選択するだけであるので、鍵生成部90の出力の鍵データK1～K16は、変化点付近でノイズ（信号線電位の変化）が多く重畳されたものとなり、演算部100での消費電力が大きくなる。

【0013】

そこで、この発明は、消費電力の著しく少ない演算装置を実現できるようにしたものである。

【0014】

【課題を解決するための手段】

この発明においては、
 入力データをラッチする第1のラッチ手段と、
 この第1のラッチ手段の出力データに、ビット単位の並べ替えを施す初期転置手段と、
 この初期転置手段の出力データと、後記の別データとの、いずれかを選択する第1の選択手段と、

この第1の選択手段の出力データ中の上位ビットと下位ビットのうち的一方と、鍵データとを演算する第1の演算手段と、

この第1の演算手段の出力データをラッチする第2のラッチ手段と、

この第2のラッチ手段の出力データを演算する第2の演算手段と、

この第2の演算手段の出力データと、前記第1の選択手段の出力データ中の上位ビットと下位ビットのうち他方とを演算する第3の演算手段と、

この第3の演算手段の出力データと、前記第1の選択手段の出力データ中の上位ビットと下位ビットのうち一方とを、上位ビットと下位ビットを入れ替えて合成する入れ替え合成手段と、

この入れ替え合成手段の出力データをラッチして、前記の別データとして前記第1の選択手段に入力する第3のラッチ手段と、

前記第1の演算手段から前記第3の演算手段までの関数変換を複数n回、繰り返した後のデータに、ビット単位の並べ替えを施す逆転置手段と、

前記第1の演算手段に供給される前記鍵データを生成する鍵生成部とを備え、

前記鍵生成部は、

10

20

30

40

50

もとの鍵データをラッチする第4のラッチ手段と、
この第4のラッチ手段の出力データをビットシフトするシフトレジスタと、
このシフトレジスタの出力を複数n段の出力データに変換する複数n個の変換回路と

このn個の変換回路の出力データを、前記第1の演算手段に供給される前記鍵データ
として選択して出力する第2の選択手段と

を備える暗号化復号化演算装置
とするものである。

【0015】

上記の構成の演算装置では、第1の演算手段の出力データが第2のラッチ手段でラッチされることによって、非同期回路からのデータのノイズが吸収されて、第2のラッチ手段の出力信号としては、ラッチ用のクロックの変化点でのみ電位が変化するものとなり、第2のラッチ手段以降の第2の演算手段での消費電力が著しく少なくなる。

10

【0016】

【発明の実施の形態】

〔暗号化復号化演算装置の実施形態：図1～図3〕

図1および図2は、この発明による暗号化復号化演算装置の一実施形態を示し、図2は図1の演算部60中の変換回路70の部分の詳細を示したものである。

【0017】

この実施形態の暗号化復号化演算装置の暗号アルゴリズムは、DESの暗号アルゴリズムに従うものである。

20

【0018】

鍵データ（秘密鍵）および入力データ（平文データまたは暗号文データ）は、いずれも64ビットで、それぞれクロックCLK1によってラッチ回路41および46にラッチされる。

【0019】

また、暗号化か、復号化かを示すモード信号が、クロックCLK1によってラッチ回路42にラッチされる。さらに、16段のカウンタ44によって、スタート信号の時点から、クロックCLK1がカウントされる。

【0020】

ラッチ回路41の出力の鍵データ、ラッチ回路42の出力のモード信号、およびカウンタ44の出力信号は、鍵生成部50に供給され、鍵生成部50から、それぞれ48ビットの16段分の鍵データK1～K16が順次出力される。

30

【0021】

具体的に、ラッチ回路41の出力の64ビットの鍵データが、変換回路51で56ビットの鍵データに変換され、その56ビットの鍵データが、シフトレジスタ53において、ラッチ回路42の出力信号によって、1ビットまたは2ビットずつ順次、シフトされて、それぞれ56ビットの鍵データが16個得られる。

【0022】

さらに、この16個の、それぞれ56ビットの鍵データが、それぞれ変換回路55で48ビットの鍵データに変換され、その16個の、それぞれ48ビットの鍵データが、セレクタ57において、カウンタ44の出力信号によって、クロックCLK1のパルスごとに順次選択されて、上記の鍵データK1～K16が、クロックCLK1のパルスごとに順次得られる。

40

【0023】

このように、鍵生成部50では、入力された鍵データから16段の鍵データを一度に生成し、セレクタ57で選択するだけであるので、鍵生成部50の出力の鍵データK1～K16は、変化点付近でノイズ（信号線電位の変化）が多く重畳されたものとなる。

【0024】

ラッチ回路46の出力データ（平文データまたは暗号文データ）は、演算部60に供給さ

50

れる。演算部 60 は、1 段分の演算回路によって 16 段の演算が循環的に繰り替えされる構成とされる。

【0025】

すなわち、最初は、ラッチ回路 46 の出力の 64 ビットのデータが、初期転置回路 61 においてビット単位で並べ替えられ、その初期転置後の 64 ビットのデータが、カウンタ 44 によって制御されるセレクタ 62 から出力され、その出力された 64 ビットのデータ中の下位 32 ビットが、変換回路 70 で鍵データ K1 と演算され、関数 F によって変換される。

【0026】

具体的に、変換回路 70 では、図 2 に示すように、下位 32 ビットのデータが、拡大転置回路 71 において、ビット単位で並べ替えられるとともに、同じビットが複数回選択されることによって 48 ビットのデータに変換された後、XOR 回路 73 で、その 48 ビットのデータと、同じく 48 ビットの鍵データ K1 とが XOR 演算される。

【0027】

さらに、XOR 回路 73 の出力の 48 ビットのデータが、上記のクロック CLK1 に対して位相がずれたクロック CLK2 によって、ラッチ回路 75 にラッチされる。

【0028】

このようにクロック CLK1 と位相の異なるクロック CLK2 で XOR 回路 73 の出力データをラッチするのは、図 3 に示すように、クロック CLK1 の変化点（立ち上がりエッジ）に対して、鍵生成部 50 の出力の鍵データ K1 ~ K16、および拡大転置回路 71 の出力データが遅れ、XOR 回路 73 の出力データも遅れるため、クロック CLK1 で XOR 回路 73 の出力データをラッチした場合には、1 クロック前のデータがラッチされてしまうからである。具体的に、例えば、クロック CLK2 はクロック CLK1 に対して逆相とする。

【0029】

そして、このように XOR 回路 73 の出力データをラッチ回路 75 でラッチすることによって、鍵生成部 50 の出力の鍵データ K1 ~ K16 の上述したノイズが吸収されて、ラッチ回路 75 の出力信号としては、クロック CLK2 の変化点でのみ電位が変化するものとなり、ラッチ回路 75 以降の回路部での消費電力が著しく少なくなる。

【0030】

ラッチ回路 75 の出力の 48 ビットのデータは、6 ビットずつ 8 分割され、その分割された、それぞれ 6 ビットのデータが、それぞれルックアップテーブル 77 によって 4 ビットのデータに置き換えられる。

【0031】

さらに、その置き換え後の、それぞれ 4 ビットの 8 個のデータが、32 ビットのデータに合成され、その 32 ビットのデータが、転置回路 79 においてビット単位で並べ替えられる。

【0032】

以上で、第 1 段の演算中の、変換回路 70 での処理を終了する。第 1 段の演算としては、さらに、XOR 回路 64 で、転置回路 79 の出力の 32 ビットのデータと、初期転置後のセレクタ 62 から出力された 64 ビットのデータ中の上位 32 ビットとが XOR 演算される。

【0033】

以上で、第 1 段の演算を終了する。そして、入れ替え合成回路 66 で、上位 32 ビットと下位 32 ビットが入れ替えられるように、拡大転置回路 71 に入力された 32 ビットのデータと、XOR 回路 64 の出力の 32 ビットのデータとが合成され、その合成後の 64 ビットのデータが、クロック CLK1 によってラッチ回路 47 にラッチされる。

【0034】

第 2 段以降の演算では、初期転置回路 61 の出力データに代えて、このラッチ回路 47 の出力の 64 ビットのデータが、セレクタ 62 から出力され、鍵データ K1 に代えて、鍵デ

10

20

30

40

50

ータK 2以降の鍵データが変換回路70のXOR回路73に入力されて、第1段の演算と同様の演算が実行される。

【0035】

そして、第16段の演算後は、入れ替え合成回路66による上位32ビットと下位32ビットの入れ替えは不要であるので、入れ替え合成回路66による入れ替え合成後の64ビットのデータは、入れ替え回路67で、上位32ビットと下位32ビットが入れ替えられた後、逆転置回路69においてビット単位で並べ替えられる。

【0036】

その逆転置後の64ビットのデータが、クロックCLK1によってラッチ回路48にラッチされて、ラッチ回路48から、出力データとして、暗号化または復号化されたデータが

10

【0037】

この実施形態の暗号化復号化演算装置では、上述したように消費電力が著しく少なくなる。しかも、演算部60は、1段分の演算回路によって16段の演算が循環的に繰り返しされる構成であるので、演算装置のゲート数を減少させることができ、回路規模を縮小することができる。

【0038】

なお、上述した実施形態は、DES暗号アルゴリズムに従う場合であるが、必ずしもDES暗号アルゴリズムと同じである必要はなく、入力データ(平文データまたは暗号文データ)および鍵データのビット長や、演算の段数などを、増加させるなどの変更を行っても

20

【0039】

〔データ受信装置の実施形態：図4〕

図4は、この発明の暗号化復号化演算装置を備える、この発明のデータ受信装置の一実施形態としての記録再生装置を含むデータ受信システムを示す。

【0040】

この例のデータ受信システムでは、記録媒体1からのリップングや、インターネットを利用した配信システム2からのダウンロードなどによって、PCなどの端末10で、符号化され、かつ秘密鍵によって暗号化されたデータが受信される。

【0041】

その受信された暗号文データは、端末10から、端末10のUSB(Universal Serial Bus)端子に接続された記録再生装置20に送信される。

30

【0042】

記録再生装置20は、記録媒体5上にデータを記録し、記録媒体5上からデータを再生するもので、これに暗号化復号化装置30が設けられる。

【0043】

暗号化復号化装置30は、図1および図2に示して上述した暗号化復号化演算装置を、暗号化復号化処理部40として備えるほか、CPU31を備え、そのバス32に、CPU31が実行すべきコマンド送受や暗号化復号化処理などのプログラムや必要な固定データなどが書き込まれたROM33、CPU31のワークエリアなどとして機能するRAM34

40

、端末10との間でコマンドを送受し、端末10からデータを取り込むUSBインタフェース36、記録再生装置本体部のDSP(Digital Signal Processor)26にデータを出力するためのインタフェース37、および記録再生装置本体部のCPU21との間でコマンドを送受するためのインタフェース39が接続される。

【0044】

この暗号化復号化装置30は、ワンチップLSI(大規模集積回路)として形成される。

【0045】

記録再生装置本体部は、CPU21のバス22に、CPU21が実行すべきプログラムや必要な固定データなどが書き込まれたROM23、CPU21のワークエリアなどとして機能するRAM24、および上記のDSP26が接続され、DSP26に、記録再生処理

50

部 27、および出力処理部 28 が接続される。

【0046】

暗号化復号化装置 30 では、USB インタフェース 36 を介して端末 10 から取り込まれた、符号化され、かつ秘密鍵によって暗号化されたデータが、暗号化復号化処理部 40 において、上述したように復号化され、その復号化された平文データとしての、符号化されたデータが、インタフェース 37 を介して DSP 26 に送出され、DSP 26 で処理された後、記録再生処理部 27 によって記録媒体 5 上に記録され、または出力処理部 28 によってアナログ信号に変換されて出力端子 29 に導出される。

【0047】

記録媒体 5 としては、光ディスク、ハードディスク、フレキシブルディスク、磁気テープ、メモリカード、半導体メモリなど、いずれでもよい。

10

【0048】

また、このような記録再生装置に限らず、暗号化されたデータを受信し、復号化して、再生するだけで、記録機能を備えない装置にも、この発明を適用することができる。

【0049】

【発明の効果】

上述したように、この発明によれば、消費電力の著しく少ない演算装置を実現することができる。

【図面の簡単な説明】

【図 1】 この発明による暗号化復号化演算装置の一実施形態を示す図である。

20

【図 2】 図 1 の暗号化復号化演算装置の要部を示す図である。



【図 3】 図 1 の暗号化復号化演算装置の動作の説明に供する図である。

【図 4】 この発明のデータ受信装置の一実施形態としての記録再生装置を示す図である。


【図 5】 従来の暗号化復号化演算装置を示す図である。

【図 1】


【図 2】




【図3】



【図4】



【図5】



フロントページの続き

(72)発明者 今 孝安
東京都品川区北品川6丁目7番35号 ソニー株式会社内

審査官 青木 重徳

(56)参考文献 特開平10-333569(JP,A)
特開平10-022990(JP,A)
特開2000-004147(JP,A)
岡本龍明, 山本博資, “シリーズ/情報科学の数学 現代暗号”, 産業図書株式会社, 1998
年 6月30日, 第2版, p. 82 - 85

(58)調査した分野(Int.Cl., DB名)

G09C 1/00

G06F 1/12