(19)中华人民共和国国家知识产权局



(12)发明专利



(10)授权公告号 CN 106164016 B (45)授权公告日 2019.08.09

(21)申请号 201580019472.4

(22)申请日 2015.10.15

(65)同一申请的已公布的文献号 申请公布号 CN 106164016 A

(43)申请公布日 2016.11.23

(30)优先权数据 2015-026251 2015.02.13 JP

(85)PCT国际申请进入国家阶段日 2016.10.12

(86)PCT国际申请的申请数据 PCT/JP2015/079160 2015.10.15

(87)PCT国际申请的公布数据 W02016/129146 JA 2016.08.18

(73)专利权人 住友电气工业株式会社 地址 日本大阪府大阪市

(72)发明人 宫永美纪 粟田英章 绵谷研一

(74)专利代理机构 中原信达知识产权代理有限 责任公司 11219

代理人 王海川 穆德骏

(51) Int.CI.

CO4B 35/00(2006.01) C23C 14/34(2006.01) H01L 21/363(2006.01)

(56)对比文件

CN 1690011 A,2005.11.02,

WO 2015146745 A1,2015.10.01,

JP 2005268113 A,2005.09.29,

TW 201427033 A,2014.07.01,

CN 1690011 A,2005.11.02,

审查员 杨敏


权利要求书2页 说明书26页 附图4页


(54)发明名称

氧化物烧结体及其制造方法、溅射靶和半导 体器件

(57)摘要

本发明提供一种包含铟、钨和锌的氧化物烧结体,其中所述氧化物烧结体包含红绿柱石型晶相作为主要成分并具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度,所述氧化物烧结体中的钨相对于铟、钨和锌的总计的含量比率为大于0.5原子%且小于等于5.0原子%,所述氧化物烧结体中的锌相对于铟、钨和锌的总计的含量比率为1.2原子%以上且19原子%以下,且锌相对于钨的原子比为大于1.0且小于60。本发明还提供一种包含该氧化物烧结体的溅射靶、以及半导体器件(10)。





CN 106164016 B

1.一种溅射靶,其包含氧化物烧结体,其中

所述溅射靶用于形成作为半导体器件的沟道层的氧化物半导体膜,

所述氧化物半导体膜具有 $10^{-1}\Omega$ cm以上的电阻率,

所述氧化物烧结体包含铟、钨和锌,

所述氧化物烧结体包含红绿柱石型晶相作为主要成分,

所述氧化物烧结体具有大于6.6g/cm3且小于等于7.5g/cm3的表观密度,

所述氧化物烧结体中的钨相对于铟、钨和锌的总计的含量比率为大于0.5原子%且小于等于5.0原子%,

所述氧化物烧结体中的锌相对于铟、钨和锌的总计的含量比率为1.2原子%以上且18原子%以下,

锌相对于钨的原子比为大于1.0且小于60,且

所述氧化物烧结体还包含选自六方纤锌矿型晶相和钨酸锌化合物晶相中的至少一种 晶相。

2.权利要求1所述的溅射靶,其中

所述红绿柱石型晶相包含铟氧化物作为主要成分,并且包含固溶在所述红绿柱石型晶相的至少一部分中的钨和锌中的至少一种。

3.一种半导体器件,所述半导体器件包含使用权利要求1中所述的溅射靶并通过溅射 法形成的氧化物半导体膜,

所述氧化物半导体膜具有10⁻¹Ω cm以上的电阻率。

4.权利要求3所述的半导体器件,其中

所述氧化物半导体膜中的钨相对于铟、钨和锌的总计的含量比率为大于0.5原子%且小于等于5.0原子%,

所述氧化物半导体膜中的锌相对于铟、钨和锌的总计的含量比率为1.2原子%以上且18原子%以下,且

锌相对于钨的原子比为大于1.0且小于60。

5.权利要求3或4所述的半导体器件,其中

所述氧化物半导体膜由纳米晶氧化物或无定形氧化物构成。

6.权利要求3或4所述的半导体器件,其中

所述氧化物半导体膜的膜厚度为2nm以上且25nm以下。

7.权利要求5所述的半导体器件,其还包含以与所述氧化物半导体膜的至少一部分接触的方式配置的层,其中

所述层为纳米晶层和无定形层中的至少一种。

8.权利要求7所述的半导体器件,其中

所述层为包含硅和铝中的至少一种的氧化物层。

9.一种制造氧化物烧结体的方法,

所述氧化物烧结体包含铟、钨和锌,包含红绿柱石型晶相作为主要成分,具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度,

所述氧化物烧结体中的钨相对于铟、钨和锌的总计的含量比率为大于0.5原子%且小于等于5.0原子%,

所述氧化物烧结体中的锌相对于铟、钨和锌的总计的含量比率为1.2原子%以上且18原子%以下,且锌相对于钨的原子比为大于1.0月小于60,

所述制造氧化物烧结体的方法包括:

制备铟氧化物粉末与钨氧化物粉末的一次混合物;

通过对所述一次混合物进行热处理而形成煅烧粉末;

制备包含所述煅烧粉末的原料粉末的二次混合物;

通过对所述二次混合物进行成型而形成成型体:以及

通过对所述成型体进行烧结而形成所述氧化物烧结体,其中

形成煅烧粉末包括通过在含氧气氛下在700℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含铟和钨的复合氧化物粉末作为所述煅烧粉末。

10.一种制造氧化物烧结体的方法,

所述氧化物烧结体包含铟、钨和锌,包含红绿柱石型晶相作为主要成分,具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度,

所述氧化物烧结体中的钨相对于铟、钨和锌的总计的含量比率为大于0.5原子%且小于等于5.0原子%,

所述氧化物烧结体中的锌相对于铟、钨和锌的总计的含量比率为1.2原子%以上且18原子%以下,且锌相对于钨的原子比为大于1.0且小于60,

所述制造氧化物烧结体的方法包括:

制备锌氧化物粉末与钨氧化物粉末的一次混合物:

通过对所述一次混合物进行热处理而形成煅烧粉末;

制备包含所述煅烧粉末的原料粉末的二次混合物;

通过对所述二次混合物进行成型而形成成型体;以及

通过对所述成型体进行烧结而形成所述氧化物烧结体,其中

形成煅烧粉末包括通过在含氧气氛下在550℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含锌和钨的复合氧化物粉末作为所述煅烧粉末。

11.权利要求9或10所述的制造氧化物烧结体的方法,其中

所述钨氧化物粉末包含选自由WO₃晶相、WO₂晶相和WO_{2.72}晶相组成的组中的至少一种晶相。

- 12.权利要求9或10所述的制造氧化物烧结体的方法,其中
- 所述钨氧化物粉末的中值粒径d50为0.1µm以上且4µm以下。
- 13.权利要求9或10所述的制造氧化物烧结体的方法,其中

所述复合氧化物包含ZnWO4型品相和In6WO12型品相中的至少一种。

氧化物烧结体及其制造方法、溅射靶和半导体器件

技术领域

[0001] 本发明涉及可以适合用作通过溅射法形成氧化物半导体膜的溅射靶的氧化物烧结体、制造氧化物烧结体的方法、包含氧化物烧结体的溅射靶、以及包含使用所述溅射靶并通过所述溅射法形成的所述氧化物半导体膜的半导体器件。

背景技术

[0002] 在液晶显示器件中,常规地主要将薄膜EL(电致发光)显示器件、有机EL显示器件等、无定形硅(a-Si)膜用作作为TFT(薄膜晶体管)的沟道层的半导体膜,所述TFT(薄膜晶体管)为半导体器件。

[0003] 近年来,作为a-Si的替代材料,包含铟(In)、镓(Ga)和锌(Zn)的复合氧化物即In-Ga-Zn基复合氧化物(也称为"IGZO")已经受到了关注。与a-Si相比,预期在IGZO基氧化物半导体中可以有更高的载流子迁移率。

[0004] 例如,日本特开2008-199005号公报(专利文献1)公开了,通过使用氧化物烧结体作为靶并通过溅射法形成主要由IGZ0构成的氧化物半导体膜。

[0005] 日本特开2008-192721号公报(专利文献2)公开了一种作为在通过溅射法等形成氧化物半导体膜时适合使用的材料的包含铟和钨(W)的氧化物烧结体。

[0006] 另外,作为在通过真空气相淀积法如电子束气相淀积法、离子镀法和高密度等离子体辅助气相淀积法形成氧化物透明导电膜时适合使用的材料,日本特开2006-347807号公报(专利文献3)公开了一种包含具有固溶在其中的W的铟氧化物的氧化物烧结体,所述氧化物烧结体以W相对于In的原子数比为0.001以上且0.034以下的方式包含W且密度(表观密度)为4.0g/cm³以上且6.5g/cm³以下。

[0007] 现有技术文献

[0008] 专利文献

[0009] 专利文献1:日本特开2008-199005号公报

[0010] 专利文献2:日本特开2008-192721号公报

[0011] 专利文献3:日本特开2006-347807号公报

发明内容

[0012] 技术问题

[0013] 包含专利文献1中所述的IGZ0基氧化物半导体膜作为沟道层的TFT的问题在于:场效应迁移率低,即为约10cm²/Vs。

[0014] 另外,专利文献2提出了一种TFT,所述TFT包含通过使用包含In和W的氧化物烧结体而形成的氧化物半导体膜作为沟道层。然而,未对TFT的可靠性进行研究。

[0015] 在专利文献3中所述的氧化物烧结体存在的问题在于:密度(表观密度)低即6.5g/cm³以下,并且因此所述氧化物烧结体不能用作用于作为形成氧化物半导体膜的最佳方法的溅射法的溅射靶。

[0016] 因此,本发明的目的是提供氧化物烧结体、制造所述氧化物烧结体的方法、包含所述氧化物烧结体的溅射靶以及包含使用溅射靶通过溅射法形成的氧化物半导体膜的半导体器件,所述氧化物烧结体可以适合用作通过溅射法形成半导体器件的氧化物半导体膜的溅射靶,所述半导体器件可以实现高的场效应迁移率和高的可靠性两者。

[0017] 解决技术问题的技术方案

[0018] 本发明的一个方面的氧化物烧结体为包含铟、钨和锌的氧化物烧结体,其中所述氧化物烧结体包含红绿柱石型晶相作为主要成分并具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度,所述氧化物烧结体中的钨相对于铟、钨和锌的总计的含量比率为大于0.5原子%且小于等于5.0原子%,所述氧化物烧结体中的锌相对于铟、钨和锌的总计的含量比率为1.2原子%以上且19原子%以下,且锌对钨的原子比为大于1.0且小于60。

[0019] 本发明另一个方面的溅射靶包含上述方面的氧化物烧结体。

[0020] 本发明还另一个方面的半导体器件包含使用上述方面的溅射靶通过溅射法形成的氧化物半导体膜。

[0021] 本发明另外方面的制造氧化物烧结体的方法为制造上述方面的氧化物烧结体的方法,所述方法包括:制备铟氧化物粉末与钨氧化物粉末的一次混合物;通过对所述一次混合物进行热处理而形成煅烧粉末;制备包含所述煅烧粉末的原料粉末的二次混合物;通过对所述二次混合物进行成型而形成成型体;以及通过对所述成型体进行烧结而形成所述氧化物烧结体,其中形成煅烧粉末包括通过在含氧气氛下在700℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含铟和钨的复合氧化物粉末作为所述煅烧粉末。

[0022] 本发明另外方面的制造氧化物烧结体的方法为制造上述方面的氧化物烧结体的方法,所述方法包括:制备锌氧化物粉末和钨氧化物粉末的一次混合物;通过对所述一次混合物进行热处理而形成煅烧粉末;制备包含所述煅烧粉末的原料粉末的二次混合物;通过对所述二次混合物进行成型而形成成型体;以及通过对所述成型体进行烧结而形成所述氧化物烧结体,其中形成煅烧粉末包括通过在含氧气氛下在550℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含锌和钨的复合氧化物粉末作为所述煅烧粉末。

[0023] 发明的有益效果

[0024] 根据上述,可以提供氧化物烧结体、制造所述氧化物烧结体的方法、包含所述氧化物烧结体的溅射靶以及包含使用溅射靶并通过溅射法形成的氧化物半导体膜的半导体器件,所述氧化物烧结体可以适合用作通过溅射法形成半导体器件的氧化物半导体膜的溅射靶,所述半导体器件可以实现高的场效应迁移率和高的可靠性两者。

附图说明

[0025] 图1为显示本发明一个方面的半导体器件的一个实例的示意图,其中图1(A)显示示意平面图 [18](B)显示沿图1(A)中所示的直线 [B-IB取的示意剖视图。

[0026] 图2为显示本发明一个方面的半导体器件的另一个实例的示意剖视图。

[0027] 图3为显示本发明一个方面的半导体器件的还另一个实例的示意剖视图。

[0028] 图4为显示制造图1中所示半导体器件的方法的一个实例的示意剖视图。

[0029] 图5为显示制造图2中所示半导体器件的方法的一个实例的示意剖视图。

具体实施方式

[0030] 〈本发明实施方案的说明〉

[0031] 首先,将列出本发明的实施方案并进行说明。

[0032] [1]本发明的一个方面的氧化物烧结体为包含铟(In)、钨(W)和锌(Zn)的氧化物烧结体,其中所述氧化物烧结体包含红绿柱石型晶相作为主要成分并具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度。因此,本实施方案的氧化物烧结体可以适合用作通过溅射法形成半导体器件的氧化物半导体膜的溅射靶,所述半导体器件具有高的场效应迁移率和可靠性。

[0033] 在本实施方案的所述氧化物烧结体中,氧化物烧结体中的W相对于In、W和Zn的总计的含量比率为大于0.5原子%且小于等于5.0原子%,所述氧化物烧结体中的Zn相对于In、W和Zn的总计的含量比率为1.2原子%以上且19原子%以下,且Zn对W的原子比为大于1.0且小于60。结果,在包含通过使用包含上述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件中,可以提高场效应迁移率并且还可以提高可靠性。

[0034] [2]在本实施方案的氧化物烧结体中,所述红绿柱石型晶相可以包含铟氧化物作为主要成分,并且包含固溶在红绿柱石型晶相的至少一部分中的W和Zn中的至少一种。这在提高半导体器件的场效应迁移率和可靠性方面是有利的,所述半导体器件包含通过使用包含上述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层。

[0035] [3]本实施方案的氧化物烧结体还可以包含六方纤锌矿型晶相。这在提高半导体器件的场效应迁移率和可靠性方面是有利的,所述半导体器件包含通过使用包含上述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层。

[0036] [4]本实施方案的氧化物烧结体还可以包含钨酸锌化合物晶相。这在提高半导体器件的场效应迁移率和可靠性方面是有利的,所述半导体器件包含通过使用包含上述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层。

[0037] [5]作为本发明另一个实施方案的溅射靶包含上述实施方案的氧化物烧结体。由于本实施方案的溅射靶包含上述实施方案的氧化物烧结体,所以本实施方案的溅射靶可以适合用于通过溅射法形成半导体器件的氧化物半导体膜,所述半导体器件具有高的场效应迁移率和可靠性。

[0038] [6]作为本发明还另一个实施方案的半导体器件包含使用上述实施方案的溅射靶并通过溅射法而形成的氧化物半导体膜。由于本实施方案的半导体器件包含使用上述实施方案的溅射靶并通过溅射法而形成的氧化物半导体膜,所以本实施方案的半导体器件可以显示高的场效应迁移率和可靠性。尽管在此所述的半导体器件没有特别限制,但包含使用上述实施方案的溅射靶并通过溅射法而形成的氧化物半导体膜作为沟道层的TFT (薄膜晶体管) 是合适的实例。

[0039] [7]在本实施方案的半导体器件中,氧化物半导体膜中的W相对于In、W和Zn的总计的含量比率可以为大于0.5原子%且小于等于5.0原子%,所述氧化物半导体膜中的Zn相对于In、W和Zn的总计的含量比率可以为1.2原子%以上且19原子%以下,且Zn相对于W的原子比的值可以为大于1.0且小于60。这在提高半导体器件的场效应迁移率和可靠性方面是有利的,所述半导体器件包含所述氧化物半导体膜作为沟道层。

[0040] [8]在本实施方案的半导体器件中,优选所述氧化物半导体膜具有 $10^{-1}\Omega$ cm以上的

电阻率。至今,已经对包含铟氧化物的许多透明导电膜进行了研究。然而,在这些透明导电膜的用途中,要求电阻率小于 $10^{-1}\Omega$ cm。优选本实施方案的半导体器件的氧化物半导体膜具有 $10^{-1}\Omega$ cm以上的电阻率,由此所述氧化物半导体膜可以适合用作半导体器件的沟道层。当所述电阻率小于 $10^{-1}\Omega$ cm时,难以将所述氧化物半导体膜用作半导体器件的沟道层。

[0041] [9] 在本实施方案的半导体器件中,所述氧化物半导体膜可以由纳米晶氧化物或无定形氧化物构成。这对提高包含所述氧化物半导体膜作为沟道层的半导体器件的场效应迁移率和可靠性是有利的。

[0042] [10] 在本实施方案的半导体器件中,所述氧化物半导体膜的膜厚度为2nm以上且25nm以下。这对提高包含所述氧化物半导体膜作为沟道层的半导体器件的场效应迁移率和可靠性是有利的。

[0043] [11]本实施方案的半导体器件还可以包含以与所述氧化物半导体膜的至少一部分接触的方式配置的层。在这种情况下,所述层可以为纳米晶层和无定形层中的至少一种。额外包含所述层对提高包含所述氧化物半导体膜作为沟道层的半导体器件的场效应迁移率和可靠性是有利的。

[0044] [12] 在本实施方案的半导体器件中,以与所述氧化物半导体膜的至少一部分接触的方式配置的层可以为包含硅(Si) 和铝(A1)中的至少一种的氧化物层。所述层为包含Si和A1中的至少一种的氧化物层的特征对提高包含氧化物半导体膜作为沟道层的半导体器件的场效应迁移率和可靠性是有利的。

[0045] [13]作为本发明另外的实施方案的制造氧化物烧结体的方法为制造上述实施方案的氧化物烧结体的方法,所述方法包括:制备铟氧化物粉末和钨氧化物粉末的一次混合物;通过对所述一次混合物进行热处理而形成煅烧粉末;制备包含所述煅烧粉末的原料粉末的二次混合物;通过对所述二次混合物进行成型而形成成型体;以及通过对所述成型体进行烧结而形成所述氧化物烧结体,其中形成煅烧粉末包括通过在含氧气氛下在700℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含In和W的复合氧化物粉末作为所述煅烧粉末。根据本实施方案的制造氧化物烧结体的方法,使氧化物烧结体的表观密度升高并得到可以适合用作溅射靶的氧化物烧结体。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为1Ωcm以下,并得到可以适合用作溅射靶的氧化物烧结体。

[0046] [14]作为本发明另外的实施方案的制造氧化物烧结体的方法为制造上述实施方案的氧化物烧结体的方法,所述方法包括:制备锌氧化物粉末和钨氧化物粉末的一次混合物;通过对所述一次混合物进行热处理而形成煅烧粉末;制备包含所述煅烧粉末的原料粉末的二次混合物;通过对所述二次混合物进行成型而形成成型体;以及通过对所述成型体进行烧结而形成所述氧化物烧结体,其中形成煅烧粉末包括通过在含氧气氛下在550℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含Zn和W的复合氧化物粉末作为所述煅烧粉末。根据本实施方案的制造氧化物烧结体的方法,使氧化物烧结体的表观密度升高并得到可以适合用作溅射靶的氧化物烧结体。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为1Ωcm以下,并得到可以适合用作溅射靶的氧化物烧结体。

[0047] [15] 在制造上述实施方案的氧化物烧结体的方法中,所述钨氧化物粉末可以包含

选自由W03晶相、W02晶相和W02.72晶相组成的组中的至少一种晶相。结果,使氧化物烧结体的表观密度升高并得到可以适合用作溅射靶的氧化物烧结体。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为 $1\,\Omega\,\mathrm{cm}$ 以下,并得到可以适合用作溅射靶的氧化物烧结体。

[0048] [16]在制造上述实施方案的氧化物烧结体的方法中,钨氧化物粉末的中值粒径d50可以为0.1μm以上且4μm以下。结果,使氧化物烧结体的表观密度升高并得到可以适合用作溅射靶的氧化物烧结体。

[0049] [17] 在制造上述实施方案的氧化物烧结体的方法中,所述复合氧化物可以包含 $ZnW0_4$ 型晶相和 $IneW0_{12}$ 型晶相中的至少一种。结果,使氧化物烧结体的表观密度升高并得到可以适合用作溅射靶的氧化物烧结体。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为 1Ω cm以下,并得到可以适合用作溅射靶的氧化物烧结体。

[0050] 〈本发明实施方案的详情〉

[0051] [第一实施方案:氧化物烧结体]

[0052] 由于本实施方案的氧化物烧结体为包含In、W和Zn的氧化物烧结体,其中所述氧化物烧结体包含红绿柱石型晶相作为主要成分并具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度,因此本实施方案的氧化物烧结体适合用作通过溅射法形成半导体器件的氧化物半导体膜的溅射靶,所述半导体器件具有高的场效应迁移率和可靠性。

[0053] 在本说明书中,"红绿柱石型晶相"为用于红绿柱石晶相以及具有与红绿柱石晶相相同的晶体结构的相的通用术语,其中在至少一部分红绿柱石晶相中包含In之外的金属元素中的至少一种元素。红绿柱石晶相为铟氧化物(In₂O₃)的晶相中的一种并且是指在JCPDS卡片的6-0416中规定的晶体结构,并且还称作"稀土氧化物C型相(或C-稀土结构相)"。

[0054] 红绿柱石型晶相可以通过X射线衍射来确认。即,通过X射线衍射,可以确认红绿柱石型晶相的存在并且可以测定晶格间距。

[0055] 另外,"包含红绿柱石型晶相作为主要成分"是指氧化物烧结体中的红绿柱石型晶相的比例(下述红绿柱石型晶相的占有率)为60%以上的情况。所述氧化物烧结体可以包含红绿柱石型晶相之外的晶相。从提高包含通过使用包含氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件的场效应迁移率和可靠性的观点考虑,优选所述氧化物烧结体包含选自六方纤锌矿型晶相和钨酸锌化合物晶相中的至少一种晶相作为红绿柱石型晶相之外的晶相。

[0056] 在本说明书中,"六方纤锌矿型晶相"为用于六方纤锌矿晶相以及具有与六方纤锌矿晶相相同的晶体结构的相的通用术语,其中在至少一部分六方纤锌矿晶相中包含Zn之外的金属元素中的至少一种元素。所述六方纤锌矿晶相为锌氧化物(Zn0)的晶相中的一种并且是指由P63mc的空间群和编号:186的空间群表达并在JCPDS卡片的01-079-0207中规定的晶体结构。

[0057] 另外,在本说明书中,"钨酸锌化合物晶相"为主要由Zn、W和氧(0)构成的晶相。钨酸锌化合物晶相的实例包括ZnWO₄型晶相。在此,"ZnWO₄型晶相"为用于ZnWO₄晶相以及具有与ZnWO₄晶相相同的晶体结构的相的通用术语,其中在至少一部分ZnWO₄晶相中包含Zn和W之外的元素中的至少一种元素。所述ZnWO₄晶相为具有由P12/c1(13)的空间群表达的晶体结

构并且具有在JCPDS卡片的01-088-0251中规定的晶体结构的钨酸锌化合物晶相。

[0058] 氧化物烧结体有时可能会包含其它晶相如不可避免包含的晶相。将红绿柱石型晶相、六方纤锌矿型晶相和钨酸锌化合物晶相与这些晶相之外的晶相区分开的方法为例如如下的方法。

[0059] 首先,通过X射线衍射确认红绿柱石型晶相、六方纤锌矿型晶相和钨酸锌化合物晶相的存在、以及这些晶相之外的晶相的存在。在某些情况下,通过X射线衍射仅确认红绿柱石型晶相。当仅确认红绿柱石型晶相时,确定红绿柱石型晶相为主要成分。

[0060] 当通过X射线衍射确认红绿柱石型晶相、六方纤锌矿型晶相和钨酸锌化合物晶相的存在、以及这些晶相之外的晶相的存在时,实施如下测定以确认红绿柱石型晶相是否是主要成分。首先,从氧化物烧结体的一部分得到试样并将试样表面抛光以使得表面光滑。然后,通过使用SEM-EDX(带有能量弥散X射线荧光光谱仪的扫描二次电子显微镜),通过SEM(扫描二次电子显微镜)观察试样的表面并通过EDX(能量弥散X射线荧光光谱仪)分析各晶粒的金属元素的组成比。然后,基于这些晶粒的金属元素的组成比的趋势对晶粒进行分组。具体地,可以将晶粒分为具有高的Zn含量比率[Zn相对于In、W和Zn的总计的含量比率(原子%)]并具有非常低的W含量比率或不包含W的A组晶粒、具有高的Zn含量比率和高的W含量比率[W相对于In、W和Zn的总计的含量比率(原子%)]的B组晶粒、以及具有非常低的Zn含量比率和非常低的W含量比率并具有高的In含量比率[In相对于In、W和Zn的总计的含量比率(原子%)]的C组晶粒。A组可以断定为六方纤锌矿晶相,B组可以断定为钨酸锌化合物晶相,C组可以断定为红绿柱石型In₂O₃相且其它组可以断定为其它晶相。

[0061] 将氧化物烧结体中红绿柱石型晶相的占有率(氧化物烧结体中红绿柱石型晶相的比例)定义为红绿柱石型晶相(C组)对氧化物烧结体的上述测定表面的面积之比(百分数)。在本实施方案的包含红绿柱石型晶相作为主要成分的氧化物烧结体中,该定义的红绿柱石型晶相的占有率为60%以上。

[0062] 本实施方案的氧化物烧结体具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度。

[0063] 考虑到由铟氧化物制成的红绿柱石型晶相的理论密度为7.28g/cm³,并且假定红绿柱石型晶相(由In、W和0构成)和六方纤锌矿型晶相(由Zn和0构成)混合存在于氧化物烧结体中的情况下,当W相对于In、W和Zn的总计的含量比率(W含量比率)为0.5原子%且Zn相对于In、W和Zn的总计的含量比率(Zn含量比率)为19原子%时作为本实施方案的氧化物烧结体的主要成分的红绿柱石型晶相的理论密度最小,且此时的理论密度计算为6.99g/cm³,因为在本实施方案中W含量比率为大于0.5原子%且小于等于5.0原子%,Zn含量比率为1.2原子%以上且19原子%以下,且Zn相对于W的原子比(Zn/W之比)为大于1.0且小于60。另一方面,当W含量比率为5原子%且Zn含量比率为5原子%时理论密度最大,且此时的理论密度计算为7.3g/cm³。

[0064] 当氧化物烧结体由红绿柱石晶相(由In和0构成)、六方纤锌矿型晶相(由Zn和0构成)和ZnW04晶相(由Zn、W和0构成)形成时,ZnW04晶相的理论密度高,即7.8g/cm³,并且可以认为在该比例最高时理论密度最高。当W含量比率为可能是最大值的5原子%且Zn含量比率为与W含量比率相同的5原子%时,氧化物烧结体的理论密度显示最高值。在这种情况下,理论密度为7.5g/cm³。

[0065] 在本实施方案的氧化物烧结体中,优选作为表观密度对上述理论密度之比的相对

密度(相对密度/理论密度)为94%以上。

[0066] 在使用氧化物烧结体作为溅射靶的情况下,认为可期望更高的氧化物烧结体的表观密度。氧化物烧结体的表观密度低意味着在氧化物烧结体中存在许多空隙。在使用溅射靶的过程中,其表面被氩离子蚀刻。因此,如果在氧化物烧结体中存在空隙,则在成膜过程中这些空隙露出且释放内部的气体,由此,从靶释放的气体进入淀积的氧化物半导体膜且膜的特性劣化。此外,如果氧化物烧结体的表观密度低,则已知的是在膜形成时在靶上产生称作"结节(ノヅュール)"的铟的绝缘体并由此使良好的溅射放电受到抑制。另外从这个角度考虑,期望提高氧化物烧结体的表观密度。

[0067] 如上所述,本实施方案的具有大于6.6g/cm³且小于等于7.5g/cm³的表观密度的氧化物烧结体可以适合用作通过溅射法形成半导体器件中所使用的氧化物半导体膜的溅射靶,所述半导体器件具有高的场效应迁移率和可靠性。

[0068] 在本实施方案的所述氧化物烧结体中,氧化物烧结体中的W相对于In、W和Zn的总计的含量比率(氧化物烧结体中的W含量比率)为大于0.5原子%且小于等于5.0原子%,所述氧化物烧结体中的Zn相对于In、W和Zn的总计的含量比率(氧化物烧结体中的Zn含量比率)为1.2原子%以上且19原子%以下,且氧化物烧结体中的Zn相对于W的原子比(氧化物烧结体中的Zn/W之比)为大于1.0且小于60。根据该氧化物烧结体,在包含通过使用包含所述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件(例如TFT)中,可以提高场效应迁移率并且还可以提高可靠性。

[0069] 从提高场效应迁移率和可靠性的观点考虑,优选氧化物烧结体中的W含量比率为0.6原子%以上,并且优选为3原子%以下,且更优选为2原子%以下。如果氧化物烧结体中的W含量比率为0.5原子%以下,则包含通过使用所述氧化物烧结体而形成的氧化物半导体膜作为沟道层的半导体器件的可靠性下降。如果氧化物烧结体中的W含量比率超过5原子%,则包含通过使用包含所述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件的场效应迁移率下降。

[0070] 如果所述氧化物烧结体中的Zn含量比率为1.2原子%以上且19原子%以下,且氧化物烧结体中的Zn/W之比为大于1.0且小于60,则对于包含通过使用所述氧化物烧结体而形成的氧化物半导体膜作为沟道层的半导体器件,可以提高场效应迁移率并且还可以提高可靠性。

[0071] 从提高场效应迁移率和可靠性的观点考虑,优选氧化物烧结体中的Zn含量比率为3原子%以上,并且更优选为10原子%以上且优选为18原子%以下。从提高场效应迁移率的观点考虑,期望In/(In+Zn)的原子比大于0.8。

[0072] 如果氧化物烧结体中的Zn含量比率小于1.2原子%,则包含通过使用所述氧化物烧结体而形成的氧化物半导体膜作为沟道层的半导体器件的可靠性下降。如果氧化物烧结体中的Zn含量比率超过19原子%,则包含通过使用包含所述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件的场效应迁移率下降。

[0073] 如果氧化物烧结体中的Zn/W之比为1.0以下,则包含通过使用所述氧化物烧结体而形成的氧化物半导体膜作为沟道层的半导体器件的可靠性下降。优选所述Zn/W之比为3.0以上,且更优选为5.0以上。如果氧化物烧结体中的Zn/W之比为60以上,则包含通过使用包含所述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件的场

效应迁移率下降。优选所述Zn/W之比为20以下,且更优选为15以下。

[0074] 通常,氧化物半导体的可靠性随制造半导体器件期间的加热处理温度而变化。通过升高加热处理的温度,可以提高可靠性。然而,当升高包含In、W和Zn的氧化物半导体的加热处理温度时,场效应迁移率降低。因此,期望的是,即使当加热处理温度高时,场效应迁移率也不降低。在本说明书中,高的场效应迁移率和高可靠性是指即使当加热处理温度高时,场效应迁移率也不下降,且由于高的加热处理温度而获得高可靠性。

[0075] 在本实施方案的氧化物烧结体中,优选所述红绿柱石型晶相包含铟氧化物作为主要成分,并且包含固溶在红绿柱石型晶相的至少一部分中的钨和锌中的至少一种。根据该氧化物烧结体,对于包含通过使用包含所述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件(例如TFT),可以更有效地提高场效应迁移率和可靠性。

[0076] 在本实施方案的氧化物烧结体中,"所述红绿柱石型晶相包含铟氧化物作为主要成分,且钨和锌中的至少一种固溶在所述红绿柱石型晶相的至少一部分中"是指如下构造;其中W和Zn中的至少一种以置换型方式固溶在具有红绿柱石晶相的铟氧化物的至少一部分晶格中的构造;或其中W和Zn中的至少一种以填隙型方式固溶在晶格之间的构造;或其中W和Zn中的至少一种以置换型方式和填隙型方式两种方式固溶的构造。

[0077] 在本实施方案的氧化物烧结体中,当W和Zn中的至少一种固溶在红绿柱石型晶相的至少一部分中时,晶格间距比JCPDS卡片的6-0416中规定的晶格间距宽或窄。在X射线衍射中,峰位置向高角度侧偏移或向低角度侧偏移。当观察到这种峰偏移并且通过使用SEM-EDX(带有能量弥散X射线荧光光谱仪的扫描二次电子显微镜)或TEM-EDX(带有能量弥散X射线荧光光谱仪的扫描二次电子显微镜)或TEM-EDX(带有能量弥散X射线荧光光谱仪的透射二次电子显微镜)的表面分析观察到存在其中In与W和Zn中的至少一种混合存在的区域时,可以认为W和Zn中的至少一种固溶在红绿柱石型晶相中。

[0078] 或者,当通过使用ICP(感应耦合等离子)质谱法、SEM-EDX或其它元素确认法对存在的元素进行确认而观察到W和Zn中的至少一种与In一起存在时,尽管在X射线衍射中未观察到W和Zn中的至少一种的氧化物,但仍可以确定W和Zn中的至少一种固溶在红绿柱石型晶相中。

[0079] 类似地,六方纤锌矿型晶相包含锌氧化物作为主要成分,且W和In中的至少一种可以以置换型方式或填隙型方式固溶在六方纤锌矿型晶相的至少一部分中。可以以与如上所述用于确认"所述红绿柱石型晶相包含铟氧化物作为主要成分,且W和Zn中的至少一种固溶在所述红绿柱石型晶相的至少一部分中"的方法类似的方法使用X射线衍射、SEM-EDX和TEM-EDX对此进行确认。

[0080] 类似地,钨酸锌化合物晶相包含Zn、W和O作为主要成分,且In可以以置换型方式或填隙型方式固溶在钨酸锌化合物晶相的至少一部分中。可以以与如上所述用于确认"所述红绿柱石型晶相包含铟氧化物作为主要成分,且W和Zn中的至少一种固溶在所述红绿柱石型晶相的至少一部分中"的方法类似的方法使用X射线衍射、SEM-EDX和TEM-EDX对此进行确认。

[0081] 作为构成氧化物烧结体的晶体,包含红绿柱石型晶相作为主要成分,并包含六方纤锌矿型晶相和/或钨酸锌化合物晶相。因此,对于包含通过使用包含所述氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件,可以更有效地提高场效应迁移率和可靠性。

[0082] 优选氧化物烧结体中的In、W和Zn之外的不可避免的金属相对于In、W和Zn的总计的含量比率为1原子%以下。

[0083] 「第二实施方案:制造氧化物烧结体的方法]

[0084] 一种本实施方案的制造氧化物烧结体的方法为制造第一实施方案的氧化物烧结体的方法,所述方法包括:制备锌氧化物粉末和钨氧化物粉末的一次混合物;通过对所述一次混合物进行热处理而形成煅烧粉末;制备包含所述煅烧粉末的原料粉末的二次混合物;通过对所述二次混合物进行成型而形成成型体;以及通过对所述成型体进行烧结而形成所述氧化物烧结体。形成煅烧粉末包括通过在含氧气氛下在550℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含Zn和W的复合氧化物粉末作为所述煅烧粉末。

[0085] 根据上述制造方法,形成煅烧粉末包括通过在含氧气氛下在550℃以上且低于1200℃的温度下对锌氧化物粉末和钨氧化物粉末的一次混合物进行热处理而形成包含Zn和W的复合氧化物粉末作为所述煅烧粉末,由此使氧化物烧结体的表观密度升高并得到可以适合用作溅射靶的氧化物烧结体。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为1Ωcm以下,并得到可以适合用作溅射靶的氧化物烧结体。所述复合氧化物可以缺氧或任意金属可以被置换。

[0086] 如果热处理温度小于550℃,则得不到包含Zn和W的复合氧化物粉末。如果热处理温度为1200℃以上,则包含Zn和W的复合氧化物粉末分解并飞散,或复合氧化物粉末的粒径变得太大且复合氧化物粉末倾向于变得不适合使用。

[0087] 另外,由于通过上述热处理形成包含Zn和W的复合氧化物粉末作为煅烧粉末,所以对于包含通过使用包含得到的氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件,可以更有效地提高场效应迁移率和可靠性。

[0088] 优选包含Zn和W的复合氧化物包含ZnWO₄型晶相。这使得可以更有效地提高氧化物烧结体的表观密度,且这对于提高场效应迁移率和可靠性也是有利的。所述ZnWO₄型晶相为具有由P12/c1 (13)的空间群表达的晶体结构并且具有在JCPDS卡片的01-088-0251中规定的晶体结构的钨酸锌化合物晶相。只要显示这些晶系,则晶格常数可以缺氧或金属的固溶而变化。通过X射线衍射测定对ZnWO₄型晶相进行确认。

[0089] 另一种本实施方案的制造氧化物烧结体的方法为制造第一实施方案的氧化物烧结体的方法,所述方法包括:制备铟氧化物粉末和钨氧化物粉末的一次混合物;通过对所述一次混合物进行热处理而形成煅烧粉末;制备包含所述煅烧粉末的原料粉末的二次混合物;通过对所述二次混合物进行成型而形成成型体;以及通过对所述成型体进行烧结而形成所述氧化物烧结体。形成煅烧粉末包括通过在含氧气氛下在700℃以上且低于1200℃的温度下对所述一次混合物进行热处理而形成包含In和W的复合氧化物粉末作为所述煅烧粉末。

[0090] 根据上述制造方法,形成煅烧粉末包括通过在含氧气氛下在700℃以上且低于1200℃的温度下对铟氧化物粉末和钨氧化物粉末的一次混合物进行热处理而形成包含In和W的复合氧化物粉末作为所述煅烧粉末,由此使氧化物烧结体的表观密度升高并得到可以适合用作溅射靶的氧化物烧结体。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为1Ωcm以下,并且得到可以适合用作溅射靶的氧化物烧结体。所述复合氧化物可以缺氧或任意金属可以被置换。

[0091] 如果热处理温度小于700℃,则得不到包含In和W的复合氧化物粉末。如果热处理温度为1200℃以上,则包含In和W的复合氧化物粉末分解并飞散,或包含In和W的复合氧化物粉末的粒径变得太大且复合氧化物粉末倾向于变得不适合使用。

[0092] 另外,由于通过上述热处理形成包含In和W的复合氧化物粉末作为煅烧粉末,所以对于包含通过使用包含得到的氧化物烧结体的溅射靶而形成的氧化物半导体膜作为沟道层的半导体器件,可以更有效地提高场效应迁移率和可靠性。

[0093] 优选包含In和W的复合氧化物包含In6WO12型晶相。这使得可以更有效地提高氧化物烧结体的表观密度,且这对于提高场效应迁移率和可靠性也是有利的。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为 1Ω cm以下,并且得到可以适合用作溅射靶的氧化物烧结体。所述In6WO12晶相为具有三方晶体结构并且具有在JCPDS卡片的01-074-1410中规定的晶体结构的钨酸铟化合物晶相。只要显示这些晶系,则晶格常数可以因缺氧或金属的固溶而变化。由于在日本特开2004-091265号公报中公开的钨酸铟化合物晶相为InW3O9相、具有六方晶体结构并具有在JCPDS卡片的33-627中规定的晶体结构,所以钨酸铟化合物晶相具有与In6WO12相不同的晶体结构。通过X射线衍射测定对In6WO12型晶相进行确认。

[0094] 在任一种上述制造方法中,优选所述钨氧化物粉末包含选自由W0₃晶相、W0₂晶相和W0_{2.72}晶相组成的组中的至少一种晶相。这使得可以更有效地提高氧化物烧结体的表观密度,且这对于提高场效应迁移率和可靠性也是有利的。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为1Ωcm以下,并得到可以适合用作溅射靶的氧化物烧结体。从这些观点考虑,更优选所述钨氧化物粉末为选自由W0₃粉末、W0₂粉末和W0_{2.72}粉末组成的组中的至少一种粉末。

[0095] 另外,优选钨氧化物粉末的中值粒径d50为0.1μm以上且4μm以下,更优选为0.2μm以上且2μm以下,并且进一步优选为0.3μm以上且1.5μm以下。这使得可以更有效地提高氧化物烧结体的表观密度。通过BET比表面积测定得到中值粒径d50。如果中值粒径d50小于0.1μm,则难以对粉末进行处理且倾向于难以将锌氧化物粉末与钨氧化物粉末或铟氧化物粉末与钨氧化物粉末均匀混合。

[0096] 如果中值粒径d50大于4μm,则通过与锌氧化物粉末混合且其后在含氧气氛下在550℃以上且低于1200℃的温度下对混合物进行热处理而得到的包含Zn和W的复合氧化物粉末的粒径变大并且变得难以提高氧化物烧结体的表观密度。类似地,通过与铟氧化物粉末混合且其后在含氧气氛下在700℃以上且低于1200℃的温度下对混合物进行热处理而得到的包含In和W的复合氧化物粉末的粒径变大并且变得难以提高氧化物烧结体的表观密度。

[0097] 本实施方案的制造氧化物烧结体的方法没有特别限制。然而,从有效地形成第一实施方案的氧化物烧结体的观点考虑,本实施方案的制造氧化物烧结体的方法包括例如如下步骤。

[0098] (1)准备原料粉末的步骤

[0099] 作为氧化物烧结体的原料粉末,准备构成氧化物烧结体的金属元素的氧化物粉末如铟氧化物粉末(例如In₂O₃粉末)、钨氧化物粉末(例如WO₃粉末、WO_{2.72}粉末、WO₂粉末)和锌氧化物粉末(例如ZnO粉末)。对于钨氧化物粉末,从提高场效应迁移率和可靠性的观点考虑,

优选不仅将W03粉末、还将与所述W03粉末相比具有缺氧的化学组成的粉末如W02.72粉末和W02粉末用作原料。从该观点考虑,更优选将W02.72粉末和W02粉末中的至少一种用作钨氧化物粉末的至少一部分。从防止金属元素和Si意外地进入氧化物烧结体和获得稳定的性质的观点考虑,优选原料粉末的纯度高,即99.9质量%以上。

[0100] 如上所述,从提高氧化物烧结体的表观密度的观点考虑,优选钨氧化物粉末的中值粒径d50为0.1μm以上且4μm以下。

[0101] (2)制备一次混合物的步骤

[0102] (2-1) 制备锌氧化物粉末与钨氧化物粉末的一次混合物的步骤

[0103] 在上述原料粉末中,将锌氧化物粉末与钨氧化物粉末混合(或磨碎并混合)。此时,当期望获得ZnW04型相作为氧化物烧结体的晶相时,以1:1的摩尔比将钨氧化物粉末与锌氧化物粉末混合。当期望获得Zn₂W₃O₈型相作为氧化物烧结体的晶相时,以3:2的摩尔比将钨氧化物粉末与锌氧化物粉末混合。从更有效地提高氧化物烧结体的表观密度和提高场效应迁移率和可靠性的观点考虑,优选氧化物烧结体包含ZnW04型相。另外,通过在大气压下的空气气氛中对成型体进行烧结,可以将氧化物烧结体的电阻率设定为1Ωcm以下,并且得到可以适合用作溅射靶的氧化物烧结体。用于混合钨氧化物粉末与锌氧化物粉末的方法没有特别限制,并且可以使用干式法或湿式法中的任一种。具体地,通过使用球磨机、行星式球磨机、珠磨机等将原料粉末磨碎并混合。以这种方式,获得原料粉末的一次混合物。可以使用诸如自然干燥或喷雾干燥器的干燥方法对通过使用湿式粉碎和混合法获得的混合物进行干燥。

[0104] (2-2) 制备铟氧化物粉末与钨氧化物粉末的一次混合物的步骤

[0105] 在上述原料粉末中,将铟氧化物粉末与钨氧化物粉末混合(或磨碎并混合)。此时,当期望获得In6W012型晶相作为氧化物烧结体的晶相时,以1:3的摩尔比将钨氧化物粉末与铟氧化物粉末混合。用于混合钨氧化物粉末与铟氧化物粉末的方法没有特别限制,并且可以使用干式法或湿式法中的任一种。具体地,通过使用球磨机、行星式球磨机、珠磨机等将原料粉末磨碎并混合。以这种方式,获得原料粉末的一次混合物。可以使用诸如自然干燥或喷雾干燥器的干燥方法对通过使用湿式粉碎和混合法获得的混合物进行干燥。

[0106] (3)形成煅烧粉末的步骤

[0107] (3-1) 形成钨酸锌氧化物的煅烧粉末的步骤

[0108] 对得到的一次混合物进行热处理(煅烧)以形成煅烧粉末(包含Zn和W的复合氧化物粉末)。优选对一次混合物进行煅烧的温度低于1200℃以防止煅烧产物的粒径变得太大并且防止烧结体的表观密度下降。为了得到包含Zn和W的复合氧化物粉末作为煅烧产物并获得ZnW04型晶相,优选所述温度为550℃以上。更优选所述温度为550℃以上且低于1000℃,且进一步优选为550℃以上且900℃以下。从使得煅烧粉末的粒径尽可能小的观点考虑,更优选较低的煅烧温度,只要所述煅烧温度为形成所述晶相的温度即可。以这种方式,得到包含ZnW04型晶相的煅烧粉末。可以将任意气氛用作煅烧气氛,只要所述煅烧气氛为含氧气氛即可。然而,优选大气压下的空气气氛或具有比空气高的压力的空气气氛、或大气压下或具有比空气高的压力下的包含25体积%以上氧气的氧气-氮气混合气氛。大气压或接近其的压力因高产率而是更优选的。

[0109] (3-2) 形成钨酸铟氧化物的煅烧粉末的步骤

[0110] 对得到的一次混合物进行热处理(煅烧)以形成煅烧粉末(包含In和W的复合氧化物粉末)。优选对一次混合物进行煅烧的温度低于1200℃以防止煅烧产物的粒径变得太大并且防止烧结体的表观密度下降。为了得到包含In和W的复合氧化物粉末作为煅烧产物并获得In6W012型晶相,优选所述温度为700℃以上。更优选所述温度为800℃以上且低于1100℃。从使得煅烧粉末的粒径尽可能小的观点考虑,更优选较低的煅烧温度,只要所述煅烧温度为形成所述晶相的温度即可。以这种方式,得到包含In6W012型晶相的煅烧粉末。可以将任意气氛用作煅烧气氛,只要所述煅烧气氛为含氧气氛即可。然而,优选大气压下的空气气氛或具有比空气高的压力的空气气氛、或大气压下或具有比空气高的压力下的包含25体积%以上氧气的氧气-氮气混合气氛。大气压或接近其的压力因高产率而是更优选的。

[0111] (4)制备包含煅烧粉末的原料粉末的二次混合物的步骤

[0112] 接着,以类似于制备一次混合物的方式,将得到的煅烧粉末与上述原料粉末中的其余粉末[铟氧化物粉末(例如In203粉末)或锌氧化物粉末(例如Zn0粉末)]混合。以这种方式,得到原料粉末的二次混合物。

[0113] (5) 通过对二次混合物进行成型而形成成型体的步骤

[0114] 接着,对得到的二次混合物进行成型。对二次混合物进行成型的方法没有特别限制。然而,从提高烧结体的表观密度的观点考虑,优选单轴压制法、CIP(冷等静压)法、浇铸法等。

[0115] (6) 通过对成型体进行烧结而形成氧化物烧结体的步骤

[0116] 接着,对得到的成型体进行烧结以形成氧化物烧结体。此时优选不使用热压烧结法。对成型体进行烧结的温度没有特别限制。然而,为了使得形成的氧化物烧结体的表观密度大于6.6g/cm³,优选所述温度为900℃以上且1200℃以下。另外,对烧结气氛没有特别限制。然而,从防止构成氧化物烧结体的晶体的粒径变大并且防止产生裂纹的观点考虑,优选大气压或接近其的压力。为了使得氧化物烧结体适合作为溅射靶,期望氧化物烧结体具有1Ωcm以下的电阻率。为了提高表观密度,可以考虑提高烧结温度。然而,如果烧结温度为1200℃以上,则存在钨氧化物升华并从氧化物烧结体消失的问题。以往,为了提高表观密度,通常在烧结期间通过氧气以提高烧结期间的氧气分压。另外,为了实现1Ωcm以下的烧结体的电阻率,通常在烧结之后在真空气氛或还原气氛如氮气氛中实施热处理。在本发明中,仅通过在大气压下的空气气氛中实施烧结,可以在不在还原气氛中实施热处理的条件下实现具有高表观密度和1Ωcm以下的电阻率的氧化物烧结体。

[0117] [第三实施方案:溅射靶]

[0118] 本实施方案的溅射靶包含第一实施方案的氧化物烧结体。因此,本实施方案的溅射靶可以适合用于通过溅射法形成具有高场效应迁移率和可靠性的半导体器件的氧化物半导体膜。

[0119] 优选本实施方案的溅射靶包含第一实施方案的氧化物烧结体,并更优选由第一实施方案的氧化物烧结体形成,以使本实施方案的溅射靶适合用于通过溅射法形成具有高场效应迁移率和可靠性的半导体器件的氧化物半导体膜。

[0120] 「第四实施方案:半导体器件]

[0121] 参照图1,本实施方案的半导体器件10包含通过使用第一实施方案的氧化物烧结体作为溅射靶并通过溅射法而形成的氧化物半导体膜14。由于本实施方案的半导体器件10

包含氧化物半导体膜14,所以本实施方案的半导体器件10可以具有高场效应迁移率和高可靠性的特性。

[0122] 尽管本实施方案的半导体器件10没有特别限制,但本实施方案的半导体器件10例如为包含通过使用第一实施方案的氧化物烧结体作为溅射靶并通过溅射法而形成的氧化物半导体膜14作为沟道层的半导体器件,且该半导体器件可以例如为TFT(薄膜晶体管)。由于作为本实施方案的半导体器件10的一个实例的TFT包含通过使用第一实施方案的氧化物烧结体作为靶并通过溅射法而形成的氧化物半导体膜14作为沟道层,所以可以提高场效应迁移率且还可以提高可靠性。

[0123] 在本实施方案的半导体器件10中,氧化物半导体膜14中的W相对于In、W和Zn的总计的含量比率(氧化物半导体膜中的W含量比率)优选为大于0.5原子%且小于等于5.0原子%,氧化物半导体膜14中的Zn相对于In、W和Zn的总计的含量比率(氧化物半导体膜中的Zn含量比率)优选为1.2原子%以上且19原子%以下,且氧化物半导体膜14中的Zn相对于W的原子比(氧化物半导体膜中的Zn/W之比)优选为大于1.0且小于60。结果,可以提高场效应迁移率和可靠性。

[0124] 从提高场效应迁移率和可靠性的观点考虑,氧化物半导体膜14中的W含量比率更优选为0.6原子%以上,并且更优选为3原子%以下,且进一步优选为2原子%以下。如果氧化物半导体膜14中的W含量比率为0.5原子%以下,则包含氧化物半导体膜14作为沟道层的半导体器件10因热处理而导致场效应迁移率下降且可靠性也下降。如果氧化物半导体膜14中的W含量比率超过5原子%,则包含氧化物半导体膜14作为沟道层的半导体器件10的场效应迁移率下降。

[0125] 如果氧化物半导体膜14中的Zn含量比率为1.2原子%以上且19原子%以下,且氧化物半导体膜14中的Zn/W之比为大于1.0且小于60,则对于包含氧化物半导体膜14作为沟道层的半导体器件10,可以提高场效应迁移率且还可以提高可靠性。

[0126] 从提高场效应迁移率和可靠性的观点考虑,氧化物半导体膜14中的Zn含量比率更优选为3原子%以上,并进一步优选为10原子%以上,且更优选为18原子%以下。从提高场效应迁移率的观点考虑,期望In/(In+Zn)的原子比大于0.8。

[0127] 如果氧化物半导体膜14中的Zn含量比率小于1.2原子%,则包含氧化物半导体膜14作为沟道层的半导体器件10的可靠性下降。如果氧化物半导体膜14中的Zn含量比率超过19原子%,则包含氧化物半导体膜14作为沟道层的半导体器件10的场效应迁移率下降。

[0128] 如果氧化物半导体膜14中的Zn/W之比为1.0以下,则包含氧化物半导体膜14作为沟道层的半导体器件10的可靠性下降。所述Zn/W之比更优选为3.0以上,且进一步优选为5.0以上。如果氧化物半导体膜14中的Zn/W之比为60以上,则包含氧化物半导体膜14作为沟道层的半导体器件10的场效应迁移率下降。所述Zn/W之比更优选为20以下,且进一步优选为15以下。

[0129] 通过RBS (卢瑟福背散射分析) 对氧化物半导体膜14中的化学组成即各种元素的含量比率进行测定。基于该测定结果,计算W含量比率、Zn含量比率和Zn/W之比。当不能通过RBS实施分析时,通过TEM-EDX (带有能量弥散X射线荧光光谱仪的透射电子显微镜) 测定所述化学组成。从化学组成测定的精确度的观点考虑,期望通过RBS进行测定。当使用TEM-EDX时,首先准备至少三种以上氧化物半导体膜作为用于制作校准曲线的试样,且这些氧化物

半导体膜各自由In、W、Zn和O制成,具有接近待测氧化物半导体膜的组成,并且可以通过RBS进行分析。然后,对于这些试样,通过RBS测定In、W和Zn的含量并通过TEM-EDX测定In、W和Zn的含量,越于这些测定值,制作表示通过TEM-EDX测定的In、W和Zn的含量的测定值与通过RBS测定的In、W和Zn的含量的测定值之间的关系的校准曲线。然后,对于待测氧化物半导体膜,通过TEM-EDX测定In、W和Zn的含量,其后,基于上述校准曲线将该测定值换算为通过RBS测定的In、W和Zn的含量的测定值。将该换算值视为待测氧化物半导体膜的In、W和Zn的含量。

[0130] 氧化物半导体膜14的电阻率优选为10⁻¹Ω cm以上。已知包含铟的氧化物为透明导电膜,并且如日本特开2002-256424号公报中所述的,用作所述透明导电膜的膜的电阻率通常小于10⁻¹Ω cm。另一方面,当将氧化物半导体膜14用作本发明中的半导体器件的沟道层时,期望氧化物半导体膜14的电阻率为10⁻¹Ω cm以上。为了实现该电阻率值,优选综合考虑上述膜厚度、W含量比率、Zn含量比率和Zn/W之比。另外,期望在通过溅射法形成氧化物半导体膜14之后在含氧气氛中实施加热处理,和/或在将氧化物用于与氧化物半导体膜14的至少一部分接触的层(蚀刻终止层、栅绝缘层、钝化层)的同时实施加热处理。

[0131] 优选氧化物半导体膜14由纳米晶氧化物或无定形氧化物构成,因为对于包含氧化物半导体膜14作为沟道层的半导体器件10(例如TFT),可以提高场效应迁移率并且还可以提高可靠性。

[0132] 在本说明书中,"纳米晶氧化物"是指如下所述的氧化物:其中按照如下条件并通过X射线衍射测定未观察到由晶体造成的峰并且仅观察到在低角度侧出现的称作"晕环(ハロー)"的宽峰,且其中当通过按照如下条件使用透射电子显微镜对微小区域实施透射电子束衍射测定时观察到环状图案。所述环状图案包括斑点聚集而形成环状图案的情况。

[0133] 在本说明书中,"无定形氧化物"是指如下所述的氧化物:其中按照如下条件并通过X射线衍射测定未观察到由晶体造成的峰并且仅观察到在低角度侧出现的称作"晕"的宽峰,且其中当通过按照如下条件使用透射电子显微镜对微小区域实施透射电子束衍射测定时再次观察到称作"晕"的模糊图案。

- [0134] (X射线衍射测定条件)
- [0135] 测定方法:面内法(狭缝准直法)
- [0136] X射线产生部:对阴极Cu,50kV的输出,300mA
- [0137] 检测部:闪烁计数器
- [0138] 入射部:狭缝准直
- [0139] 索勒狭缝 (ソーラースリット): 入射侧纵向发散角0.48°
- [0140] 光接收侧纵向发散角0.41°
- [0141] 狭缝:入射侧S1=1mm*10mm
- [0142] 光接收侧S2=0.2mm*10mm
- [0143] 扫描条件: $2\theta x/\phi$ 的扫描轴
- [0144] 扫描模式:步长测定,扫描范围 10° ~ 80° ,步长 0.1° ,步进时间(ステップ時間)8 秒。
- [0145] (透射电子束衍射测定条件)
- [0146] 测定方法:微电子束衍射方法

[0147] 加速电压:200千伏

[0148] 東直径:与待测氧化物半导体膜的膜厚度相同或相当

[0149] 在氧化物半导体膜14由纳米晶氧化物构成的情况下,当按照上述条件对微小区域实施透射电子束衍射测定时如上所述观察到环状图案并且未观察到斑点状图案。相比之下,在日本专利5172918号中公开的氧化物半导体膜包含沿垂直于膜表面的方向的c轴取向的晶体,且当微小区域内的纳米晶体取向在如上所述的特定方向上时,观察到斑点状图案。在氧化物半导体膜14由纳米晶氧化物构成的情况下,当至少对垂直于膜表面的表面(膜剖面)进行观察时,纳米晶体具有非取向性质,即纳米晶体相对于膜的表面无取向,并且具有随机取向。换而言之,晶轴相对于膜厚度方向无取向。

[0150] 因为氧化物半导体膜14由纳米晶氧化物或无定形氧化物构成,所以在包含氧化物半导体膜14作为沟道层的半导体器件10中可以实现高的场效应迁移率。为了提高迁移率,更期望氧化物半导体膜14由无定形氧化物构成。当上述的Zn含量比率为10原子%以上和/或上述的W含量比率为0.4原子%以上时,氧化物半导体膜14易于由无定形氧化物构成且在达到较高的加热处理温度之前无定形氧化物是稳定的。

[0151] 优选氧化物半导体膜14的膜厚度为2nm以上且25nm以下。当膜厚度为2nm以上且25nm以下时,在包含氧化物半导体膜14作为沟道层的半导体器件10中可以实现更高的场效应迁移率且还可以提高可靠性。如果膜厚度超过25nm,则氧化物半导体膜14倾向于不由纳米晶氧化物或无定形氧化物构成,且提高场效应迁移率倾向于变得不可能。通过提高上述Zn含量比率和/或提高上述W含量比率,在达到较大的膜厚度之前可以保持纳米晶氧化物或无定形氧化物。

[0152] 当氧化物半导体膜14的膜厚度为2nm以上且25nm以下时,氧化物半导体膜14可以由纳米晶氧化物或无定形氧化物构成。结果,在包含氧化物半导体膜14作为沟道层的半导体器件10中,可以实现高的场效应迁移率。从实现较高的场效应迁移率的观点考虑,氧化物半导体膜14的膜厚度更优选为5nm以上,且更优选为18nm以下。

[0153] 通过用透射电子显微镜观察膜剖面、测定从膜的最下表面到最上表面的距离、并将所述距离除以放大倍率,可以计算氧化物半导体膜14的膜厚度。在五个点处实施所述距离测定并由其平均值计算膜厚度。

[0154] 通过包括通过溅射法成膜的步骤的制造方法可以得到氧化物半导体膜14。这在提高包含氧化物半导体膜14作为沟道层的半导体器件10 (例如TFT) 的场效应迁移率和可靠性方面是有利的。

[0155] 溅射法是指通过以相互面对的方式将靶与基板配置在成膜室中,对所述靶施加电压,且使用惰性气体离子对靶的表面进行溅射,从而从靶释放形成靶的原子并将所述原子淀积在所述基板上,从而形成由形成靶的原子构成的膜的方法。

[0156] 除了溅射法之外,作为形成氧化物半导体膜的方法还提出了脉冲激光淀积(PLD)法、加热淀积法等。然而,由于上述原因,优选使用溅射法。

[0157] 作为溅射法,可以使用磁控溅射法、面向靶型磁控溅射法等。作为溅射期间的气氛气体,可以使用Ar气、Kr气和Xe气,并且还可以使用这些气体与氧气的混合物。

[0158] 另外,通过在通过溅射法成膜后实施加热处理,或通过在通过溅射法成膜期间实施加热处理,也可以得到氧化物半导体膜14。结果,易于得到由纳米晶氧化物或无定形氧化

物构成的氧化物半导体膜14。另外,通过该方法得到的氧化物半导体膜14在提高包含氧化物半导体膜14作为沟道层的半导体器件10(例如TFT)的场效应迁移率和可靠性方面是有利的。

[0159] 通过在这种成膜期间对基板进行加热,可以实施在通过溅射法成膜期间实施的加热处理。优选基板的温度为100℃以上且250℃以下。加热处理时间与成膜时间相当且成膜时间取决于要形成的氧化物半导体膜14的膜厚度。成膜时间可以例如为约10秒~约10分钟。

[0160] 也可以通过对基板进行加热实施在通过溅射法成膜后实施的加热处理。优选基板温度为100℃以上且350℃以下。加热处理的气氛可以为各种类型的气氛如在空气中、在氮气中、在氮气-氧气中、在Ar气-氧气中、在含水蒸气的空气中以及在含水蒸气的氮气中。在大气中的压力可以为大气压之外的在减压条件下的压力(例如小于0.1Pa)或在加压条件下的压力(例如0.1Pa~9MPa),并且优选大气压。加热处理时间可以例如为约3分钟~约2小时,优选为约10分钟~约90分钟。在本实施方案的半导体器件10中,期望在氧化物层(蚀刻终止层、栅绝缘膜、钝化膜)不与氧化物半导体膜14的至少一部分接触时,在含氧气氛中实施加热处理。

[0161] 图1~3为显示本实施方案的半导体器件(TFT)的几个实例的示意图。在图1中所示的半导体器件10包含基板11、配置在基板11上的栅电极12、作为绝缘层配置在栅电极12上的栅绝缘膜13、作为沟道层配置在栅绝缘膜13上的氧化物半导体膜14以及以相互不接触的方式配置在氧化物半导体膜14上的源电极15和漏电极16。

[0162] 图2中所示的半导体器件20除了还包含配置在氧化物半导体膜14上并具有接触孔的蚀刻终止层17、和配置在蚀刻终止层17、源电极15和漏电极16上的钝化膜18之外,具有类似于图1中所示的半导体器件10的构造。在图2中所示的半导体器件20中,可以如图1中所示的半导体器件10中一样省略钝化膜18。图3中所示的半导体器件30除了还包含配置在氧化物半导体膜14、源电极15和漏电极16上的钝化膜18之外,具有类似于图1中所示的半导体器件10的构造。

[0163] 优选本实施方案的半导体器件包含上述氧化物半导体膜14并且还包含以与该氧化物半导体膜14的至少一部分接触的方式配置且为纳米晶层和无定形层中的至少一种的层(下文中,也将这个层称为"相邻层")。通过设置相邻层,以与相邻层接触的方式形成的氧化物半导体膜14受到相邻层的结晶度的影响并且易于成为由纳米晶氧化物或无定形氧化物构成的膜。由此,还可以对半导体器件提供优异的场效应迁移率。根据包含相邻层的半导体器件,即使当上述加热处理温度高时,仍可以保持高的场效应迁移率。在即使当加热处理温度较高时仍可以保持由无定形氧化物构成的膜的情况下,可以保持高场效应迁移率并且可以实现高可靠性。

[0164] 上述相邻层的整体可以为纳米晶或无定形中的至少任一种,或者上述相邻层的与氧化物半导体膜14接触的部分可以为纳米晶或无定形中的至少任一种。在后一种情况下,为纳米晶或无定形中的至少任一种的部分可以为在相邻层中的膜表面的方向上的全体,或可以为与氧化物半导体膜14接触的表面的一部分。

[0165] 作为纳米晶层和无定形层中的至少一种的相邻层可以为作为氧化物半导体膜14的底层(或下层)以与氧化物半导体膜14接触的方式形成的层,或可以为以与氧化物半导体

膜14的上部接触的方式形成的上层。此外,本实施方案的半导体器件可以包含两个以上的相邻层,并且在这种情况下,这些相邻层可以为氧化物半导体膜14的下层和上层。

[0166] 例如,在图1中所示的半导体器件10中,栅绝缘膜13可以为上述相邻层。在图2中所示的半导体器件20中,栅绝缘膜13和/或蚀刻终止层17可以为上述相邻层。在图3中所示的半导体器件30中,栅绝缘膜13和/或钝化膜18可以为上述相邻层。

[0167] 优选上述相邻层为包含硅 (Si) 和铝 (A1) 中的至少一种的氧化物层。相邻层为包含 Si 和A1中的至少一种的氧化物层的特征在提高半导体器件的场效应迁移率和可靠性方面 是有利的,尤其是该特征在即使当上述加热处理温度高时仍提供可以保持高场效应迁移率 的半导体器件方面是有利的。此外,相邻层为包含Si 和A1中的至少一种的氧化物层的特征 在降低截止电流方面是有利的,并且在将氧化物半导体膜14的电阻率设定为 $10^{-1}\Omega$ cm以上 方面也是有利的。尽管包含Si 和A1中的至少一种的氧化物没有特别限制,但所述氧化物的 实例可以包括硅氧化物 (Si 0x)、铝氧化物 (A1 $_m$ 0 $_n$)等。

[0168] 下面,将对制造本实施方案的半导体器件的方法进行说明。制造半导体器件的方法包括如下步骤:准备上述实施方案的溅射靶;以及使用所述溅射靶并通过溅射法形成上述氧化物半导体膜。首先,将对制造图1中所示的半导体器件10的方法进行说明。这样的制造方法没有特别限制。然而,从有效地制造具有高特性的半导体器件10的观点考虑,参照图4,优选制造图1中所示的半导体器件10的方法包括如下步骤:在基板11上形成栅电极12(图4(A));在栅电极12上形成作为绝缘层的栅绝缘膜13(图4(B));在栅绝缘膜13上形成作为沟道层的氧化物半导体膜14(图4(C));以及以相互不接触的方式在氧化物半导体膜14上形成源电极15和漏电极16(图4(D))。

[0169] (1)形成栅电极的步骤

[0170] 参照图4(A),在基板11上形成栅电极12。尽管基板11没有特别限制,但从提高透明度、价格稳定性和表面光滑度的观点考虑,优选石英玻璃基板、无碱玻璃基板、碱玻璃基板等。尽管栅电极12没有特别限制,但从高抗氧化性和低电阻的观点考虑,优选Mo电极、Ti电极、W电极、A1电极、Cu电极等。尽管形成栅电极12的方法没有特别限制,但从使得在基板11的主表面上以大面积并且均匀地形成的观点考虑,优选真空气相淀积法、溅射法等。

[0171] (2) 形成栅绝缘膜的步骤

[0172] 参照图4(B),在栅电极12上形成作为绝缘层的栅绝缘膜13。尽管形成栅绝缘膜13的方法没有特别限制,但从使得以大面积并且均匀地形成以及确保绝缘性质的观点考虑,优选等离子体CVD(化学气相淀积)法等。

[0173] 尽管栅绝缘膜13的材料没有特别限制,但从绝缘性质的观点考虑,优选硅氧化物 (SiO_x) 、氮化硅 (SiN_y) 等。当栅绝缘膜13为上述的相邻层时,优选包含Si 和A1中的至少一种的氧化物如硅氧化物 (SiO_x) 和铝氧化物 $(A1_mO_n)$ 。

[0174] (3)形成氧化物半导体膜的步骤

[0175] 参照图4(C),在栅绝缘膜13上形成作为沟道层的氧化物半导体膜14。如上所述,优选由包括通过溅射法成膜的步骤的工序形成氧化物半导体膜14,并且优选例如通过在通过溅射法成膜后实施加热处理而形成氧化物半导体膜14,或通过在通过溅射法成膜期间实施加热处理而形成氧化物半导体膜14。将上述第一实施方案的氧化物烧结体用作用于溅射法的原料靶。

[0176] (4) 形成源电极和漏电极的步骤

[0177] 参照图4(D),以相互不接触的方式在氧化物半导体膜14上形成源电极15和漏电极16。尽管源电极15和漏电极16没有特别限制,但从高抗氧化性、低电阻和低的与氧化物半导体膜14的接触电阻的观点考虑,优选Mo电极、Ti电极、W电极、Al电极、Cu电极等。尽管形成源电极15和漏电极16的方法没有特别限制,但从使得在其上形成有氧化物半导体膜14的基板11的主表面上以大面积并且均匀地形成的观点考虑,优选真空气相淀积法、溅射法等。尽管以相互不接触的方式形成源电极15和漏电极16的方法没有特别限制,但从以大面积并且均匀地形成源电极15和漏电极16的图案的观点考虑,优选通过使用光刻胶的蚀刻法形成。

[0178] 下面,将对制造图2中所示的半导体器件20的方法进行说明。除了还包括形成具有接触孔17a的蚀刻终止层17以及形成钝化膜18的步骤之外,该制造方法可以类似于制造图1中所示的半导体器件10的方法。具体地,参照图4和5,优选制造图2中所示的半导体器件20的方法包括如下步骤:在基板11上形成栅电极12(图4(A));在栅电极12上形成作为绝缘层的栅绝缘膜13(图4(B));在栅绝缘膜13上形成作为沟道层的氧化物半导体膜14(图4(C));在氧化物半导体膜14上形成蚀刻终止层17(图5(A));在蚀刻终止层17中形成接触孔17a(图5(B));以相互不接触的方式在氧化物半导体膜14和蚀刻终止层17上形成源电极15和漏电极16(图5(C));以及在蚀刻终止层17、源电极15和漏电极16上形成钝化膜18(图5(D))。

[0179] 尽管蚀刻终止层17的材料没有特别限制,但从绝缘性质的观点考虑,优选硅氧化物 (SiO_x) 、氮化硅 (SiN_y) 、铝氧化物 (AI_mO_n) 等。当蚀刻终止层17为上述相邻层时,优选包含 Si 和A1中的至少一种的氧化物如硅氧化物 (SiO_x) 和铝氧化物 (AI_mO_n) 。蚀刻终止层17可以为由不同材料制成的膜的组合。尽管形成蚀刻终止层17的方法没有特别限制,但从使得以大面积并且均匀地形成以及确保绝缘性质的观点考虑,优选等离子体CVD (化学气相淀积) 法、溅射法、真空气相淀积法等。

[0180] 由于源电极15和漏电极16需要与氧化物半导体膜14接触,所以在氧化物半导体膜14上形成蚀刻终止层17,其后,在蚀刻终止层17中形成接触孔17a(图5(B))。形成接触孔17a的方法的一个实例可以包括干法蚀刻或湿法蚀刻。通过经由该方法蚀刻蚀刻终止层17并形成接触孔17a,使氧化物半导体膜14的表面在蚀刻部露出。

[0181] 与制造图1中所示的半导体器件10的方法类似,在制造图2中所示的半导体器件20的方法中,以相互不接触的方式在氧化物半导体膜14和蚀刻终止层17上形成源电极15和漏电极16(图5(C)),其后,在蚀刻终止层17、源电极15和漏电极16上形成钝化膜18(图5(D))。

[0182] 尽管钝化膜18的材料没有特别限制,但从绝缘性质的观点考虑,优选硅氧化物 (SiO_x) 、氮化硅 (SiN_y) 、铝氧化物 (Al_mO_n) 等。当钝化膜18为上述相邻层时,优选包含Si和Al中的至少一种的氧化物如硅氧化物 (SiO_x) 和铝氧化物 (Al_mO_n) 。钝化膜18可以为由不同材料制成的膜的组合。尽管形成钝化膜18的方法没有特别限制,但从使得以大面积并且均匀地形成以及确保绝缘性质的观点考虑,优选等离子体CVD (化学气相淀积) 法、溅射法、真空气相淀积法等。

[0183] 与图3中所示的半导体器件30类似,可以使用背沟道蚀刻(BCE)结构而不形成蚀刻终止层17,并且可以在氧化物半导体膜14、源电极15和漏电极16上直接形成钝化膜18。对于在这种情况下的钝化膜18,引用关于图2中所示的半导体器件20的钝化膜18的上述说明。

[0184] 实施例

[0185] 〈实施例 $1\sim11$ 和比较例 $1\sim10$ 〉

[0186] (1)氧化物烧结体的制作

[0187] (1-1)准备粉末原料

[0188] 准备具有表1中所示的组成和中值粒径d50(在表1中表示为"W粒径")并具有99.99 质量%纯度的钨氧化物粉末(在表1中表示为"W")、具有1.0 μ m中值粒径d50并具有99.99质量%纯度的Zn0粉末(在表1中表示为"Z")和具有1.0 μ m中值粒径d50并具有99.99质量%纯度的In₂0₃粉末(在表1中表示为"I")。

[0189] (1-2)制备原料粉末的一次混合物

[0190] 首先,将准备的原料粉末中的钨氧化物粉末和Zn0粉末、或钨氧化物粉末和铟氧化物粉末放入球磨机中,并粉碎混合18小时以制备原料粉末的一次混合物。将钨氧化物粉末与Zn0粉末之间的摩尔混合比设定为大约钨氧化物粉末:Zn0粉末=1:1。将钨氧化物粉末与铟氧化物粉末之间的摩尔混合比设定为大约钨氧化物粉末:In₂0₃粉末=1:3。将乙醇用作粉碎混合时的分散介质。将得到的原料粉末的一次混合物在大气中进行干燥。

[0191] (1-3) 通过对一次混合物进行热处理而形成煅烧粉末

[0192] 接着,将得到的原料粉末的一次混合物放入由氧化铝制成的坩埚中,并在表1中所示的煅烧温度下在空气气氛中煅烧8小时,以获得由ZnW04型晶相构成的煅烧粉末或由 IneW012型晶相构成的煅烧粉末。表1显示构成得到的煅烧粉末的晶相的组成。

[0193] (1-4) 制备包含煅烧粉末的原料粉末的二次混合物

[0194] 接着,将得到的煅烧粉末与作为准备的其余原料粉末的In₂0₃粉末或Zn0粉末一起放入罐中,并进一步放入粉碎混合球磨机内,并粉碎混合12小时以制备原料粉末的二次混合物。以混合物中的W、Zn与In之间的摩尔比如表1中所示的方式设定这些粉末的混合比。将乙醇用作粉碎和混合时的分散介质。通过喷雾干燥对得到的混合粉末进行干燥。

[0195] (1-5)通过对二次混合物进行成型而形成成型体

[0196] 接着,通过压制将得到的二次混合物成型,并进一步在室温(5℃~30℃)下的静态水中在190MPa的压力下通过CIP进行加压成型。由此得到具有100mm直径和约9mm厚度的盘状成型体。

[0197] (1-6) 通过对成型体进行烧结形成氧化物烧结体

[0198] 接着,将得到的成型体在表1中所示的烧结温度下在大气压下的空气气氛中烧结8小时。由此得到包含红绿柱石型晶相(In₂0₃型相)的氧化物烧结体,所述红绿柱石型晶相具有固溶在其中的钨(在某些情况中,还有锌)。

[0199] (1-7) 氧化物烧结体性质的评价

[0200] 通过从氧化物烧结体的一部分获得试样并通过粉末X射线衍射法进行晶体分析,确认得到的氧化物烧结体的晶相。X射线衍射测定条件为如下。将存在于氧化物烧结体中的晶相示于表1中。

[0201] (X射线衍射测定条件)

[0202] 0-20方法

[0203] X射线源:Cu Ka射线

[0204] X射线管电压:45kV

[0205] X射线管电流:40mA

[0206] 步长:0.03°

[0207] 步进时间:1秒/步

[0208] 测定范围 $2\theta:10^{\circ}\sim90^{\circ}$

[0209] 可以通过如下方式确认作为红绿柱石型晶相的In₂0₃型相为得到的氧化物烧结体中的主要成分。首先,通过X射线衍射确认红绿柱石型晶相、六方纤锌矿结构型晶体和钨酸锌型晶相的存在,以及这些晶相之外的晶相的存在。

[0210] 通过X射线衍射按照如下确认红绿柱石型晶相、六方纤锌矿型晶相和钨酸锌化合物晶相的存在;这些晶相之外的晶相的存在;以及各种晶相的比例。从氧化物烧结体的一部分得到试样并将试样表面抛光以使得表面光滑。然后,通过使用SEM-EDX(带有能量弥散X射线荧光光谱仪的扫描二次电子显微镜),通过SEM(扫描二次电子显微镜)观察试样的表面并通过EDX(能量弥散X射线荧光光谱仪)分析各晶粒的金属元素的组成比。然后,基于这些晶粒的金属元素的组成比的趋势对晶粒进行分组。具体地,将晶粒分为:具有高的Zn含量比率并具有非常低的W含量比率或不包含W的A组晶粒、具有高的Zn含量比率和高的W含量比率的B组晶粒、以及具有非常低的Zn含量比率和非常低的W含量比率并具有高的In含量比率的C组晶粒。A组被断定为六方纤锌矿型晶相,B组被断定为钨酸锌化合物晶相,C组被断定为红绿柱石型In2O3相且其它组被断定为其它晶相。

[0211] 将氧化物烧结体中的红绿柱石型晶相的占有率(氧化物烧结体中的红绿柱石型晶相的比例)定义为红绿柱石型晶相(C组)对氧化物烧结体的上述测定表面的面积之比(百分数)。在本实施方案的氧化物烧结体中,该定义的红绿柱石型相的占有率为60%以上。

[0212] 当红绿柱石型晶相的占有率为60%以上时,可以确定,作为红绿柱石型晶相的 In_2O_3 型晶相为主要成分。实施例 $1\sim11$ 和比较例 $1\sim10$ 中的氧化物烧结体全部主要由作为红绿柱石型晶相的 In_2O_3 型晶相构成。

[0213] 通过ICP质谱法对得到的氧化物烧结体中的In、Zn和W的含量进行了测定。基于这些含量,得到了氧化物烧结体中的W含量比率(原子%,在表1中表示为"W含量比率")、Zn含量比率(原子%,在表1中表示为"Zn含量比率")和Zn/W之比(原子数比,表1中表示为"Zn/W之比")。将结果示于表1中。

[0214] 通过阿基米德 (Archimedes) 法获得了得到的氧化物烧结体的表观密度。通过使用电阻率计 (由三菱油化株式会社制造的Loresta) 根据四探针法对得到的氧化物烧结体的电阻率进行测定。将获得的电阻率示于表1中。在比较例10中,在不实施煅烧步骤 (步骤1-2和1-3) 的条件下,将 In_2O_3 粉末、ZnO粉末和 WO_3 粉末混合,并进行成型和烧结。然后,电阻率为 In_2O_3 分,以上且不可能应用于 In_2O_3 分,被控溅射法。

[0215]

a			- VA 104				_			Ant I is the	12 CT CT		
数		100	原件切不							氧化初烷铝体	加州中		
	摩尔混合比	뀨		13	商格温度	煅烧的复		半品%再	中阳率	W今冊	7n 全昌	Zn/W 之	左左的主要
W	Z	ı	· · ·	W粒径	ر کران سال کران پرکار ان سال کران سال	合氧化物 ^{米利}	烧结温度で	众% 由汉	H H H	五子	12 日本	(百人幣人	成分之外的
(%)	(%)	(%)	XV III	III		K H		(g/cm³)	(Осш)	(原子%)	(原子%)	(M 1 90 C	晶相
比较例1 44.5	6.0	54.6	WO_2	2.0	1000	In_6WO_{12}	1190	9.9	2×10 ⁻³	9.0	28.8	48	ZnO
比较例2 38.5	1.3	60.3	WO ₃	1.4	750	ZnWO ₄	1180	6.7	2×10 ⁻³	8.0	24.0	30	ZnO, ZnWO ₄
实施例1 3.9	1.9	94.2	WO _{2.72}	1.0	1000	In_6WO_{12}	1195	7.0	1×10 ⁻³	1.0	2.0	2	ZnO
实施例2 9.4	1.9	88.7	WO ₃	8.0	1000	In_6WO_{12}	1195	6.9	1×10 ⁻²	1.0	5.0	5	ZnO
实施例3 18.0	1.8	80.2	WO _{2.72}	9.0	1000	In ₆ WO ₁₂	1190	6.9	8×10 ⁻³	1.0	10.0	10	ZnO
实施例4 25.9	1.7	72.4	WO _{2.72}	9.0	1000	In ₆ WO ₁₂	1190	8.9	5×10 ⁻³	1.0	15.0	15	ZnO
比较例3 33.1	1.7	65.3	WO ₃	9.0	1000	In ₆ WO ₁₂	1180	8.9	4×10 ⁻³	1.0	20.0	20	ZnO
比较例4 42.2	1.6	56.3	WO ₃	1.3	750	ZnWO ₄	1180	9.9	2×10-3	1.0	27.0	27	ZnO, ZnWO4
实施例5 8.5	2.8	88.7	WO _{2.72}	1.0	1000	In ₆ WO ₁₂	1195	7.0	9×10 ⁻³	1.5	4.5	3	ZnO
实施例6 36.3	2.4	61.3	WO ₃	8.0	1000	In_6WO_{12}	1190	6.7	5×10 ⁻³	1.5	10.0	7	ZnO
实施例7 45.6	2.3	52.1	WO ₃	9.0	1000	In_6WO_{12}	1180	9.9	2×10 ⁻³	1.5	16.0	11	ZnO
比较例 5 50.7	2.2	47.1	WO _{2.72}	8.0	750	ZnWO ₄	1180	9.9	3×10 ⁻³	1.5	34.5	23	ZnO, ZnWO4
实施例8 27.1	3.4	69.5	WO ₃	2.0	1000	In ₆ WO ₁₂	1195	8.9	4×10 ⁻³	2.0	10.0	5	ZnO
实施例9 37.8	4.7	57.5	WO ₂	3.0	1000	In_6WO_{12}	1195	8.9	5×10 ⁻³	3.0	10.0	3	ZnO
实施例 10 47.1	5.9	47.1	WO ₃	4.0	1000	In_6WO_{12}	1195	6.9	6×10 ⁻³	4.0	10.0	2.5	ZnO
实施例 11 55.2	6.9	37.9	WO ₂	9.0	750	ZnWO4	1195	6.9	6×10-3	5.0	10.0	2	ZnO, ZnWO ₄
比较例6 0.8	8.0	98.4	WO _{2.72}	9.0	750	ZnWO4	1190	7.0	1×10 ⁻¹	0.4	0.4	-	无
比较例7 2.2	2.2	95.7	WO ₃	8.0	750	$ZnWO_4$	1190	7.0	4×10^{-2}	1.1	1.1	1	无
比较例8 50.7	8.5	40.8	WO _{2.72}	1.2	750	ZnWO₄	1190	6.9	2×10 ⁻³	0.9	36.0	9	ZnO, ZnWO4
比较例9 7.7	8.0	91.6	WO _{2.72}	5.0	750	ZnWO4	1190	6.9	2×10 ⁻¹	0.4	4.0	10	ZnO
比较例 10 0.8	8.0	98.4	WO _{2.72}	1.2	未煅烧	,	1190	7.0	40	0.4	0.4	-	光

[0216] (2) 包含氧化物半导体膜的半导体器件(TFT) 的制作和评价 [0217] (2-1) 包含氧化物半导体膜的半导体器件(TFT) 的制作

[0218] 根据如下工序制作了具有与图3中所示的半导体器件30类似的构造的TFT。参照图 4(A),首选准备合成石英玻璃基板作为基板11,并通过溅射法在基板11上形成具有100nm厚度的Mo电极作为栅电极12。

[0219] 参照图4(B),接着通过等离子体CVD法在栅电极12上形成作为无定形氧化物层的厚度为200nm的Si 0_x 膜或Si N_y 膜作为栅绝缘膜13。在下表2中的"GI层"栏中,对用于各个实施例和比较例的栅绝缘膜13的材料进行说明。

[0220] 参照图4(C),接着通过DC(直流)磁控溅射法在栅绝缘膜13上形成氧化物半导体膜14。具有3英寸(76.2mm)直径的靶的平面为溅射面。将上述(1)中得到的氧化物烧结体用作靶。

[0221] 将对氧化物半导体膜14的形成进行更具体的说明。以栅绝缘膜13露出的方式将具有上述栅电极12和在其上形成的栅绝缘膜13的基板11配置在溅射设备(未示出)的成膜室中的水冷却的基板固定器上。将上述靶以面对栅绝缘膜13的方式配置在90mm距离处。将成膜室中的真空度设定为约6×10⁻⁵Pa并且按照如下对靶进行溅射。

[0222] 首先,使用置于栅绝缘膜13与靶之间的闸门(シャツター),将Ar(氩)气和 0_2 (氧)气的混合气体引入成膜室中,直至压力达到0.5Pa。混合气体中的 0_2 气的含量比率为20体积%。将110W的直流电力施加到所述靶以引起溅射放电,从而将靶表面的清洁(预溅射)实施5分钟。

[0223] 接着,将110W的直流电力施加到相同的靶,并且在保持成膜室内的气氛的状态下, 除去上述的闸门并在栅绝缘膜13上形成氧化物半导体膜14。不将偏置电压特别地施加到基 板固定器。对基板固定器进行水冷却或加热并对成膜期间和成膜后的基板11的温度进行调 节。在实施例和比较例中,在其中在下表2中的"加热处理"栏中对"成膜期间"进行说明的实 施例中,对基板固定器进行加热并在成膜期间将基板温度调节至表2中的"处理温度"栏中 所述的温度,从而在成膜的同时实施加热处理。在这种情况下,加热处理时间相当于成膜时 间。另一方面,在实施例和比较例中,在其中在下表2中的"加热处理"栏中对"成膜后"进行 说明的情况下,在成膜期间对基板固定器进行水冷却并且将基板温度调节至约20℃,并且 在成膜后(如下所述,具体为在形成源电极15和漏电极16之后),对基板固定器进行加热并 将基板温度调节至表2中"处理温度"栏中所述的温度,从而实施加热处理。在这种情况下, 当氧化物半导体膜14的膜厚度例如为5nm(实施例11)时成膜时间为约14秒,并且当氧化物 半导体膜14的膜厚度为28nm(比较例1)时成膜时间为约70秒。另外,在其中在下表2中的"加 热处理"栏中描述为"无"的情况下,在成膜期间和成膜后都不实施加热处理。在这种情况 下,成膜期间的基板温度为约20℃。在任一实施例和比较例中,以氧化物半导体膜14的厚度 具有下表2中所示值的方式对成膜时间进行调节。

[0224] 如上所述,通过使用对上述(1)中得到的氧化物烧结体进行加工而得到的靶并通过DC(直流)磁控溅射法形成氧化物半导体膜14。氧化物半导体膜14在TFT中作为沟道层。将在各个实施例和比较例中形成的氧化物半导体膜14的膜厚度示于表2中。通过用透射电子显微镜观察膜剖面、测定从膜的最下表面到最上表面的距离、并将所述距离除以放大倍率,计算氧化物半导体膜14的膜厚度。在五个点处实施距离测定并由其平均值计算膜厚度。

[0225] 接着,对由此形成的氧化物半导体膜14的一部分进行蚀刻以形成源电极形成部14s、漏电极形成部14d和沟道部14c。将源电极形成部14s和漏电极形成部14d的主表面的尺

寸各自设定为50μm×50μm并将沟道长度C_L(参照图1(A)和1(B),沟道长度C_L是指在源电极15与漏电极16之间的沟道部14c的距离)设定为30μm,并将沟道宽度C_W(参照图1(A)和1(B),沟道宽度C_W是指沟道部14c的宽度)设定为40μm。在75mm×75mm的基板主表面内以3mm的间隔配置在长度上的25个沟道部14c和在宽度上的25个沟道部14c,使得在75mm×75mm的基板主表面内以3mm的间隔配置在长度上的25个TFT和在宽度上的25个TFT。

[0226] 通过制备以草酸:水=5:95的体积比包含草酸和水的蚀刻水溶液,并将在基板11上依次形成有栅电极12、栅绝缘膜13和氧化物半导体膜14的基板11浸入40℃下的该蚀刻水溶液中,对氧化物半导体膜14的一部分实施蚀刻。

[0227] 参照图4(D),接着以相互分开的方式在氧化物半导体膜14上形成源电极15和漏电极16。

[0228] 具体地,首先将抗蚀剂(未示出)涂布到氧化物半导体膜14并以仅氧化物半导体膜14的源电极形成部14s和漏电极形成部14d的主表面露出的方式进行曝光和显影。接着,通过溅射法分别在氧化物半导体膜14的源电极形成部14s和漏电极形成部14d的主表面上形成厚度为100nm的作为源电极15的Mo电极和厚度为100nm的作为漏电极16的Mo电极。其后,将氧化物半导体膜14上的抗蚀剂剥离。对于作为源电极15的Mo电极和作为漏电极16的Mo电极,以在75mm×75mm的基板主表面内以3mm的间隔配置在长度上的25个TFT和在宽度上的25个TFT的方式,将一个源电极15和一个漏电极16各自配置于一个沟道部14c。

[0229] 在实施例和比较例中,在其中在下表2中的"加热处理"栏中对"成膜后"进行说明的情况下,对基板固定器进行加热并在形成源电极15和漏电极16之后将基板温度调节至在表2中的"处理温度"栏中所述的温度,从而在空气气氛中实施加热处理。加热处理时间为约14分钟。

[0230] 参照图3,接着在氧化物半导体膜14、源电极15和漏电极16上形成钝化膜18。所述钝化膜18具有如下构造:通过等离子体CVD法形成100nm厚度的作为无定形氧化物层的Si0x膜,其后,通过等离子体CVD法在Si0x膜上形成200nm厚度的SiNy膜而得到的构造;或通过溅射法形成100nm厚度的作为无定形氧化物层的AlmOn膜,其后,通过等离子体CVD法在AlmOn膜上形成200nm厚度的SiNy膜而得到的构造。当无定形氧化物层为Si0x膜时,在下表2中的"PV层"栏中对"Si0x"进行说明。当无定形氧化物层为AlmOn膜时,在"PV层"栏中对"AlmOn"进行说明。

[0231] 接着,通过反应性离子蚀刻对源电极15和漏电极16上的钝化膜18进行蚀刻并形成接触孔,从而使源电极15和漏电极16的表面的一部分露出。

[0232] 最后,在氮气氛中实施退火处理(热处理)。在所有实施例和比较例中都进行这种退火处理。具体地,在氮气氛中于280℃下实施30分钟的退火处理后,在氮气氛中于350℃下实施30分钟的退火处理。如上所述,得到包含氧化物半导体膜14作为沟道层的TFT。

[0233] (2-2) 氧化物半导体膜的结晶度、W含量比率、Zn含量比率和Zn/W之比

[0234] 根据上述的测定方法和定义对制造的TFT的氧化物半导体膜14的结晶度进行评价。在表2中的"结晶度"栏中,当氧化物半导体膜14为纳米晶时描述为"纳米晶",且当氧化物半导体膜14为无定形的时描述为"无定形"。另外,通过RBS(卢瑟福背散射分析)对氧化物半导体膜14中的In、W和Zn的含量进行了测定。基于这些含量,得到了氧化物半导体膜14中的W含量比率(原子%,在表1中表示为"Zn含量比率")、Zn含量比率(原子%,在表2中表示为

"Zn含量比率")和Zn/W之比(原子数比,在表2中表示为"Zn/W之比")。将结果示于表2中。

[0235] (2-3) 电阻率的测定

[0236] 使测定针与源电极15和漏电极13接触。接着,在将电压从1V变化到20V并将电压施加到源电极15与漏电极16之间的同时,测定源漏电流 I_{ds} 。当绘制 I_{ds} - V_{gs} 图时,斜率是指电阻 R。根据该电阻 R以及沟道长度 C_L (30 μ m)、沟道宽度 C_W (40 μ m)和膜厚度 t,可以将电阻率确定为 $R \times C_W \times t/C_L$ 。经确认,实施例的氧化物半导体膜都具有 $10^{-1}\Omega$ cm以上的电阻率。

[0237] (2-4) 半导体器件的特性评价

[0238] 按照如下对作为半导体器件10的TFT的特性进行了评价。首先,使测定针与栅电极 12、源电极15和漏电极16接触。将0.2V的源漏电压 V_{ds} 施加到源电极15与漏电极16接触。将0.2V的源漏电压 V_{gs} 从一30V变化到20V并测定此时的源漏电流 I_{ds} 。然后,绘制栅源电压 V_{gs} 与源漏电流 I_{ds} 的平方根 $[(I_{ds})^{1/2}]$ 之间的关系图 (下文中,该图也将被称为" V_{gs} "(I_{ds} ")。在 I_{ds} 0 是义为阈值电压 I_{ds} 0 是实验证的对线与x轴 I_{ds} 0 和交点(x截距)定义为阈值电压 I_{ds} 0 和在氮气氛中于350 下进行了30分钟退火处理的TFT的阀值电压 I_{ds} 1 以 I_{ds} 2 和在氮气氛中于350 个下进行了30分钟退火处理的TFT的阀值电压 I_{ds} 30 分钟退火处理的TFT的阀值电压 I_{ds} 30 。

[0239] 另外,通过根据如下方程式[a]关于栅源电压Vgs对源漏电流Ids进行微分而导出gm:

[0240] $g_m = dI_{ds}/dV_{gs}$ [a].

[0241] 然后,通过使用 $V_{gs}=15.0V$ 时的gm值,基于如下方程式[b]计算场效应迁移率 μ_{fe} :

[0242] $\mu_{fe} = g_m \times C_L / (C_W \times C_i \times V_{ds})$ [b].

[0243] 在上述方程式[b]中,沟道长度 C_L 为 $30\mu m$ 且沟道宽度 C_W 为 $40\mu m$ 。此外,栅绝缘膜13的电容 C_i 为 $3.4 \times 10^{-8} F/cm^2$,且源漏电压 V_{ds} 为0.3V。

[0244] 在表2中的"迁移率 (280℃)"栏中对在氮气氛中于280℃下进行了30分钟退火处理后的场效应迁移率 μ_{fe} 进行说明。在表2中的"迁移率 (350℃)"栏中对在氮气氛中于350℃下进行了30分钟退火处理后的场效应迁移率 μ_{fe} 进行说明。如表2中所示,可以看出,随着Zn/W之比变大,迁移率 (280℃) 与迁移率 (350℃) 之差变小。此外,当In/(In+Zn) 之比大于0.8时,进行了在280℃下的退火处理的TFT的场效应迁移率 μ_{fe} 大。

[0245] 此外,实施了如下可靠性评价试验。在将施加到源电极15与栅电极12之间的栅源电压 V_{gs} 固定为-25V的状态下,将该栅源电压 V_{gs} 持续施加1小时。通过使用上述方法,得到了在开始施加之后1秒、10秒、100秒、300秒和3600秒的阈值电压 V_{th} ,并得到了最大阈值电压 V_{th} 与最小阈值电压 V_{th} 之差 ΔV_{th} 。可以确定,随着 ΔV_{th} 变小,可靠性变高。在表2中的" ΔV_{th} (280°C)"栏中对在氮气氛中于280°C下进行了30分钟退火处理后的 ΔV_{th} 进行了说明。在表2中的" ΔV_{th} (350°C)"栏中对在氮气氛中于350°C下进行了30分钟退火处理后的 ΔV_{th} 进行了说明。

CN 106164016 B

[0246]


	1	氧化	氧化物半导体膜			氧化物半导体膜的形成	体膜的形成					特性的评价	评价		
	结晶度	W 含量比率	W 含量比 Zn 含量比 Zn/W 率 比 比	Zn/W 之 比	膜厚度	加热处理	处理温度	GI 层	PV 层	迁移率 (280°C)	迁移率 (350°C)	V _{th} (280 °C)	V _{th} (350 °C)	V_{th} (280 V_{th} (350 ΔV_{th} (280 ΔV_{th} (350 °C)	1V _{th} (350 °C)
		(原子%)	(原子%)	(原子数之 比)	(mn)		(0)		9	(cm ² /Vs)	(Vs)	(S)		(S)	_
比较例1	无定形	9.0	26.0	43	28	在成膜后	100	SiOx	AlmOn	31	29	1.4	1.7	0.14	90.0
比较例2	无定形	8.0	22.0	27.5	15	在成膜期间	100	SiNy	SiNy	30	29	1.8	2.1	0.14	90.0
实施例1	纳米晶	1.0	2.0	2	10	无	a	SiOx	AlmOn	43	26	2.0	2.3	0.12	0.03
实施例2	无定形	1.0	5.0	5	10	无	ı	SiOx	AlmOn	41	28	2.0	2.3	0.12	0.03
实施例3	无定形	1.0	10.0	10	10	无	κ	SiOx	AlmOn	38	37	2.0	2.3	0.12	0.03
实施例4	无定形	1.0	18.0	18	10	无	э	SiOx	AlmOn	36	36	2.2	2.5	0.12	0.03
比较例3	无定形	1.0	20.0	20	10	无	3	SiOx	AlmOn	30	30	2.4	2.7	0.12	0.03
比较例4	无定形	1.0	30.0	30	10	无	×	SiOx	AlmOn	28	27	2.5	2.8	0.12	0.03
实施例5	无定形	1.5	4.0	2.7	11	在成膜后	150	SiOx	SiOx	34	24	2.5	2.8	0.12	0.02
实施例6	无定形	1.5	21.0	14	11	在成膜后	150	SiOx	SiOx	28	27	2.6	2.9	0.12	0.02
实施例7	无定形	1.5	18.0	12	11	在成膜后	150	SiOx	SiOx	32	31	2.7	3.0	0.12	0.02
比较例 5	无定形	1.5	31.0	20.7	11	在成膜后	150	SiOx	SiOx	25	24	3.0	3.3	0.12	0.02
实施例8	无定形	2.0	14.0	7	15	在成膜后	150	SiOx	AlmOn	31	30	3.2	3.5	0.12	0.03
实施例9	无定形	3.0	13.0	4.3	12	在成膜后	150	SiOx	AlmOn	30	29	3.5	3.8	0.12	0.03
实施例 10	无定形	4.0	29.0	7.3	6	在成膜期间	200	SiNy	SiNy	28	28	3.7	4.0	0.12	0.03
实施例11	无定形	5.0	0.6	1.8	5	在成膜后	250	SiOx	AlmOn	29	28	4.0	4.3	0.12	0.03
比较例 6	纳米晶	0.4	0.4	1	10	在成膜后	150	SiOx	AlmOn	55	2	-5.0	-4.0	0.34	0.23
比较例7	纳米晶	1.1	1.0	6.0	27	在成膜后	150	SiOx	AlmOn	47	8	0.1	0.3	0.12	0.03
比较例8	无定形	0.9	32.4	5.4	10	在成膜后	150	SiOx	AlmOn	5	4	0.9	6.3	0.12	0.03
比较例9	无定形	0.4	3.5	8.75	10	在成膜后	150	SiOx	AlmOn	50	-	-4.0	-3 0	0.24	0.18

[0247] 应理解,在此所公开的实施方案在各个方面都是示例性的和非限制性的。本发明的范围由权利要求书的权项限定,而不是由上述实施方案限定,并且旨在包括与权利要求

书的权项等价的含义和范围内的所有变体。

[0248] 标号说明

[0249] 10,20,30: 半导体器件(TFT); 11: 基板; 12: 栅电极; 13: 栅绝缘膜; 14: 氧化物半导体膜; 14c: 沟道部; 14d: 漏电极形成部; 14s: 源电极形成部; 15: 源电极; 16: 漏电极; 17: 蚀刻终止层; 17a: 接触孔; 18: 钝化膜。






图1




图2





图3






图5

-11