

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B1)

(11) 特許番号

特許第5234218号  
(P5234218)

(45) 発行日 平成25年7月10日(2013.7.10)

(24) 登録日 平成25年4月5日(2013.4.5)

(51) Int.Cl.		F I		
HO 1 L 33/38	(2010.01)	HO 1 L 33/00	2 1 0	
HO 1 L 33/32	(2010.01)	HO 1 L 33/00	1 8 6	
HO 1 L 33/22	(2010.01)	HO 1 L 33/00	1 7 2	

請求項の数 5 (全 32 頁)

(21) 出願番号	特願2012-268708 (P2012-268708)	(73) 特許権者	000005968
(22) 出願日	平成24年12月7日(2012.12.7)		三菱化学株式会社
審査請求日	平成24年12月7日(2012.12.7)		東京都千代田区丸の内一丁目1番1号
(31) 優先権主張番号	PCT/JP2012/072922	(74) 代理人	100100549
(32) 優先日	平成24年9月7日(2012.9.7)		弁理士 川口 嘉之
(33) 優先権主張国	世界知的所有権機関(WO)	(74) 代理人	100105407
			弁理士 高田 大輔
早期審査対象出願		(74) 代理人	100126505
			弁理士 佐貫 伸一
		(74) 代理人	100131392
			弁理士 丹羽 武司
		(74) 代理人	100137822
			弁理士 香坂 薫
		(74) 代理人	100151596
			弁理士 下田 俊明

最終頁に続く

(54) 【発明の名称】 発光ダイオード素子

(57) 【特許請求の範囲】

【請求項1】

n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が20mAのときの順方向電圧が4.0V以下である、GaN系発光ダイオード素子。

【請求項2】

n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が60mAのときの順方向電圧が4.5V以下である、GaN系発光ダイオード素子。

【請求項3】

n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が120mAのときの順方向電圧が5.0V以下である、GaN系発光ダイオード素子。

【請求項4】

n型導電性のm面Ga<sub>a</sub>N基板と、該m面Ga<sub>a</sub>N基板のおもて面上にGa<sub>a</sub>N系半導体を用いて形成された発光ダイオード構造と、該m面Ga<sub>a</sub>N基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が200mAのときの順方向電圧が5.5V以下である、Ga<sub>a</sub>N系発光ダイオード素子。

【請求項5】

n型導電性のm面Ga<sub>a</sub>N基板と、該m面Ga<sub>a</sub>N基板のおもて面上にGa<sub>a</sub>N系半導体を用いて形成された発光ダイオード構造と、該m面Ga<sub>a</sub>N基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が350mAのときの順方向電圧が6.0V以下である、Ga<sub>a</sub>N系発光ダイオード素子。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は発光ダイオード素子に関し、とりわけ、Ga<sub>a</sub>N系半導体を用いて形成された発光構造を有するGa<sub>a</sub>N系発光ダイオード素子に関する。Ga<sub>a</sub>N系半導体は、一般式Al<sub>a</sub>In<sub>b</sub>Ga<sub>1-a-b</sub>N(0<a<1、0<b<1、0<a+b<1)で表される化合物半導体であり、窒化物半導体、窒化物系化合物半導体などとも呼ばれる。

【背景技術】

【0002】

Ga<sub>a</sub>N系半導体を用いて形成されたダブルヘテロpn接合型の発光構造をm面Ga<sub>a</sub>N基板上に有する半導体発光素子が公知である(非特許文献1~4)。

20

【0003】

非特許文献1~3に開示されているのは発光ダイオード素子であり、いずれの素子においても、m面Ga<sub>a</sub>N基板上にエピタキシャル成長により形成されたn型のSiドープGa<sub>a</sub>N層上にn側オーミック電極が形成されている。非特許文献4に開示されているのはレーザダイオード素子であり、m面Ga<sub>a</sub>N基板の裏面にn側オーミック電極が形成されている。このレーザダイオード素子の閾値電流はCW駆動時で36mA、パルス駆動時で28mAであり、閾値電圧は約7~8Vとなっている。

【0004】

Ga<sub>a</sub>N基板上に発光構造を形成した発光素子においては、Ga<sub>a</sub>N基板の裏面に良好なn側オーミック電極を形成することが難しいといわれている(特許文献1~6)。そこで、特許文献2に記載された方法では、Ga<sub>a</sub>N基板の裏面を粒径10μm以上の研磨剤で研磨して粗くすることにより、該裏面上に形成するn側オーミック電極の接触抵抗の低減が図られている。また、特許文献3に記載された方法では、同じ目的のために、Ga<sub>a</sub>N基板の裏面をウェットエッチングまたはドライエッチングで粗くしている。一方、特許文献4によれば、Ga<sub>a</sub>N基板の厚さを落とすためにその裏面をグラインディング、ラッピングまたはポリッシングしたときにダメージ層が形成され、これが良好なオーミック電極の形成を阻害することである。そこで、該特許文献4に記載の方法では、研磨加工後のGa<sub>a</sub>N基板の裏面をドライエッチングまたはウェットエッチングで削っている。しかし、特許文献5には、ウェットエッチングではこの目的は達成できなかったと記載されている。特許文献6に記載された方法では、Ga<sub>a</sub>N基板の裏面をドライエッチングして、機械研磨により発生した結晶欠陥を含む部分を削り取ることにより、Ga<sub>a</sub>N基板とn側オーミック電極との接触抵抗の低減が図られている。なお、これら特許文献1~6に記載された知見や発明は、基本的にはc面Ga<sub>a</sub>N基板に関するものである。

30

【0005】

金属ワイヤ、金属バンプまたはハンダのような給電部材が接合される部品として発光ダイオードに必須なのが、素子表面に金属材料を用いて形成される電極パッドである。電極パッドは光透過性を有さないので、発光構造を流れる電流が光取出し方向から見て電極パッドの影となる部位に集中する発光ダイオードは、発光効率の低いものとなる。なぜなら

40

50

、この部位で発生する光は電極パッドによる遮蔽と吸収を受けるので、素子外部に効率的に取り出せないからである。そこで、電流がこの部位に集中しないように、電極パッドと発光構造の間に電流ブロック構造として高抵抗膜（絶縁膜）または高抵抗領域を設けて、素子内を流れる電流の経路を制御することが行われている（特許文献7～9）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平11-340571号公報

【特許文献2】特開2002-16312号公報

【特許文献3】特開2004-71657号公報

【特許文献4】特開2003-51614号公報

【特許文献5】特開2003-347660号公報

【特許文献6】特開2004-6718号公報

【特許文献7】特開平1-151274号公報

【特許文献8】特開平7-193279号公報

【特許文献9】特開10-229219号公報

【非特許文献】

【0007】

【非特許文献1】Kuniyoshi Okamoto et al., Japanese Journal of Applied Physics, Vol. 45, No. 45, 2006, pp. L1197-L1199

【非特許文献2】Mathew C. Schmidt et al., Japanese Journal of Applied Physics, Vol. 46, No. 7, 2007, pp. L126-L128

【非特許文献3】Shih-Pang Chang et al., Journal of The Electrochemical Society, 157 (5) H501-H503 (2010)

【非特許文献4】Kuniyoshi Okamoto et al., Japanese Journal of Applied Physics, Vol. 46, No. 9, 2007, pp. L187-L189

【発明の概要】

【発明が解決しようとする課題】

【0008】

m面GaN基板上に発光構造を形成したGaN系発光ダイオード素子は、QCSE (Quantum-confined Stark effect) が生じないので、印加電流の増加に伴う発光波長の変動が小さいことが要求される白色LED用の励起光源に適している。しかし、発光ダイオード素子の発熱量が大きかったり、その放熱性が良好でない場合には、該発光ダイオード素子が放出する熱で蛍光体の温度が大きく変動することとなり、期待通りの効果が得られなくなる。また、発熱量が大きく放熱性が良好でない発光ダイオード素子は、印加電流を増やすにつれてそれ自体の温度も大きく上昇するので、発光効率の低いものとなる。

【0009】

本発明は上記事情に鑑みなされたものであり、その主たる目的は、白色LED用の励起光源に適したGaN系発光ダイオード素子を提供することである。

本発明の他の目的は、m面GaN基板の裏面に形成されたn側電極を有する、発光効率の改善されたGaN系発光ダイオード素子を提供することである。

本発明の更に他の目的は、m面GaN基板の裏面に形成された低接触抵抗のn側電極を有するGaN系発光ダイオード素子を製造する方法を提供することである。

【課題を解決するための手段】

【0010】

本発明の一態様によれば以下のGaN系発光ダイオード素子が提供される。

(1) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が20mAのときの順方向電圧が4.0V以下である、GaN系発光ダイオード素子。

10

20

30

40

50

(2) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が60mAのときの順方向電圧が4.5V以下である、GaN系発光ダイオード素子。

(3) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が120mAのときの順方向電圧が5.0V以下である、GaN系発光ダイオード素子。

(4) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が200mAのときの順方向電圧が5.5V以下である、GaN系発光ダイオード素子。

(5) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が350mAのときの順方向電圧が6.0V以下である、GaN系発光ダイオード素子。

(6) 前記発光ダイオード構造が、GaN系半導体からなる活性層と、該活性層と前記m面GaN基板との間に配置されたn型GaN系半導体層と、該n型GaN系半導体層とで該活性層を挟むp型GaN系半導体層と、を含む、前記(1)~(5)のいずれかに記載のGaN系発光ダイオード素子。

(7) 前記m面GaN基板の裏面の面積が $0.0012\text{cm}^2$ 以上である、前記(1)~(6)のいずれかに記載のGaN系発光ダイオード素子。

(8) 前記n側オーミック電極の面積が $0.0012\text{cm}^2$ 以上、前記m面GaN基板の裏面の面積以下である、前記(7)に記載のGaN系発光ダイオード素子。

(9) 前記m面GaN基板の裏面は、少なくとも前記n側オーミック電極と接触する部分において、 $10\mu\text{m}$ 角の範囲の算術平均粗さRaが0.1nm以下である、前記(1)~(8)のいずれかに記載の半導体発光素子。

(10) 前記n側オーミック電極はパターンニングされている、前記(1)~(9)のいずれかに記載のGaN系発光ダイオード素子。

#### 【0011】

本発明の一態様によれば以下のGaN系発光ダイオード素子が提供される。

(11) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が20mAのときの順方向電圧が4.0V以下である、GaN系発光ダイオード素子。

(12) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が60mAのときの順方向電圧が4.5V以下である、GaN系発光ダイオード素子。

(13) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が120mAのときの順方向電圧が5.0V以下である、GaN系発光ダイオード素子。

(14) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が200mAのときの順方向電圧

10

20

30

40

50

が5.5V以下である、GaN系発光ダイオード素子。

(15) n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が350mAのときの順方向電圧が6.0V以下である、GaN系発光ダイオード素子。

(16) 前記粗く加工された部分が、サブミクロンサイズの凹凸が形成されるように加工されている部分である、前記(11)~(15)のいずれかに記載のGaN系発光ダイオード素子。

【0012】

本発明の他の一態様によれば以下のGaN系発光ダイオード素子が提供される。

(17) n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に形成されたn側電極と、該エピ層の上面に形成された透光性のp側オーミック電極と、該p側オーミック電極上の一部に形成されたp側電極パッドとを有し、前記基板の裏面のうち前記n側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、

前記基板の裏面への前記p側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード素子。

(18) 前記p側オーミック電極上に、前記p側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記(17)に記載のGaN系発光ダイオード素子。

(19) n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に形成された透光性のn側オーミック電極と、該n側オーミック電極上の一部に形成されたn側電極パッドと、該エピ層の上面に形成されたp側電極とを有し、前記基板の裏面のうち前記n側オーミック電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、

前記基板の裏面への前記n側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード素子。

(20) 前記n側オーミック電極上に、前記n側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記(19)に記載のGaN系発光ダイオード素子。

(21) n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に部分的に形成されたn側電極と、該エピ層の上面に形成されたp側電極とを有し、前記n側電極は、パッド部と、該パッド部に接続された補助部とを有し、基板の裏面のうち前記n側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、

前記基板の裏面への前記パッド部の正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード素子。

(22) 前記基板の裏面への前記補助部の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記(21)に記載のGaN系発光ダイオード素子。

(23) 前記基板のキャリア濃度が $10^{17} \text{ cm}^{-3}$ である、前記(19)~(22)のいずれかに記載のGaN系発光ダイオード素子。

【0013】

本発明の更に他の一態様によれば以下のGaN系発光ダイオード素子の製造方法が提供される。

10

20

30

40

50

(24) (i) n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、を有するエピウェハを準備する第1ステップと、

(ii) 前記エピウェハに含まれる前記基板の裏面をポリッシングする第2ステップと、

(iii) 前記第2ステップでポリッシュされた前記基板の裏面全体にn側オーミック電極を形成する第3ステップと、

(iv) 前記第3ステップで形成された前記n側オーミック電極をエッチングによりパターンニングする第4ステップと、

を有するGaN系発光ダイオード素子の製造方法。

(25) 前記第4ステップで露出した前記基板の裏面を粗く加工する第5ステップを更に有する、前記(24)に記載の製造方法。 10

(26) 前記第5ステップでは、前記第4ステップで露出した前記基板の裏面に周期性を有する凹凸パターンを形成する、前記(25)に記載の製造方法。

(27) 前記n側オーミック電極が多結晶質の透明導電性酸化物膜であり、前記第4ステップでは前記n側オーミック電極の一部をその残渣が前記基板上に残るようにエッチングし、更に、前記第5ステップでは、該残渣をエッチングマスクとして利用してドライエッチングすることにより前記基板の露出した裏面を粗く加工する、前記(25)に記載の製造方法。

(28) 前記第4ステップで露出した前記基板の裏面に反射膜を形成する第6ステップを更に有する、前記(24)に記載の製造方法。 20

(29) 前記反射膜が誘電体反射膜である、前記(28)に記載の製造方法。

(30) 前記第2ステップでポリッシングする前記基板の裏面を、前記第2ステップの直前にラッピングする、前記(24)~(29)のいずれかに記載の製造方法。

(31) 前記基板のキャリア濃度が $10^{17} \text{ cm}^{-3}$ である、前記(24)~(30)のいずれかに記載の製造方法。

#### 【発明の効果】

##### 【0014】

本発明の実施形態に係る上記(1)~(16)に記載の半導体系発光素子は、m面GaN基板の裏面に形成されたn側オーミック電極を有するので、金属電極上にハンダを用いて固定することができる。つまり、放熱性が良好となる形態で実装することができる。また、順方向電圧が低く抑えられているので発熱量が小さく、白色LED用の励起光源に極めて適している。 30

##### 【0015】

本発明の実施形態に係る上記(17)~(23)に記載のGaN系発光ダイオード素子では、素子内を流れる電流の経路を制御することにより、n側電極とp側電極の少なくともいずれかに含まれる電極パッドによる光の遮蔽または吸収を抑制することができる。また、素子内を流れる電流の経路を制御し、発光構造を流れる電流の密度を均一化することにより、ドループ現象による発光効率の低下を抑制することができる。

##### 【0016】

本発明の実施形態に係る上記(24)~(31)に記載のGaN系発光ダイオード素子製造方法によれば、m面GaN基板の裏面に形成された低接触抵抗のn側電極を有するGaN系発光ダイオードを製造することができる。 40

#### 【図面の簡単な説明】

##### 【0017】

【図1】本発明者等が試作したGaN系発光ダイオード素子の構造を示す模式図であり、図1(a)は上面図、図1(b)は図1(a)のX-X線の位置における断面図である。

【図2】マスクパターンの平面図である。

【図3】マスクパターンの向きを説明するための平面図である。

【図4】加工eを施したm面GaN基板の裏面のSEM像である。(図面代用写真)

【図5】本発明の実施形態に係るGaN発光ダイオード素子(実施形態1)の構造を模式 50

的に示す図面であり、図5(a)はエピ層側から見た平面図、図5(b)は図5(a)のX-X線の位置における断面図である。

【図6】本発明の実施形態に係るGaN発光ダイオード素子(実施形態2)の構造を模式的に示す図面であり、図6(a)はエピ層側から見た平面図、図6(b)は図6(a)のX-X線の位置における断面図である。

【図7】本発明の実施形態に係るGaN発光ダイオード素子(実施形態3)の構造を模式的に示す図面であり、図7(a)はエピ層側から見た平面図、図7(b)は図7(a)のX-X線の位置における断面図である。

【図8】本発明の実施形態に係るGaN発光ダイオード素子(実施形態4)の構造を模式的に示す図面であり、図8(a)は基板側から見た平面図、図8(b)は図8(a)のX-X線の位置における断面図である。

【図9】本発明の実施形態に係るGaN発光ダイオード素子(実施形態5)の構造を模式的に示す図面であり、図9(a)は基板側から見た平面図、図9(b)は図9(a)のX-X線の位置における断面図である。

【図10】本発明の実施形態に係るGaN発光ダイオード素子(実施形態6)の構造を模式的に示す図面であり、図10(a)は基板側から見た平面図、図10(b)は図10(a)のX-X線の位置における断面図である。

【図11】本発明の実施形態に係るGaN系発光ダイオード素子(実施形態7)の構造を模式的に示す図面であり、図11(a)はエピ層側から見た平面図、図11(b)は図11(a)のX-X線の位置における断面図である。

【図12】図11に示すGaN系発光ダイオード素子を基板側から見た平面図である。

【図13】本発明の実施形態に係るGaN系発光ダイオード素子(実施形態8)の構造を模式的に示す断面図である。

【図14】図14(a)および図14(b)は、それぞれ、本発明の実施形態に係るGaN系発光ダイオード素子(実施形態9、10)の構造を模式的に示す断面図である。

【図15】図15(a)および(b)は、それぞれ、基板の裏面上でn側オーミック電極が呈するパターンを例示する図面である。

【図16】本発明の実施形態に係るGaN系発光ダイオード素子(実施形態11)の構造を模式的に示す図面であり、図16(a)は基板側から見た平面図、図16(b)は図16(a)のX-X線の位置における断面図である。

【図17】本発明の実施形態に係るGaN系発光ダイオード素子(実施形態12)の構造を模式的に示す図面であり、図17(a)は基板側から見た平面図、図17(b)は図17(a)のP-Q線の位置における断面図である。

【図18】本発明の実施形態に係るGaN系発光ダイオード素子(実施形態13)の構造を模式的に示す図面であり、図18(a)は基板側から見た平面図、図18(b)は図18(a)のP-Q線の位置における断面図である。

【図19】本発明の実施形態に係るGaN系発光ダイオード素子(実施形態14)の構造を模式的に示す図面であり、図19(a)は基板側から見た平面図、図19(b)は図19(a)のX-X線の位置における断面図である。

【図20】本発明の実施形態に係るGaN系発光ダイオード素子(実施形態15)の構造を模式的に示す図面であり、図20(a)は基板側から見た平面図、図20(b)は図20(a)のP-Q線の位置における断面図である。

【図21】本発明の実施形態に係る製造方法を説明するための工程断面図である。

【図22】本発明の実施形態に係る製造方法を説明するための工程断面図である。

【図23】本発明の実施形態に係る製造方法を説明するための工程断面図である。

【図24】本発明の実施形態に係る製造方法を説明するための工程断面図である。

【発明を実施するための形態】

【0018】

本発明者等によるGaN系発光ダイオード素子(以下では「LED素子」ともいう)の試作および評価の結果を以下に記す。

10

20

30

40

50

## 【 0 0 1 9 】

## 1 . 試作した L E D 素子の基本構造

図 1 に、試作した L E D 素子の基本構造を模式的に示す。図 1 ( a ) は上面図、図 1 ( b ) は図 1 ( a ) の X - X 線の位置における断面図である。図 1 ( a ) に示すように、L E D 素子 1 の平面形状は矩形であり、サイズは  $350\ \mu\text{m} \times 340\ \mu\text{m}$  である。

## 【 0 0 2 0 】

図 1 ( b ) に示すように、L E D 素子 1 は、基板 1 0 の上に G a N 系半導体からなる半導体積層体 2 0 を有している。基板 1 0 は m 面 G a N 基板であり、半導体積層体 2 0 は該基板 1 0 のおもて面 1 1 上に配置されている。半導体積層体 2 0 は基板 1 0 側から順に、第 1 のアンドープ G a N 層 2 1、S i ドープされた n 型 G a N コンタクト層 2 2、第 2 のアンドープ G a N 層 2 3、S i ドープされた n 型 G a N クラッド層 2 4、M Q W 活性層 2 5、M g ドープされた p 型  $\text{Al}_{0.1}\text{Ga}_{0.9}\text{N}$  クラッド層 2 6、M g ドープされた p 型  $\text{Al}_{0.03}\text{Ga}_{0.97}\text{N}$  コンタクト層 2 7 を有している。

## 【 0 0 2 1 】

M Q W 活性層 2 5 は、交互に積層されたアンドープ  $\text{In}_{0.04}\text{Ga}_{0.96}\text{N}$  バリア層とアンドープ  $\text{In}_{0.16}\text{Ga}_{0.84}\text{N}$  ウェル層とを有している。アンドープ  $\text{InGaN}$  バリア層の数は 4 層、アンドープ  $\text{InGaN}$  ウェル層の数は 3 層であり、ゆえに、M Q W 活性層 2 5 の最下層と最上層はいずれもバリア層である。ウェル層の組成は発光ピーク波長が  $445 \sim 465\ \text{nm}$  の範囲内に入るように調整されたものである。

## 【 0 0 2 2 】

L E D 素子 1 は 2 つの n 側電極と 1 つの p 側電極を有している。n 側電極のひとつは第 1 の n 側メタルパッド E 1 1 であり、基板 1 0 の裏面 1 2 全体を覆うように設けられている。もうひとつは第 2 の n 側メタルパッド E 1 2 であり、半導体積層体 2 0 を一部除去することにより露出した n 型 G a N コンタクト層 2 2 の表面上に形成されている。第 1 の n 側メタルパッド E 1 1 と第 2 の n 側メタルパッド E 1 2 は、どちらもオーミック電極を兼用している。p 側電極を構成するのは、p 型  $\text{AlGaN}$  コンタクト層 2 7 の上面に形成されたオーミック性の透光性電極 E 2 1 と、該透光性電極 E 2 1 上の一部に形成された p 側メタルパッド E 2 2 である。M Q W 活性層 2 5 への電流印加は、第 1 の n 側メタルパッド E 1 1 と p 側メタルパッド E 2 2 を通して行うこともできるし、第 2 の n 側メタルパッド E 1 2 と p 側メタルパッド E 2 2 を通して行うこともできる。

## 【 0 0 2 3 】

第 1 の n 側メタルパッド E 1 1 は多層膜であり、基板 1 0 側から順に T i W 層、A u 層、P t 層、A u 層、P t 層、A u 層、P t 層、A u 層を有している。第 2 の n 側メタルパッド E 1 2 も同様の積層構造を備える多層膜であり、n 型 G a N コンタクト層 2 2 側から順に T i W 層、A u 層、P t 層、A u 層、P t 層、A u 層、P t 層、A u 層を有している。透光性電極 E 2 1 は I T O (インジウム錫酸化物) 膜である。p 側メタルパッド E 1 2 は第 1 の n 側メタルパッド E 1 1 および第 2 の n 側メタルパッド E 1 2 と同様の積層構造を備える多層膜であり、透光性電極 E 2 1 側から順に T i W 層、A u 層、P t 層、A u 層、P t 層、A u 層、P t 層、A u 層を有している。

## 【 0 0 2 4 】

## 2 . L E D 素子の試作

L E D 素子 1 を次の手順により作製した。

## 2 - 1 . エピタキシャル成長

サイズが  $7\ \text{mm}$  ( c 軸方向 )  $\times 15\ \text{mm}$  ( a 軸方向 )  $\times 330\ \mu\text{m}$  ( 厚さ )、おもて面 (半導体積層体を設ける側の主面) のオフ角が  $0 \pm 0.5^\circ$  の範囲内で、n 型不純物として S i が添加された n 型導電性の m 面 G a N 基板を準備した。ホール測定により調べた該 m 面 G a N 基板のキャリア濃度は  $1.3 \times 10^{17}\ \text{cm}^{-3}$  であった。

## 【 0 0 2 5 】

この m 面 G a N 基板のおもて面上に、常圧 M O V P E 法を用いて複数の G a N 系半導体層をエピタキシャル成長させて半導体積層体を形成した。I I I 族原料には T M G (トリ

10

20

30

40

50



メチルガリウム)、TMI(トリメチルインジウム)およびTMA(トリメチルアルミニウム)、V族原料にはアンモニア、Si原料にはシラン、Mg原料にはビスエチルシクロペンタジエニルマグネシウム((EtCp)<sub>2</sub>Mg)を用いた。

【0026】

各層の成長温度および膜厚を表1に示す。

【0027】

【表1】

表1

層	成長温度(°C)	膜厚(nm)
第1のアンドープGaN層	1040	10
n型GaNコンタクト層	1040	1500
第2のアンドープGaN層	800	200
n型GaNクラッド層	800	20
アンドープInGaNバリア層	800	19
アンドープInGaN井戸層	760	5
p型AlGaNクラッド層	1032	140
p型AlGaNコンタクト層	1067	60

10

20

【0028】

n型GaNコンタクト層、n型GaNクラッド層、p型AlGaNクラッド層およびp型AlGaNコンタクト層に添加した不純物の濃度は表2に示す通りである。

【0029】

【表2】

表2

層	不純物	濃度(cm <sup>-3</sup> )
n型GaNコンタクト層	Si	7 × 10 <sup>18</sup>
n型GaNクラッド層	Si	2.5 × 10 <sup>18</sup>
p型AlGaNクラッド層	Mg	3 × 10 <sup>19</sup>
p型AlGaNコンタクト層	Mg	4.6 × 10 <sup>19</sup>

30

40

【0030】

p型AlGaNクラッド層およびp型AlGaNコンタクト層に添加したMgの活性化は、p型AlGaNコンタクト層を所定時間成長させた後、MOVPE装置の成長炉内で基板温度が室温まで低下する間に、該成長炉内に流す窒素ガスおよびアンモニアガスの流量を制御する方法を用いて行った。

【0031】

2-2. p側電極および第2のn側メタルパッドの形成

上記エピタキシャル成長により形成した半導体積層体の表面(p型AlGaNコンタク

50

ト層の表面)に、電子ビーム蒸着法によりITO膜を210nmの厚さに形成した。続いて、フォトリソグラフィとエッチングの技法を用いて、このITO膜を所定の形状にパターンニングして、透光性電極を形成した。パターンニング後、反応性イオンエッチング(RIE)加工により半導体積層体の一部を除去して、第2のn側メタルパッドを形成すべき部位にn型GaNコンタクト層を露出させるとともに、メサ形成を行った。RIE加工においては、エッチングガスとして $Cl_2$ を用い、アンテナ/バイアスを100W/20W、チャンバー内圧力を0.3Paと設定した。

【0032】

RIE加工に続いて、上記作製したITO膜に対し、大気雰囲気中、520℃で20分間の熱処理を施した。更に続けて、RTA(Rapid Thermal Annealing)装置を用いて、このITO膜に対し、窒素ガス雰囲気中、500℃で1分間の熱処理を施した。

10

【0033】

ITO膜の熱処理後、リフトオフ法を用いて、第2のn側メタルパッドとp側メタルパッドを同時に所定のパターンに形成した。第2のn側メタルパッドとp側メタルパッドを構成するメタル多層膜に含まれる全ての層(TiW層、Au層およびPt層)は、スパッタリング法で形成した。TiW膜を形成する際は、ターゲットにTi含有量が10wt%のTi-Wターゲット、スパッタガスにAr(アルゴン)を使用し、スパッタ条件はRF電力800W、Ar流量50sccm、スパッタガス圧 $2.2 \times 10^{-1}$ Paとした。最下層であるTiW層とその直上に積層するAu層の厚さは108nmとし、それ以外のPt層およびAu層の厚さはいずれも89nmとした。

20

【0034】

第2のn側メタルパッドとp側メタルパッドを形成した後、露出した半導体積層体の表面および透光性電極の表面に、 $SiO_2$ からなるパッシベーション膜を213nmの厚さに形成した。

【0035】

2-3.m面GaN基板の裏面の加工

上記パッシベーション膜の形成後、m面GaN基板の裏面に対し、以下に加工a~加工fとして記す6通りの異なる加工を行った。

【0036】

加工a:m面GaN基板の裏面にラッピングおよびポリッシングをこの順に施すことにより、該基板の厚さを200 $\mu$ mに減じた。

30

【0037】

ラッピング工程では、定法に従い、使用するダイヤモンド砥粒の粒径を段階的に小さくしていった。

【0038】

ポリッシング工程では、酸性コロイダルシリカ(粒径70~100nm)に酸を添加してpHを2未満に調整したCMPスラリーを用い、ポリッシングレートが0.5 $\mu$ m/hとなるように荷重を調整し、ポリッシング加工時間は約14時間とした。この条件でポリッシュされたm面GaN基板の表面は、AFM(例えばDIGITALINSTRUMENTS社製DIMENSION 5000)を用いて測定される10 $\mu$ m角の範囲の算術平均粗さRaが0.1nm以下となる。

40

【0039】

ポリッシングされた面(m面GaN基板の裏面)は水で洗った後、更に室温のIPAおよびアセトンを用いて洗浄し、乾燥後に5分間の紫外線オゾン洗浄(110℃、酸素流量5L/分)を施した。

【0040】

加工b:加工aを行った後、更に、RIEによってm面GaN基板の裏面から表層部分を削り取った。RIE条件は上記2-2.で半導体積層体に対してRIE加工を施したときの条件と同じとし、エッチング深さが0.1 $\mu$ mとなるよう、エッチング時間を60秒に設定した。RIE加工後の表面の粗さを触針式段差計(株式会社小坂研究所製ET30

50

00)で測定したところ、算術平均粗さ $R_a$ は $0.02\ \mu\text{m}$ 、最大高さ $R_z$ は $0.04\ \mu\text{m}$ であった。

【0041】

加工c：加工aを行った後、更に、RIEによってm面GaN基板の裏面から表層部分を削り取った。RIE条件は上記2-2.で半導体積層体に対してRIE加工を施したときの条件と同じとし、エッチング深さが $1.0\ \mu\text{m}$ となるよう、エッチング時間を610秒に設定した。RIE加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さ $R_a$ は $0.06\ \mu\text{m}$ 、最大高さ $R_z$ は $0.55\ \mu\text{m}$ であった。

【0042】

加工d：加工aを行った後、更に、RIEによってm面GaN基板の裏面から表層部分を削り取った。RIE条件は上記2-2.で半導体積層体に対してRIE加工を施したときの条件と同じとし、エッチング深さが $2.0\ \mu\text{m}$ となるよう、エッチング時間を1220秒に設定した。RIE加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さ $R_a$ は $0.07\sim 0.12\ \mu\text{m}$ 、最大高さ $R_z$ は $1.30\ \mu\text{m}$ であった。

【0043】

加工e：加工aを行った後のm面GaN基板の裏面に、ノボラック樹脂を用いたポジ型フォトレジスト(住友化学株式会社製 スミレジストPFI-34AL)を $1.6\ \mu\text{m}$ の厚さにコーティングし、フォトリソグラフィ技法を用いて該フォトレジストをパターンングすることによって、図2に示すマスクパターンを形成した。すなわち、複数の円形エッチングマスクが三角格子の格子位置に配置されたマスクパターンである。各円形マスクの直径(図2中のR)は $2\ \mu\text{m}$ 、隣り合う円形マスク間のスペース(図2中のS)は $2.5\ \mu\text{m}$ とした。マスクパターンの方向は、図3に示すように、三角格子の6つの格子位置を頂点とする正六角形ABCDEFの2つの辺BC、EFが、m面GaN基板のc軸と直交するように定めた。

【0044】

上記のように形成したマスクパターンをエッチングマスクに用いてRIEを行うことにより、m面GaN基板の裏面を凹凸状に加工した。エッチングガスとして $\text{Cl}_2$ を用い、アンテナ/バイアスを100W/20W、チャンバー内圧力を $0.3\ \text{Pa}$ と設定して、エッチング選択比が約1となるようにした。なお、ここでいうエッチング選択比は、エッチング時間が約800秒以下であるときの、[GaNのエッチングレート]/[マスクのエッチングレート]である。この条件で、1500秒間、RIE加工を行った。マスクパターンは、エッチング時間が約800秒に達したところで殆ど消失した。RIE加工後、有機溶剤を用いてウェハを洗浄し、続けて、RIE加工された面に5分間の紫外線オゾン洗浄( $110$ 、酸素流量 $5\ \text{L/分}$ )を施した。

【0045】

加工eを施したm面GaN基板の裏面のSEM像を図4に示す。図4において(a)は平面図、(b)は断面方向から見た図、(c)は斜視図である。図4(a)~(c)のいずれにおいても紙面内で右から左に向かう方向が、GaNの[0001]方向(c+方向)であり、左から右に向かう方向がGaNの[000-1]方向(c-方向)である。m面GaN基板の裏面に形成された突起の高さは $1.5\ \mu\text{m}$ であった。

【0046】

加工f：加工aを行った後のm面GaN基板の裏面に、加工eと同じ手順でマスクパターンを形成した。しかし、RIEチャンバー内に設置した後、薄いサファイア板でm面GaN基板の裏面を覆うことにより、該裏面がRIE加工を受けないように保護した。このことを除いて、加工fで行った処理は、加工eと同じである。すなわち、加工fを施したm面GaN基板の裏面には、フォトレジストを用いてマスクパターンを形成する処理、該マスクパターンを有機溶剤を用いて取り除く処理、及び、該マスクパターン除去後の紫外線オゾン洗浄処理が行われている。

【0047】

2-4.第1のn側メタルパッドの形成

10

20

30

40

50

上記加工 a ~ f のいずれかを行った m 面 GaN 基板の裏面に、第 1 の n 側メタルパッドとなるメタル多層膜を形成した。このメタル多層膜に含まれる全ての層 (TiW 層、Au 層および Pt 層) は、スパッタリング法で形成した。TiW 膜を形成する際は、ターゲットに Ti 含有量が 10 wt % の Ti - W ターゲット、スパッタガスに Ar (アルゴン) を使用し、スパッタ条件は RF 電力 800 W、Ar 流量 50 sccm、スパッタガス圧  $2.2 \times 10^{-1}$  Pa とした。最下層である TiW 層とその直上に積層する Au 層の厚さは 108 nm とし、それ以外の Pt 層および Au 層の厚さはいずれも 89 nm とした。

【0048】

上記メタル多層膜の形成後、スクライブおよびブレーキングを行うことによりウェハを分断し、LED 素子をチップにした。上記メタル多層膜はこの工程で GaN 基板と共に分断した。従って、第 1 の n 側メタルパッドの平面形状は m 面 GaN 基板の裏面の形状と同じとなった。また、第 1 の n 側メタルパッドのサイズはチップサイズと略同じ  $350 \mu\text{m} \times 340 \mu\text{m}$  となった。

【0049】

#### 2 - 5 . 順方向電圧の評価

上記手順にて得た LED チップに対して、第 1 の n 側メタルパッドと p 側メタルパッドを通して電流を印加したときの順方向電圧 ( $V_{f1}$ ) と、第 2 の n 側メタルパッドと p 側メタルパッドを通して電流を印加したときの順方向電圧 ( $V_{f2}$ ) を比較した。印加電流はパルス幅 1 msec、パルス周期 100 msec のパルス電流とし、電流値は 20 mA および 60 mA の 2 通りとした。結果を表 3 に示す。

【0050】

【表 3】

表 3

m 面 GaN 基板の裏面加工	$V_{f1}$ (V)		$V_{f2}$ (V)		$V_{f1} - V_{f2}$ (V)	
	20mA	60mA	20mA	60mA	20mA	60mA
加工 a	3.7	4.3	3.7	4.3	0.0	0.0
加工 b	7.3	9.2	3.7	4.3	3.6	4.9
加工 c	7.3	9.1	3.7	4.3	3.5	4.8
加工 d	6.6	8.3	3.8	4.4	2.8	3.9
加工 e	8.2	9.5	3.7	4.3	4.5	5.2
加工 f	4.3	5.6	3.7	4.3	0.6	1.4

【0051】

表 3 に示すように、m 面 GaN 基板の裏面に加工 a のみを行った LED チップでは  $V_{f1}$  と  $V_{f2}$  は一致したのに対し、加工 b ~ f を行った LED チップではいずれも  $V_{f1}$  が  $V_{f2}$  よりも大きくなった。特に、RIE 加工を含む加工 b ~ e を行った LED チップでは、その差は数 V 以上にもなった。

【0052】

また、m 面 GaN 基板の裏面に加工 a のみを行った LED チップに、パルス幅 1 msec、パルス周期 100 msec の順方向電流を 20 mA、60 mA、100 mA、120 mA、180 mA、240 mA および 350 mA 印加したときの  $V_{f1}$  を表 4 に示す。表 4 には、それぞれの場合の、第 1 の n 側メタルパッドにおける平均電流密度を併せて示している。この平均電流密度は順方向電流を n 側メタルパッドの面積 ( $350 \mu\text{m} \times 340 \mu\text{m}$ ) で除した値であり、n 側メタルパッドと m 面 GaN 基板の裏面との界面を横切って流れる電流の平均的な密度を表している。

【 0 0 5 3 】

【表 4】

表 4

順方向電流(mA)	20	60	100	120	180	200	240	350
第2のn側メタルパッドにおける電流密度(A/cm <sup>2</sup> )	17	50	84	101	151	168	202	294
Vf <sub>1</sub> (V)	3.7	4.3	4.7	4.9	5.3	5.4	5.6	6.0

10

【 0 0 5 4 】

以上の結果から、下記 ( I ) ~ ( X I ) の半導体発光素子の実現可能であると考えられる。

( I ) n型導電性のm面 Ga N基板と、該m面 Ga N基板のおもて面上に Ga N系半導体を用いて形成された発光構造と、該m面 Ga N基板の裏面に形成されたn側オーミック電極とを有し、当該素子に印加される順方向電流が 2 0 m A のときの順方向電圧が 4 . 0 V 以下である半導体発光素子。

( I I ) n型導電性のm面 Ga N基板と、該m面 Ga N基板のおもて面上に Ga N系半導体を用いて形成された発光構造と、該m面 Ga N基板の裏面に形成されたn側オーミック電極とを有し、当該素子に印加される順方向電流が 6 0 m A のときの順方向電圧が 4 . 5 V 以下である半導体発光素子。

20

( I I I ) n型導電性のm面 Ga N基板と、該m面 Ga N基板のおもて面上に Ga N系半導体を用いて形成された発光構造と、該m面 Ga N基板の裏面に形成されたn側オーミック電極とを有し、当該素子に印加される順方向電流が 1 2 0 m A のときの順方向電圧が 5 . 0 V 以下である半導体発光素子。

( I V ) n型導電性のm面 Ga N基板と、該m面 Ga N基板のおもて面上に Ga N系半導体を用いて形成された発光構造と、該m面 Ga N基板の裏面に形成されたn側オーミック電極とを有し、当該素子に印加される順方向電流が 2 0 0 m A のときの順方向電圧が 5 . 5 V 以下である半導体発光素子。

( V ) n型導電性のm面 Ga N基板と、該m面 Ga N基板のおもて面上に Ga N系半導体を用いて形成された発光構造と、該m面 Ga N基板の裏面に形成されたn側オーミック電極とを有し、当該素子に印加される順方向電流が 3 5 0 m A のときの順方向電圧が 6 . 0 V 以下である半導体発光素子。

30

( V I ) 前記発光構造が、 Ga N系半導体からなる活性層と、該活性層と前記m面 Ga N基板との間に配置されたn型 Ga N系半導体層と、該n型 Ga N系半導体層とで該活性層を挟むp型 Ga N系半導体層と、を含む、前記 ( I ) ~ ( V ) のいずれかに記載の半導体発光素子。

( V I I ) 発光ダイオード素子である、前記 ( I ) ~ ( V I ) のいずれかに記載の半導体発光素子。

( V I I I ) 前記m面 Ga N基板の裏面の面積が 0 . 0 0 1 2 c m <sup>2</sup> 以上である、前記 ( I ) ~ ( V I I ) のいずれかに記載の半導体発光素子。

40

( I X ) 前記n側オーミック電極の面積が 0 . 0 0 1 2 c m <sup>2</sup> 以上、前記m面 Ga N基板の裏面の面積以下である、前記 ( V I I ) に記載の半導体発光素子。

( X ) 前記m面 Ga N基板のキャリア濃度が  $1 \times 10^{17} \text{ cm}^{-3}$  である、前記 ( I ) ~ ( I X ) のいずれかに記載の半導体発光素子。

( X I ) 前記m面 Ga N基板の裏面は、少なくとも前記n側オーミック電極と接触する部分において、 1 0 μ m 角の範囲の算術平均粗さ Ra が 0 . 1 n m 以下である、前記 ( I ) ~ ( X ) のいずれかに記載の半導体発光素子。

【 0 0 5 5 】

本発明は、以上に記した L E D 素子の試作および評価から得られた知見に基づき完成さ

50

れたものである。ただし、いうまでもないことであるが、本発明は、試作されたLED素子や、試作で用いられた方法に限定されるものではない。

【0056】

以下では、本発明の実施形態に係るGaN系発光ダイオード素子並びにGaN系発光ダイオード素子の製造方法について説明する。

【0057】

(実施形態1)

実施形態1に係るGaN系発光ダイオード素子の構造を図5に模式的に示す。GaN系発光ダイオード素子100は基板110と、その上にエピタキシャル成長したGaN系半導体からなるエピ層120とを有している。図5(a)はGaN系発光ダイオード素子100をエピ層120側から見た平面図であり、図5(b)は図5(a)のX-X線の位置における断面図である。

10

【0058】

基板110はn型導電性のm面GaN基板である。エピ層120はpn接合を構成するn型層121とp型層123を含んでいる。ダブルヘテロ構造が形成されるように、n型層121とp型層123との間には活性層122が設けられている。基板110の裏面にはオーミック電極と電極パッドを兼用するn側電極E100が設けられ、エピ層120上には、透光性電極であるp側オーミック電極E201が設けられている。n側電極E100と、p側オーミック電極E201上の一部に形成されたp側電極パッドE202とを通してエピ層120に順方向電圧を印加することにより、活性層122で発光が生じる。この光は、p側オーミック電極E201を透過してGaN系発光ダイオード素子の外部に放出される。また、この光の一部は、基板110の端面およびエピ層120の端面からも放出される。

20

【0059】

n側電極E100は好ましくは積層構造とされる。その場合、基板110と接触する部分はAl、Ti、Cr、V、W、ITOのような、n型GaN系半導体とオーミック接触を形成する材料を用いて形成し、その他部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。

【0060】

p側オーミック電極E201は、ITOのような透明導電性酸化物(TCO; Transparent Conductive Oxide)を用いて形成される。p側オーミック電極E201は、p型層123の上面の全体を覆うように形成することが好ましい。p側電極パッドE202は金属を用いて形成され、好ましくは積層構造とされる。p側電極パッドE202を積層構造とする場合、p側オーミック電極E201と接する部分はCr、Ti、Ni、Pt、Rhのような、TCOとの密着性に優れた金属で形成し、その他の部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。TCOで形成されるp側オーミック電極E201の厚さは好ましくは0.1 $\mu$ m~0.5 $\mu$ mであり、金属で形成されるp側電極パッドE202の厚さは好ましくは0.5 $\mu$ m~5 $\mu$ mである。

30

【0061】

n側電極E100は基板110の裏面を全面的に覆っている。その基板110の裏面には、n側電極E100との接触抵抗が相対的に低い低接触抵抗領域112aと、該接触抵抗が相対的に高い高接触抵抗領域112bとが存在している。低接触抵抗領域112aはポリッシング仕上げされている。すなわち、n側電極E100を形成する前に低接触抵抗領域112aに行われた最後の加工(洗浄は含まない)は、ポリッシング加工である。一方、高接触抵抗領域112bはドライエッチング仕上げされている。すなわち、n側電極E100を形成する前に高接触抵抗領域112bに行われた最後の加工は、反応性イオンエッチング(RIE)のようなドライエッチング加工である。

40

【0062】

前述したLED素子の試作および評価結果から判明したように、n型導電性のm面GaN基板を、酸性のCMPスラリーを用いて、0.5 $\mu$ m/h以下という低いポリッシング

50

レートでポリッシング加工することにより得られる表面（m面）には、低接触抵抗の電極を形成することができる。一方、ポリッシング加工後に更にドライエッチング加工を施したm面GaN基板の表面に形成した電極は、より高い接触抵抗を示す。

#### 【0063】

高接触抵抗領域112bは、基板110の裏面へのp側電極パッドE202の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板110およびエピ層120の内部を流れる電流が、p側電極パッドE202とn側電極E100とを最短距離で結ぶ経路（図5（b）中に矢印で示す経路）に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層122で発生する光がp側電極パッドE202により受ける遮蔽および吸収が低減される。加えて、活性層122を横切って流れる電流の密度がより均一となるので、ドループ現象（GaN系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。

10

#### 【0064】

##### （実施形態2）

実施形態2に係るGaN系発光ダイオード素子の構造を図6に模式的に示す。図6では、実施形態1のGaN系発光ダイオード素子と共通する構成要素については同一の符号を付している。図6（a）はGaN系発光ダイオード素子100をエピ層120側から見た平面図であり、図6（b）は図6（a）のX-X線の位置における断面図である。

#### 【0065】

図6に示すGaN系発光ダイオード素子100では、p側電極パッドE202に4つの補助電極E203が接続されている。したがって、金属ワイヤなどからp側電極パッドE202に供給される電流は、ライン状の補助電極E203によって横方向（エピ層120の厚さ方向に直交する方向）に拡げられたうえ、p側オーミック電極E201に流れることになる。

20

#### 【0066】

基板110の裏面のうち、n側電極E100に覆われた領域には、高接触抵抗領域112bがp側電極パッドE202の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板110およびエピ層120の内部を流れる電流が、p側電極パッドE202とn側電極E100とを最短距離で結ぶ経路に集中することが防止される。更に、p側電極パッドE202に補助電極E203が接続されているので、エピ層120内を流れる電流はp側電極パッドE202から横方向に十分に離れた領域まで広げられる。

30

#### 【0067】

図6のGaN系発光ダイオード素子100では、補助電極E203の基板110の裏面への正射影が高接触抵抗領域112bに含まれていない。従って、補助電極E203からは直下の方向にも電流が流れるが、補助電極E203はp側電極パッドE202と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は比較的小さい。一実施形態では、補助電極E203の基板110の裏面への正射影の全部または一部を含むように、高接触抵抗領域112bを形成することもできる。

40

#### 【0068】

##### （実施形態3）

実施形態3に係るGaN系発光ダイオード素子の構造を図7に模式的に示す。図7では、実施形態1のGaN系発光ダイオード素子と共通する構成要素については同一の符号を付している。図7（a）はGaN系発光ダイオード素子100をエピ層120側から見た平面図であり、図7（b）は図7（a）のX-X線の位置における断面図である。

#### 【0069】

図7に示すGaN系発光ダイオード素子100では、エピ層120とp側オーミック電極E201との間の、p側パッド電極E100の直下の位置に、絶縁膜Z100が形成されている。基板110の裏面に設けられた高接触抵抗領域112bと絶縁膜Z100とい

50

う2つの電流ブロック構造が設けられることにより、基板110およびエピ層120の内部を流れる電流がp側電極パッドE202とn側電極E100とを最短距離で結ぶ経路に集中することが、効果的に防止される。

【0070】

(実施形態4)

実施形態4に係るGaN系発光ダイオード素子の構造を図8に模式的に示す。図8では、実施形態1のGaN系発光ダイオード素子と共通する構成要素については同一の符号を付している。図8(a)はGaN系発光ダイオード素子100を基板110側から見た平面図であり、図8(b)は図8(a)のX-X線の位置における断面図である。

【0071】

図8に示すGaN系発光ダイオード素子100では、基板110の裏面に透光性電極であるn側オーミック電極E101が設けられ、エピ層120上にオーミック電極と電極パッドを兼用するp側電極E200が設けられている。n側オーミック電極E101上の一部に形成されたn側電極パッドE102と、p側電極E200とを通してエピ層120に順方向電圧を印加することにより、活性層122で発光が生じる。この光は、n側オーミック電極E101を透過してGaN系発光ダイオード素子の外部に放出される。また、この光の一部は、基板110の端面およびエピ層120の端面からも放出される。

【0072】

n側オーミック電極E101は、ITOのような透明導電性酸化物(TCO; Transparent Conductive Oxide)を用いて形成される。n側電極パッドE102は金属を用いて形成され、好ましくは積層構造とされる。n側電極パッドE102を積層構造とする場合、n側オーミック電極E201と接する部分はCr、Ti、Ni、Pt、Rhのような、TCOとの密着性に優れた金属で形成し、その他の部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。TCOで形成されるn側オーミック電極E101の厚さは好ましくは0.1μm~0.5μmであり、金属で形成されるn側電極パッドE102の厚さは好ましくは0.5μm~5μmである。

【0073】

p側電極E200は好ましくは積層構造とされる。その場合、p型層123と接触する部分はNi、Au、Pt、Pd、Co、ITOのような、p型GaN系半導体とオーミック接触を形成する材料を用いて形成し、その他の部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。p側電極E200は、p型層123の上面の全体を覆うように形成することが好ましい。

【0074】

n側オーミック電極E101は基板110の裏面を全面的に覆っている。その基板110の裏面には、n側オーミック電極E101との接触抵抗が相対的に低い低接触抵抗領域112aと、該接触抵抗が相対的に高い高接触抵抗領域112bとが存在している。低接触抵抗領域112aはポリッシング仕上げされた領域であり、高接触抵抗領域112bはドライエッチング仕上げされた領域である。

【0075】

高接触抵抗領域112bはn側電極パッドE102の直下に設けられる。高接触抵抗領域112bは、基板110の裏面へのn側電極パッドE102の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板110およびエピ層120の内部を流れる電流が、p側電極E200とn側電極パッドE102とを最短距離で結ぶ経路(図8(b)中に矢印で示す経路)に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層122で発生する光がn側電極パッドE102により受ける遮蔽および吸収が低減される。加えて、活性層122を横切って流れる電流の密度がより均一となるので、ドループ現象(GaN系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象)による発光効率低下が抑制される。

【0076】

10

20

30

40

50



## (実施形態5)

実施形態5に係るGaN系発光ダイオード素子の構造を図9に模式的に示す。図9では、実施形態1のGaN系発光ダイオード素子と共通する構成要素については同一の符号を付している。図9(a)はGaN系発光ダイオード素子100を基板110側から見た平面図であり、図9(b)は図9(a)のX-X線の位置における断面図である。

## 【0077】

図9に示すGaN系発光ダイオード素子100では、n側電極パッドE102に4つの補助電極E103が接続されている。したがって、金属ワイヤなどからn側電極パッドE102に供給される電流は、ライン状の補助電極E103によって横方向(基板層110の厚さ方向に直交する方向)に拡げられたうえ、n側オーミック電極E101に流れることとなる。

10

## 【0078】

基板110の裏面のうち、n側オーミック電極E101に覆われた領域には、高接触抵抗領域112bがn側電極パッドE102の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板110およびエピ層120の内部を流れる電流が、p側電極E200とn側電極パッドE102とを最短距離で結ぶ経路に集中することが防止される。更に、n側電極パッドE102に補助電極E103が接続されているので、エピ層120内を流れる電流はn側電極パッドE102から横方向に十分に離れた領域まで広げられる。

## 【0079】

20

図9のGaN系発光ダイオード素子100では、補助電極E103の基板110の裏面への正射影が高接触抵抗領域112bに含まれていない。従って、補助電極E103からは直下の方向にも電流が流れるが、補助電極E103はn側電極パッドE202と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響(遮蔽および吸収)は比較的小さい。一実施形態では、補助電極E103の基板110の裏面への正射影の全部または一部を含むように、高接触抵抗領域112bを形成することもできる。

## 【0080】

## (実施形態6)

実施形態6に係るGaN系発光ダイオード素子の構造を図10に模式的に示す。図10では、実施形態1のGaN系発光ダイオード素子と共通する構成要素については同一の符号を付している。図10(a)はGaN系発光ダイオード素子100を基板110側から見た平面図であり、図10(b)は図10(a)のX-X線の位置における断面図である。

30

## 【0081】

図10に示すGaN系発光ダイオード素子100では、パッド部を含むn側電極E100が、基板110の裏面に直接形成されている。n側電極E100は、電極パッドを兼用するパッド部E100aと、該パッド部E100aに接続され、十文字パターン(枝分かれした線状パターンともいえる)を呈する補助部E100bとを有している。

## 【0082】

n側電極E100は、好ましくは、基板110と接触する部分をAl、Ti、Cr、V、W、ITOのような、n型GaN系半導体とオーミック接触を形成する材料を用いて形成し、その他部分をAu、Al、Cu、Agのような、導電性の高い金属を用いて形成する。

40

## 【0083】

基板110の裏面のうち、n側電極E100に覆われた領域には、高接触抵抗領域112bがn側電極のパッド部E100aの正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、n側電極E100から基板110に注入されるキャリア(電子)は、パッド部E100aから直接ではなく、補助部E100bによって横方向に拡げられたうえで基板110に注入される。従って、高接触抵抗領域112bを設けない場合に比べて、エピ層120内の発光構造を流れる電流の密度が均一となる。なお、補助

50

部 E 1 0 0 b からは直下の方向にも電流が流れるが、補助部 E 1 0 0 b はパッド部 E 1 0 0 a と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は小さい。

【 0 0 8 4 】

（実施形態 7）

実施形態 7 に係る GaN 系発光ダイオード素子の構造を図 1 1 に模式的に示す。図 1 1 に示す GaN 系発光ダイオード素子 1 0 1 は、基板 1 1 0 と、その上にエピタキシャル成長した GaN 系半導体からなるエピ層 1 2 0 とを有している。図 1 1 ( a ) は GaN 系発光ダイオード素子 1 0 1 をエピ層 1 2 0 側から見た平面図であり、図 1 1 ( b ) は図 1 1 ( a ) の X - X 線の位置における断面図である。図 1 2 には、GaN 系発光ダイオード素子 1 0 1 を基板 1 1 0 側から見た平面図を示す。

10

【 0 0 8 5 】

基板 1 1 0 は n 型導電性の m 面 GaN 基板である。エピ層 1 2 0 は pn 接合を構成する n 型層 1 2 1 と p 型層 1 2 3 を含んでいる。ダブルヘテロ構造が形成されるように、n 型層 1 2 1 と p 型層 1 2 3 との間には活性層 1 2 2 が設けられている。基板 1 1 0 の裏面にはオーミック電極と電極パッドを兼用する n 側電極 E 1 0 0 が形成されている。エピ層 1 2 0 上には、透光性電極である p 側オーミック電極 E 2 0 1 が形成されている。n 側電極 E 1 0 0 と、p 側オーミック電極 E 2 0 1 上の一部に形成された p 側電極パッド E 2 0 2 とを通して、エピ層 1 2 0 に順方向電圧を印加することにより活性層 1 2 2 で発光が生じる。この光は、p 側オーミック電極 E 2 0 1 の表面、エピ層 1 2 0 の端面、基板 1 1 0 の端面などから、GaN 系発光ダイオード素子 1 0 1 の外部に放出される。

20

【 0 0 8 6 】

n 側電極 E 1 0 0 は、少なくとも基板 1 1 0 と接触する部分が Al、Ti、Cr、V、W、ITO のような、n 型 GaN 系半導体とオーミック接触を形成する材料で形成される。好ましい実施形態において、n 側電極 E 1 0 0 は、基板 1 1 0 と接触する部分が Al、Ti、Cr、V、W、ITO など形成され、その上に Au、Al、Cu、Ag のような導電性の高い金属からなる層が積層された、多層構造とされる。

【 0 0 8 7 】

p 側オーミック電極 E 2 0 1 は、ITO のような透明導電性酸化物 ( TCO ; Transparent Conductive Oxide ) で形成される。好ましくは、p 側オーミック電極 E 2 0 1 は、p 型層 1 2 3 の上面全体を覆うように設けられる。p 側電極パッド E 2 0 2 は金属を用いて形成される。好ましい実施形態において、p 側電極パッド E 2 0 2 は、p 側オーミック電極 E 2 0 1 と接する部分が Cr、Ti、Ni、Pt、Rh のような、TCO との密着性に優れた金属で形成され、その上に Au、Al、Cu、Ag のような導電性の高い金属からなる層が積層された、多層構造とされる。TCO からなる p 側オーミック電極 E 2 0 1 の厚さは好ましくは 0 . 1 μ m ~ 0 . 5 μ m であり、金属からなる p 側電極パッド E 2 0 2 の厚さは好ましくは 0 . 5 μ m ~ 5 μ m である。

30

【 0 0 8 8 】

図 1 2 に示すように、基板 1 1 0 の裏面上に形成された n 側電極 E 1 0 0 は特定の形状にパターニングされている。n 側電極 E 1 0 0 の中央部には、基板 1 1 0 の裏面への p 側電極パッド E 2 0 2 の正射影と重なる位置に、円形の開口部が設けられている。この開口部があるために、p 側電極パッド E 2 0 2 からエピ層 1 2 0 に流れる電流は p 側電極パッド E 2 0 2 の真下に集中することがない。つまり、電流が図 1 1 ( b ) 中に矢印で示す経路に集中することがない。その結果として、この経路に電流が集中した場合と比べて、活性層 1 2 2 で発生する光が p 側電極パッド E 2 0 2 により受ける遮蔽および吸収が低減される。加えて、活性層 1 2 2 を横切って流れる電流の密度がより均一となるので、ドループ現象 ( GaN 系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象 ) による発光効率低下が抑制される。

40

【 0 0 8 9 】

（実施形態 8）

50

実施形態 8 に係る G a N 系発光ダイオード素子の断面構造を図 1 3 に模式的に示す。図 1 3 では、実施形態 7 の G a N 系発光ダイオード素子 1 0 1 と共通する構成要素については同一の符号を付している。図 1 3 に示す G a N 系発光ダイオード素子 1 0 2 では、基板 1 1 0 の裏面の n 側電極 E 1 0 0 に覆われていない部分に、活性層 1 2 2 で生じる光を乱反射させ得る凹凸パターンが設けられている。この凹凸パターンは、例えば、ドット状の凹部または凸部が周期的に配列されたパターンであり、フォトリソグラフィとドライエッチングによって形成することができる。凹凸パターンは、凹部の深さまたは凸部の高さと同様の効果が奏する、周期性を有さない粗面を形成することもできる。

#### 【 0 0 9 0 】

( 実施形態 9 、 1 0 )

実施形態 9 、 1 0 に係る G a N 系発光ダイオード素子の断面構造を図 1 4 に模式的に示す。図 1 4 では、実施形態 7 の G a N 系発光ダイオード素子 1 0 1 と共通する構成要素については同一の符号を付している。図 1 4 ( a ) に示す G a N 系発光ダイオード素子 1 0 3 および図 1 4 ( b ) に示す G a N 系発光ダイオード素子 1 0 4 では、オーミック電極と電極パッドを兼用する n 側電極 E 1 0 0 に代えて、パターンニングされた n 側オーミック電極 E 1 0 1 と、それを覆う n 側電極パッド E 1 0 2 が、基板 1 1 0 の裏面上に形成されている。基板 1 1 0 の裏面上で n 側オーミック電極 E 1 0 1 が呈するパターンは、図 1 5 ( a ) に一例を示すドットパターンや、図 1 5 ( b ) に一例を示すネットパターンなどとしてパターンニングされる。

#### 【 0 0 9 1 】

図 1 4 ( a ) の G a N 系発光ダイオード素子 1 0 3 では、 n 側電極パッド E 1 0 2 が基板 1 1 0 の露出した裏面と接するように設けられているが、図 1 4 ( b ) の G a N 系発光ダイオード素子 1 0 4 では、基板 1 1 0 の裏面と n 側電極パッド E 1 0 2 との間に誘電体反射膜 R 1 0 0 が介在している。誘電体反射膜 R の好適例はブラッグ反射膜 ( D B R ) であるが、限定されるものではなく、基板 1 1 0 より屈折率の低い誘電体からなる単層膜であつてもよい。

#### 【 0 0 9 2 】

G a N 系発光ダイオード素子 1 0 3 、 1 0 4 において、 n 側オーミック電極 E 1 0 1 は、 A l 、 T i 、 C r 、 V 、 W 、 I T O のような、 n 型 G a N 系半導体とオーミック接触を形成する材料を用いて、蒸着、スパッタ、 C V D のような気相法により、好ましくは 0 . 0 5  $\mu$  m ~ 0 . 5  $\mu$  m の厚さに形成される。 n 側電極パッド E 1 0 2 は、 A u 、 A l 、 C u 、 A g のような導電性の高い金属からなる厚さ 0 . 5  $\mu$  m ~ 5  $\mu$  m の層を含むことが望ましい。また、 n 側電極パッド E 1 0 2 は基板 1 1 0 側に、 A g 、 A l 、 R h 、 P t のような近紫外 ~ 可視波長域における反射率の高い金属からなる高反射部を含むことが望ましい。

#### 【 0 0 9 3 】

( 実施形態 1 1 )

実施形態 1 1 に係る G a N 系発光ダイオード素子の構造を図 1 6 に模式的に示す。図 1 6 ( a ) は基板側から見た平面図、図 1 6 ( b ) は図 1 6 ( a ) の X - X 線の位置における断面図である。図 1 6 では、実施形態 7 の G a N 系発光ダイオード素子 1 0 1 と共通する構成要素については同一の符号を付している。図 1 6 に示す G a N 系発光ダイオード素子 1 0 5 では、 p 型層 1 2 3 上に設けられる電極が、オーミック電極と電極パッドを兼用する p 側電極 E 2 0 0 とされるとともに、活性層 1 2 2 で生じる光が基板 1 1 0 の裏面から G a N 系発光ダイオード素子 1 0 0 の外部に放出されるように、 n 側電極 E 1 0 0 の面積が小さくされている。好ましい実施形態においては、 p 側電極 E 2 0 0 は、 p 型層 1 2

10

20

30

40

50

3と接触する部分がp型GaN系半導体とオーミック接触を形成する材料で形成され、その上にAu、Al、Cu、Agのような導電性の高い金属からなる層が積層された、多層構造とされる。p型GaN系半導体とオーミック接触を形成する材料としては、Ni、Au、Pd、Rh、Pt、Coなどの金属が挙げられる他、ITO、亜鉛添加酸化インジウム、酸化亜鉛、酸化錫、酸化チタン、酸化ガリウムなどの透明導電性酸化物が挙げられる。導電性の高い金属からなる層は、好ましくは0.5 $\mu$ m~5 $\mu$ mの厚さに形成される。

#### 【0094】

##### (実施形態12)

実施形態12に係るGaN系発光ダイオード素子の構造を図17に模式的に示す。図17では、実施形態7のGaN系発光ダイオード素子101と共通する構成要素については同一の符号を付している。図17に示すGaN系発光ダイオード素子106は、図16に示すGaN系発光ダイオード素子105の変形例である。相違点として、平面図である図17(a)に示すように、GaN系発光ダイオード素子106ではn側電極E100が、ボンディングワイヤ等が接続される部分である接続部E100aと、電流を横方向(基板110の厚さ方向と直交する方向)に拡げるための延長部E100bとから構成されている。加えて、GaN系発光ダイオード素子106では、図17(a)のP-Q線の位置における断面図である図17(b)に示すように、基板110の裏面の露出した部分が粗く加工されている。この粗く加工された部分には、活性層122で生じる光を乱反射させるミクロンサイズの凹凸、活性層122で生じる光を回折させ得るサブミクロンサイズの周期的凹凸パターン、あるいは、活性層122で生じる光の全反射を抑制し得るサブミクロンサイズの微細な凹凸が形成される。サブミクロンサイズの凹凸は、ポリマー微粒子やシリカ微粒子をマスクに用いて基板110をエッチング加工する方法を用いて形成することができる。

#### 【0095】

##### (実施形態13)

実施形態12に係るGaN系発光ダイオード素子の構造を図18に模式的に示す。図18(a)は基板側から見た平面図、図18(b)は図18(a)のP-Q線の位置における断面図である。図18では、実施形態7のGaN系発光ダイオード素子101と共通する構成要素については同一の符号を付している。図18に示すGaN系発光ダイオード素子107は、図16に示すGaN系発光ダイオード素子105の別の变形例である。相違点として、図18(a)(b)に示すように、GaN系発光ダイオード素子107では、オーミック電極と電極パッドを兼用するn側電極E100に代えて、ITOのような透明導電性酸化物で形成された透光性のn側オーミック電極E101と、その一部上に設けられたn側電極パッドE102が、基板110の裏面上に形成されている。

#### 【0096】

n側電極パッドE102は、図17のGaN系発光ダイオード素子106におけるn側電極E100と同様に、ボンディングワイヤ等が接続される部分である接続部E102aと、電流を横方向に拡げるための延長部E102bとから構成されている。透光性のn側オーミック電極E101はパターンニングされており、n側電極パッドE102aの直下の部分に円形の開口部を有している。

#### 【0097】

##### (実施形態14)

実施形態14に係るGaN系発光ダイオード素子の構造を図19に模式的に示す。図19(a)は基板側から見た平面図、図19(b)は図19(a)のX-X線の位置における断面図である。図19では、実施形態7のGaN系発光ダイオード素子101と共通する構成要素については同一の符号を付している。図19に示すGaN系発光ダイオード素子108は、図16に示すGaN系発光ダイオード素子105の更に別の变形例である。相違点として、図19(a)(b)に示すように、発光ダイオード108では、オーミック電極と電極パッドを兼用するn側電極E100に代えて、ITOのような透明導電性酸化物で形成された透光性のn側オーミック電極E101と、その一部上に設けられたn側

10

20

30

40

50

電極パッドE 1 0 2が、基板1 1 0の裏面上に形成されている。ただし、図1 8のG a N系発光ダイオード素子1 0 7とは異なり、n側オーミック電極E 1 0 1は基板1 1 0の裏面を広く覆っておらず、その面積はn側電極パッドE 1 0 2よりも僅かに大きいだけである。加えて、G a N系発光ダイオード素子1 0 8では、図1 6のG a N系発光ダイオード素子1 0 5と異なり、基板1 1 0の裏面のうちn側オーミック電極E 1 0 1に覆われていない部分が粗面とされている。

#### 【0 0 9 8】

##### (実施形態1 5)

実施形態1 5に係るG a N系発光ダイオード素子の構造を図2 0に模式的に示す。図2 0 ( a )は基板側から見た平面図、図2 0 ( b )は図2 0 ( a )のP - Q線の位置における断面図である。図2 0では、実施形態7のG a N系発光ダイオード素子1 0 1と共通する構成要素については同一の符号を付している。図2 0に示すG a N系発光ダイオード素子1 0 9は、図1 9に示すG a N系発光ダイオード素子1 0 8の変形例である。相違点として、G a N系発光ダイオード素子1 0 9では図2 0 ( a ) ( b )に示すように、n側電極パッドE 1 0 2が、ボンディングワイヤ等が接続される部分である接続部E 1 0 2 aと、電流を横方向(基板1 1 0の厚さ方向と直交する方向)に拡げるための、グリッド状の延長部E 1 0 2 bとから構成されている。n側電極パッドE 1 0 2とp型層1 2 3との間に介在されたn側オーミック電極E 1 0 1は、n側電極パッドE 1 0 2と略同じ形状だが少し幅広にパターンニングされている。

#### 【0 0 9 9】

##### (実施形態7のG a N系発光ダイオード素子の製造方法)

次に、本発明の実施形態に係るG a N系発光ダイオード素子の製造方法を、前述の実施形態7に係るG a N系発光ダイオード素子1 0 1を製造する場合を例に挙げて説明する。G a N系発光ダイオード素子1 0 1は以下に記す(A) ~ (G)のステップを順次実行することにより製造することができる。

#### 【0 1 0 0】

##### (A) エピウェハの準備

最初のステップでは、図2 1 ( a )に示すように、n型導電性のm面G a N基板1 1 0上に、G a N系半導体からなるn型層1 2 1、活性層1 2 2およびp型層1 2 3を含むエピ層1 2 0が形成されたエピウェハを準備する。この段階における基板1 1 0の厚さは、典型的には3 0 0  $\mu$  m ~ 1 mmである。

#### 【0 1 0 1】

##### (B) エピ層の加工

このステップでは、図2 1 ( b )に示すように、エピ層1 2 0をドライエッチング加工して素子分離溝G 1 0 0を形成する。そして、素子分離溝G 1 0 0によって区画される各発光ダイオード部のp型層1 2 3上に、p側オーミック電極E 2 0 1とp側電極パッドE 2 0 2を順次形成する。素子分離溝G 1 0 0とp側オーミック電極E 2 0 1の形成の順序に限定はなく、素子分離溝G 1 0 0を形成する前にp側オーミック電極E 2 0 1を形成してもよい。また、この例では、素子分離溝G 1 0 0はn型層1 2 1に達する深さとされているが、基板1 1 0の表面または内部に達する深さに形成することもできる。好ましくは、素子分離溝G 1 0 0、p側オーミック電極E 2 0 1およびp側電極パッドE 2 0 2を形成した後、p側オーミック電極E 2 0 1の表面とエピ層1 2 0の露出面をS i O<sub>2</sub>、S i N<sub>x</sub>のような透明材料からなる絶縁性の保護膜(図示せず)で被覆する。

#### 【0 1 0 2】

##### (C) 基板の薄肉化

このステップでは、基板1 1 0の裏面をグラインディングまたはラッピングして、図2 1 ( c )に示すように基板1 1 0の厚さを減じる。グラインディングを行った場合には、続けてラッピングを行って、加工された面の粗さを減じる。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが好ましい。

このステップ(C)は、必要に応じて行えばよく、省略することも可能である。

## 【0103】

## (D) 基板の裏面のポリッシング

このステップでは、酸性のCMPスラリーを用いて、 $0.5\ \mu\text{m}/\text{h}$ 以下という低いポリッシングレートで基板110の裏面をポリッシングし、AFMを用いて測定される $10\ \mu\text{m}$ 角の範囲の算術平均粗さRaを $0.1\ \text{nm}$ 以下とする。CMPスラリーのpHは好ましくは2未満である。ポリッシング前の基板110の裏面がグラインドされたままの表面のような荒れた面である場合は、予備加工としてラッピングを行って粗さを減じてから、ポリッシングを行う。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが望ましい。ポリッシング後は基板110に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。

10

## 【0104】

## (E) n側電極の形成

このステップでは、図22(d)に示すように、基板110の裏面全体にn側電極E100を、蒸着、スパッタ、CVDなどの気相法を用いて薄膜状に形成する。このように、酸性スラリーを用いて低いレートで基板110の表面をポリッシングした後に、そのポリッシュされたままの表面にn側電極E100を形成することによって、n側電極E100の接触抵抗を低くすることができる。

## 【0105】

## (F) n側電極のパターニング

このステップでは、必要な部分をマスクで保護したうえで不要部分をエッチングにより除去する方法、すなわちサブトラクティブ法によって、図22(e)に示すようにn側電極E100を所定形状にパターニングする。マスクのパターニングは、よく知られたフォトリソグラフィ技法を用いて行うことができる。エッチング方法は、ウェットエッチングとドライエッチングのいずれでもよい。ウェットエッチングで用いるエッチャント、ドライエッチングで用いるエッチングガスについては、公知技術を適宜参照して選択すればよい。好ましい実施形態においては、n側電極E100のパターニング後、基板110の露出面を $\text{SiO}_2$ 、 $\text{SiN}_x$ のような透明材料からなる絶縁性の保護膜(図示せず)で被覆する。

20

## 【0106】

## (G) ダイシング

最後のステップとして、図22(f)に示すように、エピ層120に形成した素子分離溝G100の位置でエピウェハを切断し、チップ状のGaN系発光ダイオード素子101を得る。

30

## 【0107】

## (実施形態8のGaN系発光ダイオード素子の製造方法)

実施形態8に係るGaN系発光ダイオード素子102(図13参照)を製造する場合、基板110の裏面を凹凸状に加工するステップが必要となる。このステップは、n側電極E100をパターニングするステップの後に行う。

## 【0108】

## (実施形態14のGaN系発光ダイオード素子の製造方法)

実施形態8に係るGaN系発光ダイオード素子108(図19参照)を製造するには、まず、n型導電性のm面GaN基板110上に、GaN系半導体からなるn型層121、活性層122およびp型層123を含むエピ層120が形成されたエピウェハを準備する。そして、エピ層120をドライエッチング加工して素子分離溝G100を形成するとともに、素子分離溝G100によって区画される各発光ダイオード部のp型層123上に、p側電極E200を形成する。

40

## 【0109】

p側電極E200の形成後、基板110の裏面をグラインディングまたはラッピングして、基板110の厚さを減じる。グラインディングを行った場合には、続けてラッピングを行って、加工された面の粗さを減じる。その後、酸性のCMPスラリーを用いて、 $0.$

50

5  $\mu\text{m}/\text{h}$ 以下という低いポリッシングレートで基板110の裏面をポリッシングし、AFMを用いて測定される10  $\mu\text{m}$ 角の範囲の算術平均粗さRaを0.1 nm以下とする。ポリッシング後は基板110に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。

#### 【0110】

次に、ポリッシュされたままの基板110の裏面全体にITOからなるn側オーミック電極E101を、蒸着、スパッタ、CVDなどの気相法を用いて薄膜状に形成する。このステップまで完了したエピウエハの断面図が図23(a)である。

#### 【0111】

次のステップでは、必要な部分をレジストマスクで保護したうえで不要部分をエッチングにより除去する方法、すなわちサブトラクティブ法によって、図23(b)に示すようにn側オーミック電極E101を所定形状にパターニングする。レジストマスクのパターニングは、通常のリソグラフィ技法を用いて行うことができる。ITOのエッチングは、好ましくは、エッチャントに塩化鉄水溶液または塩酸を用いて、ウェット法により行う。このウェットエッチングの際には、ITOの不要部分を完全に除去しないで、その残渣が基板110上に残るようにエッチング時間を調節する。

#### 【0112】

ITOのような多結晶質のTCO薄膜は、成膜後にアニールして結晶部分の結晶性を向上させることによって、ウェットエッチング時の結晶部分と粒界部分とのエッチングレート差を大きくすることができる。従って、n側オーミック電極E101をITOのような多結晶質のTCO膜とする場合には、これを熱処理することによって、ウェットエッチング後にTCOの残渣が基板110上に残留し易くすることができる。

#### 【0113】

次のステップでは、前のステップでn側オーミック電極E101の保護に用いたレジストマスクを引き続きマスクとして残したまま、露出した基板110の裏面を塩素ガスをエッチングガスに用いてドライエッチングする。このとき、残留したITOの残渣が微細マスクとして働くことによって、図23(c)に示すように、基板110のドライエッチされた部分には微細な凹凸が無数に形成される。

#### 【0114】

ドライエッチング後、図24(d)に示すようにn側オーミック電極E101上にn側電極パッドE102を形成する。好ましい実施形態においては、この後、基板110の露出面を $\text{SiO}_2$ 、 $\text{SiN}_x$ のような透明材料からなる絶縁性の保護膜(図示せず)で被覆する。そして、最後のステップとして、図24(e)に示すように、エピ層120に形成した素子分離溝G100の位置でエピウエハを切断し、チップ状のGaN系発光ダイオード素子108を得る。

#### 【0115】

##### (変形実施形態)

上述の各実施形態と同様に、m面GaN基板のおもて面上にGaN系半導体からなるn型層、活性層およびp型層を含むエピ層が形成されたエピウエハを準備し、該p型層の上面にp側電極を形成した後、変形実施形態に係るGaN系発光ダイオード素子の製造方法では、該p側電極を挟んで、該エピウエハのエピ層側に支持基板を接合する。

次いで、該m面GaN基板を裏面側からグラインディングまたはラッピングして磨滅させ、エピ層に含まれるn型層を露出させる。

次いで、該n型層の露出面を酸性のCMPスラリー(好ましくはpH2未満)を用いて、0.5  $\mu\text{m}/\text{h}$ 以下という低いポリッシングレートでポリッシングし、AFMを用いて測定される10  $\mu\text{m}$ 角の範囲の算術平均粗さRaを0.1 nm以下とする。ポリッシング後、ポリッシュされたn型層表面に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。

その後は、上述の実施形態に係る製造方法と同様の手順で、該ポリッシュされたn型層露出面上にn側電極を形成し、次いで、そのパターニングを行う。

10

20

30

40

50

このようにして形成した n 側電極は、n 型層に対する接触抵抗の低いものとなると考えられる。

【0116】

(その他の発明の開示)

当業者であれば、以下に記載する表面処理方法、半導体素子の製造方法または GaN 系発光ダイオード素子に関する発明が、本明細書に開示されていることを理解するであろう。

(a1) m 面 GaN 基板の表面を、酸性の CMP スラリーを用いて  $0.5 \mu\text{m}/\text{h}$  以下のポリッシングレートでポリッシングする第 1 工程と、該第 1 工程に続いて該 m 面 GaN 基板の該表面を水洗する第 2 工程と、を有する m 面 GaN 基板の表面処理方法。

10

(a2) 前記 CMP スラリーの pH が 2 未満である、前記 (a1) に記載の表面処理方法。

(a3) 前記第 1 工程では前記 m 面 GaN 基板の表面をポリッシュ後の算術平均粗さ Ra が  $0.1 \text{nm}$  以下となるようにポリッシングする、前記 (a1) または (a2) に記載の表面処理方法。

(a4) n 型導電性を有する m 面 GaN 基板の表面にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該表面の仕上げ工程として前記 (a1) ~ (a3) のいずれかに記載の表面処理方法を用いた表面処理を該表面に施す表面処理工程を有する、半導体素子の製造方法。

(a5) 前記 n 型導電性を有する m 面 GaN 基板のキャリア濃度が  $1 \times 10^{17} \text{cm}^{-3}$  である、半導体素子の製造方法。

20

【0117】

(b1) n 型 GaN 系半導体の露出した m 面を、酸性の CMP スラリーを用いて  $0.5 \mu\text{m}/\text{h}$  以下のポリッシングレートでポリッシングする第 1 工程と、該第 1 工程に続いて該 m 面を水洗する第 2 工程と、を有する表面処理方法。

(b2) 前記 CMP スラリーの pH が 2 未満である、前記 (b1) に記載の表面処理方法。

(b3) 前記第 1 工程では前記 m 面をポリッシュ後の算術平均粗さ Ra が  $0.1 \text{nm}$  以下となるようにポリッシングする、前記 (b1) または (b2) に記載の表面処理方法。

(b4) n 型 GaN 系半導体の露出した m 面上にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該 m 面の仕上げ工程として前記 (b1) ~ (b3) のいずれかに記載の表面処理方法を用いた表面処理を該 m 面に施す表面処理工程を有する、半導体素子の製造方法。

30

(b5) 前記 n 型 GaN 系半導体が、m 面 GaN 基板を用いてエピタキシャル成長により形成された n 型 GaN 系半導体層である、前記 (b4) に記載の製造方法。

【0118】

(c1) GaN 系半導体からなる n 型層、活性層および p 型層がこの順に積層され、その積層方向が該 GaN 系半導体の m 軸と平行である半導体積層体と、該 p 型層に接続された p 側電極と、該 n 型層の該活性層側の表面とは反対側の表面に形成された n 側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が  $20 \text{mA}$  のときの順方向電圧が  $4.0 \text{V}$  以下である GaN 系発光ダイオード素子。

40

(c2) GaN 系半導体からなる n 型層、活性層および p 型層がこの順に積層され、その積層方向が該 GaN 系半導体の m 軸と平行である半導体積層体と、該 p 型層に接続された p 側電極と、該 n 型層の該活性層側の表面とは反対側の表面に形成された n 側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が  $60 \text{mA}$  のときの順方向電圧が  $4.5 \text{V}$  以下である GaN 系発光ダイオード素子。

(c3) GaN 系半導体からなる n 型層、活性層および p 型層がこの順に積層され、その積層方向が該 GaN 系半導体の m 軸と平行である半導体積層体と、該 p 型層に接続された p 側電極と、該 n 型層の該活性層側の表面とは反対側の表面に形成された n 側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が  $120 \text{mA}$  のときの順

50



方向電圧が5.0V以下であるGaN系発光ダイオード素子。

(c4) GaN系半導体からなるn型層、活性層およびp型層がこの順に積層され、その積層方向が該GaN系半導体のm軸と平行である半導体積層体と、該p型層に接続されたp側電極と、該n型層の該活性層側の表面とは反対側の表面に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が200mAのときの順方向電圧が5.5V以下であるGaN系発光ダイオード素子。

(c5) GaN系半導体からなるn型層、活性層およびp型層がこの順に積層され、その積層方向が該GaN系半導体のm軸と平行である半導体積層体と、該p型層に接続されたp側電極と、該n型層の該活性層側の表面とは反対側の表面に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が350mAのときの順方向電圧が6.0V以下であるGaN系発光ダイオード素子。

10

(c6) 前記n型層の前記n側オーミック電極が形成された側の表面の面積が $0.0012\text{cm}^2$ 以上である、前記(c1)~(c5)のいずれかに記載のGaN系発光ダイオード素子。

(c7) 前記n側オーミック電極の面積が $0.0012\text{cm}^2$ 以上、前記前記n型層の前記n側オーミック電極が形成された側の表面の面積以下である、前記(c6)に記載のGaN系発光ダイオード素子。

(c8) 前記n型層の表面は、少なくとも前記n側オーミック電極と接触する部分において、 $10\mu\text{m}$ 角の範囲の算術平均粗さRaが $0.1\text{nm}$ 以下である、前記(c1)~(c7)のいずれかに記載のGaN系発光ダイオード素子。

20

#### 【符号の説明】

#### 【0119】

100、101、102、103、104、105、106、107、108、109

GaN系発光ダイオード素子

110 基板

112a 低接触抵抗領域

112b 高接触抵抗領域

120 エピ層

121 n型層

122 活性層

123 p型層

30

E100 n側電極

E101 n側オーミック電極

E102 n側電極パッド

E103 補助電極

E200 p側電極

E201 p側オーミック電極

E202 p側電極パッド

E203 補助電極

G100 素子分離溝

R100 誘電体反射膜

40

#### 【要約】



【課題】発光効率に優れ、白色LED用の励起光源に適したGaN系発光ダイオード素子を提供することを目的とする。

【解決手段】GaN系発光ダイオード素子は、n型導電性のm面GaN基板と、該m面GaN基板のおもて面上にGaN系半導体を用いて形成された発光ダイオード構造と、該m面GaN基板の裏面に設けられた平坦な部分と粗く加工された部分のうちの平坦な部分に形成されたn側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が20mAのときの順方向電圧が4.0V以下である。


【選択図】図1

50


【図1】






【図2】





【図3】




【図4】




【図5】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【図10】




【図11】





【図12】




【図14】




【図13】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【図19】




【図20】




【図21】




【図22】



【図 2 3】



【図 2 4】



---

フロントページの続き

(72)発明者 春田 由季  
三重県四日市市東邦町1番地 三菱化学株式会社内

審査官 村井 友和

(56)参考文献 国際公開第2011/083551(WO, A1)  
特開2009-123969(JP, A)  
特開2008-258503(JP, A)  
特開2004-115305(JP, A)

(58)調査した分野(Int.Cl., DB名)  
H01L 33/00 - 33/64