【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【 発 行 日 】 平 成 17年 9月 29日 (2005.9.29)

【公開番号】特開2003-318405(P2003-318405A)

【公開日】平成15年11月7日(2003.11.7)

【出願番号】特願2002-124180(P2002-124180)

【国際特許分類第7版】

H 0 1 L 29/786 H 0 1 L 21/336 H 0 1 L 21/8238

H 0 1 L 27/08

H 0 1 L 27/092

[FI]

H 0 1 L 29/78 6 2 6 B H 0 1 L 27/08 3 3 1 E H 0 1 L 29/78 6 1 7 S H 0 1 L 29/78 6 2 1 H 0 1 L 27/08 3 2 1 A H 0 1 L 27/08 3 2 1 D

【手続補正書】

【提出日】平成17年5月2日(2005.5.2)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

半導体基板、埋め込み酸化膜およびSOI層が順に積層されたSOI基板の前記SOI層上に配設されたMOSトランジスタと、前記SOI層の表面内に設けられ、外部から電位固定可能なボディコンタクト部とを備え、 前記MOSトランジスタのゲート電極の平面視形状が、ゲート幅方向の少なくとも一方の端部がゲート長方向に広がってゲートコンタクトパッドを構成する形状を有し、

前記ボディコンタクト部が、前記ゲートコンタクトパッドのゲート幅方向の端部外方の前記SOI層の表面内に設けられ、前記SOI層を通じて、前記ゲート電極下部のチャネル形成領域に電気的に接続され、

前記MOSトランジスタのゲート絶縁膜が、ゲート幅方向において第1の厚さの第1の部分、第2の厚さの第2の部分を有し、前記第2の厚さが、前記第1の厚さよりも厚い半導体装置の製造方法であって、

- (a)前記SOI層上に、前記ゲート絶縁膜の第2の部分を含む前記第2の厚さの絶縁膜を選択的に形成する工程と、
- (b)前記第2の部分を含む前記第2の厚さの絶縁膜に連続するように、前記SOI層上に、前記ゲート絶縁膜の第1の部分を含む前記第1の厚さの絶縁膜を選択的に形成する工程と、を備え、

前記工程(a)は、少なくとも前記ゲートコンタクトパッドの下部となる領域に、前記第2の厚さの絶縁膜を形成する工程を含む、半導体装置の製造方法。

【請求項2】

前記MOSトランジスタは、

デュアルオキサイドプロセスにより、厚さの異なる第 1 および第 2 のゲート絶縁膜を有する第 1 および第 2 の M O S トランジスタを形成する工程を兼用して形成され、

前記工程(a)は、

前記デュアルオキサイドプロセスにおいて、前記第1および第2のゲート絶縁膜のうち、厚さの厚い方を形成する工程を兼用して前記ゲート絶縁膜の第2の部分を含む前記第2の厚さの絶縁膜を形成する工程を含み、

前記工程(b)は、

前記工程(a)は、

前記デュアルオキサイドプロセスにおいて、前記第1および第2のゲート絶縁膜のうち、厚さの薄い方を形成する工程を兼用して前記ゲート絶縁膜の第1の部分を形成する工程を含む、請求項1記載の半導体装置の製造方法。

【請求項3】

前記MOSトランジスタの形成領域となる活性領域を規定するとともに、前記MOSトランジスタを電気的に分離するトレンチ分離絶縁膜を形成する工程をさらに備え、

(a - 1)前記トレンチ分離絶縁膜の形成に際して前記SOI層上に形成される補助膜の下敷き酸化膜を除去せずに残すことで、前記ゲート絶縁膜の第2の部分を含む前記第2の厚さの絶縁膜とする工程を含む、請求項1記載の半導体装置の製造方法。

【請求項4】

前記MOSトランジスタは、第1および第2のMOSトランジスタを含み、

前記工程(a - 1)は、前記第1および第2のMOSトランジスタのそれぞれの前記第2の部分を含む前記第2の厚さの絶縁膜を形成する工程に適用され、

前記第1および第2のMOSトランジスタのそれぞれの前記第1の部分は、デュアルオキサイドプロセスにより異なる厚さに形成される、請求項3記載の半導体装置の製造方法

【請求項5】

前記MOSトランジスタの形成領域となる活性領域、前記ボディコンタクト部の形成領域および前記活性領域と前記ボディコンタクト部の形成領域との接続部を規定するとともに、前記MOSトランジスタを電気的に分離するトレンチ分離絶縁膜を形成する工程をさらに備え、

前記工程(a)は、

- (a 1)前記トレンチ分離絶縁膜の形成に際しての補助膜となる多層膜を前記SOI層上に形成する工程と、
- (a 2)前記多層膜上に、少なくとも前記ゲート絶縁膜の第2の部分を含む前記第2の厚さの絶縁膜の形成領域が開口部となったレジストマスクをパターニングする工程と、
- (a 3)前記レジストマスクに覆われない領域を、前記SOI層の表面に達するまでエッチングにより除去する工程と、
- (a 4)露出した前記SOI層の表面に比較的厚い酸化膜を形成し、前記開口部に対応する領域の前記比較的厚い酸化膜を、前記ゲート絶縁膜の第2の部分を含む前記第2の厚さの絶縁膜とする工程と、を含み、

前記(a - 1)は、

前記多層膜の最下層膜として、前記SOI層上に下敷き酸化膜を形成する工程を含み、前記工程(b)は前記工程(a)の後に実行され、前記下敷き酸化膜を除去した後、当該領域に前記第1の厚さの絶縁膜を形成する工程を含む、請求項1記載の半導体装置の製造方法。

【請求項6】

前記工程(a - 2)は、

前記トレンチ分離酸化膜の形成領域に対応する部分にも開口部を有するように前記レジストマスクをパターニングする工程を含み、

前記レジストマスクのパターニングより、前記MOSトランジスタのゲート幅を自己整合的に決定する、請求項5記載の半導体装置の製造方法。

【請求項7】

前記工程(a - 3)は、

前記SOI層をオーバーエッチングとなるようにエッチングする工程を含む、請求項 5 記載の半導体装置の製造方法。

【請求項8】

前記工程(a - 3)は、

ケミカルドライエッチングにより前記下敷き酸化膜を除去する工程を含む、請求項 5 記載の半導体装置の製造方法。

【請求項9】

前記SOI層のオーバーエッチングは、

ケミカルドライエッチングにより行う工程を含む、請求項 7 記載の半導体装置の製造方法。

【請求項10】

前記工程(a - 3)は、

前記トレンチ分離酸化膜の形成領域に対応する部分の前記多層膜を前記SOI層の表面に達するまでエッチングする工程を含み、

前記工程(a)の後、前記トレンチ分離酸化膜の形成領域に対応する前記SOI層を前記埋め込み酸化膜に達するまでエッチングして、前記トレンチ分離酸化膜形成のためのトレンチを形成する工程をさらに備える、請求項5記載の半導体装置の製造方法。

【請求項11】

前記工程(a)の後、前記トレンチの形成に先だって、

前記多層膜の表面および前記比較的厚い酸化膜の表面に絶縁膜を形成した後、前記絶縁膜を異方性エッチングにより除去して、前記多層膜の側面に前記絶縁膜のスペーサを形成する工程を、さらに備え、

前記絶縁膜のスペーサを残した状態で前記トレンチを形成する、請求項10記載の半導体装置の製造方法。

【請求項12】

前記絶縁膜のスペーサを形成する工程は、CVD法によりシリコン酸化膜を形成する工程を含む、請求項10記載の半導体装置の製造方法。

【請求項13】

前記絶縁膜のスペーサを形成する工程は、

CVD法によりシリコン窒化膜を形成する工程を含む、請求項10記載の半導体装置の製造方法。

【請求項14】

前記工程(a - 3)は、

前記トレンチ分離酸化膜の形成領域に対応する部分の前記多層膜を前記SOI層の表面に達するまでエッチングする工程を含み、

前記工程(a - 3)と(a - 4)との間に、

前記SOI層を前記埋め込み酸化膜に達するまでエッチングして、前記トレンチ分離酸化膜形成のためのトレンチを形成する工程をさらに備える、請求項5記載の半導体装置の製造方法。

【請求項15】

前記トレンチの形成後、

前記トレンチの内壁に露出する前記SOI層を酸化する工程をさらに含む、請求項10 または請求項14記載の半導体装置の製造方法。

【請求項16】

前記MOSトランジスタの形成領域となる活性領域を規定するとともに、前記MOSトランジスタを電気的に分離するトレンチ分離絶縁膜を形成する工程をさらに備え、

前記トレンチ分離絶縁膜を形成する工程は、

前 記 活 性 領 域 を 規 定 す る 第 1 の マ ス ク デ ー タ お よ び 前 記 ボ デ ィ コ ン タ ク ト 部 の 形 成 領 域

を規定する第2のマスクデータを準備する工程と、

前記トレンチ分離酸化膜の非形成領域を規定する第3のマスクデータを準備する工程と、を含み、

前記第3のマスクデータを準備する工程は、

前記第1および第2のマスクデータを所定寸法だけアンダーサイズ処理して、第1および第2のアンダーサイズ済みデータとし、

該第1および第2のアンダーサイズ済みデータの間を接続する接続部のデータを入力する 工程を有する、請求項1記載の半導体装置の製造方法。

【請求項17】

半導体基板、埋め込み酸化膜およびSOI層が順に積層されたSOI基板の前記SOI層上に配設されたMOSトランジスタと、前記SOI層の表面内に設けられ、外部から電位固定可能なボディコンタクト部とを備え、前記MOSトランジスタのゲート絶縁膜が、ゲート幅方向においてフッ素を有さない第1の部分と、フッ素を有する第2の部分を有する半導体装置の製造方法であって、

- (a)前記SOI層上に、前記ゲート絶縁膜の第2の部分を含むフッ素を有する絶縁膜を 形成する領域が開口部となったレジストマスクをパターニングする工程と、
 - (b)前記開口部から前記SOI層内にフッ素イオンをイオン注入する工程と、
- (c)前記レジストマスクを除去した後、前記SOI層上を酸化する工程と、を備える、 半導体装置の製造方法。

【請求項18】

半導体基板、埋め込み酸化膜およびSOI層が順に積層されたSOI基板の前記SOI層上に配設されたMOSトランジスタと、前記SOI層の表面内に設けられ、外部から電位固定可能なボディコンタクト部とを備え、前記MOSトランジスタのゲート絶縁膜が、ゲート幅方向において第1の厚さの第1の部分、第2の厚さの第2の部分を有し、前記第2の厚さが、前記第1の厚さよりも厚い半導体装置の製造方法であって、

- (a)前記SOI層上に、前記ゲート絶縁膜の第1の部分を含めて前記第1の厚さの絶縁膜を形成する領域が開口部となったレジストマスクをパターニングする工程と、
 - (b)前記開口部から前記SOI層内に窒素イオンをイオン注入する工程と、
- (c)前記レジストマスクを除去した後、前記SOI層上を、前記第2の厚さの絶縁膜を 形成する条件で酸化する工程と、を備える、半導体装置の製造方法。

【請求項19】

半導体基板、埋め込み絶縁膜およびSOI層が順に積層されたSOI基板の前記SOI 層上に配設されたMOSトランジスタと、

前記SOI層の表面内に設けられ、外部から電位固定可能なボディコンタクト部とを備え、

前記MOSトランジスタのゲート電極の平面視形状が、ゲート幅方向の少なくとも一方の端部がゲート長方向に広がってゲートコンタクトパッドを構成する形状を有し、

前記ボディコンタクト部が、前記ゲートコンタクトパッドのゲート幅方向の端部外方の前記SOI層の表面内に設けられ、前記SOI層を通じて、前記ゲート電極下部のチャネル形成領域に電気的に接続され、

前記MOSトランジスタのゲート絶縁膜は、ゲート幅方向において第1の厚さの第1の部分、第2の厚さの第2の部分を有し、

前記第2の厚さは、前記第1の厚さよりも厚く、

前記ゲート絶縁膜の前記第2の部分は、前記ゲートコンタクトパッドの下部に少なくとも配設される、半導体装置。

【請求項20】

前記ゲート絶縁膜の前記第1および第2の部分は一体的に形成される、請求項19記載の半導体装置。

【請求項21】

前記ゲート絶縁膜の前記第2の部分を含めて、前記第2の厚さの絶縁膜は、前記ゲート

コンタクトパッドの下部およびその周囲に配設される、請求項20記載の半導体装置。

【請求項22】

前記第2の厚さの絶縁膜は、

前記ボディコンタクト部と前記チャネル形成領域との接続部となる前記SOI層の上部にまで配設される、請求項21記載の半導体装置。

【請求項23】

前記ボディコンタクト部と前記チャネル形成領域との接続部となる前記SOI層のゲート長方向の長さは、前記ゲート電極のゲート長と、前記ゲート電極の側面に配設されるサイドウォール絶縁膜の幅の2倍の長さとを合わせた長さよりも短い、請求項<u>22</u>記載の半導体装置。

【請求項24】

前記ボディコンタクト部と前記チャネル形成領域との接続部となる前記SOI層のゲート長方向の長さは、前記ゲートコンタクトパッドのゲート長方向の長さよりも短い、請求項21記載の半導体装置。

【請求項25】

半導体基板、埋め込み絶縁膜およびSOI層が順に積層されたSOI基板の前記SOI 層上に配設されたMOSトランジスタと、

前記SOI層の表面内に設けられ、外部から電位固定可能なボディコンタクト部とを備え、

前記MOSトランジスタのゲート絶縁膜は、ゲート幅方向において第1の厚さの第1の部分、第2の厚さの第2の部分を有し、

前記第2の厚さは、前記第1の厚さよりも厚く、

前記ボディコンタクト部は、

前記MOSトランジスタのソース領域の、ゲート幅方向の端縁部外側の前記SOI層の表面内に、前記ソース領域に隣接して帯状に設けられ、

前記ゲート絶縁膜の前記第2の部分を含めて、前記第2の厚さの絶縁膜は、前記MOSトランジスタのゲート電極のゲート幅方向の2つの端部のうち、帯状の前記ボディコンタクト部が配設された側に配設される、半導体装置。

【請求項26】

前記ゲート絶縁膜の前記第1および第2の部分は一体的に形成される、請求項25記載の半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0047

【補正方法】変更

【補正の内容】

[0047]

本発明に係る請求項19記載の半導体装置は、半導体基板、埋め込み絶縁膜およびSOI層が順に積層されたSOI基板の前記SOI層上に配設されたMOSトランジスタと、前記SOI層の表面内に設けられ、外部から電位固定可能なボディコンタクト部とを備え、前記MOSトランジスタのゲート電極の平面視形状が、ゲート幅方向の少なくとも一方の端部がゲート長方向に広がってゲートコンタクトパッドを構成する形状を有し、前記ボートコンタクトパッドのゲート幅方向の端部外方の前記SOI層の表面内に設けられ、前記SOI層を通じて、前記ゲート電極下部のチャネル形成領域に電気的に接続され、前記MOSトランジスタのゲート絶縁膜は、ゲート幅方向において第1の厚さの第1の部分、第2の厚さの第2の部分を有し、前記第2の厚さは、前記ゲートと記録度の前記第2の部分は、前記ゲートコンタクトパッドの下部に少なくとも配設されている。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0048

【補正方法】変更

【補正の内容】

[0048]

本発明に係る請求項<u>21</u>記載の半導体装置は、前記ゲート絶縁膜の前記第2の部分を含めて、前記第2の厚さの絶縁膜は、前記ゲートコンタクトパッドの下部およびその周囲に配設されている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0049

【補正方法】変更

【補正の内容】

[0049]

本発明に係る請求項<u>22</u>記載の半導体装置は、前記第2の厚さの絶縁膜が、前記ボディコンタクト部と前記チャネル形成領域との接続部となる前記SOI層の上部にまで配設される。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 5 0

【補正方法】変更

【補正の内容】

[0050]

本発明に係る請求項<u>23</u>記載の半導体装置は、前記ボディコンタクト部と前記チャネル 形成領域との接続部となる前記SOI層のゲート長方向の長さが、前記ゲート電極のゲー ト長と、前記ゲート電極の側面に配設されるサイドウォール絶縁膜の幅の2倍の長さとを 合わせた長さよりも短い。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0051

【補正方法】変更

【補正の内容】

[0051]

本発明に係る請求項<u>24</u>記載の半導体装置は、前記ボディコンタクト部と前記チャネル形成領域との接続部となる前記SOI層のゲート長方向の長さが、前記ゲートコンタクトパッドのゲート長方向の長さよりも短い。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0052

【補正方法】変更

【補正の内容】

[0052]

本発明に係る請求項<u>25</u>記載の半導体装置は<u>ボディコンタクト部が、前記MOSトランジスタのソース領域の、ゲート幅方向の端縁部外側の前記SOI層の表面内に、前記ソース領域に隣接して帯状に設けられ、前記ゲート絶縁膜の前記第2の部分を含めて、前記第2の厚さの絶縁膜は、前記MOSトランジスタのゲート電極のゲート幅方向の2つの端部のうち、帯状の前記ボディコンタクト部が配設された側に配設されている。</u>

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0142

【補正方法】変更

【補正の内容】

[0142]

ここで、図29においては、レジストマスクRM7は窒化膜22上を完全には覆っていないが、これは、実際のプロセスではレジストマスクRM7が重ね合わせずれを起こすことを考慮したものである。なお、このようにレジストマスクRM7が重ね合わせずれを起こしたとしても、窒化膜22が存在するのでエッチングマスクとして機能し、MOSトランジスタのゲート幅は、領域<u>B</u>Rの窒化膜22の幅で決まり、レジストマスクRM7が重ね合わせずれの影響を受けない。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0146

【補正方法】変更

【補正の内容】

[0146]

その後、図32に示す工程において、下敷き酸化膜4を除去した後、MOSトランジスタの活性領域ARおよびボディコンタクト部の形成領域BR上に酸化膜4Aを形成する。この酸化膜4Aはゲート絶縁膜となり、その厚さは例えば、1~10nmの範囲から選択すれば良い。そして、活性領域ARの酸化膜4A上にゲート電極12をパターニングする。このとき、ゲート電極12は、ゲート幅方向の一方の端部が酸化膜5上に係合し、低度5とで連続したゲートとのではでき、酸化膜4A上に形成される部分が、実質的なゲートとして機能する。なお、酸化膜5もがート絶縁膜と呼称することができ、酸化膜4Aと5とで連続したゲート絶縁膜を構成する。この後、ソース・ドレイン不純物の注入によりソース・ドレイン領域を形成し、また、ゲート絶縁膜5が設けられる側のゲート電極12の端部の外方のSOI層3の表面内への不純物注入によりボディコンタクト部BDを形成することで、MOSトランジスタQ21が得られる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0289

【補正方法】変更

【補正の内容】

[0289]

本発明に係る請求項<u>21</u>記載の半導体装置によれば、厚いゲート絶縁膜がゲートコンタクトパッドの下部およびその周囲に配設されるので、ソース・ドレイン間での電流リークパスが形成されることが防止される。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0290

【補正方法】変更

【補正の内容】

[0290]

本発明に係る請求項<u>22</u>記載の半導体装置によれば、第2の厚さの絶縁膜が、ボディコンタクト部とチャネル形成領域との接続部となるSOI層の上部にまで配設されるので、接続部に不要な不純物が注入されることを防止できる。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0291

【補正方法】変更

【補正の内容】

[0291]

本発明に係る請求項<u>23</u>記載の半導体装置によれば、ボディコンタクト部とチャネル形成領域との接続部となるSOI層のゲート長方向の長さが、ゲート電極のゲート長と、ゲート電極の側面に配設されるサイドウォール絶縁膜の幅の2倍の長さとを合わせた長さよりも短いので、ゲート長が狭く、ゲート電極の下部に厚いゲート絶縁膜が存在する領域のSOI層に、LDD注入の不純物およびソース・ドレイン注入の不純物が導入されることを極力防止でき、電流リークを低減することができる。

【 手 続 補 正 1 3 】

【補正対象書類名】明細書

【補正対象項目名】0292

【補正方法】変更

【補正の内容】

[0292]

本発明に係る請求項<u>24</u>記載の半導体装置によれば、ボディコンタクト部とチャネル形成領域との接続部となるSOI層のゲート長方向の長さが、ゲートコンタクトパッドのゲート長方向の長さよりも短いので、接続部がゲートコンタクトパッドで覆われることになり、ソース・ドレイン不純物の注入に際して、当該接続部に導入されることを防止できる

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0293

【補正方法】変更

【補正の内容】

[0293]

本発明に係る請求項<u>25</u>記載の半導体装置によれば、ソースタイ構造において、ボディコンタクト部とチャネル領域との接続部の上部に厚いゲート絶縁膜が設けられることになり、ゲート電極の電流が多く流れる領域のゲート絶縁膜の厚さは薄くすることで、ボディ固定が可能な構成でありながら、ゲート・ドレイン間の寄生容量を低減することができ、低消費電力かつ高速で安定な動作が可能なMOSトランジスタを得ることができる。