請求項の数 9 (全 16 頁)

## (12)特許公報(B2)

(11) 特許番号

(24) 登録日 平成30年3月16日 (2018.3.16)

## 特許第6303348号

(P6303348)

(45) 発行日 平成30年4月4日(2018.4.4)

(19) **日本国特許庁(JP)** 

	FΙ		
(2006.01)	HO3F	1/32	
(2006.01)	нозн	7/18	Ε
(2006.01)	нозн	7/20	E
(2006.01)	нозн	7/42	
	(2006. 01) (2006. 01) (2006. 01) (2006. 01)	F I (2006.01) HO3F (2006.01) HO3H (2006.01) HO3H (2006.01) HO3H	FI (2006.01) HO3F 1/32 (2006.01) HO3H 7/18 (2006.01) HO3H 7/20 (2006.01) HO3H 7/42

<ul> <li>(21)出願番号</li> <li>(22)出願日</li> <li>(65)公開番号</li> <li>(43)公開日</li> <li>審査請求日</li> </ul>	特願2013-188713 (P2013-188713) 平成25年9月11日 (2013.9.11) 特開2015-56756 (P2015-56756A) 平成27年3月23日 (2015.3.23) 平成28年4月1日 (2016.4.1)	<ul> <li>(73) 特許権者 514315159</li> <li>株式会社ソシオネクスト</li> <li>神奈川県横浜市港北区新横浜2丁目10番</li> <li>23</li> <li>(74) 代理人 100090273</li> <li>弁理士 國分 孝悦</li> <li>(72) 発明者 川井 重明</li> <li>神奈川県横浜市港北区新横浜二丁目10番</li> <li>23 富士通セミコンダクター株式会社内</li> </ul>	
		審査官 緒方	寿彦
			最終頁に続く

(54) 【発明の名称】移相器、プリディストータ、及びフェーズドアレイアンテナ

(57)【特許請求の範囲】

【請求項1】

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

一端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接 続される第1の可変容量と、

前記第2のインダクタの一端と第2の端子との間に直列に接続される第2の可変容量と

前記第2のインダクタの他端と第3の端子との間に直列に接続される第3の可変容量と を有し、

前記第1の可変容量、前記第2の可変容量、及び前記第<u>3の可変容量の容量値は入力信</u> 号と出力信号の間の位相差を制御するための共通制御信号に基づいて制御され、

10

前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御する ことによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第 1の可変容量、前記第2の可変容量、及び前記第3の可変容量の容量値を制御することに よって制御されることを特徴とする移相器。

【請求項2】

前記可変容量は、前記共通制御信号に基づいて容量値が制御される可変容量ダイオード であることを特徴とする請求項1記載の移相器。

【請求項3】

20 前記可変容量は、前記共通制御信号に基づいて容量値が制御されるMOS構造のバラク

タであることを特徴とする請求項1記載の移相器。

【請求項4】

前記可変容量は、複数の固定容量と前記共通制御信号に基づいて制御される複数のスイ ッチとを有する可変容量であることを特徴とする請求項1記載の移相器。

(2)

【請求項5】

共通制御信号に応じて入力信号と出力信号の間の位相差を制御する移相器と、

前記移相器に入力される信号の入力電力に応じて、前記移相器の後段に接続される回路 で発生する位相歪とは逆特性の位相歪を前記移相器で発生させる前記共通制御信号を生成 して前記移相器に出力する制御部とを有し、

前記移相器は、

10

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

一端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接 続される第1の可変容量と、

前記第2のインダクタの一端と第2の端子との間に直列に接続される第2の可変容量と

前記第2のインダクタの他端と第3の端子との間に直列に接続される第3の可変容量と を有し、

前記第1の可変容量、前記第2の可変容量、及び前記第3の可変容量の容量値は前記共 通制御信号に基づいて制御され、

前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御する 20 ことによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第 1の可変容量、前記第2の可変容量、及び前記第3の可変容量の容量値を制御することに よって制御されることを特徴とするプリディストータ。

【請求項6】

前記制御部は、

前記移相器に入力される信号の入力電力を検出する電力検出部と、

前記電力検出部での検出結果に基づいて、前記共通制御信号を生成し前記移相器に出力 する制御信号生成部とを有することを特徴とする請求項5記載のプリディストータ。

【請求項7】

前記可変容量は、可変容量ダイオードであり、

前記制御信号生成部は、前記電力検出部での検出結果に基づいて前記可変容量ダイオー ドに供給する制御電圧を生成することを特徴とする請求項6記載のプリディストータ。

【請求項8】

共通制御信号に応じて入力信号と出力信号の間の位相差を制御する移相器と、前記移相 器で位相が制御された信号を増幅する増幅部と、前記増幅部で増幅された信号を出力する アンテナとの組を複数有し、

各組の前記アンテナから出力する信号の位相差に応じて、前記移相器における前記入力 信号と前記出力信号の間の位相差を制御するための前記共通制御信号を生成する制御部を 有し、

前記移相器の各々は、

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

一端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接 続される第1の可変容量と、

前記第2のインダクタの一端と第2の端子との間に直列に接続される第2の可変容量と

前記第2のインダクタの他端と第3の端子との間に直列に接続される第3の可変容量と を有し、

前記第1の可変容量、前記第2の可変容量、及び前記第3の可変容量の容量値は前記共 通制御信号に基づいて制御され、

前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御する 50

30

<u>ことによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第</u> 1の可変容量、前記第2の可変容量、及び前記第3の可変容量の容量値を制御することに よって制御されることを特徴とするフェーズドアレイアンテナ。

【請求項9】

共通制御信号に応じて入力信号と出力信号の間の位相差を制御する移相器と、アンテナ との組を複数有し、

前記移相器における<u>前記入力信号と前記出力信号の間の位相差</u>を制御する<u>ための前記共</u> 通制御信号を生成する制御部を有し、

前記移相器の各々は、

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

10

ー端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接続さ<u>れる</u>第1の可変容量と、

前記第2のインダクタの一端と第2の端子との間に直列に接続さ<u>れる</u>第2の可変容量と

前記第2のインダクタの他端と第3の端子との間に直列に接続さ<u>れる</u>第3の可変容量と を有し、

<u>前記第1の可変容量、前記第2の可変容量、及び前記第3の可変容量の容量値は前記共</u> 通制御信号に基づいて制御され、

<u>前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御する</u> <u>ことによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第</u> <u>1の可変容量、前記第2の可変容量、及び前記第3の可変容量の容量値を制御することに</u> よって制御されることを特徴とするフェーズドアレイアンテナ。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、移相器、プリディストータ、及びフェーズドアレイアンテナに関する。

【背景技術】

[0002]

移相器は、制御端子に与える電圧などを制御することで入力信号と出力信号との位相差 (通過位相)を変化させる。移相器は、例えば回路内の位相調整に使用される。移相器の 適用例としては、位相歪のプリディストータやフェーズドアレイアンテナなどがある。移 相器として、伝送線路を用いた構成(例えば、特許文献1参照)やインダクタを用いた構 成(例えば、特許文献2参照)が知られている。

【 0 0 0 3 】

また、一般に、増幅器やミキサなどのアナログ回路では、差動回路構成が用いられる。 差動回路は、素子ばらつきや電源ノイズの影響を低減できるため、半導体装置において広 く使用されている。一方で、端子数の制限や半導体装置の外部では等長配線が構成しにく いという理由から、半導体装置の外部との入出力では単相信号が好ましい。そのため、半 導体装置内で単相信号を差動信号に変換し、また差動信号を単相信号に変換することが必 要になる。

[0004]

単相 - 差動変換を行う回路の一つにバランがある。バランは、トランスフォーマの片側 を基準電位に接続することで実現される。バランは、トランスフォーマの一次側と二次側 とがインダクタの相互誘導によってのみ結合されているため、基準電位の分離が可能で単 相 - 差動変換に用いられる。バランによる単相 - 差動変換は、低損失かつ歪が小さいこと から、バランは、例えば低歪で高利得が求められる増幅回路等において、入出力する信号 の単相 - 差動変換に用いられる。その一方で、バランを構成するトランスフォーマやイン ダクタは面積が大きく集積化が難しく、半導体装置での占有面積が増大する。 【先行技術文献】

50

40

【0005】 【特許文献1】特開平6-69701号公報 【特許文献2】特開昭62-278813号公報 【発明の概要】 【発明が解決しようとする課題】 【0006】

例えば、差動回路において、前述した伝送線路を用いた構成やインダクタを用いた構成 の移相器を用い、通過位相を制御することを考える。例えば特許文献1に示された移相器 として伝送線路を用いた構成は、( / 4)伝送線路を用いるので、実現するには大きな 面積が必要となる。例えば、無線通信などに用いられる2GHzの信号に対応する移相器 の場合、( / 4)は真空中で3.75cmとなる。誘電体による波長短縮率は、誘電体 基板などでも高々0.3倍程度であるため、1cm程度の伝送線路が必要となり、面積が 大きく集積化することは困難である。また、例えば特許文献2に示された移相器としてイ ンダクタを用いた構成は、2つのインダクタを追加して用いるため、回路面積や部品点数 が増大してしまう。

[0007]

このような課題に対して、抵抗と可変容量を使用した移相器が提案されている(例えば、特許文献2参照)。移相器として抵抗と可変容量を使用した構成は、回路面積の増大を 抑えられるが、抵抗により損失が大きくなる。この対策として損失補償のためのアンプを 用いると、回路面積や部品点数の増大に加え、消費電流も増加してしまう。

20

10

【 0 0 0 8 】

本発明は、損失が小さく、かつ回路面積や部品点数の増大を抑制して単相 - 差動変換及 び移相器の機能を実現することを目的とする。

【課題を解決するための手段】

[0009]

移相器の一態様は、第1のインダクタ及び第2のインダクタを有するトランスフォーマ と、入力信号と出力信号の間の位相差を制御するための共通制御信号に基づいて容量値が 制御される第1~第3の可変容量とを有する。第1のインダクタの一端を基準電位に接続 し、他端と第1の端子との間に第1の可変容量が直列接続される。また、第2のインダク タの一端と第2の端子との間に第2の可変容量が直列接続され、他端と第3の端子との間 に第3の可変容量が直列接続される。入力信号と出力信号の間の位相差は、出力信号の位 相シフト量を制御することによって制御され、位相シフト量は、共通制御信号の変化に通 じて、第1~第3の可変容量の容量値を制御することによって制御される。

30

40

【発明の効果】

[0010]

開示の移相器は、<u>共通</u>制御信号に<u>基づいて</u>可変容量の容量値を変化させることで入力信 <u>号と出力信号の間の所望の位相差</u>が得られ、損失が小さく、かつ回路面積や部品点数の増 大を抑制して単相 - 差動変換及び移相器の両方の機能を実現することができる。

【図面の簡単な説明】

[0011]

【図1】本発明の実施形態における移相器の構成例を示す図である。

【図2】本実施形態における移相器及びその等価回路変換を示す図である。

- 【図3】図2(B)に示す回路のインピーダンス軌跡を示す図である。
- 【図4】本実施形態における移相器の特性を説明するための図である。
- 【図5】本実施形態におけるプリディストータの構成例を示す図である。

【図6】本実施形態におけるプリディストータの移相器の構成例を示す図である。

- 【図7】本実施形態におけるプリディストータの制御部の構成例を示す図である。
- 【図8】本実施形態におけるプリディストータによる歪補償特性に係るシミュレーション 結果を示す図である。
- 【図9】本実施形態におけるプリディストータの移相器の他の構成例を示す図である。 50

【図10】本実施形態におけるフェーズドアレイアンテナの構成例を示す図である。 【図11】本実施形態におけるフェーズドアレイアンテナが有する各回路の構成例を示す 図である。 【図12】本実施形態におけるフェーズドアレイアンテナの制御例を示す図である。

【図13】本実施形態におけるフェーズドアレイアンテナの移相器の他の構成例を示す図である。

【図14】本実施形態における移相器の他の構成例を示す図である。

【発明を実施するための形態】

**[**0012**]** 

以下、本発明の実施形態を図面に基づいて説明する。

10

【 0 0 1 3 】

<移相器>

図1は、本発明の一実施形態における移相器の構成例を示す図である。本実施形態における移相器10は、磁気的に結合するインダクタ11、12及び可変容量13、14、15を有する。移相器10は、通過位相が制御される信号の入出力端子として、単相信号に係る端子である第1の端子16と、差動信号の信号対に係る端子である第2の端子17及び第3の端子18とを有する。また、移相器10は、通過位相を制御するための制御信号の入力端子として制御端子19を有する。

【0014】

トランスフォーマの一次側及び二次側のうちの一方の側におけるインダクタ11は、 20 端が可変容量13を介して第1の端子16に接続され、他端が基準電位に接続される。ま た、トランスフォーマの一次側及び二次側のうちの他方の側におけるインダクタ12は、 一端が可変容量14を介して第2の端子17に接続され、他端が可変容量15を介して第 3の端子18に接続される。すなわち、単相側のインダクタ11の一端と第1の端子16 との間に可変容量13が直列に接続され、他端が基準電位に接続される。また、差動側の インダクタ12の一端と第2の端子17との間に可変容量14が直列に接続され、他端と 第3の端子18との間に可変容量15が直列に接続される。

【 0 0 1 5 】

可変容量13、14、15は、制御端子19より入力される制御信号VCNTに応じて 容量値が制御される。可変容量13、14、15としては、例えばダイオード構造のバラ クタ(可変容量ダイオード)を適用したり(例えば図6)、MOS構造のバラクタを適用 したり(例えば、図14)、また例えば容量値が固定の固定容量と制御信号VCNTに応 じて開閉制御されるスイッチとの回路(例えば図13)を適用したりすることが可能であ る。

【0016】

すなわち、移相器10は、インダクタ11、12同士の磁束の結合により、単相信号を 差動信号に変換、又は差動信号を単相信号に変換するトランスフォーマを用いたバランを 有する。このバランの単相側及び差動側のそれぞれに対して可変容量13、14、15が 直列に接続されている。

【0017】

以下、インダクタ11、12を有するトランスフォーマを用いたバランに対して可変容 量13、14、15を接続した図1に示す回路が、移相器として動作することについて説 明する。なお、以下の説明では、バランの単相側を一次側、バランの差動側を二次側とす る例を説明するが、バランの単相側を二次側、バランの差動側を一次側としても、同様に 移相器として動作する。

【0018】

図2(A)に示すように、可変容量13の容量値をC<sub>1</sub>、可変容量14、15の容量値 を2C<sub>2</sub>とする。図2(A)において、図1に示した構成要素と同一の構成要素には同一 の符号を付している。図2(A)に示した回路に対して、差動回路の半回路、バランの等 価回路変換、インピーダンス変換による理想変成器の除去により回路の等価変換をした結 30

果が図 2 (B)に示す回路である。図 2 (B)において、Lはバランの等価回路における 自己インダクタンスである。なお、図 2 (B)に示す回路において、二次側の容量の係数 nは、バランの変成比である。一次側の入力インピーダンスを Z<sub>1</sub>とし、二次側の入力イ ンピーダンスを Z<sub>2</sub>としたときに n<sup>2</sup> = Z<sub>2</sub> / 2 Z<sub>1</sub>となる。

【0019】

図2(B)に示したC<sub>1</sub>、L、n<sup>2</sup>C<sub>2</sub>によるT型回路の特性を考える。ここで、入出力 のインピーダンスをともにZ<sub>1</sub>として、L、C<sub>1</sub>、C<sub>2</sub>の値を適切に選ぶと、スミスチャー ト上では図3(A)に示すような軌跡を描き、Z<sub>1</sub>に戻る。入力信号の<u>角</u>周波数が であ るとき、 C<sub>1</sub> = n<sup>2</sup>C<sub>2</sub> = 1 / Z<sub>1</sub>、 L = Z<sub>1</sub>とすると、入力と出力が同時整合するた め反射損失は0となり、回路内部での損失もないため挿入損失も0となる。

【0020】

この点ではスミスチャートの中心をとおる r e (Z) = Z<sub>1</sub>の円の接線とサセプタンス 一定の曲線の接線とが重なる。すなわち、この点の近傍でC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub>の大きさを変化さ せた場合でも同じ大きさのサセプタンスで同様に整合可能である。つまり、図3(B)に 示すように容量値を変えてもC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub>の近傍では並列Lのインダクタンス一定で反射 損失を小さく保つことができる。図3(B)において、CMがC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub> = C<sub>0</sub>としたと きの軌跡であり、CLがC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub> = C<sub>0</sub> - Cとしたときの軌跡であり、CHがC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub> = C<sub>0</sub>+

[0021]

一方、通過位相については、 C<sub>1</sub>、 C<sub>2</sub>の値を変化させると直列の容量、並列のインダク <sup>20</sup> タンス、直列の容量によるハイパスフィルタの極が変化するので、容量値を変化させるこ とで通過位相を変化させることができる。

【0022】

図4は、本実施形態における移相器10の特性を説明するための図である。図4においては、目標周波数を1.9GHz~2.1GHzとして移相器10を設計し、図3に示したスミスチャートを参考にC<sub>1</sub>、C<sub>2</sub>、L、nを決定し、容量値を変化させたときのシミュレーション結果を示している。なお、図4において、CMはC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub> = C<sub>0</sub>としたときの特性であり、CLはC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub> = C<sub>0</sub> - Cとしたときの特性であり、CHはC<sub>1</sub> = n<sup>2</sup>C<sub>2</sub> = C<sub>0</sub> + Cとしたときの特性である。

【0023】

図4(A)は、第1の端子16から信号を入力したときの挿入損失を示しており、図4 (B)は、第1の端子16から信号を入力したときの反射損失を示しており、図4(C) は、第1の端子16から信号を入力したときの通過位相(入出力信号の位相差)を示して いる。また、図4(D)は、第2の端子17及び第3の端子18から信号を入力したとき の反射損失を示している。図4(A)~図4(D)に示した特性から、C<sub>1</sub>、C<sub>2</sub>、Lの値 を適切に選択することで、目標周波数である1.9GHz~2.1GHzにおいて挿入損 失及び反射損失がともに小さく、容量値を変化させることで通過位相を30度変化できて いることがわかる。

[0024]

なお、前述した説明では、トランスフォーマにおける結合係数kを1として説明したが <sup>40</sup> 、結合係数kが1未満である場合には等価変換した結果の回路において直列の漏れインダ クタンスが発生する。しかし、この漏れインダクタンスによる影響は、直列の容量により 打ち消すことができるので、容量値を適切に制御することで漏れインダクタンスによる影響を抑制することが可能である。

[0025]

以上のように、本実施形態における移相器10は、インダクタ11、12を有するトランスフォーマを用いたバランの単相側及び差動側のそれぞれに可変容量13、14、15 を直列に接続する。制御信号VCNTにより可変容量13、14、15の容量値を制御し 出力信号の位相シフト量を制御することで、所望の通過位相が得られ、1つのバランで単 相-差動変換及び移相器の両方の機能を実現することができる。また、バランに対して可

30

10

変容量13、14、15が接続される構成であるので、損失が小さく、回路面積や部品点 数の増大も抑制することができる。

【0026】

< プリディストータ >

次に、本実施形態における移相器を用いたプリディストータについて説明する。

プリディストータは、後段に接続される回路で発生する位相歪とは逆の位相歪を発生さ せ出力信号の位相歪を改善する。例えば、送信回路等の増幅器(パワーアンプ)での位相 歪が問題となる場合に、増幅器の前段に増幅器の位相歪と逆特性の位相歪を発生させるプ リディストータを配置することで、増幅器から出力される信号の位相歪を低減することが 可能である。移相器によるプリディストータは、例えば入力信号の電力に応じて移相器の 制御信号を変えることで、増幅器とは逆特性の通過位相を生成し増幅器の出力信号の位相 歪を低減する。

【 0 0 2 7 】

図5は、本実施形態におけるプリディストータの構成例を示す図である。図5において、図1に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。本実施形態におけるプリディストータ50は、差動増幅器52の前段に配置され、入力端N51から入力される単相信号を差動信号に変換するとともに、差動増幅器52とは逆特性の位相歪を与えて出力する。プリディストータ50の出力端子としての第2の端子17及び第3の端子18に差動増幅器52が接続され、差動増幅器52の出力が、バラン53を介して出力端N52に供給される。

[0028]

プリディストータ50は、移相器10及び制御部51を有する。移相器10は、入力端 N51より第1の端子16を介して入力される単相信号を差動信号に変換するとともに、 制御信号VCNTに応じて信号を位相シフトさせ通過位相を制御する。制御部51は、入 力端N51より入力される信号の入力電力に応じた制御電圧を生成し、制御信号VCNT として移相器10に出力する。

【0029】

図6は、プリディストータ50が有する移相器10の構成例を示す図である。図6に示 す移相器10は、可変容量13、14、15として、ダイオード構造のバラクタ(可変容 量ダイオード)を適用したものである。図6において、図1、図5に示した構成要素と同 一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。 【0030】

30

10

20

可変容量13に対応する2つのバラクタ61、62は、第1の端子16とインダクタ1 1との間に直列に接続される。バラクタ61のアノードが第1の端子16に接続され、バ ラクタ62のアノードがインダクタ11の一端に接続される。また、バラクタ61、62 のカソードの接続点が抵抗67を介して制御端子19に接続され、制御端子19より供給 される制御電圧(バイアス)に応じてバラクタ61、62の容量値が制御される。 【0031】

また、可変容量14に対応する2つのバラクタ63、64は、インダクタ12の一端と 第2の端子17との間に直列に接続される。バラクタ63のアノードがインダクタ12の 40 一端に接続され、バラクタ64のアノードが第2の端子17に接続される。また、バラク タ63、64のカソードの接続点が抵抗68を介して制御端子19に接続され、制御端子 19より供給される制御電圧(バイアス)に応じてバラクタ63、64の容量値が制御さ れる。

[0032]

同様に、可変容量15に対応する2つのバラクタ65、66は、インダクタ12の他端 と第3の端子18との間に直列に接続される。バラクタ65のアノードがインダクタ12 の他端に接続され、バラクタ66のアノードが第3の端子18に接続される。また、バラ クタ65、66のカソードの接続点が抵抗69を介して制御端子19に接続され、制御端 子19より供給される制御電圧(バイアス)に応じてバラクタ65、66の容量値が制御 される。

【 0 0 3 3 】

図7は、プリディストータ50が有する制御部51の構成例を示す図である。制御部51は、容量71、ダイオード72、及び容量73による電力検出部と、制御信号生成部としてのバッファ74とを有する。容量71は、一方の電極が入力端N51に接続され、他方の電極がダイオード72のアノードに接続される。また、容量73は、一方の電極がダイオード72のカソードに接続され、他方の電極が基準電位に接続される。ダイオード720カソードと容量73の接続点の電位がバッファ74に入力される。

【0034】

容量71、ダイオード72、及び容量73による電力検出部は、ダイオードと容量によ 10 る整流作用(高周波の電圧振幅の包絡線に容量の電圧が比例する特性)を利用して、入力 端N51から入力される高周波信号の電力振幅の包絡線を検波して電圧又は電流に変換す る。電力検出部は、この構成に限らず、ミキサやB級又はC級バイアスとしたアンプを使 用した構成であっても良い。

[0035]

バッファ74は、電力検出部により生成された入力信号の電力振幅に応じた信号を、移 相器10に対応した振幅の信号に変換する。例えば、移相器10の制御電圧 - 通過位相特 性がfps(VCNT)であり、電力検出部の入力高周波電力 - 出力電圧特性がfdet (Pin)であり、バッファ74の入力電圧 - 出力電圧特性がfbuff(Vin)であ り、補償対象の増幅器(差動増幅器52)の入力電力 - 通過位相特性がfamp(Pin )であるとする。このとき、fps(fbuff(fdet(Pin)))= - famp (Pin)を満たすように、バッファ74の入力電圧 - 出力電圧特性のfbuff(Vi n)を定めることで、プリディストータ50が差動増幅器52とは逆特性の位相歪を与え ることが可能になる。ここで、バッファ74の出力抵抗は、容量の充放電による遅延の影 響を防ぐために、出力抵抗の抵抗値とバッファ74から見た可変容量の容量値との積で求 められる時定数が、入力電力の包絡線の周波数の逆数よりも十分小さくなるような出力抵 抗とされる。

[0036]

<u>入力電力に応じた位相歪を与える</u>本実施形態におけるプリディストータ<u>を増</u>幅器に適用 した場合の歪補償特性に係るシミュレーション結果を図8に示す。図8において、S81 は、増幅器のみのときの入力電力 - 通過位相特性を示しており、S82は、本実施形態に おけるプリディストータを適用したときの入力電力 - 通過位相特性を示している。図8か ら明らかなように、本実施形態における移相器を用いたプリディストータを適用すること で、入力電力に応じた通過位相の変化が低減され位相歪が抑制される。

【0037】

図9は、プリディストータ50が有する移相器10の他の構成例を示す図である。図9 において、図6に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、 重複する説明は省略する。図9に示す移相器10は、差動側のインダクタ12のセンター タップ(中間タップ)に抵抗71を介して制御信号(制御電圧)VCNTを与えている。 図9に示す構成とすることで、移相器10が有するバラクタ(可変容量ダイオード)の点 数及び容量値を削減することができる。また、差動側についてバッファ74から見た可変 容量の容量値が1/4となるため、バッファ74の出力抵抗を増加させることができ、バ ッファ74の消費電流を低減することが可能になる。

[0038]

<フェーズドアレイアンテナ>

次に、本実施形態における移相器を用いたフェーズドアレイアンテナについて説明する 。フェーズドアレイアンテナは、配列された複数のアンテナを有し、電気的に指向性を制 御可能なアンテナである。フェーズドアレイアンテナは、例えば移動体通信やレーダーな どに用いられる。フェーズドアレイアンテナは、送信時には単一の信号源からの信号を分 配し、移相器の通過位相をそれぞれ変化させることで各アンテナの励振位相を制御し、最 20

大利得方向(主ビーム方向)を制御することが可能である。また、フェーズドアレイアン テナは、受信時には各アンテナで受信した信号を、それぞれ移相器で位相シフトさせてか ら合成することで、最大利得方向からの信号のみを受信可能であり、移相器の通過位相を 変化させることで受信方向を制御することが可能である。

【0039】

図10は、本実施形態におけるフェーズドアレイアンテナの構成例を示す図である。本 実施形態におけるフェーズドアレイアンテナは、本実施形態における移相器10と差動回 路101とバラン102とアンテナANTとの組を複数有し、アンテナANTは所定の間 隔で配列されている。図10においては、簡単のため、移相器10Aと差動回路101A とバラン102AとアンテナANTAとの組、及び移相器10Bと差動回路101Bとバ ラン102BとアンテナANTBとの組の2つの組を有するフェーズドアレイアンテナを 示している。しかし、図10に示す構成は一例であり、フェーズドアレイアンテナが有す る移相器10と差動回路101とバラン102とアンテナANTとの組の数は任意である

[0040]

[0041]

図10に示した移相器10、差動回路101、及びバラン102のそれぞれの構成例を 、図11(A)、図11(B)、及び図11(C)に示す。図11(A)は、フェーズド アレイアンテナが有する移相器10の構成例を示す図であり、可変容量として、ダイオー ド構造のバラクタ(可変容量ダイオード)を適用したものを例として示している。図11 (A)において、図1に示した構成要素と同一の機能を有する構成要素には同一の符号を 付し、重複する説明は省略する。

20

10

2つのバラクタ111、112は、信号入力端子としての第1の端子16とインダクタ 11との間に直列に接続される。バラクタ111のアノードが第1の端子16に接続され 、バラクタ112のアノードがインダクタ110の一端に接続される。また、バラクタ11 1、112のカソードの接続点が抵抗117を介して制御端子19に接続され、制御端子 19より供給される制御電圧(バイアス)に応じてバラクタ111、112の容量値が制 御される。

[0042]

また、2つのバラクタ113、114は、インダクタ12の一端と信号出力端子として 30 の第2の端子17との間に直列に接続される。バラクタ113のアノードがインダクタ1 2の一端に接続され、バラクタ114のアノードが第2の端子17に接続される。また、 バラクタ113、114のカソードの接続点が抵抗118を介して制御端子19に接続さ れ、制御端子19より供給される制御電圧(バイアス)に応じてバラクタ113、114 の容量値が制御される。

【0043】

同様に、2つのバラクタ115、116は、インダクタ12の他端と信号出力端子としての第3の端子18との間に直列に接続される。バラクタ115のアノードがインダクタ 12の他端に接続され、バラクタ116のアノードが第3の端子18に接続される。また 、バラクタ115、116のカソードの接続点が抵抗119を介して制御端子19に接続 され、制御端子19より供給される制御電圧(バイアス)に応じてバラクタ115、11 6の容量値が制御される。

[0044]

図11(A)に示した移相器10は、第1の端子16より入力される単相信号を差動信 号に変換するとともに、制御端子19より入力される制御信号に応じた通過位相を与え、 第2の端子17及び第3の端子18より出力する。

【0045】

図11(B)は、フェーズドアレイアンテナが有する差動回路101の構成例を示す図 である。差動回路101は、例えば前段アンプとしての差動増幅器121と、後段アンプ としての差動増幅器123とを有する。図11(C)は、フェーズドアレイアンテナが有

するバラン102の構成例を示す図である。バラン102は、例えばインダクタンス12 5 及びインダクタンス126を有するトランスフォーマを用いたバランである。 [0046]

本実施形態におけるフェーズドアレイアンテナの動作について説明する。入力端SIN より入力された単相信号は、移相器10と差動回路101とバラン102とアンテナAN Tとの各組毎に、移相器10により単相信号から差動信号に変換された後、差動回路10 1により増幅される。そして、バラン102により差動信号から単相信号に変換されアン テナANTより出力される。このとき、各組毎に制御部103からの制御信号によって、 移相器10における通過位相が制御される。

[0047]

ここで、アンテナANTA、ANTBの各々は無指向性で( / 2)の間隔で配され、 移相器10、差動回路101、バラン102は同一の特性を有するものとする。また、制 御部103は、制御信号(制御電圧)としてVL、VHの2つのレベルを出力できるもの とする。また、移相器10での位相シフト量は、制御部103からの制御信号(制御電圧 )がVLであるときに0度となり、制御信号(制御電圧)がVHであるときに30度とな るものとする。

[0048]

したがって、例えば、制御部103が移相器10Aに供給する制御電圧VCNTAと、 移相器10Bに供給する制御電圧VCNTBとが、ともにVL又はVHであるときには、 アンテナANTA、ANTBから同位相の電波が放射されるので、図12に示すように最 大利得方向はアンテナ同士を結ぶ線分に垂直な方向となる。この方向を0度とする。 [0049]

20

10

移相器10Aに供給される制御電圧VCNTAがVHであり、移相器10Bに供給され る制御電圧VCNTBがVLであるときには、アンテナANTAから放射される電波は、 アンテナANTBから放射される電波よりも位相が30度進んだものとなる。よって、図 12に示すように、ホイヘンスの原理から0度方向よりもアンテナANTB側に傾いた方 向が最大利得方向となり、アンテナ間隔( /2)及び位相差30度から最大利得方向は -10度となる。

[0050]

30 また、移相器10Aに供給される制御電圧VCNTAがVLであり、移相器10Bに供 給される制御電圧VCNTBがVHであるときには、アンテナANTBから放射される電 波は、アンテナANTAから放射される電波よりも位相が30度進んだものとなる。よっ て、図12に示すように、ホイヘンスの原理から0度方向よりもアンテナANTA側に傾 いた方向が最大利得方向となり、アンテナ間隔( / 2)及び位相差30度から最大利得 方向は+10度となる。このように、例えば最大利得方向を20度制御可能なフェーズド アレイアンテナが実現できる。

[0051]

なお、フェーズドアレイアンテナが有する移相器10の構成例として、図11(A)に は可変容量としてバラクタ(可変容量ダイオード)を適用したものを示した。これに限定 されず、フェーズドアレイアンテナの移相器10の可変容量として、例えば図13に示す ように容量値が固定の固定容量とスイッチとの回路を適用したものであっても良く、図1 1 (A)に示した移相器10と同様の機能を実現することができる。図13は、本実施形 態におけるフェーズドアレイアンテナが有する移相器10の他の構成例を示す図である。 [0052]

信号入力端子としての第1の端子16とインダクタ11との間に直列に接続される可変 容量は、固定容量131-0と、直列接続された固定容量131-1及びスイッチ132 - 1と、直列接続された固定容量131-2及びスイッチ132-2とを、並列に接続す ることで実現する。固定容量131-0、131-1、131-2は、容量値が固定の容 量であり、スイッチ132-1、132-2は、制御部103からの制御信号により開閉 制御される。

[0053]

また、インダクタ12の一端と信号出力端子としての第2の端子17と間に直列に接続 される可変容量は、固定容量133-0と、直列接続された固定容量133-1及びスイ ッチ134-1と、直列接続された固定容量133-2及びスイッチ134-2とを、並 列に接続することで実現する。固定容量133-0、133-1、133-2は、容量値 が固定の容量であり、スイッチ134-1、134-2は、制御部103からの制御信号 により開閉制御される。

【0054】

同様に、インダクタ12の他端と信号出力端子としての第3の端子18と間に直列に接続される可変容量は、固定容量135-0と、直列接続された固定容量135-1及びス 10 イッチ136-1と、直列接続された固定容量135-2及びスイッチ136-2とを、並列に接続することで実現する。固定容量135-0、135-1、135-2は、容量値が固定の容量であり、スイッチ136-1、136-2は、制御部103からの制御信号により開閉制御される。

[0055]

前述した図10~図12では、送信用のフェーズドアレイアンテナの構成を一例として 示したが、同様の構成により、受信用のフェーズドアレイアンテナを実現することができ る。

【0056】

図14は、移相器10の他の構成例を示す図である。図14に示す移相器10は、可変 <sup>20</sup> 容量13、14、15として、MOS構造のバラクタを適用したものである。図14にお いて、図1に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複 する説明は省略する。

【0057】

可変容量13に対応する2つのバラクタ61'、62'は、第1の端子16とインダク タ11との間に直列に接続される。バラクタ61'、62'の接続点が抵抗67を介して 制御端子19に接続され、制御端子19より入力される制御信号に応じてバラクタ61'、62'の容量値が制御される。

【 0 0 5 8 】

また、可変容量14に対応する2つのバラクタ63'、64'は、インダクタ12の一 30 端と第2の端子17との間に直列に接続される。バラクタ63'、64'の接続点が抵抗 68を介して制御端子19に接続され、制御端子19より入力される制御信号に応じてバ ラクタ63'、64'の容量値が制御される。

【0059】

同様に、可変容量15に対応する2つのバラクタ65'、66'は、インダクタ12の 他端と第3の端子18との間に直列に接続される。バラクタ65'、66'の接続点が抵 抗69を介して制御端子19に接続され、制御端子19より入力される制御信号に応じて バラクタ65'、66'の容量値が制御される。

[0060]

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示 40 したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない ものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱すること なく、様々な形で実施することができる。

本発明の諸態様を付記として以下に示す。

[0061]

(付記1)

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

ー端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接続され、制御信号により容量値が制御される第1の可変容量と、

前記第2のインダクタの一端と第2の端子との間に直列に接続され、前記制御信号によ 50

り容量値が制御される第2の可変容量と、

前記第2のインダクタの他端と第3の端子との間に直列に接続され、前記制御信号によ り容量値が制御される第3の可変容量とを有することを特徴とする移相器。

(付記2)

前記可変容量は、前記制御信号により容量値が制御される可変容量ダイオードであることを特徴とする付記1記載の移相器。

(付記3)

前記可変容量は、前記制御信号により容量値が制御されるMOS構造のバラクタである ことを特徴とする付記1記載の移相器。

(付記4)

10

20

前記可変容量は、複数の固定容量と前記制御信号により制御される複数のスイッチとを 有する可変容量であることを特徴とする付記1記載の移相器。

(付記5)

前記第1の端子に入力される単相信号を差動信号に変換して前記第2の端子及び前記第 3の端子より出力することを特徴とする付記1記載の移相器。

(付記6)

前記第2の端子及び前記第3の端子に入力される差動信号を単相信号に変換して前記第 1の端子より出力することを特徴とする付記1記載の移相器。

(付記7)

制御信号に応じて通過位相を制御する移相器と、

前記移相器に入力される信号の入力電力に応じて、前記移相器の後段に接続される回路 で発生する位相歪とは逆特性の位相歪を前記移相器で発生させる前記制御信号を生成して 前記移相器に出力する制御部とを有し、

前記移相器は、

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

ー端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接 続され、前記制御信号により容量値が制御される第1の可変容量と、

前記第2のインダクタの一端と第2の端子との間に直列に接続され、前記制御信号によ り容量値が制御される第2の可変容量と、

- 前記第2のインダクタの他端と第3の端子との間に直列に接続され、前記制御信号によ 30 り容量値が制御される第3の可変容量とを有することを特徴とするプリディストータ。
- (付記8)
- 前記制御部は、

前記移相器に入力される信号の入力電力を検出する電力検出部と、

前記電力検出部での検出結果に基づいて、前記制御信号を生成し前記移相器に出力する 制御信号生成部とを有することを特徴とする付記7記載のプリディストータ。

(付記9)

前記可変容量は、可変容量ダイオードであり、

前記制御信号生成部は、前記電力検出部での検出結果に基づいて前記可変容量ダイオー ドに供給する制御電圧を生成することを特徴とする付記8記載のプリディストータ。

. .

(付記10)

制御信号に応じて通過位相を制御する移相器と、前記移相器で通過位相が制御された信号を増幅する増幅部と、前記増幅部で増幅された信号を出力するアンテナとの組を複数有し、

各組の前記アンテナから出力する信号の位相差に応じて、前記移相器における通過位相 を制御する前記制御信号を生成する制御部を有し、

前記移相器の各々は、

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

ー端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接続され、前記制御信号により容量値が制御される第1の可変容量と、

(13)

前記第2のインダクタの一端と第2の端子との間に直列に接続され、前記制御信号によ り容量値が制御される第2の可変容量と、

前記第2のインダクタの他端と第3の端子との間に直列に接続され、前記制御信号によ り容量値が制御される第3の可変容量とを有することを特徴とするフェーズドアレイアン テナ。

(付記11)

制御信号に応じて通過位相を制御する移相器と、アンテナとの組を複数有し、 前記移相器における通過位相を制御する前記制御信号を生成する制御部を有し、 前記移相器の各々は、

第1のインダクタ及び第2のインダクタを有するトランスフォーマと、

10

ー端を基準電位に接続した前記第1のインダクタの他端と第1の端子との間に直列に接続され、前記制御信号により容量値が制御される第1の可変容量と、

前記第2のインダクタの一端と第2の端子との間に直列に接続され、前記制御信号によ り容量値が制御される第2の可変容量と、

前記第2のインダクタの他端と第3の端子との間に直列に接続され、前記制御信号によ り容量値が制御される第3の可変容量とを有することを特徴とするフェーズドアレイアン テナ。

(付記12)

前記移相器は、前記第1の端子に入力される単相信号を差動信号に変換して前記第2の 端子及び前記第3の端子より出力することを特徴とする付記11記載のフェーズドアレイ <sup>20</sup> アンテナ。

(付記13)

前記移相器は、前記第2の端子及び前記第3の端子に入力される差動信号を単相信号に 変換して前記第1の端子より出力することを特徴とする付記11記載のフェーズドアレイ アンテナ。

【符号の説明】

【 0 0 6 2 】

- 10 移相器
- 1 1、1 2 インダクタ
   3、1 4、1 5 可変容量
   6、1 7、1 8 信号入出力端子
   9 制御端子
   0 プリディストータ
   1 制御部
   0 1 差動回路
   1 0 2 バラン
   1 0 3 制御部
   A N T アンテナ



















(B)



## 【図5】



【図7】



【図6】



【図8】















## 【図13】



【図14】



フロントページの続き

(56)参考文献 特開2004-328254(JP,A) 米国特許第05119396(US,A) 特表2010-530151(JP,A) 特開2002-330032(JP,A) 特開2004-096484(JP,A) 特開2004-096449(JP,A) 特開2003-318636(JP,A) 特開2003-318636(JP,A) 转開平07-131277(JP,A) 特開平07-099425(JP,A) 特開平07-154615(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 3 F 1 / 0 0 - 3 / 4 5、3 / 5 0 - 3 / 5 2、 3 / 6 2 - 3 / 6 4、3 / 6 8 - 3 / 7 2 H 0 3 H H 0 3 H 7 / 1 8 H 0 3 H 7 / 2 0 H 0 3 H 7 / 4 2