



(12) 发明专利

(10) 授权公告号 CN 103035638 B

(45) 授权公告日 2015. 10. 28

(21) 申请号 201210292465. X

1 段至第 9 页倒数第 1 段, 附图 2-11.

(22) 申请日 2012.08.16

US 2002/0043687 A1, 2002. 04. 18, 全文.

WO 2008/135812 A1, 2008. 11. 13, 全文.

(30) 优先权数据

审查员 赵凤瑗

61/540, 887 2011. 09. 29 US

13/469, 923 2012. 05. 11 US

(73) 专利权人 台湾积体电路制造股份有限公司

地址 中国台湾新竹

(72) 发明人 郭锡瑜 陈纪光

(74) 专利代理机构 北京德恒律治知识产权代理

有限公司 11409

代理人 章社果 孙征

(51) Int. Cl.

H01L 27/02(2006.01)

(56) 对比文件

CN 1913148 A, 2007. 02. 14, 说明书第6页第


权利要求书2页 说明书11页 附图19页

(54) 发明名称

改进可调节的 ESD 保护器件

(57) 摘要

本发明提供了一种 ESD 保护器件。该器件包括双极结型晶体管，该双极结型晶体管包括集电极、基极和发射极。集电极包括第一掺杂元件和在第一掺杂元件上设置的更重掺杂的第二掺杂元件。第一掺杂元件和第二掺杂元件分别具有第一掺杂极性。基极被设置为与集电极相邻，并且包括具有不同于第一掺杂极性的第二掺杂极性的第三掺杂元件。 $p-n$ 结形成在第三掺杂元件与第一掺杂元件和第二掺杂元件中的一个之间。发射极形成在基极上方。发射极包括具有第一掺杂极性并与第三掺杂元件形成 $p-n$ 结的第四掺杂元件。与第三掺杂元件相比更重地掺杂第四掺杂元件。本发明还提供了改进可调节的 ESD 保护器件。



1. 一种静电放电 ESD 保护器件, 包括 :

双极结型晶体管 BJT 器件, 包括 :

集电极, 设置在衬底中, 所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件, 其中, 所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性, 并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级;

基极, 设置在所述衬底中并与所述集电极相邻, 所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件, 其中, 在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成 pn 结; 以及

发射极, 设置在所述基极上方, 所述发射极包括具有所述第一掺杂极性的第四掺杂元件, 其中, 所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级;

其中 :

第一距离从所述 pn 结延伸到所述集电极的区域中;

第二距离从所述 pn 结延伸到所述发射极的区域中; 并且

通过调节所述第一距离和所述第二距离, 从而使得所述 BJT 器件的击穿电压、导通电压以及保持电压基本上相同。

2. 根据权利要求 1 所述的 ESD 保护器件, 其中 :

所述集电极还包括设置在所述第二掺杂元件上方的第五掺杂元件;

所述第五掺杂元件具有所述第一掺杂极性; 并且

所述第五掺杂元件的掺杂浓度等级高于所述第二掺杂元件的掺杂浓度等级。

3. 根据权利要求 1 所述的 ESD 保护器件, 其中 :

所述基极还包括设置在所述第三掺杂元件上方的第六掺杂元件;

所述第六掺杂元件具有所述第二掺杂极性;

所述第六掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级; 以及

另一 pn 结形成在所述第四掺杂元件和所述第六掺杂元件之间。

4. 根据权利要求 1 所述的 ESD 保护器件, 其中 :

所述第一掺杂极性是 p 型掺杂极性; 并且

所述第二掺杂极性是 n 型掺杂极性。

5. 根据权利要求 1 所述的 ESD 保护器件, 其中, 所述集电极和所述基极均设置在隐埋层上方, 所述隐埋层具有所述第二掺杂极性。

6. 根据权利要求 1 所述的 ESD 保护器件, 其中, 所述基极具有为环型、带型、点型以及浮置型中的一种的拾取器类型。

7. 根据权利要求 1 所述的 ESD 保护器件, 其中, 所述发射极和所述集电极通过电介质隔离结构分离。

8. 根据权利要求 1 所述的 ESD 保护器件, 所述 ESD 器件与集成电路 IC 芯片内部的电路电耦合。

9. 一种静电放电 ESD 保护器件, 包括 :

衬底;

双极结型晶体管 BJT 器件的集电极部件, 形成在所述衬底中, 其中, 以使所述集电极部件接近所述衬底的表面的部分比所述集电极部件远离所述衬底的表面的部分更重掺杂的

方式来渐进地掺杂所述集电极部件；

所述 BJT 器件的基极部件，形成在所述衬底中，所述基极部件与所述集电极部件形成第一 pn 结；以及

所述 BJT 器件的发射极部件，形成在所述基极部件上，所述发射极部件与所述基极部件形成第二 pn 结；

其中，与所述集电极部件和所述发射极部件相反地掺杂所述基极部件；

通过调节所述第一 pn 结的位置，从而使得所述 BJT 器件的导通电压、击穿电压以及保持电压基本上相等。

10. 根据权利要求 9 所述的 ESD 保护器件，其中，所述集电极部件包括在所述衬底的表面处形成的重掺杂区。

11. 根据权利要求 10 所述的 ESD 保护器件，其中，所述集电极部件还包括在所述重掺杂区下方形成的附加掺杂区，与所述重掺杂区相比更少地掺杂所述附加掺杂区。

12. 根据权利要求 11 所述的 ESD 保护器件，其中，所述集电极部件还包括高压阱，与所述附加掺杂区相比更少地掺杂所述高压阱。

13. 根据权利要求 9 所述的 ESD 保护器件，其中，所述基极部件包括高压阱和形成在所述高压阱上方的掺杂区，与所述掺杂区相比更少地掺杂所述高压阱。

14. 根据权利要求 13 所述的 ESD 保护器件，其中：

所述第一 pn 结由所述集电极部件和所述高压阱形成；并且

所述第二 pn 结由所述发射极部件和所述掺杂区形成。

15. 根据权利要求 9 所述的 ESD 保护器件，其中，所述集电极部件和所述基极部件均形成在隐埋阱上方，与所述集电极部件相反地掺杂所述隐埋阱。

16. 一种静电放电 ESD 保护器件，包括：

双极结型晶体管 BJT 器件，所述 BJT 器件包括：

第一 pn 界面，由所述 BJT 器件的集电极和所述 BJT 器件的基极形成，所述集电极包括均具有相同的掺杂极性但具有不同的掺杂浓度等级的多个掺杂部件，所述基极相对于所述集电极横向设置并包括一个或多个掺杂部件；以及

第二 pn 界面，由所述 BJT 器件的所述基极和发射极形成，所述发射极相对于所述基极竖向设置并包括形成在所述基极上方的掺杂部件，所述发射极的掺杂浓度等级高于位于其下方的所述基极的掺杂浓度等级；

其中：

所述基极的掺杂部件的掺杂极性与所述集电极和所述发射极的掺杂部件的掺杂极性相反；并且

所述 BJT 器件的导通电压、击穿电压和保持电压分别与所述 BJT 器件的布局参数相关联；

其中，控制所述布局参数，从而使得所述 BJT 器件的所述导通电压、所述击穿电压以及所述保持电压具有基本相同的值；

其中，所述布局参数包括以下参数中的至少一个：

从所述第一 pn 界面至所述集电极中的一个掺杂部件测量的第一距离；以及

从所述第一 pn 界面至所述基极中的一个掺杂部件测量的第二距离。

改进可调节的 ESD 保护器件

[0001] 优先权

[0002] 本申请要求于 2011 年 9 月 29 日提交的美国临时申请序列号 61/540,887 (代理人卷号 :24061.1970) 的优先权,其全部内容结合于此作为参考。

技术领域

[0003] 本发明一般地涉及半导体技术领域,更具体地,涉及 ESD 保护器件。

背景技术

[0004] 半导体集成电路 (IC) 行业经历了快速成长。IC 材料和设计方面的技术发展已经产生了数代 IC,每一代都具有比前一代更小且更复杂的电路。但是,这些发展增加了处理和制造 IC 的复杂性,并且对于将要实现的发展,需要 IC 处理和制造方面的类似开发。在集成电路的演进过程中,功能密度 (即,每单位芯片面积上的互连器件的数量) 通常都会增加,而几何尺寸 (即,可以使用制作工艺创建的最小部件 (或线路)) 会减小。这种按比例缩小的工艺通常通过增加生产效率并且降低相关成本来提供优势。这种按比例缩小还产生了相对较高的功耗值,这可以通过使用诸如互补金属氧化物半导体 (CMOS) 器件的低功耗器件来解决。

[0005] 静电放电 (ESD) 是 IC 的重要问题。如果 ESD 事件处理不当,则 ESD 事件会产生损坏 IC 上的部件的高电压。为了避免这种 ESD 损坏,很多现代 IC 都装配有 ESD 保护器件。ESD 保护器件可用于在 ESD 事件期间将电流从 IC 上的其他器件转移走,从而保护这些部件防止被 ESD 事件的损坏。不幸地是,现有的 ESD 保护器件通常会具有诸如过大的芯片面积占用、由于具有噪声功率的应用而降低性能、以及缺少可能会导致电路设计问题的可调节性的缺陷。

[0006] 因此,尽管现有的 ESD 保护器件通过足以用于它们的期望目的,但是它们并不是在各个方面都完全令人满意的。

发明内容

[0007] 为了解决现有技术中所存在的缺陷,根据本发明的一方面,提供了一种装置,包括:双极结型晶体管 (BJT) 器件,包括:集电极,设置在衬底中,所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件,其中,所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性,并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级;基极,设置在所述衬底中并与所述集电极相邻,所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件,其中,在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成 pn 结;以及发射极,设置在所述基极上方,所述发射极包括具有所述第一掺杂极性的第四掺杂元件,其中,所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级。

[0008] 在该装置中:所述集电极还包括设置在所述第二掺杂元件上方的第五掺杂元件;

所述第五掺杂元件具有所述第一掺杂极性；并且所述第五掺杂元件的掺杂浓度等级高于所述第二掺杂元件的掺杂浓度等级。

[0009] 在该装置中：所述基极还包括设置在所述第三掺杂元件上方的第六掺杂元件；所述第六掺杂元件具有所述第二掺杂极性；所述第六掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级；以及另一pn结形成在所述第四掺杂元件和所述第六掺杂元件之间。

[0010] 在该装置中：所述第一掺杂极性是p型掺杂极性；并且所述第二掺杂极性是n型掺杂极性。

[0011] 在该装置中，所述集电极和所述基极均设置在隐埋层上方，所述隐埋层具有所述第二掺杂极性。

[0012] 在该装置中，所述基极具有为环型、带型、点型以及浮置型中的一种的拾取器类型。

[0013] 在该装置中：第一距离从所述pn结延伸到所述集电极的区域中；第二距离从所述pn结延伸到所述发射极的区域中；并且调节所述第一距离和所述第二距离，从而使得所述BJT器件的击穿电压、导通电压以及保持电压基本上相同。

[0014] 在该装置中，所述发射极和所述集电极通过电介质隔离结构分离。

[0015] 在该装置中，所述装置是静电放电(ESD)保护器件，并且所述ESD器件与集成电路(IC)芯片内部的电路电耦合。

[0016] 根据本发明的另一方面，提供了一种静电放电(ESD)保护器件，包括：衬底；双极结型晶体管(BJT)器件的集电极部件，形成在所述衬底中，其中，以使所述集电极部件接近所述衬底的表面的部分比所述集电极部件远离所述衬底的表面的部分更重掺杂的方式来渐进地掺杂所述集电极部件；所述BJT器件的基极部件，形成在所述衬底中，所述基极部件与所述集电极部件形成第一pn结；以及所述BJT器件的发射极部件，形成在所述基极部件上，所述发射极部件与所述基极部件形成第二pn结；其中，与所述集电极部件和所述发射极部件相反地掺杂所述基极部件。

[0017] 在该ESD保护器件中，所述集电极部件包括在所述衬底的表面处形成的重掺杂区。

[0018] 在该ESD保护器件中，所述集电极部件还包括在所述重掺杂区下方形成的附加掺杂区，与所述重掺杂区相比更少地掺杂所述附加掺杂区。

[0019] 在该ESD保护器件中，所述集电极部件还包括高压阱，与所述附加掺杂区相比更少地掺杂所述高压阱。

[0020] 在该ESD保护器件中，所述基极部件包括高压阱和形成在所述高压阱上方的掺杂区，与所述掺杂区相比更少地掺杂所述高压阱。

[0021] 在该ESD保护器件中：所述第一pn结由所述集电极部件和所述高压阱形成；并且所述第二pn结由所述基极部件和所述掺杂区形成。

[0022] 在该ESD保护器件中，所述集电极部件和所述基极部件均形成在隐埋阱上方，与所述集电极部件相反地掺杂所述隐埋阱。

[0023] 在该ESD保护器件中，调节所述第一p-n结的位置，从而使得所述BJT器件的导通电压、击穿电压以及保持电压基本上相等。

[0024] 根据本发明的又一方面，一种静电放电(ESD)保护器件，包括：双极结型晶体管(BJT)器件，所述BJT器件包括：第一pn界面，由所述BJT器件的集电极和所述BJT器件的基极形成，所述集电极包括均具有相同的掺杂极性但具有不同的掺杂浓度等级的多个掺杂部件，所述基极相对于所述集电极横向设置并包括一个或多个掺杂部件；以及第二pn界面，由所述BJT器件的所述基极和发射极形成，所述发射极相对于所述基极竖向设置并包括形成在所述基极上方的掺杂部件，所述发射极的掺杂浓度等级高于位于其下方的所述基极的掺杂浓度等级；其中：所述基极的掺杂部件的掺杂极性与所述集电极和所述发射极的掺杂部件的掺杂极性相反；并且所述BJT器件的导通电压、击穿电压和保持电压分别与所述BJT器件的布局参数相关联。

[0025] 在该ESD保护器件中，控制所述布局参数，从而使得所述BJT器件的所述导通电压、所述击穿电压以及所述保持电压具有基本相同的值。

[0026] 在该ESD保护器件中，所述布局参数包括以下参数中的至少一个：从所述第一pn界面至所述集电极中的一个掺杂部件测量的第一距离；以及从所述第一pn界面至所述基极中的一个掺杂部件测量的第二距离。

附图说明

[0027] 当阅读附图时，根据下面的详细描述更好地理解本发明的多个方面。需要强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清楚，各种部件的尺寸可以被随意增大或减小。

[0028] 图1是IC芯片的简化结构图。

[0029] 图2至图11是根据本发明的各个方面的半导体器件的不同实施例的简化截面图。

[0030] 图12至图17是根据本发明的各个方面的半导体器件的不同实施例的简化俯视图。

[0031] 图18至图19是示出各种类型的ESD保护器件的I-V关系的曲线图。

具体实施方式

[0032] 应该理解，下面的公开内容提供了用于实现本发明的不同特征的多个不同实施例或实例。下面描述了部件和布置的特定实例，以简化本发明。当然，这些仅是实例，而用于限制。而且，下面的描述中的在第二部件上方或上形成第一部件可以包括其中第一部件和第二部件以直接接触的方式形成的实施例，并且可以包括其中另外的部件可以形成介于第一部件和第二部件之间从而使得第一部件和第二部件不直接接触的实施例。为了简要和清楚，可以以不同的比例任意绘制各种部件。

[0033] 静电放电(ESD)事件的原因很多。例如，可以仅由通常通过两种材料接触然后分离生成的静电引起ESD事件。诸如梳理头发或在地毯上行走之类的日常任务可以是静电的来源。作为另一个实例，静电感应也可以引起ESD事件。当电浮置导电物体和带电物体相互接近地放置时，会产生静电感应。

[0034] 当引起ESD事件时，ESD事件可以导致非常大的电流流经IC芯片，这会潜在地损坏IC芯片上的内部电路。为了保护IC芯片上的内部电路，将各种类型的ESD保护器件用于在ESD事件期间将电流从内部电路转移走。一种类型的ESD保护器件包括动态触发的金

属氧化物半导体 (MOS) 器件 (也称为 RC-MOS ESD 器件)。然而,这些被触发的 MOS ESD 保护器件通常占用很大的有价值的芯片面积,并且没有最好地装配以处理高压技术节点或噪声应用。另一种类型的 ESD 保护器件包括击穿模式器件。这些器件可以基于 NMOS 晶体管、双极结型晶体管 (BJT) 或者可控硅整流器 (SCR)。与 RC-MOS ESD 器件相比较,击穿模式器件一般具有较小的芯片面积消耗以及降低的泄露性能。然而,现有的击穿模式 ESD 保护器件缺乏可调节性,并且不能满足设计窗口规范限制。

[0035] 根据本发明的各个方面,提供了一种改进的 ESD 保护器件,该 ESD 保护器件提供较小的芯片面积效果、由布局调节的器件特性、较宽的调节范围以及无锁定 (latch-up free) 特性。

[0036] 图 1 示出了 IC 芯片 100 的简化结构图。IC 芯片包括内部电路 110。该内部电路可以包括存储电路、逻辑电路、模拟电路、高频电路、主电路和其他适当的电子电路。这些电路可以使用诸如晶体管、电容器以及电感器的多个无源部件以及诸如 P 沟道场效应晶体管 (pFET)、N 沟道 FET (nFET)、金属氧化物半导体场效应晶体管 (MOSFET) 或者互补金属氧化物半导体 (CMOS) 晶体管的有源部件来实现。

[0037] IC 芯片还包括一个或多个 ESD 保护器件 120。在本文所示的实施例中,每个 ESD 保护器件 120 都是击穿模式器件,并且可以包括 BJT 器件。在可选实施例中,ESD 保护器件 120 还可以包括其他类型的适当器件。一个或多个 ESD 保护器件 120 的输入电耦合至内部电路 110,使得这些 ESD 保护器件 120 可以利用内部电路 110 来旁路电流。内部电路 110 和 ESD 保护器件 120 中的一个或多个都可以电耦合至电源线 (例如, VDD) 以及地线 (例如, VSS)。一些 ESD 保护器件 120 还可以与一个或多个输入 / 输出 (I/O) 器件 130 并行耦合。如图 1 所示,这些 I/O 器件 130 中的一些和这些 ESD 保护器件 120 中的一些还可以电耦合至 I/O 焊盘 140。

[0038] 在 IC 芯片的正常工作期间 (即,无 ESD 环境),ESD 保护器件 120 可以截止,所以其存在可以有效地被内部电路忽略。但是,当发生 ESD 事件时,ESD 保护器件 120 导通,并且将输入电流从内部电路 110 转移走。

[0039] 图 2 至图 11 是根据本发明的各个方面的 ESD 保护器件 120 的不同实施例的示意性部分截面侧视图。出于清楚和一致性的原因,在图 2 至图 7 的所有附图中,将这些实施例中的相似部件标记为相同。还应该理解,为了简化,本文中的截面图仅示出了 ESD 保护器件的一部分,并且 ESD 保护器件可以包括这里没有示出的附加部件。

[0040] 参考图 2,ESD 保护器件 120A 包括衬底 200。衬底 200 可以具有取决于本领域已知的设计要求的各种掺杂结构。在所示的实施例中,衬底 200 包括晶体硅材料。可选地,衬底 200 还可以包括诸如锗和金刚石的其他元素半导体。此外,在一些实施例中,衬底 200 可以包括化合物半导体和 / 或合金半导体。

[0041] ESD 保护器件 120A 包括在衬底 200 中形成的隐埋层 210。隐埋层 210 还可以被称为深阱。可以通过本领域已知的一种或多种离子注入工艺形成隐埋层 210,其中,多个掺杂剂离子注入衬底 200 中。在所示的实施例中,利用诸如砷、磷或者锑的 n 型掺杂剂掺杂隐埋层 210。因此,隐埋层 210 也可以被称为 n 型隐埋层 (NBL) 或者深 n 阵 (DNW)。在一些实施例中,隐埋层 210 的掺杂浓度在大约 1.0×10^{17} 离子 / 立方厘米 (ions/cm^3) 至大约 1.0×10^{21} 离子 / 立方厘米的范围内。然而,应该理解,本文中所引用的值仅仅是实例,并且在不同实

施例中可以改变。

[0042] ESD 保护器件 120A 包括在隐埋层 210 上方形成的高压阱 220。高压阱 220 可以由本领域已知的一种或多种离子注入工艺形成, 其中, 多个掺杂剂离子注入到衬底 200 位于隐埋层 210 上方的区域。高压阱 220 掺杂有与隐埋层 210 相同类型的掺杂剂, 并且具有与隐埋层 210 相同的掺杂极性。所以, 在所示的实施例中, 高压阱 220 是 n 型高压阱, 从而也可以称为高压 n 阵 (HVNW)。在一些实施例中, 高压阱 220 的掺杂浓度等级在大约 1.0×10^{15} 离子 / 立方厘米至大约 1.0×10^{18} 离子 / 立方厘米的范围内。但是, 应该理解, 本文中所引用的值仅是实例, 并且在不同实施例中可以改变。

[0043] ESD 保护器件 120A 包括在隐埋层 210 上方形成的高压阱 230 和 231。高压阱 230 和 231 形成在高压阱 220 的相对侧。高压阱 230 与 231 可以由本领域已知的一种或多种离子注入工艺形成, 其中, 多个掺杂剂离子注入衬底 200 位于隐埋层 210 上方的区域。高压阱 230 与 231 掺杂有与隐埋层 210 (或者高压阱 220) 不同类型的掺杂剂, 并且具有与隐埋层 210 (或者高压阱 220) 相反的掺杂极性。因此, 在所示的实施例中, 高压阱 230 与 231 是 p- 型高压阱, 从而也可以称为高压 p 阵 (HVPW)。在一些实施例中, 高压阱 230 与 231 的掺杂浓度等级在大约 1.0×10^{15} 离子 / 立方厘米至大约 1.0×10^{18} 离子 / 立方厘米的范围内。

[0044] ESD 保护器件 120A 包括在 HVNW 220 上方形成的掺杂区 240。可以由本领域已知的一种或多种离子注入工艺形成掺杂区 240。掺杂区 240 掺杂有与 HVNW 220 相同类型的掺杂剂。因此, 在所示的实施例中, 掺杂区 240 是 n- 型区。掺杂区 240 的掺杂浓度等级明显高于 HVNW 220 的掺杂浓度等级, 例如, 大约为 HVNW 220 的掺杂浓度等级的 5 至 100 倍。在一些实施例中, 掺杂区 240 的掺杂浓度等级在大约 5.0×10^{15} 离子 / 立方厘米至大约 1.0×10^{20} 离子 / 立方厘米的范围内。然而, 应该理解, 本文中所引用的值仅是实例, 并且在不同实施例中可以改变。

[0045] ESD 保护器件 120A 包括分别在 HVPW 230 与 231 上方形成的掺杂区 250 与 251。掺杂区 250 与 251 可以由本领域已知的一种或多种离子注入工艺形成。掺杂区 250 与 251 掺杂有与 HVPW 230 与 231 相同 (或者与 HVNW 220 相反) 类型的掺杂剂。因此, 在所示的实施例中, 掺杂区 250 与 251 是 p- 型区。掺杂区 250 与 251 的掺杂浓度等级明显高于 HVPW 230 与 231 (或者 HVNW 220) 的掺杂浓度等级, 例如, 大约为 HVPW 230 与 231 (或者 HVNW 220) 的掺杂浓度等级的 5 至 100 倍。在一些实施例中, 掺杂区 250 与 251 的掺杂浓度等级在大约 5.0×10^{15} 离子 / 立方厘米至大约 1.0×10^{20} 离子 / 立方厘米的范围内。然而, 应该理解, 本文中所引用的值仅仅是实例, 并且在不同实施例中可以改变。

[0046] 尽管图 2 仅示出了一个 HVNW 220 和两个 HVPW 230 与 231, 但是应该理解, ESD 保护器件 120A 可以包括本文中没有示出的附加的 HVNW 或者 HVPW。例如, ESD 保护器件 120A 可以包括邻近 HVPW 230 或者邻近 HVPW 231 的附加的 HVNW。换言之, HVNW 和 HVPW 可以以交替或者交叉方式进行配置。对于掺杂区 240 和 250 与 251 来说也是一样的。

[0047] ESD 保护器件 120A 还包括分别在掺杂区 240 和 250 与 251 上方形成的重掺杂区 260 和 270 与 271。重掺杂区 260 和 270 与 271 可以由本领域已知的一种或多种离子注入工艺形成。重掺杂区 260 和 270 与 271 可以掺杂有与 HVPW 230 与 231 相同 (或者与 HVNW 220 相反) 类型的掺杂剂。因此, 在所示的实施例中, 重掺杂区 260 和 270 与 271 是 p- 型区。重掺杂区 260 和 270 与 271 的掺杂浓度等级高于掺杂区 240 和 250 与 251 的掺杂浓度

等级。在一些实施例中，重掺杂区 260 和 270 与 271 的掺杂浓度等级在大约 1×10^{20} 离子 / 立方厘米至大约 1×10^{23} 离子 / 立方厘米的范围内。然而，应该理解，本文中所述的值仅为实例，并且在不同实施例中可以改变。重掺杂区 260 与其下方的掺杂区 240 形成了 pn 结。

[0048] 还应该理解，在其他实施例中，各种阱和区可以具有改变的掺杂极性。换言之，p 型区可以被形成为 n 型区，相反，n 型区可以被形成为 p 型区。作为实例，在这些其他实施例中，HVPW 将变为 HVNW，并且 HVNW 将变为 HVPW。

[0049] 重掺杂区 260 可以被认为是 BJT 器件的发射极部件。掺杂阱 230 以及掺杂区 250 和 270 可以被统一认为是 BJT 器件的集电极部件。类似地，掺杂阱 231 以及掺杂区 251 和 271 可以被统一视为不同 BJT 器件的另一个集电极部件。在一些实施例中，集电极部件可以“共享”发射极部件。

[0050] 掺杂阱 220 和掺杂区 240 是 BJT 器件的基极部件的多个部分。基极部件还包括具有与区域 260 以及 270 与 271 相反的掺杂极性的重掺杂区。因此，在图 2 所示的实施例中，基极部件包括 n 型重掺杂区（在图 2 未示出）。图 2 中所示的 BJT 器件是 pnp 型 BJT 器件，因为其集电极和发射极部件是 p 型器件，并且其基极部件是 n 型器件。在可选实施例中，可以通过改变以上论述的各个元件的掺杂极性来形成 npn 型 BJT 器件。应该理解，可以使用 CMOS 兼容的制作工艺来形成 BJT 器件的不同元件。

[0051] ESD 保护器件 120A 还包括将掺杂区 240 和 250 与 251 以及重掺杂区 260 和 270 与 271 相互分离的隔离结构 280 至 282。在一些实施例中，隔离结构 280 至 282 均包括浅沟槽隔离 (STI) 器件，该器件可以通过在衬底 200 中蚀刻凹槽然后利用介电材料填充这些凹槽形成。介电材料可以包括氧化硅、氮化硅、氧氮化硅、掺氟化物的硅酸盐 (FSG) 和 / 或本领域已知的低 k 介电材料。在其他实施例中，隔离结构 280 至 282 可以包括不同类型的隔离器件，诸如，深沟槽隔离 (DTI) 器件或者其他适当的器件。应该理解，隔离结构 280 至 282 可以包括由本领域当前已知的或者随后开发的任何方法形成的任何类型的隔离结构。

[0052] 应该理解，以上描述 ESD 保护器件 120A 的各种元件的次序并不表示制造这些元件的次序。例如，掺杂区 250 不需要在形成掺杂区 240 之后才被形成。或者作为另一个实例，在形成掺杂区 240 和 250 与 251 之前，可以形成隔离结构 280 至 282。在任何情况下，可以调整或者改变形成这些元件的特定次序，以适合设计要求和制造需要。

[0053] 界面 290 形成在掺杂区 220 和掺杂区 230 之间的 p/n 结处，并且界面 291 形成在掺杂区 220 和掺杂区 231 之间的 p/n 结处。界面 290 与 291 中的每一个界面也可以被认为是相关 BJT 器件的基极部件和集电极部件之间的 p/n 结界面。掺杂区 240 分别与界面 290 和 291 间隔距离 300 和 301。在本文中所论述的实施例中，距离 300 和 301 可以基本相同。在其他实施例中，距离 300 与 301 可以相互不同。掺杂区 250 与界面 290 间隔距离 310，并且掺杂区 251 与界面 291 间隔距离 311。在本文中所讨论的实施例中，距离 310 和 311 可以基本相同。在其他实施例中，距离 310 与 311 可以相互不同。另外，在一些实施例中，距离 300 与 301 以及 310 与 311 都可以基本相等。

[0054] 距离 300 与 301 以及 310 与 311 的长度可以通过相关的光刻参数来调节，例如，用于形成掺杂区 220、230 与 231、240 以及 250 与 251 的注入掩模的尺寸。在一些实施例中，距离 300 与 301 以及 310 与 311 在大约 0 至大约 7 微米的范围内。

[0055] 距离 300 与 301 以及 310 与 311 可以分别独立进行调节，以达到用于相关联的 BJT

器件的导通电压的期望值（也称为阈值电压）、BJT 器件的击穿电压的期望值以及 BJT 器件的保持电压的期望值。随后将参考图 18 更具体地论述这些电压。在一些实施例中，可以调节距离 300 与 301（或者距离 310 与 311），从而使得由横向雪崩击穿生成的电流来自触发相关联的 BJT 器件。在这种情况下，导通电压、击穿电压以及保持电压的值基本互相相等。换言之，导通电压基本上等于击穿电压，而击穿电压基本等于保持电压。在一些实施例中，导通电压、击穿电压以及保持电压相互差异在数毫伏或者数十毫伏的范围内。所以，本文中所公开的实施例允许通过调节布局参数来改变器件特性。

[0056] 图 3 是 ESD 保护器件 120B 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120B 在很多方面类似于 ESD 保护器件 120A。例如，ESD 保护器件 120B 包括隐埋层 210、掺杂阱 220 和 230 与 231、掺杂区 240、重掺杂区 260 和 270 与 271、以及隔离结构 280 至 282。但是与 ESD 保护器件 120A 不同，ESD 保护器件 120B 不具有掺杂区 250 与 251。因此，尽管发射极和基极部件对于 ESD 保护器件 120B 来说保持基本相同，但是现在，每个集电极部件包括阱 230 和重掺杂区 270（或者阱 231 和重掺杂区 271），但不包括掺杂区 250 与 251。

[0057] 用于 ESD 保护器件 120B 的基极部件和集电极部件之间的界面 290 与 291 可以保持基本不变，因此距离 300 与 301 可以保持相同。然而，现在测量分别从界面 290 与 291 进入掺杂阱 230 与 231 内部的区域的距离 310 与 311。换言之，距离 310 与 311 可以大于距离 300 与 301。较短距离 300 与 301 是对于相关联的 BJT 器件的导通电压、击穿电压以及保持电压的值的更多的决定因素（与较长的距离 310 与 311 相比）。因此，基本上可以基于距离 300 或 301 的长度来选择导通电压、击穿电压以及保持电压的期望值。

[0058] 图 4 是 ESD 保护器件 120C 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120C 在很多方面类似于 ESD 保护器件 120A。例如，ESD 保护器件 120C 包括隐埋层 210、掺杂阱 220 和 230 与 231、掺杂区 250 与 251、重掺杂区 260 和 270 与 271、以及隔离结构 280 至 282。但是，不同于 ESD 保护器件 120A，ESD 保护器件 120C 不具有掺杂区 240。因此，尽管用于 ESD 保护器件 120C 的集电极和发射极部件保持基本相同，但是现在，基极部件包括阱 220 而不包括掺杂区 240。

[0059] 用于 ESD 保护器件 120C 的基极部件和集电极部件之间的界面 290 与 291 可以保持基本相同，因此距离 310 和 311 可以保持相同。然而，现在测量从界面 290 与 291 进入掺杂阱 220 内部的区域的距离 300 与 301。换言之，距离 300 与 301 可以大于距离 310 与 311。较短距离 310 与 311 是用于相关联的 BJT 器件的导通电压、击穿电压以及保持电压的值的更多决定因素（与较长的距离 300 与 301 相比较）。因此，可以大致基于距离 310 或 311 的长度来选择用于导通电压、击穿电压以及保持电压的期望值。

[0060] 图 5 是 ESD 保护器件 120D 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120D 在很多方面类似于 ESD 保护器件 120A。例如，ESD 保护器件 120D 包括掺杂阱 220 和 230 与 231、掺杂区 240 和 250 与 251、重掺杂区 260 和 270 与 271 以及隔离结构 280 至 282。但是不同于 ESD 保护器件 120A，ESD 保护器件 120D 不具有隐埋层 210。ESD 保护器件 120D 的基极部件、发射极部件以及集电极部件可以保持分别与 ESD 保护器件 120A 的相应部件基本相同。

[0061] 图 6 是 ESD 保护器件 120E 的可选实施例的概略局部截面图。ESD 保护器件 120E 在很多方面类似于 ESD 保护器件 120B。例如，ESD 保护器件 120E 包括掺杂阱 220 和 230 与

231、掺杂区 240、重掺杂区 260 和 270 与 271、以及隔离结构 280 至 282。但是不同于 ESD 保护器件 120B, ESD 保护器件 120E 不具有隐埋层 210。ESD 保护器件 120E 的基极部件、发射极部件、以及集电极部件可以保持分别与 ESD 保护器件 120B 的相应部件基本相同。

[0062] 图 7 是 ESD 保护器件 120F 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120F 在很多方面类似于 ESD 保护器件 120C。例如, ESD 保护器件 120F 包括掺杂阱 220 和 230 与 231、掺杂区 250 与 251、重掺杂区 260 和 270 与 271、以及隔离结构 280 至 282。但是不同于 ESD 保护器件 120C, ESD 保护器件 120F 不具有隐埋层 210。ESD 保护器件 120F 的基极部件、发射极部件、以及集电极部件可以保持分别与 ESD 保护器件 120C 的相应部件基本相同。

[0063] 图 8 是 ESD 保护器件 120G 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120G 在很多方面类似于 ESD 保护器件 120A。例如, ESD 保护器件 120G 包括隐埋层 210、掺杂阱 220、掺杂区 240 和 250 与 251、重掺杂区 260 和 270 与 271、以及隔离结构 280 至 282。但是不同于 ESD 保护器件 120A, ESD 保护器件 120G 不具有掺杂阱 230 与 231。ESD 保护器件 120G 的基极部件包括掺杂阱 220 和掺杂区 240。ESD 保护器件 120G 的发射极部件包括重掺杂区 260。ESD 保护器件 120G 的集电极部件包括掺杂区 250 和 270(或者掺杂区 251 和 271)。

[0064] 图 9 是 ESD 保护器件 120H 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120H 在很多方面类似于 ESD 保护器件 120G。例如, ESD 保护器件 120H 包括掺杂阱 220、掺杂区 240 和 250 与 251、重掺杂区 260 和 270 与 271 以及隔离结构 280 至 282。但是不同于 ESD 保护器件 120G, ESD 保护器件 120H 不具有隐埋层 210。ESD 保护器件 120H 的基极部件包括掺杂阱 220 和掺杂区 240。ESD 保护器件 120H 的发射极部件包括重掺杂区 260。ESD 保护器件 120H 的集电极部件包括掺杂区 250 和 270(或者掺杂区 251 和 271)。

[0065] 图 10 是 ESD 保护器件 120I 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120I 在很多方面类似于 ESD 保护器件 120A。例如, ESD 保护器件 120I 包括隐埋层 210、掺杂阱 230 与 231、掺杂区 240 和 250 与 251、重掺杂区 260 和 270 与 271 以及隔离结构 280 至 282。但是不同于 ESD 保护器件 120A, ESD 保护器件 120I 不具有掺杂阱 220。ESD 保护器件 120I 的基极部件包括掺杂区 240。ESD 保护器件 120I 的发射极部件包括重掺杂区 260。ESD 保护器件 120I 的集电极部件包括掺杂阱 230 和掺杂区 250 和 270(或者掺杂阱 231 以及掺杂区 251 和 271)。

[0066] 图 11 是 ESD 保护器件 120J 的可选实施例的示意性部分截面侧视图。ESD 保护器件 120J 在很多方面类似于 ESD 保护器件 120D。例如, ESD 保护器件 120J 包括掺杂阱 230 与 231、掺杂区 240 和 250 与 251、重掺杂区 260 和 270 与 271 以及隔离结构 280 至 282。但是,不同于 ESD 保护器件 120D, ESD 保护器件 120J 不具有掺杂阱 220。ESD 保护器件 120J 的基极部件包括掺杂阱 240。ESD 保护器件 120J 的发射极部件包括重掺杂区 260。ESD 保护器件 120J 的集电极部件包括掺杂阱 230 和掺杂区 250 和 270(或者掺杂阱 231 以及掺杂区 251 和 271)。掺杂阱 240 形成在衬底 200 的多个部分上方来代替形成在掺杂阱 220 上。

[0067] 应该理解,提供图 2 至 11 所示的 ESD 保护器件 120 的各种实施例仅作为实例,而不用于限制。根据设计要求和制造需要,在可选实施例中,ESD 保护器件可以具有与本发明的主旨一致的不同结构。

[0068] 图 12 是根据本发明的实施例的 ESD 保护器件 400A 的一部分的示意性部分俯视图。ESD 保护器件 400A 基本类似于 ESD 保护器件 120，并且可以根据图 2 至 11 的截面图所示的 ESD 保护器件 120 的任意实施例来实现。为了提供实例，图 12 所示的 ESD 保护器件 400A 通过图 2 所示的 ESD 保护器件 120A 来实现。出于清楚和一致性的原因，ESD 保护器件 120A 和 400A 的相似部件在图 2 和图 12 中标记为相同。

[0069] ESD 保护器件 400A 包括在衬底 200 上方形成的发射极部件 410、集电极部件 420 以及基极部件 430。如以上参考图 2 所论述的，发射极部件 410 和集电极部件 420 相互交叉或者以交替的方式设置。每个发射极部件 410 都包括重掺杂区 260。基极部件 430 包括掺杂阱 220、掺杂区 240 以及重掺杂区 450。重掺杂区 260 具有比掺杂区 220 和掺杂区 240 更高的掺杂浓度等级，并且掺杂区 240 具有比掺杂阱 220 更高的掺杂浓度等级。如图 12 所示，在俯视图中，掺杂区 240（基极部件 430 的部分）围绕重掺杂区 260（即，发射极部件 410），并且掺杂区 220（即，基极部件 430 的部分）围绕掺杂区 240。

[0070] 每个集电极部件 420 都包括掺杂阱 230、掺杂区 250 以及重掺杂区 270。在集电极部件 420 的这些元件中，重掺杂区 270 具有最高的掺杂浓度等级，掺杂阱 230 具有最低的掺杂浓度等级，并且掺杂区 250 具有中等的掺杂浓度等级（大于掺杂阱 230 并且小于重掺杂区 270）。如图 12 所示，在俯视图中，掺杂区 250 围绕重掺杂区 270，并且掺杂阱 230 围绕掺杂区 250。

[0071] 掺杂阱 220 和 230 具有相反的掺杂极性，并且掺杂区 240 和 260 具有相反的掺杂极性。掺杂阱 220 和掺杂区 240 具有相同的掺杂极性，并且掺杂阱 230 和掺杂区 250 具有相同的掺杂极性。重掺杂区 260 和 270 具有与掺杂阱 230 和掺杂区 250 相同的掺杂极性、但是与掺杂阱 220 和掺杂区 240 相反的掺杂极性。在所示的实施例中，掺杂阱 220 和掺杂区 240 是 n- 型掺杂极性的，而掺杂阱 230、掺杂区 250、以及重掺杂区 260 和 270 全都是 p- 型掺杂极性的。

[0072] 发射极部件 410、集电极部件 420 以及基极部件 430 的多个部分形成在隐埋层 210 上方（因此，在俯视图中，由隐埋层 210 围绕）。隐埋层 210 具有与掺杂阱 220 和掺杂区 240 相同的掺杂极性。因此，在图 12 所示的实施例中，隐埋层 210 是 n- 型掺杂极性的。

[0073] 基极部件 430 的重掺杂区 450 具有与掺杂阱 220 和掺杂区 240 相同的掺杂极性，但是具有比掺杂阱 220 和掺杂区 240 更高的掺杂浓度等级。在图 12 的俯视图中，重掺杂区 450 被成形为围绕发射极部件 410 和集电极部件 420 的近似矩形的环。可以通过环状重掺杂区 450 建立基极部件 430 和外部器件之间的电连接。因此，图 12 所示的实施例可以被称为具有“环型”基极拾取器 (base pickup) 的 ESD 保护器件。

[0074] 图 13 是根据本发明的另一实施例的 ESD 保护器件 400B 的一部分的示意性部分俯视图。除了基极部件的重掺杂区 450 被成形为位于发射极部件 410 和集电极部件 420 旁边的“条带”而不是位于它们周围的“环”之外，ESD 保护器件 400B 类似于 ESD 保护器件 400A。可以通过带状重掺杂区 450 建立基极部件 430 和外部器件之间的电连接。因此，图 13 所示的实施例可以被称为具有“带型”基极拾取器的 ESD 保护器件。

[0075] 图 14 是根据本发明的另一实施例的 ESD 保护器件 400C 的一部分的示意性部分俯视图。除了基极部件的重掺杂区 450 在发射极部件 410 和集电极部件 420 之间形成单个“条带”之外，ESD 保护器件 400C 类似于 ESD 保护器件 400B。可以通过条带状重掺杂区 450

建立基极部件 430 和外部器件之间的电连接。因此,图 14 所示的实施例可以被称为具有可选“条带型”基极拾取器的 ESD 保护器件。

[0076] 图 15 是根据本发明的又一个实施例的 ESD 保护器件 400D 的一部分的示意性部分俯视图。除了基极部件的重掺杂区 450 在发射极部件 410 和集电极部件 420 的不同侧形成两个“条带”之外,ESD 保护器件 400D 类似于 ESD 保护器件 400B。图 15 中的条带(即,掺杂区 450)相对于图 13 中的条带被旋转了 90 度。可以通过带状重掺杂区 450 建立基极部件 430 和外部器件之间的电连接。因此,图 15 所示的实施例可以被称为具有又一可选“条带型”基极拾取器的 ESD 保护器件。

[0077] 图 16 是根据本发明的又一实施例的 ESD 保护器件 400E 的一部分的示意性部分俯视图。除了基极部件的重掺杂区 450 被成形为位于重掺杂区 260(即,发射极部件 410)中的“圆点”(或小正方形或矩形)之外,ESD 保护器件 400E 类似于 ESD 保护器件 400A。可以通过点状重掺杂区 450 建立基极部件 430 和外部器件之间的电连接。因此,图 16 所示的实施例可以被称为具有“点型”基极拾取器的 ESD 保护器件。

[0078] 图 17 是根据本发明的另一实施例的 ESD 保护器件 400F 的一部分的示意性部分俯视图。除了不存在重掺杂区 450 以外,ESD 保护器件 400F 类似于 ESD 保护器件 400A。因此,在图 17 所示的实施例中,基极部件 430 是电浮置的。因此,图 17 所示的实施例可以被称为具有“浮置”基极的 ESD 保护器件。

[0079] 图 18 是示出一些传统的击穿模式 ESD 保护器件的 I-V 特性的曲线图 500。但是,应该理解,并不是所有传统的击穿模式 ESD 保护器件都会呈现图 18 所示的特性,并且图 18 仅是一些传统的击穿模式 ESD 保护器件的特性的简化实例。

[0080] 参考图 18,曲线图 500 包括 X 轴(代表电压)和 Y 轴(代表电流)。两条竖直线 510 和 511 分别代表内部 IC 电路的老化电压(burn-in voltage)和击穿电压。这两个电压可以被认为是不能超过的规范限值。传统的 ESD 保护器件的 I-V 特性绘制在该曲线图上作为绘制曲线 520。绘制曲线 520 包括保持电压 V_h、导通电压 V_t(也称为阈值电压)以及击穿电压(用于 ESD 保护器件)BV。如曲线图 500 所示,ESD 保护器件保持截止,直到超过导通电压 V_t 为止。因此,当电压增大时,电流也增大。当超过击穿电压 BV 时,ESD 保护器件进入击穿模式,然后 ESD 器件导通。在保持电压处,由于 I-V 曲线具有正斜率,所以当电压增大时,电流再次迅速增大直到其达到 I_{t2} 处的电流限值为止。

[0081] 传统的 ESD 保护器件的一个问题是电压 V_h、V_t 以及 BV 之间的差异。由于这些电压之间的值偏差较大,所以存在以下可能:它们中的一个下降到内部电路的老化电压以下或者超过内部电路的击穿电压。换言之,ESD 保护器件的保持电压、导通电压以及击穿电压之间的较大差异意味着,ESD 保护器件可能会违反一个或多个规范限值或者落在一个或多个规范限值以外,这是不期望的,并且可能会导致 IC 芯片的故障或者损坏。另外,各个器件的老化电压、击穿电压以及保持电压也可能不同。因此,即使一个器件通过了规范(在规范限值以内),其他器件也可以落在规范限值以外。另外,如果 VDD 偶然大于保持电压 V_h,则可能会产生不期望的锁定效应。

[0082] 参考图 19,提供了曲线图 550,该曲线图示出了根据本发明的各个方面制造的示例性 ESD 保护器件的 I-V 特性。曲线图 550 还示出了作为规范限值的内部 IC 电路 511 的老化电压 510 和击穿电压。ESD 保护器件的 I-V 特性被示出为绘制曲线 560。如图所示,通

过调节布局参数（例如，图 2 所示的距离 300 和 310），保持电压 V_h 、击穿电压 BV 以及导通电压 V_t 之间的偏差基本上最小化。换言之，电压 V_h 、 BV 、以及 V_t 可以基本上相互相等。因此，更容易控制 ESD 保护器件的特性，以确保所有这些电压 V_h 、 V_t 以及 BV 都落入了规范限值（由于如果它们落入了规范限值，则其它的电压也更可能在规范限值内）。以这种方式，ESD 保护器件的调节范围大幅增大。电压 V_h 、 V_t 以及 BV 的调节范围现在几乎与规范限值 510 与 511 之间的偏差一样宽。由于增大的调节范围，所以不同类型的器件之间的不期望的变化不会导致故障。另外，如果 V_h 被调节为大于 VDD ，则将基本上消除锁定问题。

[0083] 本发明的一种宽泛形式涉及一种装置。该装置包括 BJT 器件。该 BJT 器件包括：集电极，设置在衬底中，该集电极包括第一掺杂元件和在第一掺杂元件上设置的第二掺杂元件，其中第一掺杂元件和第二掺杂元件分别具有第一掺杂极性，并且第二掺杂元件的掺杂浓度等级大于第一掺杂元件更高的掺杂浓度等级；基极，设置在衬底上并且邻近集电极，该基极包括：具有不同于第一掺杂极性的第二掺杂极性的第三掺杂元件，其中在第一掺杂元件和第二掺杂元件中的一个与第三掺杂元件之间形成 pn 结；以及发射极，设置在基极上方，该发射极包括具有第一掺杂极性的第四掺杂元件，其中第四掺杂元件的掺杂浓度等级大于第三掺杂元件的掺杂浓度等级。

[0084] 本发明的另一种宽泛形式涉及 ESD 保护器件。该 ESD 保护器件包括：衬底；双极结型晶体管 (BJT) 的集电极部件，形成在衬底中，其中逐渐掺杂集电极部件，从而使得集电极部件的较接近衬底表面的部分比集电极部件的距离衬底表面较远的部分被更重地掺杂；的 BJT 器件的基极部件，形成在衬底中，该基极部件与集电极部件形成第一 pn 结；以及 BJT 器件的发射极部件，形成在基极部件上，该发射极部件与基极部件形成第二 p-n 结；其中，与集电极部件和发射极部件相反地掺杂基极部件。

[0085] 本发明的又一种宽泛形式涉及 ESD 保护器件。该 ESD 保护器件包括 BJT 器件。该 BJT 器件包括双极结型晶体管 (BJT) 器件，该 BJT 器件包括：由 BJT 器件的集电极和 BJT 器件的基极形成的第一 pn 界面，该集电极包括多个掺杂部件，该多个掺杂部件均具有相同的掺杂极性但是不同的掺杂浓度等级，基极相对于集电极横向设置并且包括一个或多个掺杂部件；以及由 BJT 器件的发射极和基极形成的第二 pn 界面，该发射极相对于基极竖向设置并且包括在基极上方形成的掺杂部件，该发射极具有比其下方的基极更高的掺杂浓度等级；其中：基极的掺杂部件是与集电极和发射极的掺杂部件相反的掺杂极性的；并且 BJT 器件的导通电压、击穿电压以及保持电压均与 BJT 器件的布局参数相关联。

[0086] 上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解以下详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和 / 或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19