



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2024년01월22일
(11) 등록번호 10-2627594
(24) 등록일자 2024년01월17일

- (51) 국제특허분류(Int. Cl.)
G06F 1/28 (2006.01) G06F 1/26 (2006.01)
G06F 1/32 (2019.01)
- (52) CPC특허분류
G06F 1/28 (2013.01)
G06F 1/263 (2013.01)
- (21) 출원번호 10-2018-0111339
- (22) 출원일자 2018년09월18일
심사청구일자 2021년09월16일
- (65) 공개번호 10-2020-0032386
- (43) 공개일자 2020년03월26일
- (56) 선행기술조사문헌
JP2017501668 A
KR1020160142604 A
KR1020160046145 A

- (73) 특허권자
삼성전자주식회사
경기도 수원시 영통구 삼성로 129 (매탄동)
- (72) 발명자
한희석
경기도 용인시 수지구 광교마을로 2 (상현동, 광교경남아너스빌) 4303동 801호
- (74) 대리인
특허법인 고려

전체 청구항 수 : 총 10 항


심사관 : 신현상

(54) 발명의 명칭 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로

(57) 요약

본 발명은 제 1 전압 출력 회로, 제 2 전압 출력 회로 및 전압 검출 회로를 포함한다. 제 1 전압 출력 회로는 제 1 신호에 기초하여, 제 1 전압에 기초하는 제 1 출력 전압을 출력하거나 제 1 출력 전압을 출력하지 않는다. 제 2 전압 출력 회로는 제 2 신호에 기초하여, 제 2 전압에 기초하는 제 2 출력 전압을 출력하거나 제 2 출력 전압을 출력하지 않는다. 전압 검출 회로는 제 1 전압의 레벨이 기준 레벨보다 낮은 경우, 제 1 전압 출력 회로가 제 1 출력 전압을 출력하지 않도록 제 1 신호를 출력하고 제 2 전압 출력 회로가 제 2 출력 전압을 출력하도록 제 2 신호를 출력한다. 제 2 전압 출력 회로는 제 2 출력 전압이 제 1 전압의 레벨이 기준 레벨인 경우의 제 1 출력 전압의 레벨을 갖도록 제 2 출력 전압을 출력한다.

대표도 - 도6



(52) CPC특허분류
G06F 1/3206 (2019.01)

명세서

청구범위

청구항 1

제 1 신호에 기초하여, 제 1 전압에 기초하는 제 1 출력 전압을 출력하거나 상기 제 1 출력 전압을 출력하지 않도록 구성되는 제 1 전압 출력 회로;

제 2 신호에 기초하여, 제 2 전압에 기초하는 제 2 출력 전압을 출력하거나 상기 제 2 출력 전압을 출력하지 않도록 구성되는 제 2 전압 출력 회로; 및

상기 제 1 전압의 레벨이 기준 레벨보다 낮은 경우, 상기 제 1 전압 출력 회로가 상기 제 1 출력 전압을 출력하지 않도록 상기 제 1 신호를 출력하고 상기 제 2 전압 출력 회로가 상기 제 2 출력 전압을 출력하도록 상기 제 2 신호를 출력하도록 구성되는 전압 검출 회로를 포함하되,

상기 제 2 전압 출력 회로는 상기 제 2 출력 전압이 상기 제 1 전압의 상기 레벨이 상기 기준 레벨인 경우의 상기 제 1 출력 전압의 레벨을 갖도록 상기 제 2 출력 전압을 출력하는 전자 회로.

청구항 2

제 1 항에 있어서,

상기 제 2 전압 출력 회로는 제 2 출력 라인으로부터 출력 전압 라인으로 상기 제 2 출력 전압을 출력하고,

상기 제 2 전압 출력 회로는:

상기 제 2 출력 전압에 기초하는 피드백 전압의 레벨과 기준 전압의 레벨 사이의 차이를 증폭하여 제어 전압을 출력하는 증폭기; 및

상기 제어 전압에 기초하여, 상기 제 2 전압을 수신하여 상기 제 2 출력 전압을 출력하는 트랜지스터를 포함하고,

상기 기준 전압의 상기 레벨은 상기 기준 레벨에 기초하는 전자 회로.

청구항 3

제 2 항에 있어서,

상기 기준 전압 및 상기 피드백 전압은 각각 상기 증폭기의 반전 단자 및 비반전 단자로 입력되고,

상기 트랜지스터는 PMOS 트랜지스터인 전자 회로.

청구항 4

제 2 항에 있어서,

상기 기준 전압 및 상기 피드백 전압은 각각 상기 증폭기의 비반전 단자 및 반전 단자로 입력되고,

상기 트랜지스터는 NMOS 트랜지스터인 전자 회로.

청구항 5

제 2 항에 있어서,

상기 피드백 전압은 상기 제 2 출력 라인과 제 3 전압 라인 사이에 직렬로 연결되는 제 1 저항 및 제 2 저항 사이의 노드의 전압인 전자 회로.

청구항 6

출력 전압 라인의 출력 전압의 레벨이 제 1 기준 레벨보다 높은 경우 제 1 전압에 기초하여 상기 출력 전압 라인으로 제 1 출력 전압을 출력하고, 상기 출력 전압의 상기 레벨이 상기 제 1 기준 레벨보다 낮은 경우 상기 제

1 출력 전압을 출력하지 않도록 구성되는 제 1 전압 출력 회로; 및

상기 출력 전압의 상기 레벨이 상기 제 1 기준 레벨보다 낮은 경우 제 2 전압에 기초하여 상기 출력 전압 라인으로 상기 제 1 기준 레벨을 갖는 제 2 출력 전압을 출력하도록 구성되는 제 2 전압 출력 회로를 포함하는 전자 회로.

청구항 7

제 6 항에 있어서,

상기 제 1 전압 출력 회로는 제 1 출력 라인으로부터 상기 출력 전압 라인으로 상기 제 1 출력 전압을 출력하도록 더 구성되고,

상기 제 1 전압 출력 회로는:

상기 제 1 전압의 레벨이 제 2 기준 레벨보다 높은 경우 제 1 신호를 출력하고, 상기 제 1 전압의 상기 레벨이 상기 제 2 기준 레벨보다 낮은 경우 제 2 신호를 출력하도록 구성되는 제 1 전압 검출 회로; 및

상기 제 1 신호에 기초하여 상기 제 1 출력 라인을 상기 출력 전압 라인으로 연결하고, 상기 제 2 신호에 기초하여 상기 제 1 출력 라인을 상기 출력 전압 라인으로부터 연결해제하는 제 1 스위치 회로를 포함하고,

상기 제 2 기준 레벨은 상기 제 1 기준 레벨에 기초하여 선택되는 전자 회로.

청구항 8

제 7 항에 있어서,

상기 제 2 전압 출력 회로는 제 2 출력 라인으로부터 상기 출력 전압 라인으로 상기 제 2 출력 전압을 출력하도록 더 구성되고,

상기 제 2 전압 출력 회로는:

상기 제 2 전압의 레벨이 제 3 기준 레벨보다 높은 경우 제 3 신호를 출력하고, 상기 제 2 전압의 상기 레벨이 상기 제 3 기준 레벨보다 낮은 경우 제 4 신호를 출력하도록 구성되는 제 2 전압 검출 회로; 및

상기 제 3 신호에 기초하여 상기 제 2 출력 라인을 상기 출력 전압 라인으로 연결하고, 상기 제 4 신호에 기초하여 상기 제 2 출력 라인을 상기 출력 전압 라인으로부터 연결해제하는 제 2 스위치 회로를 포함하고,

상기 제 3 기준 레벨은 상기 제 2 기준 레벨 이하인 전자 회로.

청구항 9

제 1 전압의 레벨이 기준 레벨보다 높은 경우 상기 제 1 전압에 기초하여 제 1 출력 전압을 출력하고 상기 제 1 전압의 상기 레벨이 상기 기준 레벨보다 낮은 경우 상기 기준 레벨보다 높은 레벨을 갖는 제 2 전압에 기초하여 제 2 출력 전압을 출력하도록 구성되는 전원 전환 회로; 및

상기 제 1 출력 전압 또는 상기 제 2 출력 전압을 공급받는 부하 회로를 포함하되,

상기 전원 전환 회로는 상기 제 2 출력 전압이 상기 제 1 출력 전압의 최소 레벨을 갖도록 동작하는 전자 회로.

청구항 10

제 9 항에 있어서,

상기 전원 전환 회로는 DDR5 DIMM(Dual IN-Line Memory Module)의 PMIC(Power Management Integrated Circuit)에 포함되는 전자 회로.

발명의 설명

기술 분야

본 발명은 전자 회로에 관한 것으로, 좀 더 상세하게는 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로에 관한 것이다.

[0001]

배경 기술

- [0002] 전자 장치는 외부 전원으로부터 수신되는 전압 또는 배터리로부터 공급되는 전압을 이용하여 동작한다. 일반적인 휴대용 전자 장치는 배터리로부터 공급되는 전압을 변환하여 내부 회로로 공급한다. 내부 회로는 변환된 전압을 이용하여 동작한다.
- [0003] 전자 장치들이 소형화되고 전자 장치들의 휴대성이 강조됨에 따라, 전자 장치에서 소비되는 전력을 줄이는 기술들이 요구된다. 이와 관련된 DVFS(Dynamic Voltage Frequency Scaling) 기술은 전자 장치의 내부 회로의 워크 로드(workload)에 따라 전자 장치의 동작 모드를 변경하여 전력 소모를 줄이는 것이다. 전자 장치의 동작 모드에 따라, 내부 회로로 공급되는 전압의 크기가 변경된다.
- [0004] 내부 회로로 공급되는 전압의 크기가 변하는 경우 내부 회로는 순간적으로 오동작할 수 있다. 따라서, 내부 회로로 안정적인 전압을 공급하는 것이 중요하다.

발명의 내용

해결하려는 과제

- [0005] 본 발명은 상술된 기술적 과제를 해결하기 위한 것으로서, 본 발명의 목적은복수의 전압을 수신하여 안정적인 전압을 출력하는 전자 회로를 제공하는 데 있다.

과제의 해결 수단

- [0006] 본 발명의 실시 예에 따른 전자 회로는 제 1 전압 출력 회로, 제 2 전압 출력 회로 및 전압 검출 회로를 포함할 수 있다. 제 1 전압 출력 회로는 제 1 신호에 기초하여, 제 1 전압에 기초하는 제 1 출력 전압을 출력하거나 제 1 출력 전압을 출력하지 않을 수 있다. 제 2 전압 출력 회로는 제 2 신호에 기초하여, 제 2 전압에 기초하는 제 2 출력 전압을 출력하거나 제 2 출력 전압을 출력하지 않을 수 있다. 전압 검출 회로는 제 1 전압의 레벨이 기준 레벨보다 낮은 경우, 제 1 전압 출력 회로가 제 1 출력 전압을 출력하지 않도록 제 1 신호를 출력하고 제 2 전압 출력 회로가 제 2 출력 전압을 출력하도록 제 2 신호를 출력할 수 있다. 제 2 전압 출력 회로는 제 2 출력 전압이 제 1 전압의 레벨이 기준 레벨인 경우의 제 1 출력 전압의 레벨을 갖도록 제 2 출력 전압을 출력할 수 있다.
- [0007] 전압 검출 회로는 제 1 전압의 레벨이 기준 레벨보다 높은 경우 제 1 전압 출력 회로가 제 1 출력 전압을 출력하도록 제 1 전압 출력 회로로 제 3 신호를 출력하고 제 2 전압 출력 회로가 제 2 출력 전압을 출력하지 않도록 제 2 전압 출력 회로로 제 4 신호를 출력할 수 있다.
- [0008] 제 1 전압 출력 회로는 제 1 신호에 기초하여 제 1 출력 라인을 출력 전압 라인으로부터 연결해제하고, 제 1 출력 라인으로부터 출력 전압 라인으로 제 1 출력 전압을 출력하기 위해 제 3 신호에 기초하여 제 1 출력 라인을 출력 전압 라인으로 연결할 수 있다.
- [0009] 제 2 전압 출력 회로는 제 2 출력 라인으로부터 출력 전압 라인으로 제 2 출력 전압을 출력하기 위해 제 2 신호에 기초하여 제 2 출력 라인을 출력 전압 라인으로 연결하고, 제 4 신호에 기초하여 제 2 출력 라인을 출력 전압 라인으로부터 연결해제할 수 있다.
- [0010] 트랜지스터는 제 2 출력 라인이 출력 전압 라인으로부터 연결해제되는 동안 제어 전압 및 제 2 전압에 기초하여 전류를 출력할 수 있다.
- [0011] 본 발명의 다른 실시 예에 따른 전자 회로는 제 1 전압 출력 회로 및 제 2 전압 출력 회로를 포함할 수 있다. 제 1 전압 출력 회로는 출력 전압 라인의 출력 전압의 레벨이 제 1 기준 레벨보다 높은 경우 제 1 전압에 기초하여 출력 전압 라인으로 제 1 출력 전압을 출력하고, 출력 전압의 레벨이 제 1 기준 레벨보다 낮은 경우 제 1 출력 전압을 출력하지 않을 수 있다. 제 2 전압 출력 회로는 출력 전압의 레벨이 제 1 기준 레벨보다 낮은 경우 제 2 전압에 기초하여 출력 전압 라인으로 제 1 기준 레벨을 갖는 제 2 출력 전압을 출력할 수 있다.
- [0012] 제 2 전압 출력 회로는 제 2 전압의 레벨이 제 3 기준 레벨보다 높은 경우 제 2 출력 전압이 제 2 기준 레벨을 갖도록 제 2 출력 전압을 조절할 수 있다.
- [0013] 제 2 전압 출력 회로는 제 2 전압의 레벨이 제 3 기준 레벨보다 높고 출력 전압의 레벨이 제 1 기준 레벨보다 낮은 경우 조절된 제 2 출력 전압을 출력할 수 있다.

- [0014] 제 2 전압 출력 회로는 출력 전압의 레벨이 제 1 기준 레벨보다 낮은 경우, 제 2 출력 전압의 레벨과 출력 전압의 레벨 사이의 차이에 기초하여 출력 전압 라인으로 전류를 출력할 수 있다.
- [0015] 제 2 전압 출력 회로는 출력 전압의 레벨이 제 1 기준 레벨보다 높은 경우 전류를 출력하지 않을 수 있다.
- [0016] 본 발명의 또 다른 실시 예에 따른 전자 회로는 전원 전환 회로 및 부하 회로를 포함할 수 있다. 전원 전환 회로는 제 1 전압의 레벨이 기준 레벨보다 높은 경우 제 1 전압에 기초하여 제 1 출력 전압을 출력하고 제 1 전압의 레벨이 기준 레벨보다 낮은 경우 기준 레벨보다 높은 레벨을 갖는 제 2 전압에 기초하여 제 2 출력 전압을 출력할 수 있다. 부하 회로는 제 1 출력 전압 또는 제 2 출력 전압을 공급받을 수 있다. 전원 전환 회로는 제 2 출력 전압이 제 1 출력 전압의 최소 레벨을 갖도록 동작할 수 있다.
- [0017] 전원 전환 회로는 부하 회로로 공급되는 전압이 제 1 출력 전압으로부터 제 2 출력 전압으로 변경되는 제 1 시간 구간 또는 제 2 출력 전압으로부터 제 1 출력 전압으로 변경되는 제 2 시간 구간에서 부하 회로로 공급되는 전압의 레벨의 변화가 감소되도록 제 2 출력 전압의 레벨을 조절할 수 있다.
- [0018] 전원 전환 회로는 제 1 스위치 회로 및 제 2 스위치 회로를 포함할 수 있다. 제 1 스위치 회로는 제 1 전압의 레벨이 기준 레벨보다 높은 경우 제 1 출력 전압이 출력되도록 동작할 수 있다. 제 2 스위치 회로는 제 1 전압의 레벨이 기준 레벨보다 낮은 경우 제 2 출력 전압이 출력되도록 동작할 수 있다.

발명의 효과

- [0019] 본 발명의 실시 예에 따르면, 전자 회로는 수신되는 전압의 크기가 변하는 경우에도 안정적인 전압을 출력할 수 있다. 전자 회로는 출력 전압을 공급하는 전원이 전환되는 시간 구간에서 발생하는 출력 전압의 크기 변화를 감소시킬 수 있다. 이에 따라, 전자 회로로부터 출력 전압을 공급받는 회로에서 발생하는 오동작이 감소될 수 있다.

도면의 간단한 설명

- [0020] 도 1은 몇몇 실시 예에 따른 전력 관리 회로를 포함하는 전자 시스템의 예시적인 구성을 보여주는 블록도이다.
- 도 2는 몇몇 실시 예에 따른 전력 관리 회로를 포함하는 전자 장치의 예시적인 구성을 보여주는 블록도이다.
- 도 3은 도 2의 전력 관리 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 4는 도 3의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 5는 전압들에 기초하여 전원 전환 회로로부터 출력되는 전압의 레벨 및 신호들의 파형들을 보여주는 그래프이다.
- 도 6은 도 3의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 7은 전압들에 따라 도 6의 전원 전환 회로로부터 출력되는 전압의 레벨 및 신호들의 파형들을 보여주는 그래프이다.
- 도 8은 도 6의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 9는 도 6의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 10은 도 8의 전원 전환 회로의 예시적인 동작을 설명하기 위한 흐름도이다.
- 도 11은 도 6의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 12는 도 6의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 13은 도 3의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 14는 도 13의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 15는 도 13의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 16은 도 13의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.
- 도 17은 도 13의 전원 전환 회로의 예시적인 구성을 보여주는 블록도이다.

도 18은 전압들에 따라 도 17의 전원 전환 회로로부터 출력되는 전압의 레벨 및 신호들의 파형들을 보여주는 그래프이다.

도 19는 도 17의 전원 전환 회로의 예시적인 동작을 설명하기 위한 흐름도이다.

발명을 실시하기 위한 구체적인 내용

- [0021] 이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
- [0022] 도 1은 몇몇 실시 예에 따른 전력 관리 회로(130)를 포함하는 전자 시스템(100)의 예시적인 구성을 보여주는 블록도이다.
- [0023] 전자 시스템(100)은 메인 프로세서(110), 워킹 메모리(120), 스토리지 장치(140), 통신 블록(150), 유저 인터페이스(160), 전력 관리 회로(130), 및 버스(170)를 포함할 수 있다. 예로서, 전자 시스템(100)은 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 웨어러블(Wearable) 장치, 비디오 게임기(Video Game Console), 서버, 전기 자동차, 가전기기 등과 같은 전자 장치들 중 하나일 수 있다.
- [0024] 메인 프로세서(110)는 전자 시스템(100)의 전반적인 동작들을 제어할 수 있고, 다양한 산술/논리 연산을 수행할 수 있다. 예로서, 메인 프로세서(110)는 하나 이상의 프로세서 코어를 포함하는 범용 프로세서, 전용 프로세서, 또는 어플리케이션 프로세서로 구현될 수 있다.
- [0025] 워킹 메모리(120)는 전자 시스템(100)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 워킹 메모리(120)는 메인 프로세서(110)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 예로서, 워킹 메모리(120)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous RAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
- [0026] 스토리지 장치(140)는 데이터를 저장할 수 있다. 예로서, 스토리지 장치(140)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 불휘발성 메모리를 포함할 수 있다. 예로서, 스토리지 장치(140)는 SSD(Solid State Drive), 카드 스토리지, 임베디드(Embedded) 스토리지 등과 같은 스토리지 매체를 포함할 수 있다.
- [0027] 통신 블록(150)은 전자 시스템(100)의 외부 장치/시스템과 통신하기 위해 다양한 무선/유선 통신 규약 중 적어도 하나를 지원할 수 있다. 유저 인터페이스(160)는 사용자와 전자 시스템(100) 사이의 통신을 중재하기 위해 다양한 입력/출력 인터페이스를 포함할 수 있다.
- [0028] 전력 관리 회로(130)는 전자 시스템(100)의 구성 요소들로 전압을 공급할 수 있다. 전력 관리 회로(130)는 외부 전원 및/또는 배터리로부터 전압을 수신할 수 있다. 전력 관리 회로(130)는 수신된 전압을 적절히 변환하여 전자 시스템(100)의 구성 요소들을 위한 변환된 전압을 출력할 수 있다.
- [0029] 버스(170)는 전자 시스템(100)의 구성 요소들 사이에서 통신 경로를 제공할 수 있다. 전자 시스템(100)의 구성 요소들은 버스(170)의 버스 포맷에 따라 데이터를 교환할 수 있다. 예로서, 버스 포맷은 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCIe(Peripheral Component Interconnect Express), M-PCIe(Mobile PCIe), SATA(Serial Advanced Technology Attachment), SAS(Serial Attached SCSI), NVMe(Nonvolatile Memory Express), UFS(Universal Flash Storage), DDR(Double Data Rate), LPDDR(Low Power DDR) 등의 다양한 인터페이스 규약 중 하나 이상을 포함할 수 있다.
- [0030] 전력 관리 회로(130)는 본 개시의 실시 예들에 따라 구현될 수 있다. 전력 관리 회로(130)는 외부 전원 및/또는 배터리로부터 수신되는 전압의 레벨이 변경되는 경우에도 전자 시스템(100)의 구성 요소들로 전압을 안정적으로 공급할 수 있다. 전력 관리 회로(130)와 관련된 예시적인 구성들 및 동작들이 도 2 내지 도 19를 참조하여 설명될 것이다.
- [0031] 아래의 설명들에서 전력 관리 회로(130)가 제공되지만, 본 개시는 여기에 한정되지 않는다. 실시 예들은 반도체 소자를 포함하는 어떠한 유형의 장치에서든 채용될 수 있다. 예로서, 실시 예들은 워킹 메모리(120)에 포함된 메모리를 위해 채용될 수 있다. 아래의 설명들은 더 나은 이해를 가능하게 하기 위해 제공되고, 본 발명을 한정하도록 의도되지 않는다.
- [0032] 도 2는 몇몇 실시 예에 따른 전력 관리 회로(1100)를 포함하는 전자 장치(1000)의 예시적인 구성을 보여주는 블

록도이다.

- [0033] 전자 장치(1000)는 전력 관리 회로(1100), 및 전자 회로들(1200, 1300, 1400, 1500)을 포함할 수 있다. 예로서, 전자 장치(1000)는 SIMM(Single In Line Memory Module), DIMM(Dual In Line Memory Module), 및 RIMM(Rambus In Line Memory Module) 등의 메모리 모듈에 대응할 수 있다. 특히, 전자 장치(1000)가 DDR5 DIMM에 포함되는 경우, 전력 관리 회로(1100)는 DDR5 DIMM에 장착되는 PMIC(Power Management Integrated Circuit)에 포함될 수 있다. 이 경우, 전자 회로들(1200, 1300, 1400, 1500)은 DDR5 DIMM에 장착된 메모리일 수 있으나, 본 발명은 이에 한정되지 않는다. 예로서, 전자 회로들(1200, 1300, 1400, 1500)은 도 1의 구성 요소들(110, 120, 140, 150, 160)에 포함될 수 있다.
- [0034] 전력 관리 회로(1100)는 외부 전원 및/또는 배터리로부터 전압들(V1, V2)을 수신할 수 있다. 전력 관리 회로(1100)는 수신된 전압들(V1, V2)을 적절히 변환하여 전압들(Va, Vb, Vc)을 출력할 수 있다. 전압들(Va, Vb, Vc)은 전자 회로들(1200, 1300, 1400, 1500)로 공급될 수 있다.
- [0035] 전자 회로들(1200, 1300, 1400, 1500)은 전압들(Va, Vb, Vc)에 기초하여 구동될 수 있다. 예로서, 전자 회로들(1200, 1300, 1400, 1500)이 메모리에 포함된 회로들인 경우, 전압들(Va, Vb, Vc)은 코어 전압(VDD), 펌프 전압(VPP), 및 워드라인 전압(VDDQ)일 수 있으나, 본 발명은 이에 한정되지 않는다.
- [0036] 전자 회로들(1200, 1300, 1400, 1500)의 워크 로드(workload)에 따라 전자 장치(1000)의 동작 모드가 변경될 수 있다. 동작 모드에 따라, 전자 회로들(1200, 1300, 1400, 1500)을 구동하기 위해 요구되는 전압들(Va, Vb, Vc)의 레벨들이 변경될 수 있다. 따라서, 전력 관리 회로(1100)로 수신되는 전압들(V1, V2)의 레벨들도 변경될 수 있다. 전압들(V1, V2)의 레벨들이 변경되는 경우를 전자 장치(1000)의 동작 모드가 변경되는 것과 관련하여 설명하지만, 이는 설명의 편의를 위한 것으로 본 발명은 이에 한정되지 않는다. 전력 관리 회로(1100)는 외부 전원 및/또는 배터리로부터 복수의 전압을 수신하여 구동되는 시스템 및/또는 장치에서 구현될 수 있다.
- [0037] 도 3은 도 2의 전력 관리 회로(1100)의 예시적인 구성을 보여주는 블록도이다.
- [0038] 전력 관리 회로(1100)는 전원 전환 회로(1110) 및 부하 회로들(1140, 1150, 1160)을 포함할 수 있다.
- [0039] 전원 전환 회로(1110)는 외부 전원 및/또는 배터리로부터 전압들(V1, V2)을 수신할 수 있다. 전원 전환 회로(1110)는 수신된 전압들(V1, V2)에 기초하여 전압(Vout)을 출력할 수 있다. 전압(Vout)의 레벨은 전압들(V1, V2)의 레벨에 따라 변경될 수 있다.
- [0040] 부하 회로들(1140, 1150, 1160)은 전원 전환 회로(1110)로부터 전압(Vout)을 수신할 수 있다. 부하 회로들(1140, 1150, 1160)은 수신된 전압(Vout)에 기초하여 전압들(Va, Vb, Vc)을 출력할 수 있다. 예로서, 전압들(Va, Vb, Vc)은 도 2의 전자 회로들(1200, 1300, 1400, 1500)에 공급될 수 있다.
- [0041] 전자 장치(1000)의 동작 모드에 따라, 전력 관리 회로(1100)로 수신되는 전압들(V1, V2)의 레벨들이 변경될 수 있다. 예로서, 일반 모드에서, 전압들(V1, V2)은 고정된 레벨들을 가질 수 있고, 전압(V2)은 전압(V1)보다 높은 레벨을 가질 수 있다. 이 경우, 전원 전환 회로(1110)는 전압(V1)에 기초하여 전압(Vout)을 출력할 수 있다.
- [0042] 다른 예로서, 저 전력 모드에서, 전압(V1)의 레벨은 감소될 수 있고, 전압(V2)은 고정된 레벨을 가질 수 있다. 전압(V1)의 레벨이 기준 레벨보다 낮아지는 경우, 전원 전환 회로(1110)는 전압(V1) 대신 전압(V2)에 기초하여 전압(Vout)을 출력할 수 있다.
- [0043] 또 다른 예로서, 전자 장치(1000)의 동작 모드가 저 전력 모드에서 일반 모드로 변경되는 경우, 저 전력 모드에서의 전압(V1)의 레벨은 다시 일반 모드에서의 전압(V1)의 레벨로 증가될 수 있다. 전압(V2)은 저 전력 모드에서와 동일하게 고정된 레벨을 가질 수 있다. 전압(V1)의 레벨이 기준 레벨보다 높아지는 경우, 전원 전환 회로(1110)는 다시 전압(V2) 대신 전압(V1)에 기초하여 전압(Vout)을 출력할 수 있다.
- [0044] 이하 설명들에서, 전압(V1)의 레벨은 감소되었다가 증가되고, 전압(V2)은 고정된 레벨을 갖는 것으로 가정하지만, 본 발명은 이에 한정되지 않는다. 전압(V1)의 레벨은 증가되었다가 감소되거나, 일정하게 유지될 수 있다. 전압(V2)의 레벨도 감소되거나 증가될 수 있다.
- [0045] 전원 전환 회로(1110)가 전압(Vout)을 공급하는 전원을 전압(V1)으로부터 전압(V2)으로 전환하는 시간 구간 또는 전압(Vout)을 공급하는 전원을 전압(V2)으로부터 전압(V1)으로 전환하는 시간 구간에서, 전압(Vout)의 레벨이 급변할 수 있다. 전압(Vout)의 레벨이 급변하는 경우, 부하 회로들(1140, 1150, 1160)은 순간적으로 오동작할 수 있다.

- [0046] 도 4는 도 3의 전원 전환 회로(1110)의 예시적인 구성을 보여주는 블록도이다.
- [0047] 몇몇 실시 예에서, 도 3의 전원 전환 회로(1110)는 도 4의 전원 전환 회로(1110a)를 포함할 수 있다. 전원 전환 회로(1110a)는 전압 검출 회로(1111), 및 스위치 회로들(1112, 1115)을 포함할 수 있다.
- [0048] 전압 검출 회로(1111)는 전압 라인(1116)으로부터 전압(V1)을 수신할 수 있다. 전압 검출 회로(1111)는 수신된 전압(V1)의 레벨과 기준 레벨을 비교할 수 있다. 전압 검출 회로(1111)는 수신된 전압(V1)의 레벨과 기준 레벨을 비교한 비교 결과에 기초하여 신호들(S1, S2)을 출력할 수 있다.
- [0049] 전압 검출 회로(1111)는 전압(V1)의 레벨과 기준 레벨(Lv0)을 비교한 비교 결과에 기초하여, 논리 '0'의 값 또는 논리 '1'의 값을 선택적으로 갖는 신호들(S1, S2)을 출력할 수 있다. 신호들(S1, S2) 각각은 논리 값들(0, 1)에 대응하는 전압 레벨들(d0, d1) 중 하나를 선택적으로 가질 수 있다. 예로서, 논리 '1'의 값을 갖는 신호(S1, S2)들은 전압 레벨(d1)을 가질 수 있다. 논리 '0'의 값을 갖는 신호(S1, S2)들은 전압 레벨(d0)을 가질 수 있다.
- [0050] 스위치 회로(1112)는 전압 검출 회로(1111)로부터 신호(S1)를 수신할 수 있다. 스위치 회로(1112)는 신호(S1) 및 전압(V1)에 기초하여 전압 라인(1117a)으로 제 1 출력 전압을 출력하거나 제 1 출력 전압을 출력하지 않을 수 있다.
- [0051] 예로서, 스위치 회로(1112)는 전압 레벨(d1)을 갖는 신호(S1)가 수신되는 경우 전압(V1)으로부터 제 1 출력 전압을 출력할 수 있다. 다른 예로서, 스위치 회로(1112)는 전압 레벨(d0)을 갖는 신호(S1)가 수신되는 경우 제 1 출력 전압을 출력하지 않을 수 있다. 제 1 출력 전압이 출력되는 경우, 부하 회로(1140)로 출력되는 전압(Vout)은 제 1 출력 전압일 수 있다. 즉, 전압(Vout)을 공급하는 전원이 전압(V1)일 수 있다.
- [0052] 스위치 회로(1115)는 전압 검출 회로(1111)로부터 신호(S2)를 수신할 수 있다. 스위치 회로(1115)는 신호(S2) 및 전압(V2)에 기초하여, 전압 라인(1117b)으로 제 2 출력 전압을 출력하거나 제 2 출력 전압을 출력하지 않을 수 있다.
- [0053] 예로서, 스위치 회로(1115)는 전압 레벨(d1)을 갖는 신호(S2)가 수신되는 경우 전압(V2)으로부터 제 2 출력 전압을 출력할 수 있다. 제 2 출력 전압이 출력되는 경우, 부하 회로(1140)로 출력되는 전압(Vout)은 제 2 출력 전압일 수 있다. 즉, 전압(Vout)을 공급하는 전원이 전압(V2)일 수 있다. 다른 예로서, 스위치 회로(1115)는 전압 레벨(d0)을 갖는 신호(S2)가 수신되는 경우 제 2 출력 전압을 출력하지 않을 수 있다.
- [0054] 도 5는 전압(V1) 및 전압(V2)에 기초하여 전원 전환 회로(1110a)로부터 출력되는 전압(Vout)의 레벨 및 신호들(S1, S2)의 파형들을 보여주는 그래프이다. 전압(V1)의 레벨변화에 따른 전원 전환 회로(1110a)의 동작이 도 5를 참조하여 설명될 것이다. 본 발명의 이해를 돕기 위해, 도 4가 함께 참조된다. 이하 설명들에서, 기준 레벨(Lv0)은 전압(V2)의 고정된 레벨(Lv2)보다 낮은 것으로 가정된다.
- [0055] 시각 '0'부터 시각 't0' 사이에서, 전압(V1)은 레벨(Lv1)로부터 기준 레벨(Lv0)로 감소될 수 있다. 전압(V2)은 레벨(0)로부터 레벨(Lv2)로 증가된 후 레벨(Lv2)로 유지될 수 있다.
- [0056] 전압 검출 회로(1111)는 전압(V1)의 레벨이 기준 레벨(Lv0) 이상(또는, 초과)인 경우, 논리 '1'의 값 또는 전압 레벨(d1)을 갖는 신호(S1)를 출력할 수 있다. 이 경우, 전압 검출 회로(1111)는 논리 '0'의 값 또는 전압 레벨(d0)을 갖는 신호(S2)를 출력할 수 있다. 이하 설명들에서, 논리 '1'의 값 또는 전압 레벨(d1)을 갖는 신호들(S1, S2)은 각각 신호들(S1_d1, S2_d1)로 표현되고, 논리 '0'의 값 또는 전압 레벨(d0)을 갖는 신호들(S1, S2)은 각각 신호들(S1_d0, S2_d0)로 표현된다.
- [0057] 스위치 회로(1112)는 전압 검출 회로(1111)로부터 신호(S1_d1)를 수신할 수 있다. 스위치 회로(1112)는 신호(S1_d1)에 기초하여, 전압(V1)으로부터 제 1 출력 전압을 출력할 수 있다. 스위치 회로(1115)는 전압 검출 회로(1111)로부터 신호(S2_d0)를 수신할 수 있다. 스위치 회로(1115)는 신호(S2_d0)에 기초하여, 제 2 출력 전압을 출력하지 않을 수 있다. 이 경우, 전압(Vout)은 제 1 출력 전압일 수 있고, 전압(V1)의 레벨을 가질 수 있다.
- [0058] 시각 't0'부터 시각 't1' 사이에서, 전압(V1)은 레벨(Lv0)과 레벨(0) 사이에서 감소되었다가 증가될 수 있다. 전압(V2)은 레벨(Lv2)로 유지될 수 있다.
- [0059] 전압 검출 회로(1111)는 전압(V1)의 레벨이 기준 레벨(Lv0) 미만(또는, 이하)인 경우, 신호들(S1_d0, S2_d1)을 출력할 수 있다.
- [0060] 스위치 회로(1112)는 전압 검출 회로(1111)로부터 신호(S1_d0)를 수신할 수 있다. 스위치 회로(1112)는 신호

(S1_d0)에 기초하여, 제 1 출력 전압을 출력하지 않을 수 있다. 스위치 회로(1115)는 전압 검출 회로(1111)로부터 신호(S2_d1)를 수신할 수 있다. 스위치 회로(1115)는 신호(S2_d1)에 기초하여, 전압(V2)으로부터 제 2 출력 전압을 출력할 수 있다. 이 경우, 전압(Vout)은 제 2 출력 전압일 수 있고, 전압(V2)의 레벨을 가질 수 있다. 즉, 전압(Vout)의 레벨은 레벨(Lv2)일 수 있다.

[0061] 전원 전환 회로(1110a)가 전압(Vout)을 공급하는 전원을 전압(V1)으로부터 전압(V2)으로 전환하는 시점(예로서, t0)에서, 스위치 회로(1112)는 전압 라인(1116)을 제 1 출력 라인(1117a)으로부터 연결해제할 수 있다. 스위치 회로(1115)는 전압 라인(1118)을 제 2 출력 라인(1117b)으로 연결할 수 있다. 스위치 회로들(1112, 1115)의 스위칭 동작에 의해, 순간적으로 부하 회로(1140)로 전류가 흐르지 않을 수 있다. 이에 따라, 전압(Vout)의 레벨이 급변할 수 있다. 전압(Vout)의 파형 그래프를 참조하면, 전원 전환 회로(1110a)가 전압(Vout)을 공급하는 전원을 전압(V1)으로부터 전압(V2)으로 전환하는 시점(예로서, t0)에서, 언더슈트(점선으로 표현됨)가 발생할 수 있다.

[0062] 시각 't1'부터, 전압(V1)은 다시 기준 레벨(Lv0)보다 높은 레벨을 가질 수 있다. 전압(V2)은 레벨(Lv2)로 유지될 수 있다. 전압(V1)의 레벨이 기준 레벨(Lv0)보다 높은 시각 't1'부터, 전압 검출 회로(1111) 및 스위치 회로들(1112, 1115)은 시각 '0'부터 시각 't0' 사이에서와 실질적으로 동일한 동작을 제공할 수 있다. 따라서, 이하 중복되는 설명은 생략된다.

[0063] 다만, 본 발명은 이에 한정되지 않고, 전압 검출 회로(1111)는 전압(V1)의 레벨이 기준 레벨(Lv0) 이상(또는, 초과)인 경우 신호들(S1_d1, S2_d0)을 출력할 수 있다. 전압 검출 회로(1111)는 전압(V1)의 레벨이 기준 레벨(Lv0) 미만(또는, 이하)인 경우 신호들(S1_d0, S2_d1)을 출력할 수 있다. 또한, 이에 대응하여, 스위치 회로(1112)는 신호(S1_d0)가 수신되는 경우 제 1 출력 전압을 출력하고, 신호(S1_d1)가 수신되는 경우 제 1 출력 전압을 출력하지 않을 수 있다. 스위치 회로(1115)는 신호(S2_d0)가 수신되는 경우 제 2 출력 전압을 출력하고, 신호(S2_d1)가 수신되는 경우 제 2 출력 전압을 출력하지 않을 수 있다.

[0064] 도 6은 도 3의 전원 전환 회로(1110)의 예시적인 구성을 보여주는 블록도이다.

[0065] 몇몇 실시 예에서, 도 3의 전원 전환 회로(1110)는 도 6의 전원 전환 회로(1110b)를 포함할 수 있다. 도 6에 도시된 전원 전환 회로(1110b)의 구성 요소들(1111, 1112, 1115)은 도 4에 도시된 전원 전환 회로(1110a)의 구성 요소들(1111, 1112, 1115)과 실질적으로 동일한 동작들을 제공할 수 있다. 전원 전환 회로(1110b)가 전원 전환 회로(1110a)와 다른 점은 전압 조절 회로(1113)를 더 포함한다는 것이다.

[0066] 전압 조절 회로(1113)는 전압 라인(1119)으로부터 전압(V2)을 수신할 수 있다. 전압 조절 회로(1113)는 수신된 전압(V2)의 레벨을 조절하여, 제 2 출력 전압을 전압 라인(1118)으로 출력할 수 있다. 전압 조절 회로(1113)는 제 2 출력 전압의 레벨이 수신된 전압(V2)의 레벨보다 낮도록 조절할 수 있다. 예로서, 전압 조절 회로(1113)는 제 2 출력 전압의 레벨을 기준 레벨(Lv0)로 조절할 수 있다.

[0067] 다만, 도 6에 도시된 전원 전환 회로(1110b)의 구성은 설명의 편의를 위한 것이며, 전원 전환 회로(1110b)는 전압을 출력하는 전압 출력 회로를 포함하는 것으로 구성될 수 있다. 예로서, 전압 출력 회로는 제 1 출력 전압을 출력하는 스위치 회로(1112)를 포함할 수 있다. 스위치 회로(1112)를 포함하는 전압 출력 회로는 전압 검출 회로(1111)를 더 포함할 수 있다. 다른 예로서, 전압 출력 회로는 제 2 출력 전압을 출력하는 스위치 회로(1115)를 포함할 수 있다. 스위치 회로(1115)를 포함하는 전압 출력 회로는 전압 조절 회로(1113)를 더 포함할 수 있다.

[0068] 도 7 내지 도 19를 참조하여, 전압 조절 회로를 포함하는 전원 전환 회로의 동작이 자세하게 설명될 것이다.

[0069] 도 7은 전압들(V1, V2)에 따라 도 6의 전원 전환 회로(1110b)로부터 출력되는 전압(Vout)의 레벨 및 신호들(S1, S2)의 파형들을 보여주는 그래프이다. 도 7에 도시된 그래프들은 도 5에 도시된 그래프들과의 차이점 위주로 설명되고, 중복되는 설명은 생략된다.

[0070] 시각 't0'부터 시각 't1' 사이에서, 전압(V1)은 레벨(Lv0)과 레벨(0) 사이에서 감소되었다가 증가될 수 있다. 전압(V2)은 레벨(Lv2)로 유지될 수 있다. 도 5를 참조하여 설명된 것처럼, 전압 검출 회로(1111)는 전압(V1)의 레벨이 기준 레벨(Lv0)보다 낮은 경우, 신호들(S1_d0, S2_d1)을 출력할 수 있다.

[0071] 스위치 회로(1112)는 신호(S1_d0)에 기초하여, 제 1 출력 전압을 출력하지 않을 수 있다. 스위치 회로(1115)는 신호(S2_d1)에 기초하여, 전압(V2)으로부터 제 2 출력 전압을 출력할 수 있다. 이 경우, 도 5를 참조하여 설명된 것과 다르게, 전압(Vout)은 레벨(Lv2)보다 낮은 기준 레벨(Lv0)을 가질 수 있다. 따라서, 본 발명의 실시 예

에 따른 전원 전환 회로(1110b)는 전압(Vout)을 공급하는 전원이 전압(V1)으로부터 전압(V2)으로 전환되는 시점(예로서, t0) 및 전압(V2)으로부터 전압(V1)으로 전환되는 시점(예로서, t1)에서도 안정적인 전압(Vout)을 출력할 수 있다. 즉, 전원 전환 회로(1110b)는 전압(Vout)을 공급하는 전원이 전환되는 시점(예로서, t0 및 t1)에서 발생하는 전압(Vout)의 레벨의 변화를 감소시킬 수 있다. 따라서, 부하 회로들(1140, 1150, 1160)에서 발생하는 오동작이 감소될 수 있다.

[0072] 이하 설명들에서, 전원 전환 회로의 구성 요소들의 내부 또는 전압 라인들에서 별도의 전압 강하가 발생하지 않는 것으로 가정된다. 따라서, 전압(V1)이 기준 레벨(Lv0)인 경우, 제 1 출력 전압 및 제 1 출력 전압에 기초하는 전압(Vout)의 레벨 각각이 기준 레벨(Lv0)일 수 있다. 이 경우, 전압 조절 회로(1113)는 제 2 출력 전압의 레벨을 기준 레벨(Lv0)로 조절할 수 있다.

[0073] 다만, 본 발명은 이에 한정되지 않는다. 예로서, 전압 조절 회로(1113)는 제 2 출력 전압의 레벨을 전압(V1)의 레벨이 기준 레벨(Lv0)인 경우의 제 1 출력 전압의 레벨로 조절할 수 있다. 다른 예로서, 전압 조절 회로(1113)는 제 2 출력 전압의 레벨을 전압(V1)의 레벨이 기준 레벨(Lv0)인 경우의 전압(Vout)의 레벨로 조절할 수 있다. 다른 예로서, 전압 조절 회로(1113)는 시각 't0'부터 시각 't1' 사이에서의 전압(Vout)이 전압(Vout)을 공급하는 전원이 전압(V1)으로부터 전압(V2)으로 변경되는 시점(예로서, t0)의 전압(Vout)의 레벨을 갖도록 제 2 출력 전압의 레벨을 조절할 수 있다. 또 다른 예로서, 전압 조절 회로(1113)는 시각 't0'부터 시각 't1' 사이에서의 전압(Vout)이 전압(Vout)을 공급하는 전원이 전압(V1)인 경우의 전압(Vout)의 최소 레벨을 갖도록 제 2 출력 전압의 레벨을 조절할 수 있다.

[0074] 도 8은 도 6의 전원 전환 회로(1110b)의 예시적인 구성을 보여주는 블록도이다.

[0075] 몇몇 실시 예에서, 도 6의 전원 전환 회로(1110b)는 도 8의 전원 전환 회로(1110b-1)를 포함할 수 있다. 도 8에 도시된 전원 전환 회로(1110b-1)의 구성 요소들(1111, 1112-1, 1113-1, 1115-1)은 도 6에 도시된 전원 전환 회로(1110b)의 구성 요소들(1111, 1112, 1113, 1115)과 실질적으로 동일한 동작들을 제공할 수 있다. 도 8에서, 구성 요소들(1112-1, 1113-1, 1115-1)의 구성이 구체적으로 도시된다.

[0076] 스위치 회로(1112-1)는 신호(S1)에 기초하여 제 1 출력 전압을 전압 라인(1117a)으로 출력하거나 출력하지 않을 수 있다. 예로서, 스위치 회로(1112-1)에 포함된 스위치(SW1)는 개폐기로 구현될 수 있다. 스위치(SW1)는 신호(S1_d1)가 수신되는 경우 전압 라인(1116)을 전압 라인(1117a)으로 연결할 수 있다. 스위치(SW1)는 신호(S1_d0)가 수신되는 경우 전압 라인(1116)을 전압 라인(1117a)으로부터 연결해제할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 스위치 회로(1112-1)는 BJT, MOSFET 등의 트랜지스터로 구현될 수 있다.

[0077] 전압 조절 회로(1113-1)는 증폭기(1113-12) 및 트랜지스터(TR1)를 포함할 수 있다. 예로서, 트랜지스터(TR1)는 PMOS 트랜지스터일 수 있다. 전압 조절 회로(1113-1)는 전압 라인(1119)으로부터 전압(V2)을 수신할 수 있다. 전압 조절 회로(1113-1)는 수신된 전압(V2)의 레벨을 조절하여, 조절된 레벨을 갖는 제 2 출력 전압을 전압 라인(1118)으로 출력할 수 있다.

[0078] 도 7을 참조하여 설명된 것처럼, 전원 전환 회로(1110b-1)는 제 2 출력 전압의 레벨을 기준 레벨(Lv0)로 조절할 수 있다. 전원 전환 회로(1110b-1)는 제 2 출력 전압의 레벨을 기준 레벨(Lv0)로 조절하기 위해, 기준 레벨(Lv0)을 갖는 전압(Vth)을 수신할 수 있다.

[0079] 증폭기(1113-12)는 전압(V2) 및 접지 전압을 제 1 전원 단자 및 제 2 전원 단자로 수신할 수 있다. 증폭기(1113-12)는 피드백 전압 라인으로부터 제 2 출력 전압 및 전압(Vth)을 수신할 수 있다. 피드백 전압 라인은 전압 라인(1118)에 위치한 노드(1113-11)에 연결될 수 있다. 증폭기(1113-12)는 전압(Vth) 및 제 2 출력 전압을 각각 반전 단자 및 비반전 단자로 수신할 수 있다.

[0080] 증폭기(1113-12)는 전압(Vth)의 레벨(Lv0)과 제 2 출력 전압의 레벨 사이의 차이를 증폭하여 전압(Vs)을 출력할 수 있다. 전압(Vth)의 레벨(Lv0)과 제 2 출력 전압의 레벨 사이의 레벨 차이에 의해, 전압(Vs)의 레벨이 변할 수 있다.

[0081] 트랜지스터(TR1)는 전압 라인(1119)으로부터 전압(V2)을 수신하고, 전압 라인(1118)으로 제 2 출력 전압을 출력할 수 있다. 트랜지스터(TR1)는 제어 단자로 전압(Vs)을 수신할 수 있다. 트랜지스터(TR1)로 수신되는 전압(Vs)의 레벨에 따라, 트랜지스터(TR1)를 통해 전류가 흐르거나 전류가 흐르지 않을 수 있다.

[0082] 제 2 출력 전압의 레벨이 레벨(Lv0)보다 낮은 경우, 제 1 레벨을 갖는 전압(Vs)이 출력될 수 있다. 트랜지스터(TR1)로 제 1 레벨을 갖는 전압(Vs)이 수신되는 경우, 트랜지스터(TR1)를 통해 전압 라인(1119)으로부터 전압

라인(1118)으로 전류가 흐를 수 있다. 예로서, 제 1 레벨은 제 2 전원 단자로 수신되는 접지 전압의 레벨(예로서, 0 [V])일 수 있다.

- [0083] 제 2 출력 전압의 레벨이 레벨(Lv0)보다 높은 경우, 제 2 레벨을 갖는 전압(Vs)이 출력될 수 있다. 트랜지스터(TR1)로 제 2 레벨을 갖는 전압(Vs)이 수신되는 경우, 트랜지스터(TR1)를 통해 전류가 흐르지 않을 수 있다. 예로서, 제 2 레벨은 제 1 전원 단자로 수신되는 전압(V2)의 레벨(Lv2)일 수 있다.
- [0084] 즉, 제 2 출력 전압의 레벨이 전압(Vth)의 레벨(Lv0)보다 낮은 경우, 증폭기(1113-12) 및 트랜지스터(TR1)에 의해, 전압 라인(1119)으로부터 전압 라인(1118)으로 전류가 흐를 수 있다. 따라서, 제 2 출력 전압의 레벨이 증가될 수 있다. 제 2 출력 전압의 레벨이 전압(Vth)의 레벨(Lv0)보다 높은 경우, 증폭기(1113-12) 및 트랜지스터(TR1)에 의해, 전압 라인(1119)으로부터 전압 라인(1118)으로 전류가 흐르지 않을 수 있다. 제 2 출력 전압의 레벨이 다시 전압(Vth)의 레벨(Lv0)보다 낮아지는 경우, 증폭기(1113-12) 및 트랜지스터(TR1)는 위 동작을 반복하여 제 2 출력 전압의 레벨을 전압(Vth)의 레벨(Lv0)로 조절할 수 있다.
- [0085] 스위치 회로(1115-1)는 신호(S2)에 기초하여 제 2 출력 전압을 전압 라인(1117b)으로 출력하거나 출력하지 않을 수 있다. 예로서, 스위치 회로(1115-1)에 포함된 스위치(SW2)는 개폐기로 구현될 수 있다. 스위치(SW2)는 신호(S2_d1)가 수신되는 경우 전압 라인(1118)을 전압 라인(1117b)으로 연결할 수 있다. 스위치(SW2)는 신호(S2_d0)가 수신되는 경우 전압 라인(1118)을 전압 라인(1117b)으로부터 연결해제할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 스위치 회로(1115-1)는 BJT, MOSFET 등의 트랜지스터로 구현될 수 있다.
- [0086] 도 9는 도 6의 전원 전환 회로(1110b)의 예시적인 구성을 보여주는 블록도이다.
- [0087] 몇몇 실시 예에서, 도 6의 전원 전환 회로(1110b)는 도 9의 전원 전환 회로(1110b-2)를 포함할 수 있다. 도 9에 도시된 전원 전환 회로(1110b-2)의 구성 요소들(1111, 1112-1, 1113-2, 1115-1)은 도 8에 도시된 전원 전환 회로(1110b-1)의 구성 요소들(1111, 1113-1, 1112-1, 1115-1)과 실질적으로 동일한 동작들을 제공할 수 있다. 다만, 전압 조절 회로(1113-2)는 전압 조절 회로(1113-1)와 달리, NMOS 트랜지스터를 포함할 수 있다. 아래에서, 전압 조절 회로(1113-2)는 전압 조절 회로(1113-1)와의 차이점 위주로 설명되고, 중복되는 설명은 생략된다.
- [0088] 전압 조절 회로(1113-2)는 증폭기(1113-12) 및 트랜지스터(TR2)를 포함할 수 있다. 예로서, 트랜지스터(TR2)는 NMOS 트랜지스터일 수 있다.
- [0089] 증폭기(1113-12)는 전압(V2) 및 접지 전압을 제 1 전원 단자 및 제 2 전원 단자로 수신할 수 있다. 증폭기(1113-12)는 전압(Vth) 및 제 2 출력 전압을 각각 반전 단자 및 비반전 단자로 수신할 수 있다.
- [0090] 증폭기(1113-12)는 전압(Vth)의 레벨(Lv0)과 제 2 출력 전압의 레벨 사이의 차이를 증폭하여 전압(Vs)을 출력할 수 있다. 전압(Vth)의 레벨(Lv0)과 제 2 출력 전압의 레벨 사이의 레벨 차이에 의해, 전압(Vs)의 레벨이 변할 수 있다.
- [0091] 트랜지스터(TR2)는 전압 라인(1119)으로부터 전압(V2)을 수신하고, 전압 라인(1118)으로 제 2 출력 전압을 출력할 수 있다. 트랜지스터(TR2)는 제어 단자로 전압(Vs)을 수신할 수 있다. 트랜지스터(TR2)로 수신되는 전압(Vs)의 레벨에 따라, 트랜지스터(TR2)를 통해 전류가 흐르거나 전류가 흐르지 않을 수 있다.
- [0092] 제 2 출력 전압의 레벨이 레벨(Lv0)보다 낮은 경우, 제 1 레벨을 갖는 전압(Vs)이 출력될 수 있다. 트랜지스터(TR1)로 제 1 레벨을 갖는 전압(Vs)이 수신되는 경우, 트랜지스터(TR1)를 통해 전압 라인(1119)으로부터 전압 라인(1118)으로 전류가 흐를 수 있다. 예로서, 제 1 레벨은 제 1 전원 단자로 수신되는 전압(V2)의 레벨(Lv2)일 수 있다.
- [0093] 제 2 출력 전압의 레벨이 레벨(Lv0)보다 높은 경우, 제 2 레벨을 갖는 전압(Vs)이 출력될 수 있다. 트랜지스터(TR1)로 제 2 레벨을 갖는 전압(Vs)이 수신되는 경우, 트랜지스터(TR1)를 통해 전류가 흐르지 않을 수 있다. 예로서, 제 2 레벨은 제 2 전원 단자로 수신되는 접지 전압의 레벨(예로서, 0 [V])일 수 있다.
- [0094] 즉, 제 2 출력 전압의 레벨이 전압(Vth)의 레벨(Lv0)보다 낮은 경우, 증폭기(1113-12) 및 트랜지스터(TR2)에 의해, 전압 라인(1119)으로부터 전압 라인(1118)으로 전류가 흐를 수 있다. 따라서, 제 2 출력 전압의 레벨이 증가될 수 있다. 제 2 출력 전압의 레벨이 전압(Vth)의 레벨(Lv0)보다 높은 경우, 증폭기(1113-12) 및 트랜지스터(TR2)에 의해, 전압 라인(1119)으로부터 전압 라인(1118)으로 전류가 흐르지 않을 수 있다. 제 2 출력 전압의 레벨이 다시 전압(Vth)의 레벨(Lv0)보다 낮아지는 경우, 증폭기(1113-12) 및 트랜지스터(TR2)는 위 동작을 반복하여 제 2 출력 전압의 레벨을 전압(Vth)의 레벨(Lv0)로 조절할 수 있다.

- [0095] 도 10은 도 8의 전원 전환 회로(1110b-1)의 예시적인 동작을 설명하기 위한 흐름도이다.
- [0096] S110 동작에서, 전원 전환 회로(1110b-1)는 전압들(V1, V2)을 수신할 수 있다. 전압 검출 회로(1111)는 전압(V1)을 수신할 수 있다.
- [0097] S120 동작에서, 전압 검출 회로(1111)는 수신된 전압(V1)의 레벨과 기준 레벨(Lv0)을 비교할 수 있다.
- [0098] S130 동작에서, 전압 검출 회로(1111)는 전압(V1)의 레벨과 기준 레벨(Lv0)을 비교한 비교 결과에 기초하여, 신호(S1_d0) 또는 신호(S1_d1)를 선택적으로 출력할 수 있다. 또한, 전압 검출 회로(1111)는 전압(V1)의 레벨과 기준 레벨(Lv0)을 비교한 비교 결과에 기초하여, 신호(S2_d0) 또는 신호(S2_d1)를 선택적으로 출력할 수 있다.
- [0099] 전압(V1)의 레벨이 기준 레벨(Lv0)보다 낮은 경우, S140 동작에서, 전압 검출 회로(1111)는 신호들(S1_d0, S2_d1)을 출력할 수 있다. 이 경우, 스위치(SW1)는 신호(S1_d0)에 기초하여 전압 라인(1116)을 전압 라인(1117a)으로부터 연결해제할 수 있다. 스위치(SW2)는 신호(S2_d1)에 기초하여 전압 라인(1118)을 전압 라인(1117b)으로 연결할 수 있다.
- [0100] 따라서, S150 동작에서, 제 2 출력 전압이 전압 라인(1117b)으로 출력될 수 있다. 전압 조절 회로(1113-1)는 전압(V2)를 수신하여 제 2 출력 전압을 출력할 수 있다. 제 2 출력 전압은 전압 조절 회로(1113-1)에 의해 기준 레벨(Lv0)을 갖도록 조절될 수 있다. 전압(Vout)은 제 2 출력 전압일 수 있다. 즉, 전압(Vout)은 전압(V2)에 기초하여 출력될 수 있다.
- [0101] 전압(V1)의 레벨이 기준 레벨(Lv0) 이상인 경우, S160 동작에서, 전압 검출 회로(1111)는 신호들(S1_d1, S2_d0)을 출력할 수 있다. 이 경우, 스위치(SW1)는 신호(S1_d1)에 기초하여 전압 라인(1116)을 전압 라인(1117a)으로 연결할 수 있다. 스위치(SW2)는 신호(S2_d0)에 기초하여 전압 라인(1118)을 전압 라인(1117b)으로부터 연결해제할 수 있다.
- [0102] 따라서, S170 동작에서, 제 1 출력 전압이 전압 라인(1117a)으로 출력될 수 있다. 전압(Vout)은 제 1 출력 전압일 수 있다. 즉, 전압(Vout)은 전압(V1)에 기초하여 출력될 수 있다.
- [0103] 도 10을 참조하여 설명된 S110 동작 내지 S170 동작은 전원 전환 회로(1110b-1)가 전압(V1)의 레벨을 기준 레벨(Lv0)과 비교한 결과에 기초하여 전압(Vout)을 출력하는 일 구간의 동작에 해당할 수 있다. 전원 전환 회로(1110b-1)는 전압(V1) 및 전압(V2)를 수신하는 동안 S110 동작 내지 S170 동작을 반복하여 수행할 수 있다.
- [0104] 도 11은 도 6의 전원 전환 회로(1110b)의 예시적인 구성을 보여주는 블록도이다.
- [0105] 몇몇 실시 예에서, 도 6의 전원 전환 회로(1110b)는 도 11의 전원 전환 회로(1110b-3)를 포함할 수 있다. 도 11에 도시된 전원 전환 회로(1110b-3)의 구성 요소들(1111, 1112-1, 1113-3, 1115-1)은 도 8에 도시된 전원 전환 회로(1110b-1)의 구성 요소들(1111, 1112-1, 1113-1, 1115-1)과 실질적으로 동일한 동작들을 제공할 수 있다. 다만, 전압 조절 회로(1113-3)는 전압 조절 회로(1113-1)보다 저항들(R1, R2)을 더 포함할 수 있다. 아래에서, 전압 조절 회로(1113-3)는 전압 조절 회로(1113-1)와의 차이점 위주로 설명되고, 중복되는 설명은 생략된다.
- [0106] 전압 조절 회로(1113-3)는 증폭기(1113-12), 트랜지스터(TR1) 및 저항들(R1, R2)을 포함할 수 있다. 저항들(R1, R2)은 전압 라인(1118)과 접지 전압이 공급되는 전압 라인 사이에 직렬로 연결될 수 있다.
- [0107] 증폭기(1113-12)는 전압(V2) 및 접지 전압을 제 1 전원 단자 및 제 2 전원 단자로 수신할 수 있다. 증폭기(1113-12)는 전압(Vth') 및 노드(1113-15)의 전압을 수신할 수 있다. 증폭기(1113-12)는 노드(1113-15)의 전압 및 전압(Vth')을 각각 비반전 단자 및 반전 단자로 수신할 수 있다. 노드(1113-15)는 직렬로 연결된 저항(R1)과 저항(R2) 사이에 위치할 수 있다. 노드(1113-15)의 전압은 저항들(R1, R2)의 저항 비에 따라 노드(1113-11)의 전압으로부터 분배된 전압일 수 있다.
- [0108] 이 경우, 전압(Vth')의 레벨(Lv0')은 기준 레벨(Lv0) 및 저항들(R1, R2)에 기초하여 결정될 수 있다. 레벨(Lv0')은 아래의 [수학식 1]에서 표현될 수 있다.

수학식 1

$$Lv0' = Lv0 \times \frac{R1}{R1 + R2}$$

[0109]

[0110]

[0111]

[0112]

[0113]

[0114]

[0115]

[0116]

[0117]

[0118]

[0119]

[0120]

(Lv0 = 기준 전압의 레벨, R1 = 저항(R1)의 저항 값, R2 = 저항(R2)의 저항 값)

즉, 도 11에 도시된 증폭기(1113-12)는, 도 8에 도시된 증폭기(1113-12)와 달리, 반전 단자로 레벨(Lv0')을 갖는 전압(Vth')을 수신할 수 있다.

노드(1113-11)의 전압은 제 2 출력 전압이므로, 노드(1113-11)의 전압은 기준 레벨(Lv0)을 갖도록 조절될 수 있다. 따라서, 노드(1113-11)의 전압의 레벨은 접지 전압의 레벨(0 [V])보다 높을 수 있다. 노드(1113-11)의 전압의 레벨과 접지 전압의 레벨(0 [V])사이의 레벨 차이에 의해, 저항들(R1, R2)을 통하여 접지 전압이 공급되는 라인으로 전류가 흐를 수 있다. 저항들(R1, R2)에 전류가 흐르는 경우, 저항들(R1, R2)에서 전력이 소비되므로, 노드(1113-11)의 전압의 레벨이 낮아질 수 있다.

도 8을 참조하여 설명된 것처럼, 노드(1113-11)의 전압 즉, 제 2 출력 전압이 낮아지는 경우 트랜지스터(TR1)를 통해 전류가 흐를 수 있다. 즉, 전압 라인(1118)이 전압 라인(1117b)으로 연결되지 않은 동안에도 트랜지스터(TR1)를 통해 전류가 흐를 수 있다. 신호(S2_d1)가 수신되고 전압 라인(1118)이 전압 라인(1117b)으로 연결된 이후부터 트랜지스터(TR1)를 통해 전류가 흐르기 시작하는 경우보다 전압 라인(1118)이 전압 라인(1117b)으로 연결되지 않은 동안에도 트랜지스터(TR1)를 통해 전류가 흐르는 경우에 전압(Vout)의 레벨이 기준 레벨(Lv0)로 더 빠르게 조절될 수 있다.

도 12는 도 6의 전원 전환 회로(1110b)의 예시적인 구성을 보여주는 블록도이다.

몇몇 실시 예에서, 도 6의 전원 전환 회로(1110b)는 도 12의 전원 전환 회로(1110b-4)를 포함할 수 있다. 도 12에 도시된 전원 전환 회로(1110b-4)의 구성 요소들(1111, 1112-1, 1113-4, 1115-1)은 도 9에 도시된 전원 전환 회로(1110b-2)의 구성 요소들(1111, 1112-1, 1113-2, 1115-1)과 실질적으로 동일한 동작들을 제공할 수 있다. 다만, 전압 조절 회로(1113-4)는 전압 조절 회로(1113-2)보다 저항들(R1, R2)을 더 포함할 수 있다. 아래에서, 전압 조절 회로(1113-4)는 전압 조절 회로(1113-2)와의 차이점 위주로 설명되고, 중복되는 설명은 생략된다.

전압 조절 회로(1113-4)는 증폭기(1113-12), 트랜지스터(TR2) 및 저항들(R1, R2)을 포함할 수 있다. 도 11을 참조하여 설명된 것처럼, 저항들(R1, R2)은 전압 라인(1118)과 접지 전압이 공급되는 전압 라인 사이에 직렬로 연결될 수 있다.

증폭기(1113-12)는 전압(V2) 및 접지 전압을 제 1 전원 단자 및 제 2 전원 단자로 수신할 수 있다. 증폭기(1113-12)는 피드백 전압 라인으로부터 전압 및 전압(Vth')을 수신할 수 있다. 피드백 전압 라인은 저항(R1)과 저항(R2) 사이에 위치하는 노드(1113-15)에 연결될 수 있다. 즉, 도 12에 도시된 증폭기(1113-12)는, 도 9에 도시된 증폭기(1113-12)와 달리, 반전 단자로 노드(1113-15)의 전압을 수신할 수 있다. 이 경우, 도 12에 도시된 증폭기(1113-12)는, 도 9에 도시된 증폭기(1113-12)와 달리, 비반전 단자로 전압(Vth')을 수신할 수 있다. 도 11을 참조하여 설명된 것처럼, 전압(Vth')은 레벨(Lv0')을 가질 수 있다.

도 11을 참조하여 설명된 것처럼, 저항들(R1, R2)에 의해, 전압 라인(1118)이 전압 라인(1117b)으로 연결되지 않은 동안에도 트랜지스터(TR2)를 통해 전류가 흐를 수 있다. 신호(S2_d1)가 수신되고 전압 라인(1118)이 전압 라인(1117b)으로 연결된 이후부터 트랜지스터(TR2)를 통해 전류가 흐르기 시작하는 경우보다 전압 라인(1118)이 전압 라인(1117b)으로 연결되지 않은 동안에도 트랜지스터(TR2)를 통해 전류가 흐르는 경우에, 전압(Vout)의 레벨이 기준 레벨(Lv0)로 더 빠르게 조절될 수 있다.

도 13은 도 3의 전원 전환 회로(1110)의 예시적인 구성을 보여주는 블록도이다. 본 발명의 이해를 돕기 위해, 도 6이 함께 참조된다.

몇몇 실시 예에서, 도 3의 전원 전환 회로(1110)는 도 13의 전원 전환 회로(1110c)를 포함할 수 있다. 도 13에 도시된 전원 전환 회로(1110c)의 구성 요소들(1111c, 1112, 1113, 1115)은 도 6에 도시된 전원 전환 회로(1110b)의 구성 요소들(1111, 1112, 1113, 1115)과 유사한 동작들을 제공할 수 있다. 따라서, 전원 전환 회로

(1110c)는 전원 전환 회로(1110b)와의 차이점 위주로 설명되고, 중복되는 설명은 생략된다.

- [0121] 전원 전환 회로(1110c)는 전압 검출 회로들(1111c, 1115-5), 전압 조절 회로(1113) 및 스위치 회로들(1112, 1115)을 포함할 수 있다. 전원 전환 회로(1110c)는 도 6의 전원 전환 회로(1110b)보다 전압 검출 회로(1115-5)를 더 포함할 수 있다. 전압 검출 회로(1111c)는 도 6의 전압 검출 회로(1111)와 달리, 신호(S2)를 출력하지 않을 수 있다. 스위치 회로(1115)는 도 6의 스위치 회로(1115)와 달리, 신호(S3)에 기초하여 제 2 출력 전압을 전압 라인(1117b)으로 출력할 수 있다.
- [0122] 전압 검출 회로(1115-5)는 전압 라인(1119)으로부터 전압(V2)을 수신할 수 있다. 전압 검출 회로(1115-5)는 전압(V2)의 레벨과 기준 레벨(Lv3)을 비교한 비교 결과에 기초하여 신호(S3)를 출력할 수 있다. 기준 레벨(Lv3)은 기준 레벨(Lv0) 초과(또는, 이상)이고 기준 레벨(Lv2) 미만(또는, 이하)일 수 있다.
- [0123] 전압 검출 회로(1115-5)는 전압(V2)의 레벨이 기준 레벨(Lv3) 이상(또는, 초과)인 경우, 논리 '1'의 값 또는 전압 레벨(d1)을 갖는 신호(이하, S3_d1)를 출력할 수 있다. 전압 검출 회로(1115-5)는 전압(V2)의 레벨이 기준 레벨(Lv3) 미만(또는, 이하)인 경우, 논리 '0'의 값 또는 전압 레벨(d0)을 갖는 신호(이하, S3_d0)를 출력할 수 있다.
- [0124] 스위치 회로(1115)는 전압 검출 회로(1115-5)로부터 신호(S3)를 수신할 수 있다. 스위치 회로(1115)는 신호(S3)에 기초하여, 전압 라인(1117b)으로 제 2 출력 전압을 출력하거나 제 2 출력 전압을 출력하지 않을 수 있다. 예로서, 스위치 회로(1115)는 신호(S3_d1)가 수신되는 경우, 전압 라인(1117b)으로 제 2 출력 전압을 출력할 수 있다. 스위치 회로(1115)는 신호(S3_d0)가 수신되는 경우, 제 2 출력 전압을 출력하지 않을 수 있다.
- [0125] 다만, 도 13에 도시된 전원 전환 회로(1110c)의 구성은 설명의 편의를 위한 것이며, 전원 전환 회로(1110c)는 전압을 출력하는 전압 출력 회로를 포함하는 것으로 구성될 수 있다. 예로서, 전압 출력 회로는 제 1 출력 전압을 출력하는 스위치 회로(1112)를 포함할 수 있다. 스위치 회로(1112)를 포함하는 전압 출력 회로는 전압 검출 회로(1111c)를 더 포함할 수 있다. 다른 예로서, 전압 출력 회로는 제 2 출력 전압을 출력하는 스위치 회로(1115)를 포함할 수 있다. 스위치 회로(1115)를 포함하는 전압 출력 회로는 전압 조절 회로(1113) 및/또는 전압 검출 회로(1115-5)를 더 포함할 수 있다.
- [0126] 도 14는 도 13의 전원 전환 회로(1110c)의 예시적인 구성을 보여주는 블록도이다. 본 발명의 이해를 돕기 위해, 도 8 및 도 13이 함께 참조된다.
- [0127] 몇몇 실시 예에서, 도 13의 전원 전환 회로(1110c)는 도 14의 전원 전환 회로(1110c-1)를 포함할 수 있다. 도 14에 도시된 전원 전환 회로(1110c-1)의 구성 요소들(1112-1, 1113-1)은 도 8에 도시된 전원 전환 회로(1110b-1)의 구성 요소들(1112-1, 1113-1)과 실질적으로 동작들을 제공할 수 있다. 또한, 도 14에 도시된 전원 전환 회로(1110c-1)의 구성 요소들(1111c, 1115-1, 1115-5)은 도 13에 도시된 전원 전환 회로(1110c)의 구성 요소들(1111c, 1115, 1115-5)과 실질적으로 동일한 동작들을 제공할 수 있다. 이하, 중복되는 설명은 생략된다.
- [0128] 도 15는 도 13의 전원 전환 회로(1110c)의 예시적인 구성을 보여주는 블록도이다. 본 발명의 이해를 돕기 위해, 도 9 및 도 13이 함께 참조된다.
- [0129] 몇몇 실시 예에서, 도 13의 전원 전환 회로(1110c)는 도 15의 전원 전환 회로(1110c-2)를 포함할 수 있다. 도 15에 도시된 전원 전환 회로(1110c-2)의 구성 요소들(1112-1, 1113-2)은 도 9에 도시된 전원 전환 회로(1110b-2)의 구성 요소들(1112-1, 1113-2)과 실질적으로 동일한 동작들을 제공할 수 있다. 또한, 도 15에 도시된 전원 전환 회로(1110c-2)의 구성 요소들(1111c, 1115-1, 1115-5)은 도 13에 도시된 전원 전환 회로(1110c)의 구성 요소들(1111c, 1115, 1115-5)과 실질적으로 동일한 동작들을 제공할 수 있다. 이하, 중복되는 설명은 생략된다.
- [0130] 도 16은 도 13의 전원 전환 회로(1110c)의 예시적인 구성을 보여주는 블록도이다. 본 발명의 이해를 돕기 위해, 도 11 및 도 13이 함께 참조된다.
- [0131] 몇몇 실시 예에서, 도 13의 전원 전환 회로(1110c)는 도 16의 전원 전환 회로(1110c-3)를 포함할 수 있다. 도 16에 도시된 전원 전환 회로(1110c-3)의 구성 요소들(1112-1, 1113-3)은 도 11에 도시된 전원 전환 회로(1110b-3)의 구성 요소들(1112-1, 1113-3)과 실질적으로 동일한 동작들을 제공할 수 있다. 또한, 도 16에 도시된 전원 전환 회로(1110c-3)의 구성 요소들(1111c, 1115-1, 1115-5)은 도 13에 도시된 전원 전환 회로(1110c)의 구성 요소들(1111c, 1115, 1115-5)과 실질적으로 동일한 동작들을 제공할 수 있다. 이하, 중복되는 설명은 생략된다.
- [0132] 도 17은 도 13의 전원 전환 회로(1110c)의 예시적인 구성을 보여주는 블록도이다. 본 발명의 이해를 돕기 위해,


도 12 및 도 13이 함께 참조된다.

- [0133] 몇몇 실시 예에서, 도 13의 전원 전환 회로(1110c)는 도 17의 전원 전환 회로(1110c-4)를 포함할 수 있다. 도 17에 도시된 전원 전환 회로(1110c-4)의 구성 요소들(1112-1, 1113-4)은 도 12에 도시된 전원 전환 회로(1110b-4)의 구성 요소들(1112-1, 1113-4)과 실질적으로 동일한 동작들을 제공할 수 있다. 또한, 도 17에 도시된 전원 전환 회로(1110c-4)의 구성 요소들(1111c, 1115-1, 1115-5)은 도 13에 도시된 전원 전환 회로(1110c)의 구성 요소들(1111c, 1115, 1115-5)과 실질적으로 동일한 동작들을 제공할 수 있다. 이하, 중복되는 설명은 생략된다.
- [0134] 도 18은 전압들(V1, V2)에 따라 도 17의 전원 전환 회로(1110c-4)로부터 출력되는 전압(Vout)의 레벨 및 신호들(S1, S3)의 파형들을 보여주는 그래프이다. 도 18에 도시된 그래프들은 도 5 및 도 7에 도시된 그래프들과의 차이점 위주로 설명되고, 중복되는 설명은 생략된다.
- [0135] 시각 '0'부터 시각 't0' 사이에서, 전압(V1)은 레벨(Lv1)로부터 기준 레벨(Lv0)로 감소될 수 있다. 전압(V2)은 레벨(0 [V])로부터 레벨(Lv2)로 증가된 후 레벨(Lv2)로 유지될 수 있다. 시각 'ta'부터, 전압(V2)은 기준 레벨(Lv3) 이상인 레벨을 가질 수 있다.
- [0136] 시각 '0'부터 시각 't0' 사이에서, 전압 검출 회로(1111c)는 신호(S1_d1)를 출력할 수 있다. 스위치 회로(1112-1)는 신호(S1_d1)에 기초하여 제 1 출력 전압을 출력할 수 있다. 따라서, 전압(Vout)은 제 1 출력 전압일 수 있다.
- [0137] 시각 '0'부터 시각 'ta' 사이에서, 전압 검출 회로(1115-5)는 신호(S3_d0)를 출력할 수 있다. 시각 'ta'부터 시각 't0' 사이에서, 전압 검출 회로(1115-5)는 신호(S3_d1)를 출력할 수 있다. 도 5 및 도 7에 도시된 신호(S2)와 달리, 신호(S3)는 시각 'ta'부터 시각 't0' 사이에서 전압 레벨(d1)을 가질 수 있다. 따라서, 스위치 회로(1115-1)는 신호(S3_d1)에 기초하여 시각 'ta'부터 전압 라인(1118)을 전압 라인(1117b)으로 연결할 수 있다.
- [0138] 즉, 전압 라인(1116)이 전압 라인(1117a)으로부터 연결해제되기 전부터, 전압 라인(1118)은 전압 라인(1117b)으로 연결될 수 있다. 따라서, 스위치 회로(1115-1)는 시각 'ta' 이후에 전압(Vout)의 레벨이 기준 레벨(Lv1)보다 낮아지는 경우, 전압 라인(1118)을 전압 라인(1117b)으로 연결하는 스위칭에 의한 끊김 없이 제 2 출력 전압을 전압 라인(1117b)으로 바로 출력할 수 있다.
- [0139] 전압 라인(1118)이 전압 라인(1117b)으로 연결된 경우, 노드(1113-11)의 전압은 전압(Vout)의 레벨을 가질 수 있다. 노드(1113-11)의 전압의 레벨이 기준 레벨(Lv0)보다 낮은 경우, 트랜지스터(TR2)를 통해 전압 라인(1119)으로부터 전압 라인(1118)으로 전류가 흐를 수 있다. 노드(1113-11)의 전압의 레벨이 기준 레벨(Lv0) 이상인 경우, 전압 라인(1118)으로 전류가 흐르지 않을 수 있다.
- [0140] 즉, 전압 검출 회로(1111c) 및 스위치 회로(1112-1)의 동작과는 독립적으로, 전압 라인(1118)이 전압 라인(1117b)으로 연결되고 전압(Vout)의 레벨이 기준 레벨(Lv0)보다 낮은 경우, 전압 라인(1119)으로부터 전압 라인(1117b)으로 전류가 흐를 수 있다. 다만, 전압 라인(1118)이 전압 라인(1117b)으로 연결되더라도 전압(Vout)의 레벨이 기준 레벨(Lv0) 이상인 경우, 전압 라인(1118)으로 전류가 흐르지 않을 수 있다.
- [0141] 전압(Vout)의 레벨이 기준 레벨(Lv0)보다 낮아지는 시점(예로서, t0)에서 전압 라인(1118)을 전압 라인(1117b)으로 연결하는 동작이 생략됨으로써, 전원 전환 회로(1110c-4)는 안정적인 전압(Vout)을 출력할 수 있다. 즉, 전원 전환 회로(1110c-4)는 전압(Vout)을 공급하는 전원이 전압(V1)으로부터 전압(V2)으로 전환되는 시점(예로서, t0)에서 발생하는 언더슈트(undershoot)의 크기 및 전압(Vout)의 레벨의 변화를 감소시킬 수 있다. 도 18에 도시된 언더슈트의 크기(P1)은 도 5에 도시된 언더슈트의 크기(P0)보다 작을 수 있다. 따라서, 부하 회로(1140)에서 발생하는 오동작이 감소될 수 있다.
- [0142] 도 19는 도 17의 전원 전환 회로(1110c-4)의 예시적인 동작을 설명하기 위한 흐름도이다. 도 18에 도시된 시각 '0'부터 시각 't1' 사이에서의 전원 전환 회로(1110c-4)의 동작이 도 19를 참조하여 설명된다.
- [0143] S210 동작에서, 전원 전환 회로(1110c-4)는 전압들(V1, V2)을 수신할 수 있다. 전압 검출 회로(1111c)는 전압(V1)을 수신할 수 있다. 전압 검출 회로(1115-5)는 전압(V2)을 수신할 수 있다.
- [0144] 시각 '0'부터 시각 't0' 사이에서, 전압(V1)은 기준 레벨(Lv0)보다 높을 수 있다. 이 경우, S220 동작에서, 스위치(SW1)는 전압 라인(1116)을 전압 라인(1117a)으로 연결할 수 있다. 제 1 출력 전압이 전압 라인(1117a)으로 출력될 수 있다. 즉, 전압(Vout)이 전압(V1)에 기초하여 출력될 수 있다.

- [0145] S230 동작에서, 전압 검출 회로(1115-5)는 수신된 전압(V2)의 레벨과 기준 레벨(Lv3)을 비교할 수 있다.
- [0146] S240 동작에서, 전압 검출 회로(1115-5)는 전압(V2)의 레벨과 기준 레벨(Lv3)을 비교한 비교 결과에 기초하여, 신호(S3_d0) 또는 신호(S3_d1)를 선택적으로 출력할 수 있다.
- [0147] 시각 'ta'부터 시각 't1' 사이에서, 전압(V2)의 레벨은 기준 레벨(Lv3) 이상일 수 있다. 이 경우, S250 동작에서, 전압 검출 회로(1115-5)는 신호(S3_d1)를 출력할 수 있다. 스위치(SW2)는 신호(S3_d1)에 기초하여 전압 라인(1118)을 전압 라인(1117b)으로 연결할 수 있다.
- [0148] 전압(V2)의 레벨이 기준 레벨(Lv3)보다 낮은 경우, 전원 전환 회로(1110c-4)는 S230 동작 및 S240 동작을 반복할 수 있다.
- [0149] S260 동작에서, 전압 검출 회로(1111c)는 수신된 전압(V1)의 레벨과 기준 레벨(Lv0)을 비교할 수 있다.
- [0150] S270 동작에서, 전압 검출 회로(1111c)는 전압(V1)의 레벨과 기준 레벨(Lv0)을 비교한 비교 결과에 기초하여, 신호(S1_d0) 또는 신호(S1_d1)를 선택적으로 출력할 수 있다.
- [0151] 시각 't0'부터 시각 't1' 사이에서, 전압(V1)의 레벨은 기준 레벨(Lv0)보다 낮을 수 있다. 이 경우, 전압(Vout)의 레벨은 기준 레벨(Lv0)보다 낮을 수 있다. 따라서, 도 18을 참조하여 설명된 것처럼, S280 동작에서, 제 2 출력 전압이 전압 라인(1117b)으로 출력될 수 있다. 즉, 전압(Vout)이 전압(V2)에 기초하여 출력될 수 있다. 또한, 전압 검출 회로(1111c)는 신호(S1_d0)를 출력할 수 있다. 스위치(SW1)는 신호(S1_d0)에 기초하여 전압 라인(1116)을 전압 라인(1117a)으로부터 연결해제할 수 있다.
- [0152] 반면, 전압(V1)의 레벨이 기준 레벨(Lv0) 이상인 경우, 전원 전환 회로(1110c-4)는 S260 동작 및 S270 동작을 반복할 수 있다.
- [0153] 상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.


도면

도면1




100


도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16



도면17



도면18



도면19

