## (12)公開特許公報(A)

(11) 特許出願公開番号

## 特開2013-9363

(P2013-9363A) (43) 公開日 平成25年1月10日(2013.1.10)

(51) Int.Cl.			FI		テーマコード(参考)
нозк	19/20	(2006.01)	HO3K 19/2	20	5J042

審査請求 未請求 請求項の数 8 OL (全 75 頁)

特願2012-114359 (P2012-114359) 平成24年5月18日 (2012.5.18) 特願2011-113430 (P2011-113430)	(71) 出願人	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地
平成23年5月20日 (2011.5.20)	(72)発明者	八窪裕人
日本国(JP)		神奈川県厚木市長谷398番地 株式会社
		半導体エネルギー研究所内
	(72)発明者	長塚修平
		神奈川県厚木市長谷398番地 株式会社
		半導体エネルギー研究所内
	Fターム (参	\$考) 5J042 BA19 CA07 CA09 CA14 CA24
		CA25 CA27 DA01 DA02
	特願2012-114359 (P2012-114359) 平成24年5月18日 (2012.5.18) 特願2011-113430 (P2011-113430) 平成23年5月20日 (2011.5.20) 日本国 (JP)	特願2012-114359 (P2012-114359) 平成24年5月18日 (2012.5.18) 特願2011-113430 (P2011-113430) 平成23年5月20日 (2011.5.20) 日本国 (JP) (72) 発明者 F ターム (参

(54) 【発明の名称】半導体集積回路

(19) 日本国特許庁(JP)

(57)【要約】

【課題】電源が遮断されてもデータが保持される新規な 論理回路を提供する。また、消費電力を低減できる新規 な論理回路を提供する。

【解決手段】2つの出力ノードを比較する比較器と、電 荷保持部と、出力ノード電位確定部とを電気的に接続す ることにより、論理回路を構成する。それにより、電源 が遮断されてもデータが保持される論理回路を得ること ができる。また、論理回路を構成するトランジスタの総 個数を低減させることができる。更に、酸化物半導体を 用いたトランジスタとシリコンを用いたトランジスタを 積層させることで、論理回路の面積の削減が可能になる

【選択図】図1



【特許請求の範囲】

【請求項1】

2つの出力ノードを比較する比較器と、

前記比較器と電気的に接続された電荷保持部と、

前記電荷保持部と電気的に接続された出力ノード電位確定部と、を有する論理回路であり

(2)

前記電荷保持部は、

第 1 の酸化物半導体を用いたトランジスタとゲートが電気的に接続されている第 1 のシリ コンを用いたトランジスタと、

第 2 の酸化物半導体を用いたトランジスタとゲートが電気的に接続されている第 2 のシリ <sup>10</sup> コンを用いたトランジスタと、

第 3 の酸化物半導体を用いたトランジスタとゲートが電気的に接続されている第 3 のシリ コンを用いたトランジスタと、

第4の酸化物半導体を用いたトランジスタとゲートが電気的に接続されている第4のシリ コンを用いたトランジスタと、

を有することを特徴とする半導体集積回路。

【請求項2】

請求項1において前記比較器は、クロック信号がゲートに入力される2つのPチャネル型 トランジスタと、2つの出力ノードにそれぞれゲートが接続されている2つのPチャネル 型トランジスタとを有することを特徴とする半導体集積回路。

【請求項3】

請求項1または請求項2において、前記出力ノード電位確定部は、クロック信号がゲート に入力される1つのNチャネル型トランジスタであり、前記Nチャネル型トランジスタの ソース又はドレインの一方は接地電位端子と電気的に接続されていることを特徴とする半 導体集積回路。

【請求項4】

請求項1において前記比較器は、クロック信号がゲートに入力される2つのNチャネル型 トランジスタと、2つの出力ノードにそれぞれゲートが接続されている2つのNチャネル 型トランジスタとを有することを特徴とする半導体集積回路。

【請求項5】

請求項1または請求項4において、前記出力ノード電位確定部は、クロック信号がゲート に入力される1つのPチャネル型トランジスタであり、前記Pチャネル型トランジスタの ソース又はドレインの一方は電源電位端子と電気的に接続されていることを特徴とする半 導体集積回路。

【請求項6】

請求項1乃至請求項5のいずれか一項において、前記電荷保持部は、

前記第1の酸化物半導体を用いたトランジスタのソース又はドレインの一方及び前記第1 のシリコンを用いたトランジスタのゲートと電気的に接続されている第1の保持容量と、 前記第2の酸化物半導体を用いたトランジスタのソース又はドレインの一方及び前記第2 のシリコンを用いたトランジスタのゲートと電気的に接続されている第2の保持容量と、 前記第3の酸化物半導体を用いたトランジスタのソース又はドレインの一方及び前記第3 のシリコンを用いたトランジスタのゲートと電気的に接続されている第3の保持容量と、 前記第4の酸化物半導体を用いたトランジスタのソース又はドレインの一方及び前記第4 のシリコンを用いたトランジスタのゲートと電気的に接続されている第4の保持容量と、

【請求項7】

請求項1乃至請求項6のいずれか一項において、

前記第1の酸化物半導体を用いたトランジスタと前記第1のシリコンを用いたトランジス タとは重畳して形成され、

前記第2の酸化物半導体を用いたトランジスタと前記第2のシリコンを用いたトランジス <sup>50</sup>

20

10

20

30

40

50

タとは重畳して形成され、 前記第3の酸化物半導体を用いたトランジスタと前記第3のシリコンを用いたトランジス タとは重畳して形成され、 前記第4の酸化物半導体を用いたトランジスタと前記第4のシリコンを用いたトランジス タとは重畳して形成されることを特徴とする半導体集積回路。 【請求項8】 請求項1乃至請求項7のいずれか一項において、 前記Nチャネル型トランジスタは、酸化物半導体を用いたトランジスタであることを特徴 とする半導体集積回路。 【発明の詳細な説明】 【技術分野】  $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 酸化物半導体を用いる半導体集積回路及びその駆動方法に関する。 【背景技術】 [0002]半導体集積回路は、NAND回路(否定論理積回路)やNOR回路(否定論理和回路)や 、インバータ回路(論理否定回路)などを組み合わせて構成される。 [0003]NAND回路やNOR回路の従来の回路構成として、例えば2個のPチャネル型トランジ スタと2個のNチャネル型トランジスタを組み合わせて構成される。 [0004]また、NAND回路として、例えば強誘電体キャパシタを用いたNAND回路が知られて いる(特許文献1参照)。 【先行技術文献】 【特許文献】 [0005]【特許文献1】特開2005-303580号公報 【発明の概要】 【発明が解決しようとする課題】 [0006]従来の論理回路は、Pチャネル型トランジスタとNチャネル型トランジスタを相補的に組 み合わせたCMOS回路で構成されている。この従来の論理回路は、電源遮断時にはデー タが消えてしまう。 そこで、電源が遮断されてもデータが保持される新規な論理回路を提供することを課題の 一つとする。 [0008]また、CMOS回路を用いた従来の論理回路では、電源電位(VDD)端子から基準電位 (GND)端子までのパスが多く存在し、待機時の消費電力が大きくなっている。  $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 消費電力を低減できる新規な論理回路を提供することも課題の一つとする。 また、論理回路の面積を削減し、さらなる小型化を図ることも課題の一つとする。 [0011]また、従来の論理回路における素子数よりも少なく、特に論理回路を構成するトランジス タの総個数が低減された新規な論理回路を提供することも課題の一つとする。 【課題を解決するための手段】 [0012]

電源が遮断されてもデータが保持される新規な論理回路として、レジスタ機能を有する論 理回路を構成する。

(3)

【0013】

本明細書で開示する本発明の一態様は、2つの出力ノードを比較する比較器と、該比較器 と電気的に接続された電荷保持部と、該電荷保持部と電気的に接続された出力ノード電位 確定部と、を有する論理回路であり、電荷保持部は、酸化物半導体を用いたトランジスタ とゲートが電気的に接続されているNチャネル型トランジスタを有することを特徴とする 半導体集積回路である。

【0014】

本明細書で開示する本発明の一態様は、2つの出力ノードを比較する比較器と、該比較器 と電気的に接続された電荷保持部と、該電荷保持部と電気的に接続された出力ノード電位 確定部と、を有する論理回路であり、電荷保持部は、酸化物半導体を用いたトランジスタ とゲートが電気的に接続されているPチャネル型トランジスタを有することを特徴とする 半導体集積回路である。

【0015】

また、本明細書で開示する本発明の一態様は、2つの出力ノードを比較する比較器と、比較器と電気的に接続された電荷保持部と、電荷保持部と電気的に接続された出力ノード電 位確定部と、を有する論理回路であり、電荷保持部は、第1の酸化物半導体を用いたトラ ンジスタとゲートが電気的に接続されている第1のシリコンを用いたトランジスタと、第 2の酸化物半導体を用いたトランジスタとゲートが電気的に接続されている第2のシリコ ンを用いたトランジスタと、第3の酸化物半導体を用いたトランジスタとゲートが電気的 に接続されている第3のシリコンを用いたトランジスタと、第4の酸化物半導体を用いた トランジスタとゲートが電気的に接続されている第4のシリコンを用いたトランジスタと 、を有することを特徴とする半導体集積回路である。

[0016]

上記構成において比較器は、クロック信号がゲートに入力される2つのPチャネル型トランジスタと、2つの出力ノードにそれぞれゲートが接続されている2つのPチャネル型トランジスタとを有していてもよい。また、出力ノード電位確定部は、クロック信号がゲートに入力される1つのNチャネル型トランジスタであり、該トランジスタのドレインは接地電位端子と電気的に接続され、該トランジスタのソースは電源電位端子に電気的に接続されていてもよい。

上記構成において比較器は、クロック信号がゲートに入力される2つのNチャネル型トランジスタと、2つの出力ノードにそれぞれゲートが接続されている2つのNチャネル型トランジスタとを有していてもよい。また、出力ノード電位確定部は、該クロック信号がゲートに入力される1つのPチャネル型トランジスタであり、該トランジスタのドレインは電源電位端子と電気的に接続され、該トランジスタのソースは接地電位端子に電気的に接続されていてもよい。

また、本明細書で開示する本発明の一態様は、2つの出力ノードを比較する比較器と、該 比較器と電気的に接続された電荷保持部と、該電荷保持部と電気的に接続された出力ノー ド電位確定部と、を有する論理回路であり、該電荷保持部は、第1の酸化物半導体を用い たトランジスタのソース又はドレインの一方及び第1のシリコンを用いたトランジスタの ゲートと電気的に接続されている第1の保持容量と、第2の酸化物半導体を用いたトラン ジスタのソース又はドレインの一方及び第2のシリコンを用いたトランジスタのゲートと 電気的に接続されている第2の保持容量と、第3の酸化物半導体を用いたトランジスタの ソース又はドレインの一方及び第3のシリコンを用いたトランジスタのゲートと電気的に 接続されている第3の保持容量と、第4の酸化物半導体を用いたトランジスタのソース又 はドレインの一方及び第4のシリコンを用いたトランジスタのゲートと電気的に を続きれている第3の保持容量と、第4の酸化物半導体を用いたトランジスタの している第4の保持容量と、を有することを特徴とする半導体集積回路である。

上記構成において、第1の酸化物半導体を用いたトランジスタと第1のシリコンを用いた 50

30

40

10

準電位端子までのパスが少ないため、消費電力の削減が可能である。また、待機時は電源 をオフする構成にすることで更なる電力削減が可能となる。 また、本明細書で開示するレジスタ機能を有する新規な論理回路は、酸化物半導体を用い たトランジスタと、シリコン半導体を用いたトランジスタ(Pチャネル型トランジスタや Nチャネル型トランジスタ)を積層することができる。積層させた場合には、論理回路の 面積を削減することができる。 また、 С М О Ѕ 回 路のみを用いた従来のレジスタ回路は、クロックドインバータが 2 個、 インバータが 1 個 で 構成 され、 P チャネル型 トランジスタと N チャネル型 トランジスタと をそれぞれ5個、合計で10個のトランジスタを用いる。従って、NAND回路やNOR 回路が前述したようにPチャネル型トランジスタとNチャネル型トランジスタとをそれぞ れ2個ずつ、合計4個のトランジスタを用いるため、従来のレジスタ回路を有するNAN D回路やNOR回路は、合計14個のトランジスタを用いる。 本明細書で開示するレジスタ機能を有する新規な論理回路は、Pチャネル型(Nチャネル 型)トランジスタ4個、Nチャネル型(Pチャネル型)トランジスタ5個、酸化物半導体 を用いたトランジスタ4個の合計13個のトランジスタで構成することができる。新規な 論理回路は、従来のレジスタ回路を有するNAND回路やNOR回路に比べてトランジス タ1個分を削減できる。 【発明の効果】 [0029]本発明の一態様によれば、2つの出力ノードを比較する比較器と、電荷保持部と、出力ノ ード電位確定部とを電気的に接続することにより、論理回路を構成する。それにより、電 源 が 遮 断 さ れ て も デ ー タ が 保 持 さ れ る 論 理 回 路 を 得 る こ と が で き る 。 ま た 、 電 源 電 位 端 子 から基準電位端子までのパスを少なくできるため、消費電力を低減した論理回路を得るこ とができる。更に、論理回路の面積を削減させたNAND回路やNOR回路を得ることが できる。 【図面の簡単な説明】 [0030]【図1】実施の形態1に係わるNAND回路を説明する図。

10

20

30

40

50

トランジスタとは重畳して形成され、第2の酸化物半導体を用いたトランジスタと第2の シリコンを用いたトランジスタとは重畳して形成され、第3の酸化物半導体を用いたトラ ンジスタと第3のシリコンを用いたトランジスタとは重畳して形成され、第4の酸化物半 導体を用いたトランジスタと第4のシリコンを用いたトランジスタとは重畳して形成され

また、Nチャネル型トランジスタは、半導体として酸化物を用いることができる。

また、Pチャネル型トランジスタは、半導体として酸化物を用いることができる。

また、Nチャネル型トランジスタは、半導体としてシリコンを用いることができる。

また、Pチャネル型トランジスタは、半導体としてシリコンを用いることができる。

電荷が保持され、データが記憶され、保持される特徴を有している。

本明細書で開示するレジスタ機能を有する新規な論理回路は、電源が遮断されてもシリコ ン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとの間のノードに

また、本明細書で開示するレジスタ機能を有する新規な論理回路は、電源電位端子から基

ていてもよい。 [0020]

[0021]

[0024]

[0025]

【図2】ラッチ回路、インバータ、クロックドインバータの回路図。 【図3】 ラッチ回路の回路図。 【図4】実施の形態1に係わるNAND回路のタイミングチャートを説明する図。 【図5】実施の形態1に係わるNAND回路の動作を説明する図。 【図6】実施の形態1に係わるNAND回路の動作を説明する図。 【図7】実施の形態1に係わるNAND回路の動作を説明する図。 【図8】実施の形態1に係わるNAND回路の動作を説明する図。 【図9】実施の形態2に係わるNAND回路を説明する図。 【図10】実施の形態2に係わるNAND回路のタイミングチャートを説明する図。 10 【図11】実施の形態2に係わるNAND回路の動作を説明する図。 【図12】実施の形態2に係わるNAND回路の動作を説明する図。 【図13】実施の形態2に係わるNAND回路の動作を説明する図。 【図14】実施の形態2に係わるNAND回路の動作を説明する図。 【図15】実施の形態3に係わるNAND回路を説明する図。 【図16】実施の形態3に係わるNAND回路を説明する図。 【図17】実施の形態4に係わるNOR回路を説明する図。 【図18】実施の形態4に係わるNOR回路のタイミングチャートを説明する図。 【図19】実施の形態4に係わるNOR回路の動作を説明する図。 【図20】実施の形態4に係わるNOR回路の動作を説明する図。 20 【図21】実施の形態4に係わるNOR回路の動作を説明する図。 【図22】実施の形態4に係わるNOR回路の動作を説明する図。 【図23】実施の形態5に係わるNOR回路を説明する図。 【図24】実施の形態5に係わるNOR回路のタイミングチャートを説明する図。 【図25】実施の形態5に係わるNOR回路の動作を説明する図。 【図26】実施の形態5に係わるNOR回路の動作を説明する図。 【図27】実施の形態5に係わるNOR回路の動作を説明する図。 【図28】実施の形態5に係わるNOR回路の動作を説明する図。 【図29】実施の形態6に係わるNOR回路を説明する図。 【図30】実施の形態6に係わるNOR回路を説明する図。 30 【図31】トランジスタの断面図。 【図32】論理回路の構造を示す断面図。 【図33】論理回路を用いたCPUのブロック図。 【図34】酸化物材料の結晶構造を説明する図。 【図35】酸化物材料の結晶構造を説明する図。 【図36】酸化物材料の結晶構造を説明する図。 【図37】酸化物材料の結晶構造を説明する図。 【図38】シミュレーションによって得られた移動度のゲート電圧依存性を説明する図。 【図39】シミュレーションによって得られたドレイン電流と移動度のゲート電圧依存性 を説明する図。 40 【図40】シミュレーションによって得られたドレイン電流と移動度のゲート電圧依存性 を説明する図。 【図41】シミュレーションによって得られたドレイン電流と移動度のゲート電圧依存性 を説明する図。 【図42】シミュレーションに用いたトランジスタの断面構造を説明する図。 【図43】酸化物半導体膜を用いたトランジスタ特性のグラフ。 【図 4 4 】トランジスタの構造を示す上面図及び断面図。 【図45】トランジスタの構造を示す上面図及び断面図。 【図46】試料Aおよび試料BのXRDスペクトルを示す図。 【図47】トランジスタのオフ電流と測定時基板温度との関係を示す図。 【図48】I<sub>ds</sub>および電界効果移動度のV<sub>gs</sub>依存性を示す図。

(6)

【図49】基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す 図。 【発明を実施するための形態】 [0031]実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し 得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の 記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において 、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、 10 その繰り返しの説明は省略する。 [0032](実施の形態1) 本 実 施 の 形 態 で は 、 デ ー タ の 保 持 機 能 を 有 し 、 消 費 電 力 を 削 減 し た N A N D 回 路 に つ い て 図1乃至図8を用いて説明する。 < N A N D 回 路 1 0 0 の 構 成 > 図1に本実施の形態のNAND回路の回路図を示す。図1に示すNAND回路100は、 第1のトランジスタ101、第2のトランジスタ102、第3のトランジスタ103、第 4のトランジスタ104、第5のトランジスタ105、第6のトランジスタ106、第7 のトランジスタ107、第8のトランジスタ108、第9のトランジスタ109、第10 のトランジスタ110、第11のトランジスタ111、第12のトランジスタ112、第 13のトランジスタ113、を有している。 [0034]第 2 のトランジスタ 1 0 2 、第 4 のトランジスタ 1 0 4 、第 5 のトランジスタ 1 0 5 、第 7のトランジスタ107、第9のトランジスタ109の5個のトランジスタとして、nチ ャネル型トランジスタを用いる。第10のトランジスタ110、第11のトランジスタ1 1 1 、 第 1 2 の トランジスタ 1 1 2 、 第 1 3 の トランジスタ 1 1 3 の 4 個 の トランジスタ として、pチャネル型トランジスタを用いる。 [0035]第1のトランジスタ101、第3のトランジスタ103、第6のトランジスタ106、第 8のトランジスタ108の4個のトランジスタとして、例えば酸化物半導体層にチャネル が形成されるトランジスタを用いる。なお当該酸化物半導体を用いたトランジスタは、n チャネル型トランジスタである。 当該酸化物半導体を用いたトランジスタはリーク電流(オフ電流ともいう)が極小である 。トランジスタのリーク電流が極小であるために得られる利点として、論理回路における 単位面積当たりのデータの保持機能が高められることが挙げられる。一般に、データの保 持時間とリーク電流は比例する。例えば、リーク電流が1.0×10<sup>-24</sup>Aの場合、デ ータの保持時間は10年になり、リーク電流が1.0×10<sup>-21</sup>Aの場合、データの保 持時間は3日~4日になる。リーク電流が一桁変化するだけで、データの保持時間は大き く変化し、論理回路全体に大きな影響を及ぼす。必要とする特性に合わせて最適なトラン ジスタを選択することが好ましい。 なお、nチャネル型の酸化物半導体を用いたトランジスタのリーク電流は、100yA/ μm (1.0×10<sup>-22</sup>A)以下、好ましくは10yA/μm (1.0×10<sup>-23</sup>A )以下、より好ましくは1yA/μm(1.0×10<sup>-24</sup>Α)以下を得ることができる 。なお、測定時は、ドレイン電圧とゲート電圧の絶対値が等しい事が好ましい。酸化物半 導体を用いたトランジスタのリーク電流は、ゲート電圧が-3V以下になっても、極小を

維持する。これに対して、nチャネル型のシリコン半導体を用いたトランジスタのリーク 電流は、概ね10pA/µm(1.0×10<sup>-11</sup>A)程度であり、ゲート電圧が-3V 20

30

40

以下になると、リーク電流は急速に大きくなってしまう。また、リーク電流は、測定時の トランジスタの温度にも依存する。高温であるほど、リーク電流は大きくなる。 [0038]第2のトランジスタ102、第4のトランジスタ104、第5のトランジスタ105、第 7のトランジスタ107、第9のトランジスタ109、第10のトランジスタ110、第 1 1 の ト ラ ン ジ ス タ 1 1 1 、 第 1 2 の ト ラ ン ジ ス タ 1 1 2 、 第 1 3 の ト ラ ン ジ ス タ 1 1 3 の9個のトランジスタとして、例えば珪素層にチャネルが形成されるトランジスタを用い る。当該珪素層は、単結晶珪素層、微結晶珪素層、非晶質珪素層であってもよい。

(8)

[0039]

10 なお、第2のトランジスタ102、第4のトランジスタ104、第5のトランジスタ10 5、第7のトランジスタ107、第9のトランジスタ109の5個のトランジスタ全て、 又は一部を、酸化物半導体を用いたトランジスタに置き換えることもできる。ただし、酸 化 物 半 導 体 を 用 い た ト ラ ン ジ ス タ は オ フ 電 流 が 極 小 と い う 利 点 を 有 す る 一 方 、 動 作 速 度 が シリコン半導体を用いたトランジスタと比べて劣るため、NAND回路100の動作速 度への影響を考慮して、これらのトランジスタを酸化物半導体を用いたトランジスタに置 き換えることが必要である。

[0040]

N A N D 回 路 1 0 0 に 入力 さ れ る 2 つ の 信 号 の う ち 入力 信 号 A は 、 第 6 の ト ラ ン ジ ス タ 1 0 6 のソース又はドレインの一方に、入力される。また入力信号 B は、第 1 のトランジス タ101のソース又はドレインの一方に、入力される。なお、第8のトランジスタ108 のソース又はドレインの一方には、入力信号Aと位相が反転した信号ABが入力され、第 3のトランジスタ103のソース又はドレインの一方には、入力信号Bと位相が反転した 信号BBが入力される。

[0041]

第1のトランジスタ101のゲートは、第6のトランジスタ106のゲートと電気的に接 続されている。第1のトランジスタ101のソース又はドレインの他方は、第2のトラン ジスタ102のゲートと電気的に接続されている。なお、第1のトランジスタ101のソ ース又はドレインの他方と第2のトランジスタ102のゲートとの接続部分をノードBと する。第2のトランジスタ102のソース又はドレインの一方は、第5のトランジスタ1 05のソース又はドレインの一方と電気的に接続され、第2のトランジスタ102のソー ス又はドレインの他方は、第9のトランジスタ109のソース又はドレインの一方、及び 第4のトランジスタ104のソース又はドレインの一方、及び第7のトランジスタ107 のソース又はドレインの一方と電気的に接続されている。

[0042]

第3のトランジスタ103のゲートは、第8のトランジスタ108のゲートと電気的に接 続されている。第3のトランジスタ103のソース又はドレインの他方は、第4のトラン ジスタ104のゲートと電気的に接続されている。なお、第3のトランジスタ103のソ ース又はドレインの他方と第4のトランジスタ104のゲートとの接続部分をノードEと する。第4のトランジスタ104のソース又はドレインの他方は、第7のトランジスタ1 07のソース又はドレインの他方、及び第10のトランジスタ110のソース又はドレイ ンの一方、及び第12のトランジスタ112のソース又はドレインの一方、及び第11の トランジスタ111のゲートと電気的に接続されている。なお、第4のトランジスタ10 4のソース又はドレインの他方と、第7のトランジスタ107のソース又はドレインの他 方と、第10のトランジスタ110のソース又はドレインの一方と、第12のトランジス タ112のソース又はドレインの一方と、第11のトランジスタ111のゲートとの接続 部分をノードDとする。

第5のトランジスタ105のゲートは、第6のトランジスタ106のソース又はドレイン の他方と電気的に接続されている。なお、第5のトランジスタ105のゲートと、第6の トランジスタ106のソース又はドレインの他方との接続部分をノードCとする。第5の

20

40

トランジスタ105のソース又はドレインの他方は、第10のトランジスタ110のゲート、及び第110トランジスタ111のソース又はドレインの一方、及び第130トランジスタ1110のケースシンスタ113のソース又はドレインの一方と電気的に接続されている。なお、第5のトランジスタ105のソース又はドレインの他方と、第100トランジスタ110のゲートと、第110トランジスタ111のソース又はドレインの一方と、第130トランジスタ1 13のソース又はドレインの一方との接続部分をノードAとする。

【0044】

第6のトランジスタ106のゲートには、クロック信号CLKと位相が反転した信号CL KBが入力されている。第7のトランジスタ107のゲートは、第8のトランジスタ10 8のソース又はドレインの他方と電気的に接続されている。なお、第7のトランジスタ1 07のゲートと、第8のトランジスタ108のソース又はドレインの他方との接続部分を ノードFとする。第8のトランジスタ108のゲートには、クロック信号CLKと位相が 反転した信号CLKBが入力されている。第9のトランジスタ109のゲートには、クロ ック信号CLKが入力され、第9のトランジスタ109のソース又はドレインの他方は、 接地電位GND端子と電気的に接続されている。なお、第9のトランジスタ109のソー ス又はドレインの他方と、接地電位GND端子との接続部分をノードGとする。

【0045】

第10のトランジスタ110のソース又はドレインの他方と、第11のトランジスタ11 1のソース又はドレインの他方と、第12のトランジスタ112のソース又はドレインの 他方と、第13のトランジスタ113のソース又はドレインの他方とは、電気的に接続さ れており、電源電位VDDが供給されている。第12のトランジスタ112のゲートには 、クロック信号CLKが入力され、第13のトランジスタ113のゲートには、クロック 信号CLKが入力されている。

【0046】

ノードAの電位は、NAND回路100の出力信号OUTとして出力される。ノードDの 電位は、NAND回路100の出力信号OUTと、位相が反転した信号OUTBとして出 力される。

【0047】

本実施の形態のNAND回路100において、酸化物半導体を用いたトランジスタのゲートが閉じている時、電源電位VDD端子から接地電位GND端子までのリーク電流のパスは、1つしか存在しない。リーク電流のパスが1つしか存在しないため、NAND回路100の消費電力を抑えることができる。

[0048]

比較として従来のラッチ回路を図2に示す。図2(A)に示すラッチ回路120は、クロックドインバータ121、インバータ122、クロックドインバータ123を有している

【0049】

クロックドインバータ121の入力端子は、ラッチ回路120の入力端子INとして機能 する。

[0050]

40

10

20

30

クロックドインバータ121の出力端子は、インバータ122の入力端子及びクロックド インバータ123の出力端子と電気的に接続されている。

【0051】

インバータ122の出力端子は、クロックドインバータ123の入力端子と電気的に接続 されており、ラッチ回路120の出力端子OUTとして機能する。

【0052】

インバータ122として用いることが可能な回路構成の例を図2(B)に示す。

【0053】

図 2 ( B )に示されるインバータ 1 3 3 は、 p チャネル型トランジスタであるトランジス タ 1 3 1 及び n チャネル型トランジスタであるトランジスタ 1 3 2 を有している。

(9)

【 0 0 5 4 】

インバータ133のトランジスタ131のゲートは、トランジスタ132のゲートと電気 的に接続されており、インバータ133の入力端子INとして機能する。トランジスタ1 31のソース又はドレインの一方には、電源電位VDDが供給される。トランジスタ13 1のソース又はドレインの他方は、トランジスタ132のソース又はドレインの一方と電 気的に接続されており、インバータ133の出力端子OUTとして機能する。 【0055】

トランジスタ132のソース又はドレインの他方は、接地電位GND端子と電気的に接続 されている。

[0056]

10

40

クロックドインバータ121及びクロックドインバータ123のそれぞれとして用いることが可能な回路構成の例を図2(C)に示す。

【 0 0 5 7 】

図2(C)に示すクロックドインバータ160は、 p チャネル型トランジスタであるトラ ンジスタ161、 p チャネル型トランジスタであるトランジスタ162、 n チャネル型ト ランジスタであるトランジスタ163、 n チャネル型トランジスタであるトランジスタ1 64を有している。

【0058】

トランジスタ161のゲートは、トランジスタ164のゲートと電気的に接続されており 、クロックドインバータ160の入力端子INとして機能する。トランジスタ161のソ 20 ース又はドレインの一方には、電源電位VDDが供給される。トランジスタ161のソー ス又はドレインの他方は、トランジスタ162のソース又はドレインの一方と電気的に接 続されている。

【 0 0 5 9 】

トランジスタ162のゲートには、クロック信号CLKが入力される。トランジスタ16 2のソース又はドレインの他方は、トランジスタ163のソース又はドレインの一方と電 気的に接続され、クロックドインバータ160の出力端子OUTとして機能する。

[0060]

トランジスタ163のゲートには、クロック信号CLKと位相が反転した信号CLKBが 入力される。トランジスタ163のソース又はドレインの他方は、トランジスタ164の <sup>30</sup> ソース又はドレインの一方と電気的に接続されている。

【0061】

トランジスタ164のソース又はドレインの他方は、接地電位GND端子と電気的に接続 されている。

[0062]

インバータ133、クロックドインバータ160A及びクロックドインバータ160Bを 用いた場合のラッチ回路120の具体的な回路構成を図3に示す。なお図3において、ク ロックドインバータ160A及びクロックドインバータ160B、並びにそれぞれに含ま れるトランジスタは、クロックドインバータ160と同様であり、それぞれ「A」及び「 B」を追加して表記している。

【0063】

図3に示されるように、ラッチ回路120において、電源電位VDD端子から接地電位GND端子へのリーク電流のパスは3つ存在する(パスI<sub>1</sub>~パスI<sub>3</sub>)。よって、ラッチ回路120の消費電力は増大する恐れがある。

[0064]

上述のように、本実施の形態のNAND回路100は、電源電位VDD端子から接地電位 GND端子へのリーク電流のパスは1つである。そのため、本実施の形態のNAND回路 100では消費電力が抑制できる。

【 0 0 6 5 】

また本実施の形態のNAND回路100は、4個の酸化物半導体を用いたトランジスタ及 <sup>50</sup>

(10)

び9個のシリコン半導体を用いたトランジスタを有している。 [0066]酸化物半導体を用いたトランジスタは、上述のようにリーク電流が極小である。そのため 、 N A N D 回 路 1 0 0 に電 源 電 位 V D D の 供 給 を 停 止 し て も 、 例 え ば 酸 化 物 半 導 体 を 用 い たトランジスタである第1のトランジスタ101のソース又はドレインの他方と、第2の トランジスタ102のゲートとの間(ノードB)に蓄えられている電荷は保持される。よ って、電源電位VDDの供給を再開すると、NAND回路100は、電源電位VDDの供 給を停止する前の状態から、動作を開始することができる。 10 このように、NAND回路100は電源電位VDDの供給を停止してもデータが消失しな い。すなわち、本実施の形態のNAND回路100は、不揮発性の記憶回路である。従っ て、NAND回路100において、酸化物半導体を用いたトランジスタのゲートが閉じて いる時は、電源電位VDDの供給を停止することが可能である。即ち不揮発性のNAND 回路100は消費電力を抑制することができる。 [0068]また本実施の形態のNAND回路100において、酸化物半導体を用いたトランジスタと シリコン半導体を用いたトランジスタは積層して形成することが可能である(後述)。そ のため、NAND回路100の回路面積を小さくすることができる。 [0069]20 < N A N D 回 路 1 0 0 の 動 作 > 図4乃至図8を用いて、本実施の形態のNAND回路100の動作について説明する。図 4には、NAND回路100におけるタイミングチャートを示す。図4では、期間T1、 期間T2、期間T3、期間T4、期間T5、期間T6、期間T7、期間T8、期間T9、 期間T10、に分けてタイミングチャートを示す。図5乃至図8では、期間T1、期間T 2、期間T3、期間T4におけるNAND回路100の動作の状態を示す。 [0070]NAND回路100は、クロック同期式であり、第9のトランジスタ109、第12のト ランジスタ112、第13のトランジスタ113に同様のクロック信号CLKを入力する ことで、NAND回路として動作する。なお、クロック信号CLKと同期して第9のトラ 30 ンジスタ109がオン状態となる、期間T2、期間T4、期間T6、期間T8、期間T1 0においてのみ、出力信号 0 U T が決定される。 **[**0071**]** <期間T1(図5参照。)> まず図4の期間T1に示すように、入力信号AにH電位(VDD)、入力信号BにL電位 (VSS)が入力された場合を考える。この時、クロック信号CLKがL電位(VSS) なので、第12のトランジスタ112のゲート、及び第13のトランジスタ113のゲー トにL電位(VSS)が印加される。従って、第12のトランジスタ112(Pch)及 び第13のトランジスタ113(Pch)は、オン状態となる。この時、ノードAに対し て日電位(VDD)が入り込み、ノードDに対して日電位(VDD)が入り込む。(プリ 40 チャージ動作。)第12のトランジスタ112及び第13のトランジスタ113は、ノー ドAとノードDにH電位(VDD)を充電するか否かを制御するために設けられている。 クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第1のト ランジスタ101及び第6のトランジスタ106は、オン状態となる。従って、第2のト ランジスタ102のゲート(ノードB)に入力信号Bと同じL電位(VSS)がチャージ され、第5のトランジスタ105のゲート(ノードC)に入力信号Aと同じH電位(VD D)がチャージされる。 また、クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第 3のトランジスタ103及び第8のトランジスタ108は、オン状態となる。従って、第 50

(11)

4 のトランジスタ1 0 4 のゲート(ノードE)に入力信号 B と位相が反転した信号 B B と同じ H 電位(VDD)がチャージされ、第 7 のトランジスタ1 0 7 のゲート(ノードF)に入力信号 A と位相が反転した信号 A B と同じ L 電位(VSS)がチャージされる。 【0074】 以上のように期間 T 1 では、ノード B、ノード C、ノード E、ノードFのそれぞれに、入

(12)

力信号 A 及び入力信号 B に応じた電位が、ノード A 、ノード D のそれぞれに、 H 電位( V D D )がチャージされた状態となる。

[0075]

<期間T2(図6参照。)>

次に図4の期間T2に示すように、クロック信号CLKがH電位(VDD)となるので、 第12のトランジスタ112のゲート、第13のトランジスタ113のゲート、第9のト ランジスタ109のゲートのそれぞれにH電位(VDD)が印加される。この時、第12 のトランジスタ112(Pch)及び第13のトランジスタ113(Pch)は、オフ状 態となる。第13のトランジスタ113がオフ状態となることにより、ノードAに対して H電位(VDD)の供給が無くなり、ノードAはH電位(VDD)を維持する状態となる 。また、第12のトランジスタ112がオフ状態となることにより、ノードDに対してH 電位(VDD)の供給が無くなり、ノードDはH電位(VDD)を維持する状態となる。

第9のトランジスタ109(Nch)は、オン状態となる。

【 0 0 7 7 】

一方、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるので、第1のトランジスタ101(Nch)及び第6のトランジスタ106(Nch)は、オフ状態となる。ノードBには、L電位(VSS)に応じた電荷が蓄積されているため、第1のトランジスタ101がオフ状態となることで、ノードBにはL電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第2のトランジスタ102は、ノードBの電位に応じて、オフ状態となる。ノードCには、H電位(VDD)に応じた電荷が蓄積されているため、第6のトランジスタ106がオフ状態となることで、ノードCにはH電位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第5のトランジスタ105は、ノードCの電位に応じて、オン状態となる。

【0078】

同様に、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるの で、第3のトランジスタ103(Nch)及び第8のトランジスタ108(Nch)は、 オフ状態となる。ノードEには、H電位(VDD)に応じた電荷が蓄積されているため、 第3のトランジスタ103がオフ状態となることで、ノードEにはH電位(VDD)に応 じた電荷が保持される。(電荷保持動作。)更に、第4のトランジスタ104は、ノード Eの電位に応じて、オン状態となる。ノードFには、L電位(VSS)に応じた電荷が蓄 積されているため、第8のトランジスタ108がオフ状態となることで、ノードFにはL 電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第8のトランジス タ108は、ノードFの電位に応じて、オフ状態となる。

[0079]

この時、第4のトランジスタ104と、第7のトランジスタ107が電気的に並列で接続 されているため、第7のトランジスタ107がオフ状態になってしまっても、ノードDか ら、ノードGまでの電流経路が形成される。従ってノードDに溜められたH電位(VDD )に応じた電荷は、オン状態となっている第4のトランジスタ104及び、オン状態とな っている第9のトランジスタ109を通して、ノードGの有する基準電位(GND)へと 引き抜かれていく。即ちノードDからノードGに向かって電流が流れる。なお、第2のト ランジスタ102と、第5のトランジスタ105が電気的に直列で接続されているため、 ノードAから、ノードGまでの電流経路は形成されない。 【0080】

ノード D から ノード G に向かって 電 流 が 流れ る こ と で 、 ノード D の 電 位 は 、 H 電 位 ( V D 50

20

10

D)から徐々に減少し、L電位(VSS)となる。その結果、第11のトランジスタ11 1のゲートに、L電位(VSS)が印加されるため、第11のトランジスタ111(Pc h)は、オン状態となる。この時、ノードAの電位が確定し、出力信号OUTがH電位( VDD)となる。

【 0 0 8 1 】

第10のトランジスタ110及び第11のトランジスタ111は、ノードAとノードDに 対して、該ノード間の電位を相互に補償し合う機能を有する。ノードAとノードD間の電 位を相互に補償し合うとは、例えば、ノードDがL電位(VSS)になった場合、第11 のトランジスタ111は、ノードAにH電位(VDD)を供給する。例えば、ノードAが L電位(VSS)になった場合、第10のトランジスタ110は、ノードDにH電位(V DD)を供給する。即ち、ノードAとノードD間において、L電位(VSS)になったノ ードと逆のノードに、H電位(VDD)を供給する。

【0082】

なお、ノードAの電位とノードDの電位は、第9のトランジスタ109のオン状態及びオ フ状態に依存する。即ち出力信号OUTの電位が確定するのは、クロック信号CLKがH 電位(VDD)の時に限られる。従ってNAND回路100の出力信号OUTの電位が確 定するのは図4に示すタイミングチャートにおいて、期間T2、期間T4、期間T6、期 間T8、期間T10の時である。

[0083]

以上のように期間 T 2 では、 H 電位( V D D )の入力信号 A 及び L 電位( V S S )の入力 <sup>20</sup> 信号 B の入力に対して、 H 電位( V D D )の出力信号 O U T が、確定された状態となる。 【 0 0 8 4 】

上述のように、第10のトランジスタ110及び第11のトランジスタ111は、電位補 償機能を有し、第12のトランジスタ112及び第13のトランジスタ113は、充電機 能を有する。従って、これら4つのトランジスタは、常にノードAとノードDの電位を比 較し、L電位(VSS)となったノードと逆のノードに、H電位(VDD)を供給すると いう比較器としての機能を有する。

[0085]

また、第9のトランジスタ109は、放電機能を有する。オン状態となっている第9のト ランジスタ109を通して、ノードA又はノードDの電位はノードGの有する基準電位( GND)へと引き抜かれていく。その結果、第9のトランジスタ109がオン状態となる 時(クロック信号CLKがH電位(VDD)の時)のみ、出力信号OUTの電位が確定す ることになるため、該トランジスタは、最終的な出力信号OUTを確定するという機能( 電位確定機能)も有する。

【0086】

<期間T3(図7参照。)>

次に図4の期間T3に示すように、入力信号AにL電位(VSS)、入力信号BにL電位 (VSS)が入力された場合を考える。この時、クロック信号CLKがL電位(VSS) なので、第12のトランジスタ112のゲート、及び第13のトランジスタ113のゲー トにL電位(VSS)が印加される。従って、第12のトランジスタ112(Pch)及 び第13のトランジスタ113(Pch)は、オン状態となる。この時、ノードAに対し てH電位(VDD)が入り込み、ノードDに対してH電位(VDD)が入り込む。(プリ チャージ動作。)

【0087】

クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第1のト ランジスタ101及び第6のトランジスタ106は、オン状態となる。従って、第2のト ランジスタ102のゲート(ノードB)に入力信号Bと同じL電位(VSS)がチャージ され、第5のトランジスタ105のゲート(ノードC)に入力信号Aと同じL電位(VS S)がチャージされる。

[0088]

10

30

10

20

30

40

また、クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第 3のトランジスタ103及び第8のトランジスタ108は、オン状態となる。従って、第 4のトランジスタ104のゲート(ノードE)に入力信号Bと位相が反転した信号BBと 同じH電位(VDD)がチャージされ、第7のトランジスタ107のゲート(ノードF) に入力信号Aと位相が反転した信号ABと同じH電位(VDD)がチャージされる。 【0089】

以上のように期間 T 3 では、ノード B 、ノード C 、ノード E 、ノード F のそれぞれに、入 力信号 A 及び入力信号 B に応じた電位が、ノード A 、ノード D のそれぞれに、 H 電位( V D D )がチャージされた状態となる。

[0090]

<期間T4(図8参照。)>

次に図4の期間T4に示すように、クロック信号CLKがH電位(VDD)となるので、 第12のトランジスタ112のゲート、第13のトランジスタ113のゲート、第9のト ランジスタ109のゲートのそれぞれにH電位(VDD)が印加される。この時、第12 のトランジスタ112(Pch)及び第13のトランジスタ113(Pch)は、オフ状 態となる。第13のトランジスタ113がオフ状態となることにより、ノードAに対して H電位(VDD)の供給が無くなり、ノードAはH電位(VDD)を維持する状態となる 。また、第12のトランジスタ112がオフ状態となることにより、ノードDに対してH 電位(VDD)の供給が無くなり、ノードDはH電位(VDD)を維持する状態となる。 【0091】

第9のトランジスタ109(Nch)は、オン状態となる。

【 0 0 9 2 】

一方、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるので、第1のトランジスタ101(Nch)及び第6のトランジスタ106(Nch)は、オフ状態となる。ノードBには、L電位(VSS)に応じた電荷が蓄積されているため、第1のトランジスタ101がオフ状態となることで、ノードBにはL電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第2のトランジスタ102は、ノードBの電位に応じて、オフ状態となる。ノードCには、L電位(VSS)に応じた電荷が蓄積されているため、第6のトランジスタ106がオフ状態となることで、ノードCにはL電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第5のトランジスタ105は、ノードCの電位に応じて、オフ状態となる。

【0093】

同様に、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるの で、第3のトランジスタ103(Nch)及び第8のトランジスタ108(Nch)は、 オフ状態となる。ノードEには、H電位(VDD)に応じた電荷が蓄積されているため、 第3のトランジスタ103がオフ状態となることで、ノードEにはH電位(VDD)に応 じた電荷が保持される。(電荷保持動作。)更に、第4のトランジスタ104は、ノード Eの電位に応じて、オン状態となる。ノードFには、H電位(VDD)に応じた電荷が蓄 積されているため、第8のトランジスタ108がオフ状態となることで、ノードFにはH 電位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第8のトランジス タ108は、ノードFの電位に応じて、オン状態となる。

【0094】

この時、第4のトランジスタ104と、第7のトランジスタ107が電気的に並列で接続 されているため、ノードDから、ノードGまでの電流経路が形成される。従ってノードD に溜められたH電位(VDD)に応じた電荷は、オン状態となっている第4のトランジス タ104及び、オン状態となっている第9のトランジスタ109を通して、ノードGの有 する基準電位(GND)へと引き抜かれていく。即ちノードDからノードGに向かって電 流が流れる。

【0095】

ノード D から ノード G に向かって 電流が 流れることで、 ノード D の 電位は、 H 電位( V D <sup>50</sup>

(14)

10

50

D)から徐々に減少し、L電位(VSS)となる。その結果、第11のトランジスタ11 1のゲートに、L電位(VSS)が印加されるため、第11のトランジスタ111(Pc h)は、オン状態となる。この時、ノードAの電位が確定し、出力信号OUTがH電位( VDD)となる。

【 0 0 9 6 】

以上のように期間 T 4 では、 L 電位( V S S )の入力信号 A 及び L 電位( V S S )の入力 信号 B の入力に対して、 H 電位( V D D )の出力信号 O U T が、確定された状態となる。 【 0 0 9 7 】

入力信号Aに応じた電位を保持するノードCをゲートに有する第5のトランジスタ105 と、入力信号Bに応じた電位を保持するノードBをゲートに有する第2のトランジスタ1 02とが電気的に直列で接続されている。従って、どちらかの入力信号にL電位(VSS )が入力されてしまうと、ノードAからノードGまでの電流経路は形成されず、両方の入 力信号に、H電位(VDD)が入力された時のみ電流経路が形成される。一方、第4のト ランジスタ104と、第7のトランジスタ107とが電気的に並列で接続されている。従 って、どちらかの入力信号にL電位(VSS)が入力されれば、ノードAからノードGま での電流経路が形成される。

[0098]

即ち、どちらかの入力信号にL電位(VSS)が入力されれば、必ずノードDは、L電位 (VSS)になる。ノードDの逆の電位がノードAに供給されるため、この時必ず出力信 号OUTは、H電位(VDD)になる。また、両方の入力信号に、H電位(VDD)が入 20 力されれば、必ずノードAは、L電位(VSS)になり、この時必ず出力信号OUTは、 L電位(VSS)になる。このようにして、NAND回路が形成できる。

【0099】

期間 T 5、期間 T 6の動作は、期間 T 1、期間 T 2の動作と全く同様である。期間 T 7、 期間 T 8の動作は、期間 T 1、期間 T 2の動作において、入力信号 A に L 電位(V S S) 、入力信号 B に H 電位(V D D)が入力された場合の動作に対応する。期間 T 9、期間 T 10の動作は、期間 T 3、期間 T 4の動作において、入力信号 A に H 電位(V D D)、入 力信号 B に H 電位(V D D)が入力された場合の動作に対応する。

[0100]

本実施の形態により、 N A N D 回路のリーク電流のパスを抑制することができる。従って <sup>30</sup>、 N A N D 回路の消費電力を抑制することができる。

【0101】

本実施の形態により、 N A N D 回路において電源が遮断されてもデータを保持することが できる。

【0102】

本実施の形態により、 N A N D 回路において酸化物半導体を用いたトランジスタとシリコ ン半導体を用いたトランジスタは積層して形成することが可能であるため、回路面積を縮 小させることができる。

【0103】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる <sup>40</sup>

**[**0104]

0

(実施の形態2)

本実施の形態では、データの保持機能を有し、消費電力を削減した NAND回路の別の構成について図9乃至図14を用いて説明する。

【0105】

< N A N D 回 路 2 0 0 の 構 成 >

図 9 に本実施の形態の N A N D 回路の回路図を示す。図 9 に示す N A N D 回路 2 0 0 は、 第 1 5 のトランジスタ 1 1 5 、第 1 6 のトランジスタ 1 1 6 、第 1 7 のトランジスタ 1 1 7 、第 1 8 のトランジスタ 1 1 8 、第 2 4 のトランジスタ 1 2 4 、第 2 5 のトランジスタ

(15)

スタ128、第29のトランジスタ129、第30のトランジスタ130、第31のトラ ンジスタ131、第32のトランジスタ132、を有している。 [0106]第 2 8 のトランジスタ 1 2 8 、第 2 9 のトランジスタ 1 2 9 、第 3 0 のトランジスタ 1 3 0、第31のトランジスタ131、第32のトランジスタ132の5個のトランジスタと して、pチャネル型トランジスタを用いる。第15のトランジスタ115、第16のトラ ンジスタ116、第17のトランジスタ117、第18のトランジスタ118の4個のト ランジスタとして、nチャネル型トランジスタを用いる。 第 2 4 の ト ラ ン ジ ス タ 1 2 4 、 第 2 5 の ト ラ ン ジ ス タ 1 2 5 、 第 2 6 の ト ラ ン ジ ス タ 1 2 6、第27のトランジスタ127の4個のトランジスタとして、例えば酸化物半導体層に チャネルが形成されるトランジスタを用いる。酸化物半導体を用いたトランジスタはリー ク電流(オフ電流ともいう)が極小という利点を有する。なお当該酸化物半導体を用いた トランジスタは、nチャネル型トランジスタである。 第 1 5 のトランジスタ 1 1 5 、第 1 6 のトランジスタ 1 1 6 、第 1 7 のトランジスタ 1 1 7、第18のトランジスタ118、第28のトランジスタ128、第29のトランジスタ 1 2 9 、第 3 0 のトランジスタ 1 3 0 、第 3 1 のトランジスタ 1 3 1 、第 3 2 のトランジ スタ132の9個のトランジスタとして、例えば珪素層にチャネルが形成されるトランジ スタを用いる。当該珪素層は、単結晶珪素層、微結晶珪素層、非晶質珪素層であってもよ い。 [0109]なお、第15のトランジスタ115、第16のトランジスタ116、第17のトランジス タ117、第18のトランジスタ118の4個のトランジスタ全て、又は一部を、酸化物 半導体を用いたトランジスタに置き換えることもできる。ただし、酸化物半導体を用いた トランジスタはオフ電流が極小という利点を有する一方、動作速度が、シリコン半導体を 用いたトランジスタと比べて劣るため、NAND回路200の動作速度への影響を考慮し て、これらのトランジスタを酸化物半導体を用いたトランジスタに置き換えることが必要 である。 [0110]N A N D 回 路 2 0 0 に入力される 2 つの信号のうち入力信号 A は、 第 2 6 のトランジスタ

126のソース又はドレインの一方に、入力される。また入力信号 B は、第27のトラン ジスタ127のソース又はドレインの一方に、入力される。なお、第24のトランジスタ 124のソース又はドレインの一方には、入力信号 A と位相が反転した信号 A B が入力さ れ、第25のトランジスタ125のソース又はドレインの一方には、入力信号 B と位相が 反転した信号 B B が入力される。

【0111】

第25のトランジスタ125のゲートは、第24のトランジスタ124のゲートと電気的 に接続されている。第25のトランジスタ125のソース又はドレインの他方は、第29 のトランジスタ129のゲートと電気的に接続されている。なお、第25のトランジスタ 125のソース又はドレインの他方と第29のトランジスタ129のゲートとの接続部分 をノードE'とする。第29のトランジスタ129のソース又はドレインの一方は、第2 8のトランジスタ128のソース又はドレインの一方と電気的に接続され、第29のトラ ンジスタ129のソース又はドレインの他方は、第18のトランジスタ118のゲート、 及び第15のトランジスタ115のソース又はドレインの一方、及び第16のトランジス タ116のソース又はドレインの一方と電気的に接続されている。なお、第29のトラン ジスタ129のソース又はドレインの他方と、第18のトランジスタ118のゲートと、 第150トランジスタ115のソース又はドレインの一方と、第160トランジスタ11 60ソース又はドレインの一方との接続部分をノードD'とする。

(16)

1 2 5 、 第 2 6 の トランジスタ 1 2 6 、 第 2 7 の トランジスタ 1 2 7 、 第 2 8 の トランジ

10



【0112】

第24のトランジスタ124のゲートには、クロック信号CLKが入力されている。第2 6のトランジスタ126のゲートには、クロック信号CLKが入力されている。第32の トランジスタ132のゲートには、クロック信号CLKが入力されている。 【0113】

(17)

第27のトランジスタ127のゲートは、第26のトランジスタ126のゲートと電気的 に接続されている。第27のトランジスタ127のソース又はドレインの他方は、第31 のトランジスタ131のゲートと電気的に接続されている。なお、第27のトランジスタ 127のソース又はドレインの他方と第31のトランジスタ131のゲートとの接続部分 をノードB'とする。

【0114】

第31のトランジスタ131のソース又はドレインの一方は、第30のトランジスタ13 0のソース又はドレインの一方、及び第32のトランジスタ132のソース又はドレイン の一方、及び第28のトランジスタ128のソース又はドレインの他方と電気的に接続さ れている。第31のトランジスタ131のソース又はドレインの他方は、第30のトラン ジスタ130のソース又はドレインの他方、及び第17のトランジスタ117のソース又 はドレインの一方、及び第18のトランジスタ118のソース又はドレインの一方、及び 第15のトランジスタ115のゲートと電気的に接続されている。なお、第31のトラン ジスタ131のソース又はドレインの他方と、第30のトランジスタ130のソース又は ドレインの他方と、第17のトランジスタ117のソース又はドレインの一方と、第18 のトランジスタ118のソース又はドレインの一方と、第15のトランジスタ115のゲ ートとの接続部分をノードA'とする。

[0115]

第30のトランジスタ130のゲートは、第26のトランジスタ126のソース又はドレインの他方と電気的に接続されている。なお、第30のトランジスタ130のゲートと、 第26のトランジスタ126のソース又はドレインの他方との接続部分をノードC'とする。

[0116]

第28のトランジスタ128のゲートは、第24のトランジスタ124のソース又はドレインの他方と電気的に接続されている。なお、第28のトランジスタ128のゲートと、 第24のトランジスタ124のソース又はドレインの他方との接続部分をノードF'とする。

[0117]

第15のトランジスタ115のソース又はドレインの他方と、第16のトランジスタ11 6のソース又はドレインの他方と、第17のトランジスタ117のソース又はドレインの 他方と、第18のトランジスタ118のソース又はドレインの他方とは、電気的に接続さ れており、接地電位GND端子と電気的に接続されている。なお、第15のトランジスタ 115のソース又はドレインの他方と、第16のトランジスタ116のソース又はドレイ ンの他方と、第17のトランジスタ117のソース又はドレインの他方と、第18のトラ ンジスタ118のソース又はドレインの他方と、接地電位GND端子との接続部分をノー ドG'とする。

【0118】

第32のトランジスタ132のソース又はドレインの他方には、電源電位 V D D が供給されている。なお、第32のトランジスタ132のソース又はドレインの他方と、電源電位 V D D 端子との接続部分をノードH'とする。第16のトランジスタ116のゲートには 、クロック信号 C L K が入力され、第17のトランジスタ117のゲートには、クロック 信号 C L K が入力されている。

【0119】

ノード A ' の電位は、 N A N D 回路 2 0 0 の出力信号 O U T として出力される。 ノード D ' の電位は、 N A N D 回路 2 0 0 の出力信号 O U T と、位相が反転した信号 O U T B とし

10

40

50

て出力される。

本実施の形態のNAND回路200において、酸化物半導体を用いたトランジスタのゲートが閉じている時、リーク電流のパスは、電源電位VDD端子から接地電位GND端子まで1つしか存在しない。リーク電流のパスが1つしか存在しないため、NAND回路20 0の消費電力を抑えることができる。

また本実施の形態のNAND回路200は、4個の酸化物半導体を用いたトランジスタ及び9個のシリコン半導体を用いたトランジスタを有している。

【0122】

酸化物半導体を用いたトランジスタは、上述のようにリーク電流が極小である。そのため、NAND回路200に電源電位VDDの供給を停止しても、例えば酸化物半導体を用いたトランジスタである第24のトランジスタ124のソース又はドレインの他方と、第28のトランジスタ128のゲートとの間(ノードF')に蓄えられている電荷は保持される。よって、電源電位VDDの供給を再開すると、NAND回路200は、電源電位VDDの供給を停止する前の状態から、動作を開始することができる。

【0123】

このように、NAND回路200は電源電位VDDの供給を停止してもデータが消失しない。すなわち、本実施の形態のNAND回路200は、不揮発性の記憶回路である。従って、電源電位VDDの供給を停止してもデータが消失しないので、NAND回路200において、酸化物半導体を用いたトランジスタのゲートが閉じている時は、電源電位VDDの供給を停止することが可能である。即ち不揮発性のNAND回路200は消費電力を抑制することができる。

[0124]

また本実施の形態のNAND回路200において、酸化物半導体を用いたトランジスタと シリコン半導体を用いたトランジスタは積層して形成することが可能である(後述)。そ のため、NAND回路200の回路面積を小さくすることができる。

【0125】

< N A N D 回 路 2 0 0 の 動 作 >

図10乃至図14を用いて、本実施の形態のNAND回路200の動作について説明する 。図10には、NAND回路200におけるタイミングチャートを示す。図10では、期 間T1、期間T2、期間T3、期間T4、期間T5、期間T6、期間T7、期間T8、期 間T9、期間T10、に分けてタイミングチャートを示す。図11乃至図14では、期間 T1、期間T2、期間T3、期間T4におけるNAND回路200の動作の状態を示す。 【0126】

N A N D 回路 2 0 0 は、クロック同期式であり、第16のトランジスタ116、第17の トランジスタ117、第24のトランジスタ124、第26のトランジスタ126、第3 2のトランジスタ132に同様のクロック信号CLKを入力することで、NAND回路と して動作する。なお、クロック信号CLKと同期して第32のトランジスタ132がオン 状態となる、期間T2、期間T4、期間T6、期間T8、期間T10においてのみ、出力 信号OUTが決定される。

<期間T1(図11参照。)>

まず図10の期間T1に示すように、入力信号AにH電位(VDD)、入力信号BにL電 位(VSS)が入力された場合を考える。この時、クロック信号CLKがH電位(VDD )なので、第16のトランジスタ116のゲート、及び第17のトランジスタ117のゲ ートにH電位(VDD)が印加される。従って、第16のトランジスタ116(Nch) 及び第17のトランジスタ117(Nch)は、オン状態となる。この時、ノードD'の 電位はノードG'の電位に引き込まれるため、ノードD'にはL電位(VSS)が入り込 み、ノードA'の電位はノードG'の電位に引き込まれるため、ノードA'にはL電位(

20

10

10

20

30

40

VSS)が入り込む。(放電動作。)第16のトランジスタ116及び第17のトランジ スタ117は、ノードA ' とノードD ' をL電位(VSS)へと放電するか否かを制御す るために設けられている。 クロック信号CLKがH電位(VDD)なので、第26のトランジスタ126及び第27 のトランジスタ127は、オン状態となる。従って、第31のトランジスタ131のゲー ト(ノード B')に入力信号 Bと同じ L 電位( V S S )がチャージされ、第30のトラン ジスタ130のゲート(ノードC')に入力信号Aと同じH電位(VDD)がチャージさ れる。 【 0 1 2 9 】 また、クロック信号CLKがH電位(VDD)なので、第24のトランジスタ124及び 第25のトランジスタ125は、オン状態となる。従って、第29のトランジスタ129 の<br />
ゲート<br />
(<br />
ノードE<br />
<br / がチャージされ、第28のトランジスタ128のゲート(ノードF')に入力信号Aと位 相が反転した信号ABと同じL電位(VSS)がチャージされる。 以上のように期間T1では、ノードB'、ノードC'、ノードE'、ノードF'のそれぞ れに、入力信号A及び入力信号Bに応じた電位が、ノードA'、ノードD'のそれぞれに 、L電位(VSS)がチャージされた状態となる。 **[**0 1 3 1 **]** <期間T2(図12参照。)> 次に図10の期間T2に示すように、クロック信号CLKがL電位(VSS)となるので 、第16のトランジスタ116のゲート、第17のトランジスタ117のゲート、第32 のトランジスタ132のゲートのそれぞれにL電位(VSS)が印加される。この時、第 1 6 のトランジスタ116 (Nch)及び第17のトランジスタ117 (Nch)は、オ フ状態となる。第17のトランジスタ117がオフ状態となることにより、ノードA′に 対してノードG 'のL電位(VSS)の引き込みは無くなり、ノードA 'はL電位(VS S)を維持する状態となる。また、第16のトランジスタ116がオフ状態となることに より、ノードD'に対してノードG'のL電位(VSS)の引き込みは無くなり、ノード D ' は L 電位(VSS)を維持する状態となる。 第32のトランジスタ132(Pch)は、オン状態となる。 一方、クロック信号CLKがL電位(VSS)となるので、第26のトランジスタ126 (Nch)及び第27のトランジスタ127(Nch)は、オフ状態となる。ノードВ' には、L電位(VSS)に応じた電荷が蓄積されているため、第27のトランジスタ12 7がオフ状態となることで、ノードB'にはL電位(VSS)に応じた電荷が保持される 。(電荷保持動作。)更に、第31のトランジスタ131(Pch)は、ノードB'の電 位に応じて、オン状態となる。ノードC、には、H電位(VDD)に応じた電荷が蓄積さ れているため、第26のトランジスタ126がオフ状態となることで、ノードC′にはH 電位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第30のトランジ スタ130(Pch)は、ノードC'の電位に応じて、オフ状態となる。 同様に、クロック信号CLKがL電位(VSS)となるので、第24のトランジスタ12 4 ( N c h ) 及び第25のトランジスタ125 ( N c h ) は、オフ状態となる。ノードE 'には、H電位(VDD)に応じた電荷が蓄積されているため、第25のトランジスタ1 25がオフ状態となることで、ノードE'にはH電位(VDD)に応じた電荷が保持され る。(電荷保持動作。)更に、第29のトランジスタ129(Pch)は、ノードE'の 電位に応じて、オフ状態となる。ノードF'には、L電位(VSS)に応じた電荷が蓄積

されているため、第24のトランジスタ124がオフ状態となることで、ノードF′にL

電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第28のトランジ スタ128(Pch)は、ノードF^の電位に応じて、オン状態となる。 この時、第30のトランジスタ130と、第31のトランジスタ131が電気的に並列で 接続されているため、ノードH'から、ノードA'までの電流経路が形成される。従って 、オン状態となっている第32のトランジスタ132及び、オン状態となっている第30 のトランジスタ130を通して、ノードH′からノードA′に向かって電流が流れる。即 ち、ノードH'の有する電源電位(VDD)が、ノードA'へと供給される。なお、第2 8のトランジスタ128と、第29のトランジスタ129が電気的に直列で接続されてい るため、ノードH'から、ノードA'までの電流経路は形成されない。 [0136]ノードH ' からノードA ' に向かって電流が流れることで、ノードA ' の電位は、L電位 (VSS)から徐々に増加し、H電位(VDD)となる。この時、ノードA'の電位が確 定し、出力信号OUTがH電位(VDD)となる。 その結果、第15のトランジスタ115のゲートに、日電位(VDD)が印加されるため 、第15のトランジスタ115(Nch)は、オン状態となる。この時、第15のトラン ジスタ115を通して、ノードD'から、ノードG'までの電流経路が形成される。従っ て、ノードD 'の電位はノードG 'の電位に引き込まれるため、ノードD 'の電位はL電 位(VSS)となる。 第15のトランジスタ115及び第18のトランジスタ118は、ノードA'とノードD <sup>'</sup>に対して、該ノード間の電位を相互に補償し合う機能を有する。ノードA'とノードD <sup>'</sup>間の電位を相互に補償し合うとは、例えば、ノードA 'がH電位(VDD)になった場 合、第15のトランジスタ115は、ノードD^の電位を、ノードG^の有するL電位( VSS)に引き抜く。例えば、ノードD'がH電位(VDD)になった場合、第18のト ランジスタ118は、ノードA′の電位を、ノードG′の有するL電位(VSS)に引き 抜く。即ち、ノードA'とノードD'間において、H電位(VDD)になったノードと逆 のノードの電位を、ノードG'の有するL電位(VSS)に引き抜く。 [0139]なお、ノードA 'の電位とノードD 'の電位は、第32のトランジスタ132のオン状態 及びオフ状態に依存する。即ち出力信号OUTの電位が確定するのは、クロック信号CL KがL電位(VSS)の時に限られる。従ってNAND回路200の出力信号OUTの電 位が確定するのは図10に示すタイミングチャートにおいて、期間T2、期間T4、期間 T 6、期間 T 8、期間 T 1 0 の時である。 以上のように期間T2では、H電位(VDD)の入力信号A及びL電位(VSS)の入力 信号Bの入力に対して、H電位(VDD)の出力信号OUTが、確定された状態となる。  $\begin{bmatrix} 0 & 1 & 4 & 1 \end{bmatrix}$ 上述のように、第15のトランジスタ115及び第18のトランジスタ118は、電位補 償機能を有し、第16のトランジスタ116及び第17のトランジスタ117は、放電機 能を有する。従って、これら4つのトランジスタは、常にノードA 'とノードD 'の電位 を比較し、H電位(VDD)となったノードと逆のノードの電位を、ノードG^の有する L電位(VSS)に引き抜くという比較器としての機能を有する。 また、第32のトランジスタ132は、充電機能を有する。オン状態となっている第32 のトランジスタ132を通して、ノードA ′ 又はノードD ′ には、ノードH ′ の有する電 源電位(VDD)が供給される。その結果、第32のトランジスタ132がオン状態とな

る時(クロック信号CLKがL電位(VSS)の時)のみ、出力信号OUTの電位が確定 することになるため、該トランジスタは、最終的な出力信号OUTを確定するという機能

(20)

20

10

30

(電位確定機能)も有する。

【0143】

<期間T3(図13参照。)>

次に図10の期間T3に示すように、入力信号AにL電位(VSS)、入力信号BにL電位(VSS)が入力された場合を考える。この時、クロック信号CLKがH電位(VDD)なので、第16のトランジスタ116のゲート、及び第17のトランジスタ117のゲートにH電位(VDD)が印加される。従って、第16のトランジスタ116(Nch)及び第17のトランジスタ117(Nch)は、オン状態となる。この時、ノードD'の電位はノードG'の電位に引き込まれるため、ノードD'にはL電位(VSS)が入り込み、ノードA'の電位はノードG'の電位に引き込まれるため、ノードA'にはL電位(VSS)が入り込む。(放電動作。)

【0144】

クロック信号CLKがH電位(VDD)なので、第26のトランジスタ126及び第27 のトランジスタ127は、オン状態となる。従って、第31のトランジスタ131のゲー ト(ノードB')に入力信号Bと同じL電位(VSS)がチャージされ、第30のトラン ジスタ130のゲート(ノードC')に入力信号Aと同じL電位(VSS)がチャージさ れる。

【0145】

また、クロック信号CLKがH電位(VDD)なので、第24のトランジスタ124及び 第25のトランジスタ125は、オン状態となる。従って、第29のトランジスタ129 <sup>20</sup> のゲート(ノードE')に入力信号Bと位相が反転した信号BBと同じH電位(VDD) がチャージされ、第28のトランジスタ128のゲート(ノードF')に入力信号Aと位 相が反転した信号ABと同じH電位(VDD)がチャージされる。

【0146】

以上のように期間 T 3 では、ノード B '、ノード C '、ノード E '、ノード F 'のそれぞれに、入力信号 A 及び入力信号 B に応じた電位が、ノード A '、ノード D 'のそれぞれに、L電位(VSS)がチャージされた状態となる。

**[**0147**]** 

<期間T4(図14参照。)>

次に図10の期間T4に示すように、クロック信号CLKがL電位(VSS)となるので 30 、第16のトランジスタ116のゲート、第17のトランジスタ117のゲート、第32 のトランジスタ132のゲートのそれぞれにL電位(VSS)が印加される。この時、第 16のトランジスタ116(Nch)及び第17のトランジスタ117(Nch)は、オ フ状態となる。第17のトランジスタ117がオフ状態となることにより、ノードA'に 対してノードG'のL電位(VSS)の引き込みは無くなり、ノードA'はL電位(VS S)を維持する状態となる。また、第16のトランジスタ116がオフ状態となることに より、ノードD'に対してノードG'のL電位(VSS)の引き込みは無くなり、ノード D'はL電位(VSS)を維持する状態となる。

**[**0 1 4 8 **]** 

第32のトランジスタ132(Pch)は、オン状態となる。

【0149】

一方、クロック信号CLKがL電位(VSS)となるので、第26のトランジスタ126 (Nch)及び第27のトランジスタ127(Nch)は、オフ状態となる。ノードB' には、L電位(VSS)に応じた電荷が蓄積されているため、第27のトランジスタ12 7がオフ状態となることで、ノードB'にはL電位(VSS)に応じた電荷が保持される 。(電荷保持動作。)更に、第31のトランジスタ131(Pch)は、ノードB'の電 位に応じて、オン状態となる。ノードC'には、L電位(VSS)に応じた電荷が蓄積さ れているため、第26のトランジスタ126がオフ状態となることで、ノードC'にはL 電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第30のトランジ スタ130(Pch)は、ノードC'の電位に応じて、オン状態となる。 40

**[**0150**]** 

同様に、クロック信号CLKがL電位(VSS)となるので、第24のトランジスタ12 4 (Nch)及び第25のトランジスタ125(Nch)は、オフ状態となる。ノードE 'には、H電位(VDD)に応じた電荷が蓄積されているため、第25のトランジスタ1 25がオフ状態となることで、ノードE'にはH電位(VDD)に応じた電荷が保持され る。(電荷保持動作。)更に、第29のトランジスタ129(Pch)は、ノードE'の 電位に応じて、オフ状態となる。ノードF'には、H電位(VDD)に応じた電荷が蓄積 されているため、第24のトランジスタ124がオフ状態となることで、ノードF'には H電位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第28のトラン ジスタ128(Pch)は、ノードF'の電位に応じて、オフ状態となる。 【0151】

(22)

この時、ノードH ' から、ノードA ' までの電流経路が形成される。従って、オン状態と なっている第32のトランジスタ132及び、オン状態となっている第31のトランジス タ131を通して(又は、オン状態となっている第32のトランジスタ132及び、オン 状態となっている第30のトランジスタ130を通して)、ノードH ' からノードA ' に 向かって電流が流れる。即ち、ノードH ' の有する電源電位(VDD)が、ノードA ' へ と供給される。なお、第28のトランジスタ128と、第29のトランジスタ129は、 共にオフ状態であるため、ノードH ' から、ノードD ' までの電流経路は形成されない。 【0152】

ノード H ' からノード A ' に向かって電流が流れることで、ノード A ' の電位は、 L 電位 <sup>20</sup> ( V S S )から徐々に増加し、 H 電位( V D D )となる。この時、ノード A ' の電位が確 定し、出力信号 O U T が H 電位( V D D )となる。

【0153】

その結果、第15のトランジスタ115のゲートに、日電位(VDD)が印加されるため、第15のトランジスタ115(Nch)は、オン状態となる。この時、第15のトランジスタ115を通して、ノードD'から、ノードG'までの電流経路が形成される。従って、ノードD'の電位はノードG'の電位に引き込まれるため、ノードD'の電位はL電位(VSS)となる。

[0154]

以上のように期間 T 4 では、 L 電位( V S S )の入力信号 A 及び L 電位( V S S )の入力 <sup>30</sup> 信号 B の入力に対して、 H 電位( V D D )の出力信号 O U T が、確定された状態となる。 【 0 1 5 5 】

入力信号Aに応じた電位を保持するノードC 'をゲートに有する第30のトランジスタ1 30と、入力信号Bに応じた電位を保持するノードB 'をゲートに有する第31のトラン ジスタ131とが電気的に並列で接続されている。従って、どちらかの入力信号にL電位 (VSS)が入力されれば、ノードH 'からノードA 'までの電流経路が形成され、ノー ドH 'の有する電源電位(VDD)が、ノードA 'へと供給される事になる。一方、第2 80トランジスタ128と、第29のトランジスタ129とが電気的に直列で接続されて いる。従って、どちらかの入力信号にL電位(VSS)が入力されてしまうと、ノードH 'からノードD'までの電流経路は形成されず、両方の入力信号に、H電位(VDD)が 入力された時のみノードH'からノードD'までの電流経路が形成される。

【0156】

即ち、どちらかの入力信号にL電位(VSS)が入力されれば、必ずノードA'は、H電 位(VDD)になる。この時必ず出力信号OUTは、H電位(VDD)になる。また、両 方の入力信号に、H電位(VDD)が入力されれば、必ずノードA'は、L電位(VSS )になる。この時必ず出力信号OUTは、L電位(VSS)になる。このようにして、N AND回路が形成できる。

【 0 1 5 7 】

期間 T 5 、期間 T 6 の動作は、期間 T 1 、期間 T 2 の動作と全く同様である。期間 T 7 、 期間 T 8 の動作は、期間 T 1 、期間 T 2 の動作において、入力信号 A に L 電位( V S S )

10

40

、入力信号BにH電位(VDD)が入力された場合の動作に対応する。期間T9、期間T 10の動作は、期間T3、期間T4の動作において、入力信号AにH電位(VDD)、入 力信号BにH電位(VDD)が入力された場合の動作に対応する。 【0158】 本実施の形態により、NAND回路のリーク電流のパスを抑制することができる。従って 、NAND回路の消費電力を抑制することができる。 [0159]本実施の形態により、NAND回路において電源が遮断されてもデータを保持することが できる。 [0160]本実施の形態により、NAND回路において酸化物半導体を用いたトランジスタとシリコ ン半導体を用いたトランジスタは積層して形成することが可能であるため、回路面積を縮 小させることができる。 [0161] なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる [0162] (実施の形態3) 本実施の形態では、データの保持機能を有し、消費電力を削減したNAND回路の別の構 成について図15及び図16を用いて説明する。 図 1 5 及び図 1 6 に本実施の形態のNAND回路の回路図を示す。図 1 5 に示すNAND 回路300は、図1に示すNAND回路100において、容量140、容量141、容量 1 4 2 、容量 1 4 3 を接続したものである。具体的には、容量 1 4 2 の一方の端子は、ノ ードBと電気的に接続され、容量142の他方の端子は、接地電位GND端子と電気的に 接続されている。容量143の一方の端子は、ノードCと電気的に接続され、容量143 の他方の端子は、接地電位GND端子と電気的に接続されている。容量140の一方の端 子は、ノードEと電気的に接続され、容量140の他方の端子は、接地電位GND端子と 電気的に接続されている。容量141の一方の端子は、ノードFと電気的に接続され、容 量141の他方の端子は、接地電位GND端子と電気的に接続されている。容量140、 容量141、容量142、容量143、以外の構成は、NAND回路100と全く同様で ある。 [0164]図 1 6 に示す N A N D 回 路 4 0 0 は、 図 9 に示す N A N D 回 路 2 0 0 において、 容量 1 5 0、容量151、容量152、容量153を接続したものである。具体的には、容量15 0の一方の端子は、ノードB'と電気的に接続され、容量150の他方の端子は、接地電 位GND端子と電気的に接続されている。容量151の一方の端子は、ノードC'と電気 的に接続され、容量151の他方の端子は、接地電位GND端子と電気的に接続されてい る。容量152の一方の端子は、ノードE、と電気的に接続され、容量152の他方の端 子は、接地電位GND端子と電気的に接続されている。容量153の一方の端子は、ノー ドF、と電気的に接続され、容量153の他方の端子は、接地電位GND端子と電気的に 接続されている。容量150、容量151、容量152、容量153、以外の構成は、N A N D 回 路 2 0 0 と全く同様である。 **[**0165**]** ノード B に容量 1 4 2 を接続し(ノード B 'に容量 1 5 0 を接続し)、ノード C に容量 1 4 3 を接続し(ノードC'に容量151を接続し)、ノードEに容量140を接続し(ノ ードE'に容量152を接続し)、ノードFに容量141を接続することで(ノードF' に容量153を接続することで)、データの保持時間を長くすることができる。また、デ ータの保持時間は、容量140(容量150)、容量141(容量151)、容量142 (容量152)、容量143(容量153)のそれぞれの容量値を変化させることにより

(23)

50

10

20

30

、調整が可能である。データの保持時間をより長くしたい場合、それぞれの容量値を大き くすれば良い。 [0166]また、ノードBに容量142を接続し(ノードB 'に容量150を接続し)、ノードCに 容量143を接続し(ノードC ' に容量151を接続し)、ノードEに容量140を接続 し(ノードE'に容量152を接続し)、ノードFに容量141を接続することで(ノー ドF'に容量153を接続することで)、NAND回路内に生じる寄生容量等の負荷によ る影響を低減させ、NAND回路における動作の安定性を高めることも可能である。 10 N A N D 回 路 3 0 0 の 動 作 に つ い て は 、 N A N D 回 路 1 0 0 と 同 様 で あ る た め 、 実 施 の 形 態1を参酌できる。NAND回路400の動作については、NAND回路200と同様で あるため、実施の形態2を参酌できる。 なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる [0169] (実施の形態4) 本実施の形態では、データの保持機能を有し、消費電力を削減したNOR回路について図 17乃至図22を用いて説明する。 20 [0170] < N O R 回 路 5 0 0 の 構 成 > 図17に本実施の形態のNOR回路の回路図を示す。図17に示すNOR回路500は、 第1のトランジスタ501、第2のトランジスタ502、第3のトランジスタ503、第 4のトランジスタ504、第5のトランジスタ505、第6のトランジスタ506、第7 のトランジスタ507、第8のトランジスタ508、第9のトランジスタ509、第10 のトランジスタ510、第11のトランジスタ511、第12のトランジスタ512、第 13のトランジスタ513、を有している。 第2のトランジスタ502、第4のトランジスタ504、第5のトランジスタ505、第 30 7のトランジスタ507、第9のトランジスタ509の5個のトランジスタとして、 n チ ャネル型トランジスタを用いる。第10のトランジスタ510、第11のトランジスタ5 1 1 、 第 1 2 の トランジスタ 5 1 2 、 第 1 3 の トランジスタ 5 1 3 の 4 個 の トランジスタ として、pチャネル型トランジスタを用いる。 第1のトランジスタ501、第3のトランジスタ503、第6のトランジスタ506、第 8のトランジスタ508の4個のトランジスタとして、例えば酸化物半導体層にチャネル が形成されるトランジスタを用いる。酸化物半導体を用いたトランジスタはリーク電流( オフ電流ともいう)が極小という利点を有する。なお当該酸化物半導体を用いたトランジ スタは、nチャネル型トランジスタである。 40 [0173] 第 2 のトランジスタ 5 0 2 、第 4 のトランジスタ 5 0 4 、第 5 のトランジスタ 5 0 5 、第 7のトランジスタ507、第9のトランジスタ509、第10のトランジスタ510、第 1 1 のトランジスタ 5 1 1 、 第 1 2 のトランジスタ 5 1 2 、 第 1 3 のトランジスタ 5 1 3 の9個のトランジスタとして、例えば珪素層にチャネルが形成されるトランジスタを用い る。当該珪素層は、単結晶珪素層、微結晶珪素層、非晶質珪素層であってもよい。 [0174] なお、第2のトランジスタ502、第4のトランジスタ504、第5のトランジスタ50 5、第7のトランジスタ507、第9のトランジスタ509の5個のトランジスタ全て、 又は一部を、酸化物半導体を用いたトランジスタに置き換えることもできる。ただし、酸

化 物 半 導 体 を 用 い た ト ラ ン ジ ス タ は オ フ 電 流 が 極 小 と い う 利 点 を 有 す る 一 方 、 動 作 速 度 が

(25)

、シリコン半導体を用いたトランジスタと比べて劣るため、 NOR回路500の動作速度 への影響を考慮して、これらのトランジスタを、酸化物半導体を用いたトランジスタに置 き換えることが必要である。

【0175】

NOR回路500に入力される2つの信号のうち入力信号Aは、第8のトランジスタ50 8のソース又はドレインの一方に、入力される。また入力信号Bは、第3のトランジスタ 503のソース又はドレインの一方に、入力される。なお、第6のトランジスタ506の ソース又はドレインの一方には、入力信号Aと位相が反転した信号ABが入力され、第1 のトランジスタ501のソース又はドレインの一方には、入力信号Bと位相が反転した信 号BBが入力される。

【0176】

第1のトランジスタ501のゲートは、第6のトランジスタ506のゲートと電気的に接続されている。第1のトランジスタ501のソース又はドレインの他方は、第2のトランジスタ502のゲートと電気的に接続されている。なお、第1のトランジスタ501のソース又はドレインの他方と第2のトランジスタ502のゲートとの接続部分をノードEとする。第2のトランジスタ502のソース又はドレインの一方は、第5のトランジスタ502のソース又はドレインのの方は、第9のトランジスタ509のソース又はドレインの一方、及び第4のトランジスタ504のソース又はドレインの一方、及び第7のトランジスタ507 のソース又はドレインの一方と電気的に接続されている。

[0177]

第3のトランジスタ503のゲートは、第8のトランジスタ508のゲートと電気的に接続されている。第3のトランジスタ503のソース又はドレインの他方は、第4のトランジスタ503のソース又はドレインの他方と電気的に接続されている。なお、第3のトランジスタ503のソース又はドレインの他方と第4のトランジスタ504のゲートとの接続部分をノードBとする。第4のトランジスタ504のソース又はドレインの他方は、第7のトランジスタ5 07のソース又はドレインの他方、及び第10のトランジスタ51000ソース又はドレインの一方、及び第120トランジスタ51200ソース又はドレインの一方、及び第1100 トランジスタ51100ゲートと電気的に接続されている。なお、第40トランジスタ50 40ソース又はドレインの一方と、第70トランジスタ5070ソース又はドレインの一 方と、第100トランジスタ51000ソース又はドレインの一方と、第120トランジス タ5120ソース又はドレインの一方と、第1100トランジスタ51100ゲートとの接続 部分をノードAとする。

**[**0 1 7 8 **]** 

第5のトランジスタ505のゲートは、第6のトランジスタ506のソース又はドレイン の他方と電気的に接続されている。なお、第5のトランジスタ505のゲートと、第6の トランジスタ506のソース又はドレインの他方との接続部分をノードFとする。第5の トランジスタ505のソース又はドレインの他方は、第10のトランジスタ5100ゲー ト、及び第110トランジスタ51100ソース又はドレインの一方、及び第130トラン ジスタ513のソース又はドレインの一方と電気的に接続されている。なお、第5のトラ ンジスタ505のソース又はドレインの他方と、第100トランジスタ5100ゲートと 、第110トランジスタ51100ソース又はドレインの一方と、第130トランジスタ5 130ソース又はドレインの一方との接続部分をノードDとする。

【 0 1 7 9 】

第6のトランジスタ506のゲートには、クロック信号CLKと位相が反転した信号CL KBが入力されている。第7のトランジスタ507のゲートは、第8のトランジスタ50 8のソース又はドレインの他方と電気的に接続されている。なお、第7のトランジスタ5 07のゲートと、第8のトランジスタ508のソース又はドレインの他方との接続部分を ノードCとする。第8のトランジスタ508のゲートには、クロック信号CLKと位相が 反転した信号CLKBが入力されている。第9のトランジスタ509のゲートには、クロ 10

30

ック信号CLKが入力され、第9のトランジスタ509のソース又はドレインの他方は、 接地電位GND端子と電気的に接続されている。なお、第9のトランジスタ509のソー ス又はドレインの他方と、接地電位GNDとの接続部分をノードGとする。 第10のトランジスタ510のソース又はドレインの他方と、第11のトランジスタ51 1のソース又はドレインの他方と、第12のトランジスタ512のソース又はドレインの 他方と、第13のトランジスタ513のソース又はドレインの他方とは、電気的に接続さ れており、電源電位VDDが供給されている。第12のトランジスタ512のゲートには 、クロック信号CLKが入力され、第13のトランジスタ513のゲートには、クロック 信号CLKが入力されている。 ノードAの電位は、NOR回路500の出力信号OUTとして出力される。ノードDの電 位は、NOR回路500の出力信号OUTと、位相が反転した信号OUTBとして出力さ れる。 本実施の形態のNOR回路500において、酸化物半導体を用いたトランジスタのゲート が 閉 じ て い る 時 、 電 源 電 位 V D D 端 子 か ら 接 地 電 位 G N D 端 子 ま で の リ ー ク 電 流 の パ ス は 、1つである。そのため、本実施の形態のNOR回路500では消費電力が抑制できる。 [0183]また本 実 施 の 形 態 の N O R 回 路 5 0 0 は 、 4 個 の 酸 化 物 半 導 体 を 用 い た ト ラ ン ジ ス タ 及 び 9個のシリコン半導体を用いたトランジスタを有している。  $\begin{bmatrix} 0 & 1 & 8 & 4 \end{bmatrix}$ 酸化物半導体を用いたトランジスタは、上述のようにリーク電流が極小である。そのため N O R 回 路 5 0 0 に 電 源 電 位 V D D の 供 給 を 停 止 し て も 、 例 え ば 酸 化 物 半 導 体 を 用 い た トランジスタである第1のトランジスタ501のソース又はドレインの他方と、第2のト ランジスタ502のゲートとの間(ノードE)に蓄えられている電荷は保持される。よっ て、電源電位VDDの供給を再開すると、NOR回路500は、電源電位VDDの供給を 停止する前の状態から、動作を開始することができる。 **[**0 1 8 5 **]** このように、NOR回路500は電源電位VDDの供給を停止してもデータが消失しない 。すなわち、本実施の形態のNOR回路500は、不揮発性の記憶回路である。従って、 電源電位VDDの供給を停止してもデータが消失しないので、NOR回路500において 、酸化物半導体を用いたトランジスタのゲートが閉じている時は、電源電位VDDの供給 を停止することが可能である。即ち不揮発性のNOR回路500は消費電力を抑制するこ とができる。 [0186]また本実施の形態のNOR回路500において、酸化物半導体を用いたトランジスタとシ リコン半導体を用いたトランジスタは積層して形成することが可能である(後述)。その ため、NOR回路500の回路面積を小さくすることができる。 **[**0 1 8 7 **]** < N O R 回 路 5 0 0 の 動 作 > 図18乃至図22を用いて、本実施の形態のNOR回路500の動作について説明する。 図18には、NOR回路500におけるタイミングチャートを示す。図18では、期間T

(26)

1、期間T2、期間T3、期間T4、期間T5、期間T6、期間T7、期間T8、期間T
 9、期間T10、に分けてタイミングチャートを示す。図19乃至図22では、期間T1、期間T2、期間T3、期間T4におけるNOR回路500の動作の状態を示す。
 【0188】

N O R 回路 5 0 0 は、クロック同期式であり、第 9 のトランジスタ 5 0 9 、第 1 2 のトランジスタ 5 1 2 、第 1 3 のトランジスタ 5 1 3 に同様のクロック信号 C L K を入力することで、 N O R 回路として動作する。なお、クロック信号 C L K と同期して第 9 のトランジ

10

20

30

50

スタ509がオン状態となる、期間T2、期間T4、期間T6、期間T8、期間T10に おいてのみ、出力信号OUTが決定される。 [0189]<期間T1(図19参照。)> まず図18の期間T1に示すように、入力信号AにH電位(VDD)、入力信号BにL電 位(VSS)が入力された場合を考える。この時、クロック信号CLKがL電位(VSS )なので、第12のトランジスタ512のゲート、及び第13のトランジスタ513のゲ ートにL電位(VSS)が印加される。従って、第12のトランジスタ512(Pch) 及び第13のトランジスタ513(Pch)は、オン状態となる。この時、ノードAに対 して日電位(VDD)が入り込み、ノードDに対して日電位(VDD)が入り込む。(プ リチャージ動作。)第12のトランジスタ512及び第13のトランジスタ513は、ノ ードAとノードDにH電位(VDD)を充電するか否かを制御するために設けられている [0190]クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第3のト ランジスタ503及び第8のトランジスタ508は、オン状態となる。従って、第4のト ランジスタ 5 0 4 のゲート(ノード B )に入力信号 B と同じ L 電位( V S S )がチャージ され、第7のトランジスタ507のゲート(ノードC)に入力信号Aと同じH電位(VD D)がチャージされる。 【0191】 また、クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第 1のトランジスタ501及び第6のトランジスタ506は、オン状態となる。従って、第 2のトランジスタ502のゲート(ノードE)に入力信号Bと位相が反転した信号BBと 同じ日電位(VDD)がチャージされ、第5のトランジスタ505のゲート(ノードF) に入力信号Aと位相が反転した信号ABと同じL電位(VSS)がチャージされる。 [0192] 以上のように期間T1では、ノードB、ノードC、ノードE、ノードFのそれぞれに、入 力信号A及び入力信号Bに応じた電位が、ノードA、ノードDのそれぞれに、H電位(V DD)がチャージされた状態となる。 [0193]<期間T2(図20参照。)> 次に図18の期間T2に示すように、クロック信号CLKがH電位(VDD)となるので 、第12のトランジスタ512のゲート、第13のトランジスタ513のゲート、第9の トランジスタ509のゲートのそれぞれにH電位(VDD)が印加される。この時、第1 2のトランジスタ512(Pch)及び第13のトランジスタ513(Pch)は、オフ 状態となる。第12のトランジスタ512がオフ状態となることにより、ノードAに対し て H 電 位 ( V D D )の 供 給 が 無 く な り 、 ノ ー ド A は H 電 位 ( V D D )を 維 持 す る 状 態 と な る。また、第13のトランジスタ513がオフ状態となることにより、ノードDに対して H 電位( V D D )の供給が無くなり、ノード D は H 電位( V D D )を維持する状態となる 【0194】 第9のトランジスタ509(Nch)は、オン状態となる。 【0195】 一方、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるので 、第3のトランジスタ503(Nch)及び第8のトランジスタ508(Nch)は、オ フ状態となる。ノードBには、L電位(VSS)に応じた電荷が蓄積されているため、第 3のトランジスタ503がオフ状態となることで、ノードBにはL電位(VSS)に応じ た電荷が保持される。(電荷保持動作。)更に、第4のトランジスタ504は、ノードB の電位に応じて、オフ状態となる。ノードCには、H電位(VDD)に応じた電荷が蓄積 されているため、第8のトランジスタ508がオフ状態となることで、ノードCには日電

50

20

30

40

位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第7のトランジスタ 507は、ノードCの電位に応じて、オン状態となる。 【0196】

同様に、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるの で、第1のトランジスタ501(Nch)及び第6のトランジスタ506(Nch)は、 オフ状態となる。ノードEには、H電位(VDD)に応じた電荷が蓄積されているため、 第1のトランジスタ501がオフ状態となることで、ノードEにはH電位(VDD)に応 じた電荷が保持される。(電荷保持動作。)更に、第2のトランジスタ502は、ノード Eの電位に応じて、オン状態となる。ノードFには、L電位(VSS)に応じた電荷が蓄 積されているため、第6のトランジスタ506がオフ状態となることで、ノードFにはL 電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第5のトランジス タ505は、ノードFの電位に応じて、オフ状態となる。

この時、第4のトランジスタ504と、第7のトランジスタ507が電気的に並列で接続 されているため、ノードAから、ノードGまでの電流経路が形成される。従ってノードA に溜められた日電位(VDD)に応じた電荷は、オン状態となっている第7のトランジス タ507及び、オン状態となっている第9のトランジスタ509を通して、ノードGの有 する基準電位(GND)へと引き抜かれていく。即ちノードAからノードGに向かって電 流が流れる。なお、第2のトランジスタ502と、第5のトランジスタ505が電気的に 直列で接続されているため、ノードDから、ノードGまでの電流経路は形成されない。こ の時、ノードAの電位が確定し、出力信号OUTがL電位(VSS)となる。

【0198】

ノードAからノードGに向かって電流が流れることで、ノードAの電位は、H電位(VD D)から徐々に減少し、L電位(VSS)となる。その結果、第11のトランジスタ51 1のゲートに、L電位(VSS)が印加されるため、第11のトランジスタ511(Pc h)は、オン状態となる。オン状態となっている第11のトランジスタ511を通して、 ノードDにH電位(VDD)が供給される。

[0199]

第10のトランジスタ510及び第11のトランジスタ511は、ノードAとノードDに 対して、該ノード間の電位を相互に補償し合う機能を有する。ノードAとノードD間の電 位を相互に補償し合うとは、例えば、ノードAがL電位(VSS)になった場合、第11 のトランジスタ511は、ノードDにH電位(VDD)を供給する。例えば、ノードDが L電位(VSS)になった場合、第10のトランジスタ110は、ノードAにH電位(V DD)を供給する。即ち、ノードAとノードD間において、L電位(VSS)になったノ ードと逆のノードに、H電位(VDD)を供給する。

[0200]

なお、ノードAの電位とノードDの電位は、第9のトランジスタ509のオン状態及びオフ状態に依存する。即ち出力信号OUTの電位が確定するのは、クロック信号CLKがH電位(VDD)の時に限られる。従ってNOR回路500の出力信号OUTの電位が確定するのは図18に示すタイミングチャートにおいて、期間T2、期間T4、期間T6、期間T8、期間T10の時である。

 $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$ 

以上のように期間 T 2 では、 H 電位( V D D )の入力信号 A 及び L 電位( V S S )の入力 信号 B の入力に対して、 L 電位( V S S )の出力信号 O U T が、確定された状態となる。 【 0 2 0 2 】

上述のように、第10のトランジスタ510及び第11のトランジスタ511は、電位補 償機能を有し、第12のトランジスタ512及び第13のトランジスタ513は、充電機 能を有する。従って、これら4つのトランジスタは、常にノードAとノードDの電位を比 較し、L電位(VSS)となったノードと逆のノードに、H電位(VDD)を供給すると いう比較器としての機能を有する。 10

30

20

【0203】

また、第9のトランジスタ509は、放電機能を有する。オン状態となっている第9のト ランジスタ509を通して、ノードA又はノードDの電位はノードGの有する基準電位( GND)へと引き抜かれていく。その結果、第9のトランジスタ509がオン状態となる 時(クロック信号CLKがH電位(VDD)の時)のみ、出力信号OUTの電位が確定す ることになるため、該トランジスタは、最終的な出力信号OUTを確定するという機能( 電位確定機能)も有する。

[0204]

<期間T3(図21参照。)>

次に図18の期間T3に示すように、入力信号AにL電位(VSS)、入力信号BにL電 <sup>10</sup> 位(VSS)が入力された場合を考える。この時、クロック信号CLKがL電位(VSS )なので、第12のトランジスタ512のゲート、及び第13のトランジスタ513のゲ ートにL電位(VSS)が印加される。従って、第12のトランジスタ512(Pch) 及び第13のトランジスタ513(Pch)は、オン状態となる。この時、ノードAに対 してH電位(VDD)が入り込み、ノードDに対してH電位(VDD)が入り込む。(プ リチャージ動作。)

[0205]

クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第3のト ランジスタ503及び第8のトランジスタ508は、オン状態となる。従って、第4のト ランジスタ504のゲート(ノードB)に入力信号Bと同じL電位(VSS)がチャージ され、第7のトランジスタ507のゲート(ノードC)に入力信号Aと同じL電位(VS S)がチャージされる。

[0206]

また、クロック信号CLKと位相が反転した信号CLKBがH電位(VDD)なので、第 1のトランジスタ501及び第6のトランジスタ506は、オン状態となる。従って、第 2のトランジスタ502のゲート(ノードE)に入力信号Bと位相が反転した信号BBと 同じH電位(VDD)がチャージされ、第5のトランジスタ505のゲート(ノードF) に入力信号Aと位相が反転した信号ABと同じH電位(VDD)がチャージされる。 【0207】

以上のように期間 T 3 では、ノード B 、ノード C 、ノード E 、ノード F のそれぞれに、入 <sup>30</sup> 力信号 A 及び入力信号 B に応じた電位が、ノード A 、ノード D のそれぞれに、 H 電位( V D D )がチャージされた状態となる。

[0208]

<期間T4(図22参照。)>

次に図18の期間T4に示すように、クロック信号CLKがH電位(VDD)となるので、第12のトランジスタ512のゲート、第13のトランジスタ513のゲート、第9のトランジスタ509のゲートのそれぞれにH電位(VDD)が印加される。この時、第12のトランジスタ512(Pch)及び第13のトランジスタ513(Pch)は、オフ状態となる。第12のトランジスタ512がオフ状態となることにより、ノードAに対してH電位(VDD)の供給が無くなり、ノードAはH電位(VDD)を維持する状態となる。また、第13のトランジスタ513がオフ状態となることにより、ノードDに対してH電位(VDD)の供給が無くなり、ノードDはH電位(VDD)を維持する状態となる

[0209]

第9のトランジスタ509(Nch)は、オン状態となる。

【0210】

一方、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるので、第3のトランジスタ503(Nch)及び第8のトランジスタ508(Nch)は、オフ状態となる。ノードBには、L電位(VSS)に応じた電荷が蓄積されているため、第3のトランジスタ503がオフ状態となることで、ノードBにはL電位(VSS)に応じ

20

た電荷が保持される。(電荷保持動作。)更に、第4のトランジスタ504は、ノードBの電位に応じて、オフ状態となる。ノードCには、L電位(VSS)に応じた電荷が蓄積 されているため、第8のトランジスタ508がオフ状態となることで、ノードCにはL電 位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第7のトランジスタ 507は、ノードCの電位に応じて、オフ状態となる。

(30)

【0211】

同様に、クロック信号CLKと位相が反転した信号CLKBがL電位(VSS)となるの で、第1のトランジスタ501(Nch)及び第6のトランジスタ506(Nch)は、 オフ状態となる。ノードEには、H電位(VDD)に応じた電荷が蓄積されているため、 第1のトランジスタ501がオフ状態となることで、ノードEにはH電位(VDD)に応 じた電荷が保持される。(電荷保持動作。)更に、第2のトランジスタ502は、ノード Eの電位に応じて、オン状態となる。ノードFには、H電位(VDD)に応じた電荷が蓄 積されているため、第6のトランジスタ506がオフ状態となることで、ノードFにはH 電位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第5のトランジス タ505は、ノードFの電位に応じて、オン状態となる。

【0212】

第2のトランジスタ502と、第5のトランジスタ505が電気的に直列で接続されてい るため、第2のトランジスタ502及び第5のトランジスタ505がオン状態となること で、ノードDから、ノードGまでの電流経路が形成される。即ちノードDからノードGに 向かって電流が流れる。従ってノードDに溜められたH電位(VDD)に応じた電荷は、 オン状態となっている第5のトランジスタ505及び、オン状態となっている第2のトラ ンジスタ502及び、オン状態となっている第9のトランジスタ509を通して、ノード Gの有する基準電位(GND)へと引き抜かれていく。一方、第4のトランジスタ504 と、第7のトランジスタ507が電気的に並列で接続されているため、ノードAから、ノ ードGまでの電流経路は形成されない。

[0213]

ノードDからノードGに向かって電流が流れることで、ノードAの電位は、 H電位(VD D)から徐々に減少し、L電位(VSS)となる。この時、ノードDの電位が確定し、出 力信号OUTと、位相が反転した信号OUTBから、L電位(VSS)が出力される。そ の結果、第10のトランジスタ510のゲートに、L電位(VSS)が印加されるため、 第10のトランジスタ510(Pch)は、オン状態となる。オン状態となっている第1 0のトランジスタ510を通して、ノードAにH電位(VDD)が供給される。この時、 ノードAの電位が確定し、出力信号OUTがH電位(VDD)となる。

【0214】

第10のトランジスタ510及び第11のトランジスタ511は、ノードAとノードDに 対して、該ノード間の電位を相互に補償し合う機能を有する。ノードAとノードD間の電 位を相互に補償し合うとは、例えば、ノードAがL電位(VSS)になった場合、第11 のトランジスタ511は、ノードDにH電位(VDD)を供給する。例えば、ノードDが L電位(VSS)になった場合、第10のトランジスタ510は、ノードAにH電位(V DD)を供給する。即ち、ノードAとノードD間において、L電位(VSS)になったノ ードと逆のノードに、H電位(VDD)を供給する。

【0215】

なお、ノードAの電位とノードDの電位は、第9のトランジスタ509のオン状態及びオフ状態に依存する。即ち出力信号OUTの電位が確定するのは、クロック信号CLKがH電位(VDD)の時に限られる。従ってNOR回路500の出力信号OUTの電位が確定するのは図18に示すタイミングチャートにおいて、期間T2、期間T4、期間T6、期間T8、期間T10の時である。

[0216]

以上のように期間 T 4 では、 L 電位( V S S )の入力信号 A 及び L 電位( V S S )の入力 信号 B の入力に対して、 H 電位( V D D )の出力信号 O U T が、確定された状態となる。 10

30

【0217】

入力信号Aに応じた電位を保持するノードCをゲートに有する第7のトランジスタ507 と、入力信号Bに応じた電位を保持するノードBをゲートに有する第4のトランジスタ5 04とが電気的に並列で接続されている。従って、どちらかの入力信号にH電位(VDD )が入力されれば、必ずノードAからノードGまでの電流経路が形成される。一方、第2 のトランジスタ502と、第5のトランジスタ505とが電気的に直列で接続されている ため、どちらかの入力信号にH電位(VDD)が入力されてしまうと、ノードDからノー ドGまでの電流経路は形成されず、両方の入力信号に、L電位(VSS)が入力された時 のみノードDからノードGまでの電流経路が形成される。 即ち、どちらかの入力信号にH電位(VDD)が入力されれば、必ずノードAは、L電位 (VSS)になる。従って、この時必ず出力信号OUTは、L電位(VSS)になる。ま た、両方の入力信号に、L電位(VSS)が入力されれば、必ずノードDは、L電位(V SS)になる。ノードDの逆の電位がノードAに供給されるため、この時必ず出力信号O UTは、H電位(VDD)になる。このようにして、NOR回路が形成できる。 [0219]期間T5、期間T6の動作は、期間T1、期間T2の動作と全く同様である。期間T7、 期間T8の動作は、期間T1、期間T2の動作において、入力信号AにL電位(VSS) 、入力信号BにH電位(VDD)が入力された場合の動作に対応する。期間T9、期間T 10の動作は、期間T3、期間T4の動作において、入力信号AにH電位(VDD)、入 力信号BにH電位(VDD)が入力された場合の動作に対応する。 本実施の形態により、NOR回路のリーク電流のパスを抑制することができる。従って、 NOR回路の消費電力を抑制することができる。 本実施の形態により、NOR回路において電源が遮断されてもデータを保持することがで きる。 本実施の形態により、NOR回路において酸化物半導体を用いたトランジスタとシリコン 半導体を用いたトランジスタは積層して形成することが可能であるため、回路面積を縮小 させることができる。 なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる 【0224】 (実施の形態5) 本実施の形態では、データの保持機能を有し、消費電力を削減したNOR回路の別の構成 について図23乃至図28を用いて説明する。 < N O R 回 路 6 0 0 の 構 成 > 図23に本実施の形態のNOR回路の回路図を示す。図23に示すNOR回路600は、 第15のトランジスタ515、第16のトランジスタ516、第17のトランジスタ51 7、第18のトランジスタ518、第24のトランジスタ524、第25のトランジスタ 5 2 5 、 第 2 6 の トランジスタ 5 2 6 、 第 2 7 の トランジスタ 5 2 7 、 第 2 8 の トランジ スタ528、第29のトランジスタ529、第30のトランジスタ530、第31のトラ ンジスタ531、第32のトランジスタ532、を有している。 [0226] 第 2 8 のトランジスタ 5 2 8 、第 2 9 のトランジスタ 5 2 9 、第 3 0 のトランジスタ 5 3 0、第31のトランジスタ531、第32のトランジスタ532の5個のトランジスタと して、pチャネル型トランジスタを用いる。第15のトランジスタ515、第16のトラ

10

20

30

ンジスタ516、第17のトランジスタ517、第18のトランジスタ518の4個のト ランジスタとして、 n チャネル型トランジスタを用いる。 【 0 2 2 7】

第24のトランジスタ524、第25のトランジスタ525、第26のトランジスタ52 6、第27のトランジスタ527の4個のトランジスタとして、例えば酸化物半導体層に チャネルが形成されるトランジスタを用いる。酸化物半導体を用いたトランジスタはリー ク電流(オフ電流ともいう)が極小という利点を有する。なお当該酸化物半導体を用いた トランジスタは、nチャネル型トランジスタである。

[0228]

第15のトランジスタ515、第16のトランジスタ516、第17のトランジスタ51 10 7、第18のトランジスタ518、第28のトランジスタ528、第29のトランジスタ 529、第30のトランジスタ530、第31のトランジスタ531、第32のトランジ スタ532の9個のトランジスタとして、例えば珪素層にチャネルが形成されるトランジ スタを用いる。当該珪素層は、単結晶珪素層、微結晶珪素層、非晶質珪素層であってもよい。

[0229]

なお、第15のトランジスタ515、第16のトランジスタ516、第17のトランジス タ517、第18のトランジスタ518の4個のトランジスタ全て、又は一部を、酸化物 半導体を用いたトランジスタに置き換えることもできる。ただし、酸化物半導体を用いた トランジスタはオフ電流が極小という利点を有する一方、動作速度が、シリコン半導体を 用いたトランジスタと比べて劣るため、NOR回路600の動作速度への影響を考慮して 、これらのトランジスタを酸化物半導体を用いたトランジスタに置き換えることが必要で ある。

[0230]

NOR回路600に入力される2つの信号のうち入力信号Aは、第24のトランジスタ5 24のソース又はドレインの一方に、入力される。また入力信号Bは、第25のトランジ スタ525のソース又はドレインの一方に、入力される。なお、第26のトランジスタ5 26のソース又はドレインの一方には、入力信号Aと位相が反転した信号ABが入力され 、第24のトランジスタ524のソース又はドレインの一方には、入力信号Bと位相が反 転した信号BBが入力される。

【0231】

第25のトランジスタ525のゲートは、第24のトランジスタ524のゲートと電気的 に接続されている。第25のトランジスタ525のソース又はドレインの他方は、第29 のトランジスタ529のゲートと電気的に接続されている。なお、第25のトランジスタ 525のソース又はドレインの他方と第29のトランジスタ529のゲートとの接続部分 をノードB'とする。第29のトランジスタ529のソース又はドレインの一方は、第2 8のトランジスタ528のソース又はドレインの一方と電気的に接続され、第29のトラ ンジスタ529のソース又はドレインの他方は、第18のトランジスタ518のゲート、 及び第15のトランジスタ515のソース又はドレインの一方、及び第16のトランジス タ516のソース又はドレインの一方と電気的に接続されている。なお、第29のトラン ジスタ529のソース又はドレインの他方と、第18のトランジスタ518のゲートと、 第15のトランジスタ515のソース又はドレインの一方と、第160トランジスタ51 60ソース又はドレインの一方との接続部分をノードA'とする。 【0232】

第24のトランジスタ524のゲートには、クロック信号CLKが入力されている。第2 6のトランジスタ526のゲートには、クロック信号CLKが入力されている。第32の トランジスタ532のゲートには、クロック信号CLKが入力されている。 【0233】

第 2 7 のトランジスタ 5 2 7 のゲートは、第 2 6 のトランジスタ 5 2 6 のゲートと電気的 に接続されている。第 2 7 のトランジスタ 5 2 7 のソース又はドレインの他方は、第 3 1

20

(33)

のトランジスタ531のゲートと電気的に接続されている。なお、第27のトランジスタ 527のソース又はドレインの他方と第31のトランジスタ531のゲートとの接続部分 をノードE'とする。 第31のトランジスタ531のソース又はドレインの一方は、第30のトランジスタ53 0のソース又はドレインの一方、及び第32のトランジスタ532のソース又はドレイン の一方、及び第28のトランジスタ528のソース又はドレインの他方と電気的に接続さ れている。第31のトランジスタ531のソース又はドレインの他方は、第30のトラン ジスタ530のソース又はドレインの他方、及び第17のトランジスタ517のソース又 はドレインの一方、及び第18のトランジスタ518のソース又はドレインの一方、及び 第15のトランジスタ515のゲートと電気的に接続されている。なお、第31のトラン ジスタ531のソース又はドレインの他方と、第30のトランジスタ530のソース又は ドレインの他方と、第17のトランジスタ517のソース又はドレインの一方と、第18 のトランジスタ518のソース又はドレインの一方と、第15のトランジスタ515のゲ ートとの接続部分をノードD'とする。 第30のトランジスタ530のゲートは、第26のトランジスタ526のソース又はドレ インの他方と電気的に接続されている。なお、第30のトランジスタ530のゲートと、 第26のトランジスタ526のソース又はドレインの他方との接続部分をノードF^とす る。 [0236]第28のトランジスタ528のゲートは、第24のトランジスタ524のソース又はドレ インの他方と電気的に接続されている。なお、第28のトランジスタ528のゲートと、 第24のトランジスタ524のソース又はドレインの他方との接続部分をノードC^とす る。 [0237] 第15のトランジスタ515のソース又はドレインの他方と、第16のトランジスタ51 6のソース又はドレインの他方と、第17のトランジスタ517のソース又はドレインの 他方と、第18のトランジスタ518のソース又はドレインの他方とは、電気的に接続さ れており、接地電位GND端子と電気的に接続されている。なお、第15のトランジスタ 5 1 5 のソース又はドレインの他方と、第 1 6 のトランジスタ 5 1 6 のソース又はドレイ ンの他方と、第17のトランジスタ517のソース又はドレインの他方と、第18のトラ ンジスタ518のソース又はドレインの他方と、接地電位GND端子との接続部分をノー ドG′とする。 [0238]第32のトランジスタ532のソース又はドレインの他方には、電源電位VDDが供給さ れている。なお、第32のトランジスタ532のソース又はドレインの他方と、電源電位 VDD端子との接続部分をノードH'とする。第16のトランジスタ516のゲートには 、クロック信号CLKが入力され、第17のトランジスタ517のゲートには、クロック 信号CLKが入力されている。 【0239】 ノードA'の電位は、NOR回路600の出力信号OUTとして出力される。ノードD' の電位は、NOR回路600の出力信号OUTと、位相が反転した信号OUTBとして出 力される。  $\begin{bmatrix} 0 & 2 & 4 & 0 \end{bmatrix}$ 本実施の形態のNOR回路600において、酸化物半導体を用いたトランジスタのゲート が 閉 じ て い る 時 、 リ ー ク 電 流 の パ ス は 、 電 源 電 位 V D D 端 子 か ら 接 地 電 位 G N D 端 子 ま で 1 つしか存在しない。リーク電流のパスが 1 つしか存在しないため、NOR回路600の

消費電力を抑えることができる。

[0241]

50

20

30

40

(34)

また本実施の形態のNOR回路600は、4個の酸化物半導体を用いたトランジスタ及び

9個のシリコン半導体を用いたトランジスタを有している。

 $\begin{bmatrix} 0 & 2 & 4 & 2 \end{bmatrix}$ 酸化物半導体を用いたトランジスタは、上述のようにリーク電流が極小である。そのため 、NOR回路600に電源電位VDDの供給を停止しても、例えば酸化物半導体を用いた トランジスタである第24のトランジスタ524のソース又はドレインの他方と、第28 のトランジスタ528のゲートとの間(ノードC')に蓄えられている電荷は保持される 。よって、電源電位VDDの供給を再開すると、NOR回路600は、電源電位VDDの 供給を停止する前の状態から、動作を開始することができる。 このように、NOR回路600は電源電位VDDの供給を停止してもデータが消失しない 。すなわち、本実施の形態のNOR回路600は、不揮発性の記憶回路である。電源電位 ∨ D D の供給を停止してもデータが消失しないので、 N O R 回路600において、酸化物 半導体を用いたトランジスタのゲートが閉じている時は、電源電位VDDの供給を停止す ることが可能である。即ち不揮発性のNOR回路600は消費電力を抑制することができ る。  $\begin{bmatrix} 0 & 2 & 4 & 4 \end{bmatrix}$ また本実施の形態のNOR回路600において、酸化物半導体を用いたトランジスタとシ リコン半導体を用いたトランジスタは積層して形成することが可能である(後述)。その ため、NOR回路600の回路面積を小さくすることができる。 [0245]< N O R 回 路 6 0 0 の 動 作 > 図24乃至図28を用いて、本実施の形態のNOR回路600の動作について説明する。 図24には、NOR回路600におけるタイミングチャートを示す。図24では、期間T 1 、 期間 T 2 、 期間 T 3 、 期間 T 4 、 期間 T 5 、 期間 T 6 、 期間 T 7 、 期間 T 8 、 期間 T 9、期間 T 1 0、に分けてタイミングチャートを示す。図 2 5 乃至図 2 8 では、期間 T 1 、期間T2、期間T3、期間T4におけるNOR回路600の動作の状態を示す。 [0246]N O R 回 路 6 0 0 は、 クロック同 期 式 で あ り 、 第 1 6 の ト ラ ン ジ ス タ 5 1 6 、 第 1 7 の ト ランジスタ517、第24のトランジスタ524、第26のトランジスタ526、第32 のトランジスタ532に同様のクロック信号CLKを入力することで、NOR回路として 動作する。なお、クロック信号CLKと同期して第32のトランジスタ532がオン状態 となる、期間T2、期間T4、期間T6、期間T8、期間T10においてのみ、出力信号 OUTが決定される。 [0247] <期間T1(図25参照。)> まず図24の期間T1に示すように、入力信号AにH電位(VDD)、入力信号BにL電 位(VSS)が入力された場合を考える。この時、クロック信号CLKがH電位(VDD )なので、第16のトランジスタ516のゲート、及び第17のトランジスタ517のゲ ートにH電位(VDD)が印加される。従って、第16のトランジスタ516(Nch) 及び第17のトランジスタ517(Nch)は、オン状態となる。この時、ノードD^の 電位はノードG ' の電位に引き込まれるため、ノードD ' にはL電位(VSS)が入り込 み、ノードA 'の電位はノードG 'の電位に引き込まれるため、ノードA 'にはL電位( VSS)が入り込む。(放電動作。)第16のトランジスタ516及び第17のトランジ スタ517は、ノードA'とノードD'をL電位(VSS)へと放電するか否かを制御す るために設けられている。 【0248】 クロック信号CLKがH電位(VDD)なので、第24のトランジスタ524及び第25 のトランジスタ525は、オン状態となる。従って、第29のトランジスタ529のゲー ト(ノードB')に入力信号Bと同じL電位(VSS)がチャージされ、第28のトラン

10

20

30

40

ジスタ528のゲート(ノードC^)に入力信号Aと同じH電位(VDD)がチャージさ れる。 [0249] また、クロック信号CLKがH電位(VDD)なので、第24のトランジスタ524及び 第26のトランジスタ526は、オン状態となる。従って、第30のトランジスタ530 のゲート(ノードE、)に入力信号Bと位相が反転した信号BBと同じH電位(VDD) がチャージされ、第31のトランジスタ531のゲート(ノードF^)に入力信号Aと位 相が反転した信号ABと同じL電位(VSS)がチャージされる。 [0250] 10 以上のように期間T1では、ノードB^、ノードC^、ノードE^、ノードF^のそれぞ れに、入力信号A及び入力信号Bに応じた電位が、ノードA'、ノードD'のそれぞれに 、L電位(VSS)がチャージされた状態となる。  $\begin{bmatrix} 0 & 2 & 5 & 1 \end{bmatrix}$ <期間T2(図25参照。)> 次に図24の期間T2に示すように、クロック信号CLKがL電位(VSS)となるので 、第16のトランジスタ516のゲート、第17のトランジスタ517のゲート、第32 のトランジスタ532のゲートのそれぞれにL電位(VSS)が印加される。この時、第 1 6 のトランジスタ 5 1 6 ( N c h ) 及び第 1 7 のトランジスタ 5 1 7 ( N c h ) は、オ フ状態となる。第16のトランジスタ516がオフ状態となることにより、ノードA^に 20 対してノードG ' のL電位(VSS)の引き込みは無くなり、ノードA ' はL電位(VS S)を維持する状態となる。また、第17のトランジスタ517がオフ状態となることに より、ノードD'に対してノードG'のL電位(VSS)の引き込みは無くなり、ノード D ' は L 電位 ( V S S ) を維持する状態となる。 第32のトランジスタ532(Pch)は、オン状態となる。 [0253]一方、クロック信号CLKがL電位(VSS)となるので、第24のトランジスタ524 (Nch)及び第25のトランジスタ525(Nch)は、オフ状態となる。ノードB' には、L電位(VSS)に応じた電荷が蓄積されているため、第25のトランジスタ52 30 5がオフ状態となることで、ノードB'にはL電位(VSS)に応じた電荷が保持される 。(電荷保持動作。)更に、第29のトランジスタ529(Pch)は、ノードB'の電 位に応じて、オン状態となる。ノードC 'には、H電位(VDD)に応じた電荷が蓄積さ れているため、第24のトランジスタ524がオフ状態となることで、ノードC'にはH 電位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第28のトランジ スタ528(Pch)は、ノードC^の電位に応じて、オフ状態となる。 同様に、クロック信号CLKがL電位(VSS)となるので、第26のトランジスタ52 6 (Nch)及び第27のトランジスタ527 (Nch)は、オフ状態となる。ノードE 'には、H電位(VDD)に応じた電荷が蓄積されているため、第27のトランジスタ5 40 27がオフ状態となることで、ノードE'にはH電位(VDD)に応じた電荷が保持され る。(電荷保持動作。)更に、第31のトランジスタ531(Pch)は、ノードE'の 電位に応じて、オフ状態となる。ノードF'には、L電位(VSS)に応じた電荷が蓄積 されているため、第26のトランジスタ526がオフ状態となることで、ノードF′には L 電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第30のトラン

この時、第28のトランジスタ128と、第29のトランジスタ129が電気的に直列で 接続されているため、ノードH^から、ノードA^までの電流経路は形成されない。一方 、 第 3 0 の ト ラン ジ ス タ 5 3 0 と 、 第 3 1 の ト ラン ジ ス タ 5 3 1 が 電 気 的 に 並 列 で 接 続 さ れているため、ノードH^から、ノードD^までの電流経路が形成される。従って、オン

ジスタ530(Pch)は、ノードF'の電位に応じて、オン状態となる。

状態となっている第32のトランジスタ532及び、オン状態となっている第30のトランジスタ530を通して、ノードH'からノードD'に向かって電流が流れる。即ち、ノードH'の有する電源電位(VDD)が、ノードD'へと供給される。 【0256】

(36)

ノードH ' からノードD ' に向かって電流が流れることで、ノードD ' の電位は、L電位 (VSS)から徐々に増加し、H電位(VDD)となる。その結果、第15のトランジス 夕515のゲートに、H電位(VDD)が印加されるため、第15のトランジス夕515 (Nch)は、オン状態となる。第15のトランジス夕515を通して、ノードA ' から 、ノードG ' までの電流経路が形成される。従って、ノードA ' の電位はノードG ' の電 位に引き込まれるため、ノードA ' の電位はL電位(VSS)となる。この時、ノードA ' の電位が確定し、出力信号OUTがL電位(VSS)となる。

【0257】

第15のトランジスタ515及び第18のトランジスタ518は、ノードA'とノードD 'に対して、該ノード間の電位を相互に補償し合う機能を有する。ノードA'とノードD '間の電位を相互に補償し合うとは、例えば、ノードA'がH電位(VDD)になった場 合、第15のトランジスタ515は、ノードD'の電位を、ノードG'の有するL電位( VSS)に引き抜く。例えば、ノードD'がH電位(VDD)になった場合、第18のト ランジスタ518は、ノードA'の電位を、ノードG'の有するL電位(VSS)に引き 抜く。即ち、ノードA'とノードD'間において、H電位(VDD)になったノードと逆 のノードの電位を、ノードG'の有するL電位(VSS)に引き抜く。

[0258]

なお、ノードA 'の電位とノードD 'の電位は、第32のトランジスタ532のオン状態 及びオフ状態に依存する。即ち出力信号OUTの電位が確定するのは、クロック信号CL KがL電位(VSS)の時に限られる。従ってNOR回路600の出力信号OUTの電位 が確定するのは図24に示すタイミングチャートにおいて、期間T2、期間T4、期間T 6、期間T8、期間T10の時である。

[0259]

- 以上のように期間 T 2 では、 H 電位( V D D )の入力信号 A 及び L 電位( V S S )の入力 信号 B の入力に対して、 L 電位( V S S )の出力信号 O U T が、確定された状態となる。 【 0 2 6 0 】
- 上述のように、第15のトランジスタ515及び第18のトランジスタ518は、電位補 償機能を有し、第16のトランジスタ516及び第17のトランジスタ517は、放電機 能を有する。従って、これら4つのトランジスタは、常にノードA'とノードD'の電位 を比較し、H電位(VDD)となったノードと逆のノードの電位を、ノードG'の有する L電位(VSS)に引き抜くという比較器としての機能を有する。 【0261】

また、第32のトランジスタ532は、充電機能を有する。オン状態となっている第32 のトランジスタ532を通して、ノードA'又はノードD'には、ノードH'の有する電 源電位(VDD)が供給される。その結果、第32のトランジスタ532がオン状態とな る時(クロック信号CLKがL電位(VSS)の時)のみ、出力信号OUTの電位が確定 することになるため、該トランジスタは、最終的な出力信号OUTを確定するという機能 (電位確定機能)も有する。

[0262]

<期間T3(図27参照。)>

次に図24の期間T3に示すように、入力信号AにL電位(VSS)、入力信号BにL電 位(VSS)が入力された場合を考える。この時、クロック信号CLKがH電位(VDD )なので、第16のトランジスタ516のゲート、及び第17のトランジスタ517のゲ ートにH電位(VDD)が印加される。従って、第16のトランジスタ516(Nch) 及び第17のトランジスタ517(Nch)は、オン状態となる。この時、ノードD"の 電位はノードG"の電位に引き込まれるため、ノードD"にはL電位(VSS)が入り込 20

10
み、ノードA 'の電位はノードG 'の電位に引き込まれるため、ノードA 'にはL電位( VSS)が入り込む。(放電動作。) クロック信号CLKがH電位(VDD)なので、第24のトランジスタ524及び第25 のトランジスタ525は、オン状態となる。従って、第29のトランジスタ529のゲー ト(ノードB')に入力信号Bと同じL電位(VSS)がチャージされ、第28のトラン ジスタ 5 2 8 のゲート(ノードC ')に入力信号 A と同じL電位( V S S )がチャージさ れる。 [0264]10 また、クロック信号CLKがH電位(VDD)なので、第26のトランジスタ526及び 第27のトランジスタ527は、オン状態となる。従って、第31のトランジスタ531 の<br />
ゲート<br />
(<br />
ノードE<br />
<br />
<br />
)<br />
に<br />
<br がチャージされ、第30のトランジスタ530のゲート(ノードF^)に入力信号Aと位 相が反転した信号ABと同じH電位(VDD)がチャージされる。 [0265]以上のように期間T3では、ノードB'、ノードC'、ノードE'、ノードF'のそれぞ れに、入力信号A及び入力信号Bに応じた電位が、ノードA '、ノードD 'のそれぞれに 、L電位(VSS)がチャージされた状態となる。 [0266] 20 <期間T4(図28参照。)> 次に図24の期間T4に示すように、クロック信号CLKがL電位(VSS)となるので 、 第 1 6 の トランジスタ 5 1 6 のゲート、 第 1 7 のトランジスタ 5 1 7 のゲート、 第 3 2 のトランジスタ532のゲートのそれぞれにL電位(VSS)が印加される。この時、第 1 6 の ト ラ ン ジ ス 夕 5 1 6 ( N c h )及び 第 1 7 の ト ラ ン ジ ス 夕 5 1 7 ( N c h )は、 オ フ状態となる。第16のトランジスタ516がオフ状態となることにより、ノードA^に 対してノードG'のL電位(VSS)の引き込みは無くなり、ノードA'はL電位(VS S)を維持する状態となる。また、第17のトランジスタ517がオフ状態となることに より、ノードD'に対してノードG'のL電位(VSS)の引き込みは無くなり、ノード D ' は L 電位 ( V S S ) を維持する状態となる。 30 第32のトランジスタ532(Pch)は、オン状態となる。 [0268]ー方、クロック信号CLKがL電位(VSS)となるので、第24のトランジスタ524 (Nch)及び第25のトランジスタ525(Nch)は、オフ状態となる。ノードВ' には、L電位(VSS)に応じた電荷が蓄積されているため、第25のトランジスタ52 5がオフ状態となることで、ノードB'にはL電位(VSS)に応じた電荷が保持される 。(電荷保持動作。)更に、第29のトランジスタ529(Pch)は、ノードB'の電 位に応じて、オン状態となる。ノードC'には、L電位(VSS)に応じた電荷が蓄積さ れているため、第24のトランジスタ524がオフ状態となることで、ノードC′にはL 40 電位(VSS)に応じた電荷が保持される。(電荷保持動作。)更に、第28のトランジ スタ528(Pch)は、ノードC'の電位に応じて、オン状態となる。 [0269]同様に、クロック信号CLKがL電位(VSS)となるので、第26のトランジスタ52 6 (Nch)及び第27のトランジスタ527 (Nch)は、オフ状態となる。ノードE 'には、H電位(VDD)に応じた電荷が蓄積されているため、第27のトランジスタ5 27がオフ状態となることで、ノードE'にはH電位(VDD)に応じた電荷が保持され る。(電荷保持動作。)更に、第31のトランジスタ531(Pch)は、ノードE'の 電位に応じて、オフ状態となる。ノードF'には、H電位(VDD)に応じた電荷が蓄積 されているため、第26のトランジスタ526がオフ状態となることで、ノードF′には H電位(VDD)に応じた電荷が保持される。(電荷保持動作。)更に、第30のトラン

(38)

ジスタ530(Pch)は、ノードF'の電位に応じて、オフ状態となる。 【0270】

この時、第28のトランジスタ528と、第29のトランジスタ529が電気的に直列で 接続されているため、ノードH'から、ノードA'までの電流経路が形成される。従って 、オン状態となっている第32のトランジスタ532及び、オン状態となっている第28 のトランジスタ528及び、オン状態となっている第29のトランジスタ529を通して ノードH'からノードA'に向かって電流が流れる。ノードH'からノードA'に向かっ て電流が流れることで、ノードA'の電位は、L電位(VSS)から徐々に増加し、H電 位(VDD)となる。即ち、ノードH'の有する電源電位(VDD)が、ノードD'へと 供給される。この時、ノードA'の電位が確定し、出力信号OUTがH電位(VDD)と なる。一方、第30のトランジスタ530と、第31のトランジスタ531が電気的に並 列で接続されているため、ノードH'から、ノードD'までの電流経路は形成されない。 【0271】

その結果、第18のトランジスタ518のゲートに、日電位(VDD)が印加されるため、第18のトランジスタ518(Nch)は、オン状態となる。この時、第18のトランジスタ518を通して、ノードA'から、ノードG'までの電流経路が形成される。従って、ノードD'の電位はノードG'の電位に引き込まれるため、ノードD'の電位はL電位(VSS)となる。従って、出力信号OUTと、位相が反転した信号OUTBから、L電位(VSS)が出力される。

【0272】

以上のように期間 T 4 では、 L 電位( V S S )の入力信号 A 及び L 電位( V S S )の入力 信号 B の入力に対して、 H 電位( V D D )の出力信号 O U T が、確定された状態となる。 【 0 2 7 3】

入力信号Aに応じた電位を保持するノードC 'をゲートに有する第28のトランジスタ5 28と、入力信号Bに応じた電位を保持するノードB 'をゲートに有する第29のトラン ジスタ529とが電気的に直列で接続されている。従って、どちらかの入力信号にH電位 (VDD)が入力されてしまうと、ノードH 'からノードA 'までの電流経路は形成され ず、両方の入力信号に、L電位(VSS)が入力された時のみノードH 'からノードA ' までの電流経路が形成され、ノードA 'に対してノードH 'の有する電源電位(VDD) が供給される。一方、第30のトランジスタ530と、第31のトランジスタ531とが 電気的に並列で接続されている。従って、両方の入力信号に、L電位(VSS)が入力さ れた時のみノードH 'からノードD 'までの電流経路は形成されずノードD 'に対してノ ードH 'の有する電源電位(VDD)は供給されない。

[0274]

即ち、どちらかの入力信号に日電位(VDD)が入力されれば、必ずノードA 'は、L電 位(VSS)になる。この時必ず出力信号OUTは、L電位(VSS)になる。また、両 方の入力信号に、L電位(VSS)が入力されれば、必ずノードA 'は、日電位(VDD )になる。この時必ず出力信号OUTは、日電位(VDD)になる。このようにして、N OR回路が形成できる。

[0275]

期間 T 5、期間 T 6の動作は、期間 T 1、期間 T 2の動作と全く同様である。期間 T 7、 期間 T 8の動作は、期間 T 1、期間 T 2の動作において、入力信号 A に L 電位(V S S) 、入力信号 B に H 電位(V D D)が入力された場合の動作に対応する。期間 T 9、期間 T 10の動作は、期間 T 3、期間 T 4の動作において、入力信号 A に H 電位(V D D)、入 力信号 B に H 電位(V D D)が入力された場合の動作に対応する。

[0276]

本実施の形態により、 N O R 回路のリーク電流のパスを抑制することができる。従って、 N O R 回路の消費電力を抑制することができる。

【0277】

本実施の形態により、NOR回路において電源が遮断されてもデータを保持することがで <sup>50</sup>

10

20

10

20

30

40

きる。 [0278] 本実施の形態により、NOR回路において酸化物半導体を用いたトランジスタとシリコン 半導体を用いたトランジスタは積層して形成することが可能であるため、回路面積を縮小 させることができる。 [0279]なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる [0280](実施の形態6) 本実施の形態では、データの保持機能を有し、消費電力を削減したNOR回路の別の構成 について図29及び図30を用いて説明する。 [0281]図29及び図30に本実施の形態のNOR回路の回路図を示す。図29に示すNOR回路 700は、図17に示すNOR回路500における、ノードBに容量540を接続し、ノ ードCに容量541を接続し、ノードEに容量542を接続し、ノードFに容量543を 接続した構成を有する。容量540、容量541、容量542、容量543、以外の構成 は、NOR回路500と全く同様である。  $\begin{bmatrix} 0 & 2 & 8 & 2 \end{bmatrix}$ 図30に示すNOR回路800は、図23に示すNOR回路600における、ノードB^ に容量552を接続し、ノードC'に容量553を接続し、ノードE'に容量550を接 続 し、 ノー ド F ' に 容 量 5 5 1 を 接 続 し た 構 成 を 有 す る 。 容 量 5 5 0 、 容 量 5 5 1 、 容 量 5 5 2 、容量 5 5 3 、以外の構成は、NOR回路 6 0 0 と全く同様である。 [0283]ノードB(ノードB')に容量540(容量550)を接続し、ノードC(ノードC') に容量541(容量551)を接続し、ノードE(ノードE')に容量542(容量55 2)を接続し、ノードF(ノードF')に容量543(容量553)を接続することで、 データの保持時間を長くすることができる。また、データの保持時間は、容量540(容 量 5 5 0 ) 、 容量 5 4 1 ( 容量 5 5 1 ) 、 容量 5 4 2 ( 容量 5 5 2 ) 、 容量 5 4 3 ( 容量 553)のそれぞれの容量値を変化させることにより、調整が可能である。データの保持 時間をより長くしたい場合、それぞれの容量値を大きくすれば良い。 また、ノードB(ノードB')に容量540(容量550)を接続し、ノードC(ノード C ')に容量 5 4 1 (容量 5 5 1)を接続し、ノード E (ノード E ')に容量 5 4 2 (容 量 5 5 2 )を接続し、ノード F (ノード F ')に容量 5 4 3 (容量 5 5 3)を接続するこ とで、NOR回路内に生じる寄生容量等の負荷による影響を低減させ、NOR回路におけ る動作の安定性を高めることも可能である。 [0285]NOR回路700の動作については、NOR回路500と同様であるため、実施の形態1 を参酌できる。NOR回路800の動作については、NOR回路600と同様であるため 、実施の形態2を参酌できる。 [0286]なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる [0287] (実施の形態7)

本実施の形態では、上述した実施の形態1乃至実施の形態6に用いられる酸化物半導体を 用いたトランジスタについて説明する。

【0288】

図 3 1 (A)に示す酸化物半導体を用いたトランジスタ 9 0 1 は、絶縁膜 9 0 2 上に形成 50

(39)

された、半導体層として機能する酸化物半導体層903と、酸化物半導体層903上に形 成されたソース電極904及びドレイン電極905と、酸化物半導体層903、ソース電 極 9 0 4 及 び ド レ イ ン 電 極 9 0 5 上 に 形 成 さ れ た ゲ ー ト 絶 縁 膜 9 0 6 と 、 ゲ ー ト 絶 縁 膜 9 06上において酸化物半導体層903と重なる位置に設けられたゲート電極907とを有 する。

(40)

[0289]

図 3 1 ( A ) に示す酸化物半導体を用いたトランジスタ 9 0 1 は、ゲート電極 9 0 7 が酸 化物半導体層903の上に形成されているトップゲート型であり、なおかつ、ソース電極 904及びドレイン電極905が酸化物半導体層903の上に形成されているトップコン タクト型である。そして、酸化物半導体を用いたトランジスタ901は、ソース電極90 4及びドレイン電極905と、ゲート電極907とが重なっていない。すなわち、ソース 電 極 9 0 4 と ゲ ー ト 電 極 9 0 7 と の 間 及 び ド レイン 電 極 9 0 5 と ゲ ー ト 電 極 9 0 7 と の 間 には、ゲート絶縁膜906の膜厚よりも大きい間隔が設けられている。よって、酸化物半 導体を用いたトランジスタ901は、ソース電極904及びドレイン電極905とゲート 電極907との間に形成される寄生容量を小さく抑えることができるので、高速動作を実 現することができる。

[0290]

また、 酸化物 半 導 体 層 9 0 3 は、 ゲート 電 極 9 0 7 が 形 成 さ れ た 後 、 酸 化 物 半 導 体 層 9 0 3 に n 型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域 9 08を有する。また、酸化物半導体層903のうち、ゲート絶縁膜906を間に挟んでゲ ー ト 電 極 9 0 7 と 重 な る 領 域 が チ ャ ネ ル 形 成 領 域 9 0 9 で あ る 。 酸 化 物 半 導 体 層 9 0 3 で は、 - 対 の 高 濃 度 領 域 9 0 8 の 間 に チ ャ ネ ル 形 成 領 域 9 0 9 が 設 け ら れ て い る 。 高 濃 度 領 域908を形成するためのドーパントの添加は、イオン注入法を用いることができる。ド ーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、 アンチモンなどの15族原子などを用いることができる。

[0291]

例えば、窒素をドーパントとして用いた場合、高濃度領域908中の窒素原子の濃度は、 5×10<sup>19</sup>/cm<sup>3</sup>以上1×10<sup>22</sup>/cm<sup>3</sup>以下であることが望ましい。

[0292]

n型の導電性を付与するドーパントが添加されている高濃度領域908は、酸化物半導体 層903中の他の領域に比べて導電性が高くなる。よって、高濃度領域908を酸化物半 導体層903に設けることで、ソース電極904とドレイン電極905との間の抵抗を下 げることができる。

そして、ソース電極904とドレイン電極905との間の抵抗を下げることで、酸化物半 導体を用いたトランジスタ901の微細化を進めても、高いオン電流と、高速動作を確保 することができる。従って、当該トランジスタを用いた論理回路の面積を削減し、小型化 を図ることができる。

[0294]

40 図31(B)に示す酸化物半導体を用いたトランジスタ911は、絶縁膜912上に形成 されたソース電極914及びドレイン電極915と、絶縁膜912、ソース電極914及 びドレイン電極915上に形成された半導体層として機能する酸化物半導体層913と、 酸化物 半導 体 層 9 1 3 、 ソース 電 極 9 1 4 及 び ド レイン 電 極 9 1 5 上 に 形 成 さ れ た ゲ ー ト 絶 縁 膜 9 1 6 と、 ゲート 絶 縁 膜 9 1 6 上 に お い て 酸 化 物 半 導 体 層 9 1 3 と 重 な る 位 置 に 設 けられたゲート電極917とを有する。

[0295]

図 3 1 ( B ) に示す酸化物半導体を用いたトランジスタ 9 1 1 は、ゲート電極 9 1 7 が酸 化物半導体層913の上に形成されているトップゲート型であり、なおかつ、ソース電極 9 1 4 及びドレイン電極 9 1 5 が酸化物半導体層 9 1 3 の下に形成されているボトムコン タクト型である。そして、トランジスタ911は、トランジスタ901と同様に、ソース 10

20



電極914及びドレイン電極915と、ゲート電極917とが重なっていないので、ソー ス電極914とゲート電極917との間及びドレイン電極915とゲート電極917との 間に形成される寄生容量を小さく抑えることができるので、高速動作を実現することがで きる。更に論理回路における単位面積当たりのデータの保持機能を高めることができる。 【0296】

また、酸化物半導体層913は、ゲート電極917が形成された後、酸化物半導体層91 3にn型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域9 18を有する。また、酸化物半導体層913のうち、ゲート絶縁膜916を間に挟んでゲ ート電極917と重なる領域がチャネル形成領域919である。酸化物半導体層913で は、一対の高濃度領域918の間にチャネル形成領域919が設けられている。 【0297】

高濃度領域918は、上述した、トランジスタ901が有する高濃度領域908の場合と 同様に、イオン注入法を用いて形成することができる。そして、高濃度領域918を形成 するためのドーパントの種類については、高濃度領域908の場合を参照することができ る。

[0298]

n型の導電性を付与するドーパントが添加されている高濃度領域918は、酸化物半導体 層913中の他の領域に比べて導電性が高くなる。よって、高濃度領域918を酸化物半 導体層913に設けることで、ソース電極914とドレイン電極915との間の抵抗を下 げることができる。

【0299】

そして、ソース電極914とドレイン電極915との間の抵抗を下げることで、酸化物半 導体を用いたトランジスタ911の微細化を進めても、高いオン電流と、高速動作を確保 することができる。従って、当該トランジスタを用いた論理回路の面積を削減し、小型化 を図ることができる。更に論理回路における単位面積当たりのデータの保持機能を高める ことができる。

[0300]

以上のように、トランジスタ901又はトランジスタ911を、実施の形態1乃至実施の 形態6で用いられる酸化物半導体を用いたトランジスタに適用することで、単位面積当た りのデータの保持機能を高めた論理回路を得ることができる。また、論理回路の面積を削 減させたNAND回路やNOR回路を得ることができる。

20

10

30

なお、 実施の形態 1 乃至実施の形態 6 で用いられる酸化物半導体を用いたトランジスタは 、該構成に限定されない。

【0302】

 $\begin{bmatrix} 0 & 3 & 0 & 1 \end{bmatrix}$ 

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適 宜組み合わせて用いることができる。

[0303]

(実施の形態8)

本実施の形態では、上述した実施の形態1乃至実施の形態6における論理回路の構成の一 <sup>40</sup> 形態について説明する。

【 0 3 0 4 】

図32は、論理回路の断面図である。図32に示す記憶装置は上部に、2層に形成された 記憶素子3170a、記憶素子3170bが配置され、下部に論理回路3004が配置さ れた積層構造を有する。なお、記憶素子の数、記憶素子が形成される層数、配置構造は特 に限定されない。

【0305】

本実施の形態において記憶素子とは、酸化物半導体を用いたトランジスタを含み、電源が 遮断されてもデータが保持される機能を有する素子を表すものとする。記憶素子3170 aは、酸化物半導体を用いたトランジスタ3171aを含み、記憶素子3170bは、酸

[0306] なお図 3 2 では、記憶素子 3 1 7 0 a に用いるトランジスタ 3 1 7 1 a 、記憶素子 3 1 7 0 b に 用 い る ト ラ ン ジ ス 夕 3 1 7 1 b と し て 、 図 3 1 (A) に 示 す ト ラ ン ジ ス 夕 9 0 1 と 同様の構成を用いているが、該構成に限定されない。図31(B)に示すトランジスタ9 11と同様の構成を用いてもよい。 トランジスタ 3 1 7 1 a のソース電極及びドレイン電極と同じ層に形成された電極 3 5 0 1 aは、電極3502aによって、電極3003aと電気的に接続されている。トランジ スタ3171bのソース電極及びドレイン電極と同じ層に形成された電極3501cは、 電極3502cによって、電極3003cと電気的に接続されている。 [0308]論理回路3004は、シリコン半導体を用いたトランジスタ3001を含む。なお、論理 回路3004には、酸化物半導体を用いたトランジスタが含まれていてもよいし、酸化物 半導体以外を用いたトランジスタが含まれていてもよい。シリコン半導体を用いたトラン ジスタと酸化物半導体を用いたトランジスタは重畳して形成されていてもよい。 [0309] また、トランジスタ3001は、半導体材料(例えば、シリコンなど)を含む基板300 0 に素子分離絶縁膜3106を設け、素子分離絶縁膜3106に囲まれた領域にチャネル 形成領域を設ける。なお、トランジスタ3001は、絶縁表面上に形成されたシリコン膜 等の半導体膜や、SOI基板のシリコン膜にチャネル形成領域が設けられていてもよい。 トランジスタ3001の構成については、公知の構成を用いることが可能であるため、説 明は省略する。 トランジスタ3171aが形成された層と、トランジスタ3001が形成された層との間 には、 配線3100 a 及び 配線3100 b が 形成されて いる。 配線3100 a と トランジ スタ 3 0 0 1 が形成された層との間には、絶縁膜 3 1 4 0 a が設けられ、配線 3 1 0 0 a と 配 線 3 1 0 0 b と の 間 に は 、 絶 縁 膜 3 1 4 1 a が 設 け ら れ 、 配 線 3 1 0 0 b と ト ラ ン ジ スタ3171aが形成された層との間には、絶縁膜3142aが設けられている。  $\begin{bmatrix} 0 & 3 & 1 & 1 \end{bmatrix}$ 同様に、トランジスタ3171bが形成された層と、トランジスタ3171aが形成され た層との間には、配線3100c及び配線3100dが形成されている。配線3100c とトランジスタ3171aが形成された層との間には、絶縁膜3140bが設けられ、配 線 3 1 0 0 c と配 線 3 1 0 0 d との間には、 絶 縁 膜 3 1 4 1 b が 設けられ、 配 線 3 1 0 0 dとトランジスタ3171bが形成された層との間には、絶縁膜3142bが設けられて いる。 絶 縁 膜 3 1 4 0 a 、 絶 縁 膜 3 1 4 1 a 、 絶 縁 膜 3 1 4 2 a 、 絶 縁 膜 3 1 4 0 b 、 絶 縁 膜 3 1 4 1 b 、 絶 縁 膜 3 1 4 2 b は 、 層 間 絶 縁 膜 として 機 能 し 、 その 表 面 は 平 坦 化 さ れ た 構 成 とすることができる。 **[**0313**]** 配線3100a、配線3100b、配線3100c、配線3100dによって、記憶素子 間の電気的接続や、論理回路と記憶素子との間の電気的接続等を行うことができる。 【0314】

論理回路3004に含まれる電極3303、電極3505、電極3503aによって、上部に設けられた記憶素子と、下部に設けられた論理回路とを電気的に接続することが可能になる。例えば、図32に示すように、電極3505によって、電極3303は配線31 00aと電気的に接続することができる。電極3503aによって、配線3100aは電極3501bと電気的に接続することができる。こうして、論理回路3004に含まれる電極3303と、記憶素子3170aに含まれるトランジスタ3171aのソース電極ま 10

20

30

## 40

化物半導体を用いたトランジスタ3171bを含む。

たはドレイン電極とを電気的に接続することができる。  $\begin{bmatrix} 0 & 3 & 1 & 5 \end{bmatrix}$ また、 電極 3 5 0 2 b によって、 電極 3 5 0 1 b は電極 3 0 0 3 b と電気的に接続するこ とができる。電極3503bによって、電極3003bは配線3100cと電気的に接続 することができる。 [0316]図 3 2 では、電極 3 3 0 3 とトランジスタ 3 1 7 1 a との電気的接続は、配線 3 1 0 0 a を介して行われる例を示したがこれに限定されない。電極3303とトランジスタ317 1 a との電気的接続は、配線 3 1 0 0 b を介して行われてもよいし、配線 3 1 0 0 a と配 線3100bの両方を介して行われてもよい。 [0317]また、図32では、トランジスタ3171aが形成された層と、トランジスタ3001が 形成された層との間に、配線3100aが形成された配線層と、配線3100bが形成さ れた配線層との、2つの配線層が設けられた構成を示したがこれに限定されない。トラン ジスタ3171aが形成された層と、トランジスタ3001が形成された層との間に、1 つの配線層が設けられていてもよいし、3つ以上の配線層が設けられていてもよい。 [0318] また、 図 3 2 では、 記憶素子 3 1 7 0 a が形成された層と、 記憶素子 3 1 7 0 b が形成さ れた 層 との 間 に 、 配 線 3 1 0 0 c が 形 成 さ れ た 配 線 層 と 、 配 線 3 1 0 0 d が 形 成 さ れ た 配 線層との、2つの配線層が設けられた構成を示したがこれに限定されない。記憶素子31 70 a が形成された層と、記憶素子3170 b が形成された層との間に、1つの配線層が 設けられていてもよいし、3つ以上の配線層が設けられていてもよい。 [0319]以上のように、記憶素子に含まれる酸化物半導体を用いたトランジスタと、論理回路に含 まれるシリコン半導体を用いたトランジスタを、積層することで、論理回路の面積を削減 し、更なる小型化を図ることができる。また、電源が遮断されてもデータが保持される新 規な論理回路を得ることができる。なお、実施の形態1乃至実施の形態6で用いられるト ランジスタの積層構造は、限定されない。  $\begin{bmatrix} 0 & 3 & 2 & 0 \end{bmatrix}$ 本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。 (実施の形態9) 本実施の形態では、開示される発明の一態様に係る信号処理回路の一つである、CPU( Central Processing Unit (中央処理装置、又は中央演算処理装 置))の構成について説明する。 図33に、本実施の形態のCPUの構成を示す。図33に示すCPUは、基板9900上 に、ALU9901、ALU Controller9902、Instruction Decoder9903、Interrupt Controller9904、Ti ming Controller9905、Register9906、Registe Controller9907、Bus I/F9908、書き換え可能なROM9 909、ROM I/F9920と、を主に有している。なお、ALUはArithme tic Logic Unitであり、Bus I/Fはバスインターフェースであり、 ROM I/FはROMインターフェースである。ROM9909及びROM I/F9 920は、別チップに設けても良い。勿論、図33に示すCPUは、その構成を簡略化し て示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。 Bus I/F9908を介してCPUに入力された命令は、Instruction Decoder9903に入力され、デコードされた後、ALU Controller 9902、Interrupt Controller9904、Register C

(43)

20

10

30

(44)

ontroller9907、Timing Controller9905に入力され る。 [0324] ALU Controller9902、Interrupt Controller9 904、Register Controller9907、Timing Contr oller9905は、デコードされた命令に基づき、各種制御を行なう。具体的にAL Controller9902は、ALU9901の動作を制御するための信号を生 U 成する。また、Interrupt Controller9904は、CPUのプログ ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス 10 ク状態から判断し、処理する。Register Controller9907は、R egister9906のアドレスを生成し、CPUの状態に応じてRegister9 906の読み出しや書き込みを行なう。  $\begin{bmatrix} 0 & 3 & 2 & 5 \end{bmatrix}$ stcTiming Controller9905は、ALU9901、ALU Con troller9902、Instruction Decoder9903、Inte rrupt Controller9904、Register Controller 9907の動作のタイミングを制御する信号を生成する。例えばTiming Cont r o l l e r 9 9 0 5 は、基準クロック信号 C L K 1 を元に、内部クロック信号 C L K 2 を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各種回路に供 20 給する。 [0326]本実施の形態のCPUでは、Register9906に、実施の形態1乃至実施の形態 6 で示した論理回路が設けられている。電源が遮断されてもデータが保持される論理回路 を設けることで、本実施の形態のCPUにおいて、データの保持機能を高め、消費電力を 低減することができる。また、面積が削減された論理回路を設けることで、CPUの面積 、及び構成トランジスタの数を削減することができる。 本実施の形態では、CPUを例に挙げて説明したが、開示される発明の一様態の信号処理 回路はCPUに限定されず、マイクロプロセッサ、画像処理回路、DSP、FPGA等の 30 LSIにも応用可能である。 本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。 (実施の形態10) 本実施の形態では、開示される発明の一様態で用いられる酸化物半導体を用いたトランジ スタについて詳細に説明する。なお本実施の形態の酸化物半導体を用いたトランジスタは 、 実 施 の 形 態 1 乃 至 実 施 の 形 態 9 で 説 明 し た 酸 化 物 半 導 体 を 用 い た ト ラ ン ジ ス タ に 援 用 可 能である。 40 用いられる酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn) を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を 用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それら に加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ( Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有す ることが好ましい。また、スタビライザーとしてアルミニウム(A1)を有することが好 ましい。 また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム( Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム (Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル 50 ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル テチウム(Lu)のいずれか一種あるいは複数種を有してもよい。 [0332] 例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化 物であるIn-Zn系酸化物、Sn-Zn系酸化物、A1-Zn系酸化物、Zn-Mg系 酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の 酸化物であるIn-Ga-Zn系酸化物(IGZOとも表記する)、In-A1-Zn系 酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、A1-Ga-Zn系酸 化物、Sn-A1-Ζn系酸化物、In-Ηf-Ζn系酸化物、In-La-Ζn系酸化 10 物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物 、 I n - S m - Z n 系 酸化物、 I n - E u - Z n 系 酸化物、 I n - G d - Z n 系 酸化物、 In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、I n - Er - Zn系酸化物、In - Tm - Zn系酸化物、In - Yb - Zn系酸化物、In - Lu - Zn系酸化物、四元系金属の酸化物であるIn - Sn - Ga - Zn系酸化物、I n-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-乙n系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用 いることができる。  $\begin{bmatrix} 0 & 3 & 3 & 3 \end{bmatrix}$ なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分とし 20 て有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとG aとZn以外の金属元素が入っていてもよい。 また、酸化物半導体として、InMO<sub>3</sub>(ZnO)<sub>m</sub>(m>0、且つ、mは整数でない) で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた 一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In<sub>3</sub>SnO<sub>5</sub> (ZnO)。(n>0、且つ、nは整数)で表記される材料を用いてもよい。 例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:G a: Zn = 2: 2: 1 (= 2 / 5: 2 / 5: 1 / 5)の原子数比のIn - Ga - Zn系酸 30 化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1 : 1 : 1 ( = 1 / 3 : 1 / 3 : 1 / 3 )、 I n : S n : Z n = 2 : 1 : 3 ( = 1 / 3 : 1 / 6 : 1 / 2 ) あるいはIn : Sn : Zn = 2 : 1 : 5 ( = 1 / 4 : 1 / 8 : 5 / 8 )の 原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。 しかし、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に 応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度 等を適切なものとすることが好ましい。 40 また、結晶性を有する酸化物半導体では、表面の平坦性を高めれば移動度を高めることが できる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが 好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、 より好ましくは0.1nm以下の表面上に形成するとよい。 【0338】 なお、 Raは、JIS B0601で定義されている中心線平均粗さを面に対して適用で き る よ う 三 次 元 に 拡 張 し た も の で あ り 、 「 基 準 面 か ら 指 定 面 ま で の 偏 差 の 絶 対 値 を 平 均 し た値」と表現でき、以下の式にて定義される。 【0339】

(45)

【数1】

$$Ra = \frac{1}{S_0} \int_{x_2}^{x_1} \int_{y_2}^{y_1} |f(x, y) - Z_0| dx dy$$

【0340】

なお、上記において、 S <sub>0</sub> は、測定面(座標( x <sub>1</sub> , y <sub>1</sub> )( x <sub>1</sub> , y <sub>2</sub> )( x <sub>2</sub> , y <sub>1</sub> 測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。 10  $\begin{bmatrix} 0 & 3 & 4 & 1 \end{bmatrix}$ 以下に、結晶性を有する酸化物について説明する。具体的には、c軸配向し、かつab面 、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸におい ては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面において はa軸またはb軸の向きが異なる(c軸を中心に回転した)結晶(CAAC:C Ахі s Aligned Crystalともいう。)を含む酸化物について説明する。 CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見 て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な 方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸 20 化物をいう。 CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CA ACは結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を明 確に判別できないこともある。 CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAAC を構成する個々の結晶部分のc軸は一定の方向(例えば、CAACが形成される基板面、 CAACの表面などに垂直な方向)に揃っていてもよい。または、CAACを構成する個 々の結晶部分のab面の法線は一定の方向(例えば、CAACが形成される基板面、CA 30 ACの表面などに垂直な方向)を向いていてもよい。 CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった りする。 [0346]このようなCAACの例として、膜状に形成され、膜表面または支持する基板面に垂直な 方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す ると金属原子または金属原子および酸素原子(または窒素原子)の層状配列が認められる 結晶を挙げることもできる。 40 CAACに含まれる結晶構造の一例について図34乃至図36を用いて詳細に説明する。 なお、特に断りがない限り、図34乃至図36は上方向をc軸方向とし、c軸方向と直交 する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の 上半分、下半分をいう。また、図34において丸で囲まれたOは4配位のOを示し、二重 丸は3配位のOを示す。 【0348】 図34(A)に、1個の6配位のInと、Inに近接の6個の4配位の酸素原子(以下4 配位のO)と、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原

子のみ示した構造を小グループと呼ぶ。図34(A)の構造は、八面体構造をとるが、簡

(46)

単のため平面構造で示している。なお、図34(A)の上半分および下半分にはそれぞれ 3個ずつ4配位のOがある。図34(A)に示す小グループは電荷が0である。 [0349]図 3 4 ( B ) に、 1 個の 5 配位の G a と、 G a に近接の 3 個の 3 配位の酸素原子(以下 3 配位の〇)と、近接の2個の4配位の〇と、を有する構造を示す。3配位の〇は、いずれ もab面に存在する。図34(B)の上半分および下半分にはそれぞれ1個ずつ4配位の Oがある。また、Inも5配位をとるため、図34(B)に示す構造をとりうる。図34 (B)に示す小グループは電荷が0である。 [0350]10 図 3 4 ( C ) に、 1 個の 4 配位の Z n と、 Z n に近接の 4 個の 4 配位の O と、を有する構 造を示す。図34(C)の上半分には1個の4配位の0があり、下半分には3個の4配位 の〇がある。または、図34(C)の上半分に3個の4配位の〇があり、下半分に1個の 4配位のOがあってもよい。図34(C)に示す小グループは電荷が0である。 **[**0351**]** 図 3 4 ( D ) に、 1 個の 6 配位の S n と、 S n に近接の 6 個の 4 配位の O と、を有する構 造を示す。図34(D)の上半分には3個の4配位のOがあり、下半分には3個の4配位 のOがある。図34(D)に示す小グループは電荷が+1となる。 図 3 4 ( E )に、 2 個の Z n を含む小グループを示す。 図 3 4 ( E )の上半分には 1 個の 20 4 配位の〇があり、下半分には1 個の4 配位の〇がある。図34(E)に示す小グループ は電荷が - 1となる。 ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を 大グループ(ユニットセルともいう。)と呼ぶ。 【0354】 ここで、これらの小グループ同士が結合する規則について説明する。図34(A)に示す 6 配位の I n の 上半分の 3 個の O は 下方向 に それ ぞれ 3 個の 近接 I n を 有し、 下半分の 3 個のOは上方向にそれぞれ3個の近接Inを有する。図34(B)に示す5配位のGaの 上半分の1個のOは下方向に1個の近接Gaを有し、下半分の1個のOは上方向に1個の 30 近 接 G a を 有 す る 。 図 3 4 ( C )に 示 す 4 配 位 の Z n の 上 半 分 の 1 個 の O は 下 方 向 に 1 個 の近接Znを有し、下半分の3個のOは上方向にそれぞれ3個の近接Znを有する。この 様に、金属原子の上方向の4配位の0の数と、その0の下方向にある近接金属原子の数は 等しく、同様に金属原子の下方向の4配位の0の数と、その0の上方向にある近接金属原 子の数は等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近 接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位の0の数と、別 の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の 小グループ同士は結合することができる。その理由を以下に示す。例えば、6配位の金属 原子(InまたはSn)が下半分の4配位のOを介して結合する場合、4配位のOが3個 であるため、5配位の金属原子(GaまたはIn)、または4配位の金属原子(Zn)の 40 いずれかと結合することになる。 **[**0355**]** これらの配位数を有する金属原子は、c軸方向において、4配位の0を介して結合する。 また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して 中グループを構成する。 [0356] 図35(A)に、In-Sn-Zn-O系の層構造を構成する中グループのモデル図を示 す。図35(B)に、3つの中グループで構成される大グループを示す。なお、図35( C)は、図35(B)の層構造をc軸方向から観察した場合の原子配列を示す。 [0357]

図 3 5 (A)においては、簡単のため、 3 配位のOは省略し、 4 配位のOは個数のみ示し <sup>50</sup>

(47)

、例えば、 Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図35(A)において、Inの上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図35 (A)において、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあこ、 とを示している。

(48)

【 0 3 5 8 】

図35(A)において、In-Sn-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZ nと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分 および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2 個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4 配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グ ループが複数結合して大グループを構成する。

【0359】

ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.6 67、-0.5と考えることができる。例えば、In(6配位または5配位)、Zn(4 配位)、Sn(5配位または6配位)の電荷は、それぞれ+3、+2、+4である。従っ て、Snを含む小グループは電荷が+1となる。そのため、Snを含む層構造を形成する ためには、電荷+1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図3 4(E)に示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む 小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消され るため、層構造の合計の電荷を0とすることができる。

[0360]

具体的には、図35(B)に示した大グループが繰り返されることで、In-Sn-Zn - O系の結晶(In<sub>2</sub>SnZn<sub>3</sub>O<sub>8</sub>)を得ることができる。なお、得られるIn-Sn - Zn-O系の層構造は、In<sub>2</sub>SnZn<sub>2</sub>O<sub>7</sub>(ZnO)<sub>m</sub>(mは0または自然数。) とする組成式で表すことができる。

【0361】

また、このほかにも、四元系金属の酸化物である In - Sn - Ga - Zn - O系酸化物や、 三元系金属の酸化物である In - Ga - Zn - O系酸化物(IGZOとも表記する。) 、In - Al - Zn - O系酸化物、Sn - Ga - Zn - O系酸化物、Al - Ga - Zn -O系酸化物、Sn - Al - Zn - O系酸化物や、In - Hf - Zn - O系酸化物、In -La - Zn - O系酸化物、In - Ce - Zn - O系酸化物、In - Pr - Zn - O系酸化 物、In - Nd - Zn - O系酸化物、In - Sm - Zn - O系酸化物、In - Eu - Zn - O系酸化物、In - Gd - Zn - O系酸化物、In - Tb - Zn - O系酸化 物、In - Ce - Zn - O系酸化物、In - Er - Zn - O系酸化 物、In - Tm - Zn - O系酸化物、In - Yb - Zn - O系酸化物、In -Dy - Zn - O系酸化物、In - Ho - Zn - O系酸化物、In - Er - Zn - O系酸化 物、In - Tm - Zn - O系酸化物、In - Yb - Zn - O系酸化物、In - Lu - Zn - O系酸化物や、二元系金属の酸化物であるIn - Zn - O系酸化物、Sn - Zn - O系 酸化物、Al - Zn - O系酸化物、Zn - Mg - O系酸化物、Sn - Mg - O系酸化物、 In - Mg - O系酸化物や、In - Ga - O系酸化物、などを用いた場合も同様である。 【0362】 例えば、図36(A)に、In - Ga - Zn - O系の層構造を構成する中グループのモデ ル図を示す。

【0363】

図36(A)において、In-Ga-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介

10

20



して、4配位の0が3個ずつ上半分および下半分にあるInと結合している構成である。 この中グループが複数結合して大グループを構成する。 [0364]図36(B)に3つの中グループで構成される大グループを示す。なお、図36(C)は 、図36(B)の層構造をc軸方向から観察した場合の原子配列を示している。 [0365]ここで、 In (6 配位または 5 配位)、 Zn (4 配位)、 Ga (5 配位)の電荷は、 それ ぞれ + 3、 + 2、 + 3 であるため、 I n、 Z n および G a のいずれかを含む小グループは 、電荷が0となる。そのため、これらの小グル-プの組み合わせであれば中グル-プの合 10 計の電荷は常に0となる。 [0366] また、In-Ga-Zn-O系の層構造を構成する中グループは、図36(A)に示した 中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大 グループも取りうる。 [0367] 具体的には、図36(B)に示した大グループが繰り返されることで、In-Ga-Zn - O系の結晶を得ることができる。なお、得られるIn-Ga-Zn-O系の層構造は、 InGaO<sub>3</sub>(ZnO)<sub>n</sub>(nは自然数。)とする組成式で表すことができる。 [0368] 20 n = 1 (In G a Z n O <sub>4</sub>)の場合は、例えば、図 3 7 (A)に示す結晶構造を取りうる 、なお、図37(A)に示す結晶構造において、図34(B)で説明したように、Ga及 びInは5配位をとるため、GaがInに置き換わった構造も取りうる。 [0369] また、 n = 2 ( I n G a Z n ,O <sub>5</sub> )の場合は、例えば、図 3 7 ( B )に示す結晶構造を 取りうる。なお、図37(B)に示す結晶構造において、図34(B)で説明したように 、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。 (実施の形態11) 本実施の形態では、実施の形態1乃至実施の形態9で示したトランジスタに用いられる半 30 導体における移動度について説明する。 **[**0371**]** 酸化物 半導体 に 限 ら ず 、 実 際 に 測 定 さ れ る 絶 縁 ゲ ー ト 型 ト ラ ン ジ ス タ の 電 界 効 果 移 動 度 は 、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として は半 導 体 内 部 の 欠 陥 や 半 導 体 と 絶 縁 膜 と の 界 面 の 欠 陥 が あ る が 、 L e v i n s o n モ デ ル を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出 せる。 半導体本来の移動度をµ。、測定される電界効果移動度をµとし、半導体中に何らかのポ テンシャル障壁(粒界等)が存在すると仮定すると、以下の式で表現できる。 40 [0373] 【数 2 】  $\mu = \mu_0 \exp(-\frac{E}{kT})$  $\begin{bmatrix} 0 & 3 & 7 & 4 \end{bmatrix}$ 

ここで、 E はポテンシャル障壁の高さであり、 k がボルツマン定数、 T は絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、 L e v i n s o n モデルでは、以下の式で表される。 【 0 3 7 5 】 【数3】

$$E = \frac{e^2 N^2}{8\varepsilon} = \frac{e^3 N^2 t}{8\varepsilon C_{ox} V_g}$$

【 0 3 7 6 】

ここで、 e は電気素量、 N はチャネル内の単位面積当たりの平均欠陥密度、 は半導体の 誘電率、 n は単位面積当たりのチャネルに含まれるキャリア数、 C <sub>o x</sub> は単位面積当たり の容量、 V <sub>g</sub> はゲート電圧、 t はチャネルの厚さである。なお、 厚さ 3 0 n m 以下の半導 体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。 線形領域におけるドレイン電流 I <sub>d</sub> は、以下の式となる。

【数4】

【0377】

$$I_{d} = \frac{W \mu V_{g} V_{d} C_{ox}}{L} \exp(-\frac{E}{kT})$$

【 0 3 7 8 】

ここで、 L はチャネル長、 W はチャネル幅であり、ここでは、 L = W = 1 0 μ m である。 また、 V <sub>d</sub> はドレイン電圧である。

上式の両辺をVgで割り、更に両辺の対数を取ると、以下のようになる。

【0379】

【数5】

$$\ln(\frac{I_d}{V_g}) = \ln\left(\frac{W\mu \ V_d C_{ox}}{L}\right) - \frac{E}{kT} = \ln\left(\frac{W\mu \ V_d C_{ox}}{L}\right) - \frac{e^3 N^2 t}{8kT \ \varepsilon \ C_{ox}V_g}$$

[0380]

数 5 の右辺は V<sub>g</sub>の関数である。この式からわかるように、縦軸を 1 n(I<sub>d</sub> / V<sub>g</sub>)、 横軸を 1 / V<sub>g</sub> として実測値をプロットして得られるグラフの直線の傾きから欠陥密度 N が求められる。すなわち、トランジスタの I<sub>d</sub> V<sub>g</sub> 特性から、欠陥密度を評価できる。 酸化物半導体としては、インジウム(In)、スズ(Sn)、亜鉛(Zn)の比率が、 I n:Sn:Zn = 1:1:1のものでは欠陥密度 Nは1×10<sup>12</sup>/cm<sup>2</sup>程度である。 【0381】 このようにして求めた欠陥密度等をもとに数2および数3よりμ<sub>0</sub> = 120 cm<sup>2</sup>/V s が導出される。欠陥のある In - Sn - Zn酸化物で測定される移動度は35 cm<sup>2</sup>/V s程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半 導体の移動度 μ<sub>0</sub>は120 cm<sup>2</sup>/V sとなると予想できる。

[0382]

ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によっ てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面から × だけ離れ た場所における移動度 μ <sub>1</sub> は、以下の式で表される。

10

20

30

$$\frac{1}{\mu_1} = \frac{1}{\mu_0} + \frac{D}{B} \exp\left(-\frac{x}{G}\right)$$

【0384】

ここで、 D はゲート方向の電界、 B 、 G は定数である。 B および G は、実際の測定結果よ り求めることができ、上記の測定結果からは、 B = 4 . 7 5 × 1 0 <sup>7</sup> c m / s 、 G = 1 0 n m (界面散乱が及ぶ深さ)である。 D が増加する(すなわち、ゲート電圧が高くなる) と数 6 の第 2 項が増加するため、移動度 μ 1 は低下することがわかる。 【0385】

半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度 µ2を計算した結果を図38に示す。なお、計算にはシノプシス社製デバイスシミュレー ションソフト、Sentaurus Deviceを使用し、酸化物半導体のバンドギャ ップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、 15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定し て得られたものである。

[0386]

さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、5.5電子ボルト、4.6電 子ボルト、4.6電子ボルトとした。また、ゲート絶縁膜の厚さは100nm、比誘電率 <sup>10</sup> は4.1とした。チャネル長およびチャネル幅はともに10µm、ドレイン電圧V<sub>d</sub>は0 .1Vである。

【 0 3 8 7 】

図38で示されるように、ゲート電圧1V強で移動度100cm<sup>2</sup>/Vs以上のピークを つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。 なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること(At omic Layer Flatness)が望ましい。

【0388】

このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図39乃至図41に示す。なお、計算に用いたトランジスタの断面構造を図42に示す。図42に示すトランジスタは酸化物半導体層にn<sup>+</sup>の導電型を呈する 半導体領域403aおよび半導体領域403cを有する。半導体領域403aおよび半導体領域403cの抵抗率は2×10<sup>-3</sup> cmとする。

【 0 3 8 9 】

図42(A)に示すトランジスタは、下地絶縁層401と、下地絶縁層401に埋め込ま れるように形成された酸化アルミニウムよりなる埋め込み絶縁物402の上に形成される 。トランジスタは半導体領域403a、半導体領域403cと、それらに挟まれ、チャネ ル形成領域となる真性の半導体領域403bと、ゲート405を有する。ゲート405の 幅を33nmとする。

【 0 3 9 0 】

ゲート405と半導体領域403bの間には、ゲート絶縁膜404を有し、また、ゲート 405の両側面には側壁絶縁物406aおよび側壁絶縁物406b、ゲート405の上部 には、ゲート405と他の配線との短絡を防止するための絶縁物407を有する。側壁絶 縁物の幅は5nmとする。また、半導体領域403aおよび半導体領域403cに接して 、ソース408aおよびドレイン408bを有する。なお、このトランジスタにおけるチ ャネル幅を40nmとする。

[0391]

図 4 2 ( B ) に示すトランジスタは、下地絶縁層 4 0 1 と、酸化アルミニウムよりなる埋め込み絶縁物 4 0 2 の上に形成され、半導体領域 4 0 3 a 、半導体領域 4 0 3 c と、それらに挟まれた真性の半導体領域 4 0 3 b と、幅 3 3 n m のゲート 4 0 5 とゲート絶縁膜 4 0 4 と側壁絶縁物 4 0 6 a および側壁絶縁物 4 0 6 b と絶縁物 4 0 7 とソース 4 0 8 a およびドレイン 4 0 8 b を有する点で図 4 2 ( A ) に示すトランジスタと同じである。 【 0 3 9 2 】

図42(A)に示すトランジスタと図42(B)に示すトランジスタの相違点は、側壁絶 縁物406aおよび側壁絶縁物406bの下の半導体領域の導電型である。図42(A) に示すトランジスタでは、側壁絶縁物406aおよび側壁絶縁物406bの下の半導体領 域はn<sup>+</sup>の導電型を呈する半導体領域403aおよび半導体領域403cであるが、図4 2(B)に示すトランジスタでは、真性の半導体領域403bである。すなわち、図42 (B)に示す半導体層において、半導体領域403a(半導体領域403c)とゲート4 05がLoffだけ重ならない領域ができている。この領域をオフセット領域といい、そ

20

10

20

30

40

の幅Loffをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁 物406a(側壁絶縁物406b)の幅と同じである。 [0393] その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ スシミュレーションソフト、Sentaurus Deviceを使用した。図39は、 図42(A)に示される構造のトランジスタのドレイン電流(I<sub>d</sub>、実線)および移動度 (µ、点線)のゲート電圧(Vg、ゲートとソースの電位差)依存性を示す。ドレイン電 流 I d 、 ドレイン電圧(ドレインとソースの電位差)を + 1 V とし、移動度 µ はドレイ ン電圧を+0.1Vとして計算したものである。 [0394] 図39(A)はゲート絶縁膜の厚さを15nmとしたものであり、図39(B)は10n mとしたものであり、図39(C)は5nmとしたものである。ゲート絶縁膜が薄くなる ほど、特にオフ状態でのドレイン電流 I 。(オフ電流)が顕著に低下する。一方、移動度 µのピーク値やオン状態でのドレイン電流 I」(オン電流)には目立った変化が無い。ゲ ート電圧1V前後で、ドレイン電流は10µAを超えることが示された。 [0395]図40は、図42(B)に示される構造のトランジスタで、オフセット長Loffを5n mとしたもののドレイン電流 I 。(実線)および移動度 μ (点線)のゲート電圧 V 。依存 性を示す。ドレイン電流Iaは、ドレイン電圧を+1Vとし、移動度μはドレイン電圧を + 0.1 Vとして計算したものである。図40(A)はゲート絶縁膜の厚さを15nmと したものであり、図40(B)は10nmとしたものであり、図40(C)は5nmとし たものである。 [0396] また、図41は、図42(B)に示される構造のトランジスタで、オフセット長Loff を15nmとしたもののドレイン電流Ia(実線)および移動度μ(点線)のゲート電圧 依存性を示す。ドレイン電流 I」は、ドレイン電圧を + 1 Vとし、移動度 µ はドレイン電 圧を+0.1Vとして計算したものである。図41(A)はゲート絶縁膜の厚さを15n mとしたものであり、図41(B)は10nmとしたものであり、図41(C)は5nm としたものである。 [0397] いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー ク値やオン電流には目立った変化が無い。 [0398] なお、移動度 µ のピークは、図 3 9 では 8 0 c m<sup>2</sup> / V s 程度であるが、図 4 0 では 6 0 cm<sup>2</sup> / V s 程度、図 4 1 では 4 0 cm<sup>2</sup> / V s 程度と、オフセット長 L o f f が増加す るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長 Loffの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかであ る。また、いずれもゲート電圧1V前後で、ドレイン電流は10µAを超えることが示さ れた。 【0399】 In、Sn、Znを主成分とする酸化物半導体膜をチャネル形成領域とするトランジスタ は、該酸化物半導体膜を形成する際に基板を加熱して成膜すること、或いは酸化物半導体 膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは 組成比で5atomic%以上含まれる元素をいう。 [0400]In、Sn、Znを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱すること で、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタ のしきい値電圧をプラスシフトさせ、ノーマリオフ化させることが可能となる。 **[**0401**]** 

例えば、図43(A)~(C)は、In、Sn、Znを主成分とし、チャネル長 Lが3μ <sup>50</sup>

(52)

m、チャネル幅Wが10μmである酸化物半導体膜と、厚さ100nmのゲート絶縁膜を 用いたトランジスタの特性である。なお、V<sub>d</sub>は10Vとした。 【0402】

(53)

図43(A)は基板を意図的に加熱せずにスパッタリング法でIn、Sn、Znを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動 度は18.8cm<sup>2</sup>/Vsecが得られている。一方、基板を意図的に加熱してIn、S n、Znを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが 可能となる。図43(B)は基板を200 に加熱してIn、Sn、Znを主成分とする 酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は32.2 cm<sup>2</sup>/Vsecが得られている。

【0403】

電界効果移動度は、In、Sn、Znを主成分とする酸化物半導体膜を形成した後に熱処 理をすることによって、さらに高めることができる。図43(C)は、In、Sn、Zn を主成分とする酸化物半導体膜を200 でスパッタリング成膜した後、650 で熱処 理をしたときのトランジスタ特性を示す。このとき電界効果移動度は34.5cm<sup>2</sup>/V secが得られている。

[0404]

基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化、脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には100cm²/Vsecを超える電界効果移動度を実現することも可能になると推定される。

In、Sn、Znを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸 化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はそ の後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結 晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。

【0406】

基板を意図的に加熱して成膜すること及び / 又は成膜後に熱処理することの効果は、電界 効果移動度の向上のみならず、トランジスタのノーマリオフ化を図ることにも寄与してい る。基板を意図的に加熱しないで形成されたIn、Sn、Znを主成分とする酸化物半導 体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしま う傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合 、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジ スタがノーマリオフとなる方向に動き、このような傾向は図43(A)と図43(B)の 対比からも確認することができる。

【0407】

なお、しきい値電圧はIn、Sn及びZnの比率を変えることによっても制御することが可能であり、組成比としてIn:Sn:Zn=2:1:3とすることでトランジスタのノ ーマリオフ化を期待することができる。また、ターゲットの組成比をIn:Sn:Zn= 2:1:3とすることで結晶性の高い酸化物半導体膜を得ることができる。

[0408]

意図的な基板加熱温度若しくは熱処理温度は、150 以上、好ましくは200 以上、 より好ましくは400 以上であり、より高温で成膜し或いは熱処理することでトランジ スタのノーマリオフ化を図ることが可能となる。

【0409】

また、 意図的に基板を加熱した成膜及び/又は成膜後に熱処理をすることで、ゲートバイ 50

10

30

アスストレスに対する安定性を高めることができる。例えば、2MV/cm、150 、 1時間印加の条件において、ドリフトがそれぞれ±1.5V未満、好ましくは1.0V未 満を得ることができる。

【0410】

熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧 下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化、脱 水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜 に注入する方法を適用しても良い。

【0411】

酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成 される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間 に存在する酸素であり、その酸素濃度は1×10<sup>16</sup>/cm<sup>3</sup>以上2×10<sup>20</sup>/cm<sup>3</sup> 以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。 【0412】

また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比In:Sn:Zn=1 :1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化 物半導体膜は、X線回折(XRD:X-Ray Diffraction)でハローパタ ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる ことができる。熱処理温度は任意であるが、例えば650 の熱処理を行うことで、X線 回折により明確な回折ピークを観測することができる。

【0413】

実際に、In-Sn-Zn-O膜のXRD分析を行った。XRD分析には、Bruker AXS社製X線回折装置D8 ADVANCEを用い、Out-of-Plane法で 測定した。

[0414]

X R D 分析を行った試料として、試料 A および試料 B を用意した。以下に試料 A および試料 B の作製方法を説明する。

【0415】

脱水素化処理済みの石英基板上にIn-Sn-Zn-O膜を100nmの厚さで成膜した

【0416】

In - Sn - Zn - O膜は、スパッタリング装置を用い、酸素雰囲気で電力を100W( DC)として成膜した。ターゲットは、In:Sn:Zn = 1:1:1 [原子数比]のI n - Sn - Zn - Oターゲットを用いた。なお、成膜時の基板加熱温度は200 とした 。このようにして作製した試料を試料Aとした。

[0417]

次に、試料Aと同様の方法で作製した試料に対し加熱処理を650の温度で行った。加 40 熱処理は、はじめに窒素雰囲気で1時間の加熱処理を行い、温度を下げずに酸素雰囲気で さらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。 【0418】

図 4 6 に試料 A および試料 B の X R D スペクトルを示す。試料 A では、結晶由来のピーク が観測されなかったが、試料 B では、 2 が 3 5 d e g 近傍および 3 7 d e g ~ 3 8 d e g に結晶由来のピークが観測された。

【0419】

このように、 In、 Sn、 Znを主成分とする酸化物半導体は成膜時に意図的に加熱する こと及び / 又は成膜後に熱処理することによりトランジスタの特性を向上させることがで きる。 10

20

[0420]

この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中 に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半 導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ ってトランジスタのノーマリオフ化を図ることができ、酸化物半導体が高純度化されるこ とによりオフ電流を1aA/um以下にすることができる。ここで、上記オフ電流値の単 位は、チャネル幅1µmあたりの電流値を示す。

 $\begin{bmatrix} 0 & 4 & 2 & 1 \end{bmatrix}$ 

図 4 7 に、 トランジスタのオフ電 流と測 定時の基板 温度 (絶対温度)の逆数との関係を示 10 す。ここでは、簡単のため測定時の基板温度の逆数に1000を掛けた数値(1000/ T)を横軸としている。

具体的には、図47に示すように、基板温度が125 の場合には1aA/pm(1x1 0<sup>-18</sup>A/µm)以下、85 の場合には100zA/µm(1×10<sup>-19</sup>A/µm )以下である。電流値の対数が温度の逆数に比例することから、室温(27 )の場合に は1 z A / µm (1 × 1 0<sup>-21</sup> A / µm)以下であると予想される。好ましくは、12 5 において0.1aA/µm(1×10<sup>-19</sup>A/µm)以下に、85 において10 z A / μm(1 × 1 0 <sup>- 2 0</sup> A / μm)以下に、室温において0.1 z A / μm(1 × 1 0 <sup>- 2 2</sup> A / μ m ) 以下にすることができる。これらのオフ電流値は、 S i を半導体膜と して用いたトランジスタに比べて、極めて低いものであることは明らかである。オフ電流 値の極めて低い酸化物半導体を用いたトランジスタを、実施の形態1乃至実施の形態6で 用いられるトランジスタに適用することで、電源が遮断されても、極めて高いデータ保持 特性を維持した論理回路を得ることができる。また、データ保持特性が高まることで、消 費電力を低減させた論理回路を得ることができる。

また、酸化物半導体膜成膜後に650 の加熱処理を行った試料 B のトランジスタにおい て、基板温度と電気的特性の関係について評価した。

測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが10μm、Lov が0μm、dWが0μmである。なお、Va、は10Vとした。なお、基板温度は-40 、-25、25、75、125および150で行った。

**[**0425**]** 

測定に用いたトランジスタの一例について、図44及び図45を用いて説明する。なお、 図44及び図45では、In-Sn-Zn-O膜を半導体膜に用いている。

【0426】

図44は、コプラナー型であるトップゲート - トップコンタクト構造のトランジスタの上 面図および断面図である。図44(A)にトランジスタの上面図を示す。また、図44( B)は図44(A)の一点鎖線A1-A2に対応する断面図である。

 $\begin{bmatrix} 0 & 4 & 2 & 7 \end{bmatrix}$ 

40 図44(B)に示すトランジスタは、基板701と、基板701上に設けられた下地絶縁 膜 7 0 2 と、 下 地 絶 縁 膜 7 0 2 の 周 辺 に 設 け ら れ た 保 護 絶 縁 膜 7 0 4 と、 下 地 絶 縁 膜 7 0 2 および保護絶縁膜704上に設けられた高抵抗領域706aおよび低抵抗領域706b を有する酸化物半導体膜706と、酸化物半導体膜706上に設けられたゲート絶縁膜7 08と、ゲート絶縁膜708を介して酸化物半導体膜706と重畳して設けられたゲート 電 極 7 1 0 と 、 ゲ ー ト 電 極 7 1 0 の 側 面 と 接 し て 設 け ら れ た 側 壁 絶 縁 膜 7 1 2 と 、 少 な く とも低抵抗領域706bと接して設けられた一対の電極714と、少なくとも酸化物半導 体 膜 7 0 6 、 ゲート 電 極 7 1 0 お よ び 一 対 の 電 極 7 1 4 を 覆 っ て 設 け ら れ た 層 間 絶 縁 膜 7 1 6 と、層間絶縁膜 7 1 6 に設けられた開口部を介して少なくとも一対の電極 7 1 4 の一 方と接続して設けられた配線718と、を有する。 50 【0428】

なお、図示しないが、層間絶縁膜716および配線718を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜716の表面伝導に起因して 生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することが できる。

【0429】

図 4 5 は、トップゲート - トップコンタクト構造のトランジスタの上面図および断面図で ある。図 4 5 ( A )はトランジスタの上面図である。また、図 4 5 ( B )は図 4 5 ( A ) の一点鎖線 B 1 - B 2 に対応する断面図である。

【0430】

図45(B)に示すトランジスタは、基板601と、基板601上に設けられた下地絶縁 膜602と、下地絶縁膜602上に設けられた酸化物半導体膜606と、酸化物半導体膜 606と接する一対の電極614と、酸化物半導体膜606および一対の電極614上に 設けられたゲート絶縁膜608と、ゲート絶縁膜608を介して酸化物半導体膜606と 重畳して設けられたゲート電極610と、ゲート絶縁膜608およびゲート電極610を 覆って設けられた層間絶縁膜616と、層間絶縁膜616に設けられた開口部を介して一 対の電極614と接続する配線618と、層間絶縁膜616および配線618を覆って設 けられた保護膜620と、を有する。

【0431】

基板 6 0 1 としてはガラス基板を、下地絶縁膜 6 0 2 としては酸化シリコン膜を、酸化物 半導体膜 6 0 6 としては I n - S n - Z n - O 膜を、一対の電極 6 1 4 としてはタングス テン膜を、ゲート絶縁膜 6 0 8 としては酸化シリコン膜を、ゲート電極 6 1 0 としては窒 化タンタル膜とタングステン膜との積層構造を、層間絶縁膜 6 1 6 としては酸化窒化シリ コン膜とポリイミド膜との積層構造を、配線 6 1 8 としてはチタン膜、アルミニウム膜、 チタン膜がこの順で形成された積層構造を、保護膜 6 2 0 としてはポリイミド膜を、それ ぞれ用いた。

【0432】

なお、図45(A)に示す構造のトランジスタにおいて、ゲート電極610と一対の電極 614との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜606に対する一対の電 極614のはみ出しをdWと呼ぶ。

【0433】

図 4 8 に、 I <sub>d s</sub> (実線)および電界効果移動度(点線)の V <sub>g s</sub> 依存性を示す。また、 図 4 9 (A)に基板温度としきい値電圧の関係を、図 4 9 (B)に基板温度と電界効果移 動度の関係を示す。

【0434】

図 4 9 (A)より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ の範囲は - 4 0 ~ 1 5 0 で 1 . 0 9 V~ - 0 . 2 3 Vであった。 【 0 4 3 5】

また、 図 4 9 ( B )より、基板温度が高いほど電界効果移動度が低くなることがわかる。 なお、その範囲は - 4 0 ~ 1 5 0 で 3 6 c m <sup>2</sup> / V s ~ 3 2 c m <sup>2</sup> / V s であった。 従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。

【0436】

上記のようなIn、Sn、Znを主成分とする酸化物半導体をチャネル形成領域とするト ランジスタによれば、オフ電流を1aA/µm以下に保ちつつ、電界効果移動度を30c m<sup>2</sup> / Vsec以上、好ましくは40cm<sup>2</sup> / Vsec以上、より好ましくは60cm<sup>2</sup> / Vsec以上とすることができるため、論理回路で要求されるオン電流の値を満たすこ とができる。例えば、L/W=33nm/40nmのFETで、ゲート電圧2.7V、ド レイン電圧1.0Vのとき12µA以上のオン電流を流すことができる。またトランジス タの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。 このような特性であれば、シリコン半導体で作られる論理回路の中に酸化物半導体で形成 されるトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する論 30

(57)

理回路を実現することができる。

【符号の説明】 【0437】 100 NA

1	0	0	Ν	А	Ν	D	▣	路				
1	0	1	۲	ラ	ン	ジ	ス	タ				
1	0	2	۲	∍	ン	ジ	ス	タ				
1	0	3	۲	∍	ン	ジ	ス	タ				
1	0	4	۲	∍	ン	ジ	ス	タ				
1	0	5	۲	ラ	ン	ジ	ス	タ				
1	0	6	۲	ラ	ン	ジ	ス	タ				
1	0	7	۲	∍	ン	ジ	ス	タ				
1	0	8	۲	∍	ン	ジ	ス	タ				
1	0	9	۲	∍	ン	ジ	ス	タ				
1	1	0	۲	∍	ン	ジ	ス	タ				
1	1	1	۲	∍	ン	ジ	ス	タ				
1	1	2	۲	ラ	ン	ジ	ス	タ				
1	1	3	۲	ラ	ン	ジ	ス	タ				
1	1	5	۲	ラ	ン	ジ	ス	タ				
1	1	6	۲	∍	ン	ジ	ス	タ				
1	1	7	۲	ラ	ン	ジ	ス	タ				
1	1	8	۲	∍	ン	ジ	ス	タ				
1	2	0	ラ	ッ	チ	回	路					
1	2	1	ク		ッ	ク	ド	1	ン	バ	—	タ
1	2	2	1	ン	バ	-	タ					
1	2	3	ク		ッ	ク	ド	1	ン	バ	—	タ
1	2	4	۲	ラ	ン	ジ	ス	タ				
1	2	5	۲	ラ	ン	ジ	ス	タ				
1	2	6	۲	ラ	ン	ジ	ス	タ				
1	2	7	۲	ラ	ン	ジ	ス	タ				
1	2	8	ト	ラ	ン	ジ	ス	タ				

トランジスタ

トランジスタ

トランジスタ

インバータ

容量

容量 容量

容量

容量

容量

容量

容量

クロックドインバータ

トランジスタ

トランジスタ トランジスタ

トランジスタ

クロックドインバータ クロックドインバータ

1 2 9

1 3 0

1 3 1 1 3 2

1 3 3

1 4 0

1 4 1

1 4 2 1 4 3

1 5 0

151

152

1 5 3

1 6 0

160A

1 6 0 B 1 6 1

1 6 2

1 6 3

1 6 4

30

20

10

(58)

1	6	6		۲	∍	ン	ジ	ス	タ	
2	0	0		Ν	А	Ν	D	回	路	
3	0	0		Ν	А	Ν	D	回	路	
4	0	0		Ν	А	Ν	D	回	路	
4	0	1		下	地	絶	縁	層		
4	0	2		埋	め	込	み	絶	縁	物
4	0	3	а		半	導	体	領	域	
4	0	3	b		半	導	体	領	域	
4	0	3	с		半	導	体	領	域	
4	0	4		ゲ	_	ト	絶	縁	膜	
4	0	5		ゲ	_	ト				
4	0	6	а		側	壁	絶	縁	物	
4	0	6	b		侧	壁	絁	縁	物物	
4	0	7		絈	绿	一物	<i>"</i>	11-23-	1.2	
⊿	0	8	а	<b>ں</b> «	ッ	_	マ			
⊿	0	8	h		י א	L	ィ	~,		
5	0	0	D	N	י ה	R	י ا	~ 攺		
5	0	1			=	~	ロジ	山 フ	ヮ	
5	0	י ר		י ר	_	~,	ノ ミジ	~ 7	י ג	
5	0	2		1" L		> 、,	ン ご	~ ~	יש גו	
э г	0	כ ⊿		Г - L		ン 、	ンジ		יש ה	
с С	0	4					ンジ	~ ~	ッ ヵ	
э г	0	с С			フ ニ	ノ 、	ン	~	ッ ヶ	
э г	0	0			2	ノ 、	ン	~	ッ ヶ	
5	0	/			2	2	ン	~	グム	
5	0	8			2	2	ン	~	グム	
5	0	9			2	ン	シ	<u>、</u>	9	
5	1	0			2	ン	シ	<u>、</u>	9	
5	1	1			2	ン	シ	ス	9	
5	1	2			2	ン	シ	ス	9	
5	1	3		۲	ラ	ン	シ	ス	9	
5	1	5		۲	ラ	ン	シ	ス	9	
5	1	6		F	ラ	ン	ジ	ス	タ	
5	1	7		F	ラ	ン	ジ	ス	タ	
5	1	8		F	ラ	ン	ジ	ス	タ	
5	2	4		F	ラ	ン	ジ	ス	タ	
5	2	5		F	ラ	ン	ジ	ス	タ	
5	2	6		F	ラ	ン	ジ	ス	タ	
5	2	7		F	ラ	ン	ジ	ス	タ	
5	2	8		F	ラ	ン	ジ	ス	タ	
5	2	9		۲	ラ	ン	ジ	ス	タ	
5	3	0		F	∍	ン	ジ	ス	タ	
5	3	1		F	ラ	ン	ジ	ス	タ	
5	3	2		F	ラ	ン	ジ	ス	タ	
5	4	0		容	量					
5	4	1		容	量					
5	4	2		容	量					
5	4	3		容	量					
5	5	0		容	量					
5	5	1		容	量					
5	5	2		容	量					

10

20

30

3	0	0	3	с		電	極																	
3	1	0	0	а		配	線																	
3	1	0	0	b		配	線																	
3	1	0	0	с		配	線																	
3	1	0	0	d		配	線																	
3	1	4	0	а		絶	縁	膜																
3	1	4	0	b		絶	縁	膜																
3	1	4	1	а		絶	縁	膜																
3	1	4	1	b		絶	縁	膜																
3	1	4	2	а		絶	縁	膜																
3	1	4	2	b		絶	縁	膜																
3	1	7	0	а		記	憶	素	子															
3	1	7	0	b		記	憶	素	子															
3	1	7	1	а		۲	∍	ン	ジ	ス	タ													
3	1	7	1	b		۲	∍	ン	ジ	ス	タ													
3	5	0	1	а		電	極																	
3	5	0	1	b		電	極																	
3	5	0	1	с		電	極																	
3	5	0	2	а		電	極																	
3	5	0	2	b		電	極																	
3	5	0	2	с		電	極																	
3	5	0	3	а		電	極																	
3	5	0	3	b		電	極																	
3	5	0	5		電	極																		
9	9	0	0		基	板																		
9	9	0	1		Α	L	U																	
9	9	0	2		Α	L	U		С	о	n	t	r	0	1	1	e	r						
9	9	0	3		I	n	s	t	r	u	с	t	i	о	n		D	e	с	о	d	e	r	
9	9	0	4		I	n	t	e	r	r	u	р	t		С	о	n	t	r	о	1	1	e	r
9	9	0	5		Т	i	m	i	n	g		С	о	n	t	r	о	1	1	e	r			
9	9	0	6		R	e	g	i	s	t	e	r												
9	9	0	7		R	e	g	i	s	t	e	r		С	о	n	t	r	о	1	1	e	r	
9	9	0	8		В	u	s		Ι	/	F													
9	9	0	9		R	0	Μ																	
9	9	2	0		R	0	М		Ι	/	F													

20

10





(61)

【図2】













(62)

【 🛛 6 】



【図7】



【図8】





【図10】



【図11】



【図12】







【図15】



【図16】





【図17】







【図19】



【図20】







【図23】



【図24】





【図26】



【図27】



【図28】



【図29】







【図31】



【図32】







【図34】













【図42】













-2

V<sub>GS</sub> [V]



(A)



(B)



【図45】

(A)



(B)



## 【図46】



【図47】







基板温度 [℃]
【図35】



【図36】



【図37】

(A)



(B)