

(19) 中华人民共和国国家知识产权局



(12) 发明专利申请

(10) 申请公布号 CN 103577118 A

(43) 申请公布日 2014. 02. 12

(21) 申请号 201210342152. 0

(22) 申请日 2012. 09. 14

(30) 优先权数据

101127562 2012. 07. 31 TW

(71) 申请人 慧荣科技股份有限公司

地址 中国台湾新竹县竹北市台元街 36 号 8
楼之 1

(72) 发明人 欧旭斌

(74) 专利代理机构 上海专利商标事务所有限公司 31100

代理人 陆勍

(51) Int. Cl.

G06F 3/06 (2006. 01)

G06F 13/16 (2006. 01)


权利要求书2页 说明书6页 附图6页

(54) 发明名称

储存媒体、传输系统及其控制方法

(57) 摘要

一种储存媒体，包括一处理模块以及一存储胞阵列。处理模块根据一写入指令，接收一测试数据。存储胞阵列储存测试数据。处理模块根据一比对指令，接收一验证数据，并读取存储胞阵列所储存的测试数据，用以产生一存取数据。处理模块比对存取数据及验证数据，用以产生一比对报告。



1. 一种储存媒体,包括 :

一处理模块,根据一写入指令,接收一测试数据;以及
一存储胞阵列,储存该测试数据;

其中,该处理模块根据一比对指令,接收一验证数据,并读取该存储胞阵列所储存的该测试数据,用以产生一存取数据,该处理模块比对该存取数据及该验证数据,用以产生一比对报告。

2. 如权利要求 1 所述的储存媒体,其中该处理模块根据一读取指令,输出该比对报告予一存储器控制器。

3. 如权利要求 1 所述的储存媒体,其中该处理模块包括 :

一逻辑解码单元,解码该写入指令及该比对指令,并产生一第一控制信号以及一第二控制信号;

一存取单元,根据该第一控制信号,将该测试数据写入该存储胞阵列,并根据该第二控制信号,撷取该存储胞阵列所储存的该测试数据;

一比较单元,将该存取数据的数个数据元与该验证数据的数个数据元一对一地比对,用以产生该比对报告;以及

一暂存单元,用以储存该比对报告。

4. 如权利要求 3 所述的储存媒体,其中该暂存单元具有一第一累加器,该第一累加器具有一第一计数值,当该存取数据的一存取数据元不等于该验证数据的一验证数据元时,该第一计数值加 1。

5. 如权利要求 4 所述的储存媒体,其中该暂存单元具有一第二累加器,该第二累加器具有一第二计数值,当该存取数据元为 0,并且该验证数据元为 1 时,该第二计数值加 1。

6. 如权利要求 5 所述的储存媒体,其中该暂存单元具有一第三累加器,该第三累加器具有一第三计数值,当该存取数据元为 1,并且该验证数据元为 0 时,该第三计数值加 1。

7. 一种传输系统,包括 :

一存储器控制器,发出至少一写入指令以及至少一比对指令;以及

一储存媒体,接收该写入指令以及该比对指令,并包括:

一处理模块,根据该写入指令,接收一测试数据;以及

一存储胞阵列,储存该测试数据;

其中,该处理模块根据该比对指令,接收一验证数据,并读取该存储胞阵列所储存的该测试数据,用以产生一存取数据,该处理模块比对该存取数据及该验证数据,用以产生一比对报告。

8. 如权利要求 7 所述的传输系统,其中该存储器控制器交错发出数个写入指令及数个比对指令。

9. 如权利要求 7 所述的传输系统,其中当该存储器控制器发出数个写入指令及数个比对指令时,该存储器控制器先发出所述写入指令,再发出所述比对指令。

10. 如权利要求 7 所述的传输系统,其中该存储器控制器发出至少一读取指令,该处理模块根据该读取指令,提供该比对报告予该存储器控制器。

11. 如权利要求 10 所述的传输系统,其中当该存储器控制器发出数个写入指令、数个比对指令及数个读取指令时,该存储器控制器交错发出所述写入指令、所述比对指令及所

述读取指令。

12. 如权利要求 7 所述的传输系统,其中该处理模块包括 :

一逻辑解码单元,解码该写入指令及该比对指令,并产生一第一控制信号以及一第二控制信号;

一存取单元,根据该第一控制信号,将该测试数据写入该存储胞阵列,并根据该第二控制信号,撷取该存储胞阵列所储存的该测试数据;

一比较单元,将该存取数据的数个数据元与该验证数据的数个数据元一对一地比对,用以产生该比对报告;以及

一暂存单元,用以储存该比对报告。

13. 如权利要求 12 所述的传输系统,其中该暂存单元具有一第一累加器,该第一累加器具有一第一计数值,当该存取数据的一存取数据元不等于该验证数据的一验证数据元时,该第一计数值加 1。

14. 如权利要求 13 所述的传输系统,其中该暂存单元具有一第二累加器,该第二累加器具有一第二计数值,当该存取数据元为 0,并且该验证数据元为 1 时,该第二计数值加 1。

15. 如权利要求 14 所述的传输系统,其中该暂存单元具有一第三累加器,该第三累加器具有一第三计数值,当该存取数据元为 1,并且该验证数据元为 0 时,该第三计数值加 1。

16. 一种控制方法,适用于一储存媒体,该控制方法包括 :

储存一测试数据;

接收一验证数据;

读取被储存的该测试数据,用以产生一存取数据;以及

比对该存取数据及该验证数据,用以产生一比对报告。

17. 如权利要求 16 所述的控制方法,更包括 :

输出该比对报告;以及

根据该比对报告,判断该储存媒体是否正常。

18. 如权利要求 17 所述的控制方法,其中当该比对报告大于一预设值时,判定该储存媒体不正常;当该比对报告小于该预设值时,判定该储存媒体正常。

19. 如权利要求 17 所述的控制方法,其中该比对报告具有一第一计数值,当该存取数据的一存取数据元不等于该验证数据的一验证数据元时,该第一计数值加 1。

20. 如权利要求 19 所述的控制方法,其中该比对报告具有一第二计数值,当该存取数据元为 0,并且该验证数据元为 1 时,该第二计数值加 1。

21. 如权利要求 20 所述的控制方法,其中该比对报告具有一第三计数值,当该存取数据元为 1,并且该验证数据元为 0 时,该第三计数值加 1。

储存媒体、传输系统及其控制方法

技术领域

[0001] 本发明有关于一种储存媒体,特别是有关于一种具有比对功能的储存媒体。

背景技术

[0002] 储存媒体是一种常见的电子装置,其用以储存数据。储存媒体可分为挥发性存储器与非挥发性存储器。常见的挥发性存储器包括动态随机存取存储器 (DRAM) 以及静态随机存取存储器 (SRAM)。非挥发性存储器包括,只读存储器 (ROM)、可编程只读存储器 (PROM)、可擦可编程只读存储器 (EPROM)、可电擦可编程只读存储器 (EEPROM) 以及快闪存储器 (Flash memory)。

[0003] 一般而言,在测试储存媒体时,测试人员必须先把一测试数据存入储存媒体中,然后再读取储存媒体的数据,判断是否与原先所输入的测试数据相同。然而,储存媒体必须花费许多时间,方能输出本身所储存的数据,因而,大幅增加测试时间。

发明内容

[0004] 本发明提供一种储存媒体,包括一处理模块以及一存储胞阵列。处理模块根据一写入指令,接收一测试数据。存储胞阵列储存测试数据。处理模块根据一比对指令,接收一验证数据,并读取存储胞阵列所储存的测试数据,用以产生一存取数据。处理模块比对存取数据及验证数据,用以产生一比对报告。

[0005] 本发明另提供一种传输系统,包括一存储器控制器以及一储存媒体。存储器控制器发出至少一写入指令以及至少一比对指令。储存媒体接收写入指令以及比对指令,并包括一处理模块以及一存储胞阵列。处理模块根据一写入指令,接收一测试数据。存储胞阵列储存测试数据。处理模块根据一比对指令,接收一验证数据,并读取存储胞阵列所储存的测试数据,用以产生一存取数据。处理模块比对存取数据及验证数据,用以产生一比对报告。

[0006] 本发明更提供一种控制方法,适用于一储存媒体,该控制方法包括,储存一测试数据;接收一验证数据;读取被储存的测试数据,用以产生一存取数据;以及比对存取数据及验证数据,用以产生一比对报告。

[0007] 为让本发明的特征和优点能更明显易懂,下文特举出较佳实施例,并配合附图,作详细说明如下:

附图说明

[0008] 图 1 为本发明的传输系统的一可能示意图。

[0009] 图 2 为处理模块的一控制时序。

[0010] 图 3 为本发明的处理模块的一可能实施例。

[0011] 图 4 及 5 为本发明的传输系统的可能实施例。

[0012] 图 6 为本发明的储存媒体的控制方法的一可能流程图。

[0013] 主要元件符号说明:

- [0014] 100 :传输系统；
- [0015] 110 :存储器控制器；
- [0016] 120、 $M_1 \sim M_N$:储存媒体；
- [0017] 121 :处理模块；
- [0018] 122 :存储胞阵列；
- [0019] 310 :逻辑解码单元；
- [0020] 320 :存取单元；
- [0021] 330、340 :缓冲单元；
- [0022] 350 :比较单元；
- [0023] 360 :暂存单元；
- [0024] 361 ~ 363 :累加器；
- [0025] 410 :存储器控制器；
- [0026] 510 :存储器控制器；
- [0027] \overline{CE} 、 $\overline{CE}_1 \sim \overline{CE}_N$:芯片致能信号；
- [0028] \overline{WE} :写入致能信号；
- [0029] ALE :地址闩锁致能信号；
- [0030] \overline{RE} :读取致能信号；
- [0031] I/Ox :表示处理模块 121 与存储器控制器 100 间的数据传输状态；
- [0032] W1 :写入指令；
- [0033] AP1、AP2 :地址封包；
- [0034] DP1、DP2 :数据封包；
- [0035] AA :比对指令；
- [0036] BB、ED :结束指令；
- [0037] CC :读取指令；
- [0038] VP1 ~ VP3 :次数；
- [0039] VP :比对报告；
- [0040] S_{C1} 、 S_{C2} :控制信号；
- [0041] $B_1 \sim B_N$ 、520 :总线；
- [0042] S611 ~ S616 :步骤。

具体实施方式

[0043] 图 1 为本发明的传输系统的一可能示意图。如图所示，传输系统 100 包括一存储器控制器 110 以及一储存媒体 120。存储器控制器 110 用以存取储存媒体 120。在本实施例中，储存媒体 120 具有自动比对的功能，并根据比对结果产生一比对报告。存储器控制器 110 根据比对报告，判断储存媒体 120 是否可正常地存取数据。

[0044] 举例而言，在一写入模式下，存储器控制器 110 写入一测试数据至储存媒体 120 中。在一验证模式下，存储器控制器 110 提供一验证数据予储存媒体 120。储存媒体 120 将验证数据与先前所储存的测试数据进行比对，并产生一比对报告。存储器控制器 110 根据

比对报告,判断储存媒体 120 是否可正常地存取数据。

[0045] 在本实施例中,存储器控制器 110 发出至少一写入指令以及至少一比对指令,用以令储存媒体 120 执行至少一写入动作及至少一比对动作。本发明并不限定发出写入指令及比对指令的顺序。

[0046] 假设,存储器控制器 110 欲发出两写入指令以及两比对指令,在一可能实施例中,存储器控制器 110 交错发出写入指令及比对指令,也就是说存储器控制器 110 依序发出第一写入指令、第一比对指令、第二写入指令、第二比对指令。在其它实施例中,存储器控制器 110 可能连续发出两写入指令,然后再发出两比对指令,也就是说存储器控制器 110 依序发出第一写入指令、第二写入指令、第一比对指令、第二比对指令。

[0047] 储存媒体 120 根据存储器控制器 110 所发出的指令(如写入指令及比对指令),执行相对应的动作。本发明并不限定储存媒体 120 的种类。在一可能实施例中,储存媒体 120 为一 NAND 快闪存储器。如图所示,储存媒体 120 包括一处理模块 121 以及一存储胞阵列 122。

[0048] 处理模块 121 根据存储器控制器 110 所发出的指令,存取存储胞阵列 122。图 2 为处理模块 121 的一控制时序。当芯片致能信号 \overline{CE} 为低位准时,便可致能处理模块 121。当写入致能信号 \overline{WE} 为低位准时,处理模块 121 接收来自存储器控制器 110 的信息。当地址闩锁致能信号 ALE 为高位准时,处理模块 121 接收地址封包(如 AP1、AP2)。当读取致能信号 \overline{RE} 为低位准时,处理模块 121 提供信息予存储器控制器 110。符号 I/0x 表示处理模块 121 与存储器控制器 100 间的数据传输状态。

[0049] 当存储器控制器 110 发出一写入指令 W1 时,处理模块 121 进入一写入模式。在写入模式中,处理模块 121 根据地址闩锁致能信号 ALE,接收地址封包 AP1,并根据地址封包 AP1,将数据封包 DP1(即测试数据)写入存储胞阵列 122 的相对应地址。当存储器控制器 110 发出结束指令 ED 时,处理模块 121 停止写入数据至存储胞阵列 122 中。

[0050] 当存储器控制器 110 发出一比对指令 AA 时,处理模块 121 进入一验证模式。在验证模式下,处理模块 121 根据地址闩锁致能信号 ALE,接收地址封包 AP2,并根据地址封包 AP2,撷取存储胞阵列 122 所储存的数据,并接收数据封包 DP2。在本实施例中,处理模块 121 撷取的结果称为一存取数据,而数据封包 DP2 称为一验证数据。

[0051] 在本实施例中,地址封包 AP2 等于地址封包 AP1,并且数据封包 DP2 等于数据封包 DP1。当存储器控制器 110 发出一结束指令 BB 时,处理模块 121 停止写入数据至存储胞阵列 122 中。

[0052] 处理模块 121 比对存取数据与验证数据,用以产生一比对报告。由于存取数据与验证数据均具有数个数据元,因此,在一可能实施例中,处理模块 121 一对地比对存取数据与验证数据的每一数据元。

[0053] 举例而言,处理模块 121 先比对存取数据中的一第一存取数据元与验证数据中的第一验证数据元,然后再比对存取数据中的一第二存取数据元与验证数据中的一第二验证数据元,直到所有的存取数据元与验证数据元均比对完成。

[0054] 在比对的过程中,处理模块 121 记录比对不符的次数,并将此次数作为一比对报告提供予存储器控制器 110。在其它实施例中,处理模块 121 亦可记录每一次的比对过程里,出现存取数据元为 0 而验证数据元为 1 的次数,以及存取数据元为 1 并且验证数据元为

0 的出现次数。

[0055] 当存储器控制器 110 发出一读取指令 CC 时, 处理模块 121 根据读取指令 CC, 提供比对报告 VP 予存储器控制器 110。存储器控制器 110 根据比对报告 VP, 判断储存媒体 120 是否可正常地进行一存取动作。

[0056] 本发明并不限定存储器控制器 110 的判断方式。在一可能实施例中, 当比对报告大于一预设值时, 存储器控制器 110 判定储存媒体 120 无法正常地进行一存取动作。当比对报告小于预设值时, 存储器控制器 110 判定储存媒体 120 可正常地进行存取动作。

[0057] 在本实施例中, 图 2 的比对报告 VP 提供三比对信息, 包括比对不符的次数 VP1、存取数据元为 0 而验证数据元为 1 的出现次数 VP2、或是存取数据元为 1 并且验证数据元为 0 的出现次数 VP3。在其它实施例中, 比对报告 VP 告知上述三信息的至少一者。

[0058] 另外, 本发明并不限定处理模块 121 的内部架构。只要能够达到上述功能的电路架构, 均可作为处理模块 121。图 3 为本发明的处理模块的一可能实施例。在本实施例中, 处理模块 121 包括, 一逻辑解码单元 310、一存取单元 320、缓冲单元 330、340、一比较单元 350 以及一暂存单元 360。

[0059] 逻辑解码单元 310 对存储器控制器 110 所发出的指令进行解码。在一可能实施例中, 逻辑解码单元 310 解码写入指令 W1 及比对指令 AA, 并产生控制信号 S_{c1} 及 S_{c2}。在本实施例中, 在解码写入指令 W1 后, 逻辑解码单元 310 得知存储器控制器 110 欲写入数据至储存胞阵列 122, 因此, 逻辑解码单元 310 根据地址封包 AP1, 产生控制信号 S_{c1}。

[0060] 在解码比对指令 AA 后, 逻辑解码单元 310 得知存储器控制器 110 欲比对储存胞阵列 122 所储存的测试数据, 因此, 逻辑解码单元 310 根据地址封包 AP2, 产生控制信号 S_{c2}, 并接收数据封包 DP2(即验证数据), 再将数据封包 DP2 储存于缓冲单元 330 之中。

[0061] 存取单元 320 根据控制信号 S_{c1}, 将测试数据(即数据封包 DP1)写入储存胞阵列 122, 并根据控制信号 S_{c2}, 撷取储存胞阵列 122 所储存的测试数据。在一可能实施例中, 存取单元 320 将撷取结果(即一存取数据)储存于缓冲单元 340 之中。

[0062] 比较单元 350 比对缓冲单元 330 及 340 所储存的数据, 并将比对报告储存于暂存单元 360 之中。当逻辑解码单元 310 接收到一读取指令 CC 时, 便将暂存单元 360 所储存的比对报告输出予存储器控制器 110。

[0063] 在本实施例中, 缓冲单元 330 所储存的存取数据具有数个存取数据元, 而缓冲单元 340 所储存的验证数据具有数个验证数据元。比较单元 350 将存取数据元与验证数据元作一对一地比对, 用以产生比对报告。

[0064] 本发明并不限定暂存单元 360 的内部架构。在本实施例中, 暂存单元 360 具有累加器 361 ~ 363。在其它实施例中, 暂存单元 360 可能仅具有单一或两个累加器。另外, 暂存单元 360 可整合于逻辑解码单元 310 中。

[0065] 在本实施例中, 累加器 361 ~ 363 各自具有一计数值, 分别记录不同的比对报告。举例而言, 在比较单元 350 比对的过程中, 当存取数据元不等于验证数据元时, 累加器 361 的计数值加 1。当存取数据元为 0, 并且验证数据元为 1 时, 累加器 362 的计数值加 1。当存取数据元为 1, 并且验证数据元为 0 时, 累加器 363 的计数值加 1。

[0066] 图 4 为本发明的传输系统的另一可能实施例。图 4 相似图 1, 不同的处在于图 4 具有数个储存媒体 M₁ ~ M_N。存储器控制器 410 通过不同的传输线, 提供芯片致能信号

$\overline{CE_1} \sim \overline{CE_N}$, 用以致能储存媒体 $M_1 \sim M_N$ 。

[0067] 在本实施例中, 存储器控制器 410 通过总线 $B_1 \sim B_N$, 与储存媒体 $M_1 \sim M_N$ 进行沟通。以储存媒体 M_1 为例, 储存媒体 M_1 经由总线 B_1 , 接收来自存储器控制器 410 的控制信号 (如 \overline{WE} 、ALE、 \overline{RE})、控制指令 (如 W1、ED、AA、BB、CC)、地址封包 (如 AP1、AP2) 及数据封包 (如 DP1、DP2)。另外, 储存媒体 M_1 亦可经由总线 B_1 , 提供比对报告 (VP) 予存储器控制器 410。

[0068] 在一可能实施例中, 存储器控制器 410 依序与储存媒体 $M_1 \sim M_N$ 进行一验证动作。举例而言, 存储器控制器 410 先致能储存媒体 M_1 , 并写入测试数据至储存媒体 M_1 中, 再提供验证数据予储存媒体 M_{1N} , 并接收储存媒体 M_1 所提供的比对报告。待完成储存媒体 M_1 的验证动作后, 存储器控制器 410 再对储存媒体 M_2 进行验证动作, 直到所有储存媒体均已完成验证动作。由于储存媒体 $M_1 \sim M_N$ 所提供的比对报告的数据量较小, 故存储器控制器 410 可快速地得知储存媒体 $M_1 \sim M_N$ 是否正常。

[0069] 在另一实施例中, 存储器控制器 410 发出数个写入指令、数个比对指令及数个读取指令。举例而言, 存储器控制器 410 依序或不依序发出数个写入指令, 用以写入测试数据至储存媒体 $M_1 \sim M_N$ 中, 再依序或不依序发出数个比对指令, 用以提供验证数据予储存媒体 $M_1 \sim M_N$, 最后再依序或不依序发出数个读取指令, 用以接收储存媒体 $M_1 \sim M_N$ 所提供的比对报告。

[0070] 图 5 为本发明的传输系统的另一可能实施例。图 5 相似图 4, 不同的处在于存储器控制器 510 利用同一总线 520 与储存媒体 $M_1 \sim M_N$ 进行沟通。在本实施例中, 存储器控制器 510 同时写入数据至储存媒体 $M_1 \sim M_N$ 中, 并依序或不依序读取储存媒体 $M_1 \sim M_N$ 的比对报告。

[0071] 本发明并不限定存储器控制器 510 如何提供验证数据予储存媒体 $M_1 \sim M_N$ 。在一可能实施例中, 存储器控制器 510 同时提供验证数据予储存媒体 $M_1 \sim M_N$, 并依序接收储存媒体 $M_1 \sim M_N$ 所提供的比对报告。

[0072] 在其它实施例中, 存储器控制器 510 依序提供验证数据予储存媒体 $M_1 \sim M_N$ 。然而, 在提供验证数据予储存媒体 $M_1 \sim M_N$ 的一者后, 存储器控制器 510 接收相对应的储存媒体所提供的比对报告。举例而言, 存储器控制器 510 先提供验证数据予储存媒体 M_1 , 再接收储存媒体 M_1 所提供的比对报告, 然后再提供验证数据予储存媒体 M_2 , 并接收储存媒体 M_2 所提供的比对报告。

[0073] 图 6 为本发明的储存媒体的控制方法的一可能流程图。首先, 储存一测试数据 (步骤 S611)。在一可能实施例中, 当储存媒体的数量为数个时, 该等储存媒体同时储存该测试数据。在其它实施例中, 该等储存媒体依序储存该测试数据。

[0074] 接收一验证数据 (步骤 S612)。为了验证储存媒体是否可正常地储存该测试数据, 在本实施例中, 验证数据等于测试数据。另外, 当储存媒体的数量为数个时, 该等储存媒体可同时或依序储存该验证数据。

[0075] 读取先前所储存的测试数据 (步骤 S613)。在本实施例中, 读取的结果称为一存取数据。接着, 比对存取数据及验证数据, 用以产生一比对报告 (步骤 S614)。在本实施例中, 步骤 S614 一对地比对存取数据的数个存取数据元与验证数据的数个验证数据元。举

例而言,步骤 S614 先比对存取数据的第一存取数据元与验证数据的第一验证数据元,再比对存取数据的第二存取数据元与验证数据的第二验证数据元,直到比对完所有的数据元。

[0076] 在本实施例中,步骤 S614 的比对报告具有一第一计数值。当存取数据的一存取数据元不等于验证数据的一验证数据元时,便将第一计数值加 1。因此,根据第一计数值,便可得知,比对不符的次数。

[0077] 在另一可能实施例中,比对报告具有一第二计数值。当存取数据元为 0,并且验证数据元为 1 时,第二计数值加 1。在其它实施例中,比对报告更具有第三计数值。当存取数据元为 1,并且验证数据元为 0 时,第三计数值加 1。

[0078] 为了判断储存媒体的存取动作是否正常,步骤 S615 输出比对报告。在一可能实施例中,当储存媒体接收到一读取指令时,便输出比对报告。

[0079] 根据比对报告,判断储存媒体是否正常(步骤 S616)。本发明并不限定步骤 S616 的判断方式。在一可能实施例中,当比对报告大于一预设值时,判定储存媒体无法正常地进行存取动作。当比对报告小于预设值时,判定储存媒体可正常地进行存取动作。

[0080] 除非另作定义,在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外,除非明白表示,词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致,而不应解释为理想状态或过分正式的语态。

[0081] 虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。




图 1




图 2




图 3




图 4




图 5




图 6