



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0072670
(43) 공개일자 2009년07월02일

(51) Int. Cl.

H01L 21/027 (2006.01)

(21) 출원번호 10-2007-0140858

(22) 출원일자 2007년12월28일

심사청구일자 없음

(71) 출원인

주식회사 하이닉스반도체

경기 이천시 부발읍 아미리 산136-1

(72) 발명자

장동수

경기 평택시 동작동 현대아파트 102-1102

(74) 대리인

특허법인태평양


전체 청구항 수 : 총 5 항

(54) 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법

(57) 요약

본 발명은 노광마스크 형성방법 및 이를 이용한 반도체 소자 형성방법에 관한 것으로, 노광마스크를 이용하여 반도체기판상에 감광막패턴을 형성하고 상기 감광막패턴을 이용하여 기존 사이트를 중심으로 형성된 컨투어를 추출한 다음, 상기 컨투어를 이루는 EPE 값을 통하여 신규 사이트를 추가하고 상기 신규 사이트가 적용된 모델을 셋업한 다음, 상기 모델을 이용하여 OPC 함으로써 보정된 노광마스크를 형성하는 공정을 형성함으로써 그리드 베이스 OPC 보다 단축된 시간으로 정확한 OPC 를 형성할 수 있어 반도체소자의 생산성 및 수율을 향상시킬 수 있는 기술이다.

대표도 - 도4



특허청구의 범위

청구항 1

노광마스크를 이용하여 반도체기판상에 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 이용하여 폴리곤의 기존 사이트를 중심으로 형성된 컨투어를 추출하는 공정과,
상기 컨투어를 이루는 EPE 값을 통하여 신규한 폴리곤의 사이트를 추가하는 공정과,
상기 신규한 폴리곤의 사이트가 적용된 모델을 셋업하는 공정과,
상기 모델을 이용하여 OPC 함으로써 보정된 노광마스크를 형성하는 공정을 포함하는 것을 특징으로 하는 노광마스크 형성방법.

청구항 2

청구항 1 에 있어서,
상기 신규한 폴리곤의 사이트를 추출하는 공정은,
상기 감광막패턴의 썸 이미지를 이용하여 컨투어를 추출하는 공정과,
상기 컨투어로 부터 EPE 값을 추출하는 공정과,
상기 EPE 값이 EPE 허용오차 (EPE tolerance) 를 벗어난 값의 범위를 세그먼트 스플릿 (segment split) 하는 공정과,
상기 EPE 허용오차 (EPE tolerance) 를 벗어난 포인트에 신규한 폴리곤의 사이트 (site)를 추가하는 공정을 포함하는 것을 특징으로 하는 노광마스크 형성방법.

청구항 3

청구항 2 에 있어서,
상기 EPE 허용오차에 따라 신규한 폴리곤의 사이트의 숫자가 조절되는 것을 특징으로 하는 노광마스크 형성방법.

청구항 4

청구항 1 에 있어서,
상기 OPC 는 모델 베이스 OPC 인 것을 특징으로 하는 노광마스크 형성방법.

청구항 5

피식각층이 형성된 반도체기판상에 감광막을 도포하는 공정과,
청구항 1 의 보정된 노광마스크를 이용하여 상기 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하여 미세패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 형성방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

<5> 본 발명은 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법에 관한 것으로, 썸 사진을 이용하여 OPC (Optical Proximity Correction) 시뮬레이션 포인트(site)의 최적화된 위치에 대한 모델링을 통하여 최적화된

노광마스크를 제공하고 이를 이용하여 반도체소자를 형성하는 방법에 관한 것이다.

- <6> 일반적으로 반도체 칩에 집적된 소자 및 디자인 룰(design rule)이 작아짐 따라 현재의 리소그래피(lithography) 기술로는 원하는 회로의 형태를 웨이퍼에 그대로 구현하기 어렵게 되었다.
- <7> 해상 한계에서 패턴 왜곡 현상이 발생하고, 200nm 이상의 반도체 제조기술에서는 공정 장비 등으로 이 문제를 극복하였지만, 180nm 이하의 기술에서는 장비로 개선할 수 있는 부분의 한계에 이르고 있다.
- <8> 이러한 한계를 극복하기 위하여 개발된 OPC 는, OPC 시뮬레이션 모델(simulation model)을 이용하여 타겟(target)에 맞는 이미지가 구현되도록 패턴(pattern)을 보정하는 작업으로서, 레티클(reticle) 패턴 성능(fidelity)과 빛의 회절현상으로 인한 OPE, 레지스트(resist)와 식각 공정(etch process)에서 발생하는 바이어스(bias) 등을 미리 예측하여 레티클에 반영하는 기술이다.
- <9> 1970년대 초 설계 측면에서 접근하여 RET(Resolution Enhancement Technology)의 일환으로 OPE(optical proximity effect)를 보정하는 OPC(Optical Proximity Correction) 기술이 개발되었다.
- <10> 또한, 디바이스의 디자인 룰(Design rule)이 작아짐에 따라 OPC는 점점 유용하게 되고 있다.
- <11> 노광 장비에 사용되는 광원의 파장에 비하여 패턴의 상대적인 크기가 작아짐에 따라 나타나는 패턴 왜곡현상은, 디자인 룰(design rule)이 더욱 작아짐에 따라 더욱 심각해질 것으로 예상되고, OPC를 하지 않고는 성능, 수율(yield)을 기대하기 힘들게 한다.
- <12> 한편, OPC 를 수행하는 방법은 룰-베이스OPC(rule-based OPC)와 모델-베이스 OPC(model-based OPC)로 크게 나누어진다.
- <13> 룰-베이스 OPC (rule-based OPC) 는 실험과 경험으로 얻어진 다양한 패턴의 규칙을 마스크 설계에 반영하는 것으로, 상기 룰-베이스 OPC는 반복 계산을 하지 않으므로 대형 설계를 빠른 시간 내에 처리할 수 있는 반면 최적의 설계를 기대하기 어렵다는 단점이 있다.
- <14> 모델-베이스 OPC (model-based OPC) 는 리소그래피 시스템을 수학적 모델로 변환하여 전체 패턴의 형태와 크기를 보정하는 것으로, 만들어진 모델의 정확도가 높으면 웨이퍼(wafer)에 구현하고자 하는 패턴의 형태와 크기에 대한 시뮬레이션(simulation) 값과 실제측정값 간의 오차를 줄일 수가 있다.
- <15> 그러나 모델을 만들기 위해 공정이 안정화되어 있어야 하고, 진행되는 공정이 변경될 때는 OPC 모델의 확인 작업과 새로운 모델의 생성이 요구된다.
- <16> 또한, 로직 디바이스(logic device)는 반복되는 패턴보다 비 반복적인 패턴이 많아 모든 패턴을 하나의 모델로 맞추기가 어려운 것이 현실이다.
- <17> 따라서 현재는 룰-베이스 OPC와 모델-베이스 OPC를 함께 적용하는 하이브리드 OPC(hybrid OPC)가 이용되는 추세이다.
- <18> 이러한 하이브리드 OPC 는 마스크의 레이아웃을 보정하기 위한 타겟으로 EPE (edge placement error) 값이 0인 경우를 목표로 하는 시뮬레이션 포인트 (site) 를 이용하여 실시한다.
- <19> 시뮬레이션 포인트는 어떤 정해진 룰에 의해서 규칙적으로 배열되어 있거나 EPE 값이 큰 폴리곤(polygon)의 예지 부분에 독립적으로 이동시켜 위치하기도 한다.
- <20> 예를들면 하나의 세그먼트 (segment) 중앙에 하나의 시뮬레이션 포인트가 위치해 있을 경우는, 정확한 모델을 예측하기 위한 시뮬레이션 포인트의 수가 EPE 가 큰 지역(edge)에서 상대적으로 작아 실제 패턴과 상이할 수 있는 문제점이 있다. 또한, 일정한 간격으로 배열되어 위치한 그리드 베이스 (grid base) 를 사용하는 경우 불필요한 시뮬레이션 포인트가 너무 많아 OPC 시간을 지연시키는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

- <21> 본 발명은 SEM 이미지를 이용하여 시뮬레이션 포인트(site) 위치를 찾아 이를 모델링한 다음, OPC 하여 노광마스크를 형성하고 이를 이용하여 반도체소자를 형성하는 방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

- <22> 본 발명에 따른 노광마스크 형성방법은,

- <23> 노광마스크를 이용하여 반도체기판상에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 이용하여 기존 사이트를 중심으로 형성된 컨투어를 추출하는 공정과, 상기 컨투어를 이루는 EPE 값을 통하여 신규 사이트를 추가하는 공정과, 상기 신규 사이트가 적용된 모델을 셋업하는 공정과, 상기 모델을 이용하여 OPC 함으로써 보정된 노광마스크를 형성하는 공정을 포함하는 것과,
- <24> 상기 신규 사이트를 추출하는 공정은, 상기 감광막패턴의 썸 이미지를 이용하여 컨투어를 추출하는 공정과, 상기 컨투어로부터 EPE 값을 추출하는 공정과, 상기 EPE 값이 EPE 허용오차 (EPE tolerance) 를 벗어난 값의 범위를 세그먼트 스플릿 (segment split) 하는 공정과, 상기 EPE 허용오차 (EPE tolerance) 를 벗어난 포인트에 신규 사이트 (site) 를 추가하는 공정을 포함하는 것과,
- <25> 상기 EPE 허용오차에 따라 신규 사이트의 숫자가 조절되는 것과,
- <26> 상기 OPC 는 모델 베이스 OPC 인 것을 특징으로 한다.
- <27> 또한, 본 발명에 따른 반도체소자의 형성방법은,
- <28> 피식각층이 형성된 반도체기판상에 감광막을 도포하는 공정과, 본 발명에 따라 형성된 보정된 노광마스크를 이용하여 상기 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하여 미세패턴을 형성하는 공정을 포함하는 것을 특징으로 한다.
- <29> 이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 관하여 상세히 설명하면 다음과 같다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있으며, 여기에 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공된 것으로서, 명세서 전체에 걸쳐 동일하게 기술된 참조 번호들은 동일한 구성요소를 도시한다.
- <30> 도 1 내지 도 4 는 본 발명에 따른 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법을 도시한 것이다.
- <31> 도 1 은 본 발명에 따른 노광마스크를 OPC 하는 순서를 도시한 순서도이다.
- <32> 도 1 은 적절한 시뮬레이션 포인트(site) 위치를 찾아내는 모델링을 통하여 최적화된 OPC 를 실시하기 위해 SEM 이미지를 이용하여 폴리곤의 사이트로 적용할 수 있는 시뮬레이션 상의 위치를 찾아내는 방법을 도시한 것으로, 신규한 폴리곤의 사이트를 찾아내는 순서를 도시한 것이다.
- <33> 1. 최초 노광마스크를 이용하여 형성한 감광막패턴의 썸 이미지를 시뮬레이션 장비에 넣는다. (S100)
- <34> 2. 썸 이미지를 그대로 재현하는 컨투어를 추출하고 컨투어를 이루고 있는 각각의 EPE (edge placement error) 값을 통하여 시뮬레이션 포인트의 위치를 추출한다. (S200)
- <35> 3. 각각의 EPE 값을 신규한 폴리곤(polygon)의 사이트로 적용한다. (S300)
- <36> 4. 폴리곤의 사이트 위치와 갯수를 최적화하는 모델을 셋업한다. (S400)
- <37> 5. 최적화된 모델을 통하여 자동 OPC 를 실시한다. (모델 베이스 OPC) (S500)
- <38> 여기서, 최적화된 모델링의 핵심은 신규한 폴리곤의 사이트를 추출하는 것이다.
- <39> 도 2 내지 도 4 는 썸 이미지를 이용하여 포인트를 추출한 것으로, 도 2 는 타겟 이미지와 썸사진을 매치하여 도시한 평면사진이며, 도 3 은 도 2 ㉠ 부분의 컨투어를 추출한 것을 도시한 평면사진이며, 도 4 는 폴리곤 (polygon) 을 디섹션 하는 방법과 신규한 폴리곤의 사이트 추가 위치를 도시한 평면도이다.
- <40> 일반적으로, 자동 OPC 를 실시하는 경우 폴리곤의 사이트에서 EPE 가 0 를 목표로 OPC 하게 되어 있다.
- <41> 이러한 사이트 위치 갯수에 따라 그 OPC 정확도가 좌우되므로, 본 발명은 사이트의 위치 및 갯수를 결정하는 모델링을 통하여 OPC 정확도를 높이기 위하여,
- <42> EPE 값이 큰 값, 즉 EPE 값이 어느 정도의 범위를 벗어난 곳에는 세그먼트 (segment) 를 구성하여 신규한 폴리곤의 사이트를 추가함으로써 모델링하는 것이다.
- <43> 도 4는 설계된 레이아웃(1000) 상에 종래의 방법으로 일정한 물에 따라 형성된 폴리곤의 기준 사이트(300)를 연결하는 종래의 컨투어(2000)를 도시한다. 여기서, 폴리곤의 기준 사이트(300)은 컨투어(2000)와 설계된 레이아웃

아웃(1000)이 만나는 부분에 형성된 것으로서, 종래기술에 따라 형성된 것이다. 이때, 컨투어(2000)와 설계된 레이아웃(1000)이 많은 이격도를 보이므로 컨투어(2000)의 정확성이 저하됨을 알 수 있다. 후속 공정으로, 이를 극복하기 위하여 폴리곤의 기준 사이트(300) 사이에서 컨투어(2000)와 설계된 레이아웃(1000)의 이격도가 큰 부분, 즉 EPE 값이 가장 큰 부분에 신규한 폴리곤의 사이트(400)를 추가함으로써 컨투어의 정확성을 향상시킬 수 있도록 하는 것이다.

- <44> 그 다음, 설정된 기준값 즉, EPE 허용오차 (EPE tolerance) 를 벗어난 EPE 값의 범위를 세그먼트 스플릿 (segment split) 하고, 설계된 레이아웃(1000) 상의 하나의 세그먼트 안에서 가장 EPE 값이 큰 위치에 신규한 폴리곤의 사이트 (site)(400)를 추가한다.
- <45> 여기서, 하나의 세그먼트 안에서 가장 EPE 값이 큰 위치에 신규한 폴리곤의 사이트 (site)(400)를 추가하는 방법은 썸 이미지(200)를 통하여 얻어진 EPE 값이 큰 영역을 디섹션하여 추가하는 것이다.
- <46> 보다 상세하게 신규 폴리곤의 사이트 (site)(400)를 추가하는 방법을 설명하면 다음과 같다.
- <47> 1. 썸 이미지(200)를 삽입하여 설계된 타겟(100)과 매치(match)시킨다. (도 2 참조) (도 1 의 S100, 도 2 참조)
- <48> 2. 도 2 의 썸 이미지와 같은 컨투어를 추출한다. 이때, 추출된 컨투어는 도 3 과 같다. (도 1 의 S200, 도 2 및 도 3 참조)
- <49> 3. 컨투어가 이루어진 각각의 점들로부터 EPE 값을 추출하고, 설정된 기준값 즉, EPE 허용오차 (EPE tolerance) 를 벗어난 EPE 값을 가진 범위를 세그먼트 스플릿 (segment split) 한다. (도 1 의 S200, 도 4 참조)
- <50> 4. 하나의 세그먼트 안에서 가장 EPE 값이 큰 포인트, 즉 EPE 허용오차 (EPE tolerance) 를 벗어난 포인트에 신규한 폴리곤의 사이트 (site)(400)를 추가하여 최적의 모델을 형성한다. (도 4 참조) (도 1 의 S200, S300) 이때 신규한 폴리곤의 사이트(400)는 EPE 허용오차에 따라 그 숫자가 조절된다.
- <51> 여기서, 도 4 는 폴리곤을 디섹션 (dissection) 하는 방법과 사이트 추가 위치를 보여주고 있다.
- <52> 5. 4 의 단계에서 형성된 최적화된 모델, 즉 피팅 (fitting) 된 폴리곤의 사이트 모델을 이용하여 OPC 를 실시한다. 이때, OPC 는 최적의 모델을 이용한 OPC 이므로, 모델 베이스 OPC 라 할 수 있을 것이다.

발명의 효과


- <53> 이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 설계 방법은 OPC 공정을 적용하기 전에 오리지널 레이아웃을 수정함으로써, OPC 공정의 효율을 향상시키고 OPC 공정의 정확도를 향상시키고, 반도체 소자의 제조 공정 수율 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.
- <54> 아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구 범위에 속하는 것으로 보아야 할 것이다.

도면의 간단한 설명


- <1> 도 1 은 본 발명에 따른 노광마스크 형성방법을 도시한 순서도.
- <2> 도 2 는 썸 이미지와 타겟 이미지를 도시한 평면 사진.
- <3> 도 3 은 도 2 의 썸 이미지를 이용하여 형성한 것을 도시한 컨투어.
- <4> 도 4 는 본 발명에 따른 노광마스크 형성방법을 도시한 평면도.

도면


도면1



도면2



도면3



도면4

