

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5710460号
(P5710460)

(45) 発行日 平成27年4月30日 (2015. 4. 30)

(24) 登録日 平成27年3月13日 (2015. 3. 13)

(51) Int. Cl. F I
H04L 9/10 (2006.01) H04L 9/00 621Z

請求項の数 4 (全 30 頁)

(21) 出願番号	特願2011-275637 (P2011-275637)	(73) 特許権者	000003078 株式会社東芝 東京都港区芝浦一丁目1番1号
(22) 出願日	平成23年12月16日 (2011. 12. 16)	(74) 代理人	100089118 弁理士 酒井 宏明
(65) 公開番号	特開2013-126221 (P2013-126221A)	(74) 代理人	100112656 弁理士 宮田 英毅
(43) 公開日	平成25年6月24日 (2013. 6. 24)	(72) 発明者	駒野 雄一 東京都港区芝浦一丁目1番1号 株式会社東芝内
審査請求日	平成26年1月29日 (2014. 1. 29)	(72) 発明者	太田 和夫 東京都調布市調布ヶ丘1-5-1 国立大学法人 電気通信大学内

最終頁に続く

(54) 【発明の名称】 暗号化鍵生成装置およびプログラム

(57) 【特許請求の範囲】

【請求項1】

物理的複製困難関数により入力情報を変換して出力情報を出力する変換部と、
前記出力情報の中で複数のインデックス情報がそれぞれ指し示す位置の複数の情報を複数のパターン情報として記憶部に記憶させる記憶制御部と、
複数の前記インデックス情報に基づいて暗号化鍵を生成する生成部と、
前記出力情報と複数の前記パターン情報とをそれぞれ比較して、前記出力情報の中で複数の前記パターン情報と類似する情報が出現する複数の位置を検出する比較部と、
複数の前記パターン情報をマスク処理するマスク処理部と、を備え、
前記記憶制御部は、マスク処理された複数の前記パターン情報を前記記憶部に記憶させ

10

前記比較部は、マスク処理された複数の前記パターン情報をマスク処理された前記出力情報と比較する、または、マスク処理された複数の前記パターン情報をマスク処理前の複数の前記パターン情報に復元して前記出力情報と比較することで、前記出力情報の中で複数の前記パターン情報と類似する複数の情報が出現する複数の位置を検出し、

前記生成部は、前記比較部が検出した複数の位置を複数の前記インデックス情報として再現し、再現した複数の前記インデックス情報に基づいて前記暗号化鍵を再現することを特徴とする暗号化鍵生成装置。

【請求項2】

物理的複製困難関数により入力情報を変換して出力情報を出力する変換部と、

20

前記出力情報を、秘密情報が示す量だけ巡回シフトした情報をパターン情報として記憶部に記憶させる記憶制御部と、

前記秘密情報に基づいて暗号化鍵を生成する生成部と、

前記出力情報を巡回シフトしながら前記パターン情報と比較して、前記出力情報が前記パターン情報と類似するときの巡回シフト量を検出する比較部と、を備え、

前記生成部は、前記比較部が検出した巡回シフト量を前記秘密情報として再現し、再現した前記秘密情報に基づいて前記暗号化鍵を再現することを特徴とする暗号化鍵生成装置。

【請求項3】

コンピュータに、

物理的複製困難関数により入力情報を変換して出力情報を出力する機能と、

前記出力情報の中で複数のインデックス情報がそれぞれ指し示す位置の複数の情報を複数のパターン情報として、各パターン情報をマスク処理する機能と、

マスク処理された複数の前記パターン情報を記憶部に記憶させる機能と、

複数の前記インデックス情報に基づいて暗号化鍵を生成する機能と、

マスク処理された複数の前記パターン情報をマスク処理された前記出力情報と比較する、または、マスク処理された複数の前記パターン情報をマスク処理前の複数の前記パターン情報に復元して前記出力情報と比較することで、前記出力情報の中で複数の前記パターン情報と類似する複数の情報が出現する複数の位置を検出する機能と、

検出した複数の位置を複数の前記インデックス情報として再現し、再現した複数の前記インデックス情報に基づいて前記暗号化鍵を再現する機能と、を実現させることを特徴とするプログラム。

【請求項4】

コンピュータに、

物理的複製困難関数により入力情報を変換して出力情報を出力する機能と、

前記出力情報を、秘密情報が示す量だけ巡回シフトした情報をパターン情報として記憶部に記憶させる機能と、

前記秘密情報に基づいて暗号化鍵を生成する機能と、

前記出力情報を巡回シフトしながら前記パターン情報と比較して、前記出力情報が前記パターン情報と類似するときの巡回シフト量を検出する機能と、

検出した巡回シフト量を前記秘密情報として再現し、再現した前記秘密情報に基づいて前記暗号化鍵を再現する機能と、を実現させることを特徴とするプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施の形態は、暗号化鍵生成装置およびプログラムに関する。

【背景技術】

【0002】

暗号プロトコルは、暗号化鍵や認証鍵（以下では、これらを暗号化鍵と総称する。）を利用して、守秘や認証などの機能を実現する。暗号プロトコルは、秘密裏に生成された暗号化鍵を利用する必要がある。暗号化鍵の秘匿性を高める方法として、物理的複製困難関数（PUF：Physically Unclonable Function）を利用して暗号化鍵を生成する方法が知られている。

【0003】

物理的複製困難関数は、同一の入力からデバイス固有の値を出力する関数である。物理的困難関数を利用して生成された暗号化鍵は、外部のデバイスで複製することが困難になるため、鍵生成や認証における要素技術として注目を集めている。物理的複製困難関数を用いて暗号化鍵を生成する場合でも、効率良く暗号化鍵を生成できるようにすることが求められる。

【先行技術文献】

10

20

30

40

50

【非特許文献】

【0004】

【非特許文献1】Zdenek (Sid) Paral and Srinivas Devadas, “Reliable and Efficient PUF-Based Key Generation Using Pattern Matching”, 2011 IEEE International Symposium on Hardware-Oriented Security and Trust (HOST 2011)

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、物理的複製困難関数を用いて効率良く暗号化鍵を生成することができる暗号化鍵生成装置およびプログラムを提供することである。

【課題を解決するための手段】

【0006】

実施形態の暗号化鍵生成装置は、変換部と、記憶制御部と、生成部と、比較部と、マスク処理部と、を備える。前記変換部は、物理的複製困難関数により入力情報を変換して出力情報を出力する。前記記憶制御部は、前記出力情報の中で複数のインデックス情報がそれぞれ指し示す位置の複数の情報を複数のパターン情報として記憶部に記憶させる。前記生成部は、複数の前記インデックス情報に基づいて暗号化鍵を生成する。前記比較部は、前記出力情報と複数の前記パターン情報とをそれぞれ比較して、前記出力情報の中で複数の前記パターン情報と類似する情報が出現する複数の位置を検出する。前記マスク処理部は、複数の前記パターン情報をマスク処理する。また、前記記憶制御部は、マスク処理された複数の前記パターン情報を前記記憶部に記憶させ、前記比較部は、マスク処理された複数の前記パターン情報をマスク処理された前記出力情報と比較する、または、マスク処理された複数の前記パターン情報をマスク処理前の複数の前記パターン情報に復元して前記出力情報と比較することで、前記出力情報の中で複数の前記パターン情報と類似する複数の情報が出現する複数の位置を検出し、前記生成部は、前記比較部が検出した複数の位置を複数の前記インデックス情報として再現し、再現した複数の前記インデックス情報に基づいて前記暗号化鍵を再現する。

【図面の簡単な説明】

【0007】

【図1】第1実施形態の暗号化鍵生成装置の機能ブロック図。

【図2】第1実施形態の暗号化鍵設定の処理の流れを示すフローチャート。

【図3】第1実施形態の暗号化鍵再現の処理の流れを示すフローチャート。

【図4】第1実施例の暗号化鍵生成装置のブロック図。

【図5】第1実施例の暗号化鍵設定の処理の流れを示すフローチャート。

【図6】第1実施例の暗号化鍵再現の処理の流れを示すフローチャート。

【図7】第2実施形態の暗号化鍵生成装置の機能ブロック図。

【図8】第2実施形態の暗号化鍵設定の処理の流れを示すフローチャート。

【図9】第2実施形態の暗号化鍵再現の処理の流れを示すフローチャート。

【図10】第2実施例の暗号化鍵生成装置のブロック図。

【図11】第2実施例の暗号化鍵設定の処理の流れを示すフローチャート。

【図12】第2実施例の暗号化鍵再現の処理の流れを示すフローチャート。

【発明を実施するための形態】

【0008】

実施形態の暗号化鍵生成装置は、暗号化鍵設定と、暗号化鍵再現の2つの処理を実行する機能を持つ。暗号化鍵設定は、暗号化鍵を最初に生成する処理であり、暗号化鍵再現は、暗号化鍵が必要となるときに、暗号化鍵設定において生成した暗号化鍵を再現する処理である。つまり、オリジナルの暗号化鍵を生成することが暗号化鍵設定であり、オリジナルの暗号化鍵と同じ暗号化鍵を生成することが暗号化鍵再現である。暗号化鍵生成は、暗号化鍵設定と暗号化鍵再現の双方を含む概念である。

10

20

30

40

50

【 0 0 0 9 】

(第1実施形態)

< 概要 >

まず、第1実施形態の暗号化鍵生成装置の概要を説明する。第1実施形態の暗号化鍵生成装置は、暗号化鍵設定において、情報の位置を示すインデックス情報を用いて暗号化鍵を生成し、暗号化鍵に用いたインデックス情報が示す位置のPUFの出力をパターン情報として記憶する。また、第1実施形態の暗号化鍵生成装置は、暗号化鍵再現において、記憶したパターン情報と類似するPUFの出力の位置を探索(パターン照合)することで、暗号化鍵設定で暗号化鍵の生成に用いたインデックス情報を再現し、暗号化鍵を再現する。

10

【 0 0 1 0 】

暗号化鍵の生成に用いるインデックス情報は情報量が小さいため、多くのインデックス情報を組み合わせて一つの暗号化鍵を生成する必要がある。そこで、第1実施形態の暗号化鍵生成装置は、ラウンド処理の繰り返しにより一つの暗号化鍵を生成する。このとき、第1実施形態の暗号化鍵生成装置は、PUFの出力を効率よく利用してラウンド処理の回数を少なくできるようにするために、一つのラウンドで複数のインデックス情報を扱う。

【 0 0 1 1 】

また、一つのラウンドにおけるPUFの出力の中で複数のインデックス情報が示す位置の複数のパターン情報をそのまま記憶すると、情報に重なりが生じてインデックス情報の相互関係が推測される虞がある。そこで、第1実施形態の暗号化鍵生成装置では、マスク生成関数(MGF: Mask Generation Function)を利用して、記憶するパターン情報ごとに異なるデータ(マスク情報)を加算することで、暗号化鍵の生成に用いたインデックス情報の秘匿性を高める。

20

【 0 0 1 2 】

< 構成 >

次に、図1を参照して、第1実施形態の暗号化鍵生成装置の概略構成を説明する。図1は、第1実施形態の暗号化鍵生成装置100の機能的な構成を示す機能ブロック図である。

【 0 0 1 3 】

図1に示すように、本実施形態の暗号化鍵生成装置100は、通信部101、記憶部102、PUF入力生成部103、PUF104、PUF出力一時記憶部105、インデックス情報生成部106、MGF107、マスク処理部108、比較部109、および鍵生成部110を備える。

30

【 0 0 1 4 】

通信部101は、暗号化鍵生成装置100と外部システムとの間の通信を行うインターフェースである。

【 0 0 1 5 】

記憶部102は、暗号化鍵設定において、マスク処理部108が生成する後述の変形パターン情報を記憶するメモリである。記憶部102は、例えば、RAM、EEPROM(登録商標)などで構成される。なお、記憶部102は、暗号化鍵生成装置100の外部にあってもよい。記憶部102が暗号化鍵生成装置100の外部にある場合、暗号化鍵生成装置100の各部は、記憶部102に対するデータの書き込みや読み出しを、通信部101を介して行う。

40

【 0 0 1 6 】

PUF入力生成部103は、予め定められた初期値 $I_{\{0,1\}}$ あるいはインデックス情報生成部106が出力するインデックス情報 $I_{\{r,j\}}$ に基づき、PUF104へ入力するPUF入力情報を生成する。例えば、PUF入力生成部103は、PUF入力情報が所定の長さとなるように、初期値 $I_{\{0,1\}}$ あるいはインデックス情報 $I_{\{r,j\}}$ に対して予め定められたデータを連結して、PUF入力情報を生成する。また、PUF入力生成部103は、初期値 $I_{\{0,1\}}$ あるいはインデックス情報 $I_{\{r,$

50

j }をハッシュ関数などに入力して、PUF入力情報を生成するようにしてもよい。また、PUF入力生成部103に入力される情報が複数ある場合には、PUF入力生成部103は、それら入力情報を連結したり、ビット演算あるいは算術演算することで、PUF入力情報を生成するようにしてもよい。PUF入力生成部103は、初期値 $I_{\{0, 1\}}$ あるいはインデックス情報 $I_{\{r, j\}}$ に加えて、後述するラウンド番号 r 、PUF104が出力するビットの番号 cn 、あるいは回路動作時のクロックサイクル番号(記載は省略する。)などを入力してもよい。

【0017】

PUF104は、物理的複製困難関数である。物理的複製困難関数は、あるデバイスに搭載されると、同一の入力からそのデバイス固有の値を出力する関数である。非特許文献1において開示される暗号化鍵生成装置は、複数のPUFの出力を排他的論理和演算して得られる値を利用する。以降の説明では、PUF104は、このような複数のPUFとそれらの出力を排他的論理和演算して値を出力する回路や、複数のPUFとそれら出力をビット演算あるいは算術演算して値を出力する回路を用いてもよい。PUF104は、各ラウンドにおいて、PUF入力生成部103が生成したPUF入力情報を入力し、 $L+W-1$ ビットのPUF出力情報を出力する。

【0018】

PUF出力一時記憶部105は、各ラウンドにおいてPUF104が出力するPUF出力情報を一時的に記憶する。本実施形態の暗号化鍵生成装置100は、各ラウンドにおいて、 $L+W-1$ ビットのPUF出力情報のうち W ビットのデータをパターン情報として利用する。本実施形態においては、PUF出力一時記憶部105は、例えば、 $L+W-1$ ビットのレジスタで構成される。このとき、PUF出力一時記憶部105は、当該ラウンドでPUF104が出力する $L+W-1$ ビットのPUF出力情報を保持し、後述するマスク処理部108は、PUF出力一時記憶部105が記憶する $L+W-1$ ビットのPUF出力情報のうち、 W ビットのデータを利用する。あるいは、後述する第1実施例のように、PUF出力一時記憶部105は、 W ビットのシフトレジスタで構成され、PUF104が1ビット出力するごとに、記憶する中で最も古い1ビットを破棄する構成であってもよい。

【0019】

インデックス情報生成部106は、各ラウンドにおいて、1から L の間で、 $N_{\{r\}}$ 個($1 \leq N_{\{r\}}, r$ はラウンド番号)のインデックス情報 $I_{\{r, 1\}}, \dots, I_{\{r, N_{\{r\}}\}}$ を生成する。各インデックス情報 $I_{\{r, j\}}$ ($1 \leq j \leq N_{\{r\}}$)は、1から L の間でランダムに選ばれてもよいし、任意の j と k について、インデックス情報 $I_{\{r, j\}}$ とインデックス情報 $I_{\{r, k\}}$ とが W 以上離れるように選ばれてもよい。また、各インデックス情報 $I_{\{r, j\}}$ は、通信部101により暗号化鍵生成装置100の外部から受け付けるなどして、予め定められた値を用いてもよい。各インデックス情報 $I_{\{r, j\}}$ を外部から受け付ける場合には、暗号化鍵生成装置100はインデックス情報生成部106を備えていなくてもよい。インデックス情報 $I_{\{r, j\}}$ は、PUF出力情報の中のパターン情報の位置を指し示す情報である。本実施形態では、インデックス情報 $I_{\{r, j\}}$ がPUF出力情報の中のパターン情報の先頭位置を指し示すものとして説明するが、パターン情報の先頭位置に限らず、予め定めた所定の位置を指し示すものであってもよい。

【0020】

MGF107は、予め定められた初期値 $I_{\{0, 1\}}$ あるいはインデックス情報生成部106が出力するインデックス情報 $I_{\{r, j\}}$ に基づき、パターン情報に対して加算するマスク情報を生成するマスク生成関数(Mask Generation Function)である。本実施形態にかかる暗号化鍵生成装置100は、各ラウンドにおいて、 $N_{\{r\}}$ 個のマスク情報 $M_{\{r, 1\}}, \dots, M_{\{r, N_{\{r\}}\}}$ を利用する。ハードウェア実装において複数のマスク情報を並行して生成するためには、暗号化鍵生成装置100の中に複数のMGF107が存在してもよい(図1では一つのMGF107のみを図示している。)。あるいは、一つのMGF107を $N_{\{r\}}$ 回利用して、 $N_{\{r\}}$ 個のマスク情報 $M_{\{r, 1\}}$

10

20

30

40

50

, . . . , $M_{\{r, N_r\}}$ を生成してもよい。また、MGF107は、PUF入力生成部103と一部あるいはすべて同一の処理を行うものであってもよい。MGF107がPUF入力生成部103と同一の処理を行う場合、PUF入力生成部103とMGF107は、同一の処理を行う部分について、単一の装置を用いた構成であってもよい(すべて同一の処理である場合には、PUF入力生成部103とMGF107を単一の装置で構成できる。)。MGF107は、初期値 $I_{\{0, 1\}}$ あるいはインデックス情報 $I_{\{r, j\}}$ に加えて、ラウンド番号 r や1から N_r の間の番号などを入力してもよい。

【0021】

マスク処理部108は、PUF出力一時記憶部105が記憶する $L+W-1$ ビットのPUF出力情報の出力のうち、インデックス情報 $I_{\{r, j\}}$ で示される位置から W ビットのデータであるパターン情報 $Y_{\{r, j\}}$ に対して、MGF107が生成するマスク情報 $M_{\{r, j\}}$ を加算して、変形パターン情報 $Z_{\{r, j\}}$ を生成する。例えば、マスク情報 $M_{\{r, j\}}$ が W ビットの場合には、マスク処理部108は、パターン情報 $Y_{\{r, j\}}$ とマスク情報 $M_{\{r, j\}}$ との排他的論理和により、変形パターン情報 $Z_{\{r, j\}}$ を生成することができる。また、マスク処理部108は、パターン情報 $Y_{\{r, j\}}$ とマスク情報 $M_{\{r, j\}}$ とから、予め定められた規則に従って変形パターン情報 $Z_{\{r, j\}}$ を生成するようにしてもよい。ハードウェア実装において複数のマスク処理を並行して実行するためには、暗号化鍵生成装置100の中に複数のマスク処理部108が存在してもよい(図1では一つのマスク処理部108のみを図示している。)。あるいは、一つのマスク処理部108を N_r 回利用して、 N_r 個の変形パターン情報 $Z_{\{r, 1\}}, \dots, Z_{\{r, N_r\}}$ を生成してもよい。

【0022】

比較部109は、暗号化鍵再現において、PUF出力一時記憶部105が記憶するPUF出力情報のうちの W ビットのデータに対してMGF107が生成するマスク情報 $M_{\{r, j\}}$ を加算したデータ(以下、参照情報という。)と、記憶部102が記憶する変形パターン情報 $Z_{\{r, j\}}$ とが、類似のデータであるか否かを判定する。類似のデータであるか否かの判定は、例えば、比較対象となる二つのデータのハミング距離(異なるビットの数)が予め定められた閾値 T 以下であるか否かで判定する。あるいは、二つのデータが所定の長さの同一の部分系列を含むか否かで判定するなど、別の方法で判定してもよい。ハードウェア実装において複数の判定処理を並行して実行するためには、暗号化鍵生成装置100の中に複数の比較部109が存在してもよい(図1では一つの比較部109のみを図示している。)。あるいは、一つの比較部109を N_r 回利用して、それぞれの判定処理を行ってもよい。

【0023】

鍵生成部110は、 $N_1 + \dots + N_R$ 個のインデックス情報の集合 $\{I_{\{r, j\}}\}_{\{r, j\}}$ を用いて、暗号化鍵を生成する。例えば、鍵生成部110は、集合 $\{I_{\{r, j\}}\}_{\{r, j\}}$ に含まれるインデックス情報 $I_{\{r, j\}}$ をすべて連結して暗号化鍵を生成するようにしてもよいし、集合 $\{I_{\{r, j\}}\}_{\{r, j\}}$ に含まれるインデックス情報 $I_{\{r, j\}}$ をビット演算あるいは算術演算して暗号化鍵を生成するようにしてもよい。

【0024】

ここで、本実施形態で用いる定数を表す記号について説明する。 L は、インデックス情報生成部106が生成するインデックス情報 $I_{\{r, j\}}$ の最大値を表す。 W は、PUF104が出力するPUF出力情報のうち、パターン情報 $Y_{\{r, j\}}$ として利用するデータのビット長を表す。 N_r は、第 r ラウンドにおいて、インデックス情報生成部106が生成するインデックス情報 $I_{\{r, j\}}$ の個数を表す。 N_r はラウンドごとに異なってもよいし、同一でもよい。 R は、暗号化鍵生成および暗号化鍵再現において実行されるラウンドの総数を表す。 $I_{\{0, 1\}}$ は、PUF入力生成部103に入力するデータの初期値を表す。

【0025】

10

20

30

40

50

本実施形態の暗号化鍵生成装置100は、例えば、CPUなどの演算装置、ROMやRAMなどの記憶装置、HDD、CDドライブ装置などの外部記憶装置、通信装置などを備えた、通常のコンピュータを利用したハードウェア構成を採用することができる。そして、コンピュータによって実行されるプログラムにより、上記のハードウェア資源を利用して、通信部101、記憶部102、PUF入力生成部103、PUF104、PUF出力一時記憶部105、インデックス情報生成部106、MGF107、マスク処理部108、比較部109、および鍵生成部110の各機能構成を実現することができる。

【0026】

<暗号化鍵設定>

次に、図2を参照して、第1実施形態の暗号化鍵生成装置100が実行する暗号化鍵設定の処理について説明する。図2は、暗号化鍵生成装置100による暗号化鍵設定の一連の処理の流れを示すフローチャートである。

10

【0027】

図2のフローチャートで示す暗号化鍵設定の処理は、暗号化鍵生成装置100が暗号化鍵設定開始の命令を受け付けることで開始される。暗号化鍵生成装置100は、暗号化鍵設定開始の命令を受け付けると、ラウンド番号 r を1で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

【0028】

インデックス情報生成部106は、 N_r 個のインデックス情報 $I_{\{r, 1\}}, \dots, I_{\{r, N_r\}}$ を生成する(ステップS101)。ステップS101の処理は、後述するステップS104において、PUF出力一時記憶部105が、PUF104が出力する第 r ラウンドにおけるPUF出力情報の $W - 1$ ビット目を記憶するまでに行われていけばよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

20

【0029】

PUF入力生成部103は、予め定められた初期値あるいはステップS101でインデックス情報生成部106が生成したインデックス情報 $\{I_{\{i, j\}}\}_{0 \leq i < r, 1 \leq j \leq N_r}$ を入力として、PUF104が第 r ラウンドの c_n ビット目を出力するためのPUF入力情報 $X_{\{r, c_n\}}$ を生成する(ステップS102)。ステップS102の処理は、後述するステップS104において、PUF入力情報 $X_{\{r, c_n\}}$ がPUF104に入力されるまでに行われていけばよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

30

【0030】

MGF107は、 $j = 1, \dots, N_r$ について、予め定められた初期値あるいはステップS101でインデックス情報生成部106が生成したインデックス情報 $\{I_{\{i, j\}}\}_{0 \leq i < r, 1 \leq j \leq N_r}$ と r と j を入力として、マスク情報 $M_{\{r, j\}}$ を生成する(ステップS103)。ステップS103の処理は、後述するステップS105において、マスク処理部108が変形パターン情報を生成するまでに行われていけばよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

【0031】

PUF出力一時記憶部105は、ステップS102でPUF入力生成部103が生成したPUF入力情報 $X_{\{r, c_n\}}$ を入力としてPUF104が出力する $L + W - 1$ ビットのPUF出力情報を記憶する(ステップS104)。

40

【0032】

PUF出力一時記憶部105がPUF出力情報を記憶すると、暗号化鍵生成装置100は、 $j = 1, \dots, N_r$ について、PUF出力一時記憶部105が記憶する第 r ラウンドにおけるPUF出力情報の第 $I_{\{r, j\}}$ ビット目から第 $I_{\{r, j\}} + W - 1$ ビット目に対して、以下のステップS105~ステップS107の処理を繰り返し実行する。

【0033】

PUF出力一時記憶部105が第 r ラウンドにおけるPUF出力情報の第 $I_{\{r, j\}}$

50

ビット目から第 $I_{\{r, j\}} + W - 1$ ビット目を記憶していると仮定する (j とは異なる j' で $I_{\{r, j\}} = I_{\{r, j'\}}$ となることであってもよい)。マスク処理部 108 は、例えば、ステップ S104 で PUF 出力一時記憶部 105 が記憶した PUF 出力情報のうちの W ビットのデータと、ステップ S103 で MGF107 が生成したマスク情報 $M_{\{r, j\}}$ との排他的論理和により、変形パターン情報 $Z_{\{r, j\}}$ を生成する (ステップ S105)。

【0034】

記憶部 102 は、ステップ S105 でマスク処理部 108 が生成した変形パターン情報 $Z_{\{r, j\}}$ を記憶する (ステップ S106)。

【0035】

記憶部 102 に変形パターン情報 $Z_{\{r, j\}}$ が記憶されると、暗号化鍵生成装置 100 は、 $j < N_r$ であるか否かを判定する (ステップ S107)。ここで、 $j < N_r$ であるならば (ステップ S107: Yes)、暗号化鍵生成装置 100 は、 j を $j + 1$ に置き換えて、ステップ S105 に戻って以降の処理を繰り返す。一方、 $j = N_r$ であるならば (ステップ S107: No)、暗号化鍵生成装置 100 は、 $r < R$ であるか否かを判定する (ステップ S108)。ここで、 $r < R$ であるならば (ステップ S108: Yes)、暗号化鍵生成装置 100 は、 r を $r + 1$ に置き換えて、ステップ S101 に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば (ステップ S108: No)、ステップ S109 に進む。

【0036】

鍵生成部 110 は、例えば、各ラウンドにおいてインデックス情報生成部 106 が生成した $N_1 + \dots + N_R$ 個のインデックス情報からなる集合 $\{I_{\{i, j\}}\}_{\{0 \leq i < R, 1 \leq j \leq N_i\}}$ に含まれる各インデックス情報 $I_{\{i, j\}}$ を連結して、暗号化鍵を生成する (ステップ S109)。

【0037】

< 暗号化鍵再現 >

次に、図 3 を参照して、第 1 実施形態の暗号化鍵生成装置 100 が実行する暗号化鍵再現の処理について説明する。暗号化鍵再現の処理は、上述の暗号化鍵設定の処理が終わった後、暗号プロトコルが暗号化鍵を必要とするときに実行される。図 3 は、暗号化鍵生成装置 100 による暗号化鍵再現の一連の処理の流れを示すフローチャートである。

【0038】

図 3 のフローチャートで示す暗号化鍵再現の処理は、暗号化鍵生成装置 100 が暗号化鍵再現開始の命令を受け付けることで開始される。暗号化鍵生成装置 100 は、暗号化鍵再現開始の命令を受け付けると、ラウンド番号 r を 1 で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

【0039】

PUF 入力生成部 103 は、予め定められた初期値あるいは前回のラウンド処理で再現されたインデックス情報 $\{I_{\{i, j\}}\}_{\{0 \leq i < r, 1 \leq j \leq N_r\}}$ を入力として、PUF104 が第 r ラウンドの cn ビット目を出力するための PUF 入力情報 $X_{\{r, cn\}}$ を生成する (ステップ S201)。ステップ S201 の処理は、後述するステップ S203 において、PUF 入力情報 $X_{\{r, cn\}}$ が PUF104 に入力されるまでに行われていればよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

【0040】

MGF107 は、 $j = 1, \dots, N_r$ について、予め定められた初期値あるいは前回のラウンド処理で再現されたインデックス情報 $\{I_{\{i, j\}}\}_{\{0 \leq i < r, 1 \leq j \leq N_r\}}$ と r と j を入力として、マスク情報 $M_{\{r, j\}}$ を生成する (ステップ S202)。ステップ S202 の処理は、後述するステップ S204 において、マスク処理部 108 がパターン照合の対象となる参照情報を生成するまでに行われていればよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

10

20

30

40

50

【 0 0 4 1 】

P U F出力一時記憶部 1 0 5 は、ステップ S 2 0 1 で P U F入力生成部 1 0 3 が生成した P U F入力情報 $X_{\{r, cn\}}$ を入力として P U F 1 0 4 が出力する P U F出力情報を記憶する (ステップ S 2 0 3)。

【 0 0 4 2 】

P U F出力一時記憶部 1 0 5 が P U F出力情報を記憶すると、暗号化鍵生成装置 1 0 0 は、 $k = 1, \dots, L$ について、P U F出力一時記憶部 1 0 5 が記憶する第 k ビット目から第 $k + W - 1$ ビット目に対して、以下のステップ S 2 0 4 ~ ステップ S 2 0 8 の処理を繰り返し実行する。また、暗号化鍵生成装置 1 0 0 は、 $j = 1, \dots, N_r$ について、以下のステップ S 2 0 4 ~ ステップ S 2 0 7 の処理を繰り返し実行する。

10

【 0 0 4 3 】

マスク処理部 1 0 8 は、例えば、P U F出力一時記憶部 1 0 5 が記憶する第 r ラウンドにおける P U F出力情報の第 k ビット目から第 $k + W - 1$ ビット目までの W ビットのデータと、ステップ S 2 0 2 で M G F 1 0 7 が生成したマスク情報 $M_{\{r, j\}}$ との排他的論理和により、参照情報を生成する (ステップ S 2 0 4)。

【 0 0 4 4 】

比較部 1 0 9 は、ステップ S 2 0 4 でマスク処理部 1 0 8 が生成した参照情報と、記憶部 1 0 2 が記憶する変形パターン情報 $Z_{\{r, j\}}$ とが類似データであるか否かを判定する (ステップ S 2 0 5)。なお、ここでは、P U F出力情報の W ビットのデータにマスク情報を加算した参照情報と、記憶部 1 0 2 が記憶する変形パターン情報とを比較して、これら二つのデータが類似データであるか否かを判定しているが、記憶部 1 0 2 が記憶する変形パターン情報にマスク情報を加算してパターン情報を再現し、マスク情報を加算しない P U F出力情報の W ビットのデータと、再現したパターン情報とを比較して、これら二つのデータが類似のデータであるか否かを判定するようにしてもよい。

20

【 0 0 4 5 】

比較部 1 0 9 が二つのデータを類似データであると判定した場合 (ステップ S 2 0 5 : Y e s)、暗号化鍵生成装置 1 0 0 は、 $I_{\{r, j\}} = k$ としてインデックス情報 $I_{\{r, j\}}$ を再現する (ステップ S 2 0 6)。つまり、記憶部 1 0 2 が記憶する変形パターン情報 $Z_{\{r, j\}}$ に類似すると判定された参照情報の P U F出力情報における開始位置 k を、インデックス情報 $I_{\{r, j\}}$ として再現する。なお、同一の k において、複数の j, j' について、 $I_{\{r, j\}} = I_{\{r, j'\}} = k$ として、複数のインデックス情報が再現されるようにしてもよい。比較部 1 0 9 が二つのデータを類似データではない判定した場合には (ステップ S 2 0 5 : N o)、ステップ S 2 0 6 の処理はスキップする。

30

【 0 0 4 6 】

その後、暗号化鍵生成装置 1 0 0 は、 $j < N_r$ であるか否かを判定する (ステップ S 2 0 7)。ここで、 $j < N_r$ であるならば (ステップ S 2 0 7 : Y e s)、暗号化鍵生成装置 1 0 0 は、 j を $j + 1$ に置き換えて、ステップ S 2 0 4 に戻って以降の処理を繰り返す。一方、 $j = N_r$ であるならば (ステップ S 2 0 7 : N o)、暗号化鍵生成装置 1 0 0 は、 $k < L$ であるか否かを判定する (ステップ S 2 0 8)。ここで、 $k < L$ であるならば (ステップ S 2 0 8 : Y e s)、 k を $k + 1$ に置き換えて、ステップ S 2 0 4 に戻って以降の処理を繰り返す。なお、 $k = 1, \dots, L$ について、ステップ S 2 0 4 ~ ステップ S 2 0 8 の処理を繰り返しても再現できないインデックス情報 $I_{\{r, j\}}$ が存在する場合には、暗号化鍵生成装置 1 0 0 は、処理を停止するようにしてもよいし、再現できないインデックス情報 $I_{\{r, j\}}$ に予め定められた値あるいはランダムな値を設定してもよい。

40

【 0 0 4 7 】

ステップ S 2 0 8 の判定の結果が $k = L$ であるならば (ステップ S 2 0 8 : N o)、暗号化鍵生成装置 1 0 0 は、 $r < R$ であるか否かを判定する (ステップ S 2 0 9)。ここで、 $r < R$ であるならば (ステップ S 2 0 9 : Y e s)、暗号化鍵生成装置 1 0 0 は、 r を

50

$r + 1$ に置き換えて、ステップS201に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば(ステップS209:No)、ステップS210に進む。

【0048】

鍵生成部110は、例えば、各ラウンドにおいて再現した $N_1 + \dots + N_R$ 個のインデックス情報 $\{I_i, j\}_{0 \leq i < R, 1 \leq j < N_i}$ を連結して、暗号化鍵を生成する(ステップS210)。なお、鍵生成部110は、インデックス情報 $\{I_i, j\}_{0 \leq i < R, 1 \leq j < N_i}$ の代わりに、PUF入力情報 $\{X_{r, cn}\}_{1 \leq r < R}$ を連結して暗号化鍵を生成してもよい。あるいは、鍵生成部110は、インデックス情報 $\{I_i, j\}_{0 \leq i < R, 1 \leq j < N_i}$ に加えて、PUF入力情報 $\{X_{r, cn}\}_{1 \leq r < R}$ を連結して暗号化鍵を生成してもよい。また、鍵生成部110は、連結した値を暗号化鍵として用いてもよいし、連結した値をハッシュ関数などに入力し、得られた値を暗号化鍵として用いてもよい。

10

【0049】

なお、本実施形態の暗号化鍵生成装置100は、暗号化鍵の生成に用いたインデックス情報の秘匿性を高めるために、PUF出力情報のうちのインデックス情報が指し示す位置から $W - 1$ ビットのデータであるパターン情報に対してマスク情報を加算して変形パターン情報を生成し、この変形パターン情報を記憶部102に記憶するようにしている。しかし、処理の高速化を優先する場合には、暗号化鍵生成装置100は、パターン情報そのものを記憶部102に記憶するようにしてもよい。この場合、暗号化鍵生成装置100は、MGF107およびマスク処理部108を備えない構成となる。また、暗号化鍵設定の処理では、図2に示したフローチャートのステップS103およびステップS105の処理を実施せず、ステップS106において、PUF出力一時記憶部105が記憶している第 r ラウンドにおけるPUF出力情報の第 I_i, j ビット目から第 $I_i, j + W - 1$ ビット目までの W ビットのデータを、パターン情報として記憶部102に記憶する。そして、暗号化鍵再現の処理では、図3に示したフローチャートのステップS202およびステップS204の処理を実施せず、ステップS205において、比較部109が、PUF出力一時記憶部105が記憶している第 r ラウンドにおけるPUF出力情報の第 k ビット目から第 $k + W - 1$ ビット目までの W ビットのデータと、記憶部102が記憶するパターン情報とが類似データであるか否かを判定する。

20

【0050】

また、本実施形態の暗号化鍵生成装置100では、PUF入力生成部103が、インデックス情報 I_i, j に基づいて、PUF104に入力するPUF入力情報 $X_{r, cn}$ を生成するようにしている。しかし、PUF入力生成部103は、例えばPUF104への起動信号など、インデックス情報 I_i, j に依存しない固定値を、PUF入力情報として生成するようにしてもよい。

30

【0051】

また、本実施形態の暗号化鍵生成装置100では、PUF104が、各ラウンドにおいて $L + W - 1$ ビットのPUF出力情報を出力するようにしている。しかし、PUF104が $L + W - 1$ ビットを超えるPUF出力情報を出力し、各ラウンドでそのPUF出力情報の一部を利用する構成であってもよい。例えば、PUF104に対して固定値のPUF入力情報が入力され、PUF104が $R \times (L + W - 1)$ ビットのPUF出力情報を出力するようにしてもよい。この場合には、第 i ラウンドでは、PUF出力一時記憶部105がPUF出力情報のうち $(i - 1) \times (L + W)$ ビット目から $L + W - 1$ ビットのデータを記憶し、以降の処理を実施する構成とすることができる。

40

【0052】

<実施形態の効果>

第1実施形態の効果の説明するにあたり、まず、非特許文献1が開示する暗号化鍵の生成方法を概説する。非特許文献1が開示する暗号化鍵の生成方法では、一つのラウンドにおいて一つのインデックス情報のみを扱う。すなわち、非特許文献1が開示する暗号化鍵の生成方法では、暗号化鍵設定において、第 i ラウンドで一つのインデックス情報 I_i

50

を選び、第 i ラウンドにおける PUF 出力情報のうち、第 I_i ビットから W ビットのデータを記憶部に記憶する。また、非特許文献 1 が開示する暗号化鍵の生成方法では、暗号化鍵再現において、第 i ラウンドにおける PUF 出力情報のうち、記憶部が記憶する W ビットのデータと類似の箇所を探索して、インデックス情報 I_i を再現する。

【 0 0 5 3 】

このように、非特許文献 1 が開示する暗号化鍵の生成方法では、一つのラウンドにおいて一つのインデックス情報のみを扱うため、所定の長さの暗号化鍵を生成するために必要なインデックス情報 I_i の数と同じ回数だけラウンド処理を繰り返す必要があり、暗号化鍵に十分な情報量を持たせるために必要となるラウンド処理の回数が多くなるという問題があった。例えば、非特許文献 1 が開示する暗号化鍵の生成方法では、128 ビットの暗号化鍵を生成するために、各ラウンドで 10 ビットのインデックス情報 I_i を利用し、ラウンド処理を 16 回繰り返す必要があった。

10

【 0 0 5 4 】

これに対して、第 1 実施形態の暗号化鍵生成装置 100 によれば、一つのラウンドで複数のインデックス情報 $I_{\{i, j\}}$ を生成あるいは再現できるため、所定の長さの暗号化鍵を生成するために必要なラウンド処理の回数が、非特許文献 1 が開示する暗号化鍵の生成方法よりも少なくなる。例えば、本実施形態の暗号化鍵生成装置 100 では、128 ビットの暗号化鍵を生成するにあたり、各ラウンドで 10 ビットのインデックス情報 $I_{\{i, j\}}$ を 4 つずつ利用すれば、4 回のラウンド処理の繰り返しのみで、非特許文献 1 が開示する暗号化鍵の生成方法と同じ情報量をもつ暗号化鍵を生成することができる。このように、本実施形態の暗号化鍵生成装置 100 は、非特許文献 1 が開示する暗号化鍵の生成方法と比べてラウンド処理の繰り返し回数を削減することができ、効率的に暗号化鍵を生成できる。

20

【 0 0 5 5 】

< 第 1 実施例の構成 >

次に、第 1 実施形態の暗号化鍵生成装置 100 をより具体化した第 1 実施例について説明する。図 4 は、第 1 実施例の暗号化鍵生成装置 1000 のブロック図である。

【 0 0 5 6 】

図 4 に示すように、第 1 実施例の暗号化鍵生成装置 1000 は、4 種類のレジスタ 1001、1002、1003、1015、外部メモリ 1004、カウンタ 1005、PUF 演算回路 1006、PUF 入力生成回路 1007、マスク生成回路 1008、排他的論理和演算回路 1009、インデックス情報生成回路 1010、インデックス情報再現回路 1011、比較回路 1012、選択回路 1013、および鍵生成回路 1014 を備える。

30

【 0 0 5 7 】

レジスタ I_{1001} は、複数のインデックス情報を保持するレジスタである。レジスタ I_{1001} は、各ラウンド r ごとに複数のインデックス情報を保持してもよく、複数のラウンド $i = 1, \dots, r$ に関するインデックス情報をまとめて保持してもよい。

【 0 0 5 8 】

レジスタ P_{1002} は、PUF 演算回路 1006 に入力する PUF 入力情報を保持するレジスタである。なお、後述する PUF 入力生成回路 1007 の出力が、そのまま PUF 演算回路 1006 に入力される場合には、暗号化鍵生成装置 1000 はレジスタ P_{1002} を備えなくともよい。

40

【 0 0 5 9 】

レジスタ S_{1003} は、PUF 演算回路 1006 が出力する PUF 出力情報を保持するシフトレジスタである。レジスタ S_{1003} は、PUF 演算回路 1006 が出力する PUF 出力情報のうちの W ビットのデータを保持する。レジスタ S_{1003} は、上述した第 1 実施形態の暗号化鍵生成装置 100 における PUF 出力一時記憶部 105 に相当する。

【 0 0 6 0 】

外部メモリ 1004 は、排他的論理和演算回路 1009 が出力する変形パターン情報を記憶するメモリである。外部メモリ 1004 は、上述した第 1 実施形態の暗号化鍵生成装

50

置 100 における記憶部 102 に相当する。

【0061】

カウンタ 1005 は、各ラウンドにおいて、PUF 演算回路 1006 の出力ビット数をカウントし、カウンタ値 c_n を記憶する。

【0062】

PUF 演算回路 1006 は、上述した第 1 実施形態の暗号化鍵生成装置 100 における PUF 104 を実装した演算回路であり、PUF 入力情報を入力として PUF 出力情報を出力する。

【0063】

PUF 入力生成回路 1007 は、レジスタ I 1001 が保持するインデックス情報に基づいて、PUF 演算回路 1006 に入力する PUF 入力情報を生成する。PUF 入力生成回路 1007 は、上述した第 1 実施形態の暗号化鍵生成装置 100 における PUF 入力生成部 103 に相当する。

【0064】

マスク生成回路 1008 は、上述した第 1 実施形態の暗号化鍵生成装置 100 における MGF 107 を実装した演算回路であり、レジスタ I 1001 が保持するインデックス情報に基づき、マスク情報を生成して出力する。

【0065】

排他的論理和演算回路 1009 は、レジスタ S 1003 が保持する PUF 出力情報とマスク生成回路 1008 が出力するマスク情報とを排他的論理和演算する回路である。排他的論理和演算回路 1009 は、上述した第 1 実施形態の暗号化鍵生成装置 100 におけるマスク処理部 108 に相当する。

【0066】

インデックス情報生成回路 1010 は、暗号化鍵設定の各ラウンド r において、1 から L までの N_r 個のインデックス情報を発生させる回路である。インデックス情報再現回路 1011 は、暗号化鍵再現において、後述する比較回路 1012 の出力に基づき、カウンタ 1005 の値をインデックス情報として再現する。インデックス情報生成回路 1010 およびインデックス情報再現回路 1011 は、上述した第 1 実施形態の暗号化鍵生成装置 100 におけるインデックス情報生成部 106 に相当する。

【0067】

比較回路 1012 は、暗号化鍵再現において、外部メモリ 1004 が記憶する変形パターン情報と排他的論理和演算回路 1009 の出力とを比較する回路であり、比較する変形パターン情報と排他的論理和演算回路 1009 の出力とが類似のデータであると判断する場合には 1 を出力し、そうでない場合には 0 を出力する。

【0068】

選択回路 1013 は、暗号化鍵設定の処理を実行しているときにはインデックス情報生成回路 1010 の出力を選択してレジスタ I 1001 に出力し、暗号化鍵再現の処理を実行しているときにはインデックス情報再現回路 1011 の出力を選択してレジスタ I 1001 に出力する。

【0069】

鍵生成回路 1014 は、レジスタ I 1001 が保持するインデックス情報に基づき、暗号化鍵を生成する回路である。鍵生成回路 1014 は、上述した第 1 実施形態の暗号化鍵生成装置 100 における鍵生成部 110 に相当する。

【0070】

レジスタ K 1015 は、鍵生成回路 1014 が出力する暗号化鍵を保持するレジスタである。

【0071】

なお、図 4 では、第 1 実施例の暗号化鍵生成装置 1000 を構成する各回路と回路間を結ぶ線の一つのみ図示しているが、各ラウンドで複数のインデックス情報を生成あるいは再現させるために、複数のマスク生成回路 1008 や排他的論理和演算回路 1009、イ

10

20

30

40

50

ンデックス情報生成回路1010、インデックス情報再現回路1011、比較回路1012、選択回路1013を並列に実装することが望ましい。ただし、第1実施例の暗号化鍵再現装置1000は、これらの回路を一つずつ実装し、時分割で利用して複数のインデックス情報を生成あるいは再現してもよい。

【0072】

<第1実施例の暗号化鍵設定>

次に、図5を参照して、第1実施例の暗号化鍵生成装置1000が実行する暗号化鍵設定の処理について説明する。図5は、第1実施例の暗号化鍵生成装置1000による暗号化鍵設定の一連の処理の流れを示すフローチャートである。

【0073】

図5のフローチャートで示す暗号化鍵設定の処理は、第1実施例の暗号化鍵生成装置1000が暗号化鍵設定開始の命令を受け付けることで開始される。第1実施例の暗号化鍵生成装置1000は、暗号化鍵設定開始の命令を受け付けると、ラウンド番号 r を1で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

【0074】

カウンタ1005は、カウンタ値 cn を1に初期化する(ステップS301)。

【0075】

インデックス情報生成回路1011は、 N_r 個のインデックス情報 $I_{\{r, 1\}}, \dots, I_{\{r, N_r\}}$ を生成し、レジスタ1001に格納する(ステップS302)。ステップS302の処理は、後述するステップS306において、レジスタS1003が、PUF演算回路1006が出力する第 r ラウンドにおけるPUF出力情報の $W-1$ ビット目を記憶するまでに行われていればよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

【0076】

レジスタ1001にインデックス情報が格納されると、第1実施例の暗号化鍵再現装置1000は、 $cn = 1, 2, \dots, L+W-1$ について、以下の処理を繰り返す。

【0077】

PUF入力生成回路1007は、予め定められた初期値あるいはステップS302でインデックス情報生成回路1011が生成したインデックス情報 $\{I_{\{i, j\}}\}_{0 \leq i < r, 1 \leq j \leq N_r}$ を入力として、PUF演算回路1006が第 r ラウンドの cn ビット目を出力するためのPUF入力情報 $X_{\{r, cn\}}$ を生成する(ステップS303)。

【0078】

レジスタP1002は、PUF入力生成回路1007が生成したPUF入力情報 $X_{\{r, cn\}}$ を格納する(ステップS304)。ステップS304の処理は、後述するステップS306において、PUF入力情報 $X_{\{r, cn\}}$ がPUF演算回路1006に入力されるまでに行われていればよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

【0079】

マスク生成回路1008は、 $j = 1, \dots, N_r$ について、予め定められた初期値あるいはインデックス情報生成回路1010により生成され、レジスタI1001に格納されたインデックス情報 $\{I_{\{i, j\}}\}_{0 \leq i < r, 1 \leq j \leq N_r}$ と r と j を入力として、マスク情報 $M_{\{r, j\}}$ を生成する(ステップS305)。ステップS305の処理は、後述するステップS308において、排他的論理和演算回路1009が排他的論理和の演算を行うまでに行われていればよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

【0080】

レジスタS1003は、ステップS304でレジスタP1002に格納されたPUF入力情報 $X_{\{r, cn\}}$ を入力としてPUF演算回路1006が出力するPUF出力情報を記憶する(ステップS306)。ここで、第1実施例の暗号化鍵生成装置1000では

10

20

30

40

50

、各 c_n について、PUF 演算回路 1006 が 1 ビットのデータを出力することとし、レジスタ S1003 は、それまでに記憶していたデータを 1 ビットだけシフトして記憶するとともに、新たに PUF 演算回路 1006 が出力する 1 ビットのデータを記憶する。

【0081】

排他的論理和演算回路 1009 は、レジスタ S1003 が記憶する W ビットのデータと、マスク生成回路 1008 が出力するマスク情報 $M_{\{r, j\}}$ との排他的論理和 $Z_{\{r, j\}}$ を計算する (ステップ S307)。

【0082】

第 1 実施例の暗号化鍵生成装置 1000 は、カウンタ 1005 のカウンタ値 c_n が $I_{\{r, j\}} + W - 1$ と一致するか否かを判定し (ステップ S308)、カウンタ値 c_n が $I_{\{r, j\}} + W - 1$ と一致するとき (ステップ S308: Yes)、排他的論理和演算回路 1009 の出力 $Z_{\{r, j\}}$ を変形パターン情報として外部メモリ 1004 に記憶する (ステップ S309)。ただし、 j は 1 から N_r の間の数である。なお、カウンタ値 c_n が $I_{\{r, j\}} + W - 1$ と一致しないときは (ステップ S308: No)、ステップ S309 の処理はスキップする。

【0083】

その後、第 1 実施例の暗号化鍵生成装置 1000 は、カウンタ 1005 のカウンタ値 $c_n < L + W - 1$ か否かを判定する (ステップ S310)。ここで、 $c_n < L + W - 1$ であるならば (ステップ S310: Yes)、暗号化鍵生成装置 1000 は、 c_n を $c_n + 1$ に置き換えて、ステップ S303 に戻って以降の処理を繰り返す。一方、 $c_n = L + W - 1$ であるならば (ステップ S310: No)、暗号化鍵生成装置 1000 は、 $r < R$ であるか否かを判定する (ステップ S311)。ここで、 $r < R$ であるならば (ステップ S311: Yes)、暗号化鍵生成装置 1000 は、 r を $r + 1$ に置き換えて、ステップ S301 に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば (ステップ S311: No)、ステップ S312 に進む。

【0084】

鍵生成回路 1014 は、例えば、各ラウンドにおいてレジスタ I1001 に格納されたインデックス情報の集合 $\{I_{\{i, j\}}\}_{\{0 \leq i < R, 1 \leq j \leq N_i\}}$ に含まれる各インデックス情報 $I_{\{i, j\}}$ を連結して暗号化鍵を生成し、レジスタ K1015 に格納する (ステップ S312)。

【0085】

< 第 1 実施例の暗号化鍵再現 >

次に、図 6 を参照して、第 1 実施例の暗号化鍵生成装置 1000 が実行する暗号化鍵再現の処理について説明する。図 6 は、第 1 実施例の暗号化鍵生成装置 1000 による暗号化鍵再現の一連の処理の流れを説明するフローチャートである。

【0086】

図 6 のフローチャートで示す暗号化鍵再現の処理は、第 1 実施例の暗号化鍵生成装置 1000 が暗号化鍵再現開始の命令を受け付けることで開始される。第 1 実施例の暗号化鍵生成装置 1000 は、暗号化鍵再現開始の命令を受け付けると、ラウンド番号 r を 1 で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

【0087】

カウンタ 1005 は、カウンタ値 c_n を 1 に初期化する (ステップ S401)。

【0088】

第 1 実施例の暗号化鍵再現装置 1000 は、 $c_n = 1, 2, \dots, L + W - 1$ について、以下の処理を繰り返す。

【0089】

PUF 入力生成回路 1007 は、予め定められた初期値あるいは前回のラウンド処理でインデックス情報再現回路 1011 が再現したインデックス情報 $\{I_{\{i, j\}}\}_{\{0 \leq i < r, 1 \leq j \leq N_r\}}$ を入力として、PUF 演算回路 1006 が第 r ラウンドの c_n ビット目を出力するための PUF 入力情報 $X_{\{r, c_n\}}$ を生成する (ステップ S

10

20

30

40

50

402)。

【0090】

レジスタP1002は、PUF入力生成回路1007が生成したPUF入力情報 $X_{\{r, cn\}}$ を格納する(ステップS403)。ステップS403の処理は、後述するステップS405において、PUF入力情報 $X_{\{r, cn\}}$ がPUF演算回路1006に入力されるまでに行われていればよく、例えば、第rラウンドの処理が開始される前に行われていてもよい。

【0091】

マスク生成回路1008は、 $j = 1, \dots, N_r$ について、予め定められた初期値あるいは前回のラウンド処理で再現されたインデックス情報 $\{I_{\{i, j\}}\}_{0 \leq i < r, 1 \leq j \leq N_r}$ とrとjを入力として、マスク情報 $M_{\{r, j\}}$ を生成する(ステップS404)。ステップS404の処理は、後述するステップS406において、排他的論理和演算回路1009が比較回路1012の入力となる排他的論理和を計算するまでに行われていればよく、例えば、第rラウンドの処理が開始される前に行われていてもよい。

10

【0092】

レジスタS1003は、ステップS403でレジスタP1002に格納されたPUF入力情報 $X_{\{r, cn\}}$ を入力としてPUF演算回路1006が出力するPUF出力情報を記憶する(ステップS405)。ここで、第1実施例の暗号化鍵生成装置1000では、各cnについて、PUF演算回路1006が1ビットのデータを出力することとし、レジスタS1003は、それまでに記憶していたデータを1ビットだけシフトして記憶するとともに、新たにPUF演算回路1006が出力する1ビットのデータを記憶する。

20

【0093】

排他的論理和演算回路1009は、レジスタS1003が記憶するWビットのデータと、マスク生成回路1008が出力するマスク情報 $M_{\{r, j\}}$ との排他的論理和により、変形パターン情報 $Z_{\{r, j\}}$ との比較対象となる参照情報を生成する(ステップS406)。

【0094】

比較回路1012は、ステップS406で生成された参照情報と、外部メモリ1004が記憶する変形パターン情報 $Z_{\{r, j\}}$ とを比較して、これらが類似データであるか否かを判定する(ステップS407)。

30

【0095】

比較回路1012が二つのデータを類似データであると判定した場合(ステップS407: Yes)、インデックス情報再現回路1011は、カウンタ1005が記憶するカウンタ値cnについて、 $I_{\{r, j\}} = cn - W + 1$ としてインデックス情報 $I_{\{r, j\}}$ を再現する(ステップS408)。つまり、変形パターン情報 $Z_{\{r, j\}}$ に類似すると判定された参照情報は、カウンタ1005のカウント値cnからWビット分遡った位置を開始位置とするWビットのPUF出力情報とマスク情報 $M_{\{r, j\}}$ との排他的論理和であるので、カウンタ1005のカウント値cnからWビット分遡った位置を、インデックス情報 $I_{\{r, j\}}$ として再現する。比較回路1012が二つのデータを類似データではないと判定した場合には(ステップS407: No)、ステップS408の処理はスキップする。

40

【0096】

その後、第1実施例の暗号化鍵生成装置1000は、カウンタ1005のカウント値 $cn < L + W - 1$ か否かを判定する(ステップS409)。ここで、 $cn < L + W - 1$ であるならば(ステップS409: Yes)、暗号化鍵生成装置1000は、cnを $cn + 1$ に置き換えて、ステップS402に戻って以降の処理を繰り返す。一方、 $cn = L + W - 1$ であるならば(ステップS409: No)、暗号化鍵生成装置1000は、 $r < R$ であるか否かを判定する(ステップS410)。ここで、 $r < R$ であるならば(ステップS410: Yes)、暗号化鍵生成装置1000は、rを $r + 1$ に置き換えて、ステップS4

50

01に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば(ステップS410:No)、ステップS411に進む。

【0097】

鍵生成回路1014は、例えば、各ラウンドにおいてインデックス情報再現回路1011により再現され、レジスタI1001に格納されたインデックス情報の集合 $\{I_{i,j}\}_{0 \leq i < R, 1 \leq j < N}$ に含まれる各インデックス情報 $I_{i,j}$ を連結して暗号化鍵を生成し、レジスタK1015に格納する(ステップS411)。なお、鍵生成回路1014は、インデックス情報 $\{I_{i,j}\}_{0 \leq i < R, 1 \leq j < N}$ の代わりに、PUF入力情報 $\{X_{r,cn}\}_{1 \leq r < R}$ を連結して暗号化鍵を生成してもよい。あるいは、鍵生成回路1014は、インデックス情報 $\{I_{i,j}\}_{0 \leq i < R, 1 \leq j < N}$ に加えて、PUF入力情報 $\{X_{r,cn}\}_{1 \leq r < R}$ を連結して暗号化鍵を生成してもよい。また、鍵生成回路1014は、連結した値を暗号化鍵として用いてもよいし、連結した値をハッシュ関数などに入力し、得られた値を暗号化鍵として用いてもよい。

10

【0098】

(第2実施形態)

<概要>

まず、第2実施形態の暗号化鍵生成装置の概要を説明する。第2実施形態の暗号化鍵生成装置は、暗号化鍵設定において、秘密情報を用いて暗号化鍵を生成し、PUFの出力が秘密情報が示すシフト量だけ巡回シフトした情報をパターン情報として記憶する。また、第2実施形態の暗号化鍵生成装置は、暗号化鍵再現において、PUFの出力を1ビットずつ巡回シフトしながら記憶したパターン情報と比較し(パターン照合)、PUFの出力がパターン情報と類似するときのPUFの出力の巡回シフト量を検出することで、暗号化鍵設定で暗号化鍵の生成に用いた秘密情報を再現し、暗号化鍵を再現する。

20

【0099】

<構成>

次に、図7を参照して、第2実施形態の暗号化鍵生成装置の概略構成を説明する。図7は、第2実施形態の暗号化鍵生成装置200の機能的な構成を示す機能ブロック図である。

【0100】

図7に示すように、本実施形態の暗号化鍵生成装置200は、通信部201、記憶部202、PUF入力生成部203、PUF204、PUF出力一時記憶部205、秘密情報生成部206、出力シフト部207、比較部208、および鍵生成部209を備える。

30

【0101】

通信部201は、暗号化鍵生成装置200と外部システムとの間の通信を行うインターフェースである。

【0102】

記憶部202は、暗号化鍵設定において、PUF204が出力するPUF出力情報を出力シフト部207で巡回シフトすることで得られるパターン情報 Z_r を記憶するメモリである。記憶部202は、例えば、RAM、EEPROM(登録商標)などで構成される。なお、記憶部202は、暗号化鍵生成装置200の外部にあってもよい。記憶部202が暗号化鍵生成装置200の外部にある場合、暗号化鍵生成装置200の各部は、記憶部202に対するデータの書き込みや読み出しを、通信部201を介して行う。

40

【0103】

PUF入力生成部203は、予め定められた初期値 I_0 あるいは秘密情報生成部206が出力する秘密情報 I_r に基づき、PUF204へ入力するPUF入力情報を生成する。例えば、PUF入力生成部203は、PUF入力情報が所定の長さとなるように、初期値 I_0 あるいは秘密情報 I_r に対して予め定められたデータを連結して、PUF入力情報を生成する。また、PUF入力生成部203は、初期値 I_0 あるいは秘密情報 I_r をハッシュ関数などに入力して、PUF入力情報を生成するようにしてもよい。また

50

、 P U F 入力生成部 2 0 3 に入力される情報が複数ある場合には、 P U F 入力生成部 2 0 3 は、それら入力情報を連結したり、ビット演算あるいは算術演算することで、 P U F 入力情報を生成するようにしてもよい。

【 0 1 0 4 】

P U F 2 0 4 は、物理的複製困難関数である。物理的複製困難関数は、あるデバイスに搭載されると、同一の入力からそのデバイス固有の値を出力する関数である。非特許文献 1 において開示される暗号化鍵生成装置は、複数の P U F の出力を排他的論理和演算して得られる値を利用する。以降の説明では、 P U F 2 0 4 は、このような複数の P U F とそれらの出力を排他的論理和演算して値を出力する回路や、複数の P U F とそれら出力をビット演算あるいは算術演算して値を出力する回路を用いてもよい。 P U F 2 0 4 は、各ラウンドにおいて、 P U F 入力生成部 2 0 3 が生成した P U F 入力情報を入力し、 W ビットの P U F 出力情報を出力する。

10

【 0 1 0 5 】

P U F 出力一時記憶部 2 0 5 は、各ラウンドにおいて P U F 2 0 4 が出力する P U F 出力情報を一時的に記憶する。本実施形態の P U F 出力一時記憶部 2 0 5 は、例えば、 W ビットのレジスタで構成される。

【 0 1 0 6 】

秘密情報生成部 2 0 6 は、各ラウンドにおいて 1 つの秘密情報 I_{r} を生成する。各ラウンドにおいて秘密情報生成部 2 0 6 が生成する秘密情報 I_{r} は、後述の出力シフト部 2 0 7 において P U F 出力情報を巡回シフトさせる量を示す情報である。なお、秘密情報 I_{r} は、通信部 2 0 1 により暗号化鍵生成装置 2 0 0 の外部から受け付けるなどして、予め定められた値を用いてもよい。この場合には、暗号化鍵生成装置 2 0 0 は秘密情報生成部 2 0 6 を備えていなくてもよい。

20

【 0 1 0 7 】

出力シフト部 2 0 7 は、第 r ラウンドにおける P U F 出力情報 Y_{r} を、秘密情報 I_{r} に基づき巡回シフトする。例えば、出力シフト部 2 0 7 は、 P U F 出力情報 Y_{r} を I_{r} ビット左巡回シフトしてもよいし、予め定められた規則に基づき、秘密情報 I_{r} に応じたシフト量だけ巡回シフトしてもよい。

【 0 1 0 8 】

比較部 2 0 8 は、暗号化鍵再現において、 P U F 出力一時記憶部 2 0 5 が記憶する P U F 出力情報を巡回シフトしながら記憶部 2 0 2 が記憶するパターン情報 Z_{r} と比較して、 P U F 出力情報がパターン情報 Z_{r} と類似するときの巡回シフト量を検出する。例えば、比較部 2 0 8 は、 P U F 出力一時記憶部 2 0 5 が記憶する P U F 出力情報を 1 ビットずつ巡回シフトすることで順次得られる参照情報 Z'_{r} と、記憶部 2 0 2 が記憶するパターン情報 Z_{r} とが類似のデータであるか否かを判定する。類似のデータであるか否かの判定は第 1 実施形態と同様であるため、ここでは説明を省略する。

30

【 0 1 0 9 】

鍵生成部 2 0 9 は、ラウンドごとに生成される R 個の秘密情報の集合を用いて、暗号化鍵を生成する。例えば、鍵生成部 2 0 9 は、 R 個の秘密情報 I_{r} をすべて連結して暗号化鍵を生成するようにしてもよいし、 R 個の秘密情報 I_{r} をビット演算あるいは算術演算して暗号化鍵を生成するようにしてもよい。

40

【 0 1 1 0 】

ここで、本実施形態で用いる定数を表す記号について説明する。 W は、 P U F 2 0 4 が出力する P U F 出力情報のビット長を表し、各ラウンドにおいて、秘密情報生成部 2 0 6 が生成する秘密情報 I_{r} の最大値を表す。 R は、暗号化鍵生成および暗号化鍵再現において実行されるラウンドの総数を表す。 I_{0} は、 P U F 入力生成部 2 0 3 に入力するデータの初期値を表す。

【 0 1 1 1 】

本実施形態の暗号化鍵生成装置 2 0 0 は、例えば、 C P U などの演算装置、 R O M や R A M などの記憶装置、 H D D 、 C D ドライブ装置などの外部記憶装置、通信装置などを備

50

えた、通常のコンピュータを利用したハードウェア構成を採用することができる。そして、コンピュータによって実行されるプログラムにより、上記のハードウェア資源を利用して、通信部 201、記憶部 202、PUF入力生成部 203、PUF 204、PUF出力一時記憶部 205、秘密情報生成部 206、出力シフト部 207、比較部 208、および鍵生成部 209の各機能構成を実現することができる。

【0112】

<暗号化鍵設定>

次に、図8を参照して、第2実施形態の暗号化鍵生成装置200が実行する暗号化鍵設定の処理について説明する。図8は、暗号化鍵生成装置200による暗号化鍵設定の一連の処理の流れを示すフローチャートである。

10

【0113】

図8のフローチャートで示す暗号化鍵設定の処理は、暗号化鍵生成装置200が暗号化鍵設定開始の命令を受け付けることで開始される。暗号化鍵生成装置200は、暗号化鍵設定開始の命令を受け付けると、ラウンド番号 r を1で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

【0114】

秘密情報生成部206は、秘密情報 I_r を生成する(ステップS501)。ステップS501の処理は、第 r ラウンドの処理が開始される前に行われていてもよい。

【0115】

PUF入力生成部203は、予め定められた初期値あるいはステップS501で秘密情報生成部206が生成した秘密情報 $\{I_i\}_{0 \leq i < r}$ を入力として、PUF204が第 r ラウンドのPUF出力情報を出力するためのPUF入力情報 X_r を生成する(ステップS502)。ステップS502の処理は、後述するステップS503において、PUF入力情報 X_r がPUF204に入力されるまでに行われていればよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

20

【0116】

PUF出力一時記憶部205は、ステップS502でPUF入力生成部203が生成したPUF入力情報 X_r を入力としてPUF204が出力する W ビットのPUF出力情報を記憶する(ステップS503)。

【0117】

出力シフト部207は、例えば、ステップS503でPUF出力一時記憶部205が記憶したPUF出力情報を、ステップS501で秘密情報生成部206が生成した秘密情報 I_r で示されるシフト量だけ左巡回シフトして、パターン情報 Z_r を生成する(ステップS504)。

30

【0118】

記憶部202は、ステップS504で出力シフト部207が生成したパターン情報 Z_r を記憶する(ステップS505)。

【0119】

記憶部202にパターン情報 Z_r が記憶されると、暗号化鍵生成装置200は、 $r < R$ であるか否かを判定する(ステップS506)。ここで、 $r < R$ であるならば(ステップS506: Yes)、暗号化鍵生成装置200は、 r を $r + 1$ に置き換えて、ステップS501に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば(ステップS506: No)、ステップS507に進む。

40

【0120】

鍵生成部209は、例えば、各ラウンドにおいて秘密情報生成部206が生成した R 個の秘密情報 I_r を連結して、暗号化鍵を生成する(ステップS509)。

【0121】

<暗号化鍵再現>

次に、図9を参照して、第2実施形態の暗号化鍵生成処理200が実行する暗号化鍵再現の処理について説明する。暗号化鍵再現の処理は、上述の暗号化鍵設定の処理が終わっ

50

た後、暗号プロトコルが暗号化鍵を必要とするときに実行される。図9は、暗号化鍵生成装置200による暗号化鍵再現の一連の処理の流れを示すフローチャートである。

【0122】

図9のフローチャートで示す暗号化鍵再現の処理は、暗号化鍵生成装置200が暗号化鍵再現開始の命令を受け付けることで開始される。暗号化鍵生成装置200は、暗号化鍵再現開始の命令を受け付けると、ラウンド番号 r を1で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

【0123】

PUF入力生成部203は、予め定められた初期値あるいは前回のラウンド処理で再現された秘密情報 $\{I_i\}_{0 \leq i < r}$ を入力として、PUF204が第 r ラウンドのPUF出力情報を出力するためのPUF入力情報 X_r を生成する(ステップS601)。ステップS601の処理は、後述するステップS603において、PUF入力情報 X_r がPUF204に入力されるまでに行われていればよく、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

10

【0124】

PUF出力一時記憶部205は、ステップS601でPUF入力生成部203が生成したPUF入力情報 X_r を入力としてPUF204が出力する W ビットのPUF出力情報を記憶する(ステップS602)。

【0125】

PUF出力一時記憶部205がPUF出力情報を記憶すると、暗号化鍵生成装置200は、 $k = 1, \dots, W$ について、PUF出力一時記憶部205が記憶するPUF出力情報に対して、以下のステップS603~ステップS606の処理を繰り返し実行する。

20

【0126】

出力シフト部207は、例えば、PUF出力一時記憶部205がPUF出力情報を k ビット左巡回シフトさせて、参照情報 Z'_r を生成する(ステップS603)。

【0127】

比較部208は、ステップS603で出力シフト部207が生成した参照情報 Z'_r と、記憶部202が記憶するパターン情報 Z_r とが類似データであるか否かを判定する(ステップS604)。なお、比較部208は、記憶部202が記憶するパターン情報 Z_r に対して、出力シフト部207が参照情報 Z'_r を生成する際に行うシフトの方向とは逆方向のシフトを行って得られるデータと、PUF出力一時記憶部205がPUF出力情報とを比較して、これらが類似データであるか否かを判定するようにしてもよい。

30

【0128】

比較部208が二つのデータを類似データであると判定した場合(ステップS604: Yes)、暗号化鍵生成装置200は、 $I_r = k$ として秘密情報 I_r を再現する(ステップS605)。つまり、記憶部202が記憶するパターン情報 Z_r に類似すると判定された参照情報 Z'_r が出現するまでのPUF出力情報の巡回シフト量 k を、秘密情報 I_r として再現する。比較部208が二つのデータを類似データではないと判定した場合には(ステップS604: No)、ステップS605の処理はスキップする。

【0129】

その後、暗号化鍵生成装置200は、 $k < W$ であるか否かを判定する(ステップS606)。ここで、 $k < W$ であるならば(ステップS606: Yes)、 k を $k + 1$ に置き換えて、ステップS603に戻って以降の処理を繰り返す。なお、 $k = 1, \dots, W$ について、ステップS603~ステップS606の処理を繰り返しても再現できない秘密情報 I_r が存在する場合には、暗号化鍵生成装置200は、処理を停止するようにしてもよいし、再現できない秘密情報 I_r に予め定められた値あるいはランダムな値を設定してもよい。

40

【0130】

ステップS606の判定の結果が $k = W$ であるならば(ステップS606: No)、暗号化鍵生成装置200は、 $r < R$ であるか否かを判定する(ステップS607)。ここで

50

、 $r < R$ であるならば(ステップS607: Yes)、暗号化鍵生成装置200は、 r を $r + 1$ に置き換えて、ステップS601に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば(ステップS607: No)、ステップS608に進む。

【0131】

鍵生成部209は、例えば、各ラウンドにおいて再現したR個の秘密情報 $I_{\text{—}r}$ を連結して、暗号化鍵を生成する(ステップS608)。なお、鍵生成部209は、秘密情報 $I_{\text{—}r}$ の代わりに、PUF入力情報 $\{X_{\text{—}r}\}_{1 \text{—} R}$ を連結して暗号化鍵を生成してもよい。あるいは、鍵生成部209は、秘密情報 $I_{\text{—}r}$ に加えて、PUF入力情報 $\{X_{\text{—}r}\}_{1 \text{—} R}$ を連結して暗号化鍵を生成してもよい。また、鍵生成部209は、連結した値を暗号化鍵として用いてもよいし、連結した値をハッシュ関数などに入力し、得られた値を暗号化鍵として用いてもよい。

10

【0132】

なお、本実施形態の暗号化鍵生成装置200では、PUF入力生成部203が、秘密情報 $I_{\text{—}r}$ に基づいて、PUF204に入力するPUF入力情報 $X_{\text{—}r}$ を生成するようにしている。しかし、PUF入力生成部203は、例えばPUF204への起動信号など、秘密情報 $I_{\text{—}r}$ に依存しない固定値を、PUF入力情報 $X_{\text{—}r}$ として生成するようにしてもよい。

【0133】

また、本実施形態の暗号化鍵生成装置200では、PUF204が、各ラウンドにおいてWビットのPUF出力情報を出力するようにしている。しかし、PUF204がWビットを超えるPUF出力情報を出力し、各ラウンドでそのPUF出力情報の一部を利用する構成であってもよい。例えば、図8のステップS505において、PUF出力情報を巡回シフトして得られるデータの前半Vビット($V < W$)をパターン情報 $Z_{\text{—}r}$ として利用してもよい。あるいは、PUF204がWビットを超えるPUF出力情報を出力するとき、PUF出力一時記憶部205が、PUF出力情報のうちの前半Vビット($V < W$)と後半 $W - V$ ビットを連結して記憶し、以降の処理を実施する構成とすることができる。また、例えば、PUF204に対して固定値のPUF入力情報 $X_{\text{—}r}$ が入力され、PUF204が $R \times W$ ビットのPUF出力情報を出力する場合には、第iラウンドでは、PUF出力一時記憶部205がPUF出力情報のうち $(i - 1) \times W$ ビット目からWビットのデータを記憶し、以降の処理を実施する構成とすることができる。

20

30

【0134】

なお、本実施形態の暗号化鍵生成装置200では、PUF入力生成部203がPUF204への起動信号などの秘密情報 $I_{\text{—}r}$ に依存しない固定値をPUF入力情報 $X_{\text{—}r}$ として生成する場合に、以下に示すように、各ラウンドにおける暗号化鍵の更新が可能になる。すなわち、暗号化鍵設定の処理では、出力シフト部207がPUF出力情報を巡回シフトしてパターン情報 $Z_{\text{—}r}$ を生成するため、記憶部202には、パターン情報 $Z_{\text{—}1}, \dots, Z_{\text{—}R}$ が記憶される。ここで、暗号化鍵を更新する場合は、記憶部202が記憶するパターン情報 $Z_{\text{—}r}$ を、 $Z_{\text{—}r}$ を $\text{—}r$ だけ巡回シフトして得られる $Z_{\text{—}r'}$ に置き換える。 $Z_{\text{—}r'}$ は、PUF出力情報を $I_{\text{—}r + \text{—}r}$ だけ巡回シフトして得られる値であるため、暗号化鍵再現の処理では、 $\{I_{\text{—}r + \text{—}r}\}_{1 \text{—} R}$ に基づいて暗号化鍵が生成される。つまり、 $\{I_{\text{—}r}\}_{1 \text{—} R}$ に基づく暗号化鍵を、 $\{I_{\text{—}r + \text{—}r}\}_{1 \text{—} R}$ に基づく暗号化鍵に更新することができる。

40

【0135】

<実施形態の効果>

非特許文献1が開示する暗号化鍵の生成方法では、PUFの出力の長さを十分に長く設定し、その一部のみを記憶部に記憶して暗号化鍵の生成および再現に利用している。例えば、非特許文献1が開示する暗号化鍵の生成方法では、Lは1024ビット、Wは256ビットとされ、各ラウンドでPUFは1379ビット出力しなければならなかった。

【0136】

このように、非特許文献1が開示する暗号化鍵の生成方法では、各ラウンドごとに25

50

6ビットの情報を記憶部に記憶させるために、PUFは1379ビット出力しなければならず、PUFの利用効率が悪いという問題があった。

【0137】

これに対して、第2実施形態の暗号化鍵生成装置200によれば、一つのラウンドでPUF204が出力するPUF出力情報はWビットであり、このWビットのPUF出力情報を巡回シフトして得られるパターン情報を記憶部202に記憶する構成であるため、非特許文献1が開示する暗号化鍵の生成方法と比べて、各ラウンドで生成するPUF出力情報は短くてよい。例えば、 $W = 256$ とする場合に、非特許文献1が開示する暗号化鍵の生成方法では1379ビットのPUF出力情報が必要であったのに対して、第2実施形態の暗号化鍵生成装置200では256ビットでよく、各ラウンドにおけるPUF204の出力ビット数は1/5程度になる。このように、本実施形態の暗号化鍵生成装置200は、非特許文献1が開示する暗号化鍵の生成方法と比べてPUFの出力を少なくし、効率的に暗号化鍵を生成できる。

10

【0138】

<第2実施例の構成>

次に、第2実施形態の暗号化鍵生成装置200をより具体化した第2実施例について説明する。図10は、第2実施例の暗号化鍵生成装置2000のブロック図である。

【0139】

図10に示すように、第2実施例の暗号化鍵生成装置2000は、4種類のレジスタ2001、2002、2003、2014、外部メモリ2004、カウンタ2005、PUF演算回路2006、PUF入力生成回路2007、巡回シフト回路2008、秘密情報生成回路2009、秘密情報再現回路2010、比較回路2011、選択回路2012、および鍵生成回路2013を備える。

20

【0140】

レジスタI2001は、秘密情報を保持するレジスタである。レジスタI2001は、各ラウンド r ごとに1つの秘密情報を保持してもよく、複数のラウンド $i = 1, \dots, r$ に関する秘密情報をまとめて保持してもよい。

【0141】

レジスタP2002は、PUF演算回路2006に入力するPUF入力情報を保持するレジスタである。なお、後述するPUF入力生成回路2007の出力が、そのままPUF演算回路2006に入力される場合には、鍵生成装置2000はレジスタP2002を備えなくともよい。

30

【0142】

レジスタR2003は、PUF演算回路2006が出力するPUF出力情報を保持するレジスタである。レジスタR2003は、PUF演算回路2006が出力するWビットのPUF出力情報を保持する。レジスタR2003は、上述した第2実施形態の暗号化鍵生成装置200におけるPUF出力一時記憶部205に相当する。

【0143】

外部メモリ2004は、巡回シフト回路2008が出力するパターン情報を記憶するメモリである。外部メモリ2004は、上述した第2実施形態の暗号化鍵生成装置200における記憶部202に相当する。

40

【0144】

カウンタ2005は、各ラウンドにおいて、巡回シフト回路2008によるPUF出力情報の巡回シフト量をカウントし、カウンタ値 c_n を記憶する。

【0145】

PUF演算回路2006は、上述した第2実施形態の暗号化鍵生成装置200におけるPUF204を実装した演算回路であり、PUF入力情報を入力としてPUF出力情報を生成し出力する。

【0146】

PUF入力生成回路2007は、レジスタI2001が保持する秘密情報に基づいて、

50

P U F 演算回路 2 0 0 6 に入力する P U F 入力情報を生成する。P U F 入力生成回路 2 0 0 7 は、上述した第 2 実施形態の暗号化鍵生成装置 2 0 0 における P U F 入力生成部 2 0 3 に相当する。

【 0 1 4 7 】

巡回シフト回路 2 0 0 8 は、レジスタ R 2 0 0 3 が記憶する W ビットの P U F 出力情報を、レジスタ I 2 0 0 1 に格納されている秘密情報で示される値だけ巡回シフトして、外部メモリ 2 0 0 4 に記憶するパターン情報を生成する。巡回シフト回路 2 0 0 8 は、上述した第 2 実施形態の暗号化鍵生成装置 2 0 0 における出力シフト部 2 0 7 に相当する。なお、レジスタ R 2 0 0 3 と巡回シフト回路 2 0 0 8 とを併せて実装し、レジスタ R 2 0 0 3 内で P U F 出力情報の巡回シフトを行うようにしてもよい。あるいは、P U F 演算装置 2 0 0 6 が 1 ビット出力するごとに、レジスタ R 2 0 0 3 内で、レジスタ I 2 0 0 1 に格納されている秘密情報で示される値の番地に P U F 出力情報を巡回シフトしながら書き込んでよい。

10

【 0 1 4 8 】

秘密情報生成回路 2 0 0 9 は、暗号化鍵設定の各ラウンド r において、一つの秘密情報を発生させる回路である。秘密情報再現回路 2 0 1 0 は、暗号化鍵再現において、後述する比較回路 2 0 1 1 の出力に基づき、カウンタ 2 0 0 5 の値を秘密情報として再現する。秘密情報生成回路 2 0 0 9 および秘密情報再現回路 2 0 1 0 は、上述した第 2 実施形態の暗号化鍵生成装置 2 0 0 における秘密情報生成部 2 0 6 に相当する。

20

【 0 1 4 9 】

比較回路 2 0 1 1 は、暗号化鍵再現において、外部メモリ 2 0 0 4 が記憶するパターン情報と巡回シフト回路 2 0 0 8 が出力する参照情報とを比較する回路であり、比較するパターン情報と参照情報とが類似のデータであると判断する場合には 1 を出力し、そうでない場合には 0 を出力する。

【 0 1 5 0 】

選択回路 2 0 1 2 は、暗号化鍵設定の処理を実行しているときには秘密情報生成回路 2 0 0 9 の出力を選択してレジスタ I 2 0 0 1 に出力し、暗号化鍵再現の処理を実行しているときには秘密情報再現回路 2 0 1 0 の出力を選択してレジスタ I 2 0 0 1 に出力する。

【 0 1 5 1 】

鍵生成回路 2 0 1 3 は、レジスタ I 2 0 0 1 が保持する秘密情報に基づき、暗号化鍵を生成する回路である。鍵生成回路 2 0 1 3 は、上述した第 2 実施形態の暗号化鍵生成装置 2 0 0 における鍵生成部 2 0 9 に相当する。

30

【 0 1 5 2 】

レジスタ K 2 0 1 4 は、鍵生成回路 2 0 1 3 が出力する暗号化鍵を保持するレジスタである。

【 0 1 5 3 】

< 第 2 実施例の暗号化鍵設定 >

次に、図 1 1 を参照して、第 2 実施例の暗号化鍵生成装置 2 0 0 0 が実行する暗号化鍵設定の処理について説明する。図 1 1 は、第 2 実施例の暗号化鍵生成装置 2 0 0 0 による暗号化鍵設定の一連の処理の流れを示すフローチャートである。

40

【 0 1 5 4 】

図 1 1 のフローチャートで示す暗号化鍵設定の処理は、第 2 実施例の暗号化鍵生成装置 2 0 0 0 が暗号化鍵設定開始の命令を受け付けることで開始される。第 2 実施例の暗号化鍵生成装置 2 0 0 0 は、暗号化鍵設定開始の命令を受け付けると、ラウンド番号 r を 1 で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

【 0 1 5 5 】

カウンタ 2 0 0 5 は、カウンタ値 c n を 1 に初期化する (ステップ S 7 0 1)。

【 0 1 5 6 】

秘密情報生成回路 2 0 0 9 は、秘密情報 I _ r を生成し、レジスタ I 2 0 0 1 に格納する (ステップ S 7 0 2) 。ステップ S 7 0 2 の処理は、例えば、第 r ラウンドの処理が開

50

始される前に行われていてもよい。

【0157】

P U F 入力生成回路 2 0 0 7 は、予め定められた初期値あるいはステップ S 7 0 1 で秘密情報生成回路 2 0 0 9 が生成した秘密情報 I_r を入力として P U F 入力情報 X_r を生成し、レジスタ P 2 0 0 2 に格納する（ステップ S 7 0 3）。ステップ S 7 0 3 の処理は、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

【0158】

レジスタ R 2 0 0 3 は、ステップ S 7 0 3 でレジスタ P 2 0 0 2 に格納された P U F 入力情報 X_r を入力として P U F 演算回路 2 0 0 6 が出力する W ビットの P U F 出力情報を記憶する（ステップ S 7 0 4）。

10

【0159】

W ビットの P U F 出力情報がレジスタ R 2 0 0 3 に記憶されると、第 2 実施例の暗号化鍵再現装置 2 0 0 0 は、 $c_n = 1, 2, \dots, W$ について、以下のステップ S 7 0 5 ~ ステップ S 7 0 8 の処理を繰り返す。

【0160】

巡回シフト回路 2 0 0 8 は、レジスタ R 2 0 0 3 が記憶する P U F 出力情報を 1 ビットずつ左巡回シフトする（ステップ S 7 0 5）。このステップ S 7 0 5 の処理により P U F 出力情報が 1 ビット左巡回シフトされるたびに、カウンタ 2 0 0 5 のカウンタ値 c_n がインクリメントされる。

【0161】

第 2 実施例の暗号化鍵生成装置 2 0 0 0 は、カウンタ 2 0 0 5 のカウンタ値 c_n が I_r と一致するか否か、つまり、秘密情報 I_r が示すシフト量だけ P U F 出力情報が巡回シフトされたか否かを判定し（ステップ S 7 0 6）、カウンタ値 c_n が I_r と一致するときに（ステップ S 7 0 6 : Y e s）、巡回シフト回路 2 0 0 8 の出力をパターン情報として外部メモリ 2 0 0 4 に記憶する（ステップ S 7 0 7）。なお、カウンタ値 c_n が I_r と一致しないときは（ステップ S 7 0 6 : N o）、ステップ S 7 0 7 の処理はスキップする。

20

【0162】

その後、第 2 実施例の暗号化鍵生成装置 2 0 0 0 は、カウンタ 2 0 0 5 のカウンタ値 $c_n < W$ が否かを判定する（ステップ S 7 0 8）。ここで、 $c_n < W$ であるならば（ステップ S 7 0 8 : Y e s）、暗号化鍵生成装置 2 0 0 0 は、ステップ S 7 0 5 に戻って以降の処理を繰り返す。一方、 $c_n = W$ であるならば（ステップ S 7 0 8 : N o）、暗号化鍵生成装置 2 0 0 0 は、 $r < R$ であるか否かを判定する（ステップ S 7 0 9）。ここで、 $r < R$ であるならば（ステップ S 7 0 9 : Y e s）、暗号化鍵生成装置 2 0 0 0 は、 r を $r + 1$ に置き換えて、ステップ S 7 0 1 に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば（ステップ S 7 0 9 : N o）、ステップ S 7 1 0 に進む。

30

【0163】

鍵生成回路 2 0 1 3 は、例えば、各ラウンドにおいてレジスタ I 2 0 0 1 に格納された秘密情報の集合 $\{ I_i \}_{i=0}^{R-1}$ に含まれる各秘密情報 I_r を連結して暗号化鍵を生成し、レジスタ K 2 0 1 4 に格納する（ステップ S 7 1 0）。

40

【0164】

< 第 2 実施例の暗号化鍵再現 >

次に、図 1 2 を参照して、第 2 実施例の暗号化鍵生成装置 2 0 0 0 が実行する暗号化鍵再現の処理について説明する。図 1 2 は、第 2 実施例の暗号化鍵生成装置 2 0 0 0 による暗号化鍵再現の一連の処理の流れを説明するフローチャートである。

【0165】

図 1 2 のフローチャートで示す暗号化鍵再現の処理は、第 2 実施例の暗号化鍵生成装置 2 0 0 0 が暗号化鍵再現開始の命令を受け付けることで開始される。第 2 実施例の暗号化鍵生成装置 2 0 0 0 は、暗号化鍵再現開始の命令を受け付けると、ラウンド番号 r を 1 で初期化し、 $r = 1, \dots, R$ に対して、以下の処理をそれぞれ実行する。

50

【0166】

カウンタ2005は、カウンタ値 c_n を1に初期化する(ステップS801)。

【0167】

PUF入力生成回路2007は、予め定められた初期値あるいは前回のラウンド処理で秘密情報再現回路2010が再現した秘密情報 $\{I_{i}\}_{0 \leq i < r}$ を入力としてPUF入力情報 X_r を生成し、レジスタP2002に格納する(ステップS802)。ステップS802の処理は、例えば、第 r ラウンドの処理が開始される前に行われていてもよい。

【0168】

レジスタR2003は、ステップS802でレジスタP2002に格納されたPUF入力情報 X_r を入力としてPUF演算回路2006が出力する W ビットのPUF出力情報を記憶する(ステップS803)。

10

【0169】

W ビットのPUF出力情報がレジスタR2003に記憶されると、第2実施例の暗号化鍵再現装置2000は、 $c_n = 1, 2, \dots, W$ について、以下のステップS804～ステップS807の処理を繰り返す。

【0170】

巡回シフト回路2008は、レジスタR2003が記憶するPUF出力情報を1ビットずつ左巡回シフトして、パターン情報の比較対象となる参照情報 Z_r を生成する(ステップS804)。このステップS804の処理によりPUF出力情報が1ビットずつ左巡回シフトされて新たな参照情報が生成されるたびに、カウンタ2005のカウンタ値 c_n がインクリメントされる。

20

【0171】

比較回路2011は、ステップS804で生成された参照情報 Z'_r と、外部メモリ2004が記憶するパターン情報 Z_r とを比較して、これらが類似データであるか否かを判定する(ステップS805)。

【0172】

比較回路2011が二つのデータを類似データであると判定した場合(ステップS805: Yes)、秘密情報再現回路2010は、カウンタ2005が記憶するカウンタ値 c_n を秘密情報 I_r として再現する(ステップS806)。つまり、パターン情報 Z_r に類似すると判定された参照情報 Z'_r は、カウンタ2005のカウンタ値 c_n で示される巡回シフト量だけPUF出力情報を左巡回シフトした情報であるので、カウンタ2005のカウンタ値 c_n が示す巡回シフト量を、秘密情報 I_r として再現する。比較回路2011が二つのデータを類似データではない判定した場合には(ステップS805: No)、ステップS806の処理はスキップする。

30

【0173】

その後、第2実施例の暗号化鍵生成装置2000は、カウンタ2005のカウンタ値 $c_n < W$ か否かを判定する(ステップS807)。ここで、 $c_n < W$ であるならば(ステップS807: Yes)、暗号化鍵生成装置2000は、ステップS804に戻って以降の処理を繰り返す。一方、 $c_n = W$ であるならば(ステップS807: No)、暗号化鍵生成装置2000は、 $r < R$ であるか否かを判定する(ステップS808)。ここで、 $r < R$ であるならば(ステップS808: Yes)、暗号化鍵生成装置2000は、 r を $r + 1$ に置き換えて、ステップS801に戻って以降の処理を繰り返す。一方、 $r = R$ であるならば(ステップS808: No)、ステップS809に進む。

40

【0174】

鍵生成回路2013は、例えば、各ラウンドにおいて秘密情報再現回路2010により再現され、レジスタI2001に格納された秘密情報の集合 $\{I_{i}\}_{0 \leq i < R}$ に含まれる各秘密情報 I_r を連結して暗号化鍵を生成し、レジスタK2014に格納する(ステップS809)。なお、鍵生成回路2013は、秘密情報 $\{I_{i}\}_{0 \leq i < R}$ の代わりに、PUF入力情報 $\{X_r\}_{1 \leq r \leq R}$ を連結して暗号化鍵を生

50

成してもよい。あるいは、鍵生成回路2013は、秘密情報{I_i}₀〜{I_i}_Rに加えて、PUF入力情報{X_r}₁〜{X_r}_Rを連結して暗号化鍵を生成してもよい。また、鍵生成回路2013は、連結した値を暗号化鍵として用いてもよいし、連結した値をハッシュ関数などに入力し、得られた値を暗号化鍵として用いてもよい。

【0175】

以上、第1実施形態および第2実施形態とそれらの具体的な実施例について説明したが、これら実施形態の暗号化鍵生成装置は、通常のコンピュータを利用したハードウェア構成を採用し、コンピュータによって実行されるプログラムにより、上述した各機能構成を実現する構成とすることができる。

【0176】

上述した暗号化鍵生成装置の各機能構成を実現するプログラムは、例えば、インストール可能な形式又は実行可能な形式のファイルでCD-ROM、フレキシブルディスク(FD)、CD-R、DVD(Digital Versatile Disk)などのコンピュータで読み取り可能な記録媒体に記録されて提供される。

【0177】

また、上述した暗号化鍵生成装置の各機能構成を実現するプログラムを、インターネットなどのネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、上述した暗号化鍵生成装置の各機能構成を実現するプログラムを、インターネットなどのネットワーク経由で提供または配布するように構成してもよい。さらに、上述した暗号化鍵生成装置の各機能構成を実現するプログラムを、ROMなどに予め組み込んで提供するように構成してもよい。

【0178】

上述した暗号化鍵生成装置の各機能構成を実現するプログラムは、各機能構成に対応するコンポーネントを含むモジュール構成となっており、実際のハードウェアとしてはCPU(プロセッサ)が上記記憶媒体からプログラムを読み出して実行することにより上記各コンポーネントが主記憶装置上にロードされ、暗号化鍵生成装置の各機能構成が主記憶装置上に生成されるようになっている。

【0179】

以上、具体的な例を挙げながら詳細に説明したように、実施形態の暗号化鍵生成装置によれば、物理的複製困難関数を用いて効率良く暗号化鍵を生成することができる。

【0180】

なお、第1実施形態および第2実施形態とそれらの具体的な実施例は、その構成要素を適宜組み合わせることで、種々の発明を形成することができる。例えば、第2実施形態の暗号化鍵生成装置200がMGF107およびマスク処理部108を備え、巡回シフトしたPUF出力情報をマスク処理して記憶部102に記憶する構成とすることもできる。また、第2実施形態の暗号化鍵生成装置200が、各ラウンドにおいて、複数の秘密情報を生成あるいは再現するようにしてもよい。

【0181】

また、以上説明した実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記の実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0182】

- 100 暗号化鍵生成装置
- 102 記憶部
- 104 PUF
- 107 MGF
- 108 マスク処理部

10

20

30

40


50

- 1 0 9 比較部
- 1 1 0 鍵生成部
- 2 0 0 暗号化鍵生成装置
- 2 0 2 記憶部
- 2 0 4 P U F
- 2 0 7 出力シフト部
- 2 0 8 比較部
- 2 0 9 鍵生成部
- 1 0 0 0 暗号化鍵生成装置
- 1 0 0 4 外部メモリ
- 1 0 0 6 P U F 演算回路
- 1 0 0 8 マスク生成回路
- 1 0 0 9 排他的論理和演算回路
- 1 0 1 2 比較回路
- 1 0 1 4 鍵生成回路
- 2 0 0 0 暗号化鍵生成装置
- 2 0 0 4 外部メモリ
- 2 0 0 6 P U F 演算回路
- 2 0 0 8 巡回シフト回路
- 2 0 1 1 比較回路
- 2 0 1 3 鍵生成回路


10

20


【図 1】




【図 2】




【図3】




【図4】




【図5】




【図6】



【図11】



【図12】



フロントページの続き

(72)発明者 崎 山 一男

東京都調布市調布ヶ丘1 - 5 - 1 国立大学法人 電気通信大学内

審査官 打出 義尚

(56)参考文献 Zdenek Sid PARAL , Srinivas DEVADAS , Reliable and efficient puf-based key generation using pattern matching , In 2011 IEEE International Symposium on Hardware-Oriented Security and Trust (HOST2011) , IEEE , 2011年 , pages 128-133 , URL , <http://people.csail.mit.edu/devadas/pubs/host2011.pdf>

(58)調査した分野(Int.Cl. , DB名)

H04L 9/10