(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2018-503328

(P2018-503328A)

(43) 公表日 平成30年2月1日(2018.2.1)

(51) Int.Cl.			FΙ			テーマコード (参考)
HO4L	9/10	(2006.01)	HO4L	9/00	621Z	5J104
G06F	21/73	(2013.01)	GO6F	21/73		

審查請求 未請求 予備審查請求 未請求 (全 27 頁)

			- 404 000 00
(21) 出願番号	特願2017-550470 (P2017-550470)	(71)出願人	503128320
(86) (22) 出願日	平成27年12月15日 (2015.12.15)		エスティーシー. ユーエヌエム
(85) 翻訳文提出日	平成29年8月14日 (2017.8.14)		STC. UNM
(86) 国際出願番号	PCT/US2015/065909		アメリカ合衆国 ニューメキシコ州 87
(87) 国際公開番号	W02016/100402		102, アルバカーキ, スイート 1
(87) 国際公開日	平成28年6月23日 (2016.6.23)		100, 101 ブロードウェイ ブー
(31) 優先権主張番号	62/091, 985		ルバード ノースイースト, ロボ レイ
(32) 優先日	平成26年12月15日 (2014.12.15)		ンフォレスト ビルディング
(33) 優先権主張国	米国 (US)		Lobo Rainforest Bui
(31) 優先権主張番号	62/199, 685		lding, 101 Broadway
(32) 優先日	平成27年7月31日 (2015.7.31)		Blvd. NE, Suite 11
(33) 優先権主張国	米国 (US)		OO, Albuquerque, NM
(31) 優先権主張番号	62/204, 835		87102 USA
(32) 優先日	平成27年8月13日 (2015.8.13)	(74)代理人	100140109
(33) 優先権主張国	米国 (US)		弁理士 小野 新次郎
			最終頁に続く

(54) 【発明の名称】 信頼性を高めた物理的クローン不能関数ビットストリーム生成方法

(57)【要約】

ハードウェア埋め込み遅延物理的クローン不能関数(「 HELP PUF」)は、パス安定性を監視し、コア・ ロジック・マクロからパス遅延を測定することによって、 エントロピを利用する。HELP PUFのための信頼性およびセキュリティ向上技法は、環境変動を受ける ビットストリングの再生中にビット反転エラーを低減し、暗号強度を高め、対応してモデル構築攻撃の実行を困難にする。電圧ベースの登録プロセスは、正常に合成された(グリッチがある)機能ユニット上で不安定なパス を選別し、オンチップ電圧レギュレータを使用して制御 される複数の供給電圧において登録を実行することによって、ビット反転エラーを低減する。 【選択図】図1



【特許請求の範囲】

【請求項1】

物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向 上方法であって、

複数のインタバルの各ローンチ - キャプチャ・インタバルのパス遅延値を測定するステ ップと、

2 つのランダムに選択したパス遅延値間の差分値を計算するステップと、

前記差分値が正であるとき前記差分値を「0」ビットとして定め、前記差分値が負であ るとき、「1」ビットとして定めるステップと、

前記定めるステップに基づいて、1群のビットストリングを生成するステップであって ¹⁰ 、各ビットストリングが2つ以上の供給電圧レギュレータにおいて生成される、ステップ と、

前記2つ以上の供給電圧レギュレータにおいて生成された各ビットストリングの1つ以 上のビット位置において不一致を確認することによって、前記1群のビットストリングを 排除するステップと、

を含む、方法。

【請求項2】

請求項1記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向上方法において、前記定めるステップが、更に、

20

30

前記差分値が前記閾値よりも大きいとき、前記差分値を「無効」として定めるステップと、

を含む、方法。

【請求項3】

請求項1記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向上方法であって、更に、

ジャンプ・マージン・パラメータを定めるステップと、

温度 - 電圧条件に基づいて閾値を導くステップと、

前記パス遅延値または前記差分値のいずれかが前記ジャンプ・マージン・パラメータよりも小さいとき、前記パス遅延値および前記差分値を無視するステップと、

を含む、方法。

【 請 求 項 4 】

請求項1記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向上方法において、各供給電圧レギュレータが、0.95V、1.00V、 1.05Vの電圧で動作する、方法。

【請求項5】

請求項1記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向上方法であって、更に、温度および電圧の変動を補償するために、1組の 差分値から平均および範囲を計算するステップを含む、方法。

【請求項6】

請求項1記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低 ⁴⁰ 減する信頼性向上方法であって、更に、前記パス長バイアスを除去するために、モジュラ スを前記差分値に適用するステップを含む、方法。

【請求項7】

請求項1記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向上方法であって、更に、ビット反転を混入させる確率が最も高い差分値を 特定するステップを含む、方法。

【請求項8】

請求項7記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向上方法において、ビット反転を混入させる最も高い確率が、「0」ビットと「1」ビットとの間の境界において発生する、方法。

【請求項9】

集積回路によるビットストリング生成のための登録方法であって、

(a)物理的クローン不能関数について複数のローンチ - キャプチャ・インタバル・パ ス・タイミング値を測定するステップと、

(b)前記物理的クローン不能関数の2つのパス・タイミング値をランダムに選択する ステップと、

(c)前記 2 つのパス・タイミング値間の差分値を計算するステップと、

(d)前記差分値が正であるとき「0」ビットを指定し、前記差分値が負であるとき「 1」ビットを指定するステップと、

(e)2つ以上のビットストリングを得るために、2つ以上の供給電圧レギュレータに ¹⁰ おいてステップ(a)~(d)を実行するステップと、

(f)前記 2 つ以上のビットストリングにおいて不一致を確認するステップと、

- (g)ビット反転の数を減らすために、前記不一致のビットストリングを除去するステ ップと、
- を含む、方法。
- 【請求項10】

請求項9記載の集積回路によるビットストリング生成のための登録方法において、前記 指定するステップが、更に、

温度 - 電圧条件に基づいて閾値を導くステップと、

前記差分値が前記閾値よりも大きいとき、前記差分値を「無効」として定めるステップ ²⁰と、

- を含む、方法。
- 【請求項11】

請求項9記載の集積回路によるビットストリング生成のための登録方法であって、更に .

ジャンプ・マージン・パラメータを定めるステップと、

前記パス・タイミング値または前記差分値のいずれかが前記ジャンプ・マージン・パラ メータよりも小さいとき、あらゆるパス・タイミング値および差分値を無視するステップ と、

- を含む、方法。
- 【請求項12】

30

40

請求項9記載の集積回路によるビットストリング生成のための登録方法において、各供 給電圧レギュレータが、0.95V、1.00V、1.05Vの電圧で動作する、方法。 【請求項13】

請求項9記載の集積回路によるビットストリング生成のための登録方法であって、更に 、チップ間ハミング距離を計算するステップを含む、方法。

【請求項14】

請求項13記載の集積回路によるビットストリング生成のための登録方法において、前記計算するステップが、更に、2つの集積回路によって生成されたビットストリングにおいて異なるビットの数を数えるステップを含む、方法。

【請求項15】

請求項9記載の集積回路によるビットストリング生成のための登録方法であって、更に、チップ内ハミング距離を計算するステップを含む、方法。

【請求項16】

請求項15記載の集積回路によるビットストリング生成のための登録方法において、前記計算するステップが、更に、2つのTVコーナーにおいて生成された前記ビットストリングにおいて異なるビットの数を数えるステップを含み、各TVコーナーが異なる集積回路からである、方法。

【請求項17】

請求項9記載の集積回路によるビットストリング生成のための登録方法であって、更に 50

(3)

、 温 度 お よ び 電 圧 の 変 動 を 補 償 す る た め に 、 1 組 の 差 分 値 か ら 平 均 お よ び 範 囲 を 計 算 す る ス テ ッ プ を 含 む 、 方 法 。

【 請 求 項 1 8 】

請求項9記載の集積回路によるビットストリング生成のための登録方法であって、更に 、前記パス長バイアスを除去するために前記差分値にモジュラスを適用するステップを含 む、方法。

【請求項19】

請求項9記載の集積回路によるビットストリング生成のための登録方法であって、更に 、ビット反転を混入させる確率が最も高い差分値を特定するステップを含む、方法。

【請求項20】

請求項19記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を 低減する信頼性向上方法において、ビット反転を混入させる最も高い確率が、「0」ビッ トと「1」ビットとの間の境界において発生する、方法。

【請求項21】

請求項1記載の物理的クローン不可関数ビットストリング生成中にビット反転の数を低減する信頼性向上方法において、前記方法が、機能ユニットのグリッチのない実装を使用 する、方法。

【請求項22】

請求項9記載の集積回路によるビットストリング生成のための登録方法において、前記 方法が、機能ユニットのグリッチのない実装を使用する、方法。

【発明の詳細な説明】

【技術分野】

[0001]

本願は、2014年12月15日に出願された米国仮特許出願第62/091,985 号、2015年7月31日に出願された米国仮特許出願第62/199,685号、および2015年8月13日に出願された米国仮特許出願第62/204,835号の権利を 主張する。これらの特許出願の各々をここで引用したことにより、その内容全体が本願に も含まれるものとする。

【 0 0 0 2 】

政府支援

本発明は、アメリカ国立科学財団(NSF:National Science Foundation)によって 授与された助成金CNS-1018748を受けて、政府支援によって行われた。政府は 、本発明において一定の権利を保有する。

[0003]

発明の分野

本発明は、一般には、ハードウェア・コンポーネントにおいて使用される電気回路の保護に関し、更に特定すれば、物理的クローン不能関数(「PUF」)のための電圧ベースの登録(voltage-based enrollment)に関する。

【従来技術】

[0004]

チップまたはマイクロチップとしても知られている集積回路(「IC」)は、コンピュ ータ、電話機、ディジタル・アプリケーションのような電子機器において使用される微小 化電子回路である。ICは、通例、シリコンおよびゲルマニウムのような半導体デバイス 、ならびにキャパシタ、抵抗器、およびダイオードのような受動コンポーネントで形成さ れる。通常、ICは、半導体材料の薄い基板上に製造される。近年では、トランジスタ当 たりのIC製造コストが減少している。しかしながら、価格低下は製造の実現可能性(ava ilability)を高めるが、クローンまたはコピーのような脅威、ならびに横領および不正使 用からICを保護しなければならない。脅威は、暗号化されたデータへの不正アクセス、 知的所有権(「IP」)の不正使用を含むIC設計の複製、およびICのハードウェア盗 用または違法な製造を許してしまうおそれがある。セキュリティ・キーのクローン、横領

50

10

20

30

、および不正使用は、特に、認証プロトコルにおいてセキュリティ・キーを使用するコン ピュータ・アプリケーションにおいて問題となる。 【0005】

クローンおよび不正使用からICを保護するために、多くのコンピュータ・ベースのハードウェア・セキュリティ方式が存在する。これらのセキュリティ方式は、各ICから導き出される一意のクローン不能識別子(unique unclonable identifier)のような、セキュリティ・キーまたは署名へのアクセス可能性に左右される。セキュリティ・キーは、データ通信チャネルの暗号化を実行するメカニズムのような上位レベルのハードウェア・セキュリティにおいて実装されるコンピュータ・ベースのハードウェア・セキュリティ・メカニズムの基礎を定め、またはフィールド・プログラマブル・ゲート・アレイ(「FPGA」)を含むコンピュータ・ベースのロジック・デバイスにおいてIP盗用保護(theft protection)に備える。

[0006]

従来のセキュリティ・キーは、例えば、IC上のフラッシュ・メモリまたはリード・オ ンリ・メモリ(「ROM」)に格納されているディジタル・データを使用して定められる 。セキュリティの観点からは、セキュリティ・キーへのアクセスは、IC上に形成された ハードアウェア回路に制限されることが望ましい。生憎、これら従来の技術を使用して格 納されたセキュリティ・キーは、侵略的な物理攻撃を受け、敵が秘密鍵を学習することを 可能にするおそれがある。秘密鍵が敵によって学習されると、クローンICが作成される おそれがあり、更にセキュリティ・プロトコルが危険にさらされるおそれがある。

ランダム・ビットストリングが、ハードウェア・セキュリティにおける暗号化、識別、 認証、および機能有効化の基礎を形成することができる。現在の技術では、暗号化のため の鍵にする素材(keying material)が、FPGAおよび特定用途集積回路(「ASIC」)上の不揮発性メモリ内にディジタル・ビットストリングとして格納されることがある。 しかしながら、このように格納された秘密は、秘密を盗むために探索攻撃を使用する可能 性がある、決意を持った敵に対しては安全ではない場合もある。

[0008]

ディジタル・ビットストリングを不揮発性メモリに格納することの代案として、物理的 クローン不能関数(「PUF」)を使用することができる。PUFとは、製造のばらつき によって導入されるエントロピを利用してビットストリングを生成するICハードウェア ・プリミティブのことであり、対応するばらつきを測定しディジタル化するためのオンチ ップ・インフラストラクチャを内蔵することができる。PUFは、パス遅延(path delay) 、漏れ電流、またはSRAM起動パターンにおいて生ずる自然なばらつきを測定およびデ ィジタル化して、ランダム・ビットストリングを生成することができる。 【0009】

PUFの実装を使用してICを保護するための種々の技法が提案されている。チャレンジ・ベース(challenge-based)IC認証が、その一例である。チャレンジ・ベースのIC 認証では、秘密鍵がICに埋め込まれ、ICがチャレンジに対して一意の応答を生成する ことを可能とし、この一意の回答はこのチャレンジにのみ有効である。このため、鍵は秘 密のままであり、認証を実行するメカニズムはなりすましに強い(resistant)。遠隔有効 化方式(remote activation scheme)は別の例である。遠隔有効化方式は、IC設計者が各 ICを起動時にロックし、次いで離れた場所からそれをイネーブルして、知的所有権保護 およびハードウェア・メータリングに備える。状態が設計の有限状態機械(「FSM」) に追加され、秘密鍵の関数である制御信号が追加される。したがって、ハードウェアは、 特定の有効化コードを受け取るまで、鍵がかかる(lock up)。PUF実装の他の例には、 不一致遅延線(mismatched delay-lines)、スタティック・ランダム・アクセス・メモリ(「SRAM」)の電力投入パターン、金属酸化物半導体(「MOS」)デバイスの不整合 、および入力依存漏れパターン(input dependent leakage patterns)が含まれる。しかし ながら、これらの技法の各々は、ICに対するセキュリティ・キーの横領、クローン、ま 10

たは不正使用に関する脆弱性を有する。

【0010】

認証は、試験側(prover)、例えば、ハードウェア・トークンまたはスマート・カードと、検証側(verifier)、セキュア・サーバまたは銀行との間のプロセスであり、一方または双方の補強証拠を使用して識別情報(identity)を確認する。電子機器、ソフトウェア、センサが埋め込まれた物理オブジェクト(physical object)のネットワーク、およびもののインターネット(「IoT」)と呼ばれる、データの収集および交換を可能にするネットワーク接続により、ハードウェア・トークンがリソースに制約されるアプリケーションの数が増えつつあり、したがって、コスト、エネルギ、および面積のオーバーヘッドが低い新規の認証技法が求められている。

[0011**]**

広い面積を占める (area-heavy) 暗号プリミティブおよび不揮発性メモリ(「NVM」) を使用する従来の認証方法は、発展しつつある埋め込みアプリケーション型には魅力的で ない。しかしながら、PUFは、ハードウェア・セキュリティおよび信頼プリミティブで あり、低コストに関する問題に取り組むことができる。何故なら、これらはNVMの必要 性を排除するからである(提案された殆どの認証プロトコルにおいて)。

【0012】

PUFは、「強いPUF」または「弱いPUF」に分類することができる。「強いPU F」は、暗号プリミティブおよび処理の数および種類を減らすことによって、面積および エネルギのオーバーヘッドを削減することができるが、面積のオーバーヘッドは、「弱い PUF」におけるエントロピ・ソースの物理サイズを制限する。 【0013】

20

10

提案された殆どの「弱いPUF」アーキテクチャは、エントロピ・ソースとして役割を 果たすために同じ設計の検査構造の専用アレイの挿入を必要とし、面積のオーバーヘッド はエントロピ・ソースの物理サイズを制限する。「弱いPUF」を認証に使用することが できるが、これらは、その限られた量のエントロピを、秘密を機械学習するように設計さ れた敵対するインターフェース攻撃に対して保護するために、難読化機能、例えば、暗号 ハッシュ、暗号化およびXOR関数の挿入を必要とする。

[0014]

一方、殆どの「強いPUF」は、既存のオンチップ・リソースにおいて利用可能なエン ³⁰ トロピを利用することによって、特殊検査構造内におけるエントロピ量の制限を迂回する 。「強いPUF」は、認証処理のために非常に多数のチャレンジ - 応答 - 対(「CRP」)を生成することができる。

【発明の概要】

【発明が解決しようとする課題】

[0015]

以上で述べたように、PUFは、各ICに一意である、ICの物理および電気的プロパ ティにおけるばらつきからエントロピ(ランダム性)を、ディジタル秘密(ビットストリ ング)を生成する手段として、抽出する。ビットストリングは、認証アプリケーションの ためにハードウェア・トークンを一意に識別する役割を果たすことができる。ビットスト リングは、実行中に生成され、これによってこれらのディジタル・コピーをNVMに格納 する必要性を排除し、(理想的には)ある範囲の環境変動の下で再生可能である。秘密ビ ットストリングの正確な生成時間を制御する能力、および侵略的探索攻撃に対するPUF エントロピ・ソースの感度(それを無効にするように作用する)は、リソース制約ハード ウェア・トークンにおける認証に対してこれらを魅力的にする追加の属性である。しかし ながら、ICの信頼性およびセキュリティを高める要望がある。特に、クローン、偽装、 横領、および不正使用を含む脅威に対するセキュリティ・キーの脆弱性を軽減する要望が ある。本発明はこの要望を満足する。 【課題を解決するための手段】

[0016]

ICの信頼性およびセキュリティを高める要望、特に、クローン、偽装、横領、および 不正使用を含む脅威に対するセキュリティ・キーの脆弱性を軽減するという要望に応じて 、ハードウェア埋め込み遅延物理的クローン不能関数(「HELP PUF」: Hardware -Embedded Delay Physical Unclonable Function)は、2014年8月28日に出願され た国際出願PCT/US2014/053276に更に詳しく記載されているように、チ ップのコア・ロジック・マクロにおいて発生するパス遅延ばらつきを利用して、ランダム ・ビットストリングを作成する。この国際出願をここで引用したことにより、その内容全 体が本願にも含まれるものとする。

[0017]

HELP PUFは、既存の機能ユニット内における遅延ばらつきからのそのビットス ¹⁰ トリングの生成に基づく「強いPUF」であり、機能ユニットの相互接続が複雑であるた めに、エントロピ・ソースのサイズが著しく増大する。PUFによって生成されたビット ストリングは、多数の用途に使用することができ、例えば、通信の暗号化、偽造防止技法 の実現、現場における悪意のシステム変更の検出、サプライ・チェーン認証(supply chai n authentication)の実行、IC上における販売業者特定機能(feature)の有効化が含まれ る。

[0018]

認証処理のためにハードウェア・トークンを用意するプロセスは、初期化または登録(enrollment)として知られている。初期化の間、セキュア・サーバはPUFに与えられるチャレンジから小さな部分集合を、対応する1組の応答を生成するためにランダムに選択する。次に、この1組のCRPはサーバによってセキュア・データベースに記録され、後にフィールド・トークン(fielded token)を認証するために使用される。トークン毎に格納されるCRPの数を小さくすることができる。何故なら、大きなCPR空間が、選択された部分集合の秘匿性と共に、敵がトークンを偽装するためにクローンを作る(build)ことを非常に困難にするからである。

[0019]

本発明は、HELP PUFのための信頼性およびセキュリティ向上技法を対象とする 。本発明によれば、環境変動を受ける(across)ビットストリングの再生の間、ビット反転 エラーが減少する。加えて、暗号強度が向上し、対応してモデル構築攻撃の実行が困難と なる。

[0020]

本発明の一実施形態によれば、信頼性およびセキュリティ向上技法は、電圧ベースの登録プロセスを対象とする。電圧ベースの登録プロセスは、正常に合成された(欠陥のある (glitchy))機能ユニット上で不安定なパスをふるい分け(screen)、オンチップ電圧レギ ュレータを使用して制御される複数の供給電圧において登録を実行することによって、ビ ット反転エラーを減少させる。

本発明の他の実施形態によれば、マージン技法(margin technique)が信頼性を著しく向 上させる。波動差分動的ロジック(「WDDL」:wave-differential dynamic logic) と呼ばれるロジック・スタイルを実装することによって、機能ユニットにおけるグリッチ を排除し、信頼性およびセキュリティの、正常に合成された機能ユニットとの比較を容易 にする。グリッチを排除するためのWDDLを使用して本発明について論ずるが、グリッ チの排除する技法であればいずれでも可能であると考えられる(contemplate)。 【0022】

本発明の他の実施形態は、WDDLベースの標準セル・ライブラリの拡張バージョンを 対象とする。WDDLロジック・スタイルの使用により、グリッチのない機能ユニットの 面積オーバーヘッドが減少する。機能多様性(functional diversity)と呼ばれる技法を使 用することによって、HELP PUFのセキュリティを向上させ、異なる実施態様の機 能ユニットを構築するために、ライブラリの異なる部分集合が使用される。 【0023】 20

本発明の他の実施形態によれば、特殊なCADベースの回路分析ツールを使用して、エ ントロピを定量化する。これらのツールは、機能ユニットにおけるパスによって表される エントロピの総量を定量化する手段として、グリッチのないバージョンの機能ユニットに 適用される。

[0024]

1つ以上の例の詳細について、添付図面および以下の説明において明記する。その他の 特徴、目的、および利点は、説明および図面から、そして特許請求の範囲から明らかとな ろう。

[0025]

本発明の好ましい実施形態について、限定するためではなく本発明を例示するために用 ¹⁰ 意された添付図面と関連付けて説明する。図面では、同様の参照番号は同様のエレメント を示す。

【図面の簡単な説明】

[0026]

【図1】図1は、本発明の実施形態にしたがってパス遅延を測定するためのクロック・ストローブ技法(clock strobing technique)のブロック図である。

【図 2 】図 2 は、本発明の実施形態による安定したパス (× 軸) に関連付けられた遅延 (y 軸) のグラフである。

【図 3 A 】図 3 A は、本発明の実施形態による登録におけるLCIパス・タイミング値(「PN」)の分布グラフである。

【図3B】図3Bは、本発明の実施形態による、図3Aに示したようなPNから選択した 対の遅延差の分布グラフである。

【図4】図4は、本発明の実施形態による電圧ベースの登録(「VBE」)技法を示すPN差のセグメントを示すグラフである。

【図5】図5は、本発明の実施形態による、ジャンプ・マージンと平均ビットストリング・サイズとの間のトレードオフを示すグラフである。

【図6】図6は、本発明の実施形態による個々のチップ間ハミング距離(「HD」)のヒ ストグラムである。

【図7】図7は、本発明の実施形態によるPN、PNDiff、ModPNDiffを示 すグラフである。

- 【図8】図8は、本発明の実施形態による、全体的なばらつきがある、および全体的なば らつきない温度 - 電圧(「TV」)補償PNDiffを示すグラフである。
- 【図9】図9は、本発明の実施形態によるマージン技法を示すグラフである。
- 【図10A】図10Aは、本発明の実施形態によるマージン技法を使用しない場合の標準 設計に対するハミング距離(「HD」)の結果を示すグラフである。

【図10B】図10Bは、本発明の実施形態によるマージン技法を使用した場合の標準設計に対するハミング距離(「HD」)の結果を示すグラフである。

【図11A】図11Aは、本発明の実施形態によるマージン技法を使用しない場合のWD DL設計に対するハミング距離(「HD」)の結果を示すグラフである。

【図11B】図11Bは、本発明の実施形態によるマージン技法を使用した場合のWDD 40 L設計に対するハミング距離(「HD」)の結果を示すグラフである。

- 【図12】図12は、本発明の実施形態によるカルノー図である。
- 【図13】図13は、本発明の実施形態による機能ユニットを示す。

【図14】図14は、本発明の実施形態による変換プロセスのフロー・チャートを示す。 【図15】図15は、本発明の実施形態によるエントロピ分析のフロー・チャートを示す

【図16】図16は、本発明の実施形態による認証プロトコルのブロック図である。 【発明を実施するための形態】 【0027】

本明細書において説明したように、HELP PUFはハードウェア・ベースの認証に 50

(8)

適した「強いPUF」である。セキュリティ・プロパティは、特に、クレジット・カード、埋め込みセンサ、および医療用インプラントのような、リソースに制約がある現場ハードウェア・トークン(resource-constrained in-field hardware token)の側において、プロトコルの複雑さを低減する。トークンに要求される暗号関数の数を最少限に抑え、面積 およびエネルギ双方のオーバーヘッドを低減する単純なPUFベースの認証方式を提案する。

[0028]

HELP PUFのエントロピ(ランダム性)のソースは、機能ユニットを定めるパス の遅延に起こる製造ばらつきである。パス遅延は、図1に示すようなクロック・ストロー ブ技法を使用して測定される。機能ユニットとは、加算器、乗算器、または暗号プリミテ ィブとすることができる。「ローンチ行FF」(Launch Row FF)および「キャプチャ行F F」(Capture Row FF)も、機能ユニットのコンポーネントである。HELP PUFを機 能ユニットに統合するときに必要とされる唯一の修正は、C1k2で示す第2クロックの 使用を必要とすることであり、第2クロックはキャプチャ行FFを駆動する。 【0029】

図1における検査対象パスに対してPUTで示す1組のパスの遅延は、図1に示すC1 k₁ およびC1k₂を使用して、クロック・ストローブと呼ぶ、一連のローンチ・キャプ チャ・クロッキング・イベント(launch-capture clocking event)を適用することによっ て測定される。C1k₁ およびC1k₂間の位相シフトは、ローンチ・キャプチャ検査の シーケンスにわたって徐々に大きくなる。これら2つのクロック間の位相シフトのディジ タル選択値を、ローンチ・キャプチャ・インタバル(「LCI」)と呼ぶ。

20

30

10

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

ローンチFFから開始するパスに沿った伝搬エッジ(propagating edge)をキャプチャF Fにおいてキャプチャすることを可能にする最も小さいLCIが、そのパスに対するディ ジタル化タイミング値として使用される。ローンチFFから主入力(「PI」)に適用さ れる1組の二進入力ベクトルに対してクロック・ストローブ動作を繰り返すことによって 、多数のパスに対するディジタル・タイミング値を得ることができる。 【0031】

位相シフト・クロックを作成する能力は、オンチップ・ディジタル・クロック・マネージャ(「DCM」)の極普通の機能である。DCMを含まない低価格コンポーネントでは、マルチタップ遅延チェーンを使用して、小さい面積オーバーヘッドで、この位相シフト能力を実現することができる。本願に限ったことであるが、LCIパス・タイミング値を「PUFNum」または「PN」と呼ぶ。2つのランダムに選択したPNの符号付きの差を「PNDiff」と呼ぶ。

[0032]

本発明の一実施形態によれば、25°C、1.00Vにおける登録中に、10,000 本の安定したパスを測定する。登録中に検査されたパスは、ファイルに格納され、9箇所 の温度 - 電圧(「TV」)コーナーにおける再生(regeneration)の間に再現(replay)され る。TVコーナーとは、V_{DD}供給電圧(-5%、正常、+5%)および温度(0°C、 25°C、85°C)の全ての組み合わせである。FPA掃引範囲は、200から102 0まででサイズ2の刻みであるので、各パスは、最大(1020-200)/2=410 回、クロック・ストローブを使用して再検査される。 【0033】

図2は、TVコーナーの各々におけるチップC₁に対する最初の100本の安定したパスの遅延のグラフを示す。「A」で示す波形は、供給電圧V_{DD}=0.95V(または-5%)における遅延を表す。「B」で示す波形は、供給電圧V_{DD}=1.00V(正常)における遅延を表し、「C」で示す波形は、供給電圧V_{DD}=1.05V(または+5%)における遅延を表す。各「A」、「B」、「C」の3本の重複する波形は、3通りの温度の各々における遅延を表す。V_{DD}の変動は温度の変動よりも遙かに重要であることは明らかである。TV変動の正味の効果は、図2の底辺に沿った波形によって示されており

50

、この波形は、登録中に測定された遅延と、9箇所のTVコーナーの各々において測定された遅延との間の点毎の差として計算されたものである。TV変動がない場合、25°C、1.00Vにおける登録波形を同じTVコーナーにおける再生波形から減算する場合について示すように、差波形は0になるはずである。差波形におけるパスの殆どについて描かれた0からの遅延における平均一定オフセットが、ロバストな検査可能なパスと関連付けられる。ロバストな検査可能なパスとは、定義によれば、いずれのTVコーナーにおいても安定であり続けるパスである。これは、感作されたパス(sensitized path)に沿ったゲートの全ての側入力(all side inputs)が安定であり続ける、即ち、これらは不調を生じないからである。

【0034】

10

対照的に、遅延が動的に変化するパスは、ロバストでない検査可能なパスと関連付けられ、感作されたパスに沿ったゲートの側入力が瞬間的に変化する。ある側入力上の変化が、感作パス入力上の変化の前に僅かに変化した場合、感作パスに沿って伝搬するエッジが、側入力グリッチによって瞬間的に遅延を受ける可能性がある。一方、このために、このパスの遅延に追加の変化またはジャンプが混入する(TVコーナー条件によって混入される変化を超えて)。これらの事例は、1つまたは少数のTVコーナーにおいてのみ生ずる遅延の大きな変化によって最も顕著になる(様々な事例が図2において円で囲って示されている)。

【0035】

ビットストリングの生成において、パス遅延を同じチップ上における他のパス遅延と常 20 に比較すると仮定すると、双方の遅延におけるいずれ n のタイプの統計的な変化も、同じ ビット値を生成することを可能にする。しかしながら、ジャンプのために 1 本のパスに大 きな遅延変化が生じた場合、ビット反転が起こる可能性がある(大抵の場合、起こる)。 どのパスがジャンプを生じそうか見極めることによって、ビットストリングの信頼性高い 再生に関する不確実性を低下させるまたは排除することができる。

【0036】

本発明によれば、登録中にこれらのパスをより多く発見するために、ビットストリング がエラーなく再生される確率を高める手段として、電圧ベースの登録方式を設計する。 【0037】

ー実施形態によれば、電圧ベースの登録を使用する認証を受ける不偏的無モジュラス差 30 (「UNMD」:Universal No-Modulus Difference)方法の下でビットを生成する。こ のビットはUNMDの下で生成されるが、任意のビット生成方法、例えば、デュアルPN カウント(DPNC)も可能であると考えられる。

[0038]

1 対のパス遅延間における符号付きの差を、ディジタルPN表現を使用して計算することによって、UNMD方法の下でビットを生成する。前述のように、LCIパス・タイミング値を「PUFNum」または「PN」と呼び、2つのランダムに選択されたPNの符号付きの差を「PNDiff」と呼ぶ。差が負のときは「0」ビットが生成され、一方差が正のときは「1」ビットが生成される。ビットストリングの再生でエラーをなくす可能性を高めるために、温度 - 電圧(「TV」)条件の変化によって混入されるノイズやドリフトを克服するように、差が十分に大きいPN対を選択するために閾値を使用する。 【0039】

ー例として、正常状態の下におけるチップC₁についての遅延分布を、PNDiff_a およびPNDiff_bで示す2つの対の例と共に、図3Aに示す。PNDiff_aの大き さのために、図3Bに示すPN差分布の中央に「無効領域」が生じ、したがって、この対 におけるPNには登録中に無効と印される。

【0040】

対照的に、 P N D i f f _bの大きさの方が大きく、図 3 B の「 0 」領域内に現れる。公開データ・ビットストリング(public data bitstring)は、ビットストリング生成に関与する P N (「 1 」と印される)、および関与しない P N (「 0 」と印される)を記録する

50

。この判断基準は、不安定なパスについて以前に与えられたものを増大させる。したがって、検査された各パスは、1)パスが1つの遷移を生じる(安定である)場合、および2)対のPN差が閾値よりも大きい場合、「1」で印された対応する公開データ・ビットを 有する。

(11)

[0041]

エラーのない再生を確保するためには、一定の方法を使用して全てのTV条件下におい て全てのチップにおいて全てのビット反転エラーを排除するために比較的大きな閾値が必 要であるが、一方、ビットストリングに利用可能なビット数が減少する。

【0042】

例えば、図3Bは、閾値が平均してほぼ + / - 40であることを示す。これは、40 × 10 36ps=1.4nsに換算される。これによって、HELP PUFがダイ内部のばら つきを利用することが可能になるが、排除されるパス対の数はかなり大きくなる。これら の対の多くはTVコーナー全体にわたって安定であり続け、即ち、ビット反転エラーを混 入せず、したがって、閾値を設定することに伴って、比較的大きな「歩留まり損失」(yie Id loss)がビットに生じる。

【0043】

電圧ベースの登録(「VBE」)は、閾値を小さくすることを許容することによって、 この歩留まり損失の問題に取り組むように設計されている。有利なこととして、VBEは 、同じ1組のPNを使用して、ビットストリングのサイズを平均で67%増大させる。V BEによれば、登録は複数の供給電圧において実行される。本発明の一実施形態によれば 、3つの供給電圧が使用されるが、いずれの数でも可能であると考えられる。 【0044】

20

30

温度とは異なり、供給電圧は、素早く、例えば、DVが小さい場合にはミリ秒範囲で変化する可能性がある。しかしながら、小さい変化はMUT遅延に大きな変化をもたらす。 一般に、VBEは、パス遅延の供給電圧に対する高い感度を、他のTVコーナーにおいて どのパス遅延がジャンプするかより良く予測する手段として利用する。 【0045】

図4に示すように、パス対の部分集合が×軸に沿って、y軸上の対応するPN差と比較 して、プロットされている。PN差は、PNの対を減算することによって計算される。図 4は、1本の登録曲線および2本のVBE曲線を示す。6本の再生曲線の内2本だけを示 す(他の4本の曲線は登録曲線と一貫性があり、グラフにおける乱雑を減らすために省略 した)。対の番号544、546、および547は、ビット反転が起こった場合を示す。 ビット反転は、1組の曲線を横切る点が0ラインの両側に現れるときにはいつでも起こる 。PN差に関連付けられた異なる符号は、生成されたビットを「0」から「1」に、また はその逆に変化させる。これらの対は再生中にビット反転を混入させるおそれがあるので 、VBEは、これらの問題がある対を特定しこれらをビット生成プロセスから除外する手 段として、2つの追加の電圧コーナーを使用する。

【0046】

o

VBEの第1異形(variant)によれば、ビットストリングは、3つの電圧、0.95V 、1.00V、1.05Vの各々において3回計算され、各ビット位置において3つのビ ットの不一致を捜す。尚、VBEビットストリングは、再生プロセスを使用して生成され 、再生プロセスは検査すべきパスを決定するために登録からの公開データを使用すること は注意してしかるべきである。所与のビット位置におけるビットが他の2つと異なる場合 、登録ビットストリングおよび公開データは、このビットおよびパスを排除するために更 新される。図4において544および546で示されるビットおよび対が除去される。何 故なら、25°C、0.95VのVBEビットストリングにおいて生成されたビットは登 録ビットとは異なるからである。生憎、この方法を使用しても、対547におけるビット 反転は検出されない。しかしながら、この場合、25°C、1.05VのVBE曲線から のデータ点に関連付けられたもっと小さいPN差を、予測器として使用することができる [0047]

VBEの第2異形によれば、以上で論じた第1異形では見逃されたビット反転に対処す るために、ジャンプ・マージン・パラメータを使用する。具体的には、第2異形は、ビッ ト反転はないが、VBEデータ点の内1つまたは双方がジャンプ・マージン未満である場 合、対を除去する。例えば、ジャンプ・マージンを30に設定すると、対547によって 混入されたビット反転エラーが検出および除去される。

(12)

図5における曲線は、種々のジャンプ・マージン値を使用したVBEの有効性を示し、 ジャンプ・マージンは×軸に沿ってプロットされている。左側のγ軸は、全てのチップお よびTVコーナーにわたって発生したビット反転の総数を示す(count)。VBEがディス エーブルされると、ビット反転の数は170になる。VBEをイネーブルするが、0のジ ャンプ・マージンを使用すると、この数が64に減少する。したがって、VBEの異形1 では、ほぼ62%ビット反転の数が減少する。異形2の影響(impact)を、この曲線の残り の成分によって示す。例えば、15のジャンプ・マージンを使用すると、ビット反転の数 は38に減少する。また、×軸に沿ったジャンプ・マージンの各々について、平均ビット ストリング・サイズも右 y軸に沿ってプロットされている。ビットストリングの平均サイ ズは780として与えられる。ジャンプ・マージンが20に増大するまでに、非常に小さ い変化がサイズに生じ、ジャンプ・マージンが40以上になると、大きな減少が始まる。 これは、明らかに、ビット反転の数を減少させつつ、更に歩留まり損失によるビットの不 利な条件(yield loss bit penalty)を低減するときにもVBEの効果(benefit)があるこ とを示す。

[0049]

ジャンプ・マージンが20未満ではビット反転の数はゼロでないので、VBEをある種 の生成方法と組み合わせて、エラーのない再生を達成しなければならない。しかしながら ビット反転の数が少ない程、閾値を小さくすることが可能になる。例えば、15のジャ ンプ・マージンを用いつつ、全てのTVコーナーにおいて全てのチップに対してエラーの ない再生を保持すると、閾値がPN=23(ほぼ820ps)に減少する。

10,000本のパスを生成するには、約30,000本のパスを検査する必要があっ た。検査したパス毎に1ビットの公開データ・ストレージを必要とするので、公開データ ・サイズは約3.75KBとなる。本願で提案する技法は、再検査されるパスを排除する ので、有効なパスの本数を10,000から5,000に減らす。ビットストリング生成 アルゴリズムは、チップ毎に5,000のシーケンスにおいて連続するPNからパスの対 を作成する。したがって、5,000個のPNを使用して最大2,500ビットを生成す る。前述のように閾値を820psに設定すると、有効なPN対(またはビット)の数は 約1,300に減少する。TMRは、ビットストリングのコピーを3つ組み立てるが、こ れを達成するためには平均で5つのコピーが必要となる。したがって、最終的な平均ビッ トストリング・サイズは1,300/5 259ビットとなる。 [0051]

40 最も小さいビットストリング・サイズである227ビットを使用すると、チップ内ハミ ング距離(HD)はゼロとなる。即ち、9箇所のTVコーナーのいずれにおいても30チ ップのいずれにもビット反転はない。チップ内HDは49.7%であり、理想値である5 0%に近い。図6は、個々のHDのヒストグラムを示す。チップが30個あると、HDは 、 3 0 × 2 9 / 2 = 4 3 5 対のチップ・ビット・ストリングと計算される。

本発明によれば、信頼性向上およびエントロピ増大はグリッチのない機能ユニットによ って得られる(provide)。本発明の実施形態によれば、代入ボックス(「SBOX」)コ ンポーネントが機能ユニットとして使用される。暗号法では、SBOXは、代入を実行す る対称鍵アルゴリズムの基本コンポーネントである。一般に、SBOXはある数mの入力 ビットを取り込み、これらをある数nの出力ビットに変換する。ここで、nは必ずしもm 10

30

に等しくはない。

【 0 0 5 3 】

SBOXコンポーネントは、「標準設計」または「WDDL設計」と呼ばれる2つの方法で実装される。「標準設計」は、いずれのタイプの特殊なロジック・スタイルも、制約もなく、即ち、通常に合成される。「WDDL設計」は、波動差動的ロジック(wave-differential dynamic logic)を使用し、グリッチがない。本発明については、グリッチを排除するためのWDDLを使用して論ずるが、グリッチを排除する技法はいずれも可能であると考えられる。2つのロジック・スタイルのランダム性、一意性、および信頼性に対するトレードオフを決定するために、チップ間ハミング距離(「HD」)を評価する。

温度および電圧の変動は、遅延に望ましくない変化を生じさせるが、その殆どはTV補 償プロセスを適用することによって除去することができる。TV補償は、チップ毎に、そ してTVコーナー毎に別々に、1組のPNDiffから平均(オフセット)および範囲(乗数)を計算することによって実行される。登録中に計算されるオフセットおよび乗数が 、各TVコーナーにおいて計算されるオフセットおよび乗数と共に使用され、式1を使用 してTVコーナーにおいて生成されるPNDiffを補償する。

【0055】

【数1】

 $zval_i = \frac{(PNDiff_{TVx} - \mu_{TVx})}{rng_{TVx}}$

 $PNDiffs_{TVComo} = zval_i rng_{TVEaroll} + \mu_{TVEaroll}$

[0056]

ここで、 z v a l i は、平均を減算し、特定のチップに対してT V コーナー、T V x に おいて生成された 1 組の P N D i f f を使用して計算された範囲で除算した後の、標準化 された P N D i f f を表す。次いで、登録中に同じチップについて先に計算された平均お よび範囲を使用して、即ち、T V E n r o l l において個々の z v a l i を変換する。登 録中に生成された P N D i f f は「基準」として使用される。この線形変換は、異なる T V コーナーにおいてパス遅延に発生するずれ (shifting) および増減 (scaling)を排除する のに非常に有効である。

【 0 0 5 7 】

モジュラス方式に基づく第2のビット生成方式は、グリッチのない機能ユニットにおい てエントロピを利用するときには更に効果的である。モジュラス方式は、モデル構築に対 抗してアルゴリズムをハードニングする(hardening)手段、およびPUF応答において多 様性を増加させる手段の双方として、2つパス遅延における符号付きの差(PNDiff)を使用する。ModPNDiffは、2つの任意に選択されたPN間における符号付き の差を計算し、次いでモジュラスを適用することによって定められる。モジュラスが必要 なのは、FUにおけるパスの長さが変動するからである。例えば、短いパスは1つのLU Tで構成されるが、最も長いパスは13個のLUTで構成され、PNDiffにおいてキ ャプチャされる。モジュラスは、「パス長」バイアスを除去しつつ、ダイ内部のもっと小 さい遅延のばらつきを完全に保存する。

【0058】

例として、図7の一番上に、「立ち上がりエッジPN」および「立ち下がりエッジPN」で示す2組の波形を示す。これらの波形における点は、SBOX機能ユニットにおいて チップC₁における1組のパスから測定された遅延値(PN)を表す。同様の形状を有す る波形の各グループは、TV補償方法を適用した後において10箇所のTVコーナーの各 々において測定されたPNを表す(以上で説明したPNDiffに適用されたTV補償と 同一のプロセス)。10個の点に広がる垂直線は未補償のTVノイズを表す。図7の真ん 中に示す波形は、図7の一番上に示した、立ち上がりおよび立ち下がりエッジPNのラン 10

30

20

ダム化された対から計算されたPNDiffを表す。チップC₁のデータのみを示すが、 パス長バイアスのために、差波形の形状は他のチップでも同様である。図7の一番下に示 すModPNDiffは、64のモジュラスを、図7の真ん中に示した立ち上がりおよび 立ち下がりエッジPNのランダム化された対から計算されたPNDiffに適用した結果 である。モジュラスは、全ての差を0から63の範囲内に効果的に「包み込み」、バイア スを減少および/または排除する。ビット生成アルゴリズムは、0から31までの範囲内 にあるModPNDiffを「0」として指定し、32から63の範囲内にあるModP NDiffを「1」として指定する。

(14)

[0059]

図7の真ん中において見られるように、点10および14における円はビット反転を示 す。ビット反転が起こるのは、各グループにおける10個の点の全てではないがいくつか が、0または63によって与えられる境界の内1つを交差するときである。図7の一番下 において、点4の円によって追加のビット反転が示されており、これらの点は「0」およ び「1」の間の境界を交差する。近い10個の点をグループ化することにより、これらの ビット反転の殆ど/全てを回避する予測スクリーニング・プロセスを適用することが可能 になる。これについては以下で更に詳しく論ずる。更に、前述のようにバイアスを除去す るためにモジュラス・パラメータを使用することができるが、以下で更に詳しく論ずるよ うに、これはHELP PUFの入力 - 出力空間を広げるのにも有用である。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

20 「WDDL設計」によれば、波形差動ダイナミック・ロジック(「WDDL」:wave-d ifferential dynamic logic)を、全体的なばらつきおよびダイ内部遅延ばらつきによっ て混入されるエントロピを測定する手段として、そしてHELP PUFの信頼性を高め る手段として使用して、グリッチのないSBOXコンポーネントを実現する。WDDLは 刺激制約(stimulus constraints)を強制し、正ゲート(positive gate)のみを使用する ように実施に制約を設けることによって、機能およびロジックのハザードを排除する。w DDLは、AESのような設計ユニットをサイド・チャネル攻撃に対抗してハードニング するメカニズムとして提案され、したがってパワー曲線(power curve)における情報も排 除しようとする。WDDLの利点は、実施が簡単であり、グリッチのないロジックの実施 を評価するのに相応しいテスト・ベッドを提供することである。

[0061]

機能ユニットのWDDLバージョンを作成するプロセス・フローの詳細を以下に示す。 簡略化のために、ネットリストのWDDLバージョンは、元のネットワークと、1組の二 重ゲートで組み立てられた相補ネットワークを含むことが知られればよいとする。SBO Xの8つの主入力が複製され、相補ネットワークを駆動するために補完される。WDDL の動作は2つのフェーズ、即ち、プリチャージ・フェーズおよび評価フェーズで構成され る。プリチャージ・フェーズは、全ての主入力(相補入力を含む)を「0」で駆動するこ とを含む。これは、回路全体における全てのゲートの入力および出力上に0を強制する。 評価フェーズは、真値および相補値を8つの真および相補主入力にそれぞれ印加し、1組 の立ち上がり遷移を回路全体に伝搬させる。SBOX実装のために、平均して真出力の半 分および相補出力の半分が評価中に遷移する。したがって、256通りの可能な入力遷移 の各々について、即ち、000000から×××××××<

まで、合計で2048個の PNを生成するために8つのPNが得られる。プリチャージ・フェーズの間に、他の20 4 8 個、 即ち、 x x x x x x x x x から00000000までが得られるので、 合計で40 9 6 個の P N が生成され、これらから 2 0 4 8 個で 1 組の P N D i f f を一意に組み立て ることができる。

[0062]

温度0。C、25。C、および85。C、ならびに供給電圧0.95V、1.00V、 および1.05Vにおいて、30個のチップ上で実験を行った。TVコーナーにおいてこ れ ら 3 0 個 の チ ッ プ か ら 測 定 さ れ た 2 0 4 8 個 の P N D i f f の 2 5 点 サ ン プ ル を 図 8 に 示す。PNDiffの計算は、PNの一意のランダムな対、即ち、立ち上がリパスから1 30

つおよび立ち下がりパスから1つを選択することによって行われる(図7の一番上のグラ フを参照のこと)。波形のグループは、前述のように、チップ毎に登録値を「基準」とし て使用してTV補償されている(式1参照)。波形グループ間の垂直方向のオフセットは 、全体的な(チップ規模)ばらつきによって、即ち、チップの全体的な性能特性のばらつ きによって発生する。ダイ内部のばらつきと同様、全体的なばらつきをエントロピのソー スとして利用することができるが、それに依存することには欠点がある。 【0063】

この問題を例示するために、図8の底辺に沿って示す波形は、この場合も30個のチッ プからであるが、チップC₁からの登録データが全てのチップに対する基準として使用さ れる特殊なプロセスを使用してTV補償された場合である。これは、全体的なばらつきを 効果的に排除し、測定ノイズ、未補償TVノイズ、およびダイ内部のばらつき(WDV) のみを残す(図8を参照のこと。)。大きな母数のチップでは、複数組のチップが同じレ ベルの全体的なばらつきを有する可能性が非常に高く、したがってこのグラフはこの場合 を示し、ダイ内部のばらつきのみをエントロピのソースとして利用することができる。 【0064】

ノイズ・ソースの大きさは、図8の上側に沿って示す波形の帯域の幅に反映される。測 定ノイズ(16個のサンプルで平均した場合)は、平均してほぼ1PN(ほぼ18ps) であるので、ばらつきの大半が未補償TVノイズによって混入されたことになる。波形内 に残る、10個のTV補償PNDiffの2 値の平均として計算されたばらつきの平均 値は、平均して、登録値の上または下に約+/-2.5LCIまたは45psであり、最 悪の場合の値は+/-8LCIまたは145ps未満である。この数は、失われたエント ロピの量を表すので重要である。即ち、このLCI値未満のダイ内部のばらつきは、利用 することが更に困難になる。ダイ内部のばらつきは、チップ毎の波形グループの形状にお ける変化に反映される。ダイ内部のばらつきによって混入されたばらつきの大きさは、平 均して、TVノイズによって混入される平均ばらつき(5LCI)よりも約4倍大きく(20LCI)、即ち、それぞれ360psに対して90psとなる。 【0065】

本発明によれば、マージン技法を使用することによって信頼性を向上させる。マージン 技法は、登録中に、ビット反転を混入させる確率が最も高いPNDiffを特定する。図 7の一番下に沿って示すPNモジュラスのグラフが、例示として役割を果たすために、図 9にコピーされている。図9は、ビット反転が発生する3つの場合を示す。これらのデー タ点の全ては、「0」および「1」の間の境界を表す線、即ち、0、31、および63に 近接する。マージン技法は、登録PNDiffがこれらの境界周囲の小領域(マージン) 内に入る場合、それを「無効」と分類する。このマージンは、理想的には、最良の結果に 対する最悪の場合のTVノイズ・レベルに設定される(図9では8のマージンが使用され ている)が、要求される許容度のレベルにしたがって調整することができる。登録の間に 、各ModPNDiffデータ点の有効ステータスを記録するヘルパー・データ・ビット ストリング(helper data bitstring)が組み立てられる。再生の間、応答における「弱い 」ビットを選別し破棄するために、ヘルパー・データが使用される。

【 0 0 6 6 】

また、PNモジュラスおよびマージンの特定の組み合わせが、応答ビットストリングに おいて、破棄されたビットを使用可能にする。図9に示す例は、1つの有効な組み合わせ を示し、PNモジュラスが64であり、マージンは8に設定されている。この例では、ヘ ルパー・データの補数(complement)を使用して第2応答ビットストリングを生成すること が可能である。第2応答ビットストリングは、同じ1組のPNDiffを使用するが、モ ジュラス処理を適用する前に、最初にPNModの1/4に等しいオフセット(この例で は16)を加算する。これは、効果的に分布をシフトさせ、以前の「弱い」ビットの全て を「強い」ビットに(そしてその逆に)変換する。この技法は、全てのデータ点を応答ビ ットストリングにおいて使用することを可能にし、ヘルパー・データのオーバーヘッド トストリング・サイズを1対1にすることによって、ヘルパー・データのオーバーヘッド 10

30

40

の不利 (penalty)を低減する。この技法は、マージンによって明確に定められた (delineated)領域の総和が「0」および「1」に対して定められた「有効な」領域の総和に等しい 場合に使用することができる。

(16)

【0067】

2つのロジック・スタイルのランダム性、一意性、および信頼性に対するトレードオフ を決定するために、チップ間ハンマリング距離(「HD」)を評価する。図10は、標準 設計SBOXから収集したデータを使用した統計結果を示す。分析は、×軸に沿ってプロ ットされた1組のPNモジュラス(PNMod)値に対して行う。登録中に2つのチップ によって生成された2048ビットのビットストリングにおいて異なるビットの数を数え 、次いでビット数で除算することによって、チップ間HDを計算する。プロットされた値 は、ビットストリングの全ての可能な対(30×29/2=435対)にわたる平均チッ プ間HDである。同様にしてチップ内HDを計算するが、チップ毎にTVコーナーにおい て生成されたビットストリングを使用して対を定めることを除く(10×9/2=45対)。この場合も、プロットされた値は、30個の個々のチップ値にわたって計算された平 均である。最悪の場合のチップ内HDは、単に、個々のチップの内の1つによって生成さ れた最大値である。図10Aにおける最悪の場合および平均の場合のチップ内HDの曲線 は、ノイズ・レベルを反映し、一方チップ間およびチップ内HD曲線間の差は、使用可能 なエントロピの範囲を反映する。結果は、全体的なばらつきと共に、および全体的なばら つきなしで示されている。

【0068】

チップ内HD(理想的には0%である)の比較的大きな値は、グリッチ(glitching)の 存在に直接起因する。尚、グリッチはチップ内およびチップ間HD双方を増大させる可能 性があることに注意すべきである。全てのTVコーナーにわたって一貫してグリッチによ って遅延が影響を受けるパスでは、パス遅延は通例10から100LCIだけ変化し、し たがってダイ内部のばらつきの大きなソースを表すので、この効果は有益である。グリッ チが一部のTVコーナーにおいて存在し他では消失するパスでは、この効果は有害であり 、ビット反転に至る。最悪の場合のチップ内HDおよびチップ間HD曲線は、双方のタイ プが発生することを示す。チップ間HDは増加するが、この効果は最悪の場合のビット反 転の増加によって、部分的に相殺される。一方、平均の場合のチップ内HDは僅かに増加 するだけである。

【0069】

図10 B は、マージン技法を適用した後の結果を示す。マージン技法は、 図10 B に示 すように、チップ内およびチップ間 H D の結果双方を著しく改善する。応答における「弱 い」ビットを識別するために、 8 のマージンを閾値として使用したが、 いずれのマージン 数も可能であると考えられる。チップ間 H D が改善するのは、異なるチップにおける「強 い」ビットの生成に対応する P N D i f f がここでは変動する可能性があるからである。 これが正しいのは、ダイ内部のばらつきは、一部のチップについての P N D i f f がマー ジン内に入る原因となるが、他のチップについては、同じ P N D i f f がマージンの外側 に出るからである。他の重要な特性は、全体的なばらつきが存在するか否かに対する結果 の感度が低いことであり、これは非常に望ましい特徴である。また、 図10 B には、前述 した特別な「相補ヘルパー・データ」方式が使用されないとき、この場合におけるオーバ ーヘッドを示すために、30 個のチップの内の1つによって生成された最も小さいビット ストリングのサイズも、ヘルパー・データに伴うオーバーヘッドを示すために、プロット されている。64以上である P N M o d を選択することによって、ヘルパー・データ・ビ ットストリングは、最悪の場合における応答ビットストリングのサイズの2 倍以下となる

【0070】

WDDLバージョンを使用した結果を図11に示す。WDDLバージョンに存在する長 い方のパスは、図11Aの左側に示すように、チップ間HDのほぼ理想的な改良に寄与す る(responsible)。つまり、長い方のパスはチップ間HDを改良するが、全体的なばらつ 10

30

10

20

きが保存される場合、即ち、全体的なばらつきがないチップ間HD曲線が非常に異なる結 果を示す場合だけである。一方、図11Bに示すマージン技法を使用した結果は、全体的 なばらつきがある場合もない場合も、ほぼ理想的である。また、チップ内HD曲線は、図 10Bからの対応する結果の中に残っているビット反転の大多数は、「標準設計」におい て生成されたグリッチに起因することも示す。即ち、遅延の変化は、マージンとして使用 される最悪の場合のTVノイズよりも大きいので、マージン設定(margining)はグリッチ には有効ではない。これは、最悪の場合に対するほぼ0の値、およびWDDLバージョン に対する平均チップ内HDによって明らかである。

【0071】

グリッチのない機能ユニットの利点を考えると、これらを実装するときのオーバーヘッドを低減することが望ましい。具体的には、本発明は、WDDL型実施態様(WDDL-like implementation)において使用することができる、効率的な分岐限定アルゴリズムを使用して、2入力から6入力までのゲートのハザード・フリー関数(hazard-free function)について完全な1組の真理値表を生成する方法を含む。このアルゴリズムは、WDDLロジックについて先に説明したように、プリチャージ・フェーズおよび評価フェーズによって、2フェーズ・ロジック・スタイルを取る。尚、このアルゴリズムは他のタイプのプリチャージおよび評価条件に合わせて改変できることは注意してしかるべきである。導かれたハザード・フリー関数から選択された部分集合(1つまたは複数)をCAD合成ツールにおいて使用して、以下で説明するように、ゲートの数を最少限に抑えること、そして機能の実装に多様性を追加することの双方を可能にする。

【0072】

このアルゴリズムはn入力(n-input)関数のカルノー図(K-図)の抽象的表現をその データ構造として使用する。遷移キューブ(transition cube)とは、開始点A、終了点B を有し、AからBへの遷移中に到達することができる全ての入力の組み合わせを収容する キューブを意味する。ハザードがない回路の実現では極普通であるように、ゲート入力は 、主入力に対する2ベクトル検査の適用中せいぜい1回しか変化しないと仮定されるが、 任意の順序で変化することができる。関数fを実装するゲートをハザードなく実現すると 、その出力においてせいぜい1回しか遷移しない。

【0073】

WDDLスタイルの関数に関連付けられた遷移は、追加の制約を有し、図12において ³⁰ 3入力関数f = a + b c について示すように、関数のカルノー図における開始点がf(0 00..0) = 0 でなければならない(これは、「全て0」プリチャージ条件によって強 制される)。評価中に、K - 図において辿る(traverse)ことができるパスの全てを、曲線 によって強調する。図12の右側は、これらのパスを「ゲート入力値 - 出力値」というフ ォーマットでリストにして示す。尚、開始点が(000) = 0 であり、終了点が(111) = 1 であっても、このゲートが実際の動作において感作されるときに全ての入力が変化 することは必要でなく、したがって、終了点は、リストに示されたパスに沿った任意の点 であることができ、それでもなおハザードのない動作を維持することに注意すること。 【0074】

本発明によれば、これらの制約を満たす全ての関数を生成するアルゴリズムは、6入力 40 までのゲートに対するK-図表現を組み立てる(最新のFPGA上のLUT入力サイズと 一致する)。図12の右側にリストに纏めた軌跡(trace)は、このアルゴリズムのテンプ レートとして使用される。n入力ゲートでは、軌跡の長さはn+1となる。例えば、図1 2の3入力ゲートでは軌跡長は4であり、軌跡の数はn!(階乗)によって示され、3入 力ゲートでは6であるが、6入力ゲートでは720に増加する。この図の右側に示す出力 値も、有効なK-図を発見するためにこのアルゴリズムによって使用される。左から右に 軌跡順にリストに示された出力値は、温度計コード・フォーマットに対応する。即ち、0 の後に1が続き、組み立てられたゲートの八ザードがない動作を確保する。 【0075】

6入力関数に可能なK-図の数は2⁶⁴であるので、ハザードがないという条件に対す ⁵⁰

(17)

る一致の可能性を全て検索するのは厄介である。代わりに、全てのハザードのないK-図 を繰り返し組み立てるために、分岐限定アルゴリズム手法(branch-and-bound algorithm approach)を開発した。このアルゴリズムは全ての可能な軌跡、およびこれらの軌跡に対 する全ての可能な温度計コード指定を配列する(sequence through)。可能な温度計コード 出力指定の数はnとして与えられ、例えば、3入力ゲートでは(0001,0011,0 1 1 1)として与えられる。図 1 2 から、これらの温度計コード出力値の内 2 つだけ、即 ち、0011および0111が、関数 f = a + b c に実際に使用されるが、3番目は他の 有効なハザード・フリー3入力関数において使用される。 [0076]

10 これは検索空間を n^{nb}に、例えば、 3入力関数では 3⁶ = 7 2 9 に広げるが、検索プ ロセスは、この検索空間の非常に大きな部分を排除する(限定する)ことを可能にし、6 入力までの関数に対して、このアルゴリズムを扱いやすくする。 n 本の軌跡の各々に、出 力値に対して特定の温度計コードが指定され、 К - 図を定めるためにこれらの指定が組み 合わされたときにn本の軌跡全てに一貫性があるとき、有効なK-図が求められる。一貫 性とは、K-図における出力値に、全ての軌跡によって一貫して0または1が指定される という要件のことを言う。1つの軌跡が0を指定し一方他の軌跡が1を指定するという場 合に検索プロセスが遭遇したとき、このK-図、およびこの同じ「一貫性のない」指定を 使用した全ての後続のK-図は無効になる(fail)。このアルゴリズムの特徴により、検索 空間の大部分が排除される。例えば、可能な5^{5!} = 7.5e+83個の5入力ゲートを 20 求めて検索されるエレメントの数は1.8e+6個であり、一方生成される有効なK-図 の数は7,579個である。6入力ゲートでは、有効なK-図の数は数百万個になる。

複雑過ぎるために、生成された関数の多くは合成ツールによって無視されるが、これは 数百個のゲートの部分集合には該当しない。以下で説明するように、例えば、WDDLロ ジックを使用して、合成に使用されるライブラリにこれらのゲートを含ませると、機能ユ ニットをハザードなく実装するときのゲート個数が減少し、合成のFPGAに対する直接 的な利点(benefit)を表す。更に、開示するアルゴリズムによって生成されるハザード・ フリー 関数 間 にお け る 大き な 多 様 性 も 、 FPGA 指 向 合 成 が 、 「 機 能 多 様 性 」 (functiona Idiversity)と呼ばれる、異なる「バージョン」の機能ユニットを作成することを可能に する。

[0078]

分析に使用される機能ユニットを図13に示す。図13に示すように、この機能ユニッ トは、SBOX、およびWDDL実装(WDDL implementation)の混合列コンポーネント(ここでは「MIXCOL」と呼ぶ)を含む。以上で説明したアルゴリズムを使用して生成 されたハザード・フリー関数の内90エレメントの部分集合を使用して、MIXCOLの 挙動HDL記述からシングル・エンド型構造的ネットリスト(single-ended structural n etlist)を合成する。90エレメントの部分集合は、生成されたEXT関数の最も簡単な バージョンのみ、具体的には、各入力リテラル(input literal)の1つのインスタンスを 含む関数のみを使用することによって選択された。構造的ネットリストは、ライブラリに おいて利用可能な90個のセルの内25個を使用して合成される。相補ネットワークを作 成することによって、そして反転器を排除することによって、シングル・エンド・バージ ョンをWDDLバージョンに変換するために、Perlスクリプトが使用される。この変 換プロセスを図14に示す。ここでは、反転出力を有するEXTゲートが、同じEXTゲ ートに、その二重(相補)ゲートを加え、反転器を排除する手段として出力が交換された ものに変換される。

[0079]

WDDLネットリストは、合成および実装ツール、例えば、Vivadoへの入力とし て使用される。ネットリストは最適化されるが、最適化の殆どは、最近のFPGA LU T特性に一致するように故意に組み立てられた EXTライブラリを使用して、コンパイラ によって既に行われている。一実施形態によれば、コンパイラ生成バージョンにおけるゲ

30

ートの総数は3,096個であり、一方Vivado生成バージョンは2,891個のL UTを含んでいた。Vivadoによって生成されたLUTベースのネットリストは、以 下で説明する分析において使用される。

(19)

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

図13のMIXCOL機能ユニットにおいて、プリチャージ - 評価制約を使用して、2 ベクトル・シーケンスを32の真入力および相補入力に印加することによって、ハザード のない遷移を生成する。例えば、64ビットWDDLベクトル対は、(00...0/0 0...0, ××...×/××...×)という形態で表すことができる。これは、プ リチャージ中に真入力および相補入力双方に全て0が印加され、続いて評価中に集合23 2およびその補数からの任意のベクトルが印加されることを示す。 【0081】

機能ユニットの個々のゲートおよびワイヤ内部でおよびこれらを跨いで発生する遅延の ばらつきは、HELP PUFのための根本的なエントロピのソースとなる。HELP PUFは、パス遅延におけるエントロピを利用し、ゲートおよびワイヤ遅延からのばらつ きを独自の方法で組み合わせる。本発明によれば、機能ユニットにおけるパスは、予測可 能な様式で統計的に組み合わされておらず、むしろ複雑な相互接続ネットワークとして定 められる。この複雑な相互接続ネットワークは、長さが変化し、グリッチを呈する可能性 があり、数が非常に多く、感作することが困難な可能性がある。異なる長さのパスによっ て混入される望ましくないバイアスは、モジュラス技法を使用することによって、低減ま たは排除することができ、一方望ましくないグリッチ(glitching)を排除するためには、 WDDLのようなグリッチのないロジック・スタイルを使用することができる。 【0082】

機能ユニットをエントロピのソースとして使用することの主な利点の1つは、それが提供する大多数のパス、およびこれらを感作するためにベクトルを生成することの困難さに 基づく。大多数のパスは、認証のような用途に、特に主な脅威メカニズムがモデル構築で あるときに、利点をもたらす。

【 0 0 8 3 】

図13に示すように、MIXCOLのWDDLバージョンは、64個の主入力と64個の主出力とを有する。本来コンパイラによって生成されたネットリストのシングル・エンド・バージョン(WDDLへの変換前)は、652個の反転器と、1,548個の論理ゲートとを有する。WDDLへの変換によって、反転器が処理される(そして排除される)ときはいつでも、真および相補ネットワーク間に、相互接続(interconnector)が作られる。大多数の反転器は、2つのネットワークが多くの場所で相互接続されることを示す。MIXCOLにおける構造的パスの総数は、1,732,085本である。MIXCOLは機能ユニット全体の1/4未満を表すことを考慮すると、パスの総数は、最大バージョンの機能ユニットでは、一千万本を超えそうであることを示す。したがって、MIXCOLの構造的ネットリストは、非常に多くのエントロピのソースを提供する。

WDDLネットリストをプリチャージ - 評価制約と組み合わせることによって、機能ユ ニットのグリッチのない動作を確保する。これらの制約の下で適用することができるWD DLベクトルの総数は2³³個であり、立ち上がり遷移および立ち下がり遷移双方から成 る(account for)。相補ネットワークは、(64の内)正確に32個の主出力が各ベクト ル・シーケンスの下で遷移し、合計2³⁸回の立ち上がりおよび立ち下がり遷移を生ずる ことを保証する。各遷移は、パスの検査に対応する。先に示したように、全てのパスがW DDLベクトルによって検査される場合、パスは170万本だけであり、次いで各パスは 、全てのベクトルにわたって平均で約2³⁸/2²⁰=2¹⁸回検査される。 【0085】

WDDLベクトルによって検査されるパスの実際の本数を決定するために、シミュレーションおよび信号伝搬分析のための特殊な形態が必要となる。ネットリストの相互接続構造は、任意の特定のパスに沿ったゲート入力において再収束する複数の信号が、主出力に

10

40

50

おける信号遷移のタイミングを決定することを可能にする。例えば、ANDゲートへの入 力上に最後に到達した0 1の遷移が、そのゲート上における出力の0 1遷移を制御す る。同様に、ORゲートでは逆の条件が成り立ち、最初の0 1遷移を駆動するパス・セ グメントが、0 1の出力遷移を制御する。タイミングを支配する入力/セグメントは、 パス入力、および出力遷移を制御する対応するパス・セグメントを指す。したがって、実 際に検査されるパスは、タイミングを支配するパスに沿ったパス・セグメントで構成され 、全ての他のパス・セグメントに関連付けられた遷移は隠される。隠されたパス・セグメ ントは、検査されるパスに関連付けられたエントロピには関与せず、数えられない。 【0086】

図15は、本発明の実施形態によるエントロピ分析のフロー・チャートを示す。この分析にしたがって、主出力の各々に対するタイミングを支配するパスを列挙する。このプロ グラムは、構造的ネットリストを使用し、2ベクトル・シーケンスとして生成されたシミ ュレーション・データが主入力に印加される。シミュレーション・データはファイル(例 えば、「値-変化-減衰」ファイル)に保存され、タイムスタンプと、検査シーケンス(1つまたは複数)を受ける回路の各ノード上で発生する信号遷移との圧縮表現を与える。 【0087】

このプログラムは、VCDファイルに取り込まれた検査ベクトル・シーケンスのタイミ ングを支配する、一意に感作されたパスの本数を報告する。また、これは、主出力(PO)上で起こった静的および動的ハザードの数、ならびに内部ノード上で起こったハザード も報告する(多くのハザードはPO上では観察可能でない)。VCDファイルにおける信 号遷移のタイミングは、最悪の場合のプロセス、温度、および供給電圧条件を表す。更に 重要なのは、Vivadoはタイミング分布を全く与えず、ダイ内部のばらつきも全くモ デリングしないことである。したがって、報告される結果は控えめとなる。何故なら、ダ イ内部のばらつきは、他のパス・セグメントがタイミングを支配することを可能にするこ ともあるからである。実際のハードウェアをより良く近似するために、PO出力遷移毎に 追加のパス・セグメントの報告を可能にする優勢パスを発見するために許容度パラメータ が利用可能である。各チップにおいて、可能なパス・セグメントの各々の1つだけがタイ ミングを支配するが(2つ以上のセグメントが等しい遅延値を有するのでない場合)、P O 遷移毎に生成されるパスのリスト、そして更に重要なのは、所与の許容度に対して報告 される一意のパスの総数が、ハードウェアの挙動をより良く反映する。

以上で示したように、2³³個のWDDLベクトル(立ち上がりおよび立ち下がり)が あり、これは、図15に示すツール・フロー・チャート(tool flow chart)を使用して処 理するには多過ぎる。代わりに、これらのWDDLベクトルの小さな部分集合を処理し、 その結果を使用して、86億個のベクトル全てについてパス収束を予測する。サイズ1, 500,1000,2000,4000,8000のベクトル部分集合によって行われる 収束は、指数を使用する曲線当てはめである。予測されたWDDLベクトルの収束は、1 70万本以上の構造的パス(1.7+ million structural paths)の約20%である。 【0089】

実際にハザードなく検査可能なパスの本数は、任意のタイプの2ベクトル・シーケンス 40 を使用して決定される。問題を扱いやすくするために、170万本以上のパスから部分集 合を作成し、遭遇検査(「ET」:encounter test)への入力として使用する。ETは、 部分集合におけるパスのほぼ半分に対してハザードのない検査を生成することができ、機 能ユニットからほぼ30%多いエントロピを利用できることを示唆する。更に、全てのパ スを検査するためのベクトルを生成することの難しさと、膨大な数の入手可能なパスとの 組み合わせにより、敵が系統的に検査パターンをハードウェア・トークンに、モデル構築 攻撃を実行する手段として適用することを難しく、または不可能にする。 【0090】

1つの可能な認証プロトコルを図16に示す。登録中に、サーバはランダム・チャレンジ、c_i、PNMod_i、およびmargin_iを生成し、これらはハードウェア・トー

(20)

クンによって入力として使用される。HELP PUFは、応答r_iおよびヘルパー・デ ータh_iを生成し、これらをサーバ上にチャレンジ情報と共に格納する。全体的なばらつ きが利用される場合、チップのためにµおよびrngも計算され、サーバ上に格納される (これらの値もチップの擬似idとして使用できることに注意すること)。多くの提案さ れた認証プロトコルにおいて、チャレンジは、PUFの応答特性を系統的に学習しようと するモデル構築攻撃の困難さを高めるために、暗号ハッシュ関数を通されるのが通例であ る。

[0091]

ハッシュは、ハッシュの出力が特定のPUF入力値に制御されるようにするにはc_iを どのように選択するか決定するのを困難にする。同様に、応答を難読化するために、応答 のXOR難読化機能を追加することができる。これらの難読化機能は、「xを付けて消さ れる」('x'ed)。何故なら、モデル構築HELPは、その入力および出力への直接アクセ スによってでも、非常に困難であるからである。したがって、HELPを使用する本発明 による認証プロトコルは、保護されていないインターフェースを有する。重い暗号ハッシ ュやXORネットワークを排除することにより、ハードウェア・トークン上における面積 およびエネルギのオーバーヘッドを低減する。

【0092】

認証は、ヘルパー・データ、h_i、µ、rngの送信方向を除いて、同様に実行される。尚、PNDiffが世界標準(これもエントロピを全体的なばらつきから排除する)に対してTV補償されている場合、およびrngは不要であることは注意してしかるべきである。また、ヘルパー・データ処理は、リソースに制約があるトークン上でエネルギを節約するために、サーバ側で行われるとよい(トークンにそれを送信する必要がない)。最後に、トークンがビット反転エラーを起こさずにビットストリング再生を実行できる場合、「ファジー・マッチング」は不要でもよい。

【0093】

先に示したように、マージンおよびPNModパラメータは、HELP PUFのセキ ュリティ・プロパティを改善する。何故なら、これらはチャレンジ - 応答空間を広げるか らである。しかしながら、制約なしにこのパラメータを設定させることは、敵によって、 モデル構築を補助するために使用される可能性がある。本発明は、ハード・コード化マー ジン、または小さい値の範囲、例えば、5および8の間だけを許すことによって、統計を 改善しつつ、情報漏洩が限定されるチャネル(limited information leakage channel)を 維持するという目標を達成することを示唆する。これはPNModパラメータにも当ては まり、限られた1組の値だけを許容すべきである。例えば、2のべき乗に制限すると、C RP空間の「限定された」拡張を行いつつ、モジュラス動作の実施が著しく簡略化する。 【0094】

以上、本発明、およびその最良の態様であると現時点において考えられるものについて 、本発明者によってその所有を確定し、当業者が本発明を実施および使用できるような方 法で説明したが、本明細書において開示した例証的な実施形態には多くの均等物があるこ と、そして例証的な実施形態によってではなく、添付した特許請求の範囲によって限定さ れるべき本発明の範囲および主旨から逸脱することなく、無数の変更および変形もそれら に対して行えることは、理解され認められよう。

20

10



FIG. 2





FIG. 5

【図6】



FIG. 6







【図9】



FIG. 9









【図11A】



【図11B】



【図12】



【図13】

真 相補

18 18

SBOX

トレース番号:入力 経路-出力値 0: 000-0->001-0->011-1->111-1 1: 000-0->001-0->101-1->111-1 2: 000-0->010-0->011-1->111-1 3: 000-0->010-0->110-1->111-1 4: 000-0->100-1->101-1->111-1 5: 000-0->100-1->110-1->111-1



18



相補

直

18 18

SBOX

真 相補 真 相補 18 18 18 SBOX SBOX

混合列 32 132

真 相補

FIG. 13













FIG. 16

INTERNATIONAL SEARCH REPORT				plication No. 15/065909		
A. CI	A. CLASSIFICATION OF SUBJECT MATTER					
G06F 21/73(2013.01)i, G06F 21/70(2013.01)i						
According	to International Patent Classification (IPC) or to both national Patent Classi	onal classification and IPC				
B, FL	ELDS SEARCHED	v algorification symbols)				
G06F 21/2	73; G06F 1/26; G06F 21/72; G06F 21/70	y classification symbols)				
Documenta Korean ut Japanese u	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Korean utility models and applications for utility models Japanese utility models and applications for utility models					
Electronic eKOMP. value, su	Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) eKOMPASS(KIPO internal), Google search engine & keywords: physically unclonable function, path delay, difference yalue, supply voltage regulator, bit flips, bitstring					
C. DOC	UMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app	propriate, of the relevant passa	ges	Relevant to claim No.		
x	JAMES C. AARESTAD. 'A hardware-embedded, dela use in cryptographic and authentication appli <url 1928="" 23304="" :="" hdl.handle.net="" http:=""> See pages 30-73.</url>	y-based PUF engine desig cations' July 2013, pp.	ned for 1-79.	1-22		
A	JIM AARESTAD et al. `HELP: A Hardware-Embedde Test, 29 May 2013, Volume 30, Issue 2, pp. 17 <url :="" article<br="" http:="" ieeexplore.ieee.org="" xpl="">See pages 18-24.</url>	1-22				
A	JING JU et al. 'Bit string analysis of Physic on resistance variations in metals and transi International Symposium on Hardware-Oriented pp. 13-20. <url :="" article<br="" http:="" ieeexplore.ieee.org="" xpl="">See pages 15-20.</url>	1-22				
A	US 2014-0325237 A1 (INTRINSIC ID B.V.) 30 Oct See paragraphs [0201]-[0229]; and figures 3a-	1-22				
A	US 2014-0201851 A1 (QUALCOMM INCORPORATED) 17 See paragraphs [0035]-[0049]; and figures 2-4	1–22				
Furt	her documents are listed in the continuation of Box C.	See patent fami	ly annex.			
* Specia "A" docum to be o "E" earlier filing c "L" docum cited to special "O" docum means "P" docum than th	I categories of cited documents: ent defining the general state of the art which is not considered f particular relevance application or patent but published on or after the international ate ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other ent published prior to the international filing date but later e priority date claimed	 "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or particular relevance; the claimed invention cannot be considered novel or particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such document, such combination being obvious to a person skilled in the art "&" document member of the same patent family 				
Date of the	actual completion of the international search	Date of mailing of the international search report				
				1.#VIV)		
Name and	mailing address of the ISA/KR International Application Division Korean Intellectual Property Office 189 Cheongsa-ro, Seo-gu, Daejeon, 35208, Republic of Korea	Authorized officer CHIN, Sang Bum		(EPA)		
Facsimile I	No. +82-42-481-8578	Telephone No. +82-42-481	-8398			

Form PCT/ISA/210 (second sheet) (January 2015)

 INTERNATIONAL SEARCH REPORT Information on patent family members			International application No. PCT/US2015/065909	
Patent document cited in search report	Publication date	Patent family member(s)	Publication date	
US 2014-0325237 A1	30/10/2014	CN 104521177 A EP 2789116 A2 KR 10-2014-0099327 A WO 2013-083415 A2 WO 2013-083415 A3	15/04/2015 15/10/2014 11/08/2014 13/06/2013 22/08/2013	
US 2014-0201851 A1	17/07/2014	WO 2013-083415 A3 US 9015500 B2 WO 2014-113255 A1	10/00/2013 22/08/2013 21/04/2015 24/07/2014	

Form PCT/ISA/210 (patent family annex) (January 2015)

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,T J,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,R O,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ, BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,H N,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US

- (74)代理人 100118902
 - 弁理士 山本 修
- (74)代理人 100106208 弁理士 宮前 徹 (74)代理人 100120112
- 弁理士 中西 基晴
- (74)代理人 100173565 弁理士 末松 亮太
- (72)発明者 プラスクエリック,ジェームス アメリカ合衆国ニューメキシコ州87122,アルバカーキ,コロナド・アベニュー・ノースイー スト 9621
- Fターム(参考) 5J104 AA07 GA01 GA05 KA15