

(19) 日本国特許庁(JP)

再公表特許(A1)

(11) 国際公開番号

W02003/015143

発行日 平成16年12月2日(2004.12.2)

(43) 国際公開日 平成15年2月20日(2003.2.20)

(51) Int. Cl.⁷

HO 1 L 21/3065
C 3 O B 25/18
C 3 O B 29/38
HO 1 L 21/205
HO 1 L 31/0248

F I

HO 1 L 21/302 1 O 5 A
C 3 O B 25/18
C 3 O B 29/38 D
HO 1 L 21/205
HO 1 L 33/00 C

審査請求 未請求 予備審査請求 未請求 (全 19 頁) 最終頁に続く


出願番号	特願2003-519979 (P2003-519979)	(71) 出願人	598091860 財団法人名古屋産業科学研究所 愛知県名古屋市中区栄二丁目10番19号
(21) 国際出願番号	PCT/JP2002/007748	(74) 代理人	100108280 弁理士 小林 洋平
(22) 国際出願日	平成14年7月30日(2002.7.30)	(72) 発明者	平松 和政 日本国三重県四日市市芝田1-4-22
(31) 優先権主張番号	特願2001-233011 (P2001-233011)	(72) 発明者	三宅 秀人 日本国三重県久居市野村町372-303
(32) 優先日	平成13年8月1日(2001.8.1)	(72) 発明者	吉田 治正 日本国静岡県周智郡森町谷中623-15
(33) 優先権主張国	日本国(JP)	(72) 発明者	漆戸 達大 日本国三重県津市江戸橋2丁目77村田学生寮22号室
(81) 指定国	AP (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW		最終頁に続く

(54) 【発明の名称】 I I I 族窒化物半導体膜およびその製造方法

(57) 【要約】

格子欠陥が少なく、かつ膜厚の大きな I I I 族窒化物半導体膜、およびその製造方法を提供すること。

ドライエッチングにおいて、下方の電極の上面に、石英基板と I I I 族窒化物半導体とを載置した状態でエッチングを行うことにより、I I I 族窒化物半導体 1 0 1 の上面にナノピラー 5 0 が形成される。このナノピラー 5 0 の上面に、更に新たな I I I 族窒化物半導体膜 5 3 を堆積させる。



【特許請求の範囲】

【請求項 1】

以下の各工程、

1 エッチングされる III 族窒化物半導体（下層）の表面に、その III 族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記 III 族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程、

2 前記ナノピラー上に新たな III 族窒化物半導体（上層）を堆積させて III 族窒化物半導体膜を形成する堆積工程、

を含むことを特徴とする III 族窒化物半導体膜の製造方法。

10

【請求項 2】

上記 1 のナノピラー作製工程において、前記エッチング遅速物質は、固体としてエッチング室内に載置されており、ドライエッチングの際にエッチングガスに曝されるようにしたことを特徴とする請求項 1 に記載の III 族窒化物半導体膜の製造方法。

【請求項 3】

前記エッチング遅速物質は、 SiO_2 であることを特徴とする請求項 1 または請求項 2 のいずれかに記載の III 族窒化物半導体膜の製造方法。

【請求項 4】

格子欠陥が 10^2 個/ cm^2 以上 10^8 個/ cm^2 以下であり、かつ膜厚が $1\ \mu\text{m}$ 以上 $10^4\ \mu\text{m}$ 以下であることを特徴とする III 族窒化物半導体膜。

20

【請求項 5】

請求項 1 ~ 請求項 3 のいずれかに記載の方法により製造された III 族窒化物半導体膜を前記ナノピラー部分で分離することにより作製した III 族窒化物半導体膜。

【請求項 6】

以下の工程、 3 III 族窒化物半導体の表面に、その III 族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記 III 族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程を含むことを特徴とする III 族窒化物半導体膜の製造方法。

【請求項 7】

表面に 10^6 / cm^2 ~ 10^{12} / cm^2 の分布密度のナノピラーを備えたことを特徴とする III 族窒化物半導体膜。

30

【請求項 8】

請求項 7 に記載の III 族窒化物半導体を備えた発光デバイス。

【請求項 9】

請求項 7 に記載の III 族窒化物半導体を備えた受光デバイス。

【発明の詳細な説明】

技術分野

本発明は、III 族窒化物半導体膜および、その製造方法に関するものである。

背景技術

III 族窒化物半導体膜、例えば GaN 、 Al または In を適当な割合で混合した混晶 $\text{Al}_x\text{Ga}_y\text{In}_{1-x-y}\text{N}$ ($0 < x < 1$, $0 < y < 1$ かつ $0 < x + y < 1$) は、エネルギーギャップが $1.95\ \text{eV} \sim 6.288\ \text{eV}$ であり、かつ直接遷移型の半導体である。このため、例えば SiC などの間接遷移型に属する材料に比べると、発光効率の点で本質的に優れた特性を持ち、発光ダイオード、レーザーダイオードおよび、紫外線受光素子などの材料に適している。

40

III 族窒化物半導体膜の製造方法としては、良質で厚膜、大面積のものを得る方法が知られていないことから、III 族窒化物半導体膜とは格子定数および熱膨張係数の異なる基板上（例えば、サファイア、 SiC 、 Si 、 GaAs など）に、 AlN または GaN のバッファ層を形成し、そのバッファ層上に GaN がエピタキシャル成長法により形成されている。例えば、 GaN を用いた青色 LED の発光チップでは、サファイア基板上に、G

50

a N バ ッ フ ァ 層、 n 型 G a N 層、 n 型 G a A l N 層、 I n G a N 層、 p 型 G a A l N 層、 および p 型 G a N 層が順次積層されたダブルヘテロ構造を形成したものが知られている。ところが、サファイア基板上に I I I 族窒化物半導体膜を形成する方法では、成長した G a N 膜と基板との格子定数の違いから、G a N 膜には多くの格子欠陥が存在する。このため、格子欠陥が少なく、かつ膜厚の大きな I I I 族窒化物半導体膜を作製するため、ストライプマスクを利用したエピタキシャル横方向成長 (E L O) (例 えば、特 開 平 1 0 - 3 1 2 9 7 1 号 公 報) や 一 部 分 を エ ッ チ ン グ 除 去 後 に 再 成 長 (P E N D E O) が 行 わ れ て い る。

このように、格子欠陥の少ない G a N 膜作製のために E L O や P E N D E O が考え出されているが、これらの方法では成長開始部分の間隔がマイクロメータオーダーと比較的大きい。このため、G a N の再成長部分では、下層からの格子欠陥がその上部へ伝搬されて膜の成長が行われてしまい、面内に欠陥の少ない結晶膜を均一に得ることが出来なかった。更に、E L O ではマスク材料である S i O₂ による汚染の影響を受け、純度の高い I I I 族窒化物半導体膜を得ることが出来なかった。

また、基板材料となるサファイアは電気絶縁性であるために、サファイア基板の上面に電極を設けることができない。このため、I I I 族窒化物半導体膜に電極を設けるためには、半導体膜の一部を露出させる必要がある。例えば、前述のダブルヘテロ構造を例にとって説明すると、最上層である p 型 G a N 層から順に、p 型 G a A l N 層、I n G a N 層および n 型 G a A l N 層の一部を除去して、n 型 G a N 層の一部を露出させ、この n 型 G a N 層の表面に n 電極を設けることになる。なお、p 電極は、最上層の p 型 G a N 層表面に設ける。このように、半導体の一部を除去するために、エッチングを施さなければならない。このエッチング処理は、結晶にダメージを与えてしまい、デバイス性能が低下する一因となっていた。

また、G a N はガラスなどに比べると、光に対する屈折率が大きい (例 えば、ガラスの屈折率は 1 . 5 であり、G a N の屈折率は 2 . 5 である) ために、結晶と空間の境界面での反射が大きな問題となっている。つまり、G a N を用いた場合には、発光素子では取出し光の損出として、受光素子では受光感度の低下として、素子の性能を十分に利用することの障害となっており、特性の優れた発光素子または受光素子を製造することが困難であった。この問題を回避するために、従来では多層膜コーティングなどの方法も用いられている。しかしながら、紫外領域より短い波長で用いられる場合には、有機物であるコーティング材料が著しく損傷を受けるために、コーティングの特性を維持することが困難であった。また、フォトリソグラフィによって、マスクパターンを作成する方法では、露光に用いられる光の波長は、短くても K r F エキシマレーザの 2 4 8 n m であることから、G a N の表面上に、数 n m (ナノメータ) から百 n m 程度の微細なマスクを作製する事はできなかった。

本発明は上記した種々の事情に鑑みてなされたものであり、その目的は、格子欠陥が少なく、かつ膜厚の大きな I I I 族窒化物半導体膜及びその製造方法を提供することであり、また他の目的は、受光特性または発光特性の優れた I I I 族窒化物半導体膜及びその製造方法を提供することである。

発明の開示

本発明者らは、例えば窒化ガリウム系化合物半導体膜などの I I I 族窒化物半導体膜を製造する方法に関して鋭意検討し、I I I 族窒化物半導体からなるナノメータオーダーの柱状構造 (ナノピラー) を形成し、そのナノピラー上に新たな I I I 族窒化物半導体膜を堆積することにより当初の目的を達成できることを見出し、基本的には本発明を完成するに至った。

第 1 の発明は、以下の各工程、 1 エッチングされる I I I 族窒化物半導体 (下層) の表面に、その I I I 族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記 I I I 族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程、 2 前記ナノピラー上に新たな I I I 族窒化物半導体 (上層) を堆積させて I I I 族窒化物半導体膜を形成する堆積工程を含むこ

10

20

30

40

50

とを特徴とするIII族窒化物半導体膜の製造方法である。

上記1のナノピラー作製工程において、前記エッチング遅速物質は、固体としてエッチング室内に載置されており、ドライエッチングの際にエッチングガスに曝されるようにすることが好ましい。

また、前記エッチング遅速物質は、 SiO_2 であることが好ましい。

第2の発明は、格子欠陥が 10^2 個/ cm^2 以上 10^8 個/ cm^2 以下であり、かつ膜厚が $1\mu\text{m}$ 以上 $10^4\mu\text{m}$ 以下であることを特徴とするIII族窒化物半導体膜である。そのようなIII族窒化物半導体膜を製造する場合には、第1の発明により製造されたIII族窒化物半導体膜を前記ナノピラー部分で分離することにより作製することが好ましい

10

。第3の発明は、以下の工程、3 III族窒化物半導体の表面に、そのIII族窒化物半導体に比べてエッチングレートが小さいエッチング遅速物質を存在させた状態で、前記III族窒化物半導体膜をドライエッチングすることにより、ナノピラーを作製するナノピラー作製工程を含むことを特徴とするIII族窒化物半導体膜の製造方法である。

また、作製されたナノピラーは、 ITO （酸化インジウム・スズ）、 Al_2O_3 、 SiO_2 等で充填することもできる。そのようにしてナノピラーを充填する物質の屈折率は、1~2.5の範囲であることが好ましい。なおこのときには、ナノピラー表面のエッチング遅速物質を取り去って、円滑な充填層の形成に寄与できるように、例えば化学エッチングを行うことが好ましい。充填させる方法としては、例えば、有機金属化合物気相成長法（ MOVPE （metal organic vapor phase epitaxy））、 HVPE （hydride vapor phase epitaxy）、または分子線エピタキシャル成長法（ MBE （molecular beam epitaxy））などの方法が例示される。

20

次に本発明をさらに詳しく説明する。本発明により製造されるIII族窒化物半導体膜の材料としては、 GaN 、 GaAlN 、 InGaN 等のIII族元素（例えば、ガリウム）と窒素とを含むIII-V族半導体であり、一般に式 $\text{Al}_x\text{Ga}_y\text{In}_{1-x-y}\text{N}$ （ $0 < x < 1$ 、 $0 < y < 1$ かつ、 $0 < x+y < 1$ ）で表わすことができる。これらIII族窒化物半導体膜は、純粋なもの、或いは不純物がドーピングされたものでもよく、また不純物としては、p型、n型のいずれでもよい。

また、III族窒化物半導体膜としては、単一層構造のもの、或いは多層構造のもの、いずれでもよい。更に、III族窒化物半導体膜が多層構造の場合には、その全ての層がIII族窒化物半導体で形成されている場合の他に、その全ての層のうち少なくとも1層がIII族窒化物半導体で形成された場合を含む。また、III族窒化物半導体は、例えばサファイア等の基板上に形成されていてもよい。本発明は、例えばダブルヘテロ構造のような多層構造のIII族窒化物半導体膜の製造にも、良好に用いることができる。

30

「エッチング遅速物質」とは、ドライエッチングするときに、本質的なターゲット物質であるIII族窒化物半導体のエッチングレートよりも小さいエッチングレートを備えた物質のことである。そのようなエッチング遅速物質がIII族窒化物半導体の表面に存在すると、ドライエッチングのスピードがターゲット表面において均一ではなくなってしまう。このため、エッチング遅速物質が存在する部分は、そうでない部分よりもエッチングが遅く行われることになり、ターゲット表面に凹凸構造（ナノピラー）が形成されることになる（詳細については後述する）。具体的なエッチング遅速物質としては、石英（ SiO_2 ）、サファイア、ニッケル、有機レジストなどが例示される。

40

「ドライエッチング」とは、化学的な湿式エッチングとは異なり、気体の放電を利用したエッチング方法のことであり、例えば反応性イオンエッチング（ RIE ）、電子サイクロトロン共鳴エッチング（ ECR ）、電磁結合プラズマエッチング（ ICP ）などの方法がある。

「存在させた状態」とは、III族窒化物半導体の表面にエッチング遅速物質がナノメートルオーダー（ $1\mu\text{m}$ よりも小さい範囲）として存在する状態のことを意味している。そのような状態を達成する方法としては、例えば、(i)ドライエッチングを行う室内に、固

50

体としてのエッチング遅速物質を載置した状態でエッチングすることにより、スパッタリング効果でエッチング遅速物質をエッチング室内に発生させ、それをⅢⅢⅢ族窒化物半導体の表面に付着させる方法、(ii)エッチング遅速物質をエッチング室内に流入させる方法、(iii)ナノメータオーダーのエッチング遅速物質を予めナノピラーを作製するⅢⅢⅢ族窒化物半導体(1)のナノピラー作製工程における下層)の表面に適当に振り掛けておく方法などが挙げられる。

「ナノピラー」とは、ナノメータオーダーの大きさからなる断面を備えた小柱が複数にわたって突設された構造のことを意味している。そのようなナノピラーでは、エッチングされたⅢⅢⅢ族窒化物半導体膜に存在した格子欠陥が存在している確率が非常に小さくなる。更には、ナノピラーの頂部を結晶成長の核として新たに堆積されるⅢⅢⅢ族窒化物半導体膜には、ナノピラーに上記格子欠陥があったとしても、その影響はほとんど表れない。また、ⅢⅢⅢ族窒化物半導体膜の表面にナノピラーを設けることにより、光の反射率が減少し、透過率が向上するので、ナノピラーを備えたⅢⅢⅢ族窒化物半導体膜を用いて、発光デバイスまたは受光デバイスを製造すれば、従来のものに比べて良質な(つまり、発光デバイスにおいては発光効率が向上し、受光デバイスにおいては感度が向上する)デバイスとなる。

第1の発明または第3の発明において、ナノピラー作製工程(1)または(3)では、ⅢⅢⅢ族窒化物半導体をドライエッチングするとき、目標となるⅢⅢⅢ族窒化物半導体の表面にエッチング遅速物質を存在させた状態とし、ドライエッチングを行う。エッチング遅速物質のエッチングレートは、ⅢⅢⅢ族窒化物半導体のエッチングレートに比べて低いために、エッチング遅速物質が付着している表面部分では、エッチング遅速物質が微小なマスクとして働き、エッチングの初期段階で微小な凹凸構造が形成される。ここで僅かに凸状となった箇所は、凹状となった箇所と比べると電界が高くなるために、引き続いてイオン化したエッチング遅速物質が付着する確率が高くなる。こうして、エッチング遅速物質の再付着とエッチング用ガスプラズマによるエッチングが繰り返して進行することにより、ナノピラーが作製されるものと考えられる。

より具体的な方法を記述すると、例えば、 10^{-4} Paのオーダーに減圧されたエッチング室内に設置された正負一對の電極(例えば、平行平板電極)の一方の上面にⅢⅢⅢ族窒化物半導体膜を置き、エッチング室内にエッチング遅速物質を存在させた状態で、前記電極に高周波電力を印加してプラズマ発生ガスからプラズマを発生させ、そのプラズマによりⅢⅢⅢ族窒化物半導体膜をエッチングして、ナノピラーを作製する。作製されたナノピラーの寸法は、約100 nm以下のものが大部分となることに加え、隣接するナノピラーの間隔寸法(間隙)は、平均的に数十nm~約100 nm程度とすることができる。このため、約100 nm程度の距離でナノピラーと間隙とを繰り返して構成することが可能となる。すると、1 cm中に、最大で約 1×10^6 程度のナノピラーが構成されることとなり、 1 cm^2 中には、最大で約 1×10^{12} 程度のナノピラーを作製することができる。なおナノピラー作製工程(1)または(3)では、エッチングガスの種類には依らず、一般的にⅢⅢⅢ族窒化物半導体をドライエッチングに使用可能なガス、例えば Cl_2 ガス、 BCl_3 ガス、 SiCl_4 ガス、 SF_6 ガス、 CHF_3 ガス、 CF_4 ガス、 CCl_2F_2 ガス、 CCl_4 ガス、Arなどの不活性ガス等を単独で、或いは適当に混合させながら用いることができる。なお、その場合には、ガス流量は、 $0.1 \text{ ml/min} \sim 500 \text{ ml/min}$ であることが好ましい。

また、ナノピラー作製工程(1)または(3)では、固体としてのエッチング遅速物質を選択して、エッチング室内にその物質を載置しておくことにより、ドライエッチング操作中にエッチング用ガスプラズマに曝されるように構成しておくことが好ましい。そのようにすれば、エッチング操作中に、エッチング遅速物質がスパッタリング効果でプラズマ中に飛散し、さらに一部がイオン化されて、そのエッチング遅速分子がⅢⅢⅢ族窒化物半導体の表面に付着することで、目標となるⅢⅢⅢ族窒化物半導体がナノピラーとしてエッチングされる。この発明では、エッチング遅速物質をエッチング室内に載置しておけばよいので、エッチング時の条件管理を簡易とできる。

10

20

30

40

50

ナノピラー作製工程（ 1 または 3 ）で使用する固体エッチング遅速物質の形態としては、例えばウエハの形態、ウエハから切り出したチップの形態などが例示される。また、一般的に置き方としては、固体エッチング遅速物質の上面側にⅢⅢⅢ族窒化物半導体を載置すること、またはⅢⅢⅢ族窒化物半導体の近くに固体エッチング遅速物質を置くことができる。また、固体エッチング遅速物質の露出面積（つまり、プラズマによりエッチングされる固体エッチング遅速物質の面積）は、エッチングされるⅢⅢⅢ族窒化物半導体の大きさ及び所望のナノピラーの分布密度に合わせて適当に決定することができる。具体的には、固体エッチング遅速物質の露出面積は、ⅢⅢⅢ族窒化物半導体の露出面積に比べて、2～100の範囲にあることが好ましい。また、エッチング遅速物質としてSiO₂を用いれば、従来から汎用されているマスク物質をそのまま利用できるので、従来の構成に大きな変更を加えることなく発明を実施できる。

10

ナノピラー作製工程（ 1 または 3 ）において、ドライエッチング時のエッチング室内圧力は、通常のドライエッチングにおける場合と同様であり、例えば、0.01Pa～100Paの範囲内に設定できる。また、高周波電力密度も通常のドライエッチングにおける場合と同様であり、例えば0.01W/cm²～10W/cm²の電力密度を用いることができる。なお、本発明において、ⅢⅢⅢ族窒化物半導体の表面に施すマスクとしては、二酸化ケイ素（SiO₂）を用いることが好ましい。二酸化ケイ素は、一般にエッチング用ガスプラズマ（例えば、塩素ガスプラズマ）に対して、エッチングされにくい性質を有しているからである。

第1の発明においては、こうして形成されたⅢⅢⅢ族窒化物半導体（下層）からなるナノピラーを核として、そのナノピラー上に新たなⅢⅢⅢ族窒化物半導体（上層）を堆積させる（ 2 堆積工程）。なおこのときには、ナノピラー表面のエッチング遅速物質を完全に取り去って、円滑な上層形成に寄与できるように、例えば化学エッチングを行うことが好ましい。上層を堆積させる方法としては、例えば、有機金属化合物気相成長法（MOVPE（metal organic vapor phase epitaxy））、ハイドライドVPE法（HVPE（hydride vapor phase epitaxy））、または分子線エピタキシャル成長法（MBE（molecular beam epitaxy））などの方法が例示される。

20

また、第1の発明によれば、ナノピラー中には、下層のⅢⅢⅢ族窒化物半導体から引き続いて存在する格子欠陥が、そのまま存在する確率が非常に小さくなるため、その上面には格子欠陥が非常に少ないⅢⅢⅢ族窒化物半導体膜（上層）が積層される。これに加えて、上層は格子定数などの物理的性質が同じⅢⅢⅢ族窒化物半導体からなるナノピラーの上部に積層されるので、従来のようにサファイアなどの格子定数・熱膨張係数が異なるものの上部に積層された場合に比べると、非常に安定した状態となる。このため、従来には製造することが困難であった膜厚が大きなⅢⅢⅢ族窒化物半導体膜を提供することが可能となる。こうして、本発明の方法により、ナノピラーと上層との間を分離することにより、格子欠陥が、10²個/cm²～10⁸個/cm²、好ましくは10²個/cm²～10⁵個/cm²であり、更に好ましくは10²個/cm²～10³個/cm²であり、かつ膜厚が0.1μm～10⁴μm、好ましくは1μm～10⁴μm、より好ましくは1μm～5×10²μm、更に好ましくは1μm～10μmのⅢⅢⅢ族窒化物半導体膜を提供する

30

40

ことが可能となる。なお、ナノピラーと上層との間を分離する方法としては、物理的な方法（例えば、鋭利な刃物や、ダイヤモンドのように硬度が高い物質を備えたカッター等で切断したり、衝撃や剪断応力を加えてナノピラー部を破断する。）、又は化学的な方法（ナノピラー部分にエッチング液をしみこませることにより、ナノピラー部分のみを溶解させて分離する。）等を用いることができる。また、分離された上層において、ナノピラーが位置していた面側は、研磨・平坦化することが好ましい。

そして、この半導体膜を基板として、更にⅢⅢⅢ族窒化物半導体膜を成長させ、発光素子等の光素子、トランジスタ等のバイポーラ素子、FET等のユニポーラ素子を作製することができる。

50

第3の発明は、III族窒化物半導体膜の表面にナノピラーを備えた発光デバイス、または受光デバイスを製造する方法である。3 ナノピラー作製工程は、第1の発明における1 ナノピラー作製工程と同様の方法によって行われる。本発明では、ナノピラーはIII族窒化物半導体膜の表面に設けられる。また、3 ナノピラー作製工程においては、表面に適当なマスクを設けて、所定のパターンを作製することができる。

第1の発明によれば、応力ひずみが無く、格子欠陥が少なく、かつ膜厚の大きなIII族窒化物半導体膜を効率よく短時間に製造することができる。更に、この半導体膜上に、欠陥の少ない混晶 $Al_xGa_yIn_{1-x-y}N$ ($0 < x < 1, 0 < y < 1$ かつ、 $0 < x + y < 1$)形成して、多層膜とすることができるので、発光効率や受光効率の高い発光、受光デバイスを提供できる。

また、第1の発明に従って作製したIII族窒化物半導体膜(上層)は、下部に存在するサファイア基板、バッファ層および応力ひずみや欠陥を多く含むIII族窒化物半導体(下層)をナノピラー部を境界として剥離して、III族窒化物半導体膜とすることができるので、デバイス作製における裏面電極(従来には、サファイア基板に近い側の半導体膜に設けられていた電極)の形成が容易となり工程が簡素化できることに加え、発光有効面積の増加など設計自由度が大きくなる。

第3の発明によれば、従来には安定して製造することが困難であった $10^6 / cm^2 \sim 10^{12} / cm^2$ の分布密度のナノピラーを容易に提供することができる。また、この発明によって製造されたIII族窒化物半導体膜は、ナノピラー構造の特性によって、光の反射率特性または透過率特性が向上する(つまり、反射率は減少し、透過率は増加する)。

このため、発光効率を向上させた発光デバイス、または感度を向上させた受光デバイスを提供することができる。

また、特に、III族窒化物半導体としてAlを含むAlGaInまたはAlInを用いた場合には、短波長(例えば、約200nm程度)についても反射率特性が向上すると考えられることから、従来には困難であった紫外線領域の光についても、良好な光デバイスを提供することが可能となり得る。

発明を実施するための最良の形態

次に本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、本発明は、下記の実施形態または実施例によって限定されるものではなく、発明の要旨を変更することなく様々な態様で実施することができる。さらに、本発明の技術的範囲は、均等の範囲にまで及ぶものである。

1. 第1の発明を実施するための最良の形態

次に、第1の発明(つまり、1 ナノピラー作製工程と2 堆積工程とを含むIII族窒化物半導体膜の製造方法)を実施するための最良な形態について説明する。

<ナノピラー作製工程>

図1は、本発明の発明を実施するために使用可能なドライエッチング装置の一例を示す概略図である。この装置には、エッチング室1、高周波電源2、排気装置、プラズマ発生ガス導入装置が含まれている。

より具体的には、例えばステンレス製のエッチング室1の内部には、正負一對の平行平板型電極11, 12が対向して設置されている。両電極は、一般には、陽極11がアース電位に保たれる一方、陰極12には高周波電力が印加される。陰極12はプラズマガスにより激しくたたかれ、温度が上昇する。このため、陰極12を冷却するために、裏面側に冷却水が流通できるように中空構造とされている。陰極12には、13.56MHzの高周波電源2がマッチングボックス22を介して接続されており、プラズマが制御される。

エッチング室1には、排気管3が設けられている。排気管3には、ドライポンプ、ターボポンプ等が組み合わされた排気装置(図示せず)が接続されている。この排気装置の駆動により、エッチング室1の内部空間は、例えば 10^{-4} Pa以下の真空にすることができる。このエッチング室1内の圧力は、排気管3の中途に配設された例えば圧力調整バルブ33により調整され、常に一定範囲の真空度に保たれる。

エッチング室1には、さらに各プラズマ発生ガスをエッチング室1内に導入するためのガ

10

20

30

40

50

ス導入管 4 a , 4 b が設けられている。これらのガス導入管 4 a , 4 b の他端側は、外部のプラズマ発生ガス源（図示せず）に接続されている。より具体的には、エッチング室 1 には、エッチング用ガス（例えば、塩素ガス）を導入するための第 1 のガス導入管 4 a と、その他のガス（必要な場合に、第 1 のガスと混合させてドライエッチングを行うためのガス）を導入するための第 2 のガス導入管 4 b とが設けられている。各ガスの流量はガス導入管 4 a , 4 b にそれぞれ配設されたマスフローコントローラー 4 4 a , 4 4 b により制御される。なお、第 1 のガスのみをプラズマ発生ガスとしてエッチング室 1 内に導入する場合には、ガス導入管 4 4 b を省略、または閉鎖しておく。

次に、上記のドライエッチング装置を用いて、III 族窒化物半導体をエッチングする操作（ナノピラー作製工程）について説明する。なお以下の例では、GaN 層の表面にナノピラーを作製する工程について例示しているが、本発明の技術的範囲はこれに止まらず、式 $Al_x Ga_y In_{1-x-y} N$ ($0 < x < 1, 0 < y < 1$ かつ、 $0 < x + y < 1$) で表わされる III 族窒化物半導体の表面にナノピラーを作製する方法に用いることができる。

まず、III 族窒化物半導体膜の構造について、図 2 及び図 3 を参照しつつ説明する。この III 族窒化物半導体膜は、図 2 (a) 及び図 2 (b) に示すように、例えばサファイア基板 5 1 の上面に設けられたバッファ層 5 2 の上面側に設けられる。バッファ層 5 2 としては、例えば約 20 nm 程度の厚さの AlN を用いることができる。

バッファ層 5 2 の上面には、例えば MOVPE 法によって、III 族窒化物半導体膜 1 0 1 (例えば、GaN を用いることができる。) が形成されている (図 3 (c))。

このような構造を備えたサンプル 5 5 (サファイア基板 5 1 の表面にバッファ層 5 2 と、半導体膜 1 0 1 が設けられた全体物を意味する。) をエッチングするには、各陰極 1 2 の上面側に、固体としての石英基板 5 6 を載置し、その上面または周辺に、例えばウエハの形態にあるサンプル 5 5 を載置する。なお、サンプル 5 5 を石英基板 5 6 の上面に載置する場合には、石英基板 5 6 の断面形状はサンプル 5 5 の断面形状よりも大きくしておき、石英基板 5 6 がエッチングガスに曝されるようにしておく。

次いで、排気装置を駆動してエッチング室 1 の内部を 10^{-4} Pa のオーダーの圧力となるまで排気する。エッチング室 1 の内部の真空度が安定した後、ガス導入管 4 a から塩素ガスを所定の流量となるようにマスフローコントローラー 4 4 a で制御しつつ、エッチング室 1 の内部空間に導入する。このとき同時に、排気装置によりエッチング室 1 の内部を排気し、圧力調整バルブ 3 3 を調整してエッチング室 1 の内部圧力を所定の圧力に制御する。エッチング室 1 の内部圧力が安定した後、高周波電源 2 からマッチングボックス 2 2 を介して電圧を印加すると、両電極 1 1 , 1 2 間に塩素ガスプラズマが発生する。

この塩素ガスプラズマは、石英基板 5 6 をエッチングしつつ、サンプル 5 5 の III 族窒化物半導体膜 1 0 1 をスパッタリング及びエッチングする (ナノピラー作製工程)。こうしてエッチング操作により、III 族窒化物半導体膜 1 0 1 の表面には、図 8 (d) に示すように、ナノピラー 5 0 が形成される。このナノピラー 5 0 の直径は約 10 nm ~ 約 200 nm となる。また、隣り合うナノピラー 5 0 同士の間隔は、平均して約 100 nm 程度となる。なお、ナノピラー 5 0 の直径および間隔は、エッチング時の条件によって、適当に変更することもできる。このようなナノピラー構造を形成するために、一般的なりソグラフィーによる方法を用いようとする、ナノメータオーダーのマスクが必要となり、また同様に露光に用いる光の波長もナノメータオーダーが要求されるため、現時点では実現できない。

このようにしてナノピラー 5 0 を作製した場合には、図 5 に示すように、下層の III 族窒化物半導体 1 0 1 に存在した格子欠陥 1 0 1 A の多くは、ナノピラー 5 0 の基端部分から中央部分で中断されてしまうため、上端部分 (つまり、上層となる III 族窒化物半導体 5 3 の足場となる部分) に引き継がれることがない。このため、ナノピラー 5 0 の上面に堆積される III 族窒化物半導体 5 3 (上層) には、極めて少数の格子欠陥 1 0 1 A しが存在しないことになる。

< 堆積工程 >

10

20

30

40

50

次いで、図4に示すように、ナノピラー50の上面側に新たなIII族窒化物半導体53を堆積させる(堆積工程)。その堆積方法としては、既述のようにMOCVD法、HVPE法、またはMBE法などが挙げられる。

こうして、新たなIII族窒化物半導体(上層)53が得られたら、その上層53とナノピラー50との間を切断して、上層53を単体として得ることができる。上層53とナノピラー50との間を切断する一方法としては、例えば図8に示すようにして、ダイヤモンドカッター200を用いることができる。また、単体として得られた上層53を基板として、その上面側に更に新たなIII族窒化物半導体膜を堆積することができる。

2. 第3の発明を実施するための最良の形態

次に、第3の発明を実施するための最良な形態について説明する。

10

(1) 受光デバイスを作製する方法

受光デバイスは、図10に示すように、サファイア基板51の上面にバッファ層52を積層し、その上にナノピラー50を設けたGaN層101が積層させた構造とすることができる。

3 ナノピラー作製工程については、上記の「1. 第1の発明を実施するための最良の形態の<ナノピラー作製工程>」と同様に行うことができるので、重複記載を避けるため、記述を省略する。

なお、ナノピラー50を作製する際には、予め適当なマスク60(例えば、SiO₂)を施した状態でエッチング操作を行うことにより、図9に示すように、表面に所定のパターンを備えたIII族窒化物半導体膜を作製することができる。

20

また、マスクを施してナノピラー50が形成されなかった所定の位置に電極57を作製することにより、図10に示すような受光デバイスを作製することができる。

(2) 発光デバイスを作製する方法

発光デバイスは、図11に示すような構成とすることができる。図11に示す発光デバイスは、サファイア基板51の上面にバッファ層52を設けた基板上に、例えばMOVPE法によって、下層から順に、n-GaN層60(第1の半導体層)、InGaN層61(第2の半導体層であり、発光層となる)、p-GaN層62(第3の半導体層)を積層したIII族窒化物半導体膜から構成されている。上記の構造で、第2の半導体層は、第1の半導体層と第3の半導体層とによって挟まれたサンドイッチ様の構造となる。この発光デバイスが良好な作用を示すために、第2の半導体層のバンドギャップエネルギーは、第1の半導体層のバンドギャップエネルギー及び第3の半導体層のバンドギャップエネルギーよりも小さい物質となるような選択を行うことが好ましい。ここで、第1の半導体層の厚さは約数百~数千nm、第2の半導体層の厚さは約数nm~約60nm、第3の半導体層の厚さは約数nm~百nm程度とすることができる。また、正負一對の電極57A、57Bは、p-GaN層62及びn-GaN層60にそれぞれ設ける。

30

次に、最外層にナノピラーを作製する手順について説明する。サファイア<0001>基板51の上面に、バッファ層52を介して、例えばMOVPE法によりn-GaN層60、InGaN層61、及びp-GaN層62を成長させる。このときn-GaN層60及びp-GaN層62の厚さは約300nm、InGaN61の厚さは約20nmとする。更に上面には、例えばRFスパッタ法により、SiO₂を約300nmの厚さで堆積させ、通常のリソグラフィ技術により、<1100>方向に5µmのライン及びスペースパターンを作製して、エッチング用サンプル55とする。このサンプル55を用いた以外は、上記の「1. 第1の発明を実施するための最良の形態の<ナノピラー作製工程>」と同様の操作を行うことにより、p-GaN層62の表面にナノピラー63を作製することができる。

40

上記のようにして作製したIII族窒化物半導体膜に、正負一對の電極57A、57Bを作製する。正側電極57Aは、p-GaN層62の上面側に作製する。また、負側電極57Bは、p-GaN層62とInGaN層61とを貫きn-GaN層60に達する凹部をエッチングによって形成した後に、n-GaN層60の表面に作製する。

また、ナノピラー50を作製した後は、図12に示すように、これらのナノピラー50

50

の隙間を適当な充填物質 58 (例えば、ITO (酸化インジウム・スズ)、 Al_2O_3 、 SiO_2 等が例示される。) で充填することもできる (充填工程)。充填工程の際には、ナノピラー 50 の表面に付着したエッチング遅速物質を取り去って、円滑な充填層の形成に寄与できるように、例えば化学エッチングを行うことが好ましい。充填物質 58 を充填させる方法としては、例えば、有機金属化合物気相成長法 (MOVPE (metal organic vapor phase epitaxy))、ハイドライド VPE 法 (HVPE (hydride vapor phase epitaxy))、分子線エピタキシャル成長法 (MBE (molecular beam epitaxy)) などが例示される。

< 実施例 >

次に、本発明を実施例により説明する。なお以下の各実施例において、前述のエッチング装置 (図 1) を使用した。

実施例 1

(1) ナノピラー作製工程

サファイア < 0001 > 基板の上に、例えば MOVPE 法により GaN (窒化ガリウム) を $2\mu m \sim 3\mu m$ の厚さに成長させたものをエッチングされる III 族窒化物半導体 (下層) として用いた。この GaN の上面には、例えば RF スパッタ法により、 SiO_2 を $300nm$ の厚さで堆積させ、通常のリソグラフィ技術により、< 1100 > 方向に $5\mu m$ のライン及びスペースパターンを作製して、エッチング用サンプル 55 とした。

エッチング室 1 のステージ上に、石英基板 56 を設置した。この石英基板 56 の周辺または上面に、エッチング用サンプル 55 を載置した。

その後、真空ポンプでエッチング室 1 を $5 \times 10^{-4} Pa$ まで排気した。エッチング室 1 内部の真空度が安定した後、エッチング室 1 の内部にガス導入管 4a から塩素ガスをマスフローコントローラー 44a で制御しながら、 $30ml/min$ の流量で導入した。これと同時に、真空ポンプによりエッチング室 1 の内部を排気し、圧力調整バルブ 33 を調整して、エッチング室 1 内を $6 Pa$ の減圧に制御した。

エッチング室 1 内の真空度が安定したことを確認してから、高周波電源 2 により電圧を加え、両電極 11, 12 間にプラズマを発生させ、 $100W$ (なお、面積は $177cm^2$) の条件で約 4 分間のドライエッチングを行った。

ドライエッチング後、サンプル 55 をエッチング室 1 から取り出し、エッチング面を走査型電子顕微鏡 (SEM) で観察した。図 6 及び図 7 には、GaN のエッチング面の構造を SEM により観察した写真を示す図を示した。本実施例によれば、プラズマ中の塩素イオンが GaN 周辺の石英基板に衝突し、スパッタリング効果により SiO_2 がプラズマ中に飛び出す。そのうち一部の SiO_2 はイオン化されて、負にバイアスしている GaN 膜上に再付着するものと考えられる。ここで、 SiO_2 は GaN に比べると、塩素ガスプラズマに対するエッチングレートが 10 分の 1 ~ 20 分の 1 程度と低いために、微小なマスクとして働くことから、サンプル 55 の表面に微小な凹凸構造が形成される。 SiO_2 が付着してわずかに凸となった箇所は凹部に比べると、電界が高くなるため引き続いて SiO_2 が付着する確率が高くなる。このようにして SiO_2 の再付着と塩素ガスプラズマによるエッチングが繰り返し並行して進んだ結果、ナノピラーが得られたものと考えられる。このナノピラーは、その太さが数十 nm ~ 数百 nm であり、その高さが約 $500nm$ であった。また、ナノピラーの分布密度は、約 $10^6/cm^2 \sim 10^{12}/cm^2$ であった。なお、高さは、エッチング時間に大きく依存することが判明した。

(2) 堆積工程

こうして作製されたナノピラーの GaN の上面に、例えば MOCVD によって、新たな GaN (上層) の成長を行うことができた (図 4 を参照)。その際の条件としては、トリメチルガリウム (TMG) を $48\mu mol/min$ 、 NH_3 を $11/min$ で流し、 1000 、 $300 Torr$ とした。この条件によって、1 時間当たり約 $3\mu m \sim 4\mu m$ の厚さの GaN の成長が確認された。なお、上層の GaN の膜厚は、約 $3\mu m$ 程度であった。

(3) 分離工程

10

20

30

40

50

次に、ナノピラーと上層との間を切り離して、上層のみを分離するためにダイヤモンドカッターを使用した。図 8 には、回転式のダイヤモンドカッター 200 をナノピラー 50 に沿って当てることにより、上層 53 を分離している様子を示したものである。単体として得られた上層 53 については、裏面側（ナノピラー 50 が存在していた面側）を研磨・平坦化した。こうして、格子欠陥が少なくかつ、膜厚が大きな GaN 半導体膜を得ることができた。この上層 53 は、従来のも（すなわち、非伝導性のサファイア基板の上面に GaN 層が設けられているもの）とは異なり、GaN の単層であり、その裏面側には他の基板が存在していない。

かかる GaN 膜 53 を基板として用いれば、その上面に成長する III 族窒化物半導体層に好適な結晶性が得られる。更に、この基板には、従来のサファイア基板とは異なり、導電性を付与することができるので、III 族窒化物半導体素子の表裏両面に電極を形成することが可能となる。よって、従来のものに比べると、半導体素子の製造工程数が減少し、コストダウンを図ることも可能となる。

実施例 2：ナノピラーを備えた III 族窒化物半導体膜の特性評価

上記のようにして作製したナノピラーを備えた III 族窒化物半導体膜の特性を評価した。図 12 には、波長と反射率との関係を示すグラフを示した。また、図 13 には、波長と透過率との関係を示すグラフを示した。

反射率及び透過率共に、ナノピラーを備えた GaN（実線）と、ナノピラーを備えていない GaN（破線）とのデータを比較した。なお、いずれのグラフにおいても、周期的な振動は GaN 膜による光の干渉によるものである。800 nm より短い波長においては、反射率、透過率ともに高い効果（すなわち、反射率は減少し、透過率は向上する。）が得られた。ナノピラーでは、特に GaN のバンドギャップに相当する約 360 nm を境として、それ以下の波長領域では、反射率が 0 に近い値となった。バンドギャップ以下の波長領域では、光が GaN に吸収されるために透過率の値は必然的に 0 となる（図 13）が、それ以上の波長領域で透過率が向上していることから、バンドギャップ以下の波長領域においても、ナノピラーの場合には光がほとんど反射されることなく、効率よく GaN 結晶内に吸収されると考えられた。

【図面の簡単な説明】

第 1 図は、本発明の実施に使用することができるエッチング装置の概要を示す断面図である。

第 2 図は、III 族窒化物半導体にナノピラーを形成する手順を示す図 - 1 である。（a）は III 族窒化物半導体の基礎となるサファイア基板を、（b）はサファイア基板の表面に AlN バッファ層を形成したときの様子をそれぞれ示している。

第 3 図は、III 族窒化物半導体にナノピラーを形成する手順を示す図 - 2 である。（c）はバッファ層の表面に III 族窒化物半導体である GaN 層を形成した様子を、（d）は GaN 層の表面にナノピラーを形成したときの様子をそれぞれ示している。

第 4 図は、ナノピラー上に III 族窒化物半導体を積層したときの断面図である。

第 5 図は、ナノピラー上に III 族窒化物半導体を積層したときの結晶転移欠陥（格子欠陥）の様子を示す断面模式図である。

第 6 図は、実施例 1 に記載した方法により III 族窒化物半導体をエッチングした後のエッチング面の結晶構造の断面を示す電子顕微鏡写真図である。

第 7 図は、実施例 1 に記載した方法により III 族窒化物半導体をエッチングした後のエッチング面の結晶構造の斜め上方から見たときの電子顕微鏡写真図である。

第 8 図は、ダイヤモンドカッターを使用して、ナノピラー部分を切断している様子を示す断面図である。

第 9 図は、所定の位置にマスクを施した状態でナノピラーを形成したときの様子を示す断面図である。

第 10 図は、III 族窒化物半導体にナノピラーを設けた受光デバイス構造の一例を示す断面図である。

第 11 図は、III 族窒化物半導体にナノピラーを設けた発光デバイス（LED）構造の

10

20

30

40

50

一例を示す断面図である。


第12図は、ナノピラーをSiO₂等の充填物質で充填したときのIII族窒化物半導体膜の断面図である。

第13図は、ナノピラーを備えたIII族窒化物半導体膜の反射率特性を示すグラフである。なお、グラフの横軸は波長(nm)を、縦軸は反射率をそれぞれ示している。また、二つのグラフ線のうち、破線はナノピラーを備えない従来のIII族窒化物半導体膜の反射率特性を、実線はナノピラーを備えたIII族窒化物半導体膜の反射率特性をそれぞれ示している。


第14図は、ナノピラーを備えたIII族窒化物半導体膜の透過率特性を示すグラフである。なお、グラフの横軸は波長(nm)を、縦軸は透過率をそれぞれ示している。また、二つのグラフ線のうち、破線はナノピラーを備えない従来のIII族窒化物半導体膜の透過率特性を、実線はナノピラーを備えたIII族窒化物半導体膜の透過率特性をそれぞれ示している。

なお、図中の符号は、それぞれ、エッチング室1、高周波電源2、排気管3、ガス導入管4a、4b、電極11、12、GaN(III族窒化物半導体)101、石英基板56である。


【図1】
第1図




【図3】
第3図




【図2】
第2図




【図4】
第4図




【图 5】
第 5 图




【图 6】
第 6 图




【图 7】
第 7 图




【图 8】
第 8 图




【图 9】
第 9 图




【图 11】
第 11 图




【图 10】
第 10 图




【图 12】
第 12 图



【图 1 3】
第 1 3 图



【图 1 4】
第 1 4 图



【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/JP02/07748
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl. ⁷ H01L21/205, 21/3065		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) Int.Cl. ⁷ H01L21/205, 21/3065		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2002 Kokai Jitsuyo Shinan Koho 1971-2002 Jitsuyo Shinan Toroku Koho 1996-2002		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 10-312971 A (NEC Corp.), 24 November, 1998 (24.11.98), Par. Nos. [0077] to [0132]; Figs. 1 to 5 (Family: none)	4
A	US 2001/0000733 A1 (TOMIOKA), 03 May, 2001 (03.05.01), Par. Nos. [0025] to [0040]; Figs. 1 to 4 & EP 1107296 A2 & JP 2001-168045 A Par. Nos. [0015] to [0030]; Figs. 1 to 4	1-3, 5, 7-9
A	US 5693180 A (Sharp Kabushiki Kaisha), 02 December, 1997 (02.12.97), Column 4, lines 51 to 63; Fig. 3 & JP 8-293489 A Par. No. [0020]; Fig. 3	6-9
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "Z" document member of the same patent family		
Date of the actual completion of the international search 08 October, 2002 (08.10.02)		Date of mailing of the international search report 29 October, 2002 (29.10.02)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

Form PCT/ISA/210 (second sheet) (July 1998)

INTERNATIONAL SEARCH REPORT		International application No. PCT/JP02/07748
C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
P,A	US 2002/0043208 A1 (Biwa), 18 April, 2002 (18.04.02); Par. Nos. [0037] to [0043]; Figs. 1 to 2 & JP 2002-33288 A Par. Nos. [0025] to [0031]; Figs. 1 to 2	1-3, 5, 7-9
P,A	JP 2002-100609 A (Shiro SAKAI), 05 April, 2002 (05.04.02); Par. Nos. [0012] to [0017]; Fig. 2 (Family: none)	6

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

国際調査報告		国際出版番号 PCT/JPO2/07748
A. 発明の属する分野の分類 (国際特許分類 (IPC))		
Int. Cl. H01L 21/205, 21/3065		
B. 調査を行った分野		
調査を行った最小限資料 (国際特許分類 (IPC))		
Int. Cl. H01L 21/205, 21/3065		
最小限資料以外の資料で調査を行った分野に含まれるもの		
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2002年 日本国登録実用新案公報 1994-2002年 日本国実用新案登録公報 1996-2002年		
国際調査で利用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 10-312971 A (日本電気株式会社) 1998. 11. 24 段落番号【0077】-【0132】、図1-5 (ファミリーなし)	4
A	US 2001/0000733 A1 (Tomioka) 2001. 05. 03, 【0025】-【0040】、Figs. 1-4 & EP 1107296 A2 & JP 2001-168045 A, 段落番号【0015】- 【0030】、図1-4	1-3, 5, 7-9
<input checked="" type="checkbox"/> C種の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリ 「A」 特に関連のある文献ではなく、一般的技术水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願		
の日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日	08. 10. 02	国際調査報告の発送日 29.10.02
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JJP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 印 瀬井 英夫	4R 2929
電話番号 03-5681-1101 内線 3469		

国際調査報告		国際出願番号 PCT/JP02/07748
引用文献の カテゴリー*	関連すると認められる文献 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	US 5693180 A (Sharp Kabushiki kaisha) 1997. 12. 02, 第4欄第51-63行, Fig. 3 & JP 8-293489 A, 段落番号【0020】, 図3	6-9
P, A	US 2002/0043208 A1 (Biwa) 2002. 04. 18, 【0037】-【0043】, Figs. 1-2 & JP 2002-33288 A, 段落番号【0025】- 【0031】, 図1-2	1-3, 5, 7-9
P, A	JP 2002-100609 A (酒井士郎) 2002. 04. 05, 段落番号【0012】-【0017】, 図2 (ファミリーなし)	6

フロントページの続き

(51)Int.Cl.⁷

H 0 1 L 33/00

F I

H 0 1 L 31/08

K

(72)発明者 寺田 雄祐

日本国滋賀県甲賀郡信楽町大字神山小字向出 1 8 1 1

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。