【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成30年3月29日(2018.3.29)

【公開番号】特開2015-170855(P2015-170855A)

【公開日】平成27年9月28日(2015.9.28)

【年通号数】公開·登録公報2015-060

【出願番号】特願2015-36002(P2015-36002)

【国際特許分類】

Н	0	1	L	25/07	(2006.01)
Н	0	1	L	25/18	(2006.01)
Н	0	1	L	23/12	(2006.01)
Н	0	1	L	23/40	(2006.01)
Н	0	1	L	23/32	(2006.01)
FΙ	•				

[

_	_ 4				
Н	0	1	L	25/04	C
Н	0	1	L	23/12	K
Н	0	1	L	23/12	J
Н	0	1	L	23/40	F
Н	0	1	L	23/32	Α

【手続補正書】

【提出日】平成30年2月14日(2018.2.14)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1の誘電体層と、

前記第1の誘電体層に直接接着された少なくとも1つの半導体デバイスと、

それ自体の中に前記少なくとも1つの半導体デバイスを埋め込むように前記第1の誘電 体 層 に 付 け ら れ た 埋 め 込 み 材 料 で あ っ て 、 1 つ ま た は 複 数 の 追 加 の 誘 電 体 層 を 備 え る 、 埋 め込み材料と、

前記第1の誘電体層と前記第2の誘電体層との間に配置された前記少なくとも1つの半 導体デバイスおよび、前記第1の誘電体層と前記第2の誘電体層との間に完全に埋め込ま れた前記埋め込み材料と共に、前記第1の誘電体層の反対の前記パッケージ構造の外側に 面した表面に配置される第2の誘電体層と、

前記少なくとも1つの半導体デバイスまで形成され、前記第1の誘電体層を貫通して形 成される、複数のビアと、

前記少なくとも1つの半導体デバイスへの電気的相互接続部を形成するために、前記複 数 の ビ ア 内 お よ び 前 記 パ ッ ケ ー ジ 構 造 の 1 つ ま た は 複 数 の 外 側 に 面 し た 表 面 に 形 成 さ れ た 金属インターコネクトと、

外 部 回 路 へ の 第 2 レ ベ ル の 接 続 を 可 能 に す る た め に 、 前 記 パ ッ ケ ー ジ 構 造 の 一 方 の 端 部 に お い て 前 記 パ ッ ケ ー ジ 構 造 の 1 つ ま た は 複 数 の 外 側 に 面 し た 表 面 に 設 置 さ れ た 入 力 / 出 力(I/O)接続部と、

を備え、

前記パッケージ構造は、前記パッケージ構造の前記一方の端部の前記I/O接続部が前 記外部回路への前記第2レベルの接続を形成するためにコネクタに電気的に接続された状 態で、前記外部回路に垂直に前記パッケージ構造を実装するために前記外部回路上に形成された前記コネクタとインターフィットするように構成される、

パッケージ構造。

【請求項2】

前記 I / O 接続部が、前記外部回路への前記第 2 レベルの接続を形成するように構成された電気的リードを備える、請求項 1 記載のパッケージ構造。

【請求項3】

前記金属インターコネクトが、前記パッケージ構造の前記1つまたは複数の外側に面した表面に電気的接続部を形成するメッキした銅パワーオーバーレイ(POL)インターコネクトを備え、前記POLインターコネクトの一部が、前記I/O接続部を形成する前記電気的リードを形成する、請求項2記載のパッケージ構造。

【請求項4】

前記金属インターコネクトが、前記少なくとも1つの半導体デバイスへの熱的相互接続部を与えるように、前記パッケージ構造の前記外側に面した表面のうちの1つまたは複数に熱拡散性銅パッドを形成するメッキした銅パワーオーバーレイ(POL)インターコネクトを備える、請求項1乃至3のいずれかに記載のパッケージ構造。

【請求項5】

前記熱拡散性銅パッドに付けられた熱インターフェース材料(TIM)と、

前記パッケージ構造から熱を伝導で取り除くために前記TIMに装着されたヒートシンクと、

をさらに備える、請求項4記載のパッケージ構造。

【請求項6】

前記ヒートシンクが、前記パッケージ構造を前記外部回路に垂直に実装するときに支持を与えるように前記外部回路にさらに結合される、請求項5記載のパッケージ構造。

【請求項7】

前記I/O接続部が、前記パッケージ構造の前記一方の端部において、前記パッケージ構造の前記外側に面した両方の表面に形成される、請求項1<u>乃至6のいずれかに</u>記載のパッケージ構造。

【請求項8】

前記少なくとも1つの半導体デバイスを固定するために前記第1の誘電体層および前記第2の誘電体層の少なくとも一方の内側に面した表面に付けられた接着剤層であって、前記複数のビアが前記接着剤層を貫通して延びる、接着剤層をさらに備える、請求項<u>1乃至7</u>のいずれかに記載のパッケージ構造。

【請求項9】

前記少なくとも1つの半導体デバイスが、パワー半導体デバイスを含み、

前記複数のビアが、

前記パワー半導体デバイスの表面まで前記第1の誘電体層および前記接着剤層を貫通して形成されたビアと、

前記パワー半導体デバイスの裏面まで前記1つまたは複数の第2の誘電体層および前記接着剤層を貫通して形成されたビアと を含み、

前記ビアが、前記パッケージ構造において熱的ビアおよび電気的ビアとして機能し、 金属インターコネクトが、前記パワー半導体デバイスの前記表面および前記裏面まで前 記ビアのそれぞれの中に形成される、

請求項8記載のパッケージ構造。

【請求項10】

前記パッケージ構造内の配線経路を増加させるために前記第1の誘電体層または前記第2の誘電体層の内側に面した表面に配置された金属層をさらに備える、請求項<u>8</u>記載のパッケージ構造。

【請求項11】

前記パッケージ構造の前記外側に面した表面の前記金属インターコネクトを覆って形成されたはんだマスクをさらに備え、前記はんだマスクは前記 I / O 接続部を覆っては形成されない、請求項 1 乃至 1 0 のいずれかに記載のパッケージ構造。

【請求項12】

前記外部回路に垂直に前記パッケージ構造を実装することにより、横たわった向きに前記パッケージ構造を実装する場合と比べたときに前記外部回路上の前記パッケージ構造のフットプリントが縮小される、請求項1乃至11のいずれかに記載のパッケージ構造。

【請求項13】

前記埋め込み材料の前記1つまたは複数の追加の誘電体層が、前記少なくとも1つの半導体デバイスの周りに存在するすべての空隙を埋めるためのラミネーションプロセスを受けたときに溶融しかつ流動するように構成された1つまたは複数の誘電体シートを含み、

前記埋め込み材料は、周囲環境へ熱を拡散しかつ伝達するために、前記複数のビアに熱的に接続された金属層または銅を有する誘電体シートをさらに含み、前記金属層または銅を有する誘電体シートはラミネーションプロセスを受けたときに溶融せずかつ流動しないように構成されている、請求項1乃至12のいずれかに記載のパッケージ構造。

【請求項14】

前記パッケージ構造の前記外側に面した表面に配置された少なくとも 1 つの追加の金属回路層をさらに備え、前記少なくとも 1 つの追加の金属回路層は前記パッケージ構造内の配線経路を増加させるように構成される、請求項 1 乃至 1 3 のいずれかに記載のパッケージ構造。

【請求項15】

コネクタがその内部に形成された回路基板と、

前記回路基板の前記コネクタに接続されるように構成される請求項1乃至14のいずれか に記載のパッケージ構造と、

を備える、

回路基板及びパッケージ構造。