

公告

397983

申請日期	87.2.23
案號	87102511
類別	G11C 29/00

A4
C4

(以上各欄由本局填註)

397983

發明專利說明書

一、發明 新型 名稱	中文	記憶體晶片及其測試方法
	英文	A Memory Chip containing a non-volatile Memory Register for permanently storing Information about the Quality of the Device and Test Method therefor
二、發明人 創作	姓名	1. 雷馬帝 (Maurizio Di Zenzo) 2. 史居平 (Giuseppe Savarese) 1-2 義大利籍
	國籍	1. 義大利羅馬城洛卡市拜斯卡區 Via San Cesareo, 108 00040 Rocca Priora, Roma, Italy 2. 義大利納帕城維斯卡區 Via Scipione Capece 10N, Napoli, Italy 80122
三、申請人	姓名 (名稱)	美商德州儀器公司 Texas Instruments Incorporated
	國籍	美國
	住、居所 (事務所)	美國德克薩斯州達拉斯城北方大廈655474號信箱 P.O. Box 655474, MAIL STATION 219, EXPRESSWAY SITE, NORTH BLDG., DALLAS, TX, USA
代表人 姓名	郝威廉 (William E. Hiller)	

承辦人代碼：	
大類：	A6
I P C 分類：	B6

(由本局填寫)

本案已向：

義大利 國(地區) 申請專利，申請日期： 案號 RM96A000880 有 無 主張優先權
西元一九九六年十二月八日

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

五、發明說明 (1)

說明

廣義言之，本發明與揮發性記憶體半導體裝置有關，詳細說，與內含非揮發性記憶體暫存器的記憶體晶片有關，該非揮發性記憶體暫存器供永久儲存與元件品質有關(特別是與速度及失效圖有關)的資料，以及與測試程序有關。

就目前而言，製造揮發性記憶體半導體，特別是矽記憶體，包括三個主要階段：矽的化學處理階段、元件製造完成時的測試程序、以及滿足測試之合格元件的組裝階段。

化學處理階段結束後，得到一片非常薄的矽，也就是所謂的晶圓(wafer)，實際的形狀通常為圓形，晶圓上再劃分成許多區域，各個獨立的記憶體元件位於其中，即所謂的晶片(chip)。該獨立的晶片是由記憶體單元(memory location)的總成按矩陣結構組成，矩陣結構依序再次分為子陣列，子陣列中包含固定數量的該記憶體單元，並在後續的測試階段自動分開。

上述的測試程序使晶片依循一測試鏈檢查每一個晶片的品質或/及每一個晶片最否符合預建的設計規格。該測試鏈分為兩組：第一組定義成“晶圓上測試(on-wafer test)組”，包括在晶圓上所有晶片所做的測試；第二測試組定義成“組裝測試(assemble test)組”，包括在已做過第一組測試的晶片上所做的測試。晶圓上測試可得到的資料包括失效圖或失效率，亦即失效的子陣列，以及晶片的速

(請先閱讀背面之注意事項再填寫本頁)

裝
訂

五、發明說明(2)

率，基本上失效的晶片已利用它們的冗餘子陣列修補，亦即，多出的子陣列正好可應付此可能性；第一組測試的測試目標是檢查此修復作業的結果。在晶圓上測試期間，在每一個晶圓的每一個晶片上所蒐集到的最大量資料是有關於失效的類型(typology)與位置(topology)以及速率水準。不過，這些資料是被儲存在電腦化的圖中，在測試程序的後續步驟中都無法再被利用，原因是它們與其所屬的晶片分離，因此很難查詢到這些資料，以致於這些資料根本無用。此導致後續的組裝測試需分成兩不同路徑：第一條路徑是所有晶片的品質都完全通過晶圓上測試，將它們按速度等級分類，第二條路徑的測試對象是所謂的次級品(Secondary Silicon)，即在一序列的晶圓上測試期間，發現失效率在某標準以內的所有晶片，將這些晶片按照其在不同環境中所發生的失效機制分類。該分離的組裝測試流程使得晶圓中即使只含有一個次級晶片，都必須將這些晶圓貯存起來，直到數量足夠再開始次級品分類測試。除了與貯存有次級品之晶圓有關的缺點之外，還有就是為了得到詳細的晶片分類資料，組裝測試程序需要極複雜的測試，而這些資料原本就曾於晶圓上測試期間得到。此所浪費的時間增加了製造成本。

組裝階段包括所有這些已通過測試程序的元件，包括完全可用的晶片與次級品晶片，都能被組裝以製造成各種類型的記憶體。特別是，它可以結合失效類型與位置相容的次級品晶片。欲以其它晶片中的未失效子陣列取代任何

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
文

五、發明說明 (3)

失效子陣列，必須建立記憶體圖，以架構起已組裝記憶體的邏輯位址與未失效子陣列實體位址該有的形狀間的對應關係。當欲建立該記憶體圖時，為了操作該晶片並修正所發現與該失效有關的資料，就必須執行進一步的測試程序。用來在記憶體晶片上執行該項測試的機具非常複雜且昂貴，同樣地，其所蒐集到的所有資料細節，事實上在測試一開始時就已獲得了。這又再次致使製造成本增加，並使製造速度減緩。

結論是，製造半導體時，特別是矽半導體，在測試與組裝階段，揮發性記憶體需要與失效率及晶片速率有關的資料。不過，此類資料僅可見於電腦化的圖，它與其相關的晶片分開，因此，它經常是毫無用處，因為它很難查詢。此表示，此資料在不同的製造階段需被重複收集，因而增加製造該揮發性記憶體的時間與成本。

因此，本發明的目的是實現記憶體晶片能永久儲存與其本身有關的失效率與速率等資料，以便於製造過程中的各個步驟查詢。

因此，本發明的指定主題是實現半導體元件，特別是記憶體晶片，包含若干非揮發性區域，組織成一或多個暫存器，以記錄與失效率及速率有關的資料。

按本發明組裝儲存單元(memory location)的優點是，所有與失效率及速率有關的資料項目，只需於測試階段開始時收集一次，且在後續階段的任何時間，製造流程的任何步驟中，當需要這些資料時，都可以很容易且迅速地讀

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
人

五、發明說明 (4)

取。

在較佳實施例中，儲存單元組裝成一暫存器，以雷射技術熔斷某些熔絲即可將資料永久儲存於其內。該暫存器的每一個位元或儲存單元都對應到晶片的某特定子陣列，藉著熔斷或保留屬於該失效子陣列的熔絲，即可將資料儲存於其內。通常，晶片內包含16或32或64個子陣列：因此，依照本發明之暫存器的大小有16位元或32位元或64位元，此類大小即是所熟知的1個位元組、1個字元、或1個半位元組的儲存單元。此類暫存器可藉由特定的讀取作業存取，與讀/寫揮發性記憶體的習知作業並不相容。該特定的讀取作業是在指定的接墊上施加一特定的電壓序列，或在位址接墊上應用比傳統作業模式高的電壓位準。在這方面不需要再進一步解釋，因為讀取這些特定資料的作業方式都已耳熟能詳，且是相當成熟的技藝。

另一種變化的實施例是使用所謂的快閃或EPROM儲存單元。該實施例假設，大區域的揮發性記憶體與小區域的少數快閃或EPROM儲存單元都在同一晶片上。

從以下的說明並參考所附圖式，將可瞭解本發明進一步的細節與優點，其中所顯示的較佳實施例是用以說明本發明，而非是本發明的限制。

所附圖式為：

圖1顯示在製造非揮發性記憶體期間晶片測試階段所執行之作業的方塊圖，

圖2顯示製造具有本發明之暫存器的揮發性記憶體時

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
文

五、發明說明 (5)

，於晶片測試階段所執行之作業的方塊圖，

圖3顯示製造非揮發性記憶體的晶片組裝圖，

圖4顯示瞭解已組裝記憶體之邏輯位址與正常子陣列之實體位址間關係圖的電氣接線圖，

圖5顯示瞭解選擇正常子陣列之資料線以取代受失效影響之子陣列的電氣接線圖。

現請參閱圖1，圖中顯示經過矽化學處理製造程序得到的揮發性記憶體元件所接受的測試程序，晶片接受測試鏈檢查品質及/或每一個晶片是否符合它的設計規格。如前所述，該測試鏈分成兩組：第一組是所謂的晶圓上測試，是在晶圓上的所有晶片上執行，第二組測試是組裝測試，是在已通過第一組測試之所有晶片上進行測試。

晶圓上測試從所謂的雷射前置測試(Pre Laser Test)開始，可獲得有關晶片的失效率與速率資料。根據有關的失效率資料，繼之的步驟是雷射調整(Laser Trimming)，藉熔斷熔絲俾能利用冗餘的儲存單元修復影響晶片的失效，換句話說，以晶片上其它超量製造的正常子陣列取代未通過雷射前置測試的失效子陣列。繼之以多探針測試(Multi Probe Test)檢查修復作業的結果。雷射前置測試期間，每一片晶圓中的每一個晶片的失效圖都儲存於電腦中供雷射調整期間重複使用，以決定出最佳的修復策略；該失效圖儲存於電腦中，定義為晶圓圖(Wafer Map)。不過，在後續的測試程序期間，儲存於晶圓圖中的資料無法再利用，因為它們並未與相關的晶片實體連在一起，因此，這些資

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
人

五、發明說明 (6)

料很難查詢甚至消失。此導致後續的組裝測試程序需分成兩路徑進行：第一路徑包括根據速率水準，對已通過晶圓上測試之晶片做品質檢查，第二路徑包括對次級品的品質檢查，根據發生於其內的失效機制分類。

在組裝測試的第一條測試路徑期間，包括執行燒機前測試(Pre Burn-In Test)、燒機步驟(Burn-In step)、高溫測試(High Temp. Test)以及所謂的速度揀選(Speed Sort)，後者的測試係設計用來根據晶片的速率水準對其進行揀選或分類。此項分類是在最終測試時執行，以檢查有關的晶片是否與規格匹配，例如所建立的各種速率水準規格。

次級品晶片接受組裝測試第二路徑測試組的測試，在此期間，執行燒機前測試、燒機步驟、高溫測試及所謂的元件揀選，後者的測試被設計用來根據失效的類型，藉由確認元件所屬的種類以揀選或分類晶片。此項分類是在最終測試時執行，以檢查有關的晶片是否與規格匹配，例如所建立的各種元件種類(如ARAM、MODRAM、PCRAM)。

以上所言之組裝測試的程序，都是使用熟知的技藝，因此，不需要再做進一步的解釋。

如前所說明，組裝測試的流程需分成兩不同路徑，致使晶圓中即使只含有一個次級品晶片，該晶圓都必須被貯存起來，直到累積了足夠的數量才開始對次級品進行分類或揀選測試。目前所使用的製造方法的另一缺點是需要極複雜的測試程序，才能得到揀選或分類晶片所需的資料，

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
文

五、發明說明 (7)

而這些資料都曾在最初的晶圓上測試獲得。此導致製造的時間與成本增加。

如前所述，在組裝階段期間，記憶體圖是根據每一個晶片的失效位置所建立，通常以永久性方式適當地程式於ASIC中。為達此目的，必須進行某些測試以在晶片中建立失效子陣列的圖。執行這些測試的程序並將其程式於上述的ASIC乃是極度複雜、費時與昂貴。

現請參閱圖2，從圖中可看出利用本發明的暫存器，可使得測試程序能合而為一個單一的測試流程，在有關晶圓的所有晶片上執行，藉以避免組裝測試被分為二路：一條路徑測試完全正常的晶片，另一條路徑測試次級晶片。

晶圓上測試組與目前所採用的測試程序非常類似。主要差異是在雷射調整階段，除了為修復晶片熔斷所需熔斷的熔絲之外，還要熔斷與儲存晶片上失效子陣列之資料有關的熔絲。此表示，不再全然需要將晶圓圖(Wafer Map)儲存於電腦中。

接下來的組裝測試組即能檢查完全通過晶圓上測試的晶片以及次級品晶片的品質，藉以保持單一的製造批直到最終測試，特別是與每一晶片分級有關的測試。

以下是在組裝測試期間所需執行的作業：

- 第一次通過組裝(1st Pass Mount)作業，選出正常的晶片。
- 燒機前測試作業，測試晶片以定出任何有短路或開路狀況的位置。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

文

五、發明說明 (8)

- 燒機作業，晶片組裝於線路板上，在施加溫度及電壓(125°C 及 78伏特)的環境中進行讀/寫作業，以剔除所有無法在此環境下工作的晶片，以及

- 將晶片分類成各種類型的揀選作業。根據晶片的速度與失效分類，確認其所屬的類別。此項分類工作可藉由讀取本發明之暫存器很簡單且迅速地完成，換句話說，是單一記憶體位置的讀取作業。在完成此項作業後，測試程序流程根據包含在本發明之暫存器內的資料將不同種類的晶片分開，執行最終測試以檢查有關的晶片是否符合預先建立與各類元件有關的規格(諸如高速晶片、低速晶片、ARAM、MODRAM、PCRAM)。

利用本發明之暫存器所得到的優點是明顯簡化了製造過程，它不再需要庫儲次級品晶片，也不需要將產品分成兩個製造批。進一步的優點儲存在本發明之暫存器內與晶片失效率及速率有關的資料，可以隨時簡單且迅速地查詢，藉以縮短執行測試程序所需的時間並降低製造成本。

在組裝階段，根據儲存在本發明之暫存器中與晶片失效率有關的任何資料細節，包括每一個晶片中所有失效子陣列的位置與數量，用來建立記憶體圖，簡單地程式於ASIC。事實上，根據所有失效子陣列的數量與可能位置的資料細節即可分類各種晶片。僅需簡單地讀取本發明的暫存器即可進行此項分類，該項讀取作業速度很快，因為如前所述，讀取作業僅涉及單一位置。根據該項分類，次級晶片可被組裝於該記憶體片上，在記憶體片上其它晶片

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (9)

的正常子陣列的冗餘數量足以取代所有失效子陣列。執行ASIC的程式化作業有兩種方法，兩者都很簡單、快速，因此優於目前所採用的相關程序。第一種方法是利用電腦式的系統讀取本發明的暫存器，如提供給每一個晶片組裝成記憶體片，它們相互結合並程式ASIC邏輯。利用本發明之暫存器內所含的資料進行ASIC的程式化演算非常容易，因此它不需要複雜的電腦系統，它只需要一部個人電腦並提供與ASIC連接的介面。程式ASIC的第二種方法，由於產生記憶體圖的演算很簡單，因此提供一微控制器與ASIC共同執行讀取本發明之暫存器的作業，如提供給晶片組裝成記憶體片，供程式ASIC的邏輯。

基於以上的說明，組裝階段應用本發明之暫存器的優點是可以簡化程式ASIC的程序，因此不再需要為了建立每一個晶片上所有失效子陣列的位置而重複測試，只需讀取提供於每一個晶片上的本發明暫存器即足矣。此將使得組裝記憶體所需的時間大幅縮短，因而降低生產成本。明顯可見的另一優點是，在使用本發明的暫存器後，即不再需要執行產生記憶體圖之測試所需的複雜且昂貴的測試設備。此又使得製造成本進一步大幅降低。

現請參閱圖4，如何產生記憶體總成之邏輯位址與所有失效子陣列之實際位址間的關係圖，將在下文中詳細說明。某元件(如CPU)為存取記憶體所產生的邏輯位址被映射到實際位址，根據子陣列是否在其中之一的基本晶片上，該實際位址與邏輯位址一致，選擇位於基本晶片其中之

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (10)

一上的子陣列，或位於冗餘晶片其中之一上的取代子陣列。正常子陣列的實際位址對應到已組裝記憶體之邏輯位址的該記憶體圖儲存在ASIC中，是所謂的位址轉碼表(address transcoding table)。在二進位字元構成的子陣列實際位址中，高階位元用來選擇子陣列，低階位元用來選擇子陣列中的每個記憶體單元。此應用到實際的列位址與實際的行位址。將邏輯位址映射到實際位址的方法，是相關之邏輯位址的高階位元應用該位址轉碼表，並集合來自該表實際高階位元的輸出及多工器的選擇信號。當基本晶片之一上的子陣列被動作，實際位址與邏輯位址匹配，且選擇信號在基本記憶體的位址匯流排上將位址送往多工器的輸入；另者，若實際位址將與邏輯位址不同，選擇信號則在冗餘記憶體的位址匯流排上將位址送往多工器的輸入，以能存取位於冗餘晶片上的取代子陣列。

現請參閱圖5，位於冗餘晶片上子陣列的所有資料匯流排，藉由三態的輸入/輸出階段連接到要存取記憶體之裝置(如CPU)的資料匯流排。對應於邏輯位址之子陣列的資料匯流排與該裝置的資料匯流排間經由解碼器連接，由來自儲存於ASIC中之位址轉碼表中的選擇信號驅動，選擇該指定子陣列的輸入/輸出階段。

應用本發明之暫存器進一步的優點是，某些製造上的結構標準，例如SinkLink及Rambus，其中一些暫存器是提供給記憶體專用於某些特別資料項目，如製造商代碼、記憶體模式、元件的大小、以及存取的速度。按本發明的暫

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

人

五、發明說明 (11)

存器可以插入這些已提供的專用暫存器中，藉以啟始專門的現行標準。

綜言之，本發明是在揮發性記憶體晶片中加入非揮發性記憶體暫存器，以記錄與晶片失效率及速率有關的資料，由於它的插入，簡化了製造揮發性記憶體期間的測試與組裝階段，因而可縮短製造的時間與成本。

在前文中已描述了本發明的較佳實施例與若干變化，但必須瞭解的是，這些技藝可有其它的變化與變更，都不會偏離本發明的範圍。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

四、中文發明摘要（發明之名稱：

記憶體晶片及其測試方法

一種包括非揮發性記憶體單元揮發性記憶體晶片，非揮發性記憶體單元內永久儲存與晶片品質有關的資料項目，特別是與速度分布、瑕疵型態、瑕疵位置以及特定晶片之擴散處理有關的資料。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝
訂
線

英文發明摘要（發明之名稱）： A Memory chip containing a non-volatile Memory Register for permanently storing Information about the Quality of the Device and Test Method therefor

A volatile memory chip characterised in that it comprises a nonvolatile memory location assembly in which information items concerning the quality of the chip are permanently stored, particularly relating to the speed distribution, the defect types, the defect topology, as well as the diffusion process of the particular chip.

89 年 4 月 19 日修正 / 重印

B8 專利申請案第 87102511 號
C8 ROC Patent Appln. No.87102511
D8 中文申請專利範圍修正本 - 附件一

Amended Claims in Chinese - Encl.I

(民國 89 年 4 月 18 日送呈)

(Submitted on April 18, 2000)

六、申請專利範圍

(請先閱讀背面之注意事項再填寫本頁)

1. 一種揮發性記憶體晶片，其特徵為內部包括一非揮發性記憶體單元總成，用以永久儲存與晶片品質有關的資料項目。
2. 根據申請專利範圍第1項的記憶體晶片，其所描述的該記憶體單元被組織成一或多個暫存器，可由讀取作業存取，但與習知的非揮發性記憶體讀/寫作業方式並不相容。
3. 根據申請專利範圍第1或2項的記憶體晶片，其所描述的該非揮發性記憶體單元是於雷射調整階段，藉熔斷熔絲或藉快閃或EPROM記憶體單元完成。
4. 根據申請專利範圍第1或2項任一項的記憶體晶片，其所描述的該資料項目與各別晶片的速率分布、瑕疵類型、瑕疵位置、以及擴散處理有關。
5. 一種測試揮發性記憶體的方法，該揮發性記憶體包括非揮發性記憶體單元所組織成的一或多個暫存器總成，永久儲存與該晶片之速率分布、瑕疵類型、瑕疵位置、以及擴散處理有關的資料項目，包括的初始步驟有：雷射前置測試，以得到與晶片失效率及速率有關的資料；雷射調整，藉熔斷熔絲執行晶片的修補；以及多探針測試，用以檢查修補的結果；其特徵在於：
- 雷射調整作業期間，除了為修補晶片熔斷熔絲之外，還需為了將資料儲存入暫存器中而熔斷熔絲；
除此之外，還需進一步包括在整個晶片總成上執行以下的作業：

89 年 4 月 19 日修正 / 重印

B8 專利申請案第 87102511 號
C8 ROC Patent Appln. No.87102511
D8 中文申請專利範圍修正本 - 附件一

Amended Claims in Chinese - Encl.I

(民國 89 年 4 月 18 日送呈)

(Submitted on April 18, 2000)

六、申請專利範圍

(請先閱讀背面之注意事項再填寫本頁)

1. 一種揮發性記憶體晶片，其特徵為內部包括一非揮發性記憶體單元總成，用以永久儲存與晶片品質有關的資料項目。
2. 根據申請專利範圍第1項的記憶體晶片，其所描述的該記憶體單元被組織成一或多個暫存器，可由讀取作業存取，但與習知的非揮發性記憶體讀/寫作業方式並不相容。
3. 根據申請專利範圍第1或2項的記憶體晶片，其所描述的該非揮發性記憶體單元是於雷射調整階段，藉熔斷熔絲或藉快閃或EPROM記憶體單元完成。
4. 根據申請專利範圍第1或2項任一項的記憶體晶片，其所描述的該資料項目與各別晶片的速率分布、瑕疵類型、瑕疵位置、以及擴散處理有關。
5. 一種測試揮發性記憶體的方法，該揮發性記憶體包括非揮發性記憶體單元所組織成的一或多個暫存器總成，永久儲存與該晶片之速率分布、瑕疵類型、瑕疵位置、以及擴散處理有關的資料項目，包括的初始步驟有：雷射前置測試，以得到與晶片失效率及速率有關的資料；雷射調整，藉熔斷熔絲執行晶片的修補；以及多探針測試，用以檢查修補的結果；其特徵在於：
- 雷射調整作業期間，除了為修補晶片熔斷熔絲之外，還需為了將資料儲存入暫存器中而熔斷熔絲；
除此之外，還需進一步包括在整個晶片總成上執行以下的作業：

六、申請專利範圍

- 第一次通過組裝作業，選出正常的晶片，
 - 燒機前測試作業，測試晶片以定出任何有短路或開路狀況的位置，
 - 燒機作業，晶片組裝於線路板上，在施加溫度及電壓的環境中進行讀/寫作業，以剔除所有無法在此環境下工作的晶片，以及
 - 擇選作業，根據晶片的速率與工作特徵，將晶片分類成各種類型。
6. 根據申請專利範圍第5項的測試方法，其特徵在於：在該最終作業前，執行晶圓圖的電腦化編輯。
7. 一種分別根據前述申請專利範圍第1-4及5項以及如先前描述且如隨附的圖式所示之記憶體晶片及有關之測試方法，該記憶體晶片含有非揮發性記憶體暫存器，用以永久儲存關於產品品質之資料項目。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

397983




圖 1

397983




圖 2

397983




圖 3




圖 4

397983




圖 5

	i-th I/O 亂碼表			
	實際列位址	實際行位址	冗餘資料 I/O 序號	冗餘資料 I/O 序號
子陣列 #1				
子陣列 #2				
#				
#				
子陣列 #N				

表 1 亂碼貼