(19) 日本国特許庁(JP)

HO1L 21/8247

## (12)特許公報(B2)

(11) 特許番号

(24) 登録日 平成26年5月9日 (2014.5.9)

#### 特許第5538838号

(P5538838)

(45) 発行日 平成26年7月2日(2014.7.2)

(2006.01)

(51) Int. CL. FΙ HO1L 21/336 371(2006,01) HO1L 29/78 HO1L 29/788 (2006.01) HO1L 27/10 434HO1L 29/792 (2006.01) HO1L 27/10 481 HO1L 27/115 (2006.01)

			請求項の数 18	(全 46 頁)	最終頁に続く
<ul> <li>(21)出願番号</li> <li>(22)出願日</li> <li>(65)公開番号</li> <li>(43)公開日</li> <li>審査請求日</li> </ul>	特願2009-267029 (P2009-267029) 平成21年11月25日 (2009.11.25) 特開2011-114048 (P2011-114048A) 平成23年6月9日 (2011.6.9) 平成24年8月22日 (2012.8.22)	(73)特許権者 (74)代理人 (72)発明者 (72)発明者	<ul> <li>302062931</li> <li>ルネサスエレク</li> <li>神奈川県川崎市</li> <li>100080001</li> <li>弁理士 筒井</li> <li>茶木原 平</li> <li>東京都千代田区</li> <li>式会社ルネサス</li> <li>東京都千代田区</li> <li>式会社ルネサス</li> </ul>	トロニクス 中原 区 下 沼 部 大 千 町 二 丁 国 、 大 手 町 二 丁 国 、 大 手 町 二 丁 国 、 、 、 、 、 、 、 、 、 、 、 、 、	<ul> <li>試会社</li> <li>1753番地</li> <li>6番2号株</li> <li>6番2号株</li> <li>6番2号株</li> </ul>
		審査官	小山 満		
				<del></del>	最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

半導体基板と、

前記半導体基板の上部に形成され、第1ゲート電極と前記第1ゲート電極上の第1絶縁 膜と前記第1絶縁膜上の第2絶縁膜とを有する積層パターンと、

前記半導体基板の上部に形成され、前記積層パターンと隣り合う第2ゲート電極と、

前記第1ゲート電極と前記半導体基板との間に形成された第1ゲート絶縁膜と、 前記第2ゲート電極と前記半導体基板との間および前記積層パターンと前記第2ゲート 電極との間に形成された第3絶縁膜であって、その内部に電荷蓄積部を有する前記第3絶 縁膜と、

10

を有し、

前記積層パターンの前記第2ゲート電極に隣接する側の側壁では、前記第1絶縁膜が前 記第1ゲート電極および前記第2絶縁膜よりも後退しており、前記第1ゲート電極の上端 角部が丸みを帯びており、

<u>前記積層パターンの前記第2ゲート電極に隣接する側の側壁における前記第1絶縁膜が</u>後退している領域に、前記第3絶縁膜の一部が入り込んでおり、

### <u>前記第1絶縁膜の厚みは、前記第1ゲート絶縁膜の厚みよりも厚い</u>ことを特徴とする半 導体装置。

【請求項2】

請求項1記載の半導体装置において、

(2) 前記第1ゲート電極は、第1シリコン膜からなることを特徴とする半導体装置。 【請求項3】 請求項1記載の半導体装置において、 前記第1絶縁膜は酸化シリコン膜からなり、 前記第2絶縁膜は窒化シリコン膜からなることを特徴とする半導体装置。 【請求項4】 請求項1記載の半導体装置において、 前記積層パターンの前記第2ゲート電極に隣接する側の側壁において、前記第1ゲート 電極の上端角部の丸み度合いは、前記第1ゲート電極の下端角部の丸み度合いよりも大き いことを特徴とする半導体装置。 【請求項5】 請求項4記載の半導体装置において、 前記積層パターンの前記第2ゲート電極に隣接する側の側壁において、前記第1ゲート 電極の下端角部は丸まっていないことを特徴とする半導体装置。 【請求項6】 請求項1記載の半導体装置において、 前記第1ゲート絶縁膜は、酸窒化シリコン膜からなることを特徴とする半導体装置。 【請求項7】 請求項1記載の半導体装置において、 前記第3絶縁膜は、第1酸化シリコン膜と前記第1酸化シリコン膜上の第1窒化シリコ ン膜と前記第1窒化シリコン膜上の第2酸化シリコン膜とを有する積層膜からなり、 前記第1窒化シリコン膜が前記電荷蓄積部として機能することを特徴とする半導体装置 【請求項8】 請求項7記載の半導体装置において、 前記積層パターンの前記第2ゲート電極に隣接する側の側壁における前記第1絶縁膜が 後退している領域に、前記第1窒化シリコン膜の一部が入り込んでいることを特徴とする 半導体装置。 【請求項9】 請求項7記載の半導体装置において、 前記積層パターンの前記第2ゲート電極に隣接する側の側壁で、前記第1絶縁膜が前記 第1ゲート電極および前記第2絶縁膜よりも後退している距離は、前記第1酸化シリコン 膜の厚み以上であることを特徴とする半導体装置。 【請求項10】 請求項1記載の半導体装置において、 前記第2ゲート電極は、第2シリコン膜と、前記第2シリコン膜の上部に形成された金 属シリサイド層とを有していることを特徴とする半導体装置。 【請求項11】

請求項1記載の半導体装置において、

40 前記第1ゲート電極の上部には金属シリサイド層が形成されていないことを特徴とする 半導体装置。

【請求項12】

請求項1記載の半導体装置において、

前記半導体装置は、不揮発性メモリを有し、

前記第1および第2ゲート電極は、前記不揮発性メモリを構成するゲート電極であるこ とを特徴とする半導体装置。

【請求項13】

半導体基板と、

前記半導体基板の上部に形成され、互いに隣り合う第1ゲート電極および第2ゲート電 極と、

10

30

20

前記第1ゲート電極と前記半導体基板との間に形成された第1ゲート絶縁膜と、

前記第2ゲート電極と前記半導体基板との間に形成され、内部に電荷蓄積部を有する第2ゲート絶縁膜と、

を有する半導体装置の製造方法であって、

(a)前記半導体基板を用意する工程、

(b)前記半導体基板の主面に前記第1ゲート絶縁膜用の絶縁膜を形成する工程、

(c)前記絶縁膜上に前記第1ゲート電極用の第1導体膜を形成する工程、

(d)前記第1導体膜上に第1絶縁膜を形成する工程、

(e)前記第1絶縁膜上に第2絶縁膜を形成する工程、

(f)前記第2絶縁膜、前記第1絶縁膜および前記第1導体膜をパターニングして、前 <sup>10</sup> 記第1ゲート電極を形成する前記第1導体膜と前記第1導体膜上の前記第1絶縁膜と前記 第1絶縁膜上の前記第2絶縁膜とを有する積層パターンを形成する工程、

(g)前記積層パターンの側壁において、前記第1絶縁膜をサイドエッチングして前記 第1導体膜および前記第2絶縁膜よりも後退させる工程、

(h)前記(g)工程後、前記半導体基板の主面と前記積層パターンの側壁上に、前記 第2ゲート絶縁膜用でかつ内部に電荷蓄積部を有する第3絶縁膜を形成する工程、

(i)前記第3絶縁膜上に、前記積層パターンと前記第3絶縁膜を介して隣り合う前記 第2ゲート電極を形成する工程、

を有し、

<u>前記(d)工程で形成された前記第1絶縁膜の厚みは、前記(b)工程で形成された前</u>20 記絶縁膜の厚みよりも厚く、

<u>前記(h)</u>工程では、第1酸化シリコン膜と前記第1酸化シリコン膜上の第1窒化シリ コン膜と前記第1窒化シリコン膜上の第2酸化シリコン膜とを有する積層膜からなる前記 第3絶縁膜が形成され、

前記(h)工程で前記第1酸化シリコン膜を形成する際に、前記積層パターンの側壁に おいて、前記第1ゲート電極を形成する前記第1導体膜の表面が酸化されて、前記第1導 体膜の上端角部が丸みを帯びることを特徴とする半導体装置の製造方法。

【請求項14】

請求項13記載の半導体装置の製造方法において、

前記(c)工程で形成された前記第1導体膜はシリコン膜からなり、

- 前記(d)工程で形成された前記第1絶縁膜は酸化シリコン膜からなり、
- 前記(e)工程で形成された前記第2絶縁膜は窒化シリコン膜からなることを特徴とす
- る半導体装置の製造方法。
- 【請求項15】

請求項13記載の半導体装置の製造方法において、

前記(g)工程では、フッ酸を用いたウェット処理により、前記第1絶縁膜をサイドエ ッチングすることを特徴とする半導体装置の製造方法。

【請求項16】

請求項13記載の半導体装置の製造方法において、

前記(f)工程後で、前記(g)工程前に、

(f1)前記半導体基板を酸化処理して犠牲酸化膜を形成する工程、

を更に有し、

前記(g)工程では、前記(f1)工程で形成された前記犠牲酸化膜を除去するととも

に、前記第1絶縁膜をサイドエッチングすることを特徴とする半導体装置の製造方法。

【請求項17】

請求項13記載の半導体装置の製造方法において、

前記(b)工程で形成された前記絶縁膜は、酸窒化シリコン膜からなることを特徴とす る半導体装置の製造方法。

【請求項18】

半導体基板と、

30

<u>前記半導体基板の上部に形成され、互いに隣り合う第1ゲート電極および第2ゲート電</u> 極と、

前記第1ゲート電極と前記半導体基板との間に形成された第1ゲート絶縁膜と、

<u>前記第2ゲート電極と前記半導体基板との間に形成され、内部に電荷蓄積部を有する第</u>

<u>2 ゲート絶縁膜と、</u>

<u>を有する半導体装置の製造方法であって、</u>

(a)前記半導体基板を用意する工程、

(b)前記半導体基板の主面に前記第1ゲート絶縁膜用の絶縁膜を形成する工程、

( c )前記絶縁膜上に前記第1ゲート電極用の第1導体膜を形成する工程、

(d)前記第1導体膜上に第1絶縁膜を形成する工程、

(e)前記第1絶縁膜上に第2絶縁膜を形成する工程、

(f)前記第2絶縁膜、前記第1絶縁膜および前記第1導体膜をパターニングして、前記第1ゲート電極を形成する前記第1導体膜と前記第1導体膜上の前記第1絶縁膜と前記

第1絶縁膜上の前記第2絶縁膜とを有する積層パターンを形成する工程、

(g)前記積層パターンの側壁において、前記第1絶縁膜をサイドエッチングして前記 第1導体膜および前記第2絶縁膜よりも後退させる工程、

(h)前記(g)工程後、前記半導体基板の主面と前記積層パターンの側壁上に、前記 第2ゲート絶縁膜用でかつ内部に電荷蓄積部を有する第3絶縁膜を形成する工程、

(i)前記第3絶縁膜上に、前記積層パターンと前記第3絶縁膜を介して隣り合う前記 第2ゲート電極を形成する工程、

を有し、

<u>前記(d)工程で形成された前記第1絶縁膜の厚みは、前記(b)工程で形成された前</u> 記絶縁膜の厚みよりも厚く、

前記(g)工程後で、(h)工程前に、

(g1)前記半導体基板を酸化処理して犠牲酸化膜を形成する工程、

<u>(g2)前記(g1)工程後に、前記(g1)工程で形成された前記犠牲酸化膜を除去</u> する工程、

を更に有し、

前記(g1)工程で前記犠牲酸化膜を形成する際に、前記積層パターンの側壁において 、前記第1ゲート電極を形成する前記第1導体膜の表面が酸化されて、前記第1導体膜の 上端角部が丸みを帯びることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置およびその製造方法に関し、特に、不揮発性メモリを有する半導 体装置およびその製造方法に適用して有効な技術に関する。

【背景技術】

[0002]

電気的に書込・消去が可能な不揮発性半導体記憶装置として、EEPROM(Electric ally Erasable and Programmable Read Only Memory)が広く使用されている。現在広く 用いられているフラッシュメモリに代表されるこれらの記憶装置(メモリ)は、MISF ETのゲート電極下に、酸化膜で囲まれた導電性の浮遊ゲート電極やトラップ性絶縁膜を 有しており、浮遊ゲートやトラップ性絶縁膜での電荷蓄積状態を記憶情報とし、それをト ランジスタの閾値として読み出すものである。このトラップ性絶縁膜とは、電荷の蓄積可 能な絶縁膜をいい、一例として、窒化シリコン膜などがあげられる。このような電荷蓄積 領域への電荷の注入・放出によってMISFETのしきい値をシフトさせ記憶素子として 動作させる。このフラッシュメモリとしては、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)膜を用いたスプリットゲート型セルがある。かかるメモリにおいては、 電荷蓄積領域として窒化シリコン膜を用いることで、導電性の浮遊ゲート膜と比べ、離散 的に電荷を蓄積するためにデータ保持の信頼性に優れ、また、データ保持の信頼性に優れ

10

20



ているために窒化シリコン膜上下の酸化膜を薄膜化でき、書込み・消去動作の低電圧化が 可能である、等の利点を有する。

[0003]

特開2005-347679号公報(特許文献1)や特開2003-309193号公報(特許文献2)には、MONOS型不揮発性メモリにおいて、選択ゲート電極(コントロールゲート電極)上に絶縁膜を形成し、選択ゲート電極(コントロールゲート)及びその上に形成された絶縁膜からなる積層膜の側壁に、メモリゲート電極(メモリゲート)を 形成する技術が記載されている。

[0004]

特開2007-251079号公報(特許文献3)には、MONOS型不揮発性メモリ 10 のコントロールゲート電極とメモリゲート電極との間のショートを防止するという課題が 開示されている。その解決手段として、MONOS型不揮発性メモリのコントロールゲー ト電極およびメモリゲート電極上にシリサイドを形成し、さらにそのシリサイドの表面を 酸化することにより、半導体装置の信頼性および製造歩留まりを向上させる技術が記載されている。

【先行技術文献】

【特許文献】

[0005]

【特許文献1】特開2005-347679号公報 【特許文献2】特開2003-309193号公報

【特許文献 3 】特開 2 0 0 7 - 2 5 1 0 7 9 号公報

【発明の概要】

【発明が解決しようとする課題】

[0006]

本発明者の検討によれば、次のことが分かった。

【0007】

MONOS膜を用いたスプリットゲート型の不揮発性メモリは、制御ゲート電極とメモ リゲート電極とが隣接し、制御ゲート電極の下にゲート絶縁膜としての酸化シリコン膜が 存在し、メモリゲート電極の下に電荷蓄積部を有する積層ゲート絶縁膜が存在し、この積 層ゲート絶縁膜がメモリゲート電極とそれに隣接する制御ゲート電極との間にも延在した 構造を有している。従って、制御ゲート電極とメモリゲート電極とは、積層ゲート絶縁膜 で絶縁分離されている。この積層ゲート絶縁膜としては、例えば、酸化シリコン膜と窒化 シリコン膜との積層構造として、ONO(Oxide-Nitride-Oxide)膜が形成される。以下 、積層ゲート絶縁膜をONO膜と記載する。

[0008]

しかしながら、制御ゲート電極とメモリゲート電極とが薄いONO膜を介して隣接して いる構造であるため、制御ゲート電極とメモリゲート電極との間のショート不良やリーク 電流が懸念される。制御ゲート電極とメモリゲート電極との間のショート不良は、不揮発 性メモリを有する半導体装置の製造歩留まりを低下させ、また、制御ゲート電極とメモリ ゲート電極との間のリーク電流は、不揮発性メモリを有する半導体装置の性能を低下させ てしまう。

[0009]

本発明の目的は、半導体装置の性能を向上できる技術を提供することにある。

[0010]

また、本発明の他の目的は、半導体装置の製造歩留まりを向上できる技術を提供することにある。

【0011】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面か ら明らかになるであろう。

【課題を解決するための手段】

20

30

[0012]

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のと おりである。

【0013】

代表的な実施の形態による半導体装置は、半導体基板と、前記半導体基板の上部に形成 された積層パターンと、前記半導体基板の上部に形成されかつ前記積層パターンと隣り合 う第2ゲート電極と、前記第1ゲート電極と前記半導体基板との間に形成された第1ゲー ト絶縁膜と、前記第2ゲート電極と前記半導体基板との間および前記積層パターンと前記 第2ゲート電極との間に形成された第3絶縁膜とを有している。前記積層パターンは、前 記第1ゲート電極と前記第1ゲート電極上の第1絶縁膜と前記第1絶縁膜上の第2絶縁膜 とを有しており、また、前記第3絶縁膜は、その内部に電荷蓄積部を有している。そして 、前記積層パターンの前記第2ゲート電極に隣接する側の側壁では、前記第1絶縁膜が前 記第1ゲート電極および前記第2絶縁膜よりも後退しており、前記第1ゲート電極の上端 角部が丸みを帯びている。

【0014】

また、代表的な実施の形態による半導体装置の製造方法は、半導体基板と、前記半導体 基板の上部に形成されかつ互いに隣り合う第1ゲート電極および第2ゲート電極と、前記 第1ゲート電極と前記半導体基板との間に形成された第1ゲート絶縁膜と、前記第2ゲー ト電極と前記半導体基板との間に形成されかつ内部に電荷蓄積部を有する第2ゲート絶縁 膜とを有する半導体装置の製造方法である。そして、(a)前記半導体基板を用意する工 程、(b)前記半導体基板の主面に前記第1ゲート絶縁膜用の絶縁膜を形成する工程、 c)前記絶縁膜上に前記第1ゲート電極用の第1導体膜を形成する工程、(d)前記第1 導体膜上に第1絶縁膜を形成する工程、(e)前記第1絶縁膜上に第2絶縁膜を形成する 工程を有している。更に、(f)前記第2絶縁膜、前記第1絶縁膜および前記第1導体膜 をパターニングして、前記第1ゲート電極を形成する前記第1導体膜と前記第1導体膜上 の前記第1絶縁膜と前記第1絶縁膜上の前記第2絶縁膜とを有する積層パターンを形成す る工程、(g)前記積層パターンの側壁において、前記第1絶縁膜をサイドエッチングし て前記第1導体膜および前記第2絶縁膜よりも後退させる工程を有している。そして、更 に、(h)前記(g)工程後、前記半導体基板の主面と前記積層パターンの側壁上に、前 記第2ゲート絶縁膜用でかつ内部に電荷蓄積部を有する第3絶縁膜を形成する工程、(i )前記第3絶縁膜上に、前記積層パターンと前記第3絶縁膜を介して隣り合う前記第2ゲ ート電極を形成する工程を有している。

30

40

20

10

【発明の効果】

[0015]

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明 すれば以下のとおりである。

[0016]

代表的な実施の形態によれば、半導体装置の性能を向上させることができる。

[0017]

また、半導体装置の製造歩留まりを向上させることができる。

【図面の簡単な説明】

[0018]

【図1】本発明の一実施の形態である半導体装置の要部断面図である。

【図2】図1の一部を拡大した部分拡大断面図である。

【図3】メモリセルの等価回路図である。

【図4】「書込」、「消去」および「読出」時における選択メモリセルの各部位への電圧 の印加条件の一例を示す表である。

【図5】本発明の一実施の形態である半導体装置の製造工程の一部を示すプロセスフロー 図である。

【図6】本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。

【図7】図6に続く半導体装置の製造工程中の要部断面図である。 【図8】図7に続く半導体装置の製造工程中の要部断面図である。 【図9】図8に続く半導体装置の製造工程中の要部断面図である。 【図10】図9に続く半導体装置の製造工程中の要部断面図である。 【図11】図10に続く半導体装置の製造工程中の要部断面図である。 【図12】図9と同じ半導体装置の製造工程中の要部断面図である。 【図13】図11と同じ半導体装置の製造工程中の要部断面図である。 【図14】図11に続く半導体装置の製造工程中の要部断面図である。 【図15】図13に続く半導体装置の製造工程中の要部断面図である。 10 【図16】図15に続く半導体装置の製造工程中の要部断面図である。 【図17】図14に続く半導体装置の製造工程中の要部断面図である。 【図18】図17に続く半導体装置の製造工程中の要部断面図である。 【図19】図18に続く半導体装置の製造工程中の要部断面図である。 【図20】図19に続く半導体装置の製造工程中の要部断面図である。 【図21】図20と同じ半導体装置の製造工程中の要部断面図である。 【図22】図20に続く半導体装置の製造工程中の要部断面図である。 【図23】図22に続く半導体装置の製造工程中の要部断面図である。 【図24】図23に続く半導体装置の製造工程中の要部断面図である。 【図25】図24に続く半導体装置の製造工程中の要部断面図である。 20 【図26】図25に続く半導体装置の製造工程中の要部断面図である。 【図27】図26に続く半導体装置の製造工程中の要部断面図である。 【図28】図27に続く半導体装置の製造工程中の要部断面図である。 【図29】第1の比較例の半導体装置の要部断面図である。 【図30】第2の比較例の半導体装置の要部断面図である。 【図31】不揮発性メモリのメモリゲート電極および制御ゲート電極間のリーク電流を示 すグラフである。 【図32】本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。 【図33】ステップS10の洗浄処理を行う直前の半導体装置の製造工程中の要部断面図 である。 30 【図34】図32と同じ半導体装置の製造工程中の要部断面図である。 【図35】図32に続く半導体装置の製造工程中の要部断面図である。 【図36】図35と同じ半導体装置の製造工程中の要部断面図である。 【図37】図35に続く半導体装置の製造工程中の要部断面図である。 【図38】図37と同じ半導体装置の製造工程中の要部断面図である。 【図39】図37に続く半導体装置の製造工程中の要部断面図である。 【図40】図39と同じ半導体装置の製造工程中の要部断面図である。 【発明を実施するための形態】 [0019]以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実 40 施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なも のではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。ま た、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及す る場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、 その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下 の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合お

よび原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置 関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。

このことは、上記数値および範囲についても同様である。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明 するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返し の説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様 な部分の説明を原則として繰り返さない。

【0021】

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするために ハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッ チングを付す場合もある。

【0022】

(実施の形態1)

本発明は、不揮発性メモリ(不揮発性記憶素子、フラッシュメモリ、不揮発性半導体記 憶装置)を備えた半導体装置であり、不揮発性メモリは、主として電荷蓄積部にトラップ 性絶縁膜(電荷を蓄積可能な絶縁膜)を用いたものである。以下の実施の形態では、不揮 発性メモリは、nチャネル型MISFET(MISFET:Metal Insulator Semiconduc tor Field Effect Transistor)を基本としトラップ性絶縁膜を用いたメモリセルをもと に説明を行う。また、以下の実施の形態での極性(書込・消去・読出時の印加電圧の極性 やキャリアの極性)は、nチャネル型MISFETを基本としたメモリセルの場合の動作 を説明するためのものであり、pチャネル型MISFETを基本とする場合は、印加電位 やキャリアの導電型等の全ての極性を反転させることで、原理的には同じ動作を得ること ができる。

20

10

[0023]

本実施の形態の半導体装置およびその製造方法を図面を参照して説明する。

【0024】

図1は、本実施の形態の半導体装置の要部断面図である。本実施の形態の半導体装置は 、不揮発性メモリを備えた半導体装置であり、図1には、不揮発性メモリのメモリセル領 域の要部断面図が示されている。図2は、本実施の形態の半導体装置におけるメモリセル MCの部分拡大断面図(要部断面図)であり、図1の一部が拡大して示してある。図3は 、メモリセルMCの等価回路図である。なお、図2は、理解を簡単にするために、図1の 構造のうち、積層パターン7、メモリゲート電極MGおよび絶縁膜3,9と、それらの直 下の基板領域(p型ウエルPW1を構成する半導体基板1の一部)のみが図示されている

30

【0025】

図 1 ~ 図 3 に示される不揮発性メモリは、 M O N O S 膜を用いたスプリットゲート型の メモリセルである。

【0026】

図1および図2に示されるように、例えば1~10 cm程度の比抵抗を有するp型の 単結晶シリコンなどからなる半導体基板(半導体ウエハ)1には、素子を分離するための 素子分離領域(後述の素子分離領域2に対応するが、ここでは図示されていない)が形成 されており、この素子分離領域で分離(規定)された活性領域に、p型ウエルPW1が形 成されている。メモリセル領域のp型ウエルPW1には、図1および図2に示されるよう なメモリトランジスタおよび制御トランジスタ(選択トランジスタ)からなる不揮発性メ モリのメモリセルMCが形成されている。各メモリセル領域には複数のメモリセルMCが アレイ状に形成されており、各メモリセル領域は、素子分離領域によって他の領域から電 気的に分離されている。

【0027】

図1~図3に示されるように、本実施の形態の半導体装置における不揮発性メモリのメ モリセルMCは、MONOS膜を用いたスプリットゲート型のメモリセルであり、制御ゲ ート電極(選択ゲート電極)CGを有する制御トランジスタ(選択トランジスタ)とメモ リゲート電極(メモリ用ゲート電極)MGを有するメモリトランジスタとの2つのMIS

(8)

FETを接続したものである。

【0028】

ここで、電荷蓄積部を含むゲート絶縁膜およびメモリゲート電極MGを備えるMISF ET(Metal Insulator Semiconductor Field Effect Transistor)をメモリトランジス タ(記憶用トランジスタ)といい、また、ゲート絶縁膜および制御ゲート電極CGを備え るMISFETを制御トランジスタ(選択トランジスタ、メモリセル選択用トランジスタ )という。従って、メモリゲート電極MGは、メモリトランジスタのゲート電極であり、 制御ゲート電極CGは、制御トランジスタのゲート電極であり、制御ゲート電極CGおよ びメモリゲート電極MGは、不揮発性メモリ(のメモリセル)を構成するゲート電極であ る。

(9)

【0029】

以下に、メモリセルMCの構成を具体的に説明する。

【 0 0 3 0 】

図1および図2に示されるように、不揮発性メモリのメモリセルMCは、半導体基板1 のp型ウエルPW1中に形成されたソースおよびドレイン用のn型の半導体領域MS,M Dと、半導体基板1(p型ウエルPW1)の上部に形成された積層パターン7と、半導体 基板1(p型ウエルPW1)の上部に形成されて積層パターン7と隣り合うメモリゲート 電極MGとを有している。積層パターン7は、制御ゲート電極CGと、制御ゲート電極C G上の絶縁膜5と、絶縁膜5上の絶縁膜6とを有している。そして、不揮発性メモリのメ モリセルMCは、更に、制御ゲート電極CGおよび半導体基板1(p型ウエルPW1)間 に形成された絶縁膜(ゲート絶縁膜)3と、メモリゲート電極MGおよび半導体基板1( p型ウエルPW1)間とメモリゲート電極MGおよび積層パターン7(制御ゲート電極C G)間とに形成された絶縁膜9とを有している。

【0031】

積層パターン7およびメモリゲート電極MGは、それらの対向側面(側壁)の間に絶縁 膜9を介した状態で、半導体基板1の主面に沿って延在し、並んで配置されている。制御 ゲート電極CGおよびメモリゲート電極MGは、半導体領域MDおよび半導体領域MS間 上の半導体基板1(p型ウエルPW1)の上部に絶縁膜3,9を介して(但し、制御ゲー ト電極CGは絶縁膜3を介し、メモリゲート電極MGは絶縁膜9を介して)形成されてお り、半導体領域MS側にメモリゲート電極MGが位置し、半導体領域MD側に制御ゲート 電極CGが位置している。

[0032]

制御ゲート電極CGを含む積層パターン7とメモリゲート電極MGとは、間に絶縁膜9 を介在して互いに隣り合っており、メモリゲート電極MGは、積層パターン7の側壁(側 面)7a上に絶縁膜9を介してサイドウォールスペーサ状に形成されている。このため、 制御ゲート電極CGとメモリゲート電極MGは、間に絶縁膜9を介在して互いに隣り合っ た状態となっている。また、絶縁膜9は、メモリゲート電極MGと半導体基板1(p型ウ エルPW1)の間の領域と、メモリゲート電極MGと積層パターン7(制御ゲート電極C G)の間の領域の、両領域に渡って延在している。

[0033]

制御ゲート電極CGと半導体基板1(p型ウエルPW1)の間に形成された絶縁膜3( すなわち制御ゲート電極CGの下の絶縁膜3)が、制御トランジスタのゲート絶縁膜とし て機能する。また、メモリゲート電極MGと半導体基板1(p型ウエルPW1)の間の絶 縁膜9(すなわちメモリゲート電極MGの下の絶縁膜9)が、メモリトランジスタのゲー ト絶縁膜(内部に電荷蓄積部を有するゲート絶縁膜)として機能する。

【0034】

絶縁膜9は、電荷を蓄積するための絶縁膜(すなわち電荷蓄積部)として、例えば窒化 シリコン膜9bと、その上下に位置する絶縁膜として、例えば酸化シリコン膜9cおよび 酸化シリコン膜9aとが積層された積層構造のゲート絶縁膜(ONO膜)である。すなわ ち、絶縁膜9は、酸化シリコン膜(酸化膜)9aと、酸化シリコン膜9a上の窒化シリコ 10

20

ン膜(窒化膜)9 b と、窒化シリコン膜9 b 上の酸化シリコン膜(酸化膜)9 c とを有す る積層膜からなる。換言すれば、メモリゲート電極 M G から遠い側から順に、酸化シリコ ン膜9 a、窒化シリコン膜9 b および酸化シリコン膜9 c が積層されたO N O (oxide-ni tride-oxide)膜により、絶縁膜9 が構成されている。窒化シリコン膜9 b は、絶縁膜9 中に形成されたトラップ性絶縁膜であり、電荷を蓄積するための電荷蓄積膜(電荷蓄積部 )として機能するので、絶縁膜9 は、その内部に電荷蓄積部(ここでは窒化シリコン膜9 b)を有する絶縁膜とみなすことができる。

(10)

[0035]

半導体領域MSは、ソース領域またはドレイン領域の一方として機能する半導体領域で あり、半導体領域MDは、ソース領域またはドレイン領域の他方として機能する半導体領 域である。ここでは、半導体領域MSはソース領域として機能する半導体領域、半導体領 域MDはドレイン領域として機能する半導体領域である。半導体領域MS,MDは、n型 の不純物が導入された半導体領域(n型不純物拡散層)よりなり、それぞれLDD(ligh tly doped drain)構造を備えている。すなわち、ソース用の半導体領域MSは、n<sup>-</sup>型 半導体領域11aと、n<sup>-</sup>型半導体領域11aよりも高い不純物濃度を有するn<sup>+</sup>型半導 体領域12aとを有し、ドレイン用の半導体領域MDは、n<sup>-</sup>型半導体領域11bと、n -型半導体領域11bよりも高い不純物濃度を有するn<sup>+</sup>型半導体領域12bとを有して いる。n<sup>+</sup>型半導体領域12aは、n<sup>-</sup>型半導体領域11aよりも接合深さが深くかつ不 純物濃度が高く、また、n<sup>+</sup>型半導体領域12bは、n<sup>-</sup>型半導体領域11bよりも接合 深さが深くかつ不純物濃度が高い。

【0036】

メモリゲート電極MGおよび制御ゲート電極CGの側壁(互いに隣接していない側の側 壁)上には、酸化シリコンなどの絶縁体(酸化シリコン膜、絶縁膜)からなる側壁絶縁膜 (サイドウォール、サイドウォールスペーサ)SWが形成されている。すなわち、絶縁膜 9を介して制御ゲート電極CGに隣接する側とは逆側のメモリゲート電極MGの側壁(側 面)上と、絶縁膜9を介してメモリゲート電極MGに隣接する側とは逆側の制御ゲート電 極CGの側壁(側面)上とに、側壁絶縁膜SWが形成されている。

【0037】

ソース部のn 型半導体領域11aはメモリゲート電極MGの側壁に対して自己整合的 に形成され、n<sup>+</sup>型半導体領域12aはメモリゲート電極MGの側壁上の側壁絶縁膜SW の側面(メモリゲート電極MGに接する側とは逆側の側面)に対して自己整合的に形成さ れている。このため、低濃度のn 型半導体領域11aはメモリゲート電極MGの側壁上 の側壁絶縁膜SWの下に形成され、高濃度のn<sup>+</sup>型半導体領域12aは低濃度のn<sup>-</sup>型半 導体領域11aの外側に形成されている。従って、低濃度のn<sup>-</sup>型半導体領域11aはメ モリトランジスタのチャネル領域に隣接するように形成され、高濃度のn<sup>+</sup>型半導体領域 12aは低濃度のn<sup>-</sup>型半導体領域11aに接し、メモリトランジスタのチャネル領域か らn<sup>-</sup>型半導体領域11aの分だけ離間するように形成されている。

[0038]

ドレイン部のn 型半導体領域11bは制御ゲート電極CGの側壁に対して自己整合的 に形成され、n<sup>+</sup>型半導体領域12bは制御ゲート電極CGの側壁上の側壁絶縁膜SWの 側面(制御ゲート電極CGと接する側とは逆側の側面)に対して自己整合的に形成されて いる。このため、低濃度のn 型半導体領域11bは制御ゲート電極CGの側壁上の側壁 絶縁膜SWの下に形成され、高濃度のn<sup>+</sup>型半導体領域12bは低濃度のn<sup>-</sup>型半導体領 域11bの外側に形成されている。従って、低濃度のn<sup>-</sup>型半導体領域11bは制御トラ ンジスタのチャネル領域に隣接するように形成され、高濃度のn<sup>+</sup>型半導体領域12bは 低濃度のn<sup>-</sup>型半導体領域11bに接し、制御トランジスタのチャネル領域からn<sup>-</sup>型半 導体領域11bの分だけ離間するように形成されている。

【0039】

メモリゲート電極MG下の絶縁膜9の下にメモリトランジスタのチャネル領域が形成され、制御ゲート電極CG下の絶縁膜3の下に制御トランジスタのチャネル領域が形成され 50

20

る。制御ゲート電極CG下の絶縁膜3の下の制御トランジスタのチャネル形成領域には、 制御トランジスタのしきい値調整用の半導体領域(p型半導体領域またはn型半導体領域 )が必要に応じて形成され、メモリゲート電極MG下の絶縁膜9の下のメモリトランジス タのチャネル形成領域には、メモリトランジスタのしきい値調整用の半導体領域(p型半 導体領域またはn型半導体領域)が必要に応じて形成されている。

[0040]

制御ゲート電極CGは導電体(導電体膜)からなるが、好ましくはn型ポリシリコン( 不純物を導入した多結晶シリコン、ドープトポリシリコン)のようなn型のシリコン膜4 nからなる。具体的には、制御ゲート電極CGは、パターニングされたn型のシリコン膜 4 nからなる。

【0041】

制御ゲート電極CGは、その上に絶縁膜5および絶縁膜6が積層されて、積層パターン 7を構成していることを、特徴の一つとしている。積層パターン7は、後述するように、 半導体基板1の主面上に下から順に形成したn型のシリコン膜4n、絶縁膜5および絶縁 膜6の積層膜をパターニングすることにより形成されている。従って、積層パターン7は 、パターニングされたn型のシリコン膜4n、絶縁膜5および絶縁膜6からなる。そして 、積層パターン7のメモリゲート電極MGに隣接する側の側壁(側面)7aで、絶縁膜5 が制御ゲート電極CGおよび絶縁膜6よりも後退している(引っ込んでいる)ことを、他 の特徴の一つとしている。

【0042】

また、本実施の形態では、製造工程に由来して、積層パターン7のメモリゲート電極M Gに隣接する側とは反対側の側壁(側面)7bでも、絶縁膜5が制御ゲート電極CGおよ び絶縁膜6よりも後退しているが、重要なのは、積層パターン7のメモリゲート電極MG に隣接する側の側壁7aにおいて、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも 後退していることである。

【0043】

積層パターン7の側壁7a,7bにおいて、絶縁膜5が制御ゲート電極CGおよび絶縁 膜6よりも後退しているのは、後述するように、半導体基板1の主面上に形成したn型の シリコン膜4n、絶縁膜5および絶縁膜6の積層膜をパターニングして積層パターン7を 形成した後、積層パターン7の側壁7a,7bにおいて、絶縁膜5をサイドエッチングし て制御ゲート電極CG(n型のシリコン膜4n)および絶縁膜6よりも後退させたためで ある。このため、絶縁膜5の材料には、n型のシリコン膜4nおよび絶縁膜6に対して絶 縁膜 5 のエッチング選択比を高くできる(すなわち n 型のシリコン膜 4 n および絶縁膜 6 のエッチング速度に対して絶縁膜5のエッチング速度を高くできる)ような材料を選ぶ必 要がある。この観点から、絶縁膜5と絶縁膜6とは互いに異なる材料(絶縁材料)で構成 することが必要であり、本実施の形態1の場合には、絶縁膜5を酸化シリコン膜とし、絶 縁膜6を窒化シリコン膜とすれば、好ましい。なぜならば、酸化シリコン膜とシリコン膜 とのエッチングおよび酸化シリコン膜と窒化シリコン膜とのエッチングでは、酸化シリコ ン膜の選択比を高くすることが可能だが、シリコン膜と窒化シリコン膜とのエッチングで は、高い選択比を確保するのが困難だからである。そのため、本実施の形態においては、 シリコン膜および窒化シリコン膜それぞれに対して選択比を高くすることができる酸化シ リコン膜を、絶縁膜5としてn型のシリコン膜4nと絶縁膜6との間に形成している。こ れにより、n型のシリコン膜4nと絶縁膜6に対して、絶縁膜5を後退させ、本実施の形 態のような構造を形成することを可能としているのである。

【0044】

積層パターン7の側壁7a,7bにおいて絶縁膜5が制御ゲート電極CGおよび絶縁膜 6よりも後退していることから、積層パターン7において、絶縁膜5の平面寸法(平面積) は、絶縁膜6の平面寸法(平面積)より小さく、かつ制御ゲート電極CGの平面寸法( 平面積)より小さくなっており、絶縁膜5は、絶縁膜6に平面的に内包され、かつ制御ゲ ート電極CGにも平面的に内包される平面形状を有している。一方、積層パターン7にお 20

10

30

40

いて、絶縁膜6は制御ゲート電極CGの平面形状(平面寸法)とほぼ同様の平面形状(平 面寸法)を有している。ここで、制御ゲート電極CG、絶縁膜5および絶縁膜6において 、平面寸法および面形状は、半導体基板1の主面に平行な平面でみたときの平面寸法およ び平面形状に対応している。

【0045】

換言すると、絶縁膜5の両側が制御ゲート電極CGおよび絶縁膜6よりも後退している ため、図2に示されるメモリセルの断面横方向の絶縁膜5の幅は制御ゲート電極CGおよ び絶縁膜6よりも短く、制御ゲートCGの上端部の上、および絶縁膜6の下端部の下には 、絶縁膜5が形成されていない領域がある。

[0046]

10

30

また、本実施の形態では、積層パターン7のメモリゲート電極MGに隣接する側の側壁 7 a において、制御ゲート電極CGの上端角部(角部)C1が丸みを帯びている(丸まっ ている、ラウンド形状を有している)ことを、更に他の特徴の一つとしている。本実施の 形態では、製造工程に由来して、積層パターン7のメモリゲート電極MGに隣接する側と 反対側の側壁7 b でも、制御ゲート電極CGの上端角部(角部)C2 が丸みを帯びている (丸まっている、ラウンド形状を有している)が、重要なのは、積層パターン7のメモリ ゲート電極MGに隣接する側の側壁7 a において、制御ゲート電極CGの上端角部C1が 丸みを帯びていることである。

【0047】

ここで、制御ゲート電極CGの上端角部C1は、制御ゲート電極CGの上面と、制御ゲ 20 ート電極CGのメモリゲート電極MGに隣接する側の側面(側壁7aに対応する側面)と の間の角部に対応する。また、制御ゲート電極CGの上端角部C2は、制御ゲート電極C Gの上面と、制御ゲート電極CGのメモリゲート電極MGに隣接する側とは反対側の側面 (側壁7bに対応する側面)との間の角部に対応する。

【0048】

また、制御ゲート電極CGの下に位置する絶縁膜3の厚みT1よりも、積層パターン7 を構成する絶縁膜5の厚みT2が厚いことが好ましい(すなわちT2>T1)。また、絶 縁膜3は、例えば酸化シリコン膜または酸窒化シリコン膜などにより形成することができ るが、絶縁膜3として酸窒化シリコン膜を用いれば、より好ましい。このようにするのは 、積層パターン7の側壁7a,7bにおいて、絶縁膜5をサイドエッチングして制御ゲー ト電極CG(を構成するn型のシリコン膜4n)および絶縁膜6よりも絶縁膜5が後退し た構造を形成する際に、制御ゲート電極CGの下に位置する絶縁膜3ができるだけエッチ ング(サイドエッチング)されないようにするためである。これにより、絶縁膜3のゲー ト絶縁膜としての信頼性を、より向上させることができる。

【0049】

また、絶縁膜3は、上述の酸化シリコン膜または酸窒化シリコン膜など以外にも、酸化 ハフニウム膜、酸化アルミニウム膜(アルミナ)または酸化タンタル膜など、窒化シリコ ン膜よりも高い誘電率を有する金属酸化膜を使用してもよい。

【 0 0 5 0 】

また、後述するように、積層パターン7の側壁において、絶縁膜5をサイドエッチング して制御ゲート電極CGおよび絶縁膜6よりも後退させた後で、絶縁膜9を形成している 。このため、積層パターン7の側壁7a(メモリゲート電極MGに隣接する側の側壁7a )において絶縁膜5が後退している領域(後述の図13に示される後述の領域30aに対応する領域)に、絶縁膜9の一部が入り込んだ状態となっている。具体的には、絶縁膜9 は酸化シリコン膜9a、窒化シリコン膜9bおよび酸化シリコン膜9cの積層膜からなる ため、積層パターン7の側壁7a(メモリゲート電極MGに隣接する側の側壁7a)にお ける絶縁膜5が後退している領域(後述の図13に示される後述の領域30aに対応する 領域)に、窒化シリコン膜9bの一部も入り込んだ状態になっている。

**[**0051**]** 

メモリゲート電極MGは導電体(導電体膜)からなるが、好ましくはn型ポリシリコン 50

(12)

(不純物を導入した多結晶シリコン、ドープトポリシリコン)のようなn型のシリコン膜 10nからなる。メモリゲート電極MGは、後述するように、半導体基板1上に積層パタ ーン7を覆うように形成したn型のシリコン膜10nを異方性エッチングし、積層パター ン7の側壁上に絶縁膜9を介してこのn型のシリコン膜10nを残存させることにより形 成されている。このため、メモリゲート電極MGは、積層パターン7の側壁上に絶縁膜9 を介してサイドウォールスペーサ状に形成されている。

【0052】

メモリゲート電極MG(を構成するn型のシリコン膜10n)の上部(上面)とn<sup>+</sup>型 半導体領域12a,12bの上面(表面)には、サリサイドプロセスなどにより、金属シ リサイド層(金属シリサイド膜)21が形成されている。金属シリサイド層21は、例え ばコバルトシリサイド層またはニッケルシリサイド層などからなる。金属シリサイド層2 1により、拡散抵抗やコンタクト抵抗を低抵抗化することができる。メモリゲート電極M Gを構成するn型のシリコン膜10nと、その上部の金属シリサイド層21とを合わせた ものを、メモリゲート電極MGとみなすこともできる。

【0053】

一方、制御ゲート電極CG上には絶縁膜5,6が積層されているため、制御ゲート電極 CGの上部には、金属シリサイド層21のような金属シリサイド層は形成されていない。 すなわち、制御ゲート電極CG上に制御ゲート電極CGに接して絶縁膜5が形成され、絶 縁膜5上に絶縁膜5に接して絶縁膜6が形成されている。

【0054】

半導体基板1上には、積層パターン7、メモリゲート電極MGおよび側壁絶縁膜SWを 覆うように、絶縁膜22と絶縁膜22上の絶縁膜23とが形成されている。絶縁膜22は 、絶縁膜23よりも薄く、好ましくは窒化シリコン膜からなる。絶縁膜23は、絶縁膜2 2よりも厚く、好ましくは酸化シリコン膜からなる。制御ゲートCG上に形成されている 絶縁膜5,6は、制御ゲート電極CGの上面と絶縁膜22との間に介在している。後述す るように、絶縁膜22,23にコンタクトホールCNTが形成され、コンタクトホールC NTにプラグPGが埋め込まれ、プラグPGが埋め込まれた絶縁膜23上に配線M1など が形成されているが、図1および図2では図示を省略している。なお、絶縁膜23は、層 間絶縁膜として機能し、絶縁膜22は、絶縁膜23に後述のコンタクトホールCNTを形 成する際のエッチングストッパ膜として機能することができる。

図4は、本実施の形態の「書込」、「消去」および「読出」時における選択メモリセル の各部位への電圧の印加条件の一例を示す表である。図4の表には、「書込」、「消去」 および「読出」時のそれぞれにおいて、図2および図3に示されるようなメモリセル(選 択メモリセル)のドレイン領域(半導体領域MD)に印加する電圧Vd、制御ゲート電極 CGに印加する電圧Vcg、メモリゲート電極MGに印加する電圧Vmg、ソース領域( 半導体領域MS)に印加する電圧Vs、およびp型ウエルPW1に印加されるベース電圧 Vbが記載されている。なお、図4の表に示したものは電圧の印加条件の一例であり、こ れに限定されるものではなく、必要に応じて種々変更可能である。また、本実施の形態で は、メモリトランジスタの絶縁膜9中の電荷蓄積部である窒化シリコン膜9 bへの電子の 注入を「書込」、ホール(hole:正孔)の注入を「消去」と定義する。 【0056】

書込み方式は、いわゆるSSI(Source Side Injection: ソースサイド注入)方式と 呼ばれるホットエレクトロン書込みを用いることができる。例えば図4の「書込」の欄に 示されるような電圧を、書込みを行う選択メモリセルの各部位に印加し、選択メモリセル の絶縁膜9中の窒化シリコン膜9b中に電子(エレクトロン)を注入する。ホットエレク トロンは、2つのゲート電極(メモリゲート電極MGおよび制御ゲート電極CG)間の下 のチャネル領域(ソース、ドレイン間)で発生し、メモリゲート電極MGの下の絶縁膜9 中の電荷蓄積部である窒化シリコン膜9bにホットエレクトロンが注入される。注入され たホットエレクトロン(電子)は、絶縁膜9中の窒化シリコン膜9b中のトラップ準位に 10

20



捕獲され、その結果、メモリトランジスタのしきい値電圧が上昇する。

【0057】

消去方法は、BTBT(Band-To-Band Tunneling: バンド間トンネル現象)ホットホー ル注入消去方式を用いることができる。すなわち、BTBT(バンド間トンネル現象)に より発生したホール(正孔)を電荷蓄積部(絶縁膜9中の窒化シリコン膜9b)に注入す ることにより消去を行う。例えば図4の「消去」の欄に示されるような電圧を、消去を行 う選択メモリセルの各部位に印加し、BTBT(Band-To-Band Tunneling)現象によりホ ール(正孔)を発生させ電界加速することで選択メモリセルの絶縁膜9中の窒化シリコン 膜9b中にホールを注入し、それによってメモリトランジスタのしきい値電圧を低下させ る。

【0058】

読出し時には、例えば図4の「読出」の欄に示されるような電圧を、読出しを行う選択 メモリセルの各部位に印加する。読出し時のメモリゲート電極MGに印加する電圧Vmg を、書込み状態におけるメモリトランジスタのしきい値電圧と消去状態におけるしきい値 電圧との間の値にすることで、書込み状態と消去状態とを判別することができる。

【 0 0 5 9 】

次に、本実施の形態の半導体装置の製造方法について説明する。

[0060]

図5は、本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。 図6~図28は、本実施の形態の半導体装置の製造工程中の要部断面図である。図6~図 11、図14、図17~図20および図22~図28の各図には、メモリセル領域(不揮 発性メモリのメモリセルMCが形成される領域)1Aおよび周辺回路領域(不揮発性メモ リ以外の回路が形成される領域)1Bの要部断面図が示されており、メモリセル領域1A にメモリセルMCが、周辺回路領域1BにMISFETが、それぞれ形成される様子が示 されている。メモリセル領域1Aと周辺回路領域1Bは隣り合っていなくともよいが、理 解を簡単にするために、図6~図11、図14、図17~図20および図22~図28に おいてはメモリセル領域1Aの隣に周辺回路領域1Bを図示している。また、図6~図1 1、図14、図17~図20および図22~図28では、メモリセル領域1Aと周辺回路 領域1Bを分離して示しているが、これらは同じ半導体基板1に形成されている。また、 図12、図13、図15、図16および図21には、メモリセル領域1Aに形成された積 層パターン7およびその近傍領域が示されている。ここで、周辺回路とは、例えばCPU などのプロセッサ、制御回路、センスアンプ、カラムデコーダ、ロウデコーダ、入出力回 路などである。

【0061】

また、本実施の形態においては、メモリセル領域1Aにnチャネル型のMISFET( 制御トランジスタおよびメモリトランジスタ)を形成する場合について説明するが、導電 型を逆にしてpチャネル型のMISFET(制御トランジスタおよびメモリトランジスタ )をメモリセル領域1Aに形成することもできる。同様に、本実施の形態においては、周 辺回路領域1Bにnチャネル型のMISFETを形成する場合について説明するが、導電 型を逆にしてpチャネル型のMISFETを周辺回路領域1Bに形成することもでき、ま た、周辺回路領域1BにCMISFET(Complementary MISFET)などを形成することも できる。

[0062]

図6に示されるように、まず、例えば1~10 cm程度の比抵抗を有するp型の単結 晶シリコンなどからなる半導体基板(半導体ウエハ)1を用意(準備)する(図5のステ ップS1)。それから、半導体基板1の主面に、活性領域を規定(画定)する素子分離領 域(素子間分離絶縁領域)2を形成する(図5のステップS2)。素子分離領域2は、酸 化シリコンなどの絶縁体からなり、例えばSTI(Shallow Trench Isolation)法または LOCOS(Local Oxidization of Silicon)法などにより形成することができる。例 えば、半導体基板1の主面に素子分離用の溝を形成した後、この素子分離用の溝内に、例 10

20

30

えば酸化シリコンからなる絶縁膜を埋め込むことで、素子分離領域 2 を形成することがで きる。

【0063】

次に、半導体基板1のメモリセル領域1Aにp型ウエルPW1を、周辺回路領域1Bに p型ウエルPW2を形成する(図5のステップS3)。p型ウエルPW1,PW2は、例 えばホウ素(B)などのp型の不純物を半導体基板1にイオン注入することなどによって 形成することができる。p型ウエルPW1,PW2は、半導体基板1の主面から所定の深 さに渡って形成される。

[0064]

次に、メモリセル領域1Aに後で形成される制御トランジスタのしきい電圧を調整する <sup>10</sup> ために、必要に応じて、メモリセル領域1Aのp型ウエルPW1の表面部(表層部)に対 してチャネルドープイオン注入を行う。また、周辺回路領域1Bに後で形成されるMIS FETのしきい電圧を調整するために、必要に応じて、周辺回路領域1Bのp型ウエルP W2の表面部(表層部)に対してチャネルドープイオン注入を行う。

[0065]

次に、希釈フッ酸洗浄などによって半導体基板1(p型ウエルPW1,PW2)の表面 を清浄化した後、半導体基板1の主面(p型ウエルPW1,PW2の表面)に、ゲート絶 縁膜用の絶縁膜3を形成する(図5のステップS4)。絶縁膜3は、例えば薄い酸化シリ コン膜または酸窒化シリコン膜などにより形成することができるが、絶縁膜3として酸窒 化シリコン膜を用いれば、より好ましい。絶縁膜3として酸窒化シリコン膜を用いること で、後述の絶縁膜5をサイドエッチングする際に(本実施の形態の場合は後述のステップ S12の洗浄工程に対応し、後述の実施の形態2の場合は後述のステップS10aの洗浄 工程に対応する)、絶縁膜3がエッチング(サイドエッチング)されるのを、より的確に 防止することができる。絶縁膜3として酸窒化シリコン膜を用いる場合には、熱酸化法な どにより形成した酸化シリコン膜を窒化処理することなどにより、酸窒化シリコン膜を形 成することができる。絶縁膜3の膜厚(形成膜厚)T1は、例えば2~3nm程度とする

[0066]

次に、半導体基板1の主面全面上に、すなわち絶縁膜3上に、ゲート電極用の導体膜と してシリコン膜(第1導体膜)4を形成(堆積)する(図5のステップS5)。シリコン 膜4は、多結晶シリコン膜からなり、CVD(Chemical Vapor Deposition:化学的気相 成長)法などを用いて形成することができる。シリコン膜4の膜厚(堆積膜厚)は、例え ば100~200nm程度とすることができる。

[0067]

シリコン膜4を形成した後、シリコン膜4上にフォトリソグラフィ法を用いてフォトレジストパターン(ここでは図示しないけれども、周辺回路領域1B全体にこのフォトレジストパターンが形成される)を形成し、このフォトレジストパターンをマスクとして用いて、メモリセル領域1A(のシリコン膜4)にn型不純物をイオン注入法などによって導入することにより、メモリセル領域1Aにn型のシリコン膜4nを形成する。すなわち、メモリセル領域1Aのシリコン膜4にn型不純物が導入されて、メモリセル領域1Aのシリコン膜4が、n型不純物が導入されたn型のシリコン膜4nとなる。

次に、図7に示されるように、メモリセル領域1 A の n 型のシリコン膜4 n 上と周辺回 路領域1 B のシリコン膜4 上とに、絶縁膜(第1 絶縁膜)5 を形成する(図5 のステップ S 6 )。絶縁膜5 は、好ましくは酸化シリコン膜からなり、 n 型のシリコン膜4 n および シリコン膜4 の上面(上層部)を酸化することで形成することができる。絶縁膜5 は、熱 酸化により形成することができるが、 I S S G (In Situ Steam Generation)酸化により 絶縁膜5 を形成すれば、更に好ましい。絶縁膜5 の膜厚(形成膜厚)T 2 は、例えば5 ~ 1 0 n m程度とすることができる。

[0069]

20

30

また、ステップS6で形成する絶縁膜5の厚み(形成膜厚)T2は、上記ステップS4 で形成する絶縁膜3の厚み(形成膜厚)T1よりも厚いことが好ましい(すなわちT2> T1)。これにより、後で絶縁膜5をサイドエッチングする際に(本実施の形態の場合は) 後述のステップS12の洗浄工程に対応し、後述の実施の形態2の場合は後述のステップ S10aの洗浄工程に対応する)、絶縁膜3がエッチング(サイドエッチング)されるの を抑制または防止することができる。

(16)

 $\begin{bmatrix} 0 & 0 & 7 & 0 \end{bmatrix}$ 

次に、絶縁膜5上に絶縁膜(第2絶縁膜)6を形成する(図5のステップS7)。これ により、メモリセル領域1Aにおいては、半導体基板1の主面上に、すなわち絶縁膜3上 に、n型のシリコン膜4nと絶縁膜5と絶縁膜6との積層膜が形成された状態となる。絶 縁膜6は、絶縁膜5とは異なる絶縁材料からなる絶縁膜であり、好ましくは窒化シリコン 膜からなり、CVD法などで形成することができる。絶縁膜6の膜厚(形成膜厚)T3は 、例えば50~100nm程度とすることができる。また、周辺回路領域1Bにおいては 半導体基板1の主面上に、すなわち絶縁膜3上に、シリコン膜4と絶縁膜5と絶縁膜6 との積層膜が形成された状態となる。

[0071]

絶縁膜6は、後で形成する制御ゲート電極CG上にサリサイドプロセスで金属シリサイ ド層が形成されないように設けるものであり、絶縁膜5は、後で形成する制御ゲート電極 CGの上端角部C1に丸みをもたせるために設けるものである。絶縁膜5は、上部に絶縁 膜6があるため、ステップS6で絶縁膜5を形成した際の厚み(形成膜厚)T2を、製造 後の半導体装置においても維持している。一方、絶縁膜6は、成膜後の種々の工程で厚み 方向にエッチングされ得るため、製造後の半導体装置における絶縁膜6の厚みは、ステッ プS7で絶縁膜6を形成した際の厚み(形成膜厚)T3から減少し、厚みT3よりも薄い 値となる。

【0072】

ステップS7で形成する絶縁膜6の厚み(形成膜厚)T3は、ステップS6で形成する 絶縁膜5の厚み(形成膜厚)T2よりも厚いことが好ましい(すなわちT3>T2)。こ れにより、後述の金属シリサイド層21形成工程(サリサイドプロセス)まで、絶縁膜6 の厚みを確保しやすくなり、後述の金属膜20が制御ゲート電極CGと接触するのを防止 して、制御ゲート電極CG上に金属シリサイド層21が形成されるのを防止しやすくなる 。また、製造後の半導体装置において、絶縁膜6の厚みが絶縁膜5の厚みよりも厚ければ 、更に好ましい。これにより、たとえ絶縁膜6の成膜後に種々の工程で絶縁膜6の膜厚が 減少する際の減少量が変動したとしても、制御ゲート電極CG上への金属シリサイド層2 1の形成を確実に防止できるようになる。

[0073]

次に、メモリセル領域1Aのn型のシリコン膜4nと絶縁膜5と絶縁膜6との積層膜を エッチングによりパターニングする(図5のステップ58)。ステップ58のパターニン グ工程は、例えば次のようにして行うことができる。

[0074]

40 すなわち、絶縁膜6上にフォトリソグラフィ法を用いてフォトレジストパターン(ここ では図示しないけれども、制御ゲート電極CG形成予定領域と周辺回路領域1B全体にこ のフォトレジストパターンが形成される)を形成し、このフォトレジストパターンをエッ チングマスクとして用いて、絶縁膜6、絶縁膜5およびn型のシリコン膜4nをエッチン グ(ドライエッチング)してパターニングする。その後、このフォトレジストパターンを 除去する。

[0075]

他の形態として、絶縁膜6上にフォトリソグラフィ法を用いてフォトレジストパターン (ここでは図示しないけれども、制御ゲート電極CG形成予定領域と周辺回路領域1 B 全 体にこのフォトレジストパターンが形成される)を形成し、このフォトレジストパターン をエッチングマスクとして用いて、絶縁膜6をエッチングしてパターニングする。その後 10

20

30

、このフォトレジストパターンを除去してから、パターニングされている絶縁膜6をエッ チングマスクとして用いて、そこから露出する下層の絶縁膜5とn型のシリコン膜4nと をエッチングすることにより、絶縁膜5およびn型のシリコン膜4nをパターニングする

[0076]

このようにして、ステップS8でn型のシリコン膜4nと絶縁膜5と絶縁膜6との積層 膜がパターニングされ、図8に示されるように、メモリセル領域1Aに、積層パターン( パターニングされた積層膜)7が形成される。積層パターン7は、下から順に形成された n型のシリコン膜4nと絶縁膜5と絶縁膜6との積層膜で構成されている。このとき、周 辺回路領域1Bでは、上述したようにフォトレジストパターンを形成していたため、パタ ーニングは行われていない。

【0077】

メモリセル領域1Aに形成された積層パターン7を構成するn型のシリコン膜4n(す なわちパターニングされたn型のシリコン膜4n)が制御トランジスタの制御ゲート電極 CGとなり、制御ゲート電極CGの下に残存する絶縁膜3が、制御トランジスタのゲート 絶縁膜となる。従って、積層パターン7は、制御ゲート電極CGを形成するn型のシリコ ン膜4nと、n型のシリコン膜4n上の絶縁膜5と絶縁膜5上の絶縁膜6とを有しており 、半導体基板1(p型ウエルPW1)上にゲート絶縁膜としての絶縁膜3を介して形成さ れた状態となっている。

【0078】

メモリセル領域1Aにおいて、制御ゲート電極CG(積層パターン7)で覆われた部分 以外の絶縁膜3(すなわちゲート絶縁膜となる部分以外の絶縁膜3)は、ステップS8の パターニング工程で行うドライエッチングや、あるいはそのドライエッチング後にウェッ トエッチングを行うことによって除去され得る。メモリセル領域1Aにおいて、制御ゲー ト電極CGで覆われた部分以外の絶縁膜3(すなわちゲート絶縁膜となる部分以外の絶縁 膜3)は、この段階で除去されることが好ましいが、たとえこの段階で残存したとしても 、後述のステップS12の洗浄処理で除去される。

【0079】

この段階での積層パターン7の側壁(側面)は、ほぼ平坦であり、好ましくは半導体基 板1の主面に対してほぼ垂直である。このため、メモリセル領域1Aにおいて、積層パタ ーン7を構成する n 型のシリコン膜4 n と絶縁膜5 と絶縁膜6 との平面形状(平面寸法) は、互いにほぼ同じである。従って、積層パターン7では、制御ゲート電極CG上には、 その制御ゲート電極CGとほぼ同じ平面形状(平面寸法)の絶縁膜5 および絶縁膜6 が積 層された状態となっている。

[0080]

次に、フォトリソグラフィ法を用いて、メモリセル領域1 A の積層パターン7を覆いか つ周辺回路領域1 B 全体を露出するようなフォトレジストパターン(図示せず)を形成し てから、このフォトレジストパターンをエッチングマスクとして用いて、図9に示される ように、周辺回路領域1 B に形成された絶縁膜6をエッチングして除去する(図5のステ ップ S 9 )。この際、周辺回路領域1 B において、絶縁膜5 はエッチングストッパ膜とし て機能する。また、ステップ S 9 では、メモリセル領域1 A の積層パターン7 はフォトレ ジストパターンで覆われているため、メモリセル領域1 A の積層パターン7 の絶縁膜6 は エッチングされずに残存する。その後、このフォトレジストパターンを除去する。 【0081】

これにより、図9に示されるように、メモリセル領域1Aの積層パターン7は、制御ゲート電極CG(n型のシリコン膜4n)と絶縁膜5と絶縁膜6との積層構造のままであるが、周辺回路領域1Bでは、絶縁膜6は残存しなくなる。

【0082】

次に、洗浄処理を行って、半導体基板1の主面を清浄化する(図5のステップS10)

10

20

30

[0083]

本実施の形態においては、ステップS10の洗浄処理は、フッ酸(HF)を使用せずに 行う。ステップS10の洗浄処理としては、APM(Ammonia-Hydrogen Peroxide Mixtu re)液(すなわちアンモニアと過酸化水素と水の混合液)による洗浄と、HPM(Hydroc hloric acid-Hydrogen Peroxide Mixture)液(すなわち塩酸と過酸化水素と水の混合液 )による洗浄との一方または両方を行うことが好ましい。ステップS10の洗浄処理では 、フッ酸を含まない洗浄液を用いるため、酸化シリコン膜のエッチングが抑制または防止 される。絶縁膜5は、好ましくは酸化シリコンからなるので、ステップS10の洗浄処理 を行っても、メモリセル領域1Aの積層パターン7においては、絶縁膜5のサイドエッチ ングは生じず、また、周辺回路領域1Bにおいては、絶縁膜5は残存する。 【0084】

(18)

次に、犠牲酸化を行う(図 5 のステップ S 1 1)。このステップ S 1 1 の犠牲酸化は、 半導体基板 1 を酸化処理することにより行うことができ、好ましくは熱酸化により行うこ とができるが、ISSG酸化により行えば、更に好ましい。

【0085】

このステップS11の犠牲酸化を行う目的は、メモリセル領域1Aのn型のシリコン膜 4nと絶縁膜5と絶縁膜6との積層膜をエッチングによりパターニングする工程(上記ス テップS8に対応)において、半導体基板1にエッチングによるダメージが入ってしまう ため、この部分を酸化することで、このダメージを除去することである。また、エッチン グにより露出した制御ゲート電極CGの側面のダメージを除去することも併せて行うこと ができる。また、図示は省略しているが、後述の洗浄処理(後述のステップS12に対応 )の工程の前に、メモリトランジスタのしきい値調整用の半導体領域が形成されるイオン 注入工程があり、犠牲酸化により形成される犠牲酸化膜(酸化シリコン膜)8は、このイ オン注入工程におけるダメージ防止の役割も果たしている。

【0086】

ステップS11の犠牲酸化により、図10に示されるように、メモリセル領域1Aにお いては、積層パターン7(制御ゲート電極CG)で覆われていない部分の半導体基板1( p型ウエルPW1)の主面(表面)と、積層パターン7のn型のシリコン膜4n(制御ゲ ート電極CG)の側面(側壁)とが酸化されて、犠牲酸化膜(酸化シリコン膜)8が形成 される。また、周辺回路領域1Bにおいては、絶縁膜5の表面が酸化されて、犠牲酸化膜 (酸化シリコン膜)8が形成される。犠牲酸化膜8の膜厚は、例えば3~6nm程度とす ることができる。ステップS11の犠牲酸化をISSG酸化によって行なった場合には、 Si領域(ここでは半導体基板1とメモリセル領域1Aのn型のシリコン膜4n)だけで なくSiN領域(ここでは絶縁膜6)も酸化できるため、メモリセル領域1Aの積層パタ ーン7の絶縁膜6(窒化シリコン膜)の上面および側面(側壁)も酸化されて、犠牲酸化 膜8が形成される。

【 0 0 8 7 】

ステップS11の犠牲酸化を行うことで、メモリセル領域1Aにおいて、ゲート加工( 上記ステップS8のパターニング工程に対応)後のゲート絶縁膜(制御ゲート電極CGの 下に残存する絶縁膜3に対応)を修復でき、ゲート絶縁膜の信頼性を向上させることがで きる。

【 0 0 8 8 】

次に、洗浄処理を行って、半導体基板1の主面を清浄化する(図5のステップS12) 。このステップS12の洗浄処理は、フッ酸(HF)を使用して行う。すなわち、希フッ 酸(フッ酸の水溶液)を用いて、ステップS12の洗浄処理を行う。

【0089】

図11は、ステップS12の洗浄処理を行った段階の要部断面図であり、上記図6~図 10と同じ領域(断面領域)が示されている。また、図12は、ステップS10の洗浄処 理を行った後でかつステップS11の犠牲酸化工程を行う前の段階の要部断面図であり、 図13は、ステップS12の洗浄処理を行った段階(後述のステップS13の絶縁膜9の 10

20

形成工程を行う前の段階)の要部断面図であり、図12および図13には、積層パターン 7およびその近傍領域の拡大図が示されている。

[0090]

ステップS12の洗浄処理では、フッ酸を含む洗浄液(好ましくは希フッ酸)を用いる ことが好ましい。フッ酸を使用することで酸化シリコン膜(酸化膜)が選択的にエッチン グされ得る。このため、ステップS12の洗浄処理により、図11に示されるように、メ モリセル領域1Aおよび周辺回路領域1Bにおいては、犠牲酸化膜8がエッチングされて 除去される。一方、周辺回路領域1Bにおいては、さらに絶縁膜5(酸化シリコン膜)が エッチングされて除去される。また、図11および図13に示されるように、メモリセル 領域1Aにおいては、絶縁膜5(酸化シリコン膜)がサイドエッチングされる。従って、 ステップS12の洗浄工程は、エッチング工程とみなすこともできる。 【0091】

ステップS12の洗浄処理によって犠牲酸化膜8が除去されたことで、図11および図 13に示されるように、メモリセル領域1Aにおいては、制御ゲート電極CGで覆われて いない部分の半導体基板1(p型ウエルPW1)の主面(シリコン面)と、制御ゲート電 極CGの側面(シリコン面)とが露出され、周辺回路領域1Bにおいては、シリコン膜4 の上面(シリコン面)が露出される。

【0092】

一方、ステップS12の洗浄処理では、フッ酸を含む洗浄液(好ましくは希フッ酸)を用いるため、シリコン膜や窒化シリコン膜は、酸化シリコン膜に比べてエッチングされにくい。このため、ステップS12の洗浄処理では、半導体基板1とシリコン膜4とn型のシリコン膜4nと絶縁膜6(窒化シリコン膜)とは、ほとんどエッチングされない。すなわち、ステップS12の洗浄処理では、半導体基板1とシリコン膜4とn型のシリコン膜4nと絶縁膜6とに比べて、犠牲酸化膜8と絶縁膜5とがエッチングされやすい洗浄液を使用し、この観点から、フッ酸を含む洗浄液を用いることが好ましいのである。 【0093】

メモリセル領域1Aの積層パターン7において、絶縁膜5(酸化シリコン膜)は絶縁膜 6(窒化シリコン膜)と制御ゲート電極CG(n型のシリコン膜4n)との間に上下に挟 まれている。このため、ステップS12の洗浄工程において、積層パターン7の絶縁膜5 は、絶縁膜6で覆われた上面側からはエッチングが進行せず、制御ゲート電極CGに接す る下面側からもエッチングが進行しない。しかしながら、ステップS12の洗浄処理にお いて、積層パターン7の側壁(側面)7a,7bがフッ酸を含む洗浄液にさらされるため 、図12と図13を比べると分かるように、絶縁膜5(酸化シリコン膜)は、積層パター ン7の側壁(側面)7a,7b側から、すなわち絶縁膜5の平面形状の外周側から、内側 (絶縁膜5の平面形状の中央側)に向かってエッチングが進行する。換言すれば、積層パ ターン7において、積層パターン7の側壁7a,7bで露出する絶縁膜5が、横方向に、 すなわち絶縁膜5の平面方向に平行な方向(半導体基板1の主面に略平行な方向に対応) に、エッチング(サイドエッチング)されるのである。なお、ステップS12の洗浄処理 で絶縁膜5のエッチングが進行する方向を、図13において矢印(エッチング方向)29 で模式的に示してある。なお、積層パターン7の側壁7aと側壁7bとは、互いに反対側 に位置する側壁であり、側壁7a側に後でメモリゲート電極MGが形成される。 [0094]

但し、積層パターン7の絶縁膜5の全部がエッチングされる前にステップS12の洗浄 処理を終了(停止)する。すなわち、メモリセル領域1Aの積層パターン7において、絶 縁膜5の一部(平面形状の外周領域)がエッチングされて除去されるが、それ以外の部分 の絶縁膜5はエッチングされずに残存するようにする。これは、ステップS12の洗浄処 理の洗浄液のフッ酸濃度や洗浄処理時間を制御することで、実現できる。また、本実施の 形態では、ステップS12の洗浄処理の際に、犠牲酸化膜8を除去するだけでなく、絶縁 膜5をサイドエッチングする必要があるため、犠牲酸化膜8のみを除去する場合(絶縁膜 5のサイドエッチングが行なわれない場合)に比べて、洗浄処理時間(ウェット処理時間 10

30

20

)を長くする。

【0095】

このように、ステップS12の洗浄処理を行うと、メモリセル領域1Aの積層パターン 7は、制御ゲート電極CG(n型のシリコン膜4n)と絶縁膜5と絶縁膜6との積層構造 であるが、絶縁膜5が選択的にサイドエッチングされた状態となる。一方、周辺回路領域 1Bにおいては、シリコン膜4のみとなり、絶縁膜5および絶縁膜6は有さないものとな る。ステップS12の洗浄処理を行うことで、メモリセル領域1Aの積層パターン7は、 その側壁(側面)において、絶縁膜5(の側面)が、制御ゲート電極CG(の側面)およ び絶縁膜6(の側面)よりも後退した(すなわち内側に引っ込んだ)構造となる。従って 、ステップS12の洗浄工程は、積層パターン7の側壁において、絶縁膜5をサイドエッ チングして制御ゲート電極CG(を構成するn型のシリコン膜4n)および絶縁膜6より も後退させる工程とみなすこともできる。

(20)

10

【0096】

次に、図14に示されるように、半導体基板1(p型ウエルPW1,PW2)の主面( 表面)と積層パターン7の側壁上に、メモリトランジスタのゲート絶縁膜用の絶縁膜9を 形成する(図5のステップS13)。

【0097】

図14は、ステップS13の絶縁膜9の形成工程を行った段階の要部断面図であり、上記図6~図11と同じ領域(断面領域)が示されている。また、図15は、ステップS1 3の絶縁膜9の形成工程のうち、酸化シリコン膜9a形成工程までを行った段階(窒化シ リコン膜9bを形成する前の段階)の要部断面図であり、図16は、ステップS13の絶 縁膜9の形成工程を完了した段階(酸化シリコン膜9c形成工程まで行った段階)の要部 断面図であり、図15および図16には、上記図13と同じ領域(すなわち積層パターン 7およびその近傍領域の拡大図)が示されている。なお、図14では、図面を見易くする ために、酸化シリコン膜9a、窒化シリコン膜9bおよび酸化シリコン膜9cの積層膜を 、単に絶縁膜9として図示しているのに対して、図16では、絶縁膜9を、酸化シリコン 膜9a、窒化シリコン膜9bおよび酸化シリコン膜9cの積層膜として図示している。実 際には、絶縁膜9は、酸化シリコン膜9a、窒化シリコン膜9bおよび酸化シリコン膜9 cの積層膜である。

【0098】

絶縁膜9は、上記のように、内部に電荷蓄積部を有する絶縁膜であり、図16に示され るように、絶縁膜として、下から順に形成された酸化シリコン膜9a、窒化シリコン膜9 bおよび酸化シリコン膜9cの積層膜(ONO膜)からなる。すなわち、絶縁膜9は、酸 化シリコン膜(酸化膜)9aと、酸化シリコン膜9a上の窒化シリコン膜(窒化膜)9b と、窒化シリコン膜9b上の酸化シリコン膜(酸化膜)9cとを有する積層膜からなる。 ステップS13において、図14および図16に示されるように、絶縁膜9は、p型ウエ ルPW1の表面(但し制御ゲート電極CGで覆われていない部分)上と、積層パターン7 の側壁(側面)および上面上と、周辺回路領域1Bのシリコン膜4の上面上とに形成され る。

【0099】

本実施の形態においては、トラップ準位を有する絶縁膜として、窒化シリコン膜9 bを 形成しているが、窒化シリコン膜に限定されものではなく、例えば酸化アルミニウム膜( アルミナ)、酸化ハフニウム膜または酸化タンタル膜など、窒化シリコン膜よりも高い誘 電率を有する高誘電率膜を使用してもよい。また、シリコンナノドットで形成してもよい

絶縁膜9のうち、酸化シリコン膜は、例えば酸化処理(熱酸化処理)またはCVD(Chemical Vapor Deposition:化学的気相成長)あるいはその組み合わせにより形成することができる。窒化シリコン膜は、例えばCVD法により形成することができる。 【0101】 30

20

<sup>[0100]</sup> 

但し、本実施の形態では、酸化シリコン膜9 a 形成工程は、半導体基板1を酸化処理することにより行い、好ましくは熱酸化により行うことができるが、ISSG酸化により行えば、更に好ましい。

【0102】

例えば、まず、半導体基板1(p型ウエルPW1)の表面上と積層パターン7の表面( 側面および上面)上とシリコン膜4の表面(側面および上面)上とに酸化シリコン膜9a を熱酸化法(より好ましくはISSG酸化)により形成する(図15はこの段階に対応) 。それから、酸化シリコン膜9a上に窒化シリコン膜9bをCVD法で堆積し、更に窒化 シリコン膜9b上に酸化シリコン膜9cをCVD法または熱酸化あるいはその両方で形成 することで、絶縁膜9を形成することができる。

【0103】

酸化シリコン膜9 a の厚みは、例えば3 ~ 6 n m 程度とすることができ、窒化シリコン 膜9 b の厚みは、例えば5 ~ 1 0 n m 程度とすることができ、酸化シリコン膜9 c の厚み は、例えば4 ~ 7 n m 程度とすることができる。最後の酸化膜(絶縁膜9のうちの最上層 の酸化シリコン膜9 c )は、例えば窒化膜(絶縁膜9のうちの中間層の窒化シリコン膜9 b)の上層部分を酸化して形成することで、高耐圧膜を形成することもできる。

【0104】

絶縁膜9は、後で形成されるメモリゲート電極MGのゲート絶縁膜として機能し、電荷 保持機能を有する。従って、絶縁膜9は少なくとも3層の積層構造を有し、外側の層(酸 化シリコン膜9a,9c)のポテンシャル障壁高さに比べ、内側の層(窒化シリコン膜9 b)のポテンシャル障壁高さが低くなる。これは、本実施の形態のように、絶縁膜9を、 酸化シリコン膜9aと、酸化シリコン膜9a上の窒化シリコン膜9bと、窒化シリコン膜 9b上の酸化シリコン膜9cとを有する積層膜とすることで達成できる。

【 0 1 0 5 】

また、本実施の形態では、ステップS13で酸化シリコン膜9aを形成する際に、積層 パターン7の側壁7a,7bにおいて、ゲート電極CGを形成するn型のシリコン膜4n の表面(露出面)が酸化されて、制御ゲート電極CG(を構成するn型のシリコン膜4n )の上端角部C1,C2が丸みを帯びる。その理由は、次のようなものである。 【0106】

積層パターン7は、上記ステップS8でn型のシリコン膜4n、絶縁膜5および絶縁膜 30 6の積層膜をパターニングすることで形成しているため、上記ステップS8を行った段階 では、上記図12からも分かるように、制御ゲート電極CGの上端角部C1,C2は、丸 みを帯びず、ほぼ直角の尖った角部となっている。

[0107]

このため、本実施の形態とは異なり、積層パターン7の側壁において、絶縁膜5がサイ ドエッチングされずに絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退していな い状態(すなわち、制御ゲート電極CG、絶縁膜5および絶縁膜6の各側面が同一平面上 にある状態)で、酸化シリコン膜9aの形成工程(半導体基板1の酸化処理)を行った場 合には、制御ゲート電極CGは、側面の表層部分のみが酸化する。この場合、制御ゲート 電極CGの上端角部C1,C2は、ほぼ直角の尖った角部のままとなり、丸みを帯びない ものとなる。

[0108]

しかしながら、本実施の形態では、上記ステップS12の洗浄工程で、メモリセル領域 1 Aの積層パターン7の側壁7a,7bにおいて、絶縁膜5をサイドエッチングすること で絶縁膜5(の側面)が制御ゲート電極CG(の側面)および絶縁膜6(の側面)よりも 後退した構造を形成し、この状態で、絶縁膜9を構成する酸化シリコン膜9aの形成工程 (半導体基板1の酸化処理)を行っている。すなわち、絶縁膜5をサイドエッチングして 絶縁膜5を制御ゲート電極CGおよび絶縁膜6よりも後退させたことで、制御ゲート電極 CGは側面が露出するだけでなく、制御ゲート電極CGの上面のうちの上端角部C1,C 2近傍の領域も露出させ、この状態で、酸化シリコン膜9aの形成工程(半導体基板1の 10

20

酸化処理)を行っている。このため、制御ゲート電極CGは、側面の表層部分だけでなく 、制御ゲート電極CGの上面のうちの上端角部C1,C2近傍の領域も酸化することにな る。この場合、制御ゲート電極CGの上端角部C1,C2は、側面側と上面側とから酸化 が進行したことにより、ほぼ直角の尖った角部ではなく、丸みを帯びたものになる。 【0109】

このように、本実施の形態では、上記ステップ8のパターニング工程で積層パターン7 を形成した後、積層パターン7の側壁において、絶縁膜5をサイドエッチングして絶縁膜 5を制御ゲート電極CGおよび絶縁膜6よりも後退させたことで、その後に制御ゲート電 極CGの露出面を酸化させる際に(ここでは酸化シリコン膜9a形成工程)、制御ゲート 電極CGの上端角部C1,C2に丸みを帯びさせることができるのである。

【 0 1 1 0 】

また、積層パターン7の側壁において、絶縁膜5をサイドエッチングして制御ゲート電極CGおよび絶縁膜6よりも後退させた後で、ステップS13で絶縁膜9を形成するので、積層パターン7の側壁7a,7bにおける絶縁膜5が後退している領域(図13に示される領域30a,30bに対応する領域)に、絶縁膜9の一部が入り込んだ状態になる。 具体的には、絶縁膜9は、酸化シリコン膜9a、窒化シリコン膜9bおよび酸化シリコン 膜9cの積層膜からなるため、積層パターン7の側壁7a,7bにおける絶縁膜5が後退 している領域(図13に示される領域30a,30bに対応する領域)に、窒化シリコン 膜9bの一部も入り込んだ状態になる。

**(**0 1 1 1 **)** 

また、上記ステップS12の洗浄工程で絶縁膜5をサイドエッチングさせることで、積層パターン7の側壁7a,7bにおいて、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退した距離L1(距離L1は上記図13に示している)は、ステップS13で形成した絶縁膜9を構成する酸化シリコン膜9aの厚みT4(厚みT4は上記図15に示している)以上であることが好ましい(すなわちL1 T4)。その理由は、次のようなものである。

[0112]

本実施の形態では、積層パターン7の側壁7a,7bにおいて、絶縁膜5をサイドエッ チングして制御ゲート電極CGおよび絶縁膜6よりも後退させる。その後、酸化シリコン 膜9aを形成する際に、制御ゲート電極CGの露出面(表面)を酸化することで、制御ゲ ート電極CGの上端角部C1,C2が丸みを帯びたものになる。しかしながら、積層パタ ーン7の側壁7a,7bにおいて、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも 後退した距離L1が小さすぎると、制御ゲート電極CGの上端角部C1,C2が十分に丸 みを帯びない可能性がある。それに対して、積層パターン7の側壁7a,7bにおいて、 絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退した距離L1を、酸化シリコン 膜9aの厚み(形成厚み)T4以上(すなわちL1 T4)とすれば、制御ゲート電極C Gの露出面が酸化した際に(ここでは酸化シリコン膜9a形成工程)、制御ゲート電極C Gに対して、十分に丸みを帯びた上端角部C1,C2を形成することができる。一方、製 造された半導体装置においては、制御ゲート電極CGの露出面が酸化されたT4の膜厚の 1/2分後退するため、L1とT4の関係は、L1-T4/2 T4、となることが想定 される。

【0113】

また、積層パターン7の側壁7a,7bにおいて、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退した距離L1は、4nm以上である(すなわちL1 4nm)ことが、更に好ましい。これにより、制御ゲート電極CGに対して、十分に丸みを帯びた上端 角部C1,C2を更に的確に形成することができる。

**(**0 1 1 4 **)** 

また、本実施の形態では、酸化シリコン膜9a形成工程で制御ゲート電極CGの露出面 を酸化させることで、制御ゲート電極CGの上端角部C1,C2に丸みをもたせている。 このため、制御ゲート電極CGの露出面で酸化が進行するように、酸化シリコン膜9a形 10

20



成工程は、CVD法ではなく半導体基板1の酸化処理により行うことが好ましく、より好ましくは熱酸化により行うことができるが、ISSG酸化により行えば、更に好ましい。 また、この酸化シリコン膜9aを形成する工程により、絶縁膜6の下端角部も丸みを帯びた形状となる。

【 0 1 1 5 】

次に、図17に示されるように、半導体基板1の主面全面上に、すなわち絶縁膜9上に 、メモリセル領域1Aにおいては積層パターン7を覆うように、メモリゲート電極MG形 成用の導電体膜としてn型のシリコン膜10nを形成(堆積)する(図5のステップS1 4)。なお、図17および以降の図18~図20、図22~図28でも、上記図14と同 様に、図面を見易くするために、酸化シリコン膜9a、窒化シリコン膜9bおよび酸化シ リコン膜9cの積層膜を、単に絶縁膜9として図示している。

【0116】

n型のシリコン膜10nは、n型の多結晶シリコン膜(n型不純物を導入した多結晶シ リコン膜、ドープトポリシリコン膜)からなり、CVD法などを用いて形成することがで きる。n型のシリコン膜10nの膜厚(堆積膜厚)は、例えば50~100nm程度とす ることができる。

【0117】

次に、図18に示されるように、異方性エッチング技術により、シリコン膜の堆積膜厚 の分だけ n 型のシリコン膜10 n をエッチバック(エッチング、ドライエッチング、異方 性エッチング)する(図5のステップS15)。このステップS15のエッチバック工程 により、積層パターン7の両方の側壁7a,7b上に(絶縁膜9を介して) n 型のシリコ ン膜10 n をサイドウォール(サイドウォールスペーサ)状に残し、他の領域の n 型のシ リコン膜10 n を除去する。これにより、残存した n 型のシリコン膜10 n からなるメモ リゲート電極MGおよび多結晶シリコンスペーサPS1が形成される。

【0118】

この際、積層パターン7の両側壁7a,7bのうち、一方の側壁7a上に絶縁膜9を介 して残存するn型のシリコン膜10nがメモリゲート電極MGとなり、他方の側壁7b上 に絶縁膜9を介して残存するn型のシリコン膜10nは多結晶シリコンスペーサPS1と なる。メモリゲート電極MGと多結晶シリコンスペーサPS1とは、積層パターン7の互 いに反対側となる側壁上に形成されており、積層パターン7を挟んでほぼ対称な構造を有 している。また、図示していないが、後でメモリゲート電極MGに接続するコンタクトホ ールの形成予定領域は、この領域を予めフォトレジストパターンで覆った状態でステップ S15のエッチバック工程を行うことで、n型のシリコン膜10nをエッチングせずに残 存させておく。

【0119】

なお、メモリゲート電極MGの下の絶縁膜9がメモリトランジスタのゲート絶縁膜となる。このようにして、絶縁膜9上に、制御ゲート電極CGと絶縁膜9を介して隣り合うメモリゲート電極MGが形成される。n型のシリコン膜10nの堆積膜厚によってメモリゲート長(メモリゲート電極MGのゲート長)が決まるので、上記ステップS14で堆積するn型のシリコン膜10nの堆積膜厚を調整することで、メモリゲート長を調整することができる。

【0120】

メモリゲート電極MGはステップS14,S15により形成されるため、ステップS1 4のn型のシリコン膜10nの形成工程およびステップS15のn型のシリコン膜10n のエッチバック工程は、絶縁膜9上に、積層パターン7と絶縁膜9を介して隣り合うメモ リゲート電極MGを形成する工程とみなすこともできる。

**[**0 1 2 1 **]** 

次に、フォトリソグラフィ技術を用いて、メモリゲート電極MGが覆われかつ多結晶シ リコンスペーサPS1が露出されるようなフォトレジストパターン(図示せず)を半導体 基板1上に形成する。このフォトレジストパターンをエッチングマスクとしたドライエッ 10

チングにより、多結晶シリコンスペーサPS1を除去する(図5のステップS16)。そ の後、このフォトレジストパターンを除去する。ステップS16のエッチング工程により 、図19に示されるように、多結晶シリコンスペーサPS1が除去されるが、メモリゲー ト電極MGは、フォトレジストパターンで覆われていたので、エッチングされずに残存す る。

(24)

【0122】

次に、図20および図21に示されるように、絶縁膜9のうち、メモリゲート電極MG で覆われずに露出する部分をエッチング(例えばウェットエッチング)によって除去する 。この際、メモリゲート電極MGの下に位置する絶縁膜9と、メモリゲート電極MGおよ び積層パターン7間に位置する絶縁膜9とは、除去されずに残存する。なお、図20およ び図21は、メモリゲート電極MGで覆われずに露出する部分の絶縁膜9を除去した段階 の要部断面図であり、図20は、上記図6~図11、図14および図17~図19と同じ 領域(断面領域)が示され、図21は、上記図12、図13、図15および図16と同じ 領域(すなわち積層パターン7およびその近傍領域の拡大図)が示されている。 【0123】

次に、周辺回路領域1Bに形成されているシリコン膜4上にフォトリソグラフィ法を用 いてフォトレジストパターン(ここでは図示しないけれども、メモリセル領域1A全体と 周辺回路領域1Bのpチャネル型MISFET形成予定領域にこのフォトレジストパター ンが形成される)を形成し、このフォトレジストパターンをマスクとして用いて、周辺回 路領域1Bのシリコン膜4にn型不純物をイオン注入法などによって導入する。これによ り、周辺回路領域1Bにn型のシリコン膜(周辺回路領域1Bにおいてn型不純物が導入 されたシリコン膜4に対応)が形成される。その後、このn型のシリコン膜上にフォトリ ソグラフィ法を用いてフォトレジストパターン(ここでは図示しないけれども、メモリセ ル領域1A全体と周辺回路領域1Bのゲート電極GE形成予定領域とにこのフォトレジス トパターンが形成される)を形成し、このフォトレジストパターンをエッチングマスクと して用いて、前記n型のシリコン膜をエッチング(ドライエッチング)してパターニング する。このとき、メモリセル領域1Aは、フォトレジストパターンで覆われており、エッ チングされない。その後、このフォトレジストパターンを除去する。これにより、図22 に示されるように、パターニングされた n 型のシリコン膜(すなわち周辺回路領域1 B に おいて n 型不純物が導入されたシリコン膜 4 をパターニングしたもの)からなるゲート電 極GEが形成される。

【0124】

次に、イオン注入法などを用いて例えばヒ素(As)またはリン(P)などのn型の不 純物を、積層パターン7、メモリゲート電極MGおよびゲート電極GEをイオン注入阻止 マスクとして用いて半導体基板1(p型ウエルPW1,PW2)に導入(ドーピング)す ることで、図22に示されるように、n<sup>-</sup>型半導体領域(不純物拡散層)11a,11b ,11cを形成する。

[0125]

この際、n<sup>-</sup>型半導体領域11aは、メモリセル領域1Aにおいて、メモリゲート電極 MGの側壁(絶縁膜9を介して制御ゲート電極CGと隣り合う側とは反対側の側壁)に自 2整合して形成され、n<sup>-</sup>型半導体領域11bは、メモリセル領域1Aにおいて、制御ゲ ート電極CGの側壁(絶縁膜9を介してメモリゲート電極MGと隣り合う側とは反対側の 側壁)に自己整合して形成される。また、n<sup>-</sup>型半導体領域11cは、周辺回路領域1B において、ゲート電極GEの両側壁に自己整合して形成される。n<sup>-</sup>型半導体領域11a およびn<sup>-</sup>型半導体領域11bは、メモリセル領域1Aに形成されるメモリセルのソース ・ドレイン領域の一部として機能し、n<sup>-</sup>型半導体領域11cは周辺回路領域1Bに形成 されるMISFETのソース・ドレイン領域の一部として機能することができる。 【0126】

次に、図23に示されるように、制御ゲート電極CGの側壁7b(絶縁膜9を介してメ モリゲート電極MGと隣り合う側とは反対側の側壁7b)上、メモリゲート電極MGの側 <sup>50</sup>

10

20

壁(絶縁膜9を介して制御ゲート電極CGと隣り合う側とは反対側の側壁)上およびゲート電極GEの側壁(両方の側壁)上に、例えば酸化シリコンなどの絶縁体からなる側壁絶 縁膜(サイドウォール、サイドウォールスペーサ)SWを形成する。例えば、半導体基板 1の主面全面上に酸化シリコン膜などの絶縁膜を堆積し、この絶縁膜を異方性エッチング (エッチバック)することによって制御ゲート電極CG、メモリゲート電極MGおよびゲ ート電極GEの側壁上にのみ選択的に残して側壁絶縁膜SWを形成することができる。 【0127】

(25)

次に、イオン注入法などを用いて例えばヒ素(As)またはリン(P)などの n 型の不 純物を、積層パターン7、メモリゲート電極MGおよびゲート電極GEとそれらの側壁上 の側壁絶縁膜SWとをイオン注入阻止マスクとして用いて半導体基板1(p型ウエルPW 1,PW2)に導入(ドーピング)することで、高不純物濃度のn<sup>+</sup>型半導体領域(不純 物拡散層)12a,12b,12cを形成する。この際、n<sup>+</sup>型半導体領域12aは、メ モリセル領域1Aにおいて、メモリゲート電極MGの側壁上の側壁絶縁膜SWに自己整合 して形成され、n<sup>+</sup>型半導体領域12bは、メモリセル領域1Aにおいて、制御ゲート電 極CGの側壁上の側壁絶縁膜SWに自己整合して形成され、n<sup>+</sup>型半導体領域12cは、 周辺回路領域1Bにおいて、ゲート電極GEの両側壁上の側壁絶縁膜SWに自己整合して 形成される。これにより、LDD(lightly doped drain)構造が形成される。 【0128】

このようにして、n<sup>\*</sup>型半導体領域11aとそれよりも高不純物濃度のn<sup>\*</sup>型半導体領 域12aとにより、メモリトランジスタのソース領域として機能するn型の半導体領域M Sが形成され、n<sup>\*</sup>型半導体領域11bとそれよりも高不純物濃度のn<sup>\*</sup>型半導体領域1 2bとにより、制御トランジスタのドレイン領域として機能するn型の半導体領域MDが 形成される。また、n<sup>\*</sup>型半導体領域11cとそれよりも高不純物濃度のn<sup>\*</sup>型半導体領 域12cとにより、周辺回路領域1BのMISFETQnのソース・ドレイン領域として 機能するn型の半導体領域が形成される。

【0129】

次に、必要に応じてエッチング(例えば希フッ酸などを用いたウェットエッチング)を 行って、n<sup>+</sup>型半導体領域12a,12b,12cの上面(表面)とメモリゲート電極M Gの上面(側壁絶縁膜SWで覆われていない部分)とゲート電極GEの上面とを清浄化( 露出)させる。このときのエッチングは、自然酸化膜を除去する程度の軽いエッチングと することができる。それから、図24に示されるように、n<sup>+</sup>型半導体領域12a,12 b,12cの上面(表面)上とメモリゲート電極MGの上面(側壁絶縁膜SWで覆われて いない部分)上とゲート電極GEの上面上とを含む半導体基板1の主面全面上に、積層パ ターン7(制御ゲート電極CG)、メモリゲート電極MG、ゲート電極GEおよび側壁絶 縁膜SWを覆うように、金属膜20を形成(堆積)する。金属膜20は、例えばコバルト (Co)膜またはニッケル(Ni)膜などからなり、スパッタリング法などを用いて形成 することができる。

【0130】

次に、半導体基板1に対して熱処理を施すことによって、n<sup>+</sup>型半導体領域12a,1 2b,12c、メモリゲート電極MGおよびゲート電極GEの上層部分(表層部分)を金 属膜20と反応させ、それによって、図25に示されるように、n<sup>+</sup>型半導体領域12a ,12b,12c、メモリゲート電極MGおよびゲート電極GEの上部(上面、表面、上 層部)に、それぞれ金属シリサイド層(金属シリサイド膜)21を形成する。金属シリサ イド層21は、例えばコバルトシリサイド層(金属膜20がコバルト膜の場合)またはニ ッケルシリサイド層(金属膜20がニッケル膜の場合)とすることができる。その後、未 反応の金属膜20を除去する。図25にはこの段階の断面図が示されている。このように 、いわゆるサリサイドプロセスを行うことによって、n<sup>+</sup>型半導体領域12a,12b, 12c、メモリゲート電極MGおよびゲート電極GEの上部に金属シリサイド層21を形 成し、それによって、ソース、ドレインやメモリゲート電極MGの抵抗を低抵抗化するこ とができる。

10

20

[0131]

サリサイドプロセスにおいて、メモリゲート電極MG(を構成するn型のシリコン膜1 0n)の上面が金属膜20と接触していた状態で熱処理を行うので、メモリゲート電極MG (を構成するn型のシリコン膜10n)の上層部分が金属膜20と反応して、メモリゲ ート電極MG(を構成するn型のシリコン膜10n)の上部(上面)に金属シリサイド層 21が形成される。しかしながら、制御ゲート電極CG上には絶縁膜5,6が形成されて おり、制御ゲート電極CG(を構成するn型のシリコン膜4n)の上面は、金属膜20と は接触せずに、間に絶縁膜5,6が介在していたので、制御ゲート電極CG(を構成する n型のシリコン膜4n)と金属膜20とは反応しない。このため、制御ゲート電極CG上 には、金属シリサイド層21が形成されない。

【0132】

次に、図26に示されるように、半導体基板1の主面全面上に、積層パターン7、メモ リゲート電極MG、ゲート電極GEおよび側壁絶縁膜SWを覆うように、絶縁膜22を形 成(堆積)し、絶縁膜22上に絶縁膜23を形成(堆積)する。それから、必要に応じて CMP (Chemical Mechanical Polishing)法などを用いて絶縁膜23の上面を平坦化す る。

【0133】

絶縁膜22は好ましくは窒化シリコン膜からなり、絶縁膜22上の絶縁膜23は好まし くは酸化シリコン膜などからなり、それぞれCVD法などを用いて形成することができる 。絶縁膜22の膜厚は、絶縁膜23の膜厚よりも薄い。厚い絶縁膜23は、層間絶縁膜と して機能し、薄い絶縁膜(窒化シリコン膜)22は、絶縁膜23にコンタクトホールを形 成する際のエッチングストッパ膜としてとして機能する。

【0134】

次に、図27に示されるように、フォトリソグラフィ法を用いて絶縁膜23上に形成し たフォトレジストパターン(図示せず)をエッチングマスクとして、絶縁膜23および絶 縁膜22をドライエッチングすることにより、絶縁膜22,23にコンタクトホール(開 口部、貫通孔)CNTを形成する。コンタクトホールCNTを形成する際には、まず絶縁 膜23をドライエッチングして絶縁膜22をエッチングストッパ膜として機能させ、その 後、コンタクトホールCNTの底部の絶縁膜22をドライエッチングで除去して、絶縁膜 22,23を貫通するコンタクトホールCNTを形成する。このように、絶縁膜22を、 絶縁膜(層間絶縁膜)23をエッチングする際のエッチングストッパとして機能させるこ とで、コンタクトホールCNTをエッチングにより形成する際に、その掘り過ぎにより下 層に損傷を与えたり、加工寸法精度が劣化したりすることを回避することができる。 【0135】

コンタクトホールCNTは、n<sup>+</sup>型半導体領域12a,12b,12c、制御ゲート電 極CG、メモリゲート電極MG、ゲート電極GEの上部などに形成される。コンタクトホ ールCNTの底部では、半導体基板1の主面の一部、例えばn<sup>+</sup>型半導体領域12a,1 2b,12c(の表面上の金属シリサイド層21)の一部、制御ゲート電極CGの一部、 、メモリゲート電極MG(の表面上の金属シリサイド層21)、あるいはゲート電極GE (の表面上の金属シリサイド層21)の一部などが露出される。なお、図27の断面図に おいては、n<sup>+</sup>型半導体領域12b,12c(の表面上の金属シリサイド層21)の一部 がコンタクトホールCNTの底部で露出した断面が示されている。 【0136】

次に、コンタクトホールCNT内に、タングステン(W)などからなる導電性のプラグ (接続用導体部) P G を形成する。プラグ P G を形成するには、例えば、コンタクトホー ルCNTの内部(底部および側壁上)を含む絶縁膜23上に、バリア導体膜(例えばチタ ン膜、窒化チタン膜、あるいはそれらの積層膜)を形成する。それから、このバリア導体 膜上にタングステン膜などからなる主導体膜をコンタクトホールCNTを埋めるように形 成し、絶縁膜23上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック 法などによって除去することにより、プラグ P G を形成することができる。なお、図面の 10

20



簡略化のために、図 2 7 では、プラグ P G を構成するバリア導体膜および主導体膜(タン グステン膜)を一体化して示してある。

【0137】

次に、図28に示されるように、プラグPGが埋め込まれた絶縁膜23上に、ストッパ 絶縁膜(エッチングストッパ用の絶縁膜)24および配線形成用の絶縁膜(層間絶縁膜) 25を順次形成する。ストッパ絶縁膜24は、絶縁膜25への溝加工の際にエッチングス トッパとなる膜であり、絶縁膜25に対してエッチング選択性を有する材料を用い、例え ば、ストッパ絶縁膜24を窒化シリコン膜とし、絶縁膜25を酸化シリコン膜とすること ができる。

【0138】

次に、シングルダマシン法により第1層目の配線M1を形成する。まず、フォトレジス トパターン(図示せず)をマスクとしたドライエッチングによって絶縁膜25およびスト ッパ絶縁膜24の所定の領域に配線溝26を形成した後、半導体基板1の主面上(すなわ ち配線溝26の底部および側壁上を含む絶縁膜25上)にバリア導体膜(例えば窒化チタ ン膜、タンタル膜または窒化タンタル膜など)を形成する。続いて、CVD法またはスパ ッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法な どを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝26の内部を埋め 込む。それから、配線溝26内以外の領域の銅めっき膜、シード層およびバリアメタル膜 をCMP法により除去して、銅を主導電材料とする第1層目の配線M1を形成する。なお 、図面の簡略化のために、図28では、配線M1を構成する銅めっき膜、シード層および バリア導体膜を一体化して示してある。

【0139】

配線M1はプラグPGを介して、メモリトランジスタのソース領域(半導体領域MS) 、制御トランジスタのドレイン領域(半導体領域MD)、周辺回路領域1BのMISFE TQnのソース・ドレイン領域(n<sup>+</sup>型半導体領域12c)、制御ゲート電極CG、メモ リゲート電極MGあるいはゲート電極GEなどと電気的に接続される。その後、デュアル ダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省 略する。また、配線M1およびそれよりも上層の配線は、ダマシン配線に限定されず、配 線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線または アルミニウム配線などとすることもできる。

30

40

10

20

【0140】

次に、本実施の形態の効果について、より詳細に説明する。

[0141]

図29は、第1の比較例の半導体装置の要部断面図であり、図30は、第2の比較例の 半導体装置の要部断面図であり、それぞれ本実施の形態の図2に対応するものである。 【0142】

図29に示される第1の比較例の半導体装置は不揮発性メモリのメモリセルを有する半 導体装置であり、半導体基板のp型ウエル101の上部に、不揮発性メモリセルを構成す る制御ゲート電極CG101とメモリゲート電極MG101とが互いに隣り合うように形 成されている。そして、制御ゲート電極CG101とp型ウエルPW101との間には、 ゲート絶縁膜としての絶縁膜103が形成されている。また、メモリゲート電極MG10 1とp型ウエルPW101との間および制御ゲート電極CG101とメモリゲート電極MG10 1とp型ウエルPW101との間および制御ゲート電極CG101とメモリゲート電極MG10 1とp型ウエルPW101との間および制御ゲート電極CG101とメモリゲート電極MG10 01とメモリゲート電極MG109が形成されている。制御ゲート電極CG1 01とメモリゲート電極MG101とはそれぞれシリコン膜からなるが、制御ゲート電極 CG101の上部とメモリゲート電極MG101の上部とには、サリサイドプロセスによ り金属シリサイド層121が形成されている。

【0143】

このような構造の第1の比較例の半導体装置は、次のような課題を有している。 【0144】

(27)

すなわち、図29に示される第1の比較例の半導体装置では、制御ゲート電極CG10 1上の金属シリサイド層121とメモリゲート電極MG101上の金属シリサイド層12 1とは、ONO膜である絶縁膜109により絶縁分離されているが、絶縁膜109の膜厚 が薄いことから、制御ゲート電極CG101上の金属シリサイド層121の端部とメモリ ゲート電極MG101上の金属シリサイド層121の端部とが近接してしまう。このため 、制御ゲート電極CG101とメモリゲート電極MG101間のショート不良を発生する 可能性がある。この制御ゲート電極CG101およびメモリゲート電極MG101上の金属シリサ イド層121の形成状態に依存し、制御ゲート電極CG101上の金属シリサイド層12 1とメモリゲート電極MG101上の金属シリサイド層121とが薄い絶縁膜109を挟 んで近接することにより発生する。このようなショート不良を生じた半導体装置は、半導 体装置の製造の検査で選別して除外する必要があり、半導体装置の製造歩留まりを低下さ せ、半導体装置のコスト(単価)を増大させてしまう。

図30に示される第2の比較例の半導体装置は不揮発性メモリのメモリセルを有する半 導体装置であり、半導体基板のp型ウエルPW201の上部に、制御ゲート電極CG20 1とその上の絶縁膜206からなる積層パターン207と、メモリゲート電極MG201 とが互いに隣り合うように形成されている。そして、制御ゲート電極CG201とp型ウ エルPW201との間には、ゲート絶縁膜としての絶縁膜203が形成されている。また 、メモリゲート電極MG201とp型ウエルPW201との間および積層パターン207 とメモリゲート電極MG201との間には、酸化シリコン膜209a、窒化シリコン膜2 09bおよび酸化シリコン膜209cの積層膜からなる絶縁膜209が形成されている。 制御ゲート電極CG201とメモリゲート電極MG201とはそれぞれシリコン膜からな るが、メモリゲート電極MG201の上部にはサリサイドプロセスにより金属シリサイド 層221が形成されており、一方、制御ゲート電極CG201上には絶縁膜206がある ため、金属シリサイド層221は形成されていない。

【0146】

絶縁膜206は例えば窒化シリコン膜から形成される。これは、積層パターン207を 形成した後の工程で、フッ酸を用いる工程を含むので、絶縁膜206を酸化シリコン膜で 形成すると、絶縁膜206が小さくなり過ぎる虞があるためである。図30に示される第 2の比較例では、上記図1および図2の構造と異なり、制御ゲート電極CG201と絶縁 膜206との間に、薄いフッ酸処理により後退するような絶縁膜(例えば酸化シリコン膜 )を挟んだ構造をしていないので、積層パターン207の側面の形状は、窪みがなく、ほ ぼー直線状である。即ち、制御ゲート電極CG201の上端角部は図1および図2の構造 (制御ゲート電極CG)と比較して、角ばったものとなる。

【0147】

また、図30に示される第2の比較例の半導体装置では、制御ゲート電極CG201上 には絶縁膜206があるため、金属シリサイド層221は、メモリゲート電極MG201 の上部には形成されるが、制御ゲート電極CG201の上部には形成されない。このため 、メモリゲート電極MG201上の金属シリサイド層221が制御ゲート電極CG201 に薄い絶縁膜209を挟んで近接することがないため、制御ゲート電極CG201とメモ リゲート電極MG201間のショート不良の発生を防止することができる。 【0148】

しかしながら、第2の比較例の半導体装置は、次のような課題を有している。 【0149】

すなわち、制御ゲート電極CG201とメモリゲート電極MG201とが薄い絶縁膜2 09を介して隣接している構造であるため、制御ゲート電極CG201とメモリゲート電 極MG201との間のリーク電流が懸念される。特に、積層パターン207のメモリゲー ト電極MG201に隣接する側の側壁において、制御ゲート電極CG201の上端角部C 201がほぼ直角となり尖っていることで、この上端角部C201に電界が集中し、制御 10

20



ゲート電極CG201の上端角部C201とメモリゲート電極MG201(またはメモリ ゲート電極MG201上の金属シリサイド層221)との間で、リーク電流を生じやすく なる。

[0150]

また、ソース・ドレイン領域を形成するためのイオン注入工程において、積層パターン 207とメモリゲート電極MG201との間にある絶縁膜209の上部(例えば図30の) 点線で囲んだ領域231内の絶縁膜209)にもイオン注入する不純物が導入されてしま う。不純物が導入された部分の絶縁膜209(領域231内の絶縁膜209)は、絶縁膜 209の他の部分に比べてリーク電流を生じやすい領域となっており、この領域(領域2) 31内の絶縁膜209)を介して、制御ゲート電極CG201の上端角部C201とメモ リゲート電極MG201(またはメモリゲート電極MG201上の金属シリサイド層22 1)との間で、リーク電流を生じやすくなる。

10

[0151]

制御ゲート電極CG201とメモリゲート電極MG201との間のリーク電流は、不揮 発性メモリを有する半導体装置の性能を低下させてしまうため、上述のようなリーク電流 は、できるだけ抑制することが望まれる。

[0152]

それに対して、本実施の形態では、上記図1および図2にも示されるように、積層パタ ーン7のメモリゲート電極MGに隣接する側の側壁7aにおいて、制御ゲート電極CGの 上端角部C1が尖っておらず、丸みを帯びている(丸まっている、ラウンド形状を有して いる)。

制御ゲート電極CGはメモリゲート電極MGと薄い絶縁膜9を介して隣接しており、制 御ゲート電極CGとメモリゲート電極MGとの間に電位差があると、制御ゲート電極CG の上端角部C1に電界が集中する虞があるが、本実施の形態では、制御ゲート電極CGの 上端角部C1が丸みを帯びていることで、制御ゲート電極CGの上端角部C1での電界集 中を緩和(抑制、低減)することができる。このため、制御ゲート電極CGの上端角部C 1とメモリゲート電極MG(またはメモリゲート電極MGの上部の金属シリサイド層21 )との間でリーク電流が発生するのを抑制または防止することができる。

[0154]

また、 n <sup>-</sup> 型半導体領域11 a , 11 b を形成するためのイオン注入工程や、 n <sup>+</sup> 型半 導体領域12a,12bを形成するためのイオ注入工程において、積層パターン7とメモ リゲート電極MGとの間にある絶縁膜9の上部(例えば上記図2の点線で囲んだ領域31 内の絶縁膜9)にもイオン注入する不純物が導入されてしまう。不純物が導入された部分 の絶縁膜9(領域31内の絶縁膜9)は、絶縁膜9の他の部分に比べてリーク電流を生じ やすい領域となっている。しかしながら、本実施の形態では、制御ゲート電極CGの上端 角部C1が丸みを帯びている分、この上端角部C1が丸みを帯びずに直角となっている場 合に比べて、制御ゲート電極CGの上端角部C1を、不純物が導入された部分の絶縁膜9 (領域31内の絶縁膜9)から離れさせる(遠ざける)ことができる。すなわち、制御ゲ ート電極CGの上端角部C1から、不純物が導入された部分の絶縁膜9(領域31内の絶 縁膜9)までの距離を大きくすることができる。このため、不純物が導入された部分の絶 縁膜9(領域31内の絶縁膜9)を介して、制御ゲート電極CGの上端角部C1とメモリ ゲート電極MG(またはメモリゲート電極MG上の金属シリサイド層21)との間で、リ -ク電流を生じるのを抑制または防止することができる。

[0155]

このように、本実施の形態では、積層パターン7のメモリゲート電極MGに隣接する側 の側壁7aにおいて、制御ゲート電極CGの上端角部C1が尖っておらず、丸みを帯びて いることで、制御ゲート電極CGとメモリゲート電極MGとの間のリーク電流を抑制また は防止することができ、不揮発性メモリを有する半導体装置の性能を向上させることがで きる。

30

20

[0156]

また、本実施の形態では、制御ゲート電極CG上に絶縁膜5および絶縁膜6を積層して 積層パターン7を形成したことで、金属シリサイド層21は、メモリゲート電極MGの上 部には形成されるが、制御ゲート電極CGの上部には形成されない。このため、メモリゲ ート電極MG上の金属シリサイド層21が制御ゲート電極CGに薄い絶縁膜9を挟んで近 接することがないため、制御ゲート電極CGとメモリゲート電極MG間のショート不良の 発生を防止することができる。従って、半導体装置の製造歩留まりを向上させることがで きる。また、半導体装置のコスト(単価)を低下させることができる。また、半導体装置 の信頼性を向上させることができる。

【0157】

図31は、不揮発性メモリのメモリゲート電極および制御ゲート電極間のリーク電流を 示すグラフである。図31のグラフの横軸は、メモリゲート電極および制御ゲート電極間 に所定の電圧を印加したときのリーク電流値に対応し、図31のグラフの縦軸は、累積度 数(標準偏差 で示した累積度数)に対応する。また、図31において、「第1の比較例 」として示されているのは、上記図29に示される第1の比較例の構造の場合であり、図 31において、「本実施の形態」として示されているのは、上記図1および図2に示され る本実施の形態の構造の場合である。

【0158】

図31のグラフに示されるように、上記図29に示される第1の比較例の構造に比べて、上記図1および図2に示される本実施の形態の構造では、制御ゲート電極CGとメモリゲート電極MGとの間のリーク電流を大幅に低減することができる。また、図31のグラフには図示しないけれども、上記図30に示される第2の比較例の構造の場合には、リーク電流の値は、図31において、「第1の比較例」と「本実施の形態」との間の値となることが確認されている。

【0159】

また、本実施の形態では、制御ゲート電極CG上には絶縁膜5,6が積層されて積層パ ターン7が構成されており、この積層パターン7のメモリゲート電極MGに隣接する側の 側壁7 a では、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退している。これ により、制御ゲート電極CGの上端角部C1に丸みを帯びさせることができる。 【0160】

すなわち、本実施の形態とは異なり、積層パターン7の側壁において、絶縁膜5が制御 ゲート電極CGおよび絶縁膜6よりも後退していなければ、制御ゲート電極CG(を構成 するn型のシリコン膜4n)の露出面を酸化させても、制御ゲート電極CGの上端角部C 1に丸みを帯びさせることは困難である。それに対して、本実施の形態のように、積層パ ターン7の側壁において、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退した 状態(図13の構造)を形成すれば、その後に、制御ゲート電極CG(を構成するn型の シリコン膜4n)の露出面を酸化させる(本実施の形態の場合は酸化シリコン膜9 a 形成 工程で酸化させる)ことで、上記図15のように、制御ゲート電極CGの上端角部C1に 丸みを帯びさせることができるのである。

[0161]

従って、製造後の半導体装置におけるメモリセルMCでは、積層パターン7のメモリゲート電極MGに隣接する側の側壁7aにおいて、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退し、かつ、制御ゲート電極CGの上端角部C1が丸みを帯びた状態となる。

[0162]

また、上記ステップS8のパターニング工程で積層パターン7を形成した後、積層パタ ーン7の側壁において、絶縁膜5をサイドエッチングしてn型のシリコン膜4n(制御ゲ ート電極CG)および絶縁膜6よりも後退させることで、絶縁膜5が制御ゲート電極CG および絶縁膜6よりも後退した状態(図13の構造)を容易かつ的確に形成することがで きる。 10

20

30

[0163]

そして、絶縁膜5を酸化シリコン膜とし、絶縁膜6を窒化シリコン膜とすることが好ま しく、これにより、絶縁膜5の選択的なサイドエッチングが的確に行えるようになる。ま た、上記ステップS8のパターニング工程で積層パターン7を形成した後、積層パターン 7の側壁において、絶縁膜5をサイドエッチングして制御ゲート電極CG(を構成するn 型のシリコン膜4n)および絶縁膜6よりも後退させるのは、フッ酸を用いたウェット処 理(本実施の形態の場合は上記ステップS12の洗浄処理に対応)により行うことが、よ り好ましい。これにより、絶縁膜6および制御ゲート電極CGのエッチングを防止しなが ら、酸化シリコンからなる絶縁膜5を、より的確にサイドエッチングすることができる。 【0164】

また、本実施の形態では、制御ゲート電極CGとメモリゲート電極MGとの間のリーク 電流を低減するために、制御ゲート電極CGの上端角部C1を丸めているが、制御ゲート 電極CGの下端角部C3が丸まりすぎていると、制御ゲート電極CGの機能に悪影響を与 える可能性がある。ここで、制御ゲート電極CGの下端角部C3は、制御ゲート電極CG の下面(絶縁膜3に接する面)と、制御ゲート電極CGのメモリゲート電極MGに隣接す る側の側面(側壁7aに対応する側面)との間の角部に対応する。このため、積層パター ン7のメモリゲート電極MGに隣接する側の側壁7aにおいて、制御ゲート電極CGの上 端角部C1の丸み度合いは、制御ゲート電極CGの下端角部C3の丸み度合いよりも大き くなっていることが好ましい。そして、積層パターン7のメモリゲート電極MGに隣接す る側の側壁7aにおいて、制御ゲート電極CGの下端角部C3は丸まっていなければ、す なわち略直角であれば、更に好ましい。このようにすることで、制御ゲート電極CGの上 端角部C1の丸み度合いを高めて制御ゲート電極CGとメモリゲート電極MGとの間のリ ーク電流を低減できるとともに、制御ゲート電極CGの下端角部C3の丸み度合を低くし て、制御ゲート電極CGの機能を、より的確に得ることができる。ここで、制御ゲート電 極CGの上端角部C1および下端角部C3のそれぞれの丸み度合いとは、制御ゲート電極 CGの上端角部C1および下端角部C3のそれぞれの角R(角アール:丸み部分の半径) に対応する。

【0165】

また、積層パターン7の側壁において、絶縁膜5をサイドエッチングして制御ゲート電 極CG(を構成する n 型のシリコン膜4 n)および絶縁膜6よりも後退させる際には、制 御ゲート電極CGの下に位置する絶縁膜3 は、後でゲート絶縁膜として使用するため、で きるだけエッチング(サイドエッチング)されないようにすることが好ましい。この観点 から、上記ステップS4で形成された絶縁膜3の厚み(形成膜厚)T1よりも、上記ステ ップS6で形成された絶縁膜5の厚み(形成膜厚)T2が厚いことが好ましい(すなわち T2>T1)。このようにすることで、絶縁膜5をサイドエッチングして制御ゲート電極 CG(を構成する n 型のシリコン膜4 n)および絶縁膜6よりも後退させる際に、制御ゲ ート電極CGの下に位置する絶縁膜3がエッチング(サイドエッチング)されるのを抑制 または防止することができる。これにより、ゲート絶縁膜として機能する絶縁膜3の信頼 性を、より向上させることができる。

[0166]

また、上記ステップS4で形成する絶縁膜3としては、酸化シリコン膜と酸窒化シリコ ン膜のいずれも用いることができるが、酸窒化シリコン膜を絶縁膜3として用いれば、よ り好ましい。絶縁膜5と絶縁膜3とがいずれも酸化シリコン膜であると、絶縁膜5をサイ ドエッチングして制御ゲート電極CGおよび絶縁膜6よりも後退させる際に、制御ゲート 電極CGの下の絶縁膜3がエッチング(サイドエッチング)されやすいが、絶縁膜3を酸 窒化シリコン膜とすることで、絶縁膜5をサイドエッチングする際に、制御ゲート電極C Gの下の絶縁膜3がエッチング(サイドエッチング)されるのを、より的確に防止できる ようになる。また、絶縁膜5として、CVD法により形成された酸化シリコン膜を用いれ ば、制御ゲート電極CGの下の絶縁膜3がエッチング(サイドエッチング)されるのを防 止しつつ、絶縁膜5をより的確にエッチングできるようになる。 10

20



[0167]

また、本実施の形態では、ステップS12の洗浄工程で犠牲酸化膜8を除去する際に、 積層パターン7の側壁7a,7bにおいて絶縁膜5をサイドエッチングしている。このた め、絶縁膜5のサイドエッチング工程を別途追加する必要がなく、半導体装置の製造工程 数の増加を抑制することができる。

【0168】

また、以下の実施の形態2では、ステップS10aの洗浄工程で自然酸化膜などを除去 する際に、積層パターン7の側壁7a,7bにおいて絶縁膜5をサイドエッチングしてい る。このため、絶縁膜5のサイドエッチング工程を別途追加する必要がなく、半導体装置 の製造工程数の増加を抑制することができる。

10

【0169】

(実施の形態2)

本実施の形態2では、上記実施の形態1で説明した半導体装置を製造するための他の製 造工程について説明する。

【0170】

図32~図40は、本実施の形態の半導体装置の製造工程中の要部断面図である。この うち、図32、図35、図37および図39は、上記実施の形態1の上記図6~図11、 図14、図17~図20および図22~図28と同じ領域(断面領域)が示され、図33 、図34、図36、図38および図40は、上記実施の形態1の上記図12、図13、図 15、図16および図21と同じ領域(断面領域)が示されている。

【0171】

上記実施の形態1および本実施の形態2では、上記ステップS8で積層パターン7を形成した後に、積層パターン7の側壁において、絶縁膜5をサイドエッチングして絶縁膜5 を制御ゲート電極CG(を構成するn型のシリコン膜4n)および絶縁膜6よりも後退さ せる工程を行うが、この工程は、上記実施の形態1では、ステップS12の洗浄工程に対応 応し、本実施の形態では、ステップS10の洗浄工程に対応する。以下、本実施の形態の 半導体装置の製造工程を図面を参照して説明する。

【0172】

本実施の形態の製造工程は、上記ステップS10の洗浄工程を行う直前までは、上記実施の形態1の製造工程と同様であるので、ここではその説明を省略し、ステップS10の 洗浄工程から説明する。

【0173】

上記実施の形態1のステップS1~S9と同様の工程を行って上記図9の構造を得た後、本実施の形態でもステップS10の洗浄処理(洗浄工程)を行う。図32は、本実施の 形態において、ステップS10の洗浄処理を行った段階の要部断面図が示されている。ま た、図33および図34には、積層パターン7およびその近傍領域の拡大図が示されてい るが、図33は、ステップS10の洗浄処理を行う直前の段階が示され、図34は、ステ ップS10の洗浄処理を行った段階(ステップS11の犠牲酸化を行う前の段階)が示さ れている。

[0174]

上記実施の形態1と本実施の形態では、ステップS10の洗浄処理に使用する洗浄液が 異なっている。すなわち、上記実施の形態1では、ステップS10の洗浄処理にフッ酸を 含まない洗浄液を用いたのに対して、本実施の形態では、ステップS10の洗浄処理にフ ッ酸(HF)を使用し、フッ酸(HF)を含む洗浄液を用いてステップS10の洗浄処理 を行う。具体的には、本実施の形態では、希フッ酸(フッ酸の水溶液)を用いて、ステッ プS10の洗浄処理を行う。以下では、本実施の形態で行うステップS10の洗浄処理( 洗浄工程)を、ステップS10aの洗浄処理(洗浄工程)と称するものとする。 【0175】

本実施の形態では、ステップS10aの洗浄処理において、フッ酸を含む洗浄液(好ましくは希フッ酸)を用いることにより酸化シリコン膜が選択的にエッチングされ得る。こ

20

30

のため、ステップS10aの洗浄処理により、図32および図34に示されるように、メ モリセル領域1Aの積層パターン7において、絶縁膜5(酸化シリコン膜)がサイドエッ チングされる。また、p型ウエルPW1の表面などに自然酸化膜が形成されていれば、こ の自然酸化膜もステップS10aの洗浄処理で除去され得る。従って、本実施の形態のス テップS10aの洗浄工程は、エッチング工程とみなすこともできる。 【0176】

ステップS10aの洗浄処理によって、図32および図34に示されるように、メモリ セル領域1Aにおいては、制御ゲート電極CGで覆われていない部分の半導体基板1(p 型ウエルPW1)の主面(シリコン面)と、制御ゲート電極CGの側面(シリコン面)と が露出され、周辺回路領域1Bにおいては、シリコン膜4の上面(シリコン面)が露出さ れる。

【0177】

一方、ステップS10aの洗浄処理では、フッ酸を含む洗浄液(好ましくは希フッ酸) を用いるため、シリコン膜や窒化シリコン膜は、酸化シリコン膜に比べてエッチングされ にくい。このため、ステップS10aの洗浄処理では、半導体基板1とシリコン膜4とn 型のシリコン膜4nと絶縁膜6(窒化シリコン膜)とは、ほとんどエッチングされない。 すなわち、ステップS10aの洗浄処理では、半導体基板1とシリコン膜4とn型のシリ コン膜4nと絶縁膜6とに比べて、絶縁膜5がエッチングされやすい洗浄液を使用し、こ の観点から、フッ酸を含む洗浄液を用いることが好ましいのである。

【0178】

メモリセル領域1 A の積層パターン7 において、絶縁膜5 (酸化シリコン膜)は絶縁膜 6 (窒化シリコン膜)と制御ゲート電極CG(n型のシリコン膜4 n)との間に上下に挟 まれているため、ステップS10aの洗浄処理において、積層パターン7の絶縁膜5 は、 絶縁膜6 で覆われた上面側からはエッチングが進行せず、制御ゲート電極CGに接する下 面側からもエッチングが進行しない。しかしながら、ステップS10aの洗浄処理におい て、積層パターン7の側壁(側面)がフッ酸を含む洗浄液にさらされるため、図33と図 34を比べると分かるように、積層パターン7において、積層パターン7の側壁(側面) で露出する絶縁膜5 が、横方向に、すなわち絶縁膜5の平面方向に平行な方向(半導体基 板1の主面に略平行な方向に対応)に、エッチング(サイドエッチング)される。 【0179】

但し、積層パターン7の絶縁膜5の全部がエッチングされる前にステップS10aの洗 浄処理を終了(停止)する。すなわち、メモリセル領域1Aの積層パターン7において、 絶縁膜5の一部(平面形状の外周領域)がエッチングされて除去されるが、それ以外の部 分の絶縁膜5はエッチングされずに残存するようにする。これは、ステップS10aの洗 浄処理の洗浄液のフッ酸濃度や洗浄処理時間を制御することで、実現できる。また、本実 施の形態では、ステップS10aの洗浄処理の際に、自然酸化膜を除去するだけでなく、 絶縁膜5をサイドエッチングする必要があるため、自然酸化膜のみを除去する場合(絶縁 膜5のサイドエッチングが行なわれない場合)に比べて、洗浄処理時間(ウェット処理時 間)を長くする。

[0180]

このように、ステップS10aの洗浄処理を行うと、メモリセル領域1Aの積層パター ン7は、制御ゲート電極CG(n型のシリコン膜4n)と絶縁膜5と絶縁膜6との積層構 造であるが、絶縁膜5が選択的にサイドエッチングされた状態となり、一方、周辺回路領 域1Bにおいては、絶縁膜5がエッチングされ、シリコン膜4のみとなる。ステップS1 0aの洗浄処理を行うことで、メモリセル領域1Aの積層パターン7は、その側壁(側面 )において、絶縁膜5(の側面)が、制御ゲート電極CG(の側面)および絶縁膜6(の 側面)よりも後退した(すなわち内側に引っ込んだ)構造となる。従って、ステップS1 0aの洗浄工程は、積層パターン7の側壁において、絶縁膜5をサイドエッチングして制 御ゲート電極CG(を構成するn型のシリコン膜4n)および絶縁膜6よりも後退させる 工程とみなすこともできる。

20

10



[0181]

次に、本実施の形態でも、上記実施の形態1と同様のステップS11の犠牲酸化を行っ て犠牲酸化膜8を形成する。図35は、本実施の形態において、ステップS11の犠牲酸 化を行った段階の要部断面図が示されている。また、図36には、図35と同じ段階(ス テップS11の犠牲酸化を行った段階)における積層パターン7およびその近傍領域の拡 大図が示されている。

(34)

【0182】

本実施の形態で行うステップS11の犠牲酸化は、上記実施の形態1で行うステップS 11の犠牲酸化と基本的には同じである。しかしながら、本実施の形態では、周辺回路領 域1Bにおいて、後にゲート電極GEを形成(パターニング)するのに用いるシリコン膜 4の上面が露出された状態でステップS11の犠牲酸化を行うため、図35に示されるよ うに、周辺回路領域1Bのシリコン膜4の上面にも犠牲酸化膜8が形成される点が、上記 実施の形態1と相違している。また、本実施の形態では、メモリセル領域1Aの積層パタ ーン7において、絶縁膜5がサイドエッチングされた状態でステップS11の犠牲酸化が 行われる点も、上記実施の形態1と相違している。以下では、本実施の形態で行うステッ プS11の犠牲酸化(犠牲酸化工程)を、ステップS11aの犠牲酸化(犠牲酸化工程) と称するものとする。

【0183】

ステップS11aの犠牲酸化により、図35および図36に示されるように、メモリセ ル領域1Aにおいては、積層パターン7(制御ゲート電極GE)で覆われていない部分の 半導体基板1(p型ウエルPW1)の主面(表面)と、積層パターン7の制御ゲート電極 CG(を構成するn型のシリコン膜4n)の側面(側壁)とが酸化されて、犠牲酸化膜( 酸化シリコン膜)8が形成される。また、周辺回路領域1Bにおいては、シリコン膜4の 上面が酸化されて、犠牲酸化膜(酸化シリコン膜)8が形成される。犠牲酸化膜8の膜厚 は、例えば3~6nm程度とすることができる。ステップS11aの犠牲酸化をISSG 酸化によって行なった場合には、Si領域(ここでは半導体基板1とn型のシリコン膜4 nとシリコン膜4)だけでなくSiN領域(ここでは絶縁膜6)も酸化できるため、積層 パターン7の絶縁膜6(窒化シリコン膜)の上面および側面(側壁)も酸化されて、犠牲 酸化膜8が形成される。

【0184】

本実施の形態では、ステップS11aの犠牲酸化工程で犠牲酸化膜8を形成する際に、 積層パターン7の側壁において、ゲート電極CGを形成するn型のシリコン膜4nの表面 (露出面)が酸化されて、制御ゲート電極CG(を構成するn型のシリコン膜4n)の上 端角部C1,C2が丸みを帯びる。その理由は、上記実施の形態1で酸化シリコン膜9a を形成する際に、制御ゲート電極CG(を構成するn型のシリコン膜4n)の上端角部C 1,C2が丸みを帯びるのと同様である。

【0185】

すなわち、上記実施の形態1では、上記ステップS12の洗浄工程で、積層パターン7 の側壁において、絶縁膜5をサイドエッチングすることで絶縁膜5(の側面)が制御ゲー ト電極CG(の側面)および絶縁膜6(の側面)よりも後退した構造を形成し、この状態 で、酸化シリコン膜9aの形成工程(半導体基板1の酸化処理)を行うことで、制御ゲー ト電極CGの上端角部C1,C2を丸くしている。それに対して、本実施の形態では、ス テップS10aの洗浄工程で、積層パターン7の側壁において、絶縁膜5をサイドエッチ ングすることで絶縁膜5(の側面)が制御ゲート電極CG(の側面)および絶縁膜6(の 側面)よりも後退した構造を形成し、この状態で、ステップS11aの犠牲酸化(半導体 基板1の酸化処理)を行うことで、制御ゲート電極CGの上端角部C1,C2を丸くして いる。

[0186]

つまり、絶縁膜5をサイドエッチングして絶縁膜5を制御ゲート電極CGおよび絶縁膜 6よりも後退させたことで、制御ゲート電極CGは側面が露出するだけでなく、制御ゲー

10

20

30

40

ト電極 C G の上面のうちの上端角部 C 1 , C 2 近傍の領域も露出させ、この状態で、半導体基板 1 の酸化処理(上記実施の形態 1 では酸化シリコン膜 9 a の形成工程、本実施の形態ではステップ S 1 1 a の犠牲酸化工程)を行っているのである。このため、上記実施の 形態 1 では、酸化シリコン膜 9 a を形成した段階で、本実施の形態では、ステップ S 1 1 a で犠牲酸化膜 8 を形成した段階で、制御ゲート電極 C G の上端角部 C 1 , C 2 が、ほぼ 直角の尖った角部から、丸みを帯びたものに変化する。

(35)

【0187】

また、上記実施の形態1のステップS12の洗浄工程と同様に、本実施の形態のステッ プS10aの洗浄工程においても、絶縁膜5をサイドエッチングさせることで、積層パタ ーン7の側壁において、絶縁膜5が制御ゲート電極CGおよび絶縁膜6よりも後退した距 離L1は、ステップS13で形成した絶縁膜9を構成する酸化シリコン膜9aの厚みT4 以上であることが好ましい(すなわちL1 T4)。ここで、距離L1は上記図34に示 し、厚みT4は上記図15に示してある。また、積層パターン7の側壁において、絶縁膜 5が制御ゲート電極CGおよび絶縁膜6よりも後退した距離L1は、4nm以上である( すなわちL1 4nm)ことが、更に好ましい。これにより、制御ゲート電極CGに対し て、十分に丸みを帯びた上端角部C1,C2を更に的確に形成することができる。 【0188】

また、本実施の形態では、ステップS11aの犠牲酸化工程で制御ゲート電極CGの露 出面を酸化させることで、制御ゲート電極CGの上端角部C1,C2に丸みをもたせてい る。このため、制御ゲート電極CGの露出面で酸化が進行するように、ステップS11a の犠牲酸化は、半導体基板1の酸化処理により行い、好ましくは熱酸化により行うことが できるが、ISSG酸化により行えば、更に好ましい。また、この酸化シリコン膜9aを 形成する工程により、絶縁膜6の下端角部も丸みを帯びた形状となる。

【0189】

次に、本実施の形態でも、上記実施の形態1と同様のステップS12の洗浄処理(洗浄 工程)を行う。図37は、本実施の形態において、ステップS12の洗浄処理を行った段 階の要部断面図が示されている。また、図38には、図37と同じ段階(ステップS12 の洗浄処理を行った段階)における積層パターン7およびその近傍領域の拡大図が示され ている。

【0190】

本実施の形態で行うステップS12の洗浄処理は、上記実施の形態1で行うステップS 12の洗浄処理と基本的には同じである。このため、本実施の形態でも、上記実施の形態 1と同様に、フッ酸を含有する洗浄液、具体的には希フッ酸(フッ酸の水溶液)を用いて 、ステップS12の洗浄処理を行う。以下では、本実施の形態で行うステップS12の洗 浄処理(洗浄工程)を、ステップS12aの洗浄処理(洗浄工程)と称するものとする。 【0191】

ステップS12 a の洗浄処理により、図37および図38に示されるように、犠牲酸化 膜8がエッチングされて除去される。また、ステップS12 a の洗浄処理により、犠牲酸 化膜8を除去するだけでなく、メモリセル領域1Aの積層パターン7において、絶縁膜5 を更にサイドエッチングすることもできる。従って、ステップS12 a の洗浄工程は、エ ッチング工程とみなすこともできる。

【0192】

ステップS12aの洗浄処理によって犠牲酸化膜8が除去されたことで、メモリセル領 域1Aにおいては、積層パターン7(制御ゲート電極CG)で覆われていない部分の半導 体基板1(p型ウエルPW1)の主面(シリコン面)と、制御ゲート電極CGの側面(シ リコン面)が露出される。一方、周辺回路領域1Bにおいては、シリコン膜4の上面(シ リコン面)が露出される。

【0193】

ステップS12aの洗浄処理では、フッ酸を含む洗浄液(好ましくは希フッ酸)を用いるため、シリコン膜や窒化シリコン膜は、酸化シリコン膜に比べてエッチングされにくく <sup>50</sup>

30

、半導体基板1とn型のシリコン膜4nとシリコン膜4と絶縁膜6とは、ほとんどエッチングされない点は、上記実施の形態1のステップS12の洗浄処理と同様である。 【0194】

次に、本実施の形態でも、上記実施の形態1と同様のステップS13の絶縁膜9の形成 工程を行う。

【0195】

図39は、本実施の形態において、ステップS13の絶縁膜9の形成工程を行った段階 の要部断面図が示されている。また、図40には、図39と同じ段階(ステップS13の 絶縁膜9の形成工程を行った段階)における積層パターン7およびその近傍領域の拡大図 が示されている。なお、図39では、図面を見易くするために、酸化シリコン膜9a、窒 化シリコン膜9bおよび酸化シリコン膜9cの積層膜を、単に絶縁膜9として図示してい るのに対して、図40では、絶縁膜9を、酸化シリコン膜9a、窒化シリコン膜9bおよ び酸化シリコン膜9cの積層膜として図示している。実際には、絶縁膜9は、酸化シリコ ン膜9a、窒化シリコン膜9bおよび酸化シリコン膜9cの積層膜である。

【0196】

本実施の形態においても、絶縁膜9の構成や形成法などは、上記実施の形態1と基本的には同じである。すなわち、本実施の形態においても、上記実施の形態1と同様に、絶縁膜9は、下から順に形成された酸化シリコン膜9a、窒化シリコン膜9bおよび酸化シリコン膜9cの積層膜(ONO膜)からなる。上記実施の形態1と同様に、絶縁膜9は、図39および図40に示されるように、p型ウエルPW1の表面(但し制御ゲート電極CGで覆われていない部分)上と、積層パターン7の側壁(側面)および上面上と、周辺回路領域1Bのシリコン膜4の上面上とに形成される。

【0197】

上記実施の形態1では、酸化シリコン膜9a形成工程で、制御ゲート電極CGの露出面 (表面)を酸化させて制御ゲート電極CGの上端角部C1,C2を丸くしてしたが、本実 施の形態では、ステップS11aの犠牲酸化工程で、制御ゲート電極CGの露出面(表面) を酸化させて制御ゲート電極CGの上端角部C1,C2を丸くしている。このため、上 記実施の形態1では、酸化シリコン膜9a形成工程は、半導体基板1を酸化処理すること により行い、好ましくは熱酸化(更に好ましくはISSG酸化)により行うが、本実施の 形態では、これらの手法だけでなく、例えばCVD法などで酸化シリコン膜9aを形成す ることもできる。但し、本実施の形態において、酸化シリコン膜9a形成工程を、半導体 基板1を酸化処理(好ましくは熱酸化、更に好ましくはISSG酸化)により行えば、酸 化シリコン膜9a形成工程でも制御ゲート電極CGの露出面(表面)を酸化させることが できるため、酸化シリコン膜9a形成前に比べて、酸化シリコン膜9a形成後の制御ゲー ト電極CGの上端角部C1,C2の丸み度合いを、更に高めることができる。 【0198】

また、積層パターン7の側壁において、絶縁膜5をサイドエッチングして制御ゲート電極CGおよび絶縁膜6よりも後退させた後で、ステップS13で絶縁膜9を形成するので、積層パターン7の側壁における絶縁膜5が後退している領域(上記図38に示される領域30c,30dに対応する領域)に、絶縁膜9の一部が入り込んだ状態になる。絶縁膜9は、具体的には、絶縁膜9は酸化シリコン膜9a、窒化シリコン膜9bおよび酸化シリコン膜9cの積層膜からなるため、積層パターン7の側壁における絶縁膜5が後退している領域(上記図38に示される領域30c,30dに対応する領域)に、窒化シリコン膜9bの一部も入り込んだ状態になる。

[0199]

以降の工程は、上記実施の形態1と同様である。すなわち、本実施の形態においても、 上記実施の形態1と同様に、ステップS14でメモリゲート電極MG形成用のn型のシリ コン膜10nを形成し、更にステップS14以降の工程を行うが、ここではその図示およ び繰り返しの説明は省略する。また、製造された半導体装置の構造については、上記実施 の形態1で説明したので、ここではその説明は省略する。 10

20

30

[0200]

本実施の形態においては、上記実施の形態1とほぼ同様の効果を得ることができるのに 加えて、次のような効果も得ることができる。

【0201】

上記実施の形態1では、酸化シリコン膜9 a 形成工程で制御ゲート電極CGの露出面( 表面)を酸化させて制御ゲート電極CGの上端角部C1,C2を丸くしていたが、酸化シ リコン膜9 a の膜厚は、メモリトランジスタのゲート絶縁膜としての機能を考慮して決め る必要がある。それに対して、本実施の形態では、ステップS11 a の犠牲酸化工程で、 制御ゲート電極CGの露出面(表面)を酸化させて制御ゲート電極CGの上端角部C1, C2を丸くしているが、犠牲酸化膜8 はその後のステップS12 a の洗浄工程で除去され るため、犠牲酸化膜8 の膜厚を厚くすることも可能である。制御ゲート電極CGの上端角 部C1,C2の丸み度合いは、制御ゲート電極CGの露出面(表面)を酸化させる際(上 記実施の形態1では酸化シリコン膜9 a 形成工程、本実施の形態ではステップS11 a の 犠牲酸化工程)の酸化量に影響され、酸化量が大きいほど、制御ゲート電極CGの上端角 部C1,C2の丸み度合いが大きくなりやすい。本実施の形態では、ステップS11 a の 犠牲酸化工程での酸化量(犠牲酸化膜8の膜厚に対応)の自由度が高く、この酸化量を、 制御ゲート電極CGの上端角部C1,C2を丸くするのに最適な値にすることができるた め、制御ゲート電極CGの上端角部C1,C2の丸み度合いを制御しやすくなる。 【0202】

一方、フッ酸を用いた洗浄処理(上記実施の形態ではステップS12の洗浄処理、本実 20施の形態ではステップS10a,S12aの洗浄処理)の後には、フッ酸を十分に除去するため、水洗処理が必要である。本実施の形態では、ステップS10aの洗浄処理の後と、ステップS12aの洗浄処理の後とに、それぞれ半導体基板1を水洗する(水ですすぐ)必要がある。それに対して、上記実施の形態1では、ステップS12aの洗浄処理の後に半導体基板1を水洗する(水ですすぐ)処理を行うが、ステップS10の洗浄処理にはフッ酸を用いないため、ステップS10のフッ酸処理及び水洗工程を減らせる分、半導体装置の製造工程数を低減することができる。

【0203】

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、 本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変 3 更可能であることは言うまでもない。

30

10

【産業上の利用可能性】 【0204】

本発明は、半導体装置およびその製造技術に適用して有効である。

- 【符号の説明】
- 【0205】
- 1 半導体基板
- 1 A メモリセル領域
- 1 B 周辺回路領域
- 2 素子分離領域
- 3 絶縁膜
- 4 シリコン膜
- 4 n n型のシリコン膜
- 5 絶縁膜
- 6 絶縁膜

7 積層パターン

- 7 a , 7 b 側壁
- 8 犠牲酸化膜
- 9 絶縁膜
- 9 a 酸化シリコン膜

9 c 酸化シリコン膜 10n n型のシリコン膜 11a,11b,11c n<sup>-</sup>型半導体領域 12a,12b,12c n<sup>+</sup>型半導体領域 20 金属膜 2.1 金属シリサイド層 22,23 絶縁膜 2.4 ストッパ絶縁膜 25 絶縁膜 26 配線溝 29 矢印(エッチング方向) 30a,30b,30c,30d 領域 31 領域 103,203 絶縁膜 109,209 絶縁膜 109a,209a 酸化シリコン膜 109b,209b 窒化シリコン膜 109c,209c 酸化シリコン膜 121,221 金属シリサイド層 231 領域 C1,C2,C201 上端角部 CG, CG101, CG201 制御ゲート電極 CNT コンタクトホール L1 距離 M 1 配線 MC メモリセル MD, MS 半導体領域 MG, MG101, MG201 メモリゲート電極 PG プラグ PS1 多結晶シリコンスペーサ PW1, PW2, PW101, PW201 p型ウエル SW 側壁絶縁膜 T1,T2,T3,T4 厚み

9 b 窒化シリコン膜

10

20



(39)

図 1 MC - 23 6 That 5 7 CG(4n) - 21(MG) 7a 7b - SW SW - MG(10n) \_\_\_\_22 21 -21 C2 3 Cl 9a 9b 9c 12b 11b 11a 12a PW1 ģ МD МS 9a,9c:酸化シリコン膜 CG:制御ゲート電極 9b:窒化シリコン膜 MG:メモリゲート電極 CI:上端角部 1:半導体基板 3,5,6,9:絶縁膜 7:積層パターン

【図2】



【図3】



#### 【図4】

図 4

印加電圧 動作	Vd	Vcg	Vmg	Vs	Vb		
書込	1V	Vdd	12V	6V	0		
消去	0	0	-6V	6V	0		
読出	Vdd	Vdd	Vdd	0	0		
Vdd = 1.5V							



【図5】



1B

PW2

【図8】











図 8

i PW1

1A

7

6 5 CG(4n)

【図10】



【図11】



【図12】











【図15】

(41)



【図16】



【図19】







【図17】



【図18】











【図23】







# 【図25】

【図26】









【図29】









【図31】



【図32】



【図33】



【図34】



【図35】



【図36】



【図37】



【図38】







【図40】



フロントページの続き

(51) Int.CI.

FΙ

H 0 1 L 27/10 (2006.01)

(56)参考文献 特開2002-289715(JP,A) 特開2007-258497(JP,A) 特開2007-251079(JP,A) 特開2009-059927(JP,A) 特開2005-347679(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 1 / 8 2 4 7 H 0 1 L 2 7 / 1 0 H 0 1 L 2 7 / 1 1 5 H 0 1 L 2 9 / 7 8 8 H 0 1 L 2 9 / 7 9 2