(19) 日本国特許庁(JP)

(12) **特許公報(B2)**

(11) 特許番号

(24) 登録日 平成25年12月20日 (2013.12.20)

特許第5435907号 (P5435907)

(45) 発行日 平成26年3月5日(2014.3.5)

(51) Int.Cl.	F I				
HO1L 21/336	(2006.01) нот	29/78	618A		
HO1L 29/786	(2006.01) HOII	. 27/08	321N		
HO1L 21/8238	(2006.01) HOII	27/08	331E		
HO1L 27/092	(2006.01) HOII	27/06	1 O 2 A		
HO1L 27/08	(2006.01) HOII	21/205			
			請求項の数 5 (全 43 頁) 最終頁に続く		
(21) 出願番号	特願2008-202565 (P2008-202565)	(73)特許権:	者 000153878		
(22) 出願日	平成20年8月6日 (2008.8.6)		株式会社半導体エネルギー研究所		
(65) 公開番号	特開2009-71285 (P2009-71285A)		神奈川県厚木市長谷398番地		
(43) 公開日	平成21年4月2日 (2009.4.2)	(72) 発明者 山崎 舜平			
審査請求日	請求日 平成23年7月1日(2011.7.1)		神奈川県厚木市長谷398番地 株式会社		
(31) 優先権主張番号	特願2007-213149 (P2007-213149)		半導体エネルギー研究所内		
(32) 優先日	平成19年8月17日 (2007.8.17)	(72)発明者	荒井 康行		
(33) 優先権主張国	日本国(JP)		神奈川県厚木市長谷398番地 株式会社		
			半導体エネルギー研究所内		
		(72)発明者	鈴木 幸恵		
			神奈川県厚木市長谷398番地 株式会社		
			半導体エネルギー研究所内		
		(72)発明者	黒川 義元		
			神奈川県厚木市長谷398番地 株式会社		
			半導体エネルギー研究所内		
			最終頁に続く		

(54) 【発明の名称】表示装置の作製方法

(57)【特許請求の範囲】

【請求項1】

第1のゲート電極を有し、

第2のゲート電極を有し、

前記第1のゲート電極の上方と前記第2のゲート電極の上方とに絶縁膜を有し、

<u>前記絶縁膜の上方に、前記第1のゲート電極と重なる領域を有する第1の微結晶シリコ</u>ン膜を有し、

<u>前記絶縁膜の上方に、前記第2のゲート電極と重なる領域を有する第2の微結晶シリコ</u>ン膜を有し、

前記第1の微結晶シリコン膜の上方に第1の非晶質シリコン膜を有し、

 前記第2の微結晶シリコン膜の上方に第2の非晶質シリコン膜を有し、

 前記第1の非晶質シリコン膜の上方に第1のn型半導体膜を有し、

 前記第2の非晶質シリコン膜の上方に第2のn型半導体膜を有し、

 前記第2の非晶質シリコン膜の上方に第2のn型半導体膜を有し、

 前記第2の非晶質シリコン膜の上方に第2のp型半導体膜を有し、

 前記第2の非晶質シリコン膜の上方に第2のp型半導体膜を有し、

 前記第2の非晶質シリコン膜の上方に第2のp型半導体膜を有し、

 前記第1のn型半導体膜の上方に第1の導電膜を有し、

 前記第2のn型半導体膜の上方に第2の導電膜を有し、

 前記第1の導電膜の上方に第4の導電膜を有し、

 前記第1のp型半導体膜の上方に第5の導電膜を有し、

<u>前記第2のp型半導体膜の上方に第6の導電膜を有する表示装置の作製方法であって、</u> 前記第1のゲート電極と前記第2のゲート電極とを形成する第1の工程と、

前記第1のゲート電極の上方と前記第2のゲート電極の上方とに前記絶縁膜を形成する 第2の工程と、

前記絶縁膜の上方に微結晶シリコン膜を形成する第3の工程と、

前記微結晶シリコン膜の上方に非晶質シリコン膜を形成する第4の工程と、

<u>前記非晶質シリコン膜をエッチングして前記第1の非晶質シリコン膜と前記第2の非晶</u> 質シリコン膜とを形成する第5の工程と、

<u>前記微結晶シリコン膜をエッチングして前記第1の微結晶シリコン膜と前記第2の微結</u> 晶シリコン膜とを形成する第6の工程と、

10

<u>前記第1の非晶質シリコン膜の上方と前記第2の非晶質シリコン膜の上方とにn型半導体膜を形成する第7の工程と、</u>

前記n型半導体膜の上方に導電膜を形成する第8の工程と、

前記導電膜をエッチングして第7の導電膜を形成し、前記n型半導体膜をエッチングし て第3のn型半導体膜を形成し、前記第2の非晶質シリコン膜の上面を露出させる第9の 工程と、

<u>前記第7の導電膜の上方と前記第2の非晶質シリコン膜の上方とにp型半導体膜を形成</u> する第10の工程と、

<u>前記 p 型半導体膜をエッチングして第3の p 型半導体膜を形成し、前記第7 の導電膜の</u> 上面を露出させる第11の工程と、

20

前記第7の導電膜の上方の前記第3の導電膜と、前記第7の導電膜の上方の前記第4の 導電膜と、前記第3のp型半導体膜の上方の前記第5の導電膜と、前記第3のp型半導体 膜の上方の前記第6の導電膜と、を形成し、前記第7の導電膜をエッチングして前記第1 の導電膜と前記第2の導電膜とを形成し、前記第3のn型半導体膜をエッチングして前記 第1のn型半導体膜と前記第2のn型半導体膜とを形成し、前記第3のp型半導体膜をエ ッチングして前記第1のp型半導体膜と前記第2のp型半導体膜とを形成する第12の工 程と、を有することを特徴とする表示装置の作製方法。

【請求項2】

請求項1において、

<u>前記第3の工程において、波長10m以上の周波数を有する第1の高周波電力と、波長</u> <u>30</u> <u>10m未満の周波数を有する第2の高周波電力と、を重畳印加してグロー放電プラズマを</u> 生成することを特徴とする表示装置の作製方法。

【請求項3】

請求項1又は請求項2において、

前記第3の工程において、成膜初期段階に、アルゴン及びヘリウムが供給され、

前記第3の工程において、前記成膜初期段階より後の段階に、アルゴンが供給されず、 ヘリウムが供給されることを特徴とする表示装置の作製方法。

【請求項4】

請求項1乃至請求項3のいずれか一項において、

<u>前記第4の工程において、300~400の温度で前記非晶質シリコン膜を形成す</u>40 <u>ることによって、前記微結晶シリコン膜に水素を拡散させることを特徴とする表示装置の</u> 作製方法。

【請求項5】

請求項1乃至請求項4のいずれか一項において、

<u>前記第11の工程より後であって前記第12の工程よりも前に、前記絶縁膜にコンタク</u> トホールを形成する工程を有し、

前記第12の工程において、前記第4の導電膜は、前記コンタクトホールを介して、前 記第2のゲート電極と電気的に接続することを特徴とする表示装置の作製方法。

【発明の詳細な説明】

【技術分野】

(3)

[0001]

本発明は、 n チャネル型薄膜トランジスタ及び p チャネル型薄膜トランジスタを用いた表示装置の作製方法に関する。

【背景技術】

【0002】

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数十~数百nm程度)を用 いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはICや電気 光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子と して開発が急がれている。

[0003]

10

30

40

画像表示装置のスイッチング素子として、非晶質シリコン膜をチャネル形成領域に用いた 薄膜トランジスタ、または多結晶シリコン膜をチャネル形成領域に用いた薄膜トランジス タ等が用いられている。多結晶シリコン膜の形成方法としては、パルス発振のエキシマレ ーザビームを光学系により線状に加工して、非晶質シリコン膜に対し線状ビームを走査さ せながら照射して結晶化する技術が知られている。

[0004]

また、画像表示装置のスイッチング素子として、微結晶シリコン膜をチャネル形成領域に 用いた薄膜トランジスタが用いられている(特許文献1非特許文献1)。

【 0 0 0 5 】

ところで液晶パネルは、マザーガラスと呼ばれる大面積ガラス基板上で複数枚のパネルを 20 加工した後、最終的にテレビやパーソナルコンピュータの画面に合わせた寸法に分断して 製造されている。1枚のマザーガラスから複数枚のパネルを取り出すようにして、パネル 1枚当たりのコストを低減するためである。液晶テレビの市場では、画面サイズ(パネル サイズ)の大型化と販売価格の低下が急激に進んでいる。大画面化と低価格化に対応して 生産性を向上するために、ここ数年、マザーガラスの大型化が進められている。

【0006】

第1世代と呼ばれる1991年頃の代表的なガラス基板のサイズは300mm×400mmであった。その後、マザーガラスのサイズは、第2世代(400mm×500mm)、第3世代(550mm×650mm)、第4世代(730mm×920mm)第5世代(1000mm×1200mm)、第6世代(2450mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2000mm×2400mm)、第9世代(2450×3050mm)、第10世代(2850mm×3050mm)と一途に大型化が図られている。

【特許文献1】特開平4-242724号公報

【非特許文献1】トシアキ・アライ(Toshiaki Arai)他、エス・アイ・デ ィー 07 ダイジェスト(SID 07 DIGEST)、2007、p.1370 - 1373

【発明の開示】

【発明が解決しようとする課題】

多結晶シリコン膜をチャネル形成領域に用いた薄膜トランジスタは、非晶質シリコン膜を チャネル形成領域に用いた薄膜トランジスタに比べて移動度が2桁以上高く、半導体表示 装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有してい る。しかしながら、非晶質シリコン膜をチャネル形成領域に用いた場合に比べて、半導体 膜の結晶化が必要なために工程が複雑化し、その分歩留まりが低減し、コストが高まると いう問題がある。また、エキシマレーザビームを非晶質シリコン膜に照射して形成した多 結晶シリコン膜は、レーザビームのエネルギーのばらつきにより結晶粒の大きさが不揃い な場合があり、このような多結晶シリコンを用いて薄膜トランジスタを形成すると電気特 性がばらつくという問題がある。

[0008]

一方、非晶質シリコン膜をチャネル形成領域に用いた薄膜トランジスタは、少ないフォトマスク数で作製することが可能であるため工程が簡易であるが、閾値の変動が大きく、また移動度が低い。さらに、非晶質シリコン膜をチャネル形成領域に用いた薄膜トランジスタにおいて、pチャネル型の薄膜トランジスタを作製することが困難であった。 【0009】

また、微結晶シリコン膜をチャネル形成領域に用いた逆スタガ型の薄膜トランジスタにお いては、ゲート絶縁膜及び微結晶半導体膜の界面領域における結晶性が低く、薄膜トラン ジスタの電気的特性が悪い。さらに微結晶シリコン膜をチャネル形成領域に用いた逆スタ ガ型の p チャネル型薄膜トランジスタを作製することは困難である。

 $\begin{bmatrix} 0 & 0 & 1 & 0 \end{bmatrix}$

上述した問題に鑑み、本発明は、電気特性が優れ、信頼性の高い p チャネル型薄膜トランジスタ及び n チャネル薄膜トランジスタを有する表示装置、及びそれを生産性よく作製 する方法を提案する。

[0011**]**

さらには、マザーガラス、即ちガラス基板が大面積化すると、そのガラス基板に微結晶シ リコン膜を形成するためにプラズマCVD装置の電極面積も大型化することとなる。この 場合、ガラス基板の大きさが第6世代を超える当たりから、プラズマCVD装置の電極の 大きさが、高周波電源の周波数の波長に近くなってくる。例えば、27MHzの電源周波 数の場合、波長は11mであり、60MHzでは5m、120MHzでは2,5mとなる

[0012]

このような場合、表面定在波の影響が顕著に現れるようになり、プラズマCVD装置の反応室内のプラズマ密度分布が不均一になり、ガラス基板に形成される薄膜の膜質や厚さの 面内均一性が損なわれるといったことが問題となる。

【0013】

上述した問題に鑑み、本発明は、微結晶半導体が少なくともチャネル形成領域の一部に 含まれるnチャネル型薄膜トランジスタ及びpチャネル型薄膜トランジスタを有する表示 装置の作製方法を提供する。

【課題を解決するための手段】

[0014]

本発明の一は、逆スタガ型であり、微結晶半導体膜を有する p チャネル型薄膜トランジス タと、 n チャネル型薄膜トランジスタを有する表示装置の作製方法であって、薄膜トラン ジスタを構成する絶縁膜及び半導体膜の形成方法に関し、反応室内にグロー放電プラズマ を生成する電極に、周波数の異なる二以上の高周波電力を供給する。周波数の異なる高周 波電力を供給してグロー放電プラズマを生成し、半導体若しくは絶縁体の薄膜を形成する 。第1の高周波電力は表面定在波効果が現れない周波数帯の電力であり、概ね波長として 10m以上の高周波が適用され、第1の高周波電力に波長がそれより短い第2の高周波電 力を加える。周波数の異なる(波長が異なる)高周波電力をプラズマCVD装置の電極に 重畳印加することで、プラズマの高密度化と、プラズマの表面定在波効果が生じないよう に均一化を図る。

【0015】

また、上記逆スタガ型の p チャネル型薄膜トランジスタと、 n チャネル型薄膜トランジス タを作製する工程において、真空度が10⁻⁵ P a よりも低い圧力に超高真空排気された チャンバー内に基板を設け、基板温度100 ~ 300 、好ましくは120 ~ 280 、好ましくは120 ~ 220 としたプラズマC V D 法により、1×10¹⁶ a t o m s / c m ³ 以下の酸素を含む微結晶半導体膜を形成することができる。

[0016]

酸素は微結晶半導体膜の形成を阻害する。しかしながら、成膜チャンバー内を超高真空排 気することで、チャンバー内の酸素濃度を低減できるため、微結晶半導体膜の形成を促進 させることができる。また、微結晶半導体膜中において、酸素は欠陥となると共に、ドナ 10

20



ーして作用する。このため、特に、 p チャネル型薄膜トランジスタにおいては、ドナーと して働く酸素の濃度を低減することが可能であるため、 p チャネル型薄膜トランジスタの 移動度を上昇させることが可能である。

【0017】

また、微結晶半導体膜の成膜温度を100~300、好ましくは120~280 、好ましくは120~220とすることで、ゲート絶縁膜及び微結晶半導体膜の界面 における格子歪を低減することが可能であり、ゲート絶縁膜及び微結晶半導体膜の界面特 性を向上させることができる。このため、当該微結晶半導体膜を有する薄膜トランジスタ の電気特性を向上させることができる。

[0018]

また、本発明のーは、逆スタガ型の p チャネル型薄膜トランジスタ及び n チャネル型薄膜 トランジスタを表示素子のスイッチングとして機能させた画素を有する表示装置である。 表示装置の代表例としては、液晶表示装置、発光表示装置等がある。液晶表示装置は液晶 素子を含む。発光表示装置は発光素子を含み、発光素子は、電流または電圧によって輝度 が制御される素子をその範疇に含んでおり、具体的には無機 E L (E 1 e c t r o L u minescence)素子、有機 E L 素子等が含まれる。

【0019】

また、本発明の一は、逆スタガのpチャネル型薄膜トランジスタ、nチャネル型薄膜トラ ンジスタそれぞれがダイオード接続された保護回路を、画素部の周辺に有する表示装置で ある。保護回路を画素部及び駆動回路の間、または画素部を挟んで駆動回路の反対側に設 けることで、静電気等による破壊や劣化を防止することができる。

[0020]

また、本発明の一は、微結晶半導体膜を用いて形成されたn チャネル型薄膜トランジス タ及びp チャネル型薄膜トランジスタを画素部、さらには駆動回路に有する表示装置であ る。微結晶半導体膜をチャネル形成領域に用いたn チャネル型薄膜トランジスタ及びp チ ャネル型薄膜トランジスタを用いて駆動回路の一部または全体を、画素部と同じ基板上に 一体形成し、システムオンパネルを形成することができる。

[0 0 2 1 **]**

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー ラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置 を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該 素子基板は、表示素子に電流または電圧を供給するための手段を複数の各画素に備える。 素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、 画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状 態であっても良いし、あらゆる形態があてはまる。

【 0 0 2 2 】

なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光 源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr inted circuit)もしくはTAB(Tape Automated Bon ding)テープもしくはTCP(Tape Carrier Package)が取り 付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回 路)が直接実装されたモジュールも全て表示装置に含むものとする。

【発明の効果】

[0023]

反応室内にグロー放電プラズマを生成する電極に、周波数の異なる二以上の高周波電力 を供給することで、大面積の基板上に均一性の高い薄膜を形成することができる。表面定 在波の影響が出ない高周波電力とVHF帯に属する高周波電力を供給してプラズマを生成 することで、長辺が2000mmを超える大面積基板に均質で膜質の良い薄膜をプラズマ CVD法により形成することが可能となる。このため、電気特性が優れ、信頼性の高いp 10

20

チャネル型薄膜トランジスタ及びnチャネル型薄膜トランジスタを有する表示装置を生産 性よく作製することができる。

【発明を実施するための最良の形態】

【0024】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ て、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面 において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの 説明は省略する。

10

20

(実施の形態1)

[0025]

本発明により作製される表示装置が有する画素の構成について説明する。図1(A)に、 画素の上面図の一形態を示し、図1(B)に画素の等価回路図の一形態を示し、図1(C))に図1(A)のA-Bに対応する画素の断面構造の一形態を示す。

【0026】

図1(A)~図1(C)において、第1の薄膜トランジスタ51 a 及び第2の薄膜トラ ンジスタ51 b は画素電極への信号の入力を制御するためのスイッチング用の薄膜トラン ジスタまたは発光素子68への電流または電圧の供給を制御するための駆動用の薄膜トラ ンジスタに相当する。

[0027]

第1の薄膜トランジスタ51 aのゲート電極は走査線52に、ソースまたはドレインの一 方は信号線として機能する配線61a~61cに接続され、ソースまたはドレインの他方 は第2の薄膜トランジスタ51bのゲート電極53に接続する。第2の薄膜トランジスタ 51bのソースまたはドレインの一方は電源線として機能する配線63a~63cに接続 され、ソースまたはドレインの他方は表示装置の画素電極66に接続される。また、図1 (B)に示すように、第1の薄膜トランジスタ51aのソースまたはドレインの他方及び 第2の薄膜トランジスタ51bのゲートは容量素子67に接続され、容量素子67は電源 線として機能する配線63a~63cに接続される。

【0028】

30

なお、容量素子67は、第1の薄膜トランジスタ51aがオフのときに第2の薄膜トランジスタ51bのゲート / ソース間電圧またはゲート / ドレイン間電圧(以下、ゲート電圧 とする)を保持するための容量素子に相当し、必ずしも設ける必要はない。

[0029]

本実施の形態では、第1の薄膜トランジスタ51aをnチャネル型薄膜トランジスタで形成し、第2の薄膜トランジスタ51bをpチャネル型薄膜トランジスタで形成する。なお、第1の薄膜トランジスタ51aをpチャネル型の薄膜トランジスタで形成し、第2の薄膜トランジスタ51bをnチャネル型薄膜トランジスタで形成してもよい。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

次に、第1の薄膜トランジスタ51 a 及び第2の薄膜トランジスタ51 b の構造について ⁴⁰、図1(C)を用いて説明する。

【0031】

第1の薄膜トランジスタ51 aは、基板50上にゲート電極52、ゲート電極上にゲート 絶縁膜54、ゲート絶縁膜上に微結晶半導体膜55、微結晶半導体膜55上にバッファ層 57、バッファ層57上に一対のn型半導体膜59、一対のn型半導体膜59上に配線6 1a~61c、62a~62cが形成される。また、第1の薄膜トランジスタ51aは、 移動度が10以上45cm²/V・s以下である。 【0032】

第2の薄膜トランジスタ51bは、基板50上にゲート電極53、ゲート電極53上にゲ ート絶縁膜54、ゲート絶縁膜54上に微結晶半導体膜56、微結晶半導体膜56上にバ ⁵⁰ ッファ層58、バッファ層58上に一対のp型半導体膜60、一対のp型半導体膜60上 に配線63a~63c、64a~64cが形成される。また、第1の薄膜トランジスタ5 1aの配線62a及び第2の薄膜トランジスタ51bのゲート電極53がゲート絶縁膜5 4のコンタクトホールにおいて接続される。また、第2の薄膜トランジスタ51bの移動 度は0.3cm²/V・s以下である。

(7)

【0033】

微結晶半導体膜55、56はそれぞれ第1の薄膜トランジスタ51a及び第2の薄膜トラ ンジスタ51bのチャネル形成領域として機能し、且つ微結晶半導体膜55、56に含ま れる酸素の濃度が1×10¹⁶atoms/cm³以下である。微結晶半導体膜中におい て、酸素は欠陥となる。このため、微結晶半導体膜55、56の酸素濃度を低減すること で、膜中の欠陥を低減することが可能となるため、キャリアの移動を向上させることが可 能である。また、チャネル形成領域として微結晶半導体膜を用いるため、閾値の変動を抑 えることが可能である。このため、第1の薄膜トランジスタ51a、及び第2の薄膜トラ ンジスタ51bの電気特性を向上させることができる。さらに、pチャネル型薄膜ト ランジスタの移動度を上昇させることが可能である。このため、微結晶半導体膜をチャネ ル形成領域に用いた逆スタガ型の薄膜トランジスタにおいても、pチャネル型の薄膜トラ ンジスタを作製することができる。

[0034]

また、微結晶半導体膜55及びn型半導体膜59の間、並びに微結晶半導体膜56及びp 20 型半導体膜60の間に、バッファ層57、58を有する。バッファ層57、58は、微結 晶半導体膜55、56の酸化保護膜として機能するとともに、高抵抗領域として機能する 。このため、微結晶半導体膜55、56に酸化物が形成され、移動度が低下するのを回避 すると共に、薄膜トランジスタのオフ電流を低減することができる。このため、表示装置 のコントラストを向上させることができる。

【0035】

なお、本実施の形態において、画素の等価回路は図1(B)に限定されるものではなく、 逆スタガ型のpチャネル型薄膜トランジスタ、逆スタガ型のnチャネル型薄膜トランジス タ、及び画素電極を有し、画素電極が逆スタガ型のpチャネル型薄膜トランジスタまたは 逆スタガ型のnチャネル型薄膜トランジスタに接続する等価回路を構成する画素であれば よい。

【 0 0 3 6 】

基板 5 0 は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板 5 0 がマザーガラスの場合、基板の大きさは、第 1 世代(3 2 0 mm×4 0 0 mm)、第 2 世代(4 0 0 mm×5 0 0 mm)、第 3 世代(5 5 0 mm×6 5 0 mm)、第 4 世代(6 8 0 mm×8 8 0 mm、または 7 3 0 mm×9 2 0 mm)、第 5 世代(1 0 0 0 mm×1 2 0 0 mm±t 1 1 0 0 mm×1 2 5 0 mm)、第 6 世代1 5 0 0 mm×1 8 0 0 mm)、第 7 世代(1 9 0 0 mm×2 2 0 0 mm)、第 8 世代(2 1 6 0 mm×2 4 6 0 mm)、第 9 世代(2 4 0 0 mm×3 4 0 0 mm)、第 1 0 世代(2 9 5 0 mm×3 4 0 0 mm)等を用いることができる。

[0037]

ゲート電極52、53、及び容量電極(図示しない。)は、金属材料で形成される。金属 材料としてはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用され る。ゲート電極52、53及び容量電極の好適例は、アルミニウム又はアルミニウムとバ リア金属の積層構造体によって形成される。バリア金属としては、チタン、モリブデン、 クロムなどの高融点金属が適用される。バリア金属はアルミニウムのヒロック防止、酸化 10

30

防止のために設けることが好ましい。ゲート電極52、53上には半導体膜や配線を形成 するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。 【0038】

ゲート電極52、53は、スパッタリング法、CVD法、蒸着法、印刷法、液滴吐出法等 を用いて形成する。なお、スパッタリング法、CVD法等で形成する場合は、基板50全 面に金属材料膜を形成した後、フォトリソグラフィ工程により形成されたレジストマスク を用いて金属材料膜を部分的にエッチングして、ゲート電極52、53、及び容量電極を 形成する。

【 0 0 3 9 】

ゲート絶縁膜54は、厚さ50nm~300nmの窒化シリコン、酸化シリコン、窒化酸 ¹⁰ 化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの絶縁材 料で形成する。

【 0 0 4 0 】

ゲート絶縁膜54の一例は、ゲート電極52、53、及び容量電極上に第1ゲート絶縁膜 として窒化シリコン膜(又は窒化酸化シリコン膜)を設け、その上に第2ゲート絶縁膜と して酸化シリコン膜(又は酸化窒化シリコン膜)を設ける構成がある。このようにゲート 絶縁膜54を複数の層で形成することで、複数の機能をゲート絶縁膜54に付与すること ができる。例えば、第1ゲート絶縁膜として窒化シリコン膜(又は窒化酸化シリコン膜) を設けることで素子基板からの不純物拡散を防止し、他の効果としてゲート電極52、5 3などの酸化防止を図ることができる。また、ゲート電極52、53としてアルミニウム を使用する場合には、アルミニウムのヒロックを防止することができる。第2ゲート絶縁 膜として酸化シリコン膜(又は酸化窒化シリコン膜)を設けることで、その上に形成され る微結晶シリコン膜との密着性を高め、第1ゲート絶縁膜の応力歪みの影響を緩和する効 果がある。第1ゲート絶縁膜は10nm~100nm、第2ゲート絶縁膜は50nm~1 50nmの厚さで形成することが好ましい。さらには、酸化シリコン膜上に5nm~10 nmの窒化シリコン膜を形成しても良い。特に表示装置が発光表示装置の場合、直流駆動 のため、ゲート絶縁膜は高耐圧であることが好ましい。このため、ゲート絶縁膜を上記の 3層構造とすることが好ましい。また、ゲート絶縁膜に酸化窒化シリコンまたは酸化シリ コンを用いることで、閾値の変動を抑制することができる。

【0041】

ゲート絶縁膜54の形成方法としては、シランなどの水素化珪素気体と、酸素若しくは窒 素含有気体を反応ガスとして用いる。そして、実施の形態2で詳細を説明する図3、5、 24、25に示すプラズマCVD装置を用いて、HF帯(3MHz~30MHz、代表的 には13.56MHz)とVHF帯(30MHz~300MHz)の高周波電力を重畳印 加してグロー放電プラズマを生成する。周波数帯の異なる高周波電力を印加することで、 プラズマ密度を高めると共に基板50の面内均一性を高めることができる。ゲート絶縁膜 54の成膜温度は200~400 で行うことが好ましく、プラズマ密度が高められる ことにより緻密で耐圧の高い絶縁膜を形成することができる。なお、プラズマCVD装置 の反応室内は予めゲート絶縁膜と同種の皮膜でコーティングされていることが好ましい。 反応室内壁の金属不純物等がゲート絶縁膜54中に混入しないようにするためである。

微結晶半導体膜55、56は、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な(すなわち、熱力学的に安定な)第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、粒径が0.5~50nm、好ましくは1nm~20nmの柱状または針状結晶が基板表面に対して法線方向に成長している。また、微結晶半導体と非単結晶半導体とが混在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520.5cm⁻¹よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520.5cm⁻¹とアモルファスシリコンを示す480 cm⁻¹の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダ 30

20

40

ングリングボンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ 以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素 を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得 られる。このような微結晶半導体膜に関する記述は、例えば、米国特許4,409,13 4号で開示されている。

(9)

【0043】

微結晶半導体膜55、56の厚さは10nm~500nm(好ましくは100nm~25 0nm)の厚さとする。微結晶半導体膜55、56の厚さを10nm以上500nm以下 とすることで、後に形成される薄膜トランジスタは、完全空乏型となる。また、微結晶半 導体膜55、56として、微結晶シリコン膜や、ゲルマニウムまたは炭素が添加された微 結晶シリコン膜を形成する。

【0044】

また、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないと きに弱いn型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能 する微結晶半導体膜に対しては、p型を付与する不純物元素を、成膜と同時に、或いは成 膜後に添加して、しきい値制御をしてもよい。p型を付与する不純物元素としては、代表 的には硼素であり、B₂H₆、BF₃などの不純物気体を1ppm~1000ppm、好 ましくは1~100ppmの割合で水素化珪素に混入させると良い。そしてボロンの濃度 を、例えば1×10¹⁴~6×10¹⁶ atoms/cm³とすると良い。

【0045】

また、微結晶半導体膜の窒素及び炭素の濃度それぞれを3×10¹⁸ a t o m s / c m ³ 以下とすることが好ましい。微結晶半導体膜の不純物の濃度を低減することで、微結晶 半導体膜の欠陥を低減することができる。

【0046】

微結晶半導体膜55、56の成膜方法については、実施の形態2で詳細に説明する。

【0047】

バッファ層57、58は、厚さ50~400nmの非晶質半導体膜を用いて形成する。代 表的には、非晶質シリコン膜を用いて形成する。または、窒素、フッ素、塩素、ヘリウム 、アルゴン、クリプトン、若しくはネオン一種以上を含む非晶質シリコン膜を用いて形成 する。

【0048】

バッファ層57、58は、SiH₄、Si₂H₆などの水素化珪素を用いて、実施の形態 2で詳細を説明する図3、5、24、25に示すプラズマCVD装置を用いて、HF帯(3MHz~30MHz、代表的には13.56MHz)またはVHF帯(30MHz~3 00MHz)の高周波電力を重畳印加してグロー放電プラズマを生成して成膜する。また 、上記水素化珪素に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または 複数種の希ガス元素で希釈して非晶質半導体膜を形成することができる。水素化珪素の流 量の1倍以上10倍未満、更に好ましくは1倍以上5倍以下の流量の水素を用いて、水素 を含む非晶質半導体膜を形成することができる。さらには、上記原料ガスに、窒素、アン モニア、フッ素、塩素、臭素、またはヨウ素を含む気体(F₂、Cl₂、HF、HC1等)の一種類以上を添加して、バッファ層57、58を形成する。

【0049】

n型半導体膜59及びp型半導体膜60は、価電子制御を目的とした一導電型不純物が添加されている。n型半導体膜59にはリン又は砒素が添加され、p型半導体膜60には硼 素が添加される。n型半導体膜59の代表例は、リンが添加された非晶質シリコン膜又は 微結晶シリコン膜であり、p型半導体膜60の代表例はボロンが添加された非晶質シリコ ン膜又は微結晶シリコン膜である。n型半導体膜59及びp型半導体膜60は、実施の形 態2で詳細を説明する図3、5、24、25に示すプラズマCVD装置を用いて、HF帯 (3MHz~30MHz、代表的には13.56MHz)またはVHF帯(30MHz~ 300MHz)の高周波電力を重畳印加してグロー放電プラズマを生成して成膜する。 20

10

[0050]

配線61a~61c、63a~63cは、ゲート電極52と接続する走査線と交差する方向に延び、第1の薄膜トランジスタ51aのソース若しくはドレインの電位が付与される。配線62a~62cは、第2の薄膜トランジスタ51bのゲート電極53と接続し、第2の薄膜トランジスタ51bのドレイン若しくはソースの電位が付与される。

[0051]

配線61a~61c、62a~62c、63a~63c、64a~64cは、アルミニウム、銅、若しくは銅、シリコン、チタン、ネオジム、スカンジウムなどの耐熱性向上元素 ¹⁰が添加されたアルミニウムを用いて形成することが好ましい。アルミニウム膜をスパッタリング法若しくは蒸着法で形成し、フォトリソグラフィ技術を利用して所定のパターンに形成する。また、銀、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法、ナノインプリント法を用いて形成しても良い。

【0052】

配線61a~61c、62a~62c、63a~63c、64a~64cは上記のように アルミニウム、銅などで形成すれば良いが、下地との密着性向上と拡散を防ぐバリア層と して機能する導電性材料を組み合わせた積層構造としても良い。例えば、バリア層として 機能する配線61a~64aをモリブデン、クロム、チタン、タンタル、窒化チタン等の 高融点金属で形成し、配線61b~64bを上述のアルミニウム、若しくは耐熱性向上元 素が添加されたアルミニウム等で形成し、配線61c~64cを配線61a~64aと同 等の導電性材料で形成する。

【0053】

保護絶縁膜65は、バッファ層57、58、配線61a~61c、62a~62c、63 a~63c、64a~64cなどを被覆するように形成する。保護絶縁膜65は、窒化シ リコン、窒化酸化シリコンで形成することが好ましい。保護絶縁膜65には配線64cを 露出するコンタクトホール69が形成される。

【0054】

保護絶縁膜65は、実施の形態2で詳細を説明する図3、5、24、25に示すプラズマ CVD装置を用いて、HF帯(3MHz~30MHz、代表的には13.56MHz)ま たはVHF帯(30MHz~300MHz)の高周波電力を重畳印加してグロー放電プラ ズマを生成して成膜する。

[0055]

画素電極66はコンタクトホール69で配線64cと接続する。画素電極66は酸化イン ジウムスズ、酸化亜鉛、酸化スズなどの透光性を有する導電性材料で形成する。または、 アルミニウム、窒化アルミニウム、チタン、窒化チタン、タンタル、窒化タンタル、もし くは銀等の遮光性導電材料を用いて形成する。または、有機導電性材料で形成しても良い

0

【0056】

なお、図1(C)においては、薄膜トランジスタ51a、51bとしては、配線61a~40 61c、62a~62c、63a~63c、64a~64cと、n型半導体膜59、p型 半導体膜60とを分離するとき、バッファ層57、58の一部もエッチングされ、一部に 凹部が形成されたチャネルエッチ型の薄膜トランジスタを示したが、これに限定されるも のではない。

[0057]

図2に示すように、ゲート電極52上にゲート絶縁膜54が形成され、ゲート絶縁膜54 上には微結晶半導体膜55が形成され、微結晶半導体膜55上にはバッファ層71が形成 され、バッファ層71上にチャネル保護膜73が形成され、チャネル保護膜73上に一対 のn型半導体膜75が形成され、n型半導体膜75上に、一対の配線61a~61c、6 2a~62cが形成されるチャネル保護型の薄膜トランジスタを、第1の薄膜トランジス

20

タ70aとすることができる。また、同様に、ゲート電極53上にゲート絶縁膜54が形 成され、ゲート絶縁膜54上には微結晶半導体膜56が形成され、微結晶半導体膜56上 にはバッファ層72が形成され、バッファ層72上にチャネル保護膜74が形成され、チ ャネル保護膜74上に一対のp型半導体膜76が形成され、p型半導体膜76上に、一対 の配線63a~63c、64a~64cが形成されるチャネル保護型の薄膜トランジスタ を、第2の薄膜トランジスタ70bとすることができる。

【0058】

なお、図1(C)、及び図2では、シングルゲート構造の薄膜トランジスタを示したが、複数の薄膜トランジスタが直列に接続され、なおかつ複数の薄膜トランジスタが一つの 微結晶半導体膜を共有しているような構成を有する、マルチゲート構造としてもよい。マ ルチゲート構造とすることで、薄膜トランジスタのオフ電流を低減させることができる。 【0059】

本実施の形態で示す表示装置は、画素電極への信号の入力を制御するためのスイッチング 用の薄膜トランジスタまたは発光素子68への電流または電圧の供給を制御するための駆 動用の薄膜トランジスタとして、nチャネル型薄膜トランジスタ及びpチャネル型薄膜ト ランジスタを用いて形成した画素を有する。nチャネル型薄膜トランジスタ及びpチャネ ル型薄膜トランジスタは、チャネル形成領域として微結晶半導体膜を用いているため、閾 値の変動を抑えることが可能である。また、微結晶半導体膜の酸素濃度が1×10¹⁶a toms/cm³以下である。このため、欠陥を低減することができる。また、pチャネ ル型薄膜トランジスタにおいては、ドナーとして働く酸素の濃度を低減することが可能で ある。これらのため、nチャネル型薄膜トランジスタ及びpチャネル型薄膜トランジスタ の移動度を上昇させることが可能である。代表的には、nチャネル型薄膜トランジスタの移動 度は10以上45cm²/V・s以下であり、pチャネル型薄膜トランジスタの移動 度は0.3cm²/V・s以下とすることができる。

【0060】

(実施の形態2)

本実施の形態では、実施の形態1で示すゲート絶縁膜、微結晶半導体膜、バッファ層、 n 型半導体膜、 p 型半導体膜、保護絶縁膜等を成膜するために用いるプラズマCVD 装置及 びその成膜方法について、図3乃至図5、及び図24を用いて説明する。

【0061】

図3は複数の高周波電力が印加されるプラズマCVD装置の一構成例を示す。反応室40 0はアルミニウム又はステンレスなど剛性のある素材で形成され、内部を真空排気できる ように構成されている。反応室400には第1の電極401と第2の電極402が備えら れている。

[0062]

第1の電極401には高周波電力供給手段403bが連結され、第2の電極402は接地 電位が与えられ、基板を載置できるように構成されている。第1の電極401は絶縁材4 16により反応室400と絶縁分離され、高周波電力が漏洩しないように構成されている 。なお、図3では、第1の電極401と第2の電極402について容量結合型(平行平板 型)の構成を示しているが、異なる二以上の高周波電力を印加して反応室400の内部に グロー放電プラズマを生成できるものであれば、誘導結合型など他の構成を適用すること もできる。

【0063】

高周波電力供給手段403bは、第1の高周波電源404と第2の高周波電源405、及 びそれらに対応して第1の整合器406と第2の整合器407が含まれている。第1の高 周波電源404と第2の高周波電源405から出力される高周波電力は、共に第1の電極 401に供給される。第1の整合器406又は第2の整合器407の出力側には、一方の 高周波電力が流入しないように帯域通過フィルタを設けても良い。

【0064】

第1の高周波電源404が供給する高周波電力は、概ね波長として10m以上の高周波が 50

30

20

10

適用され、HF帯である3MHzから30MHz、代表的には13.56MHzの周波数 が適用される。第2の高周波電源405が供給する高周波電力は、VHF帯の周波数であ り概ね波長が10m未満、すなわち30MHz~300MHzの高周波電力が適用される

[0065]

第1の高周波電源404が供給する高周波の波長は、第1の電極401の1辺の長さの3 倍以上を有し、第2の高周波電源405が供給する高周波の波長は、それよりも短い波長 を適用する。表面定在波の影響が出ない高周波電力を第1の電極401に供給してグロー 放電プラズマを生成し、VHF帯に属する高周波電力を供給してグロー放電プラズマの高 密度化を図ることで、長辺が2000mmを超える大面積基板に均質で膜質の良い薄膜を 形成することが可能となる。

【0066】

第1の電極401はガス供給手段408にも連結されている。ガス供給手段408は、反応ガスが充填されるシリンダ410、圧力調整弁411、ストップバルブ412、マスフローコントローラ413などで構成されている。反応室400内において、第1の電極401は基板と対向する面がシャワー板状に加工され、多数の細孔が設けられている。第1の電極401に供給される反応ガスは、中空構造である第1の電極の細孔から反応室400内に供給される。

[0067]

図25は第1の電極401の他の構成を示す。第1の電極401は、2つの電極に分離さ 20 れている。第1の電極の一方401aには、第1の高周波電源404から高周波電力が供給 給され、第1の電極の他方401bには、第2の高周波電源405から高周波電力が供給 される。第1の電極の一方401aと第1の電極の他方401bは基板と対向する面は細 孔が設けられると共に、櫛歯状にかみ合うように構成され、隣接するもの同士は接触しな いように絶縁材416で分離されている。図25に示す構成は、図3で示す第1の電極4 01と置き換えることが可能であり、同様な効果を得ることができる。

【0068】

反応室400に接続される排気手段409は真空排気と、反応ガスを流す場合において反応室400内を所定の圧力に保持するように制御する機能が含まれている。排気手段40 9の構成としては、バタフライバルブ417、コンダクタンスバルブ418、ターボ分子 ポンプ419、ドライポンプ420などが含まれる。バタフライバルブ417とコンダク タンスバルブ418を並列に配置する場合には、バタフライバルブ417を閉じてコンダ クタンスバルブ418を動作させることで、反応ガスの排気速度を制御して反応室400 の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバル ブ417を開くことで高真空排気が可能となる。

【0069】

真空度として10⁻⁵ Paよりも低い圧力の超高真空排気する場合には、クライオポンプ 421を併用することが好ましい。ターボ分子ポンプを2台直列に連結して真空排気する ことも有効である。その他、到達真空度として超高真空まで排気する場合には、反応室4 00の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを 設けても良い。

ヒータコントローラ415により温度制御される基板加熱ヒータ414は第2の電極40 2に設けられている。基板加熱ヒータ414は第2の電極402内に設けられる場合、熱 伝導加熱方式が採用され、シースヒータなどで構成される。第1の電極401と第2の電 極402の間隔は適宜変更できるようになっている。この間隔の調節は、反応室400内 で第2の電極402の高さ変更ができるようにベローズを用いて構成されている。 【0071】

本形態に係るプラズマ C V D 装置の反応室を用いることで、酸化シリコン膜、窒化シリコ ン膜に代表される絶縁膜、微結晶シリコン膜、非晶質シリコン膜に代表される半導体膜、

10

30

その他薄膜トランジスタなどで使用される各種薄膜の形成が可能となる。特に長辺が20 00mmを超える大面積基板に前記薄膜を形成する場合において有用である。 [0072]以下に、薄膜を形成する方法について、代表例として微結晶シリコン膜を成膜する工程に ついて、図4を参照して時系列的に説明する。 [0073]図4は微結晶シリコン膜を形成する工程を説明するタイムチャートであり、代表的な一例 を示す。図4の説明は反応室を大気圧から真空排気440する段階から示されており、そ の後に行われるプレコート441、基板搬入442、下地前処理443、成膜処理444 、基板搬出445、クリーニング446の各処理が時系列的に示されている。 [0074]まず、反応室内を所定の真空度(Normal Pressure:NP)まで真空排気 する。真空度として10⁻⁵ Paよりも低い圧力の超高真空排気する場合には、ターボ分 子ポンプによる排気を行い、さらにクライオポンプを使って真空排気する。また、反応室 を室温(Room Temperature:RT)から加熱処理して内壁からの脱ガス 処理を行うことが好ましい。また、基板を加熱するヒータも動作させて温度を安定化させ る。基板の加熱温度(Setting Temperature:ST)は100 ~3 00、好ましくは120~280、さらに好ましくは120~220で行う。 [0075] プレコート441は、反応室の内壁に吸着した気体(酸素及び窒素などの大気成分、若し くは反応室のクリーニングに使用したエッチングガス)を除去するためにアルゴンなどの 希ガスを導入して、所定の圧力(Setting Pressure:SP)でプラズマ 処理をすることが好ましい。この処理により圧力を下げて真空度を高めることができる。 また、反応室の内壁を基板上に堆積されるべき膜と同種の膜で被覆する処理が含まれてい る。本形態は微結晶シリコン膜を形成する工程を示す。従って、内壁被覆膜としてシリコ ン膜を形成する処理が行われる。プレコート441はシランガスが導入された後、高周波 電力を印加してプラズマを生成する。シランガスは酸素、水分等と反応するので、シラン ガスを流し、さらにシランプラズマを生成することで反応室内の酸素、水分を除去するこ とができる。 [0076]プレコート441の後、基板搬入442が行われる。微結晶シリコン膜が堆積されるべき 基板は、真空排気された圧力(Load Lock Pressure:LP)のロード 室に保管されているので、基板を搬入したとしても真空度が著しく悪化することはない。 [0077]下地前処理443は、微結晶シリコン膜を形成する場合において、特に有効な処理であり 行うことが好ましい。すなわち、ガラス基板表面、絶縁膜の表面若しくは非晶質シリコン

行うことが好ましい。すなわち、ガラス基板表面、絶縁膜の表面若しくは非晶質シリコン の表面上に微結晶シリコン膜をプラズマCVD法で成膜する場合には、不純物や格子不整 合などに起因して堆積初期段階において非晶質層が形成されてしまう。この非晶質層の厚 さを極力低減し、可能であれば無くすために下地前処理443を行うことが好ましい。下 地前処理としては希ガスプラズマ処理、水素プラズマ処理若しくはこの両者の併用により 行うことが好ましい。希ガスプラズマ処理としては、アルゴン、クリプトン、キセノンな ど質量数の大きい希ガス元素を用いることが好ましい。表面に付着した酸素、水分、有機 物、金属元素などをスパッタリングの作用で除去するためである。水素プラズマ処理は、 水素ラジカルにより、表面に吸着した前記不純物の除去と、絶縁膜若しくは非晶質シリコ ン膜に対するエッチング作用により清浄表面を形成するのに有効である。また、希ガスプ ラズマ処理と水素プラズマ処理を併用することにより微結晶核生成を促進する作用も期待 される。

[0078]

微結晶核の生成を促進させるという意味においては、図4中の破線447で示すように、 微結晶シリコン膜の成膜初期段階においてアルゴンなどの希ガスを供給し続けることは有 50

20

10

30

効である。

【 0 0 7 9 】

微結晶シリコン膜を形成する成膜処理444は、下地前処理443に続いて行われる処理 である。微結晶シリコン膜は、シランガス(不純物半導体とする場合には、シランに加え ドーピングガスが添加される)と水素及び/又は希ガスの混合ガス内でグロー放電プラズ マにより成膜する。シランは水素及び/又は希ガスで10倍から2000倍に希釈される 。基板の加熱温度は100 ~300 、好ましくは120 ~280 、さらに好まし くは120 ~220 で行う。微結晶シリコン膜の成長表面を水素で不活性化し、微結 晶シリコンの成長を促進するためには120 ~220 で成膜を行うことが好ましい。 【0080】

グロー放電プラズマの生成は、本形態で示されるようにHF帯である3MHz~30MH z、代表的には13.56MHzの第1の高周波電力と、30MHz~300MHzのV HF帯の第2の高周波電力が重畳印加することで行われる。表面定在波の影響が出ない第 1の高周波電力を供給してグロー放電プラズマを生成するとともに、VHF帯に属する第 2の高周波電力を供給してプラズマの高密度化を図ることで長辺が2000mmを超える 大面積基板に、均質で膜質の良い薄膜を形成することが可能となる。

[0081**]**

[0082]

この場合、プレコート441の処理をしておくことで、微結晶シリコン膜中に反応室を構成する金属を不純物として導入してしまうのを防ぐことができる。すなわち、反応室内を シリコンで被覆しておくことで、反応室内がプラズマにより食刻されるのを防ぐことがで き、微結晶シリコン膜中に含まれる不純物濃度を低減することができる。

20

30

40

10

成膜処理444においては、反応ガスにヘリウムを加えても良い。ヘリウムは24.5e Vとすべての気体中で最も高いイオン化エネルギーを持ち、そのイオン化エネルギーより も少し低い、約20eVの準位に準安定状態があるので、放電持続中においては、イオン 化にはその差約4eVしか必要としない。そのため放電開始電圧も全ての気体中最も低い 値を示す。このような特性から、ヘリウムはプラズマを安定的に維持することができる。 また、均一なプラズマを形成することができるので、微結晶シリコン膜を堆積する基板の 面積が大きくなってもプラズマ密度の均一化を図る効果を奏する。

【0083】

微結晶シリコンの成膜が終了した後、シラン、水素などの反応ガス及び高周波電力の供給 を止めて基板搬出445を行う。引き続き別基板に対して成膜処理を行う場合には、基板 搬入442の段階に戻り同じ処理が行われる。反応室内に付着した被膜や粉末を除去する には、クリーニング446を行う。

【0084】

クリーニング446はNF₃、SF₆に代表されるエッチングガスを導入してプラズマエ ッチングを行う。また、C1F₃のようにプラズマを利用しなくてもエッチングが可能な ガスを導入して行う。クリーニング446においては基板加熱用のヒータを切って、反応 室の温度を下げて行うことが好ましい。エッチングにおける反応副生成物の生成を抑える ためである。クリーニング446の終了後はプレコート441に戻り、以下同様の処理を 行えば良い。

[0085]

本形態では図4を参照して微結晶シリコン膜の成膜方法について説明したが、本形態はこ れに限定されず、反応ガスを替えれば各種薄膜を形成することができる。半導体膜として は、非晶質シリコン膜、非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜、 微結晶シリコンゲルマニウム膜、微結晶シリコンカーバイト膜などの成膜に本形態用いる ことができる。絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜 、窒化酸化シリコン膜などの成膜に本形態を利用することができる。 【0086】

なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いもので ⁵⁰

あって、ラザフォード後方散乱法(RBS:Rutherford Backscatt ering Spectrometry)及び水素前方散乱法(HFS:Hydroge n Forward Scattering)を用いて測定した場合に、組成範囲として 酸素が50~70原子%、窒素が0.5~15原子%、シリコンが25~35原子%、水 素が0.1~10原子%の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、 その組成として、酸素よりも窒素の含有量が多いものであって、RBS及びHFSを用い て測定した場合に、組成範囲として酸素が5~30原子%、窒素が20~55原子%、シ リコンが25~35原子%、水素が10~30原子%の範囲で含まれるものをいう。但し 、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子%とした とき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。 【0087】

10

以上のように、本形態によれば酸素濃度が1×10¹⁶ atoms / cm³以下である薄 膜、代表的には微結晶シリコン膜を形成することができる。

【 0 0 8 8 】

次に、上記反応室が適用されるプラズマ C V D 装置の一例として、薄膜トランジスタを構 成するゲート絶縁膜及び半導体膜の成膜に適した構成の一例を示す。

【 0 0 8 9 】

図5は複数の反応室を備えたマルチ・チャンバ・プラズマCVD装置の一例を示す。この 装置は共通室423と、ロード/アンロード室422、第1反応室400a、第2反応室 400b、第3反応室400cを備えた構成となっている。ロード/アンロード室422 のカセットに装填される基板は、共通室423の搬送機構426によって各反応室に搬出 入される枚葉式の構成である。共通室423と各室の間にはゲートバルブ425が備えら れ、各反応室で行われる処理が、相互に干渉しないように構成されている。

【 0 0 9 0 】

各反応室は形成する薄膜の種類によって区分されている。例えば、第1反応室400aは ゲート絶縁膜などの絶縁膜を成膜し、第2反応室400bはチャネルを形成する微結晶半 導体層を成膜し、第3反応室400cはソース及びドレインを形成する一導電型の不純物 半導体層を成膜する反応室として充当される。勿論、反応室の数は図5に示された数にに 限定されるわけではなく、必要に応じて任意に増減することができる。また、一の反応室 で一の膜を成膜するようにしても良いし、一の反応室で複数の膜を成膜するように構成し ても良い。

[0091]

各反応室には排気手段430としてターボ分子ポンプ419とドライポンプ420が接続 されている。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概 略10⁻¹ Paから10⁻⁵ Paの真空度にまで排気できるものであれば他の真空ポンプ を適用することができる。また、微結晶半導体膜を形成する第2反応室400bは超高真 空まで真空排気するものとして、クライオポンプ421が連結されている。排気手段43 0と各反応室との間にはバタフライバルブ417が設けられており、これによって真空排 気を遮断させることができ、コンダクタンスバルブ418によって排気速度を制御して、 それぞれの反応室の圧力を調節することができる。

【0092】

ガス供給手段408はシランに代表される半導体材料ガス若しくは希ガスなどプロセスに 用いるガスが充填されるシリンダ410、ストップバルブ412、マスフローコントロー ラ413などで構成されている。ガス供給手段408gは第1反応室400aに接続され 、ゲート絶縁膜を成膜するためのガスを供給する。ガス供給手段408iは第2反応室4 00bに接続され、微結晶半導体膜用のガスを供給する。ガス供給手段408nは第3反 応室400cに接続され、例えはn型半導体膜用のガスを供給する。ガス供給手段408 aは水素を供給し、ガス供給手段408fは反応室内のクリーニングに用いるエッチング ガスを供給する系統であり、これらは各反応室に接続されている。 【0093】

50

40



各反応室にはプラズマを形成するための高周波電力供給手段403が連結されている。高 周波電力供給手段403 a は第1の高周波電源404と第1の整合器406が含まれる。 高周波電力供給手段403 b は第1の高周波電源404、第2の高周波電源405と、第 1の整合器406、第2の整合器407とが含まれる。この場合、実施の形態1と同様に 、第1の高周波電源404と第2の高周波電源405、第1の整合器406と第2の整合 器407で構成することにより、均一性の良い薄膜を形成することができる。プラズマC V D 装置の構成を、各種ガラス基板のサイズ(第1世代と呼ばれる300mm×400m m、第2世代の400mm×500mm、第3世代の550mm×650mm、第4世代 の730mm×920mm、第5世代の1000mm×1200mm、第6世代の245 0mm×1850mm、第7世代の1870mm×2200mm、第8世代の2000m m×2400mm、第9世代の2450×3050mm、第10世代の2850mm×3 050mmなど)に合わせれば、どのようなサイズの基板に対しても均一性の良い薄膜を 形成することができる。

【0094】

図24は、図5のマルチ・チャンバ・プラズマCVD装置の構成に、第4反応室400d を追加した構成を示す。第4反応室400dには、ガス供給手段408bが連結されてい る。その他、高周波電力供給手段、排気手段の構成は同様である。各反応室は形成する薄 膜の種類によって使い分けることが可能である。例えば、第1反応室400aはゲート絶 縁膜などの絶縁膜を成膜し、第2反応室400bはチャネルを形成する微結晶半導体層を 成膜し、第4反応室400dではチャネル形成用の半導体層を保護するバッファ層を形成 し、第3反応室400cはソース及びドレインを形成する一導電型の不純物半導体層を成 膜する反応室として用いることができる。それぞれの薄膜は最適な成膜温度があるので、 各反応室の温度を個別に制御する必要がある。反応室を個別に分けておくことで成膜温度 を管理することが容易となる。さらに、同じ膜種を繰り返し成膜することができるので、

【0095】

本形態で示すように、図5及び図24で示すような、反応室を複数個用い共通室で連結す ることにより、複数の異なる層を大気に触れさせることなく連続して積層することが可能 となる。

【0096】

なお、図5、及び図24では示していないが、p型半導体膜用のガス(代表的には、ジボ ラン、シラン、及び水素)を供給するガス供給手段、及び当該ガス供給手段が連結される 反応室が設けられる。

[0097]

(実施の形態3)

次に、表示装置の一形態である発光装置について、図1、図6、及び図7を用いて説明 する。発光装置としては、ここではエレクトロルミネッセンスを利用する発光素子を用い て示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物である か、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機 EL素子と呼ばれている。

【0098】

有機 EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正 孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ ャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形 成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ うな発光素子は、電流励起型の発光素子と呼ばれる。

【0099】

無機 E L 素子は、その素子構成により、分散型無機 E L 素子と薄膜型無機 E L 素子とに分類される。分散型無機 E L 素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー - ア

10

20

スタの場合、仕事関数が大きい導電材料で形成される陽極を画素電極66として用い、第 2の薄膜トランジスタ51bがnチャネル型薄膜トランジスタの場合は、仕事関数が小さ

い導電性材料で形成される陰極を画素電極66として用いる。

チャネル保護型の薄膜トランジスタを適宜用いることができる。

ジスタ51bの配線64cに接続する画素電極66が形成される。

た曲率を持って形成される傾斜面となるように形成することが好ましい。

【 0 1 0 5 】

用する局在型発光である。

[0101]

[0102]

[0103]

[0104]

に保護絶縁膜84が形成される。

隔壁70の開口部において、画素電極66、発光層82、対向電極83が重なり合うことで、発光素子90が構成される。

【0106】

保護絶縁膜84は、発光素子90に酸素、水素、水分、二酸化炭素等が侵入しないように 、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を用いて形成する。

【0107】

さらに、実際には、外気に曝されないようにガスバリア性が高く、脱ガスの少ない保護 フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やカバー材で保護絶縁膜8 4をパッケージング(封入)することが好ましい。

【0108】

次に、発光素子の構成について、図6を用いて説明する。ここでは、駆動用の薄膜トランジスタである第2の薄膜トランジスタ51bが、p型の場合を例に挙げて、発光素子の断面構造について説明する。

【0109】

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。 そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を 取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反 対側の面から発光を取り出す両面射出構造の発光素子があり、本実施の形態の画素構成は どの射出構造の発光素子にも適用することができる。 10

20

30

クセプター再結合型発光である。薄膜型無機 EL素子は、発光層を誘電体層で挟み込み、 さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利

ここでは、発光素子として有機 EL素子を用いて説明する。また、薄膜トランジスタとして、図1(C)に示すチャネルエッチ型の薄膜トランジスタを用いて示すが、図2に示す

発光装置の一形態としては、図1(A)と図1(C)に示す構成及び図1(B)に示す等

価回路を有する画素がある。代表的には、図6(A)に示すように、基板50上に、第2 の薄膜トランジスタ51bのスイッチング用の薄膜トランジスタとして機能する第1の薄 膜トランジスタ51aと、発光素子の駆動用の薄膜トランジスタとして機能する第2の薄 膜トランジスタ51bと、保護絶縁膜65のコンタクトホールにおいて第2の薄膜トラン

図6(A)に示すように、保護絶縁膜65及び画素電極66の端部上に、隔壁70が形成 される。隔壁70は開口部を有しており、該開口部において画素電極66が露出している 。隔壁70は、シロキサンポリマーなどの有機樹脂膜、または無機絶縁膜を用いて形成す る。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が連続し

次に、 隔壁 7 0 の開口部において画素電極 6 6 と接するように、 発光層 8 2 が形成され、 発光層 8 2 を覆うように対向電極 8 3 が形成され、対向電極 8 3 及び隔壁 7 0 を覆うよう

発光層 8 2 は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。また、第 2 の薄膜トランジスタ 5 1 b が p チャネル型薄膜トランジ

[0110]

下面射出構造の発光素子について図6(A)を用いて説明する。駆動用の薄膜トランジ スタ51bがp型で、発光素子90から発せられる光が画素電極66を通して射出する場 合の、発光素子の断面図を示す。ここでは、画素電極66は陽極として機能する。駆動用 薄膜トランジスタである第2の薄膜トランジスタ51bと電気的に接続された透光性を有 する導電性材料で形成される画素電極66が成膜されており、画素電極66上に発光層8 2、対向電極83が順に積層されている。この例では、対向電極83は陰極として機能す る。画素電極66は、仕事関数が大きく、光を透過する透光性を有する導電性材料を用い て形成し、例えば酸化インジウムスズ、酸化亜鉛、酸化スズなどの透光性を有する導電性 導電膜を用いても良い。対向電極83は仕事関数が小さく、なおかつ遮光性を有する導電 膜であれば公知の材料を用いることができる。例えば、Ca、A1、MgAg、A1Li 等が望ましい。発光層82は、単数の層で構成されていても、複数の層が積層されるよう に構成されていてもどちらでも良い。複数の層で構成されている場合、画素電極66上に ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこ れらの層を全て設ける必要はない。

[0 1 1 1 **]**

対向電極83及び画素電極66で発光層82を挟んでいる領域が発光素子90に相当す る。図6(A)に示した画素の場合、発光素子90から発せられる光は、白抜きの矢印で 示すように画素電極66側に射出する。

[0 1 1 2 **]**

次に、両面射出構造の発光素子について、図6(B)を用いて説明する。図6(B)で は、駆動用の薄膜トランジスタである第2の薄膜トランジスタ51bと電気的に接続され た透光性を有する画素電極66上に発光層82、陰極85が順に積層されている。画素電 極66は陽極として機能する。陰極85は、図6(A)の場合と同様に、仕事関数が小さ い導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程 度とする。例えば20nmの膜厚を有するA1またはMgAgを、陰極85として用いる ことができる。発光層82は、図6(A)と同様に、単数の層で構成されていても、複数 の層が積層されるように構成されていてもどちらでも良い。画素電極66は、図6(A) と同様に、仕事関数が大きく光を透過する透光性を有する導電性材料を用いて形成するこ

【0113】

画素電極66と、発光層82と、陰極85とが重なっている部分が発光素子90に相当 する。図6(B)に示した画素の場合、発光素子90から発せられる光は、白抜きの矢印 で示すように画素電極66側と陰極85側の両方に射出する。

【0114】

上面射出構造の発光素子について図6(C)を用いて説明する。

[0115**]**

図6(C)に、駆動用の薄膜トランジスタ51bがp型で、発光素子90から発せられ る光が陰極93側に抜ける場合の、画素の断面図を示す。図6(C)では、発光素子90 の陽極91と駆動用の薄膜トランジスタ51bが電気的に接続されており、陽極91上に 発光層92、陰極93が順に積層されている。陽極91は、光を遮光する導電材料を用い て形成する。代表的には、アルミニウム、チタン、窒化チタン、タンタル、窒化タンタル 、銀等の遮光性を有する導電材料と、図6(A)で示す陽極材料との積層構造とすること が好ましい。陰極93は、図6(A)に示す仕事関数が小さい導電膜を用いることができ る。ただしその膜厚は、光を透過する程度とする。例えば5~20nmの膜厚を有するA 1またはAgMgを、陰極93として用いることができる。発光層92は、図6(A)に 示す発光層82と同様に、単数の層で構成されていても、複数の層が積層されるように構 成されていてもどちらでも良い。

[0116**]**

陽極 9 1 と、発光層 9 2 と、陰極 9 3 とが重なっている部分が発光素子 9 0 に相当する ⁵⁰

10

30

40

10

20

30

40

。図6(C)に示した画素の場合、発光素子90から発せられる光は、白抜きの矢印で示 すように陰極93側に射出する。

【0117】

なお、上面射出構造の発光素子は、第1の薄膜トランジスタ51a、第2の薄膜トランジスタ51b上でも発光することが可能であるため、発光面積を増大することが可能である。しかしながら、発光層92の下に存在する層が凹凸を有すると、当該凹凸において膜厚分布が不均一となり陽極91及び陰極93がショートし、表示欠陥となってしまう。このため、保護絶縁膜65上に平坦化膜86を形成し、平坦化膜86及び保護絶縁膜65に形成されるコンタクトホールにおいて、配線64cに接続する陽極91が形成される。平坦化膜86は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンポリマーを用いて形成することが好ましい。なお、陽極91は、平坦化膜86上に形成されるため、保護絶縁膜65の表面の凹凸を低減することが可能である。なお、コンタクトホールにおいては、陽極91が凹凸を有するため、当該凹凸部分を覆い、且つ開口部を有する隔壁70を設ける。隔壁70の開口部において陽極91と接するように、発光層92が形成され、発光層92を覆うように陰極93が形成され、陰極93及び隔壁70を覆うよう

【0118】

なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機E L素子を設けることも可能である。

【0119】

以上の工程により、発光装置を作製することができる。本実施の形態の発光装置は、オフ 電流が少なく、電気特性が優れ、信頼性の高い薄膜トランジスタを用いているため、コン トラストが高く、視認性の高い発光装置である。

【0120】

次に、本実施の形態で示す発光表示装置の画素153の等価回路の一例を図1(B)に 示す。

【0121】

画素153は、第1の薄膜トランジスタ51a、第2の薄膜トランジスタ51b、容量 素子67及び発光素子68を有している。なお、ここでは、第1の薄膜トランジスタ51 aをnチャネル型薄膜トランジスタで設け、第2の薄膜トランジスタ51bをpチャネル 型の薄膜トランジスタで設けている例を示しているが、これに限られない。第1の薄膜ト ランジスタ51aをpチャネル型薄膜トランジスタで設け、第2の薄膜トランジスタ51 bをnチャネル型の薄膜トランジスタで設けてもよい。

[0122]

第1の薄膜トランジスタ51 aは、ゲートが走査線G1~Gyのうちいずれかの走査線 (ここでは、「走査線G」とする)に電気的に接続され、ソース又はドレインの一方が信 号線S1~S×のうちいずれかの信号線(ここでは、「信号線S」とする)に電気的に接 続され、ソース又はドレインの他方が容量素子67の一方の電極及び第2の薄膜トランジ スタ51bのゲートに電気的に接続されている。なお、第1の薄膜トランジスタ51aは 、スイッチング薄膜トランジスタ又はスイッチ用薄膜トランジスタと呼ばれることがある

[0123]

第2の薄膜トランジスタ51bは、ゲートが第1の薄膜トランジスタ51aのソース又 はドレインの他方及び容量素子67の一方の電極に電気的に接続され、ソース又はドレイ ンの一方が電源供給線V1~V×のうちいずれかの電源供給線(ここでは、「電源供給線 V」とする)に電気的に接続され、ソース又はドレインの他方が発光素子68の一方の電 極に電気的に接続されている。発光素子68の他方の電極は、低電源電位が設定されてい てもよい。なお、第2の薄膜トランジスタ51bは、駆動薄膜トランジスタと呼ばれるこ とがある。

[0124]

なお、低電源電位とは、電源供給線Vに設定される高電源電位を基準にして低電源電位 <高電源電位を満たす電位であり、低電源電位としては、例えば、GND、0V等を設定 することができる。

【0125】

容量素子67の他方の電極は、電源供給線V1~V×のうちいずれかの電源供給線(ここでは、「電源供給線V」とする)に電気的に接続されている。なお、容量素子67は、 第2の薄膜トランジスタ51bのゲート容量を代用して省略した構成とすることも可能で ある。第2の薄膜トランジスタ51bのゲート容量は、ソース領域、ドレイン領域又はL DD領域等とゲート電極とが重畳してオーバーラップしている領域で形成されていてもよ いし、チャネル形成領域とゲート電極との間で形成されていてもよい。

【0126】

次に、発光表示装置の動作について説明する。なお、本実施の形態では定電流アナログ 階調方式で動作させる発光表示装置について説明する。なお定電流駆動とは、1フレーム 期間等映像を保持する期間において、一定の電流で駆動させることであり、常時同じ電流 で駆動させるという意味でない。

【0127】

走査線Gが選択された画素において、信号線Sの電位は、オン状態(導通状態)になっ た第1の薄膜トランジスタ51aを介して、容量素子67の一方の電極に入力される。そ して、ビデオ信号に相当する電圧分の電荷が容量素子67に蓄積され、容量素子67はそ の電圧を保持する。この電圧は第2の薄膜トランジスタ51bのゲートとソース間電圧V gsに相当する。

20

10

【0128】

そして、容量素子67の電極間の電圧が第2の薄膜トランジスタ51bのゲートに印加 され、この印加電圧に応じて第2の薄膜トランジスタ51bを介して電源供給線Vから発 光素子68に電流が流れ、発光素子68が発光する。

【0129】

発光素子68の発光輝度は、発光素子68を流れる電流にほぼ比例する。従って、発光 素子68に流れる電流を変化させることによって画素の階調を表現することが可能となる

[0130]

本実施の形態で示す発光表示装置では、発光素子68に流れる電流は、第2の薄膜トランジスタ51bのゲートに印加される電圧に応じて電源供給線Vより入力される。ここで 一般に薄膜トランジスタのドレインとソース間電圧Vdsと、そのドレイン電流Idとは、図7に示す様な関係を持っている。

【0131】

図7には、異なるゲート電圧Vgsに対応する複数のグラフを示している。ゲート電圧 Vgsと第2の薄膜トランジスタ51bのしきい値電圧Vthとの差の絶対値 | Vgs-Vth | が大きくなるほど、言い換えればゲート電圧Vgsの絶対値 | Vgs | が大きく なるほど、ドレイン電流Idは大きくなる。

【0132】

ゲート電圧 Vgsと第2の薄膜トランジスタ51bのしきい値電圧 Vthとの差の絶対 値 | Vgs-Vth|が、ドレインとソース間電圧 Vdsの絶対値 | Vds | よりも大き い場合は、薄膜トランジスタは線形領域で動作し、ドレインとソース間電圧 Vdsの絶対 値 | Vds | 以下の場合は、薄膜トランジスタは飽和領域で動作する。飽和領域で動作す る場合には、ドレインとソース間電圧 Vdsが変化しても電流値はほとんど変化せず、V gsの大きさだけによって電流値が決まる。

【0133】

本実施の形態で示す発光表示装置では、発光素子68の発光時において、第2の薄膜トランジスタ51bを、ドレインとソース間電圧Vdsの絶対値 | Vds | がゲート電圧V gsと第2の薄膜トランジスタ51bのしきい値電圧Vthとの差の絶対値 | Vgs-V 30

20

30

40

th | 以上の飽和領域で動作させる。なお、発光素子68を非発光とする場合には、第2 の薄膜トランジスタ51bをオフさせればよい。

【0134】

また、発光表示装置の画素の階調の表現は、第2の薄膜トランジスタ51bのゲートに 印加される電圧を変化させて(信号線Sに入力する電位を変化させて)、発光素子68に 流れる電流を変化させること(定電流アナログ階調方式)によって行う。つまり、定電流 アナログ階調方式では、信号線Sに入力されるアナログ映像信号を変化させること(信号 線Sの電位を変化させること)で階調表示が行われる。

[0135]

なお、本実施の形態に示す発光表示装置としては、図1(B)に示す等価回路を用いた画 ¹⁰ 素の駆動方法を示したが、当該等価回路に限定されず、適宜ELの画素の様々な等価回路 及び駆動方法を適用することができる。また、アナログ階調方式を用いた駆動方法に限ら ず、デジタル階調方式を用いた駆動方法を適用することが可能であり、且つデジタル階調 方式の駆動方法が可能な画素を構成することも可能である。

【0136】

一般的に、発光素子68の発光時に第2の薄膜トランジスタ51bを飽和領域で動作さ せる場合、画素間で薄膜トランジスタの移動度やしきい値がばらつくとそれがそのままド レイン電流のばらつきとなり発光表示装置の表示むらとして現れる問題がある。特に、多 結晶半導体膜や非晶質半導体膜を用いて薄膜トランジスタを形成する場合には、画素ごと の薄膜トランジスタの移動度やしきい値のばらつきが大きく、発光表示装置を定電流駆動 で動作させることは困難であった。これは、半導体層の結晶化(レーザー結晶化等)にお いて、画素部を構成する全領域において均一な結晶粒径を有する多結晶半導体膜を得るこ とが難しいためである。

【0137】

一方、本実施の形態で示す発光表示装置では、微結晶半導体膜を有する薄膜トランジス タによって画素を構成する薄膜トランジスタ等を形成するため、画素ごとにより薄膜トラ ンジスタの移動度やしきい値がばらつくことを低減することができる。その結果、第2の 薄膜トランジスタ51 bを飽和領域で動作させた場合であっても、薄膜トランジスタの特 性の変化が小さいため、定電流アナログ階調方式で動作させる場合であっても、発光表示 装置の表示むらを防止することが可能となる。

【0138】

また、本実施の形態で示す発光表示装置は、定電流駆動で動作させ発光素子68の発光 を電流で制御するため、発光素子68の発光を電圧で制御する定電圧駆動で動作させる場 合と比較して、温度変化や発光素子の劣化により発光素子のV-I特性が変動した場合で あっても一定の輝度を保持することが可能となる。

【0139】

(実施の形態4)

本実施の形態では、実施の形態1及び実施の形態2により形成される微結晶半導体膜を 有するnチャネル薄膜トランジスタ及びpチャネル薄膜トランジスタを用いて構成される 保護回路と、当該保護回路を有する表示装置について、図8乃至図10を用いて説明する 。ここでは、画素部と駆動回路の間に、微結晶半導体膜を有するnチャネル型薄膜トラン ジスタ及びpチャネル型薄膜トランジスタを用いて保護回路を形成することで、表示装置 の静電破壊を防止することが可能である。

[0140**]**

まず、本実施の形態の表示装置の構成について図8を参照して説明する。図8は、表示装置が形成された基板330の上面図を示す。基板330上に、画素部331が形成されている。また、入力端子は、基板330上に形成された画素回路に対して信号又は電源電位を供給する。

【0141】

なお、本実施の形態は図8に示す形態に限定されない。すなわち、基板330上に走査 50

[0142]

基板330上に形成された走査線側の入力端子332及び信号線側の入力端子333と、 画素部331とは縦横に延びた配線によって接続されており、 該配線は保護回路334 ~337に接続されている。

(22)

【0143】

画素部331と、入力端子332とは、配線339によって接続されている。保護回路 334は、画素部331と、入力端子332との間に配置され、配線339に接続されて いる。保護回路334によって、画素部331が有する薄膜トランジス夕等の各種半導体 素子を保護し、劣化又は破壊することを防止することができる。なお、配線339は、図 中では一の配線を指し示しているが、配線339と平行に設けられている複数の配線のす べてが配線339と同様の接続関係を有する。なお、配線339は、走査線として機能す る。

(0144**)**

なお、走査線側の保護回路は、入力端子332と画素部331との間に設けられている 保護回路334のみならず、画素部331を挟んで入力端子332の反対側にも設けられ ていても良い(図8の保護回路335を参照)。

【0145】

また、画素部331と、入力端子333とは配線338によって接続されている。保護 回路336は、画素部331と、入力端子333との間に配置され、配線338に接続さ²⁰ れている。保護回路336によって、画素部331が有する薄膜トランジスタ等の各種半 導体素子を保護し、劣化又は破壊を防止することができる。なお、配線338は、図中で は一の配線を指し示しているが、配線338と平行に設けられている複数の配線のすべて が配線338と同様の接続関係を有する。なお、配線338は、信号線として機能する。 【0146】

なお、信号線側の保護回路は、入力端子333と画素部331との間に設けられている 保護回路336のみならず、画素部331を挟んで入力端子333の反対側にも設けられ ていても良い(図8の保護回路337を参照)。

【0147】

なお、保護回路334~337は全て設ける必要はないが、少なくとも保護回路334 30 は設ける必要がある。配線339に過大な電流が生じることで、画素部331が有する薄 膜トランジスタのゲート絶縁膜が破壊され、多数の点欠陥を生じうるからである。

【0148】

更には、保護回路334のみならず保護回路336を設けることで配線338に過大な 電流が生じることを防止することができる。そのため、保護回路334のみを設ける場合 と比較して、信頼性が向上し、歩留まりが向上する。保護回路336を有することで、薄 膜トランジスタ形成後のラビング工程にて生じうる、静電気による破壊を防止することも できる。

【0149】

更には、保護回路335及び保護回路337を有することで、信頼性を更に向上させ、 歩留まりを向上させることができる。保護回路335及び保護回路337は、入力端子3 32及び入力端子333とは反対側に設けられているため、これらは表示装置の作製工程 中に生じる、各種半導体素子の劣化又は破壊の防止に寄与する。

【0150】

なお、図8では、基板330とは別に形成した信号線駆動回路及び走査線駆動回路をC OG方式やTAB方式等の公知の方式により基板330に実装する。また、走査線駆動回 路と画素部とを基板330上に形成し、信号線駆動回路は別に形成したものを実装しても よい。また、走査線駆動回路の一部又は信号線駆動回路の一部を、画素部331と共に基 板330上に形成し、走査線駆動回路の他の部分又は信号線駆動回路の他の部分を実装す るようにしても良い。走査線駆動回路の一部が画素部331と走査線側の入力端子332

10

との間に設けられている場合には、走査線側の入力端子332と基板330上の走査線駆動回路の一部との間に保護回路を設けても良いし、走査線駆動回路の一部と画素部331 との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。また、信 号線駆動回路の一部が画素部331と信号線側の入力端子333との間に設けられている 場合には、信号線側の入力端子333と基板330上の信号線駆動回路の一部との間に保 護回路を設けても良いし、信号線駆動回路の一部と画素部331との間に保護回路を設け ても良いし、これらの双方に保護回路を設けても良い。つまり、駆動回路の形態は様々で あるため、保護回路はその形態に合わせて設ける数及び場所を定める。

【0151】

次に、図8における保護回路334~337に用いられる保護回路の具体的な回路構成 ¹⁰の例について、図9を参照して説明する。

【0152】

図9(A)に示す保護回路は、複数の薄膜トランジスタを用いた保護ダイオード351 、353を有する。保護ダイオード351は、直列に接続されたnチャネル型薄膜トラン ジスタ351 a 及びnチャネル型薄膜トランジスタ351 b を有している。 n チャネル型 薄膜トランジスタ351 a のソース及びドレインの一方は、 n チャネル型薄膜トランジス タ351 a 及びn チャネル型薄膜トランジスタ351 b のゲートと接続され、且つ電位 V ssに保たれている。 n チャネル型薄膜トランジスタ351 b のソースまたはドレインの 他方は n チャネル型薄膜トランジスタ351 b のソース及びドレインの一方に接続されて いる。 n チャネル型薄膜トランジスタ351 b のソースまたはドレインの他方は、保護ダ イオード353 に接続されている。

20

30

【0153】

保護ダイオード353は、直列に接続された p チャネル型薄膜トランジスタ353 a 及び p チャネル型薄膜トランジスタ353 b を有している。 p チャネル型薄膜トランジスタ3 53 b のソースまたはドレインの一方は、 p チャネル型薄膜トランジスタ353 a 及び p チャネル型薄膜トランジスタ353 b のゲートと接続され、且つ電位 V d d に保たれてい る。 p チャネル型薄膜トランジスタ353 b のソースまたはドレインの他方は p チャネル 型薄膜トランジスタ353 a のソースまたはドレインの一方に接続されている。 p チャネ ル型薄膜トランジスタ353 a のソースまたはドレインの一方に接続されている。 p チャネ ル型薄膜トランジスタ353 a のソースまたはドレインの他方は保護ダイオード351 に 接続されている。

【0154】

なお本実施の形態において、各保護ダイオード351、353が有する薄膜トランジス タの数及び極性は、図9(A)に示す構成に限定されない。

[0155**]**

また、保護ダイオード351、353は順に直列に接続されており、且つ保護ダイオー ド351と保護ダイオード353の間は、配線355に接続されている。なお、配線35 5は、表示部において保護対象となる半導体素子に接続されている。

【0156】

なお、図9(A)に示す保護回路は図9(B)に示すものに置き換えることも可能であ る。特に、本実施の形態で用いる保護回路は、耐圧が高いため、図9(B)のような、構 が成を用いることができる。具体的には、図9(A)の保護ダイオード351の代わりにダ イオード接続されたnチャネル型薄膜トランジスタで構成される保護ダイオード356を 用い、保護ダイオード353の代わりにダイオード接続されたpチャネル型薄膜トランジ スタで構成される保護ダイオード357を用いた構成とすることができる。

【 0 1 5 7 】

図9(C)に示す保護回路は、保護ダイオード360、保護ダイオード361、容量素 子362、容量素子363、抵抗素子364を有する。抵抗素子364は2端子の抵抗で あり、一端には配線365に与えられる電位Vinが、他端には電位Vssが与えられる 。抵抗素子364は、電位Vinが与えられなくなったときに、配線365の電位を電位 Vssに落とすために設けられており、その抵抗値は配線365の配線抵抗よりも十分に •

大きくなるように設定する。保護ダイオード360は、ダイオード接続された p チャネル 型薄膜トランジスタを用いており、保護ダイオード361は、ダイオード接続された n チャネル型薄膜トランジスタを用いている。

【0158】

図9(D)に示す保護回路は、保護ダイオード360を2つのpチャネル型薄膜トランジスタで代用し、保護ダイオード361を2つのnチャネル型薄膜トランジスタで代用した等価回路図である。

【0159】

なお、図9(C)及び図9(D)に示す保護回路は、保護ダイオードとしてダイオード 接続されたnチャネル型薄膜トランジスタ及びpチャネル型薄膜トランジスタを用いてい 10 るが、本実施の形態はこの構成に限定されない。

【0160】

また、図9(E)に示す保護回路は、保護ダイオード370、372、374、376 と、抵抗素子378と、を有する。抵抗素子378は配線379と直列に接続されている 。保護ダイオード370、372は、それぞれダイオード接続されたnチャネル型薄膜ト ランジスタを用いており、保護ダイオード374、376は、各々ダイオード接続された pチャネル型薄膜トランジスタを用いている。

【0161】

保護ダイオード370及び保護ダイオード372それぞれのソース及びドレインの一方 は電位 Vssに保持され、ソース及びドレインの他方は配線379に接続されている。保 20 護ダイオード374及び保護ダイオード376それぞれのソース及びドレインの一方は電 位 Vddに保持され、ソース及びドレインの他方は配線379に接続されている。

[0162]

なお、保護ダイオード370、372、374、376は、それぞれ一つの薄膜トランジスタを示したが、極性の同じ薄膜トランジスタを複数直列接続しても良い。 【0163】

ここで、 p チャネル型薄膜トランジスタで形成された保護ダイオード353、357、 360、374、376のソース及びドレインにおいて、 V d d と接続する側をドレイン とし、他方をソースとする。また、 n チャネル型薄膜トランジスタで形成された保護ダイ オード351、356、361、370、372のソース及びドレインにおいて、 V s s と接続する側をドレインとし、他方をソースとする。また、 p チャネル型薄膜トランジス タで形成された保護ダイオード353、357、360、374、376のしきい値電圧 を V t h (p) と示し、 n チャネル型薄膜トランジスタで形成された保護ダイオード35 1、356、361、370、372のしきい値電圧を V t h (n) と示す。また、 V t h (p) > V t h (n) である。

【0164】

また、 p チャネル型薄膜トランジスタで形成された保護ダイオード353、357、36 0、374、376においては、VinがVdd-Vth(p)より高い場合に、オンし 、VinからVddへ電流が流れる。また、 n チャネル型薄膜トランジスタで形成された 保護ダイオード351、356、361、370、372は、VinがVss-Vth(n)より低い場合に、オンし、VssからVinへ電流が注入される。 【0165】

また、n チャネル型薄膜トランジスタで形成された保護ダイオード351、356、3 61、370、372はVinがVssより大きいときに逆バイアスの電圧がかかり、電 流が流れにくい。また、p チャネル型薄膜トランジスタで形成された保護ダイオード35 3、357、360、374、376は、VinがVddより小さいときに逆方向バイア スの電圧がかかり、電流が流れにくい。

【0166】

ここでは、電位Voutが電位Vss及び電位Vddの間で動作するような保護回路の動作について説明する。

30

[0167]

電位Vinが電位Vddよりも高い場合を考える。電位Vinが電位Vddよりも高い場 合、保護ダイオード353、357、360、374、376のゲート電極とソース電極 間の電位差 V g s = V d d - V i n < V t h (p)のときに、当該 p チャネル型薄膜トラ ンジスタはオンする。ここでは、Vinが異常に高い場合を想定しているため、当該pチ ャネル型薄膜トランジスタはオンする。このとき、保護ダイオード351、356、36 1、370、372が有するn型薄膜トランジスタは、オフする。そうすると、保護ダイ オード353、357、360、374、376を介して、配線355、358、365 、379の電位がVddとなる。従って、雑音等により電位Vinが電位Vddより異常 に高くなったとしても、配線355、358、365、379の電位は、電位Vddより も高くなることはない。

(25)

[0168]

 一方で、電位Vinが電位Vssよりも低い場合、保護ダイオード351、356、3 61、370、372のゲート電極とソース電極間の電位差Vgs=Vss-Vin>V th (n)のときに、当該n型薄膜トランジスタはオンする。ここでは、Vinが異常に 低い場合を想定しているため、n型薄膜トランジスタはオンする。このとき、保護ダイオ ード353、357、360、374、376が有するp型薄膜トランジスタはオフする 。そうすると、保護ダイオード351、356、361、370、372を介して、配線 355、358、365、379の電位がVssとなる。従って、雑音等により、電位V inが電位Vssより異常に低くなったとしても、配線355、358、365、379 の電位は、電位Vssよりも低くなることはない。さらに、容量素子362、363、は 、入力電位Vinが有するパルス状の雑音を鈍らせ、雑音による電位の急峻な変化を緩和 する働きをする。

[0169]

なお、電位Vinが、Vss-Vth(n)からVdd-Vth(p)の間の場合は、p チャネル型薄膜トランジスタで形成された保護ダイオード353、357、360、37 4、376、及びnチャネル型薄膜トランジスタで形成された保護ダイオード351、3 56、361、370、372はオフとなり、電位VinがVoutへ印加される。 [0170]

30 以上説明したように保護回路を配置することで、配線355、358、365、379 の電位は、電位Vssと電位Vddの間に概ね保たれることになる。従って、配線355 、358、365、379がこの範囲から大きくはずれる電位となることを防止すること ができる。つまり、配線355、358、365、379が異常に高い電位又は異常に低 い電位となることを防止し、当該保護回路の後段の回路を破壊又は劣化から保護すること ができる。

[0171]

さらに、図9(C)及び(D)に示すように、入力端子に抵抗素子364を有する保護回 路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位 を、一定(ここでは電位Vss)に保つことができる。つまり信号が入力されていないと きは、配線同士をショートさせることができるショートリングとしての機能も有する。そ のため、配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗 素子364の抵抗値が十分に大きいので、信号の入力時には、配線355、358、36 5、379に与えられる信号が電位Vssまで降下することを防止することができる。 [0172]

また、図9(F)に示す保護回路は、抵抗素子380と、抵抗素子381と、nチャネ ル型薄膜トランジスタ382と、pチャネル型薄膜トランジスタ384と、を有する。図 9(F)では、抵抗素子380と、抵抗素子381と、nチャネル型薄膜トランジスタ3 82、pチャネル型薄膜トランジスタ384とは、配線383に直列に接続されており、 抵抗素子380は配線383に接続されている。配線383には電位Vinが与えられ、 n チャネル型薄膜トランジスタ382、 p チャネル型薄膜トランジスタ384のそれぞれ 10

20

40

ソース及びドレインの一方には電位 Voutが与えられる。 いる。 【0173】 図9(A)乃至(F)に示す保護回路のnチャネル型薄膜トランジスタおよびpチャネル 型薄膜トランジスタを、実施の形態1に示すnチャネル型薄膜トランジスタ及びpチャネ ル型薄膜トランジスタで作製することができる。ここでは、代表例として、図9(A)に

ル型薄膜トランジスタで作製することができる。ここでは、代表例として、図9(A)に 示す保護ダイオード351のnチャネル型薄膜トランジスタ及び保護ダイオード353の pチャネル型薄膜トランジスタを、図10に示す。

(26)

【0174】

図10(A)に示すように、基板330上にnチャネル型薄膜トランジスタで形成される ¹⁰ 保護ダイオード351及びpチャネル型薄膜トランジスタで形成される保護ダイオード3 53が設けられる。nチャネル型薄膜トランジスタで形成される保護ダイオード351に おいては、ゲート電極391とソースまたはドレインの一方392とが接続される。pチ ャネル型薄膜トランジスタで形成される保護ダイオード353は、ゲート電極393とソ ースまたはドレインの一方394とが接続される。また、保護ダイオード351及び保護 ダイオード353は、配線395で接続される。

【0175】

なお、図10(B)に示すように、保護ダイオード351及び保護ダイオード353は、 ソース及びドレイン396、397上に形成される保護絶縁膜398のコンタクトホール において、保護ダイオード351のソースまたはドレインの一方396と、保護ダイオー ド353のソースまたはドレインの一方397が、画素電極と同時に形成される配線39 9で接続されてもよい。

【0176】

図9(A)乃至(F)に示す保護回路のnチャネル型薄膜トランジスタおよびpチャネル 型薄膜トランジスタを、実施の形態1に示す微結晶半導体膜を有するnチャネル型薄膜ト ランジスタ及びpチャネル型薄膜トランジスタで作製することにより、電位の変動により 配線383に逆方向バイアスの電流が流れることを防止することができる。また、抵抗素 子380及び抵抗素子381によって、配線383の電位の急激な変動を緩和し、半導体 素子の劣化又は破壊を防止することができる。

【0177】

なお、抵抗素子のみを配線に直列に接続する場合、配線の電位の急激な変動を緩和し、 半導体素子の劣化又は破壊を防止することができる。また、保護ダイオードのみを配線に 直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐことができ る。

【0178】

なお、本実施の形態に用いられる保護回路は図9に示す構成に限定されるものではなく 、同様の働きをする回路構成であれば、適宜設計変更が可能である。

【0179】

また、本実施の形態の保護回路が有する保護ダイオードとして、ダイオード接続された 薄膜トランジスタが用いられる。ダイオード接続された該薄膜トランジスタとしては、耐 圧の高い薄膜トランジスタを用いている。そのため、従来の保護回路では保護回路自体が 破壊されうる程度の電圧がかかる場合であっても、本実施の形態の保護回路を有すること で、配線が異常に高い電位又は異常に低い電位となることを防止することができる。

【0180】

(実施の形態5)

次に、本発明により得られる表示装置の一形態である表示パネルの構成について、以下に示す。

【0181】

図11(A)に、信号線駆動回路6013のみを別途形成し、基板6011上に形成された画素部6012と接続している表示パネルの形態を示す。画素部6012及び走査線 ⁵⁰

30

駆動回路6014は、微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを用 いて形成する。微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタよりも高い 移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路より も高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、 信号線駆動回路6013は、単結晶の半導体をチャネル形成領域に用いたトランジスタ、 多結晶の半導体をチャネル形成領域に用いた薄膜トランジスタ、またはSOIをチャネル 形成領域に用いたトランジスタであっても良い。画素部6012と、信号線駆動回路60 13と、走査線駆動回路6014とに、それぞれ電源の電位、各種信号等が、FPC60 15を介して供給される。

【0182】

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が 形成された基板上に貼り合わせる必要はなく、例えばFPC上に貼り合わせるようにして も良い。図11(B)に、信号線駆動回路6023のみを別途形成し、基板6021上に 形成された画素部6022及び走査線駆動回路6024と接続している表示パネルの形態 を示す。画素部6022及び走査線駆動回路6024は、微結晶半導体膜をチャネル形成 領域に用いた薄膜トランジスタを用いて形成する。信号線駆動回路6023は、FPC6 025を介して画素部6022と接続されている。画素部6022と、信号線駆動回路6 023と、走査線駆動回路6024とに、それぞれ電源の電位、各種信号等が、FPC6 025を介して供給される。

【0183】

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを 別途形成して画素部と電気的に接続するようにしても良い。図11(C)に、信号線駆動 回路が有するアナログスイッチ6033aを、画素部6032、走査線駆動回路6034 と同じ基板6031上に形成し、信号線駆動回路が有するシフトレジスタ6033bを別 途異なる基板に形成して貼り合わせる表示パネルの形態を示す。画素部6032及び走査 線駆動回路6034は、微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを 用いて形成する。信号線駆動回路が有するシフトレジスタ6033bは、FPC6035 を介して画素部6032と接続されている。画素部6032と、信号線駆動回路と、走査 線駆動回路6034とに、それぞれ電源の電位、各種信号等が、FPC6035を介して 供給される。

【0184】

図11に示すように、本実施の形態の表示パネルは、駆動回路の一部または全部を、画 素部と同じ基板上に、微結晶半導体膜をチャネル形成領域に用いた逆スタガ型の薄膜トラ ンジスタを用いて形成することができる。

【0185】

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のCOG方 法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。また接続す る位置は、電気的な接続が可能であるならば、図11に示した位置に限定されない。また 、コントローラ、CPU、メモリ等を別途形成し、接続するようにしても良い。

【0186】

(実施の形態6)

本発明により得られる表示装置等をアクティブマトリクス型表示装置モジュールに用い ることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる

【0187】

その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウン トディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カー ステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話ま たは電子書籍等)などが挙げられる。それらの一例を図12に示す。 10

20



40

[0188]

図12(A)はテレビジョン装置である。表示モジュールを、図12(A)に示すよう に、筐体に組みこんで、テレビジョン装置を完成させることができる。FPCまで取り付 けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面20 03が形成され、その他付属設備としてスピーカ部2009、操作スイッチなどが備えら れている。このように、テレビジョン装置を完成させることができる。 【0189】

図12(A)に示すように、筐体2001に表示素子を利用した表示用パネル2002 が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004 を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から 受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもで きる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作 機2006により行うことが可能であり、このリモコン操作機2006にも出力する情報 を表示する表示部2007が設けられていても良い。

[0190]

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用 パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成 において、主画面2003を視野角の優れた液晶表示パネルで形成し、サブ画面を低消費 電力で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先させるた めには、主画面2003を発光表示パネルで形成し、サブ画面を発光表示パネルで形成し 、サブ画面は点滅可能とする構成としても良い。

20

30

10

【0191】

図13はテレビ装置の主要な構成を示すブロック図を示している。表示パネル900には、画素部921が形成されている。信号線駆動回路922と走査線駆動回路923は、表示パネル900にCOG方式により実装されていても良い。

【0192】

その他の外部回路の構成として、映像信号の入力側では、チューナ924で受信した信 号のうち、映像信号を増幅する映像信号増幅回路925と、そこから出力される信号を赤 、緑、青の各色に対応した色信号に変換する映像信号処理回路926と、その映像信号を ドライバICの入力仕様に変換するためのコントロール回路927などを有している。コ ントロール回路927は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動 する場合には、信号線側に信号分割回路928を設け、入力デジタル信号をm個に分割し て供給する構成としても良い。

[0193]

チューナ924で受信した信号のうち、音声信号は、音声信号増幅回路929に送られ 、その出力は音声信号処理回路930を経てスピーカ933に供給される。制御回路93 1は受信局(受信周波数)や音量の制御情報を入力部932から受け、チューナ924や 音声信号処理回路930に信号を送出する。

[0194]

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをは ⁴⁰ じめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の 表示媒体としても様々な用途に適用することができる。

【0195】

図12(B)は携帯電話機2301の一例を示している。この携帯電話機2301は、表示部2302、操作部2303などを含んで構成されている。表示部2302においては、上記実施の形態で説明した表示装置を適用することで、量産性を高めることができる。 【0196】

また、図12(C)に示す携帯型のコンピュータは、本体2401、表示部2402等 を含んでいる。表示部2402に、上記実施の形態に示す表示装置を適用することにより 、量産性を高めることができる。 【0197】

図12(D)は卓上照明器具であり、照明部2501、傘2502、可変アーム2503 、支柱2504、台2505、電源2506を含む。本発明により作製される発光表示装 置を照明部2501に用いることにより作製される。なお、照明器具には天井固定型の照 明器具または壁掛け型の照明器具なども含まれる。上記実施の形態に示す表示装置を適用 することにより、量産性を高めることができ、安価な卓上照明器具を提供することができ る。

(29)

【実施例1】

【0198】

本実施例では、実施の形態1に示す画素を作製する工程を図14乃至図17を用いて説 ¹⁰ 明する。なお、図14乃至図16は、薄膜トランジスタの作製工程を示す断面図であり、 図17は一画素における薄膜トランジスタ及び画素電極の接続領域の上面図である。 【0199】

図14(A)に示すように、基板100上にゲート電極101、102を形成する。基 板100は、ガラス基板を用いる。

[0200]

厚さ150nmのアルミネオジム合金膜、及び厚さ50~150nmのモリブデン膜をそれぞれスパッタリング法により順に積層し、基板100上に導電膜を形成する。次に、第 1のフォトマスクを用いて形成したレジストマスクを用いて形成された導電膜をエッチン グしてゲート電極101、102を形成する。

[0201]

次に、ゲート電極101、102上に、ゲート絶縁膜103を形成する。ここでは、ゲート絶縁膜103として厚さ50~150nmの窒化シリコン膜、厚さ50~150nm の酸化窒化シリコン膜、厚さ1~5nmの窒化シリコン膜をそれぞれプラズマCVD法に より成膜する。

[0202]

次に、ゲート絶縁膜103上に、50nm~500nm(好ましくは100nm~250 nm)の厚さの微結晶シリコン膜104を形成する。微結晶シリコン膜104は、図3に 示すような、高真空排気が可能な排気手段409を有するプラズマCVD装置を用いて成 膜することで、膜中の酸素濃度が1×10^{1 6} atoms/cm³以下である微結晶シリ コン膜を形成することができる。ここでは、シランガスと、シランガスの流量の10倍以 上2000倍以下、好ましくは12倍以上1000倍以下、好ましくは50倍以上200 倍以下の流量の水素ガスを用いたプラズマCVD法により微結晶シリコン膜を形成する。 なお、このときの基板100の温度を、基板の加熱温度は100 ~300 、好ましく は120 ~220 とすることで、ゲート絶縁膜103及び微結晶シリコン膜104の 界面における微結晶シリコンの成長を促進させることができる。

【 0 2 0 3 】

次に、微結晶シリコン膜104上に、厚さ50~200nmのバッファ層105を形成す る。バッファ層105としては、非晶質シリコン膜を用いて形成する。バッファ層105 に形成される非晶質シリコン膜は、シランガスの流量の1倍以上10倍未満、更に好まし くは1倍以上5倍以下の流量の水素を用いたプラズマCVD法により形成する。なお、バ ッファ層105に形成される非晶質シリコン膜を微結晶シリコン膜104と同様に高真空 排気が可能な排気手段409を有するプラズマCVD装置を用いて成膜することで、欠陥 の少ない非晶質シリコン膜が形成されるため、高抵抗のバッファ層を形成することができ 、薄膜トランジスタのオフ電流を低減させることができる。

【0204】

なお、バッファ層105を300 ~400 の温度にて成膜することが好ましい。この 成膜処理により水素が微結晶シリコン膜104に供給され、微結晶シリコン膜104を水 素化したのと同等の効果が得られる。すなわち、微結晶シリコン膜104上にバッファ層 105を堆積することにより、微結晶シリコン膜104に水素を拡散させて、ダングリン 20

40

グボンドの終端をすることができる。

【0205】

次に、バッファ層105上にレジストを塗布した後、第2のフォトマスクを用いたフォトリソグラフィ工程によりレジストマスク106、107を形成する。

【0206】

次に、図14(B)に示すように、レジストマスク106、107を用いて微結晶シリコン膜104及びバッファ層105を選択的にエッチングして微結晶シリコン膜111、1 12、バッファ層113、114を形成する。ここでは、ドライエッチング法により微結 晶シリコン膜104及びバッファ層105を選択的にエッチングする。この後、レジスト マスク106、107を除去する。

【0207】

次に、厚さ10~100nm、好ましくは40~80nmのn型半導体膜115を形成 する。n型半導体膜115は、0.2~1%のフォスフィンガス、シランガス、及び水素 を用いたプラズマCVD法により、リンを含む微結晶シリコン膜で形成する。n型半導体 膜115も図3に示すプラズマCVD装置によって形成してもよい。

【0208】

次に、 n型半導体膜115上に厚さ20~70 nmの導電膜116を形成する。導電膜1 16には、後に形成されるp型半導体膜に対してエッチングに対する高い選択比を得るこ とが可能な導電材料を用いて形成する。ここでは、スパッタリング法により厚さ20~7 0 nmのモリプデン膜を形成する。

20

10

【 0 2 0 9 】

次に、第3のフォトマスクを用いたフォトリソグラフィ工程により、ゲート電極101と 重畳する導電膜116上にレジストマスク117を形成する。

【 0 2 1 0 】

次に、図14(C)に示すように、レジストマスク117を用いて、導電膜116及びn 型半導体膜115を選択的にエッチングして、導電膜121、n型半導体膜122を形成 する。このとき、バッファ層113の一部もエッチングされ、端部に段差を有するバッフ ァ層123となる。当該工程においては、ゲート電極102上に形成される導電膜116 及びn型半導体膜115をエッチングする。この際、エッチング工程の終点の確認は、エ ッチング装置内の発光強度変化を測定することによって判断する。即ち、n型半導体膜1 15をエッチングしたときの活性種と、バッファ層114をエッチングしたときの活性種 によって、プラズマの発光強度が異なる。この発光強度の変化を測定することで、エッチ ングの終点を検出することができる。従って、バッファ層113の一部、およびバッファ 層114の一部がエッチングされるに留まる。ここで、ゲート電極102上に形成された バッファ層をバッファ層124と示す。こののち、レジストマスク117を除去する。

次に、図15(A)に示すように、10~100nm、好ましくは40~80nmのp型 半導体膜125を形成する。p型半導体膜125は、1~10%のテトラメチルボロン、 シラン、水素、及び希ガス(代表的にはヘリウムまたはネオン)を用いたプラズマCVD 法により、ボロンを含む微結晶シリコン膜で形成する。p型半導体膜125も図3に示す プラズマCVD装置によって形成してもよい。

【0212】

次に、 p 型半導体膜125上にレジストを塗布した後、第4のフォトマスクを用いたフォ トリソグラフィエ程により、ゲート電極102と重畳する p 型半導体膜125上にレジス トマスク126を形成する。

【0213】

次に、図15(B)に示すように、レジストマスク126を用いて、 p型半導体膜125 を選択的にエッチングして、 p型半導体膜133を形成する。このとき、バッファ層12 4の一部もエッチングされ、端部に段差を有するバッファ層131となる。また、導電膜 121上においては、 p型半導体膜が選択的にエッチングされる。しかしながら、導電膜

30

121に覆われていないバッファ層123の端部は更にエッチングされ、端部に段差を有 するバッファ層132となる。 [0214]次に、第5のフォトマスクを用いたフォトリソグラフィ工程により、ゲート電極102と 重畳するゲート絶縁膜103の一部をエッチングするためのレジストマスク134、13 5を形成する。 [0215]次に、図15(C)に示すように、ゲート絶縁膜103の一部をエッチングしてコンタク トホール140を形成する。 [0216] 次に、 導電膜 1 2 1 、 p 型 半 導 体 膜 1 3 3 、 ゲート 絶 縁 膜 1 0 3 、 及 び ゲート 電 極 1 0 2 の露出部上に、導電膜141a~141cを積層形成する。導電膜141aとして厚さ3 0~60 n m のモリブデン膜、導電膜141 b として厚さ150~300 n m のアルミニ ウム膜、導電膜141cとして厚さ50nm~100nmのモリブデン膜をそれぞれスパ ッタリング法により形成する。 [0217]次に、導電膜141c上にレジストを塗布した後、第6のフォトマスクを用いたフォトリ ソグラフィエ程により、導電膜141a~141cから配線を形成するためのレジストマ スク142~145を形成する。 [0218] 次に、図16(A)に示すように、レジストマスク142~145を用いて導電膜141 a~141c、及び導電膜121をエッチングする。ここでは、導電膜141a~141 cをウエットエッチング法により等方的にエッチングするため、レジストマスク142~ 145より面積の狭い配線151a~151d、配線152a~152d、配線153a ~ 153c、配線154a~154cを形成する。 [0219]次に、レジストマスク142~145を用いて、 n 型半導体膜122及び p 型半導体膜1 3 3 をエッチングして一対の n 型半導体膜 1 5 5 、 1 5 6 、及び一対の p 型半導体膜 1 5 7、158を形成する。ここでは、レジストマスク142~145を用いてドライエッチ ング法により異方的にエッチングするため、配線151a~151d、配線152a~1 52d、配線153a~153c、配線154a~154cと、一対のn型半導体膜15 5、156、一対のp型半導体膜157、158の端部の位置がずれており、一対のn型 半導体膜155、156、及び一対のp型半導体膜157、158の端部が、配線151 a ~ 1 5 1 d、配線 1 5 2 a ~ 1 5 2 d、配線 1 5 3 a ~ 1 5 3 c、配線 1 5 4 a ~ 1 5 4 c より外側に突出している。 [0220]

なお、当該エッチング工程において、バッファ層132、131の一部がオーバエッチン グされることで、完全に分離された一対のn型半導体膜155、156、及び一対のp型 半導体膜157、158を形成することができる。一部オーバエッチングされ、凹部(n 型半導体膜またはp型半導体膜と重なる領域よりも膜厚の薄いバッファ層の領域)が形成 されたバッファ層をバッファ層159、160と示す。ソース領域及びドレイン領域とし て機能する一対のn型半導体膜155、156、及び一対のp型半導体膜157、158 の形成工程と、バッファ層の凹部とを同一工程で形成することができる。バッファ層の凹 部の深さをバッファ層の一番膜厚の厚い領域の1/2~1/3とすることで、ソース領域 及びドレイン領域の距離を離すことが可能であるため、ソース領域及びドレイン領域の間 でのリーク電流を低減することができる。この後、レジストマスク142~145を除去 する。

 $\begin{bmatrix} 0 & 2 & 2 & 1 \end{bmatrix}$

なお、図16(A)は、図17(A)のA - Bの断面図に相当する。配線151c、15 3cはそれぞれ配線152c、154cを囲む形状(具体的には、U字型またはC字型) 50

(31)

20

10

30

である。このため、キャリアが移動する領域の面積を増加させることが可能であるため、 電流量を増やすことが可能であり、薄膜トランジスタの面積を縮小することができる。ま た、ゲート電極より狭い上面面積で微結晶シリコン膜111、112、バッファ層113 114が形成され、且つゲート電極上において、微結晶半導体膜、ソース電極及びドレ イン電極が重畳されているため、微結晶シリコン膜111、112、バッファ層113、 114においてゲート電極の凹凸の影響が少なく、被覆率の低減及びリーク電流の発生を 抑制することができる。

[0222]

以上の工程により、チャネルエッチ型の第1の薄膜トランジスタ155a及び第2の薄 膜トランジスタ155bを形成することができる。

[0223]

次に、図16(B)に示すように、配線151a~151d、配線152a~152d、 配線153a~153c、配線154a~154c、一対のn型半導体膜155、156 及び一対のp型半導体膜157、158、バッファ層159、160、微結晶シリコン 膜111、112、及びゲート絶縁膜103上に保護絶縁膜161を形成する。保護絶縁 膜161は、プラズマCVD法により厚さ50~200nmの窒化シリコン膜を形成する

[0224]

次に、保護絶縁膜161上にレジストを塗布した後、第7のフォトマスクを用いたフォト リソグラフィ工程により、保護絶縁膜161にレジストマスク162、163形成する。 20 [0225]

30

50

10

次に、図16(C)に示すように、レジストマスク162、163を用いて保護絶縁膜1 61の一部をエッチングしてコンタクトホール164を形成する。

[0226]

次に、当該コンタクトホールにおいて配線154cに接する画素電極165を形成する。 ここでは、スパッタリング法により厚さ50~100nmのITOを成膜する。次に、第 8のフォトマスクを用いたフォトリソグラフィ工程により、ITO上にレジストマスクを 形成した後、ITOを選択的にエッチングして画素電極165を形成する。

[0227]

なお、図16(C)は、図17(B)のA - Bの断面図に相当する。

[0228]

以上により表示装置に用いることが可能な素子基板を形成することができる。

【実施例2】

[0229]

本実施例では、上記実施例とは異なる薄膜トランジスタの作製方法について、図18乃 至図23を用いて説明する。ここでは、上記実施例よりフォトマスク数を削減することが 可能なプロセスを用いて薄膜トランジスタを作製する工程について示す。

[0230]

図14(A)と同様に、図18(A)に示すように基板100上に導電膜を形成し、導電 40 膜上にレジストを塗布し、第1のフォトマスクを用いたフォトリソグラフィエ程により形 成したレジストマスクを用いて導電膜の一部をエッチングして、ゲート電極101、10 2 を形成する。次に、ゲート電極101、102上に、ゲート絶縁膜103、微結晶シリ コン膜104、バッファ層105を順に形成する。

 $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$

次に、バッファ層105上にn型半導体膜115を形成し、n型半導体膜115上に導電 膜116を形成する。

次に、導電膜116上にレジストを塗布した後、第2のフォトマスクを用いたフォトリソ グラフィ工程により、導電膜116にレジストマスク171を形成する。 [0233]

次に、図18(B)に示すように、導電膜116、及びn型半導体膜115を選択的にエ ッチングして、n型半導体膜172、導電膜173を形成する。このとき、レジストマス ク171に覆われていないバッファ層105の一部もエッチングされる。導電膜173に 覆われる領域は、導電膜173に覆われない領域と比較して厚いバッファ層174となる 。この際、エッチング工程の終点の検出は、図15(B)に示すエッチングと同様に、エ ッチング装置内の発光強度変化を測定することによって判断する。 次に、10~100 nm、好ましくは40~80 nmのp型半導体膜125を形成する。 [0235]10 次に、第3のフォトマスクを用いたフォトリソグラフィエ程により、ゲート電極102と 重畳するp型半導体膜125上にレジストマスク175を形成する。 [0236]次に、図18(C)に示すように、レジストマスク175を用いて、p型半導体膜125 を選択的にエッチングして、p型半導体膜180を形成する。このとき、バッファ層17 4の一部もエッチングされ、バッファ層176、177となる。また、微結晶シリコン膜 104もエッチングされ、微結晶シリコン膜178、179となる。 [0237]次に、レジストを塗布した後、第4のフォトマスクを用いたフォトリソグラフィエ程によ り、図19(A)に示すように、ゲート電極102と重畳するゲート絶縁膜103の一部 20 をエッチングするためのレジストマスク181、182を形成する。 [0238]次に、図19(B)に示すように、ゲート絶縁膜103の一部をエッチングしてコンタク トホール183を形成する。 [0239]次に、 導電 膜 1 7 3 、 p 型 半 導 体 膜 1 8 0 、 ゲート 絶 縁 膜 1 0 3 、 及 び ゲート 電 極 1 0 2 の露出部上に、図15(C)と同様に導電膜141a~141cを形成する。 [0240]次に、導電膜141c上にレジスト184を塗布する。 [0241]30 次に、第4のフォトマスクとして多階調マスク185を用いて、レジスト184に光を照 射して、レジスト184を露光する。 [0242]ここで、多階調マスク185を用いた露光について、図23を用いて説明する。 [0243]多階調マスクとは、露光部分、中間露光部分、及び未露光部分に3つの露光レベルを行 うことが可能なマスクであり、一度の露光及び現像工程により、複数(代表的には二種類)の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調 マスクを用いることで、フォトマスクの枚数を削減することが可能である。 [0244]40 多階調マスクの代表例としては、図23(A)に示すようなグレートーンマスク185a 、図23(C)に示すようなハーフトーンマスク185bがある。 [0245]図23(A)に示すように、グレートーンマスク185aは、透光性を有する基板231 及びその上に形成される遮光部232並びに回折格子233で構成される。遮光部232 においては、光の透過率が0%である。一方、回折格子233はスリット、ドット、メッ シュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、 光の透過率を制御することができる。なお、回折格子233は、周期的なスリット、ドッ ト、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができ る。 [0246] 50

透光性を有する基板231としては、石英等を用いることができる。遮光部232及び回 折格子233は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することが できる。

【0247】

グレートーンマスク185 a に露光光を照射した場合、図23(B)に示すように、遮光 部232においては、光透過率234は0%であり、遮光部232及び回折格子233が 設けられていない領域では光透過率234は100%である。また、回折格子233にお いては、10~70%の範囲で調整可能である。回折格子233における光の透過率の調 整は、回折格子233のスリット、ドット、またはメッシュの間隔及びピッチの調整によ り可能である。

【0248】

図23(C)に示すように、ハーフトーンマスク185bは、透光性を有する基板231 及びその上に形成される半透過部235並びに遮光部236で構成される。半透過部23 5は、MoSiN、MoSi、MoSiO、MoSiON、CrSiなどを用いることが できる。遮光部236は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成す ることができる。

【0249】

ハーフトーンマスク185bに露光光を照射した場合、図23(D)に示すように、遮光 部236においては、光透過率237は0%であり、遮光部236及び半透過部235が 設けられていない領域では光透過率237は100%である。また、半透過部235にお いては、10~70%の範囲で調整可能である。半透過部235に於ける光の透過率の調 整は、半透過部235の材料により可能である。

20

30

10

[0250]

多階調マスクを用いて露光した後、現像することで、図20(A)に示すように、膜厚の 異なる領域を有するレジストマスク186、187を形成することができる。

【0251】

次に、レジストマスク186、187により、微結晶シリコン膜178、179、バッフ ァ層176、177、n型半導体膜172、導電膜173、p型半導体膜180、及び導 電膜141a~141cをエッチングし、二つの薄膜トランジスタを分離する。この結果 、図20(B)に示すような、微結晶シリコン膜197、198、バッファ層195、1 96、n型半導体膜193、p型半導体膜194、及び導電膜191a~191d、19 2a~192cを形成することができる。

[0252]

次に、レジストマスク186、187をアッシングする。この結果、レジストの面積が 縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジスト(ゲート電極101、1 02の一部と重畳する領域)は除去され、図20(C)に示すように、分離されたレジス トマスク201~204を形成することができる。

【0253】

次に、レジストマスク201~204を用いて、導電膜191a~191d、192a~
192cをエッチングし分離する。この結果、図21(A)に示すような、一対の配線2
11a~211d、212a~212d、213a~213c、214a~214cを形成することができる。レジストマスク201~204を用いて導電膜191a~191d、192a~192cをウエットエッチングすると、導電膜191a~191d、192a~192cの端部が等方的にエッチングされる。この結果、レジストマスク201~204より面積の小さい配線211a~211d、212a~212d、213a~213c、214a~214cを形成することができる。

【0254】

次に、レジストマスク201~204を用いて、n型半導体膜193、p型半導体膜1 94、をエッチングして、一対のn型半導体膜215、216、一対のp型半導体膜21 7、218を形成する。ここでは、ドライエッチング法により異方的にn型半導体膜19

10

20

3 及び p 型半導体膜 1 9 4 をエッチングするため、配線 2 1 1 a ~ 2 1 1 d、 2 1 2 a ~ 2 1 2 d、 2 1 3 a ~ 2 1 3 c、 2 1 4 a ~ 2 1 4 c と、一対の n 型半導体膜 2 1 5、 2 1 6、一対の p 型半導体膜 2 1 7、 2 1 8 の端部の位置がずれており、一対の n 型半導体 膜 2 1 5、 2 1 6、一対の p 型半導体膜 2 1 7、 2 1 8 の端部が、配線 2 1 1 a ~ 2 1 1 d、 2 1 2 a ~ 2 1 2 d、 2 1 3 a ~ 2 1 3 c、 2 1 4 a ~ 2 1 4 c より外側に突出して いる。

【0255】

なお、当該エッチング工程において、バッファ層176、177の一部がオーバエッチン グされることで、完全に分離された一対のn型半導体膜215、216、一対のp型半導 体膜217、218を形成することができる。一部オーバエッチングされ、凹部が形成さ れたバッファ層をバッファ層219,220と示す。ソース領域及びドレイン領域として 機能する一対のn型半導体膜215、216、一対のp型半導体膜217、218の形成 工程と、バッファ層の凹部とを同一工程で形成することができる。バッファ層の凹部の深 さをバッファ層の一番膜厚の厚い領域の1/2~1/3とすることで、ソース領域及びド レイン領域の距離を離すことが可能であるため、ソース領域及びドレイン領域の間でのリ ーク電流を低減することができる。この後、レジストマスク201~204を除去する。 なお、図21(B)は、図22(A)のA-Bの断面図に相当する。

【0256】

以上の工程により、チャネルエッチ型の薄膜トランジスタ221a、221bを形成す ることができる。

【0257】

次に、図21(B)に示すように、配線211a~211d、212a~212d、21 3a~213c、214a~214c、一対のn型半導体膜215、216、一対のp型 半導体膜217、218、バッファ層219,220、微結晶シリコン膜197、198 、及びゲート絶縁膜103上に保護絶縁膜161を形成する。

【0258】

次に、保護絶縁膜161上にレジストを塗布した後、第5のフォトマスクを用いたフォト リソグラフィ工程により、保護絶縁膜161にレジストマスク222、223形成する。 【0259】

次に、図21(C)に示すように、レジストマスク222を用いて保護絶縁膜161の一 ³⁰ 部をエッチングしてコンタクトホール223を形成する。

【 0 2 6 0 】

次に、当該コンタクトホールにおいて配線214cに接する画素電極224を形成する。 ここでは、スパッタリング法により厚さ50~100nmのアルミニウム膜を成膜する。 【0261】

次に、第6のフォトマスクを用いたフォトリソグラフィエ程により、アルミニウム膜上に レジストマスクを形成した後、アルミニウム膜を選択的にエッチングして画素電極224 を形成する。

[0262]

なお、図21(C)は、図22(B)のA - Bの断面図に相当する。 40

【0263】

以上により表示装置に用いることが可能な素子基板を形成することができる。

【図面の簡単な説明】

【0264】

- 【図1】本発明の表示装置の構成を説明する上面図、等価回路図、及び断面図である。
- 【図2】本発明の表示装置の構成を説明する断面図である。
- 【図3】プラズマCVD装置の反応室の構成を説明する図である。
- 【図4】本発明の表示装置の作製方法を説明するタイムチャート図である。
- 【図 5】複数の反応室を備えたマルチ・チャンバ・プラズマCVD装置の構成を示す図で ある。

【図6】本発明の表示装置の構成を説明する断面図である。 【図7】本発明の表示装置の動作を説明する図である。 【図8】本発明の表示装置の構成を説明する上面図である。 【図9】本発明の表示装置に適用可能な保護回路の構成を説明する等価回路図である。 【図10】本発明の表示装置に適用可能な保護回路の構成を説明する断面図である。 【図11】本発明の表示パネルの構成を説明する斜視図である。 【図12】本発明の表示装置を用いた電子機器を説明する斜視図である。 【図13】本発明の表示装置を用いた電子機器を説明する図である。 【図14】本発明の表示装置の作製方法を説明する断面図である。 【図15】本発明の表示装置の作製方法を説明する断面図である。 【図16】本発明の表示装置の作製方法を説明する断面図である。 【図17】本発明の表示装置の作製方法を説明する上面図である。 【図18】本発明の表示装置の作製方法を説明する断面図である。 【図19】本発明の表示装置の作製方法を説明する断面図である。 【図20】本発明の表示装置の作製方法を説明する断面図である。 【図21】本発明の表示装置の作製方法を説明する断面図である。 【図22】本発明の表示装置の作製方法を説明する上面図である。 【図23】本発明に適用可能な多階調マスクを説明する図である。 【図24】複数の反応室を備えたマルチ・チャンバ・プラズマCVD装置の構成を示す図 である。 【図25】プラズマCVD装置の反応室における電極構造の他の一例を説明する図である

20

10







51b

58 56

53

4

22

57











【図5】

















(D)

(C)













【図11】









【図13】







【図15】





۲ ۲ ۱









【図19】















408 40,8g 408i 408a 408f 408b 408n 410 è-х-Ш-х × M × N N N N N N М Х Х Ц Д Д Д Ц Д Х 0 × 112 回文 M 4006 406 404 400d 404 RF Τ 406 M M-<u>F</u>F-4 407 4<u>05</u> 425 *4*23 404 RF 406 V_M 1 126 406 425 7 400a 425 400c 404 418-422 回回中本 417~~> 凶 肉 421 Ē Ò ▣ Ē \oplus Ē 419~ 419 420 þ 420~0 Ó Ó Ó Ó

【図25】



フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	21/8234	(2006.01)	H 0 5 B	33/14	А
H 0 1 L	27/06	(2006.01)	H 0 5 B	33/10	
H 0 1 L	21/205	(2006.01)	H 0 1 L	29/78	613A
H 0 1 L	51/50	(2006.01)			
H 0 5 B	33/10	(2006.01)			

審査官 棚田 一也

(56)参考文献 特開平10-229213(JP,A) 特開昭63-215037(JP,A) 特開2006-186332(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0	1	L	2	1	/	3	3	6	
H 0	1	L	2	1	/	2	0	5	
H 0	1	L	2	1	/	8	2	3	4
H 0	1	L	2	1	/	8	2	3	8
H 0	1	L	2	7	/	0	6		
H 0	1	L	2	7	/	0	8		
H 0	1	L	2	7	/	0	9	2	
H 0	1	L	2	9	/	7	8	6	
H 0	1	L	5	1	/	5	0		
ΗО	5	В	3	3	1	1	0		