



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2020년04월16일
(11) 등록번호 10-2095068
(24) 등록일자 2020년03월24일

(51) 국제특허분류(Int. Cl.)
H05K 1/02 (2006.01) H05K 3/28 (2006.01)
(21) 출원번호 10-2014-0070993
(22) 출원일자 2014년06월11일
심사청구일자 2018년03월06일
(65) 공개번호 10-2015-0013006
(43) 공개일자 2015년02월04일
(30) 우선권주장
102126779 2013년07월26일 대만(TW)
(56) 선행기술조사문헌
JP01286386 A*
JP2002043708 A*
JP2011211131 A*
US20120139655 A1*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
어드밴스드 플렉시블 서큐츠 코포레이션 리미티드
자유중국, 대만, 타오유안 카운티, 종리시, 송지
양 에스. 로드, 넘버 1
(72) 발명자
쿠오-후 수
대만, 타오유안 카운티 320, 종리 씨티, 지치양
1번가, 넘버 32-2, 8층
균-진 린
대만, 타오유안 카운티 330, 타오유안 씨티, 종양
스트리트, 넘버 163, 3층
(74) 대리인
특허법인필엔은지

전체 청구항 수 : 총 7 항


심사관 : 구분재

(54) 발명의 명칭 평탄화 커버층 구조를 가진 연성회로기판

(57) 요약

연성회로기판의 제1 접착층을 통해 연성회로기판의 기재에 놓여진 전도성 신호 라인들의 각각의 표면에 결합되는 평탄화 커버층은 절연층을 구비한다. 전도성 신호 라인들의 2개의 인접한 라인들 사이에 각각 형성된 분리 영역은 채움층으로 형성되어, 채움층은 제1 접착층에 평탄화 높이를 제공하고, 평탄화 높이는 전도성 신호 라인들의 높이와 실질적으로 동일하다. 채움층은 대안적으로 컨덕터층의 표면보다 커버 높이 만큼 더 높은 높이일 수 있으므로 제1 접착층은 분리 영역에서 평탄화 높이를 가지고, 평탄화 높이는 전도성 신호 라인들의 높이와 커버 높이의 합과 실질적으로 동일하다.

대표도 - 도4



명세서

청구범위

청구항 1

평탄화 커버층 구조를 가진 연성회로기판에 있어서,

제1 면과 제2 면을 가진 기재;

기재의 제1 면에 결합되고, 미리 결정된 간격만큼 서로 이격되게 배치되어 두 개의 인접하는 라인들 사이에 각각의 분리 영역을 구획할 수 있는 다수의 연장된 전도성 신호 라인들을 구비하는 컨덕터층;

컨덕터층의 전도성 신호 라인들 사이의 분리 영역에 채워지고, 상기 전도성 신호 라인들의 높이와 동일한 평탄화 높이를 가진, 채움층;

상기 컨덕터층과 상기 채움층의 표면에 형성된 제1 접착층;

제1 접착층을 통해 컨덕터층의 표면에 적층된 절연 커버층; 및

상기 절연 커버층 위에 배치된 제1 금속층을 구비하고;

전도성 신호 라인들의 각각은 차동-모드 신호를 전송하는 것을 특징으로 하는 연성회로기판.

청구항 2

청구항 1에 있어서,

전도성 신호 라인들은 직사각, 마름모, 원, 타원 중 어느 하나의 형상인 단면을 가진 것을 특징으로 하는 연성회로기판.

청구항 3

삭제

청구항 4

청구항 1에 있어서,

채움층은 액체 상태의 낮은 유전 상수 물질, 낮은 분산 손실 물질, 테프론 물질의 어느 하나의 물질로 상기 분리 영역에 채워진 후, 가열 또는 자외선 또는 적외선 조사에 의해 액체 상태를 고정 처리하여 형성되는 것을 특징으로 하는 연성회로기판.

청구항 5

청구항 1에 있어서,

컨덕터층을 기재의 제1 면에 결합시키기 위해 기재의 제1 면과 컨덕터층 사이에 배치된 제2 접착층을 더 구비하는 것을 특징으로 하는 연성회로기판.

청구항 6

삭제

청구항 7

청구항 1에 있어서,

기재의 제2 면에 결합된 제2 금속층을 더 구비하는 것을 특징으로 하는 연성회로기판.

청구항 8

청구항 7에 있어서,

제2 금속층은 제3 접착층에 의해 기재의 제2 표면에 결합되는 것을 특징으로 하는 연성회로기판.

청구항 9

청구항 1에 있어서,

기재는 일면 기판, 양면 기판 및 다층 기판 중 어느 하나를 구비하는 것을 특징으로 하는 연성회로기판.

청구항 10

삭제

청구항 11

삭제

청구항 12

삭제

청구항 13

삭제

청구항 14

삭제

청구항 15

삭제

청구항 16

삭제

청구항 17

삭제

청구항 18

삭제

발명의 설명

기술 분야

[0001] 본 발명은 연성회로기판 구조 설계에 관한 것으로서, 보다 상세하게, 연성회로기판의 평탄화 커버층 구조에 관

한 것이다.

배경 기술

- [0002] 노트북 컴퓨터, PDA, 이동 전화기를 포함하는 현재 널리 보급되고 있는 전자 제품들에 있어서, 유연성 플랫 케 이블 및 연성회로기판은 신호 전송을 위한 캐리어 기판으로서 흔히 사용된다.
- [0003] 종래의 연성회로기판을 각각 도시하는 평면도와 단면도들인 도 1과 도 2를 참조하면, 기재(1)는 제1 면(11)과 제2 면(12)을 가진다.
- [0004] 컨덕터층(2)은 기재(1)의 제1 면(11)에 결합된다. 컨덕터층(2)은 다수의 연장된 전도성 신호 라인들(21)을 구비 한다. 전도성 신호 라인들(21)은 소정 간격 서로 이격되어 배치됨으로써, 서로 인접하는 2개의 전도성 신호 라 인들(21) 각각은 그들 사이에 분리 영역(22)을 구획한다. 전도성 신호 라인들(21)은 소정의 높이(h1)를 가지며, 일반적으로 구리 포일 재료 또는 복합재로 제조된다.
- [0005] 기재(1)는 연장 방향으로 연장되어 배치되고 기재(1)의 자유단에는 다수의 전도성 컨택들(13)이 마련된다. 기재 (1)의 자유단은 기재(1)의 전도성 컨택들(13)이 삽입 슬롯에 마련된 상응하는 컨택들에 전기적으로 결합되도록 삽입 슬롯(미도시)에 삽입될 수 있다. 컨덕터층(2)의 표면에는 제1 접착층(31) 형성되고, 컨덕터층(2)은 제1 접 착층(31)에 의해 절연 커버층(4)에 결합된다.
- [0006] 알려진 제조 공정에 있어서, 절연 커버층(4)은 프레스 가공에 의해 제1 접착층(31)에 접착되고, 절연 커버층 (4)은 컨덕터층(2)의 제1 면(11)에 직접 결합된다. 컨덕터층(2)의 전도성 신호 라인들(21) 사이에 존재하는 분 리 영역(22) 때문에, 절연 커버층(4)이 압착, 결합되는 동안, 제1 접착층(31)은 가해지는 압력에 의해 변형되고 움푹하게 파여져서, 물결 표면 구조와 같은 파형을 나타낸다. 따라서, 절연층(4)이 설정되는 곳의 표면은 불규 칩하고, 표면이 편평하지 않다. 이것은 연성회로기판의 품질 불량과 연성회로기판에 마련된 신호 전송 경로의 전기적 임피던스의 불일치를 야기할 수 있고, 전기적 임피던스의 정밀한 제어를 어렵게 할 수 있다.
- [0007] 도 3은 종래의 다른 연성회로기판의 구성을 설명하는 단면도이다. 도 3은 도 2에 도시된 연성회로기판과 유사하 다. 다른 점은 컨덕터층(2)의 전도성 신호 라인들(21)의 각각은 제2 접착층(32)에 의해 기재(1)의 제1 면(11)에 결합되는 것이다.
- [0008] 실제 적용에 있어서, 전술한 종래의 연성회로기판 모두는 전술한 바와 같은 단점들을 나타내고, 임피던스 매치 불량, 신호의 반사, 전자기파의 퍼짐, 신호의 송,수신 에러, 및 신호 파형의 왜곡과 같은 문제점들을 야기한다. 이러한 문제점들의 존재는 고정밀 전자 설비에 흔히 사용되는 회로기판에 문제를 야기한다.
- [0009] 상대적으로 높은 작동 주파수를 가진 전자 장치들(노트북 컴퓨터 등)을 위해, 임피던스의 정확도는 보다 높은 작동 주파수를 위해 매우 중요하다. 종래기술에 따라 제조되는 회로기판은 업계의 요구조건에 맞지 않을 수 있 다.

발명의 내용

해결하려는 과제

- [0010] 본 발명의 목적은 연성회로기판의 평탄화 커버층 구조를 제공함으로써, 연성회로기판의 절연 커버를 결합시키는 공정 동안 절연 커버층 및 접착층의 변형 및 리세스 형성의 문제점들을 제거하는 것이다.
- [0011] 본 발명의 다른 목적은 연성회로기판이 편평하고 규칙적인 표면을 가질 수 있도록 평탄화 커버층을 구비하는 연 성회로기판의 구조를 제공하는 것이다.

과제의 해결 수단

- [0012] 상기 목적을 달성하기 위하여, 본 발명의 바람직한 예시적 실시예에 따르면, 절연층은 제1 접착층을 통해 연성 회로기판의 기재에 놓인 전도성 신호 라인들의 각각의 표면에 결합된다. 전도성 신호 라인들의 인접한 각각의 사이에 형성된 분리 영역들은 채움층에 각각 형성되고, 채움층은 제1 접착층의 분리 영역에서 평탄화 높이를 제

공하고, 평탄화 높이는 전도성 신호 라인들의 높이와 실질적으로 동일하다.

- [0013] 본 발명의 다른 예시적 실시예에 있어서, 채움층은 대안적으로 컨덕터층의 표면보다 커버 높이 만큼 더 높은 높이일 수 있어서, 제1 접촉층은 분리 영역에서 평탄화 높이를 가질 수 있고, 평탄화 높이는 전도성 신호 라인들과 커버 높이의 합과 실질적으로 동일하다.
- [0014] 전도성 신호 라인들은 차동-모드 신호의 전송을 위해 제공되고 직사각, 마름모, 원, 타원 중 어느 하나의 형상인 단면일 수 있다.
- [0015] 채움층은 낮은 유전 상수 물질, 낮은 분산 손실 물질, 테프론 물질의 어느 하나의 액체 상태를 분리 영역에 채우고, 가열 또는 자외선 또는 적외선 조사 처리를 통해 고정된다.
- [0016] 절연 커버층은 제1 금속층이 마련된 표면을 가진다. 기재의 제2 면은 제2 금속층에 결합된다.
- [0017] 기재는 일면 기관, 2면 기관, 및 다층 기관 중 어느 하나를 구비할 수 있다.

발명의 효과

- [0018] 본 발명은 절연 커버층이 가압되어 결합되는 공정 동안 절연 커버층과 접촉층이 변형되거나 홈이 파이지 않는 연성회로기판을 제공하는 효과를 가진다. 또한, 연성회로기판의 절연 커버층에는 규칙적이고 편평한 면이 제공된다. 실제 산업 적용에 있어서, 임피던스 매치 불량, 신호 반사, 전자기파의 퍼짐, 신호의 송,수신 에러, 및 신호 파형의 왜곡 문제를 효과적으로 개선할 수 있다. 본 발명에 의해 제공된 기술은 특히 상대적으로 높은 작동 주파수를 가진 전자 장치들에 유용하다.

도면의 간단한 설명

- [0019] 본 발명은 첨부된 도면들과 함께 본 발명의 바람직한 실시예들의 이어지는 상세한 설명을 읽을 때 당업자에게 명백해 질 것이다.
 도 1은 종래의 연성회로기판을 개략적으로 도시한 평면도이다.
 도 2는 도 1의 2-2선을 따라 취한 단면도이다.
 도 3은 다른 종래의 연성회로기판을 도시하는 단면도이다.
 도 4는 본 발명의 제1 실시예를 도시하는 단면도이다.
 도 5는 컨덕터층에 상응하고 컨덕터층에 반대되는 바닥 컨덕터층을 구비하는 도 4에 도시된 기재의 제2 표면을 도시하는 단면도이다.
 도 6은 도 4에 도시된 기재를 위한 다층 기관의 배열을 도시하는 개략도이다.
 도 7은 도 4에 도시된 기재를 위한 다층 기관의 다른 배열을 도시하는 개략도이다.
 도 8은 본 발명의 제2 실시예를 도시하는 단면도이다.
 도 9는 본 발명의 제3 실시예를 도시하는 단면도이다.
 도 10은 본 발명의 제4 실시예를 도시하는 단면도이다.
 도 11은 본 발명의 제5 실시예를 도시하는 단면도이다.
 도 12는 본 발명의 제6 실시예를 도시하는 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0020] 도 4는 본 발명의 제1 실시예의 단면도이다. 도 4에 도시된 바와 같이, 기재(1)는 제1 면(11)과 제2 면(12)을 구비한다.
- [0021] 컨덕터층(2)은 기재(1)의 제1 면(11)에 결합된다. 제1 접촉층(31)은 컨덕터층(2)의 표면에 형성된다. 컨덕터층(2)은 다수의 연장된 전도성 신호 라인들(21)을 구비한다. 전도성 신호 라인들(21)은 미리 결정된 높이(h1)를

가지며 일반적으로 구리 포일 또는 복합재로 제조된다.

- [0022] 절연 커버층(4)은 제1 접착층(31)을 통해 컨덕터층(2)의 표면에 적층된다. 절연 커버층(4)은 일반적으로 절연재로 제조되거나 대안적으로 순수 레진, 커버레이, 및 잉크 중 어느 하나로 제조된다. 절연 커버층(4)은 그 표면에 제1 금속층(51)을 더 구비한다. 제1 금속층(51)은 실버-계열 물질층, 알루미늄-계열 물질층, 구리-계열 물질층, 전도성 카본 페이스트, 레진층에 포함된 전도성 입자 중 어느 하나인 물질로 제조된다.
- [0023] 전도성 신호 라인들(21)은 미리 결정된 간격만큼 서로 이격되어 인접한 전도성 신호 라인들 사이에 분리 영역(22)을 구획한다. 전도성 신호 라인들(21)은 직사각, 마름모, 원, 및 타원 중 어느 하나의 모양인 단면을 가지며 예를 들어 고주파수 차동-모드 신호를 전송할 수 있다.
- [0024] 컨덕터층(2)의 전도성 신호 라인들(21) 사이의 분리 영역(22)은 각각 채움층(6)으로 형성되고, 채움층(6)은 각각의 분리 영역(22)에 평탄화 높이(h2)를 제공하고, 평탄화 높이(h2)는 전도성 신호 라인들(21)의 라인 높이(h1)와 실질적으로 동일하다.
- [0025] 채움층(6)은 액체 상태의 낮은 유전 상수 물질, 낮은 분산 손실 물질, 테프론 물질 중 어느 하나를 인쇄, 코팅, 롤-코팅을 통해 분리 영역(22)에 채운 후, 가열 또는 자외선 또는 적외선 조사를 통해 그러한 물질의 형상을 고정 처리해서 형성된다.
- [0026] 도 4에 도시된 배치에 있어서, 기재(1)는 일면 기관의 예를 참조하여 설명되었다. 그러나, 본 발명의 바람직한 변형예들은 양면 기관 또는 다층 기관에도 적용될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 기재(1)의 제2면(12)에는 컨덕터층(2)에 상응하면서 이와 반대되는 바닥 컨덕터층(2a)이 마련된다. 이러한 방식으로, 일면 기재의 상면과 하면은 각각 컨덕터층이 마련됨으로써 양면 기관의 구조를 제공하게 된다.
- [0027] 도 6에 도시된 바와 같이, 본 발명의 대안적 변형예에 따르면, 적어도 2개의 일면 기관들의 스택킹에 의해 다층 기관 구조가 형성된다. 이 배치에 있어서, 기재(1)와 스택킹 기재(1a) 사이에는 그라운드층(14)이 형성되고, 스택킹 기재(1a)는 컨덕터층(71)에 의해 형성된 바닥면을 가진다. 컨덕터층(71)은 다수의 전도성 신호 라인들(72)과 채움층(6a)을 구비한다.
- [0028] 도 7에 도시된 바와 같이, 본 발명의 다른 변형예에 따르면, 적어도 2개의 일면 기관들이 백-투-백 방식으로 스택킹되어 다층 기관 배열을 형성할 수 있다. 이 배치에 있어서, 기관(1)의 제2면(12)에는 그라운드층(15), 스택킹 기재(1a), 및 컨덕터층(71)이 결합된다. 컨덕터층(71)은 다수의 전도성 신호 라인들(72)과 채움층(6a)을 구비한다. 본 실시예에 있어서, 컨덕터층(2), 기재(1), 그라운드층(15), 스택킹 기재(1a), 및 컨덕터층(71)은 각각 그들 사이에 개재된 중간 접착층(34)(35)(36)(37)에 의해 결합된다.
- [0029] 도 8은 본 발명의 제2 실시예의 단면도이다. 본 실시예는 도 4의 실시예에 도시된 대응 구성요소와 유사한 구성요소를 구비하고, 다른 점은 컨덕터층(2)의 전도성 신호 라인들(21)의 각각이 제2 접착층(32)에 의해 기재(1)의 제1면(11)에 결합되는 것이다.
- [0030] 또한, 기재(1)의 제2면(12)은 제2 금속층(52)에 결합된다. 제2 금속층(52)은 실버-계열 물질층, 알루미늄-계열 물질층, 구리-계열 물질층, 전도성 카본 페이스트, 수지층에 포함된 전도성 입자 중 어느 하나의 물질로 제조된다.
- [0031] 도 9는 본 발명의 제3 실시예의 단면도이다. 본 실시예는 도 8에 도시된 실시예의 대응 구성요소와 유사한 구성요소를 구비하고, 다른 점은 기재(1)의 제2면(12)이 제3 접착층(33)에 의해 제2 금속층(52)에 결합되는 것이다.
- [0032] 도 10은 본 발명의 제4 실시예의 단면도이다. 본 실시예는 도 4에 도시된 실시예의 대응 구성요소와 유사한 구성요소를 구비하고, 다른 점은 채움층(6)이 도 4에 도시된 실시예의 채움층(6)보다 더 큰 두께를 가지는 것이다.
- [0033] 다시 말해, 컨덕터층(2)의 전도성 신호 라인들(21) 사이의 분리 영역(22)과 전도성 신호 라인들(21)의 각각의 표면은 채움층(6)으로 덮여지고 채움층(6)은 컨덕터층(2)의 전도성 신호 라인들(21)의 표면보다 커버 높이(h4)만큼 더 높은 채움층 높이(h3)를 가지며, 제1 접착층(31)은 분리 영역(22)에서 평탄화 높이를 가지고, 평탄화 높이는 컨덕터층(2)의 전도성 신호 라인들(21)의 라인 높이(h1)와 커버 높이(h4)의 합과 실질적으로 동일하다.
- [0034] 도 11은 본 발명의 제5 실시예의 단면도이다. 본 실시예는 도 10에 도시된 실시예의 대응 구성요소와 유사한 구성요소를 구비하고, 다른 점은 컨덕터층(2)의 전도성 신호 라인들(21)의 각각은 제2 접착층(32)에 의해 기재

(1)의 제1면(11)에 결합되는 것이다. 또한, 기재(1)의 제2면(12)은 제2금속층(52)에 결합된다.

[0035] 도 12는 본 발명의 제6 실시예의 단면도이다. 본 실시예는 도 9에 도시된 실시예의 대응 구성요소와 유사한 구성요소를 구비하고, 다른 점은 기재(1)의 제2면(12)이 제3접착층(33)에 의해 제2금속층(52)에 결합되는 것이다.


[0036] 본 발명은 바람직한 실시예들을 참조하여 설명되었지만, 첨부된 특허청구범위에 의해 정의된 본 발명의 정신과 범위를 벗어나지 않는 한 다양한 변형과 변화가 가능하다는 것은 당업자에게 자명하다.

부호의 설명


- | | | |
|--------|----------------|----------------------|
| [0037] | 1...기재 | 1a...스택킹 기재 |
| | 2...컨덕터층 | 4...절연 커버층 |
| | 6...채움층 | 11...제1면 |
| | 12...제2면 | 14...그라운드층 |
| | 21...전도성 신호 라인 | 22...분리 영역 |
| | 31...제1 접착층 | 32...제2 접착층 |
| | 33...제3 접착층 | 34,35,36,37...중간 접착층 |
| | 51...제1 금속층 | 52...제2 금속층 |
| | 71...컨덕터층 | |

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10



도면11



도면12



【심사관 직권보정사항】

【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 제1항

【변경전】

다수의 연장된 신호 전송 라인

【변경후】

다수의 연장된 전도성 신호 라인