

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3691538号

(P3691538)

(45) 発行日 平成17年9月7日(2005.9.7)

(24) 登録日 平成17年6月24日(2005.6.24)

(51) Int. Cl.⁷

F I

G06F 17/16

G06F 17/16 K

G06F 7/50

G06F 7/50 Z

G06F 7/52

G06F 7/52 310A

請求項の数 2 (全 14 頁)

(21) 出願番号	特願平7-46763	(73) 特許権者	000005223
(22) 出願日	平成7年3月7日(1995.3.7)		富士通株式会社
(65) 公開番号	特開平8-241302		神奈川県川崎市中原区上小田中4丁目1番1号
(43) 公開日	平成8年9月17日(1996.9.17)	(74) 代理人	100095072
審査請求日	平成12年12月27日(2000.12.27)		弁理士 岡田 光由
		(74) 代理人	100074848
			弁理士 森田 寛
		(72) 発明者	黒田 浩二
			神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
		審査官	鳥居 稔

最終頁に続く

(54) 【発明の名称】 ベクトルデータ加算方法及びベクトルデータ乗算方法

(57) 【特許請求の範囲】

【請求項1】

ベクトルレジスタに格納されるmビットのデータと、別のベクトルレジスタに格納されるmビットのデータと、マスクレジスタに格納されるキャリアアウトデータとを入力とし、加算値となるmビットデータを算出して加算結果用のベクトルレジスタに格納するとともに、その加算結果により生ずるキャリアアウトデータを別のマスクレジスタに格納するという機能を有する加算器を使って、被加数と加数との加算処理を実行するベクトルデータ加算方法であって、

(i) ベクトルレジスタ $v r 1$ に格納されるmビットデータとベクトルレジスタ $v r 2$ に格納されるmビットデータとマスクレジスタ $m r 1$ に格納されるキャリアアウトデータとの加算結果をベクトルレジスタ $v r 3$ に格納するとともに、そのとき発生するキャリアアウトデータをマスクレジスタ $m r 2$ に格納するというベクトル加算命令を、

「V A C $v r 1, v r 2, m r 1, v r 3, m r 2$ 」

と表すならば、このベクトル加算命令の命令列で表される被加数と加数との加算命令を受け取り、

(ii) 上記加算器を使って、上記命令列のベクトル加算命令をその命令列の順番に従って実行することで、被加数と加数とを加算することを、

特徴とするベクトルデータ加算方法。

【請求項2】

ベクトルレジスタに格納されるmビットのデータと、別のベクトルレジスタに格納され

10

20

る m ビットのデータとを入力とし、乗算値となる 2 m ビットデータを算出して、該乗算値の上位 m ビットデータか下位 m ビットデータのいずれか一方を選択して乗算結果用のベクトルレジスタに格納するという機能を有する乗算器と、ベクトルレジスタに格納される m ビットのデータと、別のベクトルレジスタに格納される m ビットのデータと、マスクレジスタに格納されるキャリーアウトデータとを入力とし、加算値となる m ビットデータを算出して加算結果用のベクトルレジスタに格納するとともに、その加算結果により生ずるキャリーアウトデータを別のマスクレジスタに格納するという機能を有する加算器とを使って、被乗数と乗数との乗算処理を実行するベクトルデータ乗算方法であって、

(i) ベクトルレジスタ v r 1 に格納される m ビットデータとベクトルレジスタ v r 2 に格納される m ビットデータとの乗算結果の下位 m ビットデータ部分をベクトルレジスタ v r 3 に格納しろというベクトル乗算命令を、

「 V M L v r 1 , v r 2 , v r 3 」

と表し、ベクトルレジスタ v r 1 に格納される m ビットデータとベクトルレジスタ v r 2 に格納される m ビットデータとの乗算結果の上位 m ビットデータ部分をベクトルレジスタ v r 3 に格納しろというベクトル乗算命令を、

「 V M U v r 1 , v r 2 , v r 3 」

と表し、ベクトルレジスタ v r 1 に格納される m ビットデータとベクトルレジスタ v r 2 に格納される m ビットデータとマスクレジスタ m r 1 に格納されるキャリーアウトデータとの加算結果をベクトルレジスタ v r 3 に格納するとともに、そのとき発生するキャリーアウトデータをマスクレジスタ m r 2 に格納しろというベクトル加算命令を、

「 V A C v r 1 , v r 2 , m r 1 , v r 3 , m r 2 」

と表すならば、第 1 番目に V M L 命令、それに続いて V M U 命令、それに続いて V M L 命令、それに続いて V A C 命令、それに続いて V M L 命令、それに続いて V A C 命令、それに続いて V M U 命令、それに続いて V M U 命令、それに続いて V A C 命令、それに続いて V M L 命令、それに続いて V A C 命令、それに続いて V M U 命令、最後に V A C 命令という命令列で表される被乗数と乗数との乗算命令を受け取り、

(ii) 上記命令列の乗算命令をその命令列の順番に従って実行するとともに、その実行にあたって、上記 V M L 命令及び上記 V M U 命令を実行するときは、上記乗算器を使ってその命令を実行し、上記 V A C 命令を実行するときは、上記加算器を使ってその命令を実行することを、

特徴とするベクトルデータ乗算方法。

【発明の詳細な説明】

【 0 0 0 1 】

【産業上の利用分野】

本発明は、ベクトル加算処理を高速に実行できるようにするベクトルデータ加算方法と、そのベクトルデータ加算方法を使って、ベクトル乗算処理を高速に実行できるようにするベクトルデータ乗算方法とに関する。

【 0 0 0 2 】

ベクトル処理装置では、ベクトル加算処理やベクトル乗算処理を実行する。このようなベクトル演算処理は高速に実行できるようにする必要がある。

【 0 0 0 3 】

【従来の技術】

従来のベクトル処理装置では、ベクトル加算処理を実行するときには、桁上げの発生を考慮して、ベクトルシフト命令を実行しながらベクトル加算命令を実行していくという構成を採っていた。

【 0 0 0 4 】

次に、160 ビットの被加数と160 ビットの加数との加算処理を例にとって、この従来技術を詳細に説明する。

加算器が64 ビット同士の加算処理を実行する場合には、従来では、図13に示すように、64 ビットの3つのレジスタ(v r 00, v r 01, v r 02)からなる被加数用のレジスタ

10

20

30

40

50

と、64ビットの3つのレジスタ(vr03, vr04, vr05)からなる加数用のレジスタとを用意して、例えば、図14に示す形式、すなわち、図15に図式化する形式に従って、その被加数用のレジスタに160ビットの被加数を格納するとともに、加数用のレジスタに160ビットの加数を格納する。

【0005】

そして、図16に示すベクトル命令列を発行することで、160ビットの被加数と160ビットの加数との加算処理を実行する。ここで、

「VA vr1, vr2, vr3」

は、ベクトルレジスタvr1とベクトルレジスタvr2との加算結果をベクトルレジスタvr3に格納するというベクトル加算命令であり、

10

「VSR vr1, SC, vr3」

は、ベクトルレジスタvr1のデータをSCビット右シフトしてベクトルレジスタvr3に格納するというベクトルシフト命令であり、

「VSL vr1, SC, vr3」

は、ベクトルレジスタvr1のデータをSCビット左シフトしてベクトルレジスタvr3に格納するというベクトルシフト命令である。

【0006】

すなわち、図16に示すベクトル命令列に従い、先ず最初に、(1)のベクトル加算命令VAに従って、ベクトルレジスタvr02の被加数部分と、ベクトルレジスタvr05の加数部分とを加算してベクトルレジスタvr10に格納する。このとき、桁上げが発生する可能性があるため、続いて、(2)のベクトルシフト命令VSRに従って、ベクトルレジスタ10の格納データを60ビット右シフトすることでその桁上げ値(キャリーアウトデータ)を取り出して、それをベクトルレジスタ15に格納する。

20

【0007】

続いて、(3)のベクトル加算命令VAに従って、ベクトルレジスタvr01の被加数部分と、ベクトルレジスタvr04の加数部分とを加算してベクトルレジスタvr20に格納する。

【0008】

続いて、(4)のベクトル加算命令VAに従って、下位部分の加算処理により発生したキャリーアウトデータを加算すべく、ベクトルレジスタvr15の格納するキャリーアウトデータと、ベクトルレジスタvr20の格納データとを加算してベクトルレジスタvr20に格納する。このとき、桁上げが発生する可能性があるため、続いて、(5)のベクトルシフト命令VSRに従って、ベクトルレジスタ20の格納データを60ビット右シフトすることでそのキャリーアウトデータを取り出して、それをベクトルレジスタvr25に格納する。

30

【0009】

続いて、(6)のベクトル加算命令VAに従って、ベクトルレジスタvr00の被加数部分と、ベクトルレジスタvr03の加数部分とを加算してベクトルレジスタvr30に格納する。

【0010】

続いて、(7)のベクトル加算命令VAに従って、下位部分の加算処理により発生したキャリーアウトデータを加算すべく、ベクトルレジスタvr25の格納するキャリーアウトデータと、ベクトルレジスタvr30の格納データとを加算してベクトルレジスタvr6に格納する。

40

【0011】

続いて、ベクトルレジスタvr10に格納される60ビットの有効データを取り出すべく、(8)のベクトルシフト命令VSLに従って、ベクトルレジスタ10の格納データを4ビット左シフトして、それをベクトルレジスタvr10に格納し、(9)のベクトルシフト命令VSRに従って、そのベクトルレジスタvr10の格納データを4ビット右シフトしてベクトルレジスタvr8に格納することで、上位4ビットにゼロ値を持つその60ビットの有効データをベクトルレジスタvr8に格納する。

【0012】

続いて、ベクトルレジスタvr20に格納される60ビットの有効データを取り出すべく、

50

(10)のベクトルシフト命令VSLに従って、ベクトルレジスタ20の格納データを4ビット左シフトして、それをベクトルレジスタvr20に格納し、(11)のベクトルシフト命令VSRに従って、そのベクトルレジスタvr20の格納データを4ビット右シフトしてベクトルレジスタvr7に格納することで、上位4ビットにゼロ値を持つその60ビットの有効データをベクトルレジスタvr7に格納する。

【0013】

このように、従来のベクトル処理装置では、ベクトル加算処理を実行するときには、桁上げの発生を考慮して、ベクトルシフト命令を実行しながらベクトル加算命令を実行していくという構成を採っていたのである。

【0014】

一方、従来のベクトル処理装置の備える乗算器では、64ビット×64ビットのような入力仕様を持つ場合にあって、ハードウェア量の削減を図るために、64ビット×16ビットのような少ないビット数の乗算機能を持つ構成を採っていた。

【0015】

そして、入力仕様の64ビット同士の乗算処理を実現するために、乗数を16ビット単位に4分割し、64ビット×16ビット乗算機能を使って、それらの16ビットの乗数部分と64ビットの被乗数とを乗算することで部分積を求め、それらの部分積を16ビットシフトしつつ加算して、その加算結果の示す64ビット部分を乗算結果として出力するという構成を採っていた。

【0016】

例えば、64ビット同士の乗算処理の上位64ビットが必要となる場合には、命令指示に従って、図17に示すように、4分割した乗数を下位側から順番に選択して部分積を求め、それらの部分積を16ビット左シフトしつつ加算していくことで乗算処理の上位64ビットを得て出力していた。また、64ビット同士の乗算処理の下位64ビットが必要となる場合には、命令指示に従って、4分割した乗数を上位側から順番に選択して部分積を求め、それらの部分積を16ビット右シフトしつつ加算していくことで乗算処理の下位64ビットを得て出力していた。

【0017】

【発明が解決しようとする課題】

しかしながら、従来技術のように、ベクトル加算処理を実行するときには、桁上げの発生を考慮して、ベクトルシフト命令を実行しながらベクトル加算命令を実行していくという構成を採っていると、命令数が多くなることから高速にベクトル加算処理を実行できないという問題点があった。

【0018】

また、従来技術の乗算器では、内部で実行する乗算回数が多くなるとともに、内部に、部分積をシフトし加算する機能(ループ構成を使用している)を持たなくてはならないという問題点があった。

【0019】

本発明はかかる事情に鑑みてなされたものであって、ベクトル加算処理を高速に実行できるようにするベクトルデータ加算方法の提供と、そのベクトルデータ加算方法を使って、ベクトル乗算処理を高速に実行できるようにするベクトルデータ乗算方法の提供とを目的とする。

【0020】

【課題を解決するための手段】

図1に本発明の原理構成を図示する。

図中、1は本発明を実行するベクトル処理装置であって、CPU10と、ベクトル命令制御機構11と、ベクトルレジスタ12と、マスクレジスタ13と、加算器14と、乗算器15とを備える。

【0021】

このCPU10は、ベクトル命令を発行する。ベクトル命令制御機構11は、ベクトル命

10

20

30

40

50

令の実行を制御する。ベクトルレジスタ12は、ベクトルデータを格納する。マスクレジスタ13は、ベクトル処理で使用するマスクデータを格納する。加算器14は、ベクトル加算命令を実行する。乗算器15は、ベクトル乗算命令を実行する。

【0022】

本発明を実現するために、加算器14は、ベクトルオペランドの加数と被加数の他に、マスクレジスタ13に格納されるキャリーアウトデータを入力するとともに、算出結果のキャリーアウトデータをマスクレジスタ13へ出力する構成を採る。このとき、マスクオペランドの増加により命令で指定するレジスタ数が増える場合には、命令で指定するレジスタ数を抑えるべく、入力用のマスクレジスタと出力用のマスクレジスタとして同一のものを使用する構成を採ることが好ましい。

10

【0023】

一方、本発明を実現するために、乗算器15は、入力される2つのmビットデータの乗算値となる2mビットデータを算出する機能を有するとともに、命令に応答して、乗算値の上位mビットデータか下位mビットデータのいずれか一方を選択して出力するセクタを持つ構成を採る。

【0026】

【作用】

本発明で用いる加算器14は、ベクトルオペランドの被加数と加数の他に、マスクレジスタ13に書き込まれるキャリーアウトデータを入力として加算処理を実行して、その加算結果により生ずるキャリーアウトデータをマスクレジスタ13に書き込んでいく。

20

【0027】

このように構成される加算器14を使い、本発明を実行するベクトル処理装置1では、
(i) ベクトルレジスタvr1に格納されるmビットデータとベクトルレジスタvr2に格納されるmビットデータとマスクレジスタmr1に格納されるキャリーアウトデータとの加算結果をベクトルレジスタvr3に格納するとともに、そのとき発生するキャリーアウトデータをマスクレジスタmr2に格納するというベクトル加算命令を、

「VAC vr1, vr2, mr1, vr3, mr2」

と表すならば、このベクトル加算命令の命令列で表される被加数と加数との加算命令を受け取り、

(ii) 上述の構成を採る加算器14を使って、この命令列のベクトル加算命令をその命令列の順番に従って実行することで、被加数と加数とを加算する。

30

このように、本発明によれば、キャリーアウトデータをマスクレジスタ13に格納していく構成を採ることから、従来技術のように、ベクトルシフト命令を実行しながらベクトル加算命令を実行していくという構成を採る必要がなくなり、少ない命令数でもって高速にベクトル加算命令を実行できるようになる。

【0028】

また、本発明で用いる乗算器15は、入力される2つのmビットデータの乗算値となる2mビットデータを算出する機能を有する。すなわち、従来の乗算器では、部分積を求め、それらをシフトしつつ加算することで、入力される2つのmビットデータの乗算値となるmビットデータを算出する構成を採っているのに対して、本発明で用いる乗算器15では、部分積を求めることなく、直接、乗算値となる2mビットデータを算出する構成を採っている。例えば、64ビットのデータと、64ビットのデータとを乗算して、128ビットの乗算結果のデータを算出するのである。

40

【0029】

これから、従来の乗算器では、内部で実行する乗算回数が多くなるとともに、内部に、部分積をシフトし加算する機能を持たなくてはならないという問題点があったが、本発明で用いる乗算器15では、これを解決できることになる。

【0030】

しかるに、乗算器15に入力されるデータがmビット構成であるときには、加算器14に入力されるデータもmビット構成を採るので、乗算器15が2mビットのデータを出力

50

したのでは整合性を保てない。これから、本発明で用いる乗算器 15 では、命令にตอบสนองして、乗算値の上位 m ビットデータか下位 m ビットデータのいずれか一方を選択して出力するセレクタを持つ構成を採ることで、これに対処している。

このように構成される乗算器 15 及び加算器 14 を使い、本発明を実行するベクトル処理装置 1 では、

(i) ベクトルレジスタ $v r 1$ に格納される m ビットデータとベクトルレジスタ $v r 2$ に格納される m ビットデータとの乗算結果の下位 m ビットデータ部分をベクトルレジスタ $v r 3$ に格納しろというベクトル乗算命令を、

「 V M L $v r 1, v r 2, v r 3$ 」

と表し、ベクトルレジスタ $v r 1$ に格納される m ビットデータとベクトルレジスタ $v r 2$ に格納される m ビットデータとの乗算結果の上位 m ビットデータ部分をベクトルレジスタ $v r 3$ に格納しろというベクトル乗算命令を、

「 V M U $v r 1, v r 2, v r 3$ 」

と表し、ベクトルレジスタ $v r 1$ に格納される m ビットデータとベクトルレジスタ $v r 2$ に格納される m ビットデータとマスクレジスタ $m r 1$ に格納されるキャリーアウトデータとの加算結果をベクトルレジスタ $v r 3$ に格納するとともに、そのとき発生するキャリーアウトデータをマスクレジスタ $m r 2$ に格納しろというベクトル加算命令を、

「 V A C $v r 1, v r 2, m r 1, v r 3, m r 2$ 」

と表すならば、第 1 番目に V M L 命令、それに続いて V M U 命令、それに続いて V M L 命令、それに続いて V A C 命令、それに続いて V M L 命令、それに続いて V A C 命令、それに続いて V M U 命令、それに続いて V M U 命令、それに続いて V A C 命令、それに続いて V M L 命令、それに続いて V A C 命令、それに続いて V M U 命令、最後に V A C 命令という命令列で表される被乗数と乗数との乗算命令を受け取り、

(ii) この命令列の乗算命令をその命令列の順番に従って実行するとともに、その実行にあたって、V M L 命令及び V M U 命令を実行するときは、上述の構成を採る乗算器 15 を使ってその命令を実行し、V A C 命令を実行するときは、上述の構成を採る加算器 14 を使ってその命令を実行する。

このように、本発明によれば、ベクトル乗算命令を実行するにあたって実行が要求されることになるベクトル加算命令の実行にあたって、キャリーアウトデータをマスクレジスタ 13 に格納していく構成を採ることから、従来技術のように、ベクトルシフト命令を実行しながらベクトル加算命令を実行していくという構成を採る必要がなくなることで、少ない命令数でもって高速にベクトル加算命令を実行できるようになり、これにより、少ない命令数でもって高速にベクトル乗算命令を実行できるようになる。

【 0 0 3 1 】

【 実施例 】

以下、実施例に従って本発明を詳細に説明する。

図 1 で説明したように、本発明で用いる加算器 14 は、ベクトルオペランドの被加数と加数の他に、マスクレジスタ 13 に書き込まれるキャリーアウトデータを入力として加算処理を実行して、その加算結果により生ずるキャリーアウトデータをマスクレジスタ 13 に書き込む構成を採っている。

【 0 0 3 2 】

すなわち、図 2 に示すように、ベクトルレジスタ 12 から読み込む被加数と、ベクトルレジスタ 12 から読み込む加数と、マスクレジスタ 13 から読み込むキャリーアウトデータとを入力して加算処理を実行して、その加算値をベクトルレジスタ 12 に書き込むとともに、その加算処理により生じたキャリーアウトデータをマスクレジスタ 13 に書き込む構成を採るのである。

【 0 0 3 3 】

マスクレジスタ 13 から読み込むキャリーアウトデータは、1 ビットのデータであることから、この加算処理は簡単なハードウェア構成により実現できることになる。

【 0 0 3 4 】

10

20

30

40

50

一方、図1で説明したように、本発明で用いる乗算器15は、入力される2つのmビットデータの乗算値となる2mビットデータを算出する機能を有するとともに、命令に 응답して、乗算値の上位mビットデータか下位mビットデータのいずれか一方を選択して出力するセレクタを持つ構成を採る。

【0035】

すなわち、図3に示すように、ベクトルレジスタ12から読み込むmビットの被乗数と、ベクトルレジスタ12から読み込むmビットの乗数とを入力として乗算処理を実行して、その乗算値の2mビットのデータをラッチし、命令に 응답して、その乗算値の上位mビットデータか下位mビットデータのいずれか一方を選択して出力するセレクタを持つ構成を採るのである。

【0036】

次に、上述の構成を採る加算器14を用いて実行される本発明によるベクトル加算処理について、160ビットの被加数と160ビットの加数との加算処理を例にして説明する。

加算器14が64ビット同士の加算処理を実行する場合には、図13で示したように、64ビットの3つのレジスタ(vr00, vr01, vr02)からなる被加数用のレジスタと、64ビットの3つのレジスタ(vr03, vr04, vr05)からなる加数用のレジスタとを用意して、図4に示す形式、すなわち、図5に図式化する形式に従って、その被加数用のレジスタに160ビットの被加数を格納するとともに、加数用のレジスタに160ビットの加数を格納する。

【0037】

そして、図6に示すベクトル命令列を発行することで、160ビットの被加数と160ビットの加数との加算処理を実行する。ここで、

「VAC vr1, vr2, mr1, vr3, mr2」

は、ベクトルレジスタvr1とベクトルレジスタvr2とマスクレジスタmr1との加算結果をベクトルレジスタvr3に格納するとともに、そのとき発生するキャリーアウトデータをマスクレジスタmr2に格納するというベクトル加算命令である。

【0038】

すなわち、図6に示すベクトル命令列に従い、先ず最初に、(1)のベクトル加算命令VACに従って、ベクトルレジスタvr02の被加数部分と、ベクトルレジスタvr05の加数部分と、初期値としてゼロ値を格納するマスクレジスタmr00の格納データとを加算してベクトルレジスタvr08に格納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタmr01に格納する。

【0039】

続いて、(2)のベクトル加算命令VACに従って、ベクトルレジスタvr01の被加数部分と、ベクトルレジスタvr04の加数部分と、マスクレジスタmr01に格納されるキャリーアウトデータとを加算してベクトルレジスタvr07に格納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタmr02に格納する。

【0040】

最後に、(3)のベクトル加算命令VACに従って、ベクトルレジスタvr00の被加数部分と、ベクトルレジスタvr03の加数部分と、マスクレジスタmr02に格納されるキャリーアウトデータとを加算してベクトルレジスタvr06に格納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタmr00に格納する。

【0041】

このように、上述の構成を採る加算器14を用いて実行される本発明によるベクトル加算処理では、図7に示すように、マスクレジスタmr00,01,02を使いつつ、3個のベクトル加算命令を発行することで、160ビットの被加数と160ビットの加数との加算値を算出できることになる。これに対して、従来技術に従っていると、図13で説明したように、11個のベクトル加算命令/ベクトルシフト命令を発行しなければならない。

【0042】

10

20

30

40

50

次に、上述の構成を採る乗算器 15 を用いて実行される本発明によるベクトル乗算処理について説明する。

図 8 に示すように、4 倍精度データでは、112 ビットの仮数を持っている。これから、4 倍精度の乗算処理では、乗算結果の仮数を求めるために、図 9 に示すオペランドの乗算処理を実行する必要がある。

【0043】

これから、上述の構成を採る乗算器 15 を用いて実行される本発明によるベクトル乗算処理について、128 ビットの被乗数と 128 ビットの乗数との乗算処理を例にして説明する。

【0044】

乗算器 15 が 64 ビット同士の乗算処理を実行する場合には、図 10 に示すように、128 ビットの被乗数用のレジスタ（上位 64 ビット部分を“01”、下位 64 ビット部分を“02”で表してある）と、128 ビットの乗数用のレジスタ（上位 64 ビット部分を“03”、下位 64 ビット部分を“04”で表してある）とを用意して、その被乗数レジスタに 128 ビットの被乗数（上位 64 ビット部分を A1、下位 64 ビット部分を A2 で表してある）を格納するとともに、その乗数レジスタに 128 ビットの乗数（上位 64 ビット部分を B1、下位 64 ビット部分を B2 で表してある）を格納する。

【0045】

そして、図 11 に示すベクトル命令列を発行することで、図 12 に図式化する乗算過程に従いつつ、128 ビットの被乗数と 128 ビットの乗数との乗算処理を実行する。ここで

「VML vr1, vr2, vr3」

は、ベクトルレジスタ vr1 とベクトルレジスタ vr2 との乗算結果の下位 64 ビットをベクトルレジスタ vr3 に格納しろというベクトル乗算命令であり、

「VMU vr1, vr2, vr3」

は、ベクトルレジスタ vr1 とベクトルレジスタ vr2 との乗算結果の上位 64 ビットをベクトルレジスタ vr3 に格納しろというベクトル乗算命令であり、

「VAC vr1, vr2, mr1, vr3, mr2」

は、ベクトルレジスタ vr1 とベクトルレジスタ vr2 とマスクレジスタ mr1 との加算結果をベクトルレジスタ vr3 に格納するとともに、そのとき発生するキャリーアウトデータをマスクレジスタ mr2 に格納しろというベクトル加算命令である。

【0046】

すなわち、図 11 に示すベクトル命令列に従い、先ず最初に、(1) のベクトル乗算命令 VML に従って、ベクトルレジスタ vr02 の被乗数部分 A2 と、ベクトルレジスタ vr04 の乗数部分 B2 とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の下位 64 ビットの A2B2L をベクトルレジスタ vr23 に格納する。

【0047】

続いて、(2) のベクトル乗算命令 VMU に従って、ベクトルレジスタ vr02 の被乗数部分 A2 と、ベクトルレジスタ vr04 の乗数部分 B2 とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の上位 64 ビットの A2B2U をベクトルレジスタ vr05 に格納する。

【0048】

続いて、(3) のベクトル乗算命令 VML に従って、ベクトルレジスタ vr01 の被乗数部分 A1 と、ベクトルレジスタ vr04 の乗数部分 B2 とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の下位 64 ビットの A1B2L をベクトルレジスタ vr06 に格納する。

【0049】

続いて、(4) のベクトル加算命令 VAC に従って、ベクトルレジスタ vr05 に格納される A2B2U と、ベクトルレジスタ vr06 に格納される A1B2L と、初期値としてゼロ値を格納するマスクレジスタ mr00 の格納データとを加算してベクトルレジスタ vr07 に格

10

20

30

40

50

納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタ $m r 01$ に格納する。

【 0 0 5 0 】

続いて、(5) のベクトル乗算命令 $V M L$ に従って、ベクトルレジスタ $v r 02$ の被乗数部分 $A 2$ と、ベクトルレジスタ $v r 03$ の乗数部分 $B 1$ とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の下位 64 ビットの $A 2 B 1 L$ をベクトルレジスタ $v r 08$ に格納する。

【 0 0 5 1 】

続いて、(6) のベクトル加算命令 $V A C$ に従って、ベクトルレジスタ $v r 07$ の格納データと、ベクトルレジスタ $v r 08$ に格納される $A 2 B 1 L$ と、初期値としてゼロ値を格納するマスクレジスタ $m r 00$ の格納データとを加算してベクトルレジスタ $v r 22$ に格納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタ $m r 02$ に格納する。

10

【 0 0 5 2 】

続いて、(7) のベクトル乗算命令 $V M U$ に従って、ベクトルレジスタ $v r 01$ の被乗数部分 $A 1$ と、ベクトルレジスタ $v r 04$ の乗数部分 $B 2$ とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の上位 64 ビットの $A 1 B 2 U$ をベクトルレジスタ $v r 10$ に格納する。

【 0 0 5 3 】

続いて、(8) のベクトル乗算命令 $V M U$ に従って、ベクトルレジスタ $v r 02$ の被乗数部分 $A 2$ と、ベクトルレジスタ $v r 03$ の乗数部分 $B 1$ とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の上位 64 ビットの $A 2 B 1 U$ をベクトルレジスタ $v r 11$ に格納する。

20

【 0 0 5 4 】

続いて、(9) のベクトル加算命令 $V A C$ に従って、ベクトルレジスタ $v r 10$ に格納される $A 1 B 2 U$ と、ベクトルレジスタ $v r 11$ に格納される $A 2 B 1 U$ と、マスクレジスタ $m r 01$ に格納されるキャリーアウトデータとを加算してベクトルレジスタ $v r 12$ に格納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタ $m r 00$ に格納する。

【 0 0 5 5 】

続いて、(10) のベクトル乗算命令 $V M L$ に従って、ベクトルレジスタ $v r 01$ の被乗数部分 $A 1$ と、ベクトルレジスタ $v r 03$ の乗数部分 $B 1$ とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の下位 64 ビットの $A 1 B 1 L$ をベクトルレジスタ $v r 13$ に格納する。

30

【 0 0 5 6 】

続いて、(11) のベクトル加算命令 $V A C$ に従って、ベクトルレジスタ $v r 12$ の格納データと、ベクトルレジスタ $v r 13$ に格納される $A 1 B 1 L$ と、マスクレジスタ $m r 02$ に格納されるキャリーアウトデータとを加算してベクトルレジスタ $v r 21$ に格納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタ $m r 03$ に格納する。

【 0 0 5 7 】

続いて、(12) のベクトル乗算命令 $V M U$ に従って、ベクトルレジスタ $v r 01$ の被乗数部分 $A 1$ と、ベクトルレジスタ $v r 03$ の乗数部分 $B 1$ とを乗算して、乗算器 15 のセレクタを制御することで出力されるその乗算結果の上位 64 ビットの $A 1 B 1 U$ をベクトルレジスタ $v r 15$ に格納する。

40

【 0 0 5 8 】

最後に、(13) のベクトル加算命令 $V A C$ に従って、初期値としてゼロ値を格納するマスクレジスタ $v r 00$ の格納データと、ベクトルレジスタ $v r 15$ に格納される $A 1 B 1 U$ と、マスクレジスタ $m r 03$ に格納されるキャリーアウトデータとを加算してベクトルレジスタ $v r 20$ に格納するとともに、このとき発生する桁上げ値のキャリーアウトデータをマスクレジスタ $m r 00$ に格納する。

50

【 0 0 5 9 】

このように、上述の構成を採る乗算器 1 5 を用いて実行される本発明によるベクトル乗算処理では、6 4 ビット同士の乗算処理により求まる 1 2 8 ビットの乗算結果の上位 6 4 ビットか下位 6 4 ビットのいずれかを取り出しながら、上述の構成を採る加算器 1 4 を用いて実行される本発明によるベクトル加算処理を用いつつ、1 2 8 ビットの被乗数と 1 2 8 ビットの乗数との乗算値を算出していくのである。

【 0 0 6 0 】

なお、この構成にあって、マスクレジスタ m r 00 やベクトルレジスタ v r 00 には、ゼロ値を格納しておく必要はなく、そのようなレジスタ番号が指定されるときには、ゼロ値の入力指定があったと見なしていく構成を採ってもよい。また、m r 00 へ書き込むキャリーアウトデータは、実際には後で使用するものではない。これから、そのようなレジスタ番号が指定されるときには、実際の書込処理を行わないことで、元のデータを壊さないようにする構成を採ってもよい。また、ベクトル加算命令 V A C では、5 個のレジスタを指定しなければならないが、入力と出力とでマスクレジスタを共通にすれば、4 個のレジスタの指定で済むことになる。

【 0 0 6 1 】

【 発明の効果 】

以上説明したように、本発明のベクトルデータ加算方法によれば、キャリーアウトデータをマスクレジスタに格納していく構成を採ることから、従来技術のように、ベクトルシフト命令を実行しながらベクトル加算命令を実行していくという構成を採る必要がなくなり、少ない命令数でもって高速にベクトル加算命令を実行できるようになる。

【 0 0 6 2 】

また、本発明のベクトルデータ乗算方法によれば、ベクトル乗算命令を実行するにあたって実行が要求されることになるベクトル加算命令の実行にあたって、キャリーアウトデータをマスクレジスタに格納していく構成を採ることから、従来技術のように、ベクトルシフト命令を実行しながらベクトル加算命令を実行していくという構成を採る必要がなくなることで、少ない命令数でもって高速にベクトル加算命令を実行できるようになり、これにより、少ない命令数でもって高速にベクトル乗算命令を実行できるようになる。

【 図面の簡単な説明 】

【 図 1 】 本発明を実行するベクトル処理装置の装置構成図である。

【 図 2 】 本発明で用いる加算器の説明図である。

【 図 3 】 本発明で用いる乗算器の説明図である。

【 図 4 】 被加数及び加数の格納処理の説明図である。

【 図 5 】 被加数及び加数の格納処理の説明図である。

【 図 6 】 本発明で発行するベクトル加算命令の説明図である。

【 図 7 】 本発明の加算処理の説明図である。

【 図 8 】 4 倍精度データのデータフォーマットの説明図である。

【 図 9 】 4 倍精度乗算処理のオペランドの説明図である。

【 図 1 0 】 被乗数及び乗数の格納処理の説明図である。

【 図 1 1 】 本発明で発行するベクトル乗算命令の説明図である。

【 図 1 2 】 本発明の乗算処理の説明図である。

【 図 1 3 】 従来技術の説明図である。

【 図 1 4 】 従来技術の説明図である。

【 図 1 5 】 従来技術の説明図である。

【 図 1 6 】 従来技術の説明図である。

【 図 1 7 】 従来技術の説明図である。

【 符号の説明 】

1 ベクトル処理装置

1 0 C P U

1 1 ベクトル命令制御機構

10

20


30

40


50

- 1 2 ベクトルレジスタ
- 1 3 マスクレジスタ
- 1 4 加算器
- 1 5 乗算器


【 図 1 】



【 図 2 】



【 図 3 】




【 図 4 】

被加数及び加数の格納処理の説明図

vr00:bit00~31 “0”
 vr00:bit32~63 被加数のビット00~31
 vr01:bit00~63 被加数のビット32~95
 vr02:bit00~63 被加数のビット96~159
 vr03:bit00~31 “0”
 vr03:bit32~63 加数のビット00~31
 vr04:bit00~63 加数のビット32~95
 vr05:bit00~63 加数のビット96~159

【 図 5 】

被加数及び加数の格納処理の説明図




【 図 6 】

本発明で発行するベクトル加算命令の説明図

- (1) VAC vr02, vr05, mr00, vr08, mr01
- (2) VAC vr01, vr04, mr01, vr07, mr02
- (3) VAC vr00, vr03, mr02, vr06, mr00

【 図 7 】

本発明の加算処理の説明図



【 図 8 】


4倍精度データのデータフォーマットの説明図



bit00 :符号s
 bit01~bit15 :指数e
 bit16~bit127:仮数f


【 図 9 】

4倍精度乗算処理のオペランドの説明図



【 図 10 】

被乗数及び乗数の格納処理の説明図




【 図 11 】

本発明で発行するベクトル乗算命令の説明図

- (1) VML vr02 (A2), vr04 (B2), vr23
- (2) VMU vr02 (A2), vr04 (B2), vr05
- (3) VML vr01 (A1), vr04 (B2), vr06
- (4) VAC vr05, vr06, mr00, vr07, mr01
- (5) VML vr02 (A2), vr03 (B1), vr08
- (6) VAC vr07, vr08, mr00, vr22, mr02
- (7) VMU vr01 (A1), vr04 (B2), vr10
- (8) VMU vr02 (A2), vr03 (B1), vr11
- (9) VAC vr10, vr11, mr01, vr12, mr00
- (10) VML vr01 (A1), vr03 (B1), vr13
- (11) VAC vr12, vr13, mr02, vr21, mr03
- (12) VMU vr01 (A1), vr03 (B1), vr15
- (13) VAC vr00, vr15, mr03, vr20, mr00


【 図 1 2 】

本発明の乗算処理の説明図



【 図 1 3 】

従来技術の説明図



【 図 1 6 】

従来技術の説明図

- (1) VA vr02, vr05, vr10
- (2) VSR vr10, 60, vr15
- (3) VA vr01, vr04, vr20
- (4) VA vr15, vr20, vr20
- (5) VSR vr20, 60, vr25
- (6) VA vr00, vr03, vr30
- (7) VA vr25, vr30, vr6
- (8) VSL vr10, 4, vr10
- (9) VSR vr10, 4, vr8
- (0) VSL vr20, 4, vr20
- (1) VSR vr20, 4, vr7


【 図 1 4 】

従来技術の説明図

- vr00: bit00~23 "0"
- vr00: bit24~63 被加数のビット00~39
- vr01: bit00~03 "0"
- vr01: bit04~63 被加数のビット40~99
- vr02: bit00~03 "0"
- vr02: bit04~63 被加数のビット100~159
- vr03: bit00~23 "0"
- vr03: bit24~63 加数のビット00~39
- vr04: bit00~03 "0"
- vr04: bit04~63 加数のビット40~99
- vr05: bit00~03 "0"
- vr05: bit04~63 加数のビット100~159


【 図 1 5 】

従来技術の説明図



【 図 1 7 】

従来技術の説明図



フロントページの続き

(56)参考文献 特開平05-020352(JP,A)
特開昭60-138637(JP,A)

(58)調査した分野(Int.Cl.⁷, DB名)

G06F 17/16

G06F 7/50-54