

회절노광, 저마스크, COT

명세서

도면의 간단한 설명

도 1a 내지 도 1f는 종래기술에 의한 액정표시소자의 공정단면도.

도 2는 본 발명의 제 1 실시예에 의한 액정표시소자의 평면도.

도 3은 도 2의 I-I'선상을 나타낸 액정표시소자의 단면도.

도 4a 내지 도 4h는 본 발명의 제 1 실시예에 의한 액정표시소자의 공정단면도.

도 5는 본 발명의 제 2 실시예에 의한 액정표시소자의 평면도.

도 6은 도 5의 II-II'선상을 나타낸 액정표시소자의 단면도.

도 7a 내지 도 7h는 본 발명의 제 2 실시예에 의한 액정표시소자의 공정단면도.

도 8은 본 발명의 제 3 실시예에 의한 액정표시소자의 평면도.

도 9a 내지 도 9h는 본 발명의 제 3 실시예에 의한 액정표시소자의 공정단면도.

*도면의 주요 부분에 대한 부호설명

111 : 기관 112 : 게이트 배선

112a : 게이트 전극 113 : 게이트 절연막

114 : 액티브층 115 : 데이터 배선

115a,115b : 소스/드레인 전극 116 : 층간절연막

117 : 화소전극 122 : 게이트 패드

125 : 데이터 패드 132 : 스토리지 하부전극

135 : 스토리지 상부전극 142,145 : 제1,제2연결도전막

154 : 공통배선 155a,155b : 제1,제2공통전극

162,165 : 제1,제2투명도전막 180 : 포토레지스트

191 : 블랙 매트릭스 192 : 컬러필터층

193 : 오버코트층 195, 196 : 제 1, 제 2 콘택홀

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 하나의 기판 위에 컬러필터층 및 박막트랜지스터를 동시에 형성하는 COT형 액정표시소자(Liquid Crystal Display Device Of Color-filter On Transistor Type)에 관한 것으로, 특히 회절노광을 도입하여 공정을 간소화함으로써 생산성을 향상시키고자 하는 COT형 액정표시소자의 제조방법에 관한 것이다.

평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.

특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.

이러한 액정표시소자는 일반적으로, 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터(TFT:Thin Film Transistor)와 화소전극이 형성된 박막트랜지스터 어레이 기판과, 컬러필터층이 형성된 컬러필터층 어레이 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 박막트랜지스터를 스위칭 동작시켜 해당 화소에 전압을 인가해 주는 방식으로 구동된다.

이 때, 상기 컬러필터층 어레이 기판과 박막트랜지스터 어레이 기판은 에폭시 수지와 같은 씨일제에 의해 합착되며, PCB(Printed Circuit Board) 상의 구동회로는 TCP(Tape Carrier Package)를 통해 박막트랜지스터 어레이 기판에 연결된다.

그러나, 최근 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판의 미스-얼라인(miss-align)에 의해 빛샘이 발생하여 개구율이 현저히 떨어지는 문제점을 방지하기 위해 하나의 기판 위에 컬러필터층과 박막트랜지스터를 동시에 형성하는 TOC(TFT On Color Filter)형 또는 COT(Color Filter On TFT)형의 액정표시소자가 도입, 연구되고 있다.

이하에서는, 첨부된 도면을 참조로 상기 COT형 액정표시소자에 대해 구체적으로 살펴보기로 한다.

즉, 하나의 기판 상에 컬러필터층과 박막트랜지스터가 동시에 구비되는 COT형 액정표시소자에 있어서, 상기 기판(11)은, 도 1f에 도시된 바와 같이, 컬러필터층(92) 및 박막트랜지스터(TFT)가 형성되는 액티브 영역과, 게이트 패드(22) 및 데이터 패드(25)가 형성되는 패드부 영역으로 구분되는바, 상기 액티브 영역에는 수직 교차되어 단위 화소를 정의하는 게이트 배선(도시하지 않음) 및 데이터 배선(Data Line, D.L)(15)과, 상기 두 배선의 교차 지점에 형성되어 신호를 스위칭하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성된 층간절연막(16)과, 화소영역을 정의한 부분의 상기 층간절연막(16) 상에서 빛샘을 차광하는 블랙 매트릭스(91)와, 상기 각 화소영역의 상기 층간절연막(16) 위에 형성되어 색상을 표현하는 R,G,B의 컬러필터층(92)과, 상기 컬러필터층(92) 상부에 두텁게 형성되어 표면을 평탄화하는 오버코트층(93)과, 각 화소영역의 상기 오버코트층(93) 상에서 상기 드레인 전극(15b)에 접속하는 화소전극(17)이 형성되어 있다.

여기서, 상기 화소전극(17)은 상기 층간절연막(16)과 오버코트층(93)을 제거하여 형성된 제 1 콘택홀(95)을 통해 드레인 전극(15b)에 접속된다.

한편, 액티브 영역에는 스토리지 하부전극(32), 스토리지 상부전극(35) 및 그 사이의 절연막으로 구성되는 스토리지 커패시터(storage capacitor)가 더 구비되는데, 스토리지 커패시터는 기생용량에 의한 화질저하를 방지하기 위해 대응하는 박막트랜지스터의 턴오프 구간에서 액정 커패시터에 충전된 전압을 유지시켜 주는 역할을 한다.

이 때, 상기 스토리지 하부전극(32)은 게이트 배선(12)과 평행하게 형성되어 액티브 영역 외부에서 전압을 인가받고, 상기 스토리지 상부전극(35)은 제 2 콘택홀(97)을 통해 상기 화소전극(17)에 콘택된다.

그리고, 패드부 영역에는 상기 게이트 배선에서 연장 형성된 게이트 패드(G-패드, 22)과 데이터 배선에서 연장형성된 데이터 패드(D-패드, 25)가 구비되어 있다.

이 때, 상기 게이트 패드(22) 및 데이터 패드(25) 상부에는 패드오픈영역(96)을 포함하는 게이트 절연막(13), 층간절연막(16) 및 오버코트층(93)의 적층막과, 상기 패드오픈영역(96)을 통해 상기 게이트 패드(22) 및 데이터 패드(25)와 각각 접속하는 제 1, 제 2 투명도전막(62,65)이 형성되어 있다.

이러한 COT형 액정표시소자는 다음과 같은 방법으로 형성한다.

우선, 도 1a에 도시된 바와 같이, 기판(11) 상에 저저항 금속 물질을 스퍼터링 방법으로 증착하고 포토식각기술로 패터닝하여 게이트 배선(도시하지 않음), 게이트 전극(12), 스토리지 하부전극(32) 및 게이트 패드(22)를 형성한다.

다음, 상기 게이트 전극(12a)을 포함한 전면에 무기 절연물질인 실리콘 산화물(SiO_x) 또는 실리콘 질화물(SiN_x)등을 증착하여 게이트 절연막(13)을 형성하고, 상기 게이트 전극(12a) 상부의 게이트 절연막(13) 상에 액티브층(14)을 형성한다.

이후, 도 1b에 도시된 바와 같이, 상기 액티브층(14)을 포함한 전면에 저저항 금속층을 증착한 후 패터닝하여 데이터 배선(15), 소스/드레인 전극(15a, 115b), 스토리지 상부전극(35) 및 데이터 패드(25)를 형성한다.

이상의 과정으로 형성된 액티브 영역의 게이트 전극(12a), 게이트 절연막(13), 반도체층(14), 소스/드레인 전극(15a,15b)의 적층막이 박막트랜지스터를 구성한다.

계속하여, 상기 소스/드레인 전극(15a,15b)을 포함한 전면에 무기 절연물질을 증착하여 층간절연막(16)을 형성한다.

이후, 도 1c에 도시된 바와 같이, 상기 층간절연막(16) 상부에 유전율이 낮은 불투명한 유기물질을 도포하고 패터닝하여, 상기 박막트랜지스터, 데이터 배선 및 게이트 배선에 오버랩되는 블랙 매트릭스(91)를 형성한다.

그리고, 블랙 매트릭스(91) 상부에 컬러 레지스트를 일정한 규칙을 가지고 도포하고 패터닝하여 각 화소 영역에 R,G,B의 컬러필터층(92)을 형성한다.

이와같이 하나의 기판 상에 박막트랜지스터, 블랙 매트릭스(91) 및 컬러필터층(92)을 동시에 형성하게 되므로, 대향기판에는 별도의 블랙 매트릭스나 컬러필터층을 형성하지 않아도 된다.

이어서, 도 1d에 도시된 바와 같이, 컬러필터층(92)까지 형성된 기판(11) 전면에 BCB(Benzocyclobutene), 포토 아크릴 등의 유기 절연물질을 도포하여 오버코트층(93)을 형성한다. 상기 오버코트층(93)은 표면 평탄화를 위하여 형성하는 것으로, COT형 액정표시소자에서는 필수적으로 요구되는 구성요소이다.

계속하여, 도 1e에 도시된 바와 같이, 상기 오버코트층(93), 층간절연막(16) 및 게이트 절연막(13)을 제거하여, 드레인 전극(15b)이 노출되는 제 1 콘택홀(95)과, 스토리지 상부전극(35)이 노출되는 제 2 콘택홀(97)과, 상기 게이트 패드(22) 및 데이터 패드(25)가 노출되는 패드오픈영역(96)을 형성한다.

이때, 상기 게이트 패드(22) 상에는 게이트 절연막(13), 층간절연막(16) 및 오버코트층(93)이 적층되어 있고, 상기 데이터 패드(25) 상에는 층간절연막(16) 및 오버코트층(93)이 적층되어 있으므로 상기 게이트 패드와 데이터 패드가 노출되는 패드오픈영역(96)을 형성할 때, 데이터 패드가 손상받는 등 패드 오픈 공정에 불량 발생할 수 있다.

이후, 도 1f에 도시된 바와 같이, 상기 오버코트층(93) 상에 투명한 도전 물질을 증착하고 패터닝하여, 상기 제 1, 제 2 콘택홀(95,97)을 통해 드레인 전극(15b) 및 스토리지 상부전극(32)과 접속하는 화소전극(17)과, 패드오픈영역(96)을 통해 게이트 패드(22) 및 데이터 패드(25)와 각각 접속하는 제 1, 제 2 투명도전막(62,65)을 형성한다.

삭제

마지막으로, 도시하지는 않았으나, 액정표시소자의 액티브 영역과 패드 영역 사이의 경계면에 접착제 역할을 하는 씨일제를 형성한 후, 상기 기판(11)과 대향기판을 대향합착시키고 그 사이에 액정을 주입하면 액정표시소자를 완성하게 된다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기와 같은 일반적인 COT형 액정표시소자와 달리, 박막트랜지스터 및 컬러필터층을 동일기판에 형성하고, 게이트 패드 및 데이터 패드를 게이트 배선용 물질로 형성한 뒤 상기 패드와 그 위에 형성되는 투명도전막이 데이터 배선용 물질을 사이에 두고 콘택되는 COT형 액정표시소자에 있어서, 1회의 회절노광 과정을 포함시켜 공정을 간소화하고자 하는 COT형 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

본 발명의 목적을 달성하기 위한 액정표시소자는 기판 상에 게이트 배선, 게이트 전극, 게이트 패드 및 데이터 패드를 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막 및 액티브층을 차례로 증착하는 단계와, 상기 액티브층을

패터닝함과 동시에, 상기 게이트 패드 및 데이터 패드가 노출되는 콘택홀을 형성하는 단계와, 상기 게이트 배선에 수직교차하여 화소를 정의하는 데이터 배선을 형성하고, 상기 액티브층 상에 소스/드레인 전극을 형성하며, 상기 콘택홀을 통해 상기 게이트 패드 및 데이터 패드와 콘택되는 제 1, 제 2 연결도전막을 형성하는 단계와, 상기 제 1, 제 2 연결도전막을 제외한 나머지 영역에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 컬러필터층 및 블랙 매트릭스를 형성하는 단계와, 상기 제 1, 제 2 연결도전막을 제외한 나머지 영역의 컬러필터층 상부에 오버코트층을 형성하는 단계와, 상기 오버코트층 상에 상기 드레인 전극에 접속하는 화소전극 및 상기 제 1, 제 2 연결도전막을 커버하는 제 1, 제 2 투명도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

즉, 상기 게이트 절연막 및 액티브층을 차례로 증착한후, 회절노광함으로써 액티브층 패터닝과 콘택홀 형성을 동시에 수행함으로써 공정을 간소화하는 것을 특징으로 한다. 이 때, 상기 콘택홀은 게이트 패드 및 데이터 패드 상부의 게이트 절연막 및 액티브층을 일괄제거하여 형성한다.

그리고, 상기 콘택홀 형성과 동시에, 화소 개구부의 액티브층 및 게이트 절연막을 제거하여 회절노광부의 면적을 줄일 수도 있다.

한편, 본 발명의 다른 목적을 달성하기 위한 액정표시소자의 제조방법은 기판 상에 게이트 배선, 게이트 전극, 게이트 패드 및 데이터 패드를 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막 및 액티브층을 차례로 증착하는 단계와, 상기 게이트 절연막 및 액티브층을 제거하여 상기 게이트 패드 및 데이터 패드가 노출되는 콘택홀을 형성하는 단계와, 상기 액티브층을 포함한 전면에 금속층을 증착한 후 상기 액티브층 및 금속층을 동시에 패터닝하여, 데이터 배선, 소스/드레인 전극 및 제 1, 제 2 연결도전막을 형성하는 단계와, 상기 제 1, 제 2 연결도전막을 제외한 나머지 영역에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 컬러필터층 및 블랙 매트릭스를 형성하는 단계와, 상기 제 1, 제 2 연결도전막을 제외한 나머지 영역의 컬러필터층 상부에 오버코트층을 형성하는 단계와, 상기 오버코트층 상에 상기 드레인 전극에 접속하는 화소전극 및 상기 제 1, 제 2 연결도전막을 커버하는 제 1, 제 2 투명도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

즉, 액티브층 및 데이터 배선층을 회절노광 방법을 적용하여 동시에 패터닝함으로써 공정을 간소화하고자 한다.

이와같이, 본 발명은 박막트랜지스터 및 컬러필터층을 동일기판에 형성하고, 게이트 패드 및 데이터 패드를 게이트 배선용 물질로 형성한 뒤 데이터 배선용 물질로 제 1, 제 2 연결도전막을 형성하여 상기 게이트 패드 및 데이터 패드에 콘택시키는 COT형 액정표시소자에 있어서, 1회의 회절노광 과정을 포함시킴으로써 공정을 간소화함을 특징으로 한다.

이 때, 상기와 같은 본 발명의 COT형 액정표시소자에는, 스토리지 커패시터를 더 추가 구성할 수도 있고, 상기와 같이 화소 전극만 형성하지 않고 기판 상에 공통전극도 형성하여 횡전계를 발생시켜 액정방향을 제어할 수도 있다.

즉, 이러한 본 발명의 기술적 사상은 TN모드(Twisted Nematic Mode), IPS모드(Inplane Swtiching Mode) 등 다양한 모드의 액정표시소자에 적용가능하다.

이하의 제 1, 제 2, 제 3 실시예는 IPS 모드 액정표시소자에 적용한 것이다.

이하, 첨부된 도면을 참조로 하여 본 발명의 실시예에 의한 액정표시소자 및 그 제조방법을 살펴보면 다음과 같다.

제 1 실시예

본 발명의 제 1 실시예는 액티브층 및 게이트 절연막을 동시 패터닝하기 위해 1회의 회절노광 과정을 포함시킴으로써 공정을 간소화함을 특징으로 한다.

도 2는 본 발명의 제 1 실시예에 의한 액정표시소자의 평면도이고, 도 3은 도 2의 I-I'선상을 나타낸 액정표시소자의 단면도이며, 도 4a 내지 도 4h는 본 발명의 제 1 실시예에 의한 액정표시소자의 공정단면도이다. 참고로, 도 2는 액티브 영역에 한정하여 도시한 것이다.

본 발명의 제 1 실시예에 의한 액정표시소자는, 도 2 및 도 3에 도시된 바와 같이, 하나의 기판(111) 상에 컬러필터층(192) 및 박막트랜지스터(TFT)가 동시에 구비되어 있는 COT형 액정표시소자에 관한 것으로, 상기 기판(111)은 컬러필터층(192) 및 박막트랜지스터(TFT)가 형성되어 있는 액티브 영역과, 게이트 패드(G-패드, 122) 및 데이터 패드(D-패드, 125)가 각각 형성되어 있는 패드부 영역으로 구분된다.

구체적으로, 상기 액티브 영역에는, 수직 교차되어 단위 화소를 정의하는 게이트 배선(112) 및 데이터 배선(115)과, 상기 두 배선의 교차 지점에서 게이트 전극(112a), 게이트 절연막(113), 액티브층(114), 소스/드레인 전극(115a,115b)이 차례로 적층되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성된 층간절연막(116)과, 상기 층간절연막(116) 상에서 빛샘을 차광하는 블랙 매트릭스(191)와, 각 화소영역 내부에 형성되어 색상을 표현하는 R,G,B의 컬러필터층(192)과, 상기 컬러필터층(192) 상부에 형성되어 표면을 평탄화하는 오버코트층(193)과, 상기 오버코트층(193) 상에서 상기 드레인 전극(115b)에 접속하는 화소전극(117)이 형성되어 있다.

이 때, 상기 액정표시소자가 IPS 모드인 경우, 상기 화소전극(117)에 평행하는 공통전극과 상기 공통전극에 Vcom 신호를 인가하는 공통배선(154)이 더 구비되는데, 상기 공통전극은 제 1, 제 2 공통전극(155a,155b)으로 나뉘어져 상기 제 1 공통전극(155a)은 상기 공통배선(154)과 일체형으로 형성되고 상기 제 2 공통전극(155b)은 상기 화소전극(117)과 동일층에 형성되어 임의 부분에서 상기 공통배선(154)과 콘택된다.

참고로, 상기 제 1 공통전극(155a)이 데이터 배선(115)의 모서리면에 형성되고, 상기 제 2 공통전극(155b)의 일부가 데이터 배선(115)에 오버랩되는데, 이것은 동일한 신호가 흐르는 제 1 공통전극(155a)과 제 2 공통전극(155b) 사이에 전계를 형성시킴으로써 데이터 배선(115)과 인접한 화소전극(117) 사이에 발생하는 기생전계를 차단하기 위함이다.

한편, 스토리지 하부전극(132)와 스토리지 상부전극(133)이 게이트 절연막(113)을 사이에 두고 서로 오버랩되어 스토리지 커패시터(storage capacitor)를 구성한다. 이 때, 공통배선(154)의 소정부위가 스토리지 하부전극(132)이 되며, 상기 스토리지 상부전극(133)은 드레인 전극(115b)과 일체형으로 형성된다.

그리고, 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드(122)와, 상기 데이터 배선(115)에서 연장 형성되어 비디오 신호를 전달하는 데이터 패드(125)가 구비되는데, 상기 게이트 패드(122) 및 데이터 패드(125)는 게이트 절연막(113)을 관통하여 제 1, 제 2 연결도전막(142,145)에 각각 접속된다.

이 때, 상기 게이트 패드(122) 및 데이터 패드(125)는 게이트 배선용 물질로 형성되어 게이트 배선(112)과 동일층에 구비되며, 상기 제 1, 제 2 연결도전막(142,145)은 데이터 배선용 물질로 형성되어 데이터 배선(115)과 동일층에 구비된다.

여기서, 외부 구동회로와 직접 접속되는 제 1, 제 2 연결도전막(142,145) 상부에는 층간절연막(116)과 오버코트층(193)이 제거되어 오픈되며, 대기 노출에 의한 산화를 방지하기 위해 오픈된 부분의 제 1, 제 2 연결도전막(142,145) 상에는 이를 커버하는 제 1, 제 2 투명도전막(162,165)이 각각 더 구비된다. 상기 제 1, 제 2 투명도전막(162,165)은 상기 화소전극용 물질로 형성되어 화소전극(117)과 동일층에 구비된다.

상기와 같이 컬러필터층과 TFT가 구비된 기관에는 별도의 패턴이 형성되어 있지 않은 대향기관(도시하지 않음)을 대향합착한 후 그 사이에 액정을 충전시키면 액정표시소자가 완성된다. 이 때, 상기 두 기관을 완전 접촉시키기 위해 패드부 영역의 제 1, 제 2 투명도전막(162,165) 상에 씨일제(도시하지 않음)가 더 구비된다.

이러한 액정표시소자의 제조방법을 설명하면 다음과 같다.

우선, 도 4a에 도시된 바와 같이, 투명하고 절연내압이 높은 기관(111) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항성 금속 물질을 스퍼터링 방법으로 증착하고 포토식각기술로 패터닝하여 게이트 배선(112), 게이트 전극(112a), 스토리지 하부전극(132), 공통배선(154), 제 1 공통전극(155a), 게이트 패드(122) 및 데이터 패드(125)를 형성한다.

이 때, 상기 공통배선(154)은 게이트 배선(112)과 평행하도록 형성하며, 임의 영역이 스토리지 하부전극(132)이 된다. 상기 공통배선(154)을 연장하여 제 1 공통전극(155a)을 형성하는데, 상기 제 1 공통전극(155a)은 후공정에서 형성될 데이터 배선의 양 모서리면에 각각 배치되도록 형성한다.

이와같이, 본 발명은 게이트 배선층 물질로 데이터 패드(125)를 동시에 형성한다.

다음, 상기 게이트 전극(112a)을 포함한 전면에 절연 내압 특성이 좋은 무기 절연물질인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등을 플라즈마 화학 증기 증착 방법으로 증착하여 2000Å 두께의 게이트 절연막(113)을 형성하고, 그 위에

SiH₄ 와 H₂ 혼합가스를 이용한 플라즈마 화학기상증착 방법으로 비정질 실리콘(Amorphous Silicon;a-Si:H)을 증착하여 액티브층(114)을 형성한다. 이 때, 상기 비정질 실리콘 상부에 불순물을 이온주입한 n+ a-Si(도시하지 않음)를 적층하기도 한다.

이어서, 상기 액티브층(114) 상에 포토레지스트(180)를 도포한 후, 회절노광 및 현상으로 상기 포토레지스트(180)를 패터닝한다.

이 때, 회절 노광을 위해서, 투명부, 회절노광부, 차광부의 3영역으로 분할되는 하프-톤 마스크 또는 슬릿 마스크 등의 회절마스크를 사용한다.

따라서, 패터닝된 포토레지스트(180)는 단차가 서로 다른 3영역(A,B,C)으로 분할되는데, A영역은 회절마스크의 차광부에 상응하는 부분이고, B영역은 회절마스크의 회절노광부에 상응하는 부분이며, C영역은 회절마스크의 투명부에 상응하는 부분이다.

이로써 패터닝된 포토레지스트(180)의 A영역은 B영역보다 포토레지스트(180)의 단차가 높게 형성되며, C영역은 포토레지스트(180)가 완전 제거되어 액티브층이 노출된다.

구체적으로, B영역은 액티브층(114)만 제거되도록 중간 단차를 가지고, A영역은 액티브층(114)이 제거되지 않도록 B영역보다 높은 단차를 가지며, C영역은 액티브층(114) 및 게이트 절연막(113)이 제거될 수 있도록 포토레지스트가 완전 제거되는 것을 특징으로 한다.

계속해서, 포토레지스트(180)가 완전제거된 C영역에 대해 액티브층(114) 및 게이트 절연막(113)을 선택적으로 또는 연속적으로 식각하여 게이트 패드(122) 및 데이터 패드(125)의 소정 부위가 노출되는 제 1 콘택홀(195)을 형성한다.

이어서, B영역의 액티브층(114)이 노출되도록 상기 포토레지스트(180)를 에칭한 후, 노출된 액티브층(114)을 식각한다. 이 때, 공정상의 이유로 액티브층(114)이 완전 식각되지 못하고 액티브층의 잔여물이 남아있기도 한다.

그리고, 남아있는 A영역의 포토레지스트(180)를 스트립하여, 도 4b에 도시된 바와 같이, 게이트 전극(112a) 상부에 액티브층(114)을 형성하고 게이트 패드(122) 및 데이터 패드(125)가 노출되는 제 1 콘택홀(195)을 완성한다.

이와같이, 본 발명은 1회의 회절노광으로 액티브층의 패터닝과 제 1 콘택홀(195)의 형성을 동시에 수행함으로써 공정을 간소화하는 것을 특징으로 한다.

다음, 도 4c에 도시된 바와 같이, 상기 액티브층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질(115d)을 적층한 뒤, 그 위에 포토레지스트(180)를 도포하고 패터닝한다.

이 때, 상기 포토레지스트(180)는 일반적인 마스크를 이용하여 노광하고 현상하여 패터닝하므로 패터닝된 포토레지스트의 단차가 동일하다.

이후, 상기 포토레지스트(180) 사이로 노출된 저저항 금속 물질(115d)을 식각하여, 도 4d에 도시된 바와 같이, 데이터 배선(115), 소스/드레인 전극(115a,115b), 스토리지 상부전극(135) 및 제 1, 제 2 연결도전막(142,145)을 형성한다. 이 때, 상기 드레인 전극(115b)과 스토리지 상부전극(135)은 일체형으로 형성한다.

이상의 액티브 영역의 게이트 전극(112a), 반도체층(114), 소스/드레인 전극(115a,115b)의 적층막이 박막트랜지스터(TFT)를 구성하고, 스토리지 하부전극(132), 게이트 절연막(113), 스토리지 상부전극(135)은 스토리지 커패시터를 구성한다.

한편, 상기 패드부 영역의 제 1, 제 2 연결도전막(142,145)은 상기 제 1 콘택홀(195)을 통하여 상기 게이트 패드(122) 및 데이터 패드(125)와 연결시키고, 상기 데이터 배선(115)은, 전술한 바와 같이, 제 1 공통전극(155a) 사이에 나란하게 배치시킨다. 이 때, 상기 제 1 공통전극(155a) 또는 데이터 배선(115)은 지그재그 패턴 또는 스트라이프 패턴으로 형성할 수 있다.

계속하여, 도 4e에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 증착한 후 패터닝하여 층간절연막(116)을 형성한다. 패터닝된 층간절연막(116)에는 상기 스토리지 상부전극(135)이 노출되는 제 2 콘택홀(196)이 형성되어 있으며, 외부구동회로와 접속되는 부분인 제 1, 제 2 연결도전막(142,145)이 노출되도록 패드부가 부분적으로 오픈되어 있다.

다음, 도 4f에 도시된 바와 같이, 상기 층간절연막(116)을 포함한 전면에 빛을 차단할 수 있는 막을 증착하거나 또는 도포한 후 사진식각(photolithography) 기술로 패터닝하여 블랙 매트릭스(191)를 형성할 수 있는데, 특히 도포하는 경우 카본(carbon), 타이타늄을 포함하는 유기물질 또는, 타이타늄을 포함하지 않더라도 흡수특성을 가지는 2가지 이상의 유기물을 혼합한 유기물질을 도포하는 것이 유리하다.

여기서, 상기 블랙 매트릭스(191)는 박막트랜지스터와 배선이 형성되는 영역과 게이트 패드(122) 및 데이터 패드(125)가 형성되는 부분에 상응되도록 형성하여 전계가 불안한 영역에서의 빛샘을 차광한다.

계속해서, 도 4g에 도시된 바와 같이, 상기 블랙 매트릭스(191) 상부에 감광 특성의 컬러 레지스트를 도포하고 마스크를 이용하여 광을 조사한 후 현상액을 작용시켜 원하는 패턴을 형성함으로써 각 화소영역에 R,G,B의 컬러필터층(192)을 형성한다.

다음, 컬러필터층(192)을 포함한 전면에 표면 평탄화를 위하여 오버코트층(193)을 도포한다. 상기 오버코트층(193)은 포토 아크릴 등의 감광 특성을 가진 유기 절연물질을 사용하여 스펀(spin)법, 롤 코팅(roll coating)법 등으로 도포한 후 포토 식각기술로 패터닝하여 형성한다.

패터닝시, 외부구동회로부가 접속되는 부분은 오픈되며, 상기 스토리지 상부전극(135)이 노출되도록 제 2 콘택홀(196)을 형성한다. 결과적으로, 상기 층간절연막(116)과 오버코트층(193)은 동일한 패턴을 가지게 된다. 따라서, 상기 층간절연막(116)과 오버코트층(193)의 패터닝을 별개로 하지 않고 일괄적으로 할 수 있다.

즉, 오버코트층(193)을 패터닝한 후, 그 사이로 노출되어 있는 층간절연막(116)을 제거하면 된다. 이처럼, 상기 층간절연막(116) 및 오버코트층(193)은 동시에 패터닝할 수도 있고 또는 별도의 단계에서 각각 패터닝할 수도 있다. 이때, 게이트 패드 및 데이터 패드 상부에 형성되어 있는 연결도전막은 상기 층간절연막 또는 오버코트층 패터닝시 상기 패드를 보호하는 역할도 하게 된다.

계속하여, 도 4h에 도시된 바와 같이, 상기 오버코트층(193)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전물질을 증착하고 패터닝하여, 화소전극(117), 제 2 공통전극(155b) 및 제 1, 제 2 투명도전막(162,165)을 동시에 형성한다.

이 때, 상기 화소전극(117)은 상기 제 2 콘택홀(196)을 통해 상기 드레인 전극(115b)에 접속되어 전압을 인가받고, 상기 제 1, 제 2 공통전극(155a,155b)에 평행하도록 형성되어 항전계를 발생시킨다.

그리고, 상기 제 2 공통전극(155b)은 단위 픽셀 내부에서 상기 화소전극(117)과 교번하도록 형성함은 물론, 상기 데이터 배선(115) 상부에 오버랩되도록 형성하여 상기 제 1 공통전극(155a)과의 사이에 전계가 형성되도록 함으로써 데이터 배선(115)과 화소전극(117) 사이에 발생하는 기생 전계를 차단한다.

한편, 상기 제 1, 제 2 투명도전막(162,165)은 층간절연막(116) 및 오버코트층(193)이 오픈되어 있는 패드부의 제 1, 제 2 연결도전막(142,145) 상에 형성되어 상기 제 1, 제 2 연결도전막이 산화되는 것을 방지하고 외부구동회로와의 접촉 특성을 향상시킨다. 즉, 외부구동회로의 각종 신호는 제 1, 제 2 투명도전막(162,165) 및 제 1, 제 2 연결도전막(142,145)을 통해 게이트 패드(122) 및 데이터 패드(125)에 인가된 후, 게이트 배선(112) 및 데이터 배선(115)에까지 인가된다.

이와같이, 박막트랜지스터 및 컬러필터층이 동시에 형성되어 있는 기관은, 도시하지 않았으나, 대향기관과 대향합착시키고 그 사이에 액정층을 형성하여 COT형 액정표시소자를 완성한다.

제 2 실시예

본 발명의 제 2 실시예는 상기 제 1 실시예와 달리, 화소 개구부의 게이트 절연막을 제거하는 것을 특징으로 한다.

따라서, 개구부의 게이트 절연막을 제거하는 것 이외에는 그 구조 및 방법이 상기 제 1 실시예와 동일하므로 간단하게 설명하기로 한다.

도 5는 본 발명의 제 2 실시예에 의한 액정표시소자의 평면도이고, 도 6은 도 5의 II-II'선상을 나타낸 액정표시소자의 단면도이며, 도 7a 내지 도 7h는 본 발명의 제 2 실시예에 의한 액정표시소자의 공정단면도이다. 참고로, 도 5는 액티브 영역에 한정하여 도시한 것이다.

본 발명의 제 2 실시예에 의한 액정표시소자는, 도 5 및 도 6에 도시된 바와 같이, 수직 교차되어 단위 화소를 정의하는 게이트 배선(212) 및 데이터 배선(215)과, 상기 게이트 배선(212)과 데이터 배선(215) 사이에 형성되어 두 배선층을 절연시키고 화소의 개구부에 한해 제거되는 게이트 절연막(213)과, 상기 두 배선의 교차 지점에 형성되어 각종신호를 선택적으로 스위칭하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성된 층간절연막(216)과, 상기 층간절연막(216) 상에서 빛샘을 차광하는 블랙 매트릭스(291)와, 각 화소영역 내부에 형성되어 색상을 표현하는 R,G,B의 컬러필터층(292)과, 상기 컬러필터층(292) 상부에 형성되어 표면을 평탄화하는 오버코트층(293)과, 상기 오버코트층(293) 상에서 상기 드레인 전극(215b)에 접속하는 화소전극(217)과, 상기 화소전극(217)과 평행하도록 교번하여 횡전계를 발생시키는 제 1, 제 2 공통전극(255a, 255b)이 형성되어 있다.

이 때, 상기 패드부영역의 구조는 상기 제 1 실시예의 구조와 동일한데, 상기 게이트 배선(212)에서 연장 형성되어 상부에 제 1 연결도전막(242) 및 제 1 투명도전막(262)이 차례로 적층되는 게이트 패드(222)와, 상기 데이터 배선(215)에서 연장 형성되어 상부에 제 2 연결도전막(245) 및 제 2 투명도전막(265)이 차례로 적층되는 데이터 패드(225)가 구비되어 있다.

본 발명의 제 2 실시예는 상기와 같이, 게이트 절연막(213)을 화소 개구부에 한해 제거하여 개구부의 투과율을 높이는 것을 특징으로 하는데, 상기 박막트랜지스터의 액티브층(114)과 동시에 패터닝 가능하므로 별도의 공정을 추가하지 않아도 된다.

오히려, 액티브층과 게이트 절연막을 동시패터닝할 때 사용하는 회절노광 마스크의 회절노광부 면적을 줄일 수 있어 회절 마스크의 제작 어려움을 극복할 수 있다. 또한, 게이트 절연막을 제거함으로써 게이트 절연막 상부에 잔존하였던 액티브층도 동시에 제거되므로, 액티브층 잔재에 따른 휘점불량도 없앨 수 있다.

이하, 제조방법을 통해 구체적으로 살펴보기로 한다.

우선, 도 7a에 도시된 바와 같이, 기판(211) 상에 저저항 금속 물질을 증착하고 포토식각기술로 패터닝하여 게이트 배선(212), 게이트 전극(212a), 스토리지 하부전극(232), 공통배선(254), 제 1 공통전극(255a), 게이트 패드(222) 및 데이터 패드(225)를 형성한다.

이 때, 상기 공통배선(254)은 게이트 배선(212)과 평행하도록 형성하고, 상기 공통배선(254)의 임의 영역이 스토리지 하부전극(232)이 되며, 상기 공통배선(254)으로부터 연장형성된 제 1 공통전극(255a)이 후공정에서 형성될 데이터 배선의 양 모서리변에 각각 배치되도록 형성한다.

다음, 상기 게이트 전극(212a)을 포함한 전면에 무기 절연물질인 실리콘 산화물(SiO_x) 또는 실리콘 질화물(SiN_x) 등을 증착하여 게이트 절연막(213)을 형성하고, 그 위에 비정질 실리콘(Amorphous Silicon:a-Si:H)을 증착하여 액티브층(214)을 형성한다. 이 때, 상기 비정질 실리콘 상부에 불순물을 이온주입한 n+ a-Si를 더 형성한다.

이어서, 상기 액티브층(214) 상에 포토레지스트(280)를 도포하고, 투명부, 회절노광부, 차광부의 3영역으로 분할되는 하프-톤 마스크 또는 슬릿 마스크 등의 회절마스크를 사용하여 회절노광한 후 현상하여 포토레지스트(280)를 패터닝한다.

이 때, 상기 회절노광부에서의 반투명층의 두께 또는 슬릿의 밀도를 적절히 조절하여 원하는 광투과율을 얻는 것이 중요한데, 반투명층의 두께 또는 슬릿의 밀도와 같은 공정요소들은 마스크의 제작을 어렵고 번거롭게 하는 요인으로 작용한다.

상기와 같은 회절마스크를 사용하여 패터닝된 포토레지스트(280)는 단차가 서로 다른 3영역(A,B,C)으로 분할되는데, B영역은 회절마스크의 회절노광부에 상응하는 부분으로 중간정도의 단차를 가지고, A영역은 회절마스크의 차광부에 상응하는 부분으로 B영역보다 높은 단차를 가지며, C영역은 회절마스크의 투명부에 상응하는 부분으로 포토레지스트(280)가 완전 제거되어 액티브층(114)이 노출된다.

즉, B영역은 액티브층(214)만 제거되도록 중간 단차를 가지고, A영역은 액티브층(214)이 제거되지 않도록 B영역보다 높은 단차를 가지며, C영역은 액티브층(214) 및 게이트 절연막(213)이 제거될 수 있도록 포토레지스트(280)가 완전 제거된다.

이때, 본 발명의 제 2 실시예는 화소 개구부의 게이트 절연막(213)을 제거하기 위해서 당해 부분의 포토레지스트를 완전히 제거하는 것을 특징으로 한다. 즉, 상기 제 1 실시예와 달리, 회절노광부(B)의 면적이 줄어들고 투광부(C)의 면적이 커지게 되어, 회절 마스크의 제작이 간단하고 용이해진다.(도 4a 및 도 7a 참고)

계속해서, 포토레지스트(280)가 완전제거된 C영역에 대해 액티브층(214) 및 게이트 절연막(213)을 선택적으로 식각하여 게이트 패드(222) 및 데이터 패드(225)의 소정 부위가 노출되는 제 1 콘택홀(295)을 형성하고, 화소 개구부에 오픈영역(A)을 형성한다.(도 7b 참고)

이어서, B영역의 액티브층(214)이 노출되도록 상기 포토레지스트(280)를 에싱한 후, 노출된 액티브층(214)을 식각한다. 이 때, 공정상의 이유로 액티브층(214)이 완전 식각되지 못하고 액티브층의 잔여물이 남을 수 있는데, 게이트 절연막(213)을 제거한 면적이 상기 제 1 실시예에서보다 넓으므로 액티브층의 잔여물도 그 만큼 줄어들게 된다. 따라서, 액티브층의 잔여물에 의한 휘도 불량 문제를 보다 개선할 수 있다.

그리고, 남아있는 A영역의 포토레지스트(280)를 스트립하여, 도 7b에 도시된 바와 같이, 게이트 전극(212a) 상부에 액티브층(214)을 형성하고, 게이트 패드(222) 및 데이터 패드(225)가 노출되는 제 1 콘택홀(295)을 형성하며, 화소의 개구부에 게이트 절연막(213)이 제거되는 오픈영역(A)을 형성한다.

이와같이, 본 발명은 1회의 회절노광으로 액티브층 및 게이트 절연막의 패터닝을 동시에 수행함으로써 공정을 간소화하는 것을 특징으로 한다.

다음, 도 7c에 도시된 바와 같이, 상기 액티브층(214)을 포함한 전면에 저저항 금속 물질(215d)을 적층한 뒤, 그 위에 포토레지스트(280)를 도포하고 패터닝한다.

이후, 상기 포토레지스트(280) 사이로 노출된 저저항 금속 물질(215d)을 식각하여, 도 7d에 도시된 바와 같이, 데이터 배선(215), 소스/드레인 전극(215a,215b), 스토리지 상부전극(235) 및 제 1, 제 2 연결도전막(242,245)을 형성한다.

이 때, 상기 드레인 전극(215b)과 스토리지 상부전극(235)은 일체형으로 형성하고, 상기 제 1, 제 2 연결도전막(242,245)은 상기 게이트 패드(222) 및 데이터 패드(225)와 콘택시키며, 상기 데이터 배선(215)은 제 1 공통전극(255a) 사이에 나란하게 배치시킨다.

이상의 액티브 영역의 게이트 전극(212a), 반도체층(214), 소스/드레인 전극(215a,215b)의 적층막이 박막트랜지스터(TFT)를 구성하고, 스토리지 하부전극(232), 게이트 절연막(213), 스토리지 상부전극(235)은 스토리지 커패시터를 구성하며, 수직교차하는 게이트 배선(12) 및 데이터 배선(15)에 의해 단위 화소가 정의된다.

계속하여, 도 7e에 도시된 바와 같이, 상기 데이터 배선(215)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 증착한 후 패터닝하여 층간절연막(216)을 형성한다.

이 때, 층간절연막(216)을 패터닝하여 상기 스토리지 상부전극(235)이 노출되는 제 2 콘택홀(296)을 형성하고, 외부구동 회로와 접속될 제 1, 제 2 연결도전막(242,245)을 외부로 노출시킨다. 이와 동시에, 게이트 절연막을 제거하여 형성하였던 오픈영역(A)의 층간절연막(216)도 제거한다.

다음, 도 7f에 도시된 바와 같이, 상기 층간절연막(216)을 포함한 전면에 빛을 차단할 수 있는 막을 증착하거나 또는 도포한 후 사진식각기술로 패터닝하여 블랙 매트릭스(291)를 형성할 수 있는데, 특히 도포하는 경우 카본, 타이타늄을 포함하는 유기물질 또는, 타이타늄을 포함하지 않더라도 흡수특성을 가지는 2가지 이상의 유기물을 혼합한 유기물질을 도포하는 것이 유리하다.

계속해서, 도 7g에 도시된 바와 같이, 상기 블랙 매트릭스(291) 사이의 각 화소영역에 R,G,B의 컬러필터층(292)을 형성하고, 상기 컬러필터층(292)을 포함한 전면에 표면 평탄화를 위하여 오버코트층(293)을 도포한 후 패터닝한다. 이때, 외부구동회로부가 접속되는 제 1, 제 2 연결도전막(262,265) 부분은 오픈되며, 상기 스토리지 상부전극(235)이 노출되도록 제 2 콘택홀(296)을 형성한다.

계속하여, 도 7h에 도시된 바와 같이, 상기 오버코트층(293)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전물질층을 증착하고 패터닝하여, 화소전극(217), 제 2 공통전극(255b) 및 제 1, 제 2 투명도전막(262,265)을 동시에 형성한다.

이 때, 상기 화소전극(217)은 상기 제 2 콘택홀(296)을 통해 상기 드레인 전극(215b)에 접속되고, 상기 제 1, 제 2 공통전극(255a,255b)에 평행하여 횡전계를 발생시킨다.

그리고, 상기 제 2 공통전극(255b)은 단위 픽셀 내부에서 상기 화소전극(217)과 교번하도록 형성함은 물론, 상기 데이터 배선(215) 상부에 오버랩되도록 형성하여 상기 제 1 공통전극(255a)과의 사이에 전계가 형성되도록 함으로써 데이터 배선(215)과 화소전극(217) 사이에 발생하는 기생 전계를 차단한다.

한편, 상기 제 1, 제 2 투명도전막(262,265)은 층간절연막(216) 및 오버코트층(293)이 오픈되어 있는 패드부의 제 1, 제 2 연결도전막(262,265) 상에 형성되어 상기 제 1, 제 2 연결도전막이 산화되는 것을 방지하고 외부구동회로와의 접촉 특성을 향상시킨다.

이와같이, 박막트랜지스터 및 컬러필터층이 동시에 형성되어 있는 기판은, 도시하지 않았으나, 대향기판과 대향합착시키고 그 사이에 액정층을 형성하여 COT형 액정표시소자를 완성한다.

상기와 같은 액정표시소자는 게이트 절연막과 액티브층을 동시에 패터닝하므로 공정을 간소화할 수 있고, 화소 개구부의 게이트 절연막 및 층간절연막을 제거함으로써 소자의 투과율도 높일수 있다.

제 3 실시예

도 8은 본 발명의 제 3 실시예에 의한 액정표시소자의 평면도이고, 도 9a 내지 도 9h는 본 발명의 제 3 실시예에 의한 액정표시소자의 공정단면도이다.

본 발명의 제 3 실시예에 의한 액정표시소자는, 도 8에 도시된 바와 같이, 기판(511) 상에 형성되는 게이트 배선(도시하지 않음), 게이트 전극(512a), 스토리지 하부전극(532) 및 데이터 패드(525)와, 상기 게이트 전극(512a)을 포함한 전면에 형성되는 게이트 절연막(513)과, 상기 게이트 절연막(513) 상에 형성되는 데이터 배선(515), 소스/드레인 전극(515a,515b), 스토리지 상부전극(535) 및 제 1, 제 2 연결도전막(542,545)이 형성되어 있다.

이 때, 상기 데이터 배선(515), 소스/드레인 전극(515a,515b), 스토리지 상부전극(535) 및 제 1, 제 2 연결도전막(542,545) 하부에는 액티브층(514)이 삽입되어 있다. 이것은 상기 데이터 배선층과 액티브층을 회절노광법에 의해 동시에 패터닝하기 때문이다.

그리고, 상기 제 1, 제 2 연결도전막(542,545)은, 상기 게이트 절연막(513)을 제거하여 형성한 제 1 콘택홀(595)을 통하여 상기 게이트 패드(522) 및 데이터 패드(525)에 콘택된다.

계속해서, 상기 데이터 배선층 상에는 층간절연막(516), 블랙 매트릭스(591), 컬러필터층(592) 및 오버코트층(593)이 형성되어 있고, 상기 오버코트층(593) 상에는 상기 제 2 콘택홀(596)을 통해 상기 드레인 전극(515b) 또는 스토리지 상부전극(535)에 콘택되는 화소전극(517)이 형성되어 있으며, 상기 화소전극(517) 사이에는 상기 화소전극(517)에 평행하는 공통전극(555a,555b)이 더 형성되어 횡전계를 발생시킨다.

이 때, 외부 구동회로와 접속되는 부분인 제 1, 제 2 연결도전막(542,545) 상에는 상기 층간절연막(516) 및 오버코트층(593)이 제거되어 있으며, 상기 제 1, 제 2 연결도전막(542,545) 상부에는 제 1, 제 2 투명도전막(562,565)이 콘택되어 있다.

이하, 제조방법을 통해 구체적으로 살펴보기로 한다.

우선, 도 9a에 도시된 바와 같이, 기판(511) 상에 저저항 금속 물질을 증착하고 포토식각기술로 패터닝하여 게이트 배선(512), 게이트 전극(512a), 스토리지 하부전극(532), 공통배선(554), 제 1 공통전극(555a), 게이트 패드(522) 및 데이터 패드(525)를 형성한다.

이 때, 상기 공통배선(554)은 게이트 배선(512)과 평행하도록 형성하고, 상기 공통배선(554)의 임의 영역이 스토리지 하부전극(532)이 되며, 상기 공통배선(554)으로부터 연장형성된 제 1 공통전극(555a)이 후공정에서 형성될 데이터 배선의 양 모서리변에 각각 배치되도록 형성한다.

다음, 상기 게이트 전극(512a)을 포함한 전면에 무기 절연물질인 실리콘 산화물(SiO_x) 또는 실리콘 질화물(SiN_x) 등을 증착하여 게이트 절연막(513)을 형성하고, 그 위에 비정질 실리콘(Amorphous Silicon:a-Si:H)을 증착하여 액티브층(514)을 형성한다. 이 때, 상기 비정질 실리콘 상부에 불순물을 이온주입한 n+ a-Si을 더 형성할 수 있다.

이어서, 상기 액티브층(514) 상에 포토레지스트(580)를 도포하고 패터닝한 후, 상기 포토레지스트 사이로 노출된 게이트 절연막(513) 및 액티브층(514)을 식각하여 게이트 패드(522) 및 데이터 패드(525)가 노출되는 제 1 콘택홀(595)을 형성한다.

다음, 도 9b에 도시된 바와 같이, 상기 액티브층(514)을 포함한 전면에 저저항 금속 물질(515d)을 적층한 뒤, 그 위에 포토레지스트(580)를 도포하고 패터닝하여 이중단차를 가지도록 한다.

상기와 같이 포토레지스트(580)가 이중단차를 가지도록 하기 위해서는, 상기 포토 레지스트(580) 상부에 소정의 패턴이 형성된 회절마스크를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트(580)를 현상한다.

이 때, 상기 포토 레지스트(580)의 패턴이 이중 단차를 가지도록 하기 위해 회절마스크를 사용하는데, 이후에 형성될 소스 전극(도 9d의 515a) 및 드레인 전극(도 9d의 515b) 사이('채널층'에 해당)의 포토 레지스트가 보다 낮은 단차를 가지도록 한다.

즉, 회절마스크를 사용하여 패터닝된 포토레지스트(280)는 단차가 서로 다른 3영역(A,B,C)으로 분할되는데, B영역은 회절마스크의 회절노광부에 상응하는 부분으로 중간정도의 단차를 가지고, A영역은 회절마스크의 차광부에 상응하는 부분으로 B영역보다 높은 단차를 가지며, C영역은 회절마스크의 투명부에 상응하는 부분으로 포토레지스트(280)가 완전 제거되어 액티브층(114)이 노출된다.

이와같이, 채널층에 한하여 B영역이므로 회절노광부의 면적이 상기 제 1, 제 2 실시예에 비하여 크게 작아진다. 따라서, 회절마스크 제작이 용이해져 마스크 제작 불량 및 원가를 크게 절감할 수 있다.

다음, 도 9c에 도시된 바와 같이, 상기 포토 레지스트(580) 사이로 노출된 저저항 금속층(515d) 및 액티브층(514)을 일괄 식각한 후, 낮은 단차의 포토레지스트(580)가 제거될 때까지 상기 포토 레지스트(580)를 에싱(ashing)한다.

그리고, 에싱된 포토레지스트(580) 사이로 부분노출된 저저항 금속층(515d)을 식각하여, 도 9d에 도시된 바와 같이, 소스/드레인 전극(515a,515b)를 형성한다. 이때, 오믹콘택층인 n+ a-Si도 동시 식각될 수 있을 것이다.

이로써, 상기 게이트 배선에 수직교차하는 데이터 배선(515)과, 상기 게이트 전극(512a) 상부에 형성되는 소스/드레인 전극(515a, 515b)과, 상기 스토리지 하부전극(532)에 오버랩되는 스토리지 상부전극(535)과, 상기 게이트 패드(522) 및 데이터 패드(525)와 콘택되는 제 1, 제 2 연결도전막(542,545)을 형성한다.

이 때, 상기 드레인 전극(515b)과 스토리지 상부전극(535)은 일체형으로 형성하고, 상기 데이터 배선(515)은 제 1 공통전극(555a) 사이에 나란하게 배치시킨다.

이상의 액티브 영역의 게이트 전극(512a), 반도체층(514), 소스/드레인 전극(515a,515b)의 적층막이 박막트랜지스터(TFT)를 구성한다.

계속하여, 도 9e에 도시된 바와 같이, 상기 데이터 배선(515)을 포함한 전면에 실리콘 산화물(SiO_x) 또는 실리콘 질화물(SiN_x) 등의 무기 절연물질을 증착한 후 패터닝하여 층간절연막(516)을 형성한다.

이 때, 층간절연막(516)을 패터닝하여 상기 스토리지 상부전극(535)이 노출되는 제 2 콘택홀(596)을 형성하고, 외부구동 회로와 접속될 제 1, 제 2 연결도전막(542,545)을 외부로 노출시킨다.

다음, 도 9f에 도시된 바와 같이, 상기 층간절연막(516)을 포함한 전면에 빛을 차단할 수 있는 막을 증착하거나 또는 도포한 후 사진식각기술로 패터닝하여 박막트랜지스터와 배선이 형성되는 영역과 게이트 패드(522) 및 데이터 패드(525)가 형성되는 부분에 블랙 매트릭스(591)를 형성할 수 있는데, 특히 도포하는 경우 카본, 타이타늄을 포함하는 유기물질 또는, 타이타늄을 포함하지 않더라도 흡수특성을 가지는 2가지 이상의 유기물을 혼합한 유기물질을 도포하는 것이 유리하다.

계속해서, 도 9g에 도시된 바와 같이, 상기 블랙 매트릭스(591) 사이의 각 화소영역에 R,G,B의 컬러필터층(592)을 형성하고, 상기 컬러필터층(592)을 포함한 전면에 표면 평탄화를 위하여 오버코트층(593)을 도포한 후 패터닝한다. 이때, 외부구동 회로부가 접속되는 제 1, 제 2 연결도전막(562,565) 부분은 오픈되며, 상기 스토리지 상부전극(535)이 노출되도록 제 2 콘택홀(596)을 형성한다.

이 때, 상기 층간절연막(516)과 오버코트층(593)은 동일한 패턴을 가지게 되는데, 상기 층간절연막(116)과 오버코트층(193)의 패터닝을 별개로 하지 않고 일괄적으로 할 수 있다.

계속하여, 도 9h에 도시된 바와 같이, 상기 오버코트층(593)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전물질을 증착하고 패터닝하여, 화소전극(517), 제 2 공통전극(555b) 및 제 1, 제 2 투명도전막(562,565)을 동시에 형성한다.

이 때, 상기 화소전극(517)은 상기 제 2 콘택홀(596)을 통해 상기 드레인 전극(515b)에 접속되고, 상기 제 1, 제 2 공통전극(555a,555b)에 평행하여 횡전계를 발생시킨다.

그리고, 상기 제 2 공통전극(555b)은 단위 픽셀 내부에서 상기 화소전극(517)과 교번하도록 형성함은 물론, 상기 데이터 배선(515) 상부에 오버랩되도록 형성하여 상기 제 1 공통전극(555a)과의 사이에 전계가 형성되도록 함으로써 데이터 배선(515)과 화소전극(517) 사이에 발생하는 기생 전계를 차단한다.

한편, 상기 제 1, 제 2 투명도전막(562,565)은 층간절연막(516) 및 오버코트층(593)이 오픈되어 있는 패드부의 제 1, 제 2 연결도전막(528,538) 상에 형성시킨다.

이와같이, 박막트랜지스터 및 컬러필터층이 동시에 형성되어 있는 기관은, 도시하지 않았으나, 대향기관과 대향합착시키고 그 사이에 액정층을 형성하여 COT형 액정표시소자를 완성한다.

이와같이, 본 발명의 제 3 실시예는 1회의 회절노광으로 액티브층 및 데이터 배선층을 동시에 패터닝함으로써 공정을 간소화하는 것을 특징으로 한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

발명의 효과

상기와 같은 본 발명에 의한 COT형 액정표시소자의 제조방법은 다음과 같은 효과가 있다.

첫째, 본 발명은 박막트랜지스터 및 컬러필터층을 동일기관에 형성하고, 게이트 패드 및 데이터 패드를 게이트 배선용 물질로 형성한 뒤 데이터 배선용 물질로 제 1, 제 2 연결도전막을 형성하여 상기 패드와 그 위에 형성되는 투명도전막 사이에 이를 삽입하는 COT형 액정표시소자에 있어서, 1회의 회절노광 과정을 포함시킴으로써 공정을 간소화하여 생산성을 향상시킬 수 있다.

그리고, 게이트 패드와 데이터 패드가 동일층에 구비함으로써 패드오픈공정에서 패드침식을 방지할 수 있고, 패드와 투명도전막 사이에 삽입되는 연결도전막에 의해 패드침식을 더욱 방지할 수 있다.

둘째, 본 발명의 제 2 실시예는 화소 개구부의 게이트 절연막을 제거하여 회절마스크의 회절노광 면적을 최소화함으로써 회절노광부의 제작어려움 및 문제점을 줄이고 또한, 상기 게이트 절연막 제거시 상부의 액티브층도 동시에 제거함으로써 액티브층 잔여물에 의한 휘점 불량을 제거할 수 있다.

그리고, 화소 개구부의 게이트 절연막 및 층간절연막을 제거함으로써 소자의 투과율도 높일 수 있다.

셋째, 본 발명의 제 3 실시예는 채널부에 한해 회절노광부를 가지므로 상기 제 2 실시예에 비해 회절노광부의 면적을 더욱 줄일 수 있고, 또한 게이트 절연막을 제거하는 면적이 작으므로 게이트 절연막의 건식식각에 의한 손실을 방지할 수 있다.

(57) 청구의 범위

청구항 1.

기관 상에 일체형으로 연결되는 게이트 배선, 게이트 전극 및 게이트 패드와 이와 분리되어 독립패턴을 가지는 데이터 패드를 형성하는 단계;

상기 게이트 배선을 포함한 전면에 게이트 절연막 및 액티브층을 차례로 증착하는 단계;

상기 액티브층을 패터닝함과 동시에, 상기 게이트 패드 및 데이터 패드가 노출되는 콘택홀을 형성하는 단계;

상기 게이트 배선에 수직교차하여 화소를 정의하는 데이터 배선을 형성하고, 상기 액티브층 상에 소스/드레인 전극을 형성하며, 상기 콘택홀을 통해 상기 게이트 패드 및 데이터 패드와 콘택되는 제 1, 제 2 연결도전막을 형성하는 단계;

상기 제 1, 제 2 연결도전막을 제외한 나머지 영역에 층간절연막을 형성하는 단계;

상기 층간절연막 상에 컬러필터층 및 블랙 매트릭스를 형성하는 단계;

상기 제 1, 제 2 연결도전막을 제외한 나머지 영역의 컬러필터층 상부에 오버코트층을 형성하는 단계;

상기 오버코트층 상에 상기 드레인 전극에 접속하는 화소전극 및 상기 제 1, 제 2 연결도전막을 커버하는 제 1, 제 2 투명도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 2.

제 1 항에 있어서,

상기 화소전극 사이에 이에 평행하는 공통전극을 더 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 3.

제 1 항에 있어서,

상기 게이트 배선에 평행하는 스토리지 하부전극과,

상기 스토리지 하부전극과 절연된 상태에서 오버랩되고, 상기 드레인 전극 또는 화소전극에 콘택되는 스토리지 상부전극을 더 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 4.

제 1 항에 있어서,

상기 층간절연막 및 오버코트층은 동시에 패터닝하거나 또는 이시에 각각 패터닝하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 5.

제 1 항에 있어서,

상기 액티브층을 패터닝하고 콘택홀을 형성하는 단계는,

상기 액티브층 상에 포토레지스트를 도포하는 단계와,

상기 포토레지스트를 회절노광하는 단계와,

상기 포토레지스트를 현상하여 패터닝하는 단계와,

상기 포토레지스트 사이로 노출되는 액티브층 및 게이트 절연막을 제거하여 콘택홀을 형성하는 단계와,

상기 게이트 절연막이 노출될 때까지 포토레지스트를 에싱한 후 상기 액티브층을 제거하는 단계와,

상기 포토레지스트를 스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 6.

제 5 항에 있어서,

상기 포토레지스트 패터닝시,

상기 게이트전극 상부의 포토레지스트는 높은 단차를 가지도록 하고,

상기 콘택홀이 형성되는 부분의 포토레지스트는 제거하며,

상기 기판 상의 나머지 부분에 형성되는 포토레지스트는 중간 단차를 가지도록 하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 7.

제 1 항에 있어서,

상기 액티브층을 패터닝하고 콘택홀을 형성하는 단계에서,

상기 화소의 개구부를 동시에 오픈하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 8.

제 7 항에 있어서,

상기 액티브층을 패터닝하고 콘택홀을 형성함과 동시에 화소의 개구부를 오픈하는 단계는,

상기 액티브층 상에 포토레지스트를 도포하는 단계와,

상기 포토레지스트를 회절노광하는 단계와,

상기 포토레지스트를 현상하여 패터닝하는 단계와,

상기 포토레지스트 사이로 노출되는 액티브층 및 게이트 절연막을 제거하여 콘택홀을 형성하고 화소 개구부를 오픈하는 단계와,

상기 게이트 절연막이 노출될 때까지 포토레지스트를 에칭한 후 상기 액티브층을 제거하는 단계와,

상기 포토레지스트를 스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 9.

제 8 항에 있어서,

상기 포토레지스트 패터닝시,

상기 게이트전극 상부의 포토레지스트는 높은 단차를 가지도록 하고,

상기 콘택홀이 형성되는 부분 및 화소 개구부의 포토레지스트는 제거하며,

상기 기판 상의 나머지 부분에 형성되는 포토레지스트는 중간 단차를 가지도록 하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 10.

제 7 항에 있어서,

상기 층간절연막을 형성하는 단계에서, 상기 화소 개구부의 층간절연막을 더 제거함을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 11.

기판 상에 일체형으로 연결되는 게이트 배선, 게이트 전극 및 게이트 패드와 이와 분리되어 독립패턴을 가지는 데이터 패드를 형성하는 단계;

상기 게이트 배선을 포함한 전면에 게이트 절연막 및 액티브층을 차례로 증착하는 단계;

상기 게이트 절연막 및 액티브층을 제거하여 상기 게이트 패드 및 데이터 패드가 노출되는 콘택홀을 형성하는 단계;

상기 액티브층을 포함한 전면에 금속층을 증착한 후 상기 액티브층 및 금속층을 동시에 패터닝하여, 데이터 배선, 소스/드레인 전극 및 제 1, 제 2 연결도전막을 형성하는 단계;

상기 제 1, 제 2 연결도전막을 제외한 나머지 영역에 층간절연막을 형성하는 단계;

상기 층간절연막 상에 컬러필터층 및 블랙 매트릭스를 형성하는 단계;

상기 제 1, 제 2 연결도전막을 제외한 나머지 영역의 컬러필터층 상부에 오버코트층을 형성하는 단계;

상기 오버코트층 상에 상기 드레인 전극에 접속하는 화소전극 및 상기 제 1, 제 2 연결도전막을 커버하는 제 1, 제 2 투명도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 12.

제 11 항에 있어서,

상기 화소전극 사이에 이에 평행하는 공통전극을 더 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 13.

제 11 항에 있어서,

상기 게이트 배선에 평행하는 스토리지 하부전극과,

상기 스토리지 하부전극과 절연된 상태에서 오버랩되고, 상기 드레인 전극 또는 화소전극에 콘택되는 스토리지 상부전극을 더 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 14.

제 11 항에 있어서,

상기 층간절연막 및 오버코트층은 동시에 패터닝하거나 또는 이시에 각각 패터닝하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 15.

제 11 항에 있어서,

상기 액티브층 및 금속층을 동시에 패터닝하는 단계는,

상기 금속층 상에 포토레지스트를 도포하는 단계와,

상기 포토레지스트를 회절노광하는 단계와,

상기 포토레지스트를 현상하여 패터닝하는 단계와,

상기 포토레지스트 사이로 노출되는 액티브층 및 금속층을 제거하는 단계와,

상기 게이트 전극 상부의 금속층이 노출될 때까지 포토레지스트를 에칭한 후 상기 금속층을 제거하는 단계와,

상기 포토레지스트를 스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

청구항 16.

제 15 항에 있어서,

상기 포토레지스트 패터닝시,


상기 게이트전극 상부의 포토레지스트는 중간 단차를 가지도록 하고,

상기 데이터 배선, 소스/드레인 전극 및 제 1, 제 2 연결도전막이 형성되는 부분의 포토레지스트는 높은 단차를 가지도록 하며,


상기 기판 상의 나머지 부분에 형성되는 포토레지스트는 제거하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.

도면


도면1a




도면1b




도면1c




도면1d




도면1e




도면1f




도면2




도면3




도면4a




도면4b




도면4c




도면4d




도면4e




도면4f




도면4g




도면4h




도면5




도면6




도면7a




도면7b




도면7c




도면7d




도면7e




도면7f




도면7g




도면7h




도면8




도면9a




도면9b




도면9c




도면9d




도면9e



도면9f



도면9g



도면9h

