

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5367523号
(P5367523)

(45) 発行日 平成25年12月11日(2013.12.11)

(24) 登録日 平成25年9月20日(2013.9.20)

(51) Int. Cl.	F I
HO 1 L 23/32 (2006.01)	HO 1 L 23/32 D
HO 1 L 23/14 (2006.01)	HO 1 L 23/14 R
HO 5 K 3/46 (2006.01)	HO 1 L 23/14 S
	HO 5 K 3/46 T
	HO 5 K 3/46 N

請求項の数 10 (全 15 頁)

(21) 出願番号	特願2009-221078 (P2009-221078)	(73) 特許権者	000190688
(22) 出願日	平成21年9月25日 (2009.9.25)		新光電気工業株式会社
(65) 公開番号	特開2011-71315 (P2011-71315A)		長野県長野市小島田町80番地
(43) 公開日	平成23年4月7日 (2011.4.7)	(74) 代理人	100070150
審査請求日	平成24年7月4日 (2012.7.4)		弁理士 伊東 忠彦
		(72) 発明者	春原 昌宏
			長野県長野市小島田町80番地 新光電気工業株式会社内
		(72) 発明者	上田 啓介
			長野県長野市小島田町80番地 新光電気工業株式会社内
		審査官	萩原 周治

最終頁に続く

(54) 【発明の名称】 配線基板及び配線基板の製造方法

(57) 【特許請求の範囲】

【請求項1】

第1の面と第2の面とを備えた積層体からなる配線基板であって、
第1の熱膨張率を有する複数の第1の層と、
第2の熱膨張率を有する複数の第2の層と
 を有し、
 前記第1の層は互いに異なる厚みを有し、且つ前記第2の層は互いに異なる厚みを有し、
 、
前記第1の層と前記第2の層とは、一層ずつ交互に積層されて、前記第1の面と前記第2の面とを備えた前記積層体を形成し、
前記積層体の前記第1の面側から前記第2の面側に向けて前記第1の層の厚みは減少し
 、
前記積層体の前記第2の面側から前記第1の面側に向けて前記第2の層の厚みは減少し
 、
前記積層体の前記第1の面側と前記第2の面側とは、前記積層体に形成された配線を介して電氣的に導通し、
前記第1の層の前記第1の熱膨張率は、前記第2の層の前記第2の熱膨張率よりも低いことを特徴とする配線基板。

【請求項2】

請求項1記載の配線基板であって、

前記第 1 の面側に半導体チップ搭載面が形成され、且つ、前記第 2 の面側に有機基板搭載面が形成され、

前記第 1 の熱膨張率は、前記半導体チップ搭載面に搭載される半導体チップの熱膨張率と等しく、

前記第 2 の熱膨張率は、前記有機基板搭載面に接続される有機基板コア材の熱膨張率と等しい

ことを特徴とする配線基板。

【請求項 3】

請求項 2 記載の配線基板であって、

前記第 1 の層と前記第 2 の層の積層体は、両面に電極配線が形成された前記有機基板コア材上に形成され、

前記有機基板コア材の両面に形成された該電極配線は、前記有機基板コア材を貫通した配線部により互いに電氣的に接続されていることを特徴とする配線基板。

【請求項 4】

請求項 3 記載の配線基板であって、

前記有機基板コア材は凹部を有し、

前記電極配線は該凹部の底面に形成され、

前記積層体は前記凹部内に形成されている

ことを特徴とする配線基板

【請求項 5】

請求項 4 記載の配線基板であって、

前記積層体において、前記有機基板コア材の前記電極配線に相当する位置で前記積層体の厚み方向に貫通して延在する絶縁部と、

前記積層体の厚み方向に前記絶縁部を貫通して延在する導電部と

をさらに有し、

該導電部の一端は前記積層体の表面に絶縁層を介して形成された配線に接続され、反対端は前記有機基板コア材の前記電極配線に接続されることを特徴とする配線基板。

【請求項 6】

請求項 2 乃至 5 のうちいずれか一項記載の配線基板であって、

前記第 1 の層は前記半導体チップを形成するシリコンにより形成され、前記第 2 の層は前記有機基板コア材を形成する樹脂により形成されることを特徴とする配線基板。

【請求項 7】

第 1 の面と第 2 の面とを備えた積層体からなる配線基板の製造方法であって、

底面に電極配線が形成された凹部を有する有機基板コア材を準備し、

前記凹部内に、互いに厚みの異なる複数の第 1 の層と互いに厚みの異なる複数の第 2 の層を、前記積層体の前記第 1 の面側から前記第 2 の面側に向けて前記第 1 の層の厚みは減少し、且つ 前記積層体の前記第 2 の面側から前記第 1 の面側に向けて前記第 2 の層の厚みが減少するように、交互に積層して前記積層体を形成し、

前記積層体の前記第 1 の面側に半導体チップ搭載面が形成され、且つ、前記第 2 の面側に有機基板搭載面が形成され、

前記有機基板コア材の前記電極配線に相当する位置において前記積層体を貫通する第 1 の孔を形成し、

前記積層体の表面に絶縁樹脂層を形成する共に前記孔に絶縁樹脂を充填し、

前記第 1 の孔に充填された絶縁樹脂を貫通する第 2 の孔を形成し、

前記絶縁樹脂層の表面に配線を形成すると共に該配線の導電材料を前記第 2 の孔に充填して前記配線と前記有機基板コア材の電極配線とを電氣的に接続する

ことを特徴とする配線基板の製造方法。

【請求項 8】

請求項 7 記載の配線基板の製造方法であって、

前記有機基板コア材に複数の前記凹部を形成し、

前記凹部の各々に前記積層体を形成し、
 前記積層体上の前記配線と前記有機基板コア材の電極配線とを電氣的に接続し、
 前記有機基板コア材を切断して個々の配線基板に分割する
 ことを特徴とする配線基板の製造方法。

【請求項 9】

請求項 7 又は 8 記載の配線基板の製造方法であって、
 前記第 1 の層を前記半導体チップを形成するシリコンにより形成し、前記第 2 の層を前記有機基板コア材を形成する樹脂により形成することを特徴とする配線基板の製造方法。

【請求項 10】

請求項 9 記載の配線基板の製造方法であって、
 前記第 2 の層を半硬化状態で積層することを特徴とする配線基板の製造方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体チップが搭載される配線基板に関する。

【背景技術】

【0002】

外部接続端子が形成された配線基板に半導体チップを搭載して構成した半導体装置が多く用いられている。そのような配線基板を、一般的にインターポーザあるいはパッケージ基板と称する。従来、微細な配線が形成された多層基板であるビルドアップ基板がインターポーザとして一般的に用いられていた。

20

【0003】

近年、半導体チップの微細化に伴って半導体チップの接続電極のピッチも狭まってきている。ところが、上述のビルドアップ基板には配線の微細化や接続電極のファインピッチ化に限界があり、微細な構造の半導体チップを搭載することが難しくなっている。そこで、ビルドアップ基板より微細な配線や接続電極を形成することができるシリコンインターポーザが開発されている。シリコンインターポーザはシリコン加工技術を用いてシリコン基板に微細な配線を施して形成した配線基板であり、シリコン基板を用いて形成された半導体チップと同様の微細な配線構造を形成することができる。また、シリコン基板はビルドアップ基板のような有機基板より平坦化が可能であり、その点においても微細な配線構造を形成することができる。

30

【0004】

さらに、シリコンインターポーザは上述のようにシリコン基板を用いて形成するので、その熱膨張率はシリコン半導体チップの熱膨張率と同じであり、熱膨張率の不整合による熱応力に起因した問題が無いという利点もある。ところが、シリコンインターポーザを用いた半導体装置をビルドアップ基板等の有機基板よりなるマザーボードに搭載した場合、マザーボードである有機基板とシリコンインターポーザとの間に熱膨張率の不整合が生じて問題が発生するおそれがある。特に、例えば 20mm 角以上の大きさの大きなシリコンインターポーザを用いる場合、シリコンインターポーザと有機基板との熱膨張率の不整合による熱応力は大きくなり、シリコンインターポーザと有機基板との間の接続部の信頼性を判定するための温度サイクル試験において不合格となるおそれがある。

40

【0005】

ここで、半導体チップとインターポーザと有機基板との間の熱膨張率の不整合を低減するために、インターポーザを半導体チップと有機基板との間の熱膨張率を有する材料で形成することが提案されている（例えば、特許文献 1 参照。）。

【先行技術文献】

【特許文献】

【0006】

【特許文献 1】特開平 3 - 105954 号公報

【発明の概要】

50

【発明が解決しようとする課題】

【0007】

上述の特許文献1に記載された技術では、シリコン基板を用いた半導体チップを搭載するには、シリコン以外の特殊な材料を用いてインターポーザを形成しなければならず、シリコンインターポーザを用いることができない。シリコン以外の特殊な材料のインターポーザは、一般的ではなく、製造することが難しいと共に製造コストが高い。

【0008】

インターポーザを半導体チップと有機基板との間の熱膨張率を有する材料で形成したとしても、インターポーザと半導体チップとの間、及びインターポーザと有機基板との間には、低減されたとはいえ依然として熱膨張率の不整合があり、これに起因して熱応力が発生して問題を引き起こすおそれがある。

【0009】

また、シリコンインターポーザはシリコンウェハ等のシリコン基板を用いて形成するため、一枚のシリコンウェハに形成できるシリコンインターポーザの数は円形のシリコンウェハにより制限される。例えば、現在処理できる有機基板の最大のワークサイズは350mm×510mmの四辺形であるのに対し、シリコンウェハは300mmの円形基板である。300mmのシリコンウェハを用いると、一枚の基板に形成できるインターポーザの数は、350mm×510mmの四辺形の基板を用いた場合より少なくなり、シリコンインターポーザの製造コストが高くなってしまふ。

【0010】

本発明は上述の問題点に鑑みなされたものであり、熱膨張率の不整合を解消した配線基板(インターポーザ)を提供することを目的とする。

【課題を解決するための手段】

【0011】

本発明の一実施態様によれば、第1の面と第2の面とを備えた積層体からなる配線基板であって、第1の熱膨張率を有する複数の第1の層と、第2の熱膨張率を有する複数の第2の層とを有し、前記第1の層は互いに異なる厚みを有し、且つ前記第2の層は互いに異なる厚みを有し、前記第1の層と前記第2の層とは、一層ずつ交互に積層されて、前記第1の面と前記第2の面とを備えた前記積層体を形成し、前記積層体の前記第1の面側から前記第2の面側に向けて前記第1の層の厚みは減少し、前記積層体の前記第2の面側から前記第1の面側に向けて前記第2の層の厚みは減少し、前記積層体の前記第1の面側と前記第2の面側とは、前記積層体に形成された配線を介して電氣的に導通し、前記第1の層の前記第1の熱膨張率は、前記第2の層の前記第2の熱膨張率よりも低いことを特徴とする配線基板が提供される。

【0012】

本発明の他の実施態様によれば、第1の面と第2の面とを備えた積層体からなる配線基板の製造方法であって、底面に電極配線が形成された凹部を有する有機基板コア材を準備し、前記凹部内に、互いに厚みの異なる複数の第1の層と互いに厚みの異なる複数の第2の層を、前記積層体の前記第1の面側から前記第2の面側に向けて前記第1の層の厚みは減少し、且つ前記積層体の前記第2の面側から前記第1の面側に向けて前記第2の層の厚みが減少するように、交互に積層して前記積層体を形成し、前記積層体の前記第1の面側に半導体チップ搭載面が形成され、且つ、前記第2の面側に有機基板搭載面が形成され、前記有機基板コア材の前記電極配線に相当する位置において前記積層体を貫通する第1の孔を形成し、前記積層体の表面に絶縁樹脂層を形成する共に前記孔に絶縁樹脂を充填し、前記第1の孔に充填された絶縁樹脂を貫通する第2の孔を形成し、前記絶縁樹脂層の表面に配線を形成すると共に該配線の導電材料を前記第2の孔に充填して前記配線と前記有機基板コア材の電極配線とを電氣的に接続することを特徴とする配線基板の製造方法が提供される。

【発明の効果】

【0013】

本発明によれば、半導体チップと有機基板との間の熱膨張率の差から生じる熱応力は、半導体チップと配線基板との間、及び有機基板と配線基板との間には発生せず、配線基板の内部で発生して配線基板内で緩和される。したがって、半導体チップと配線基板との間の接続部分、及び有機基板と配線基板との間の接続部分に熱応力が発生せず、半導体チップと配線基板との間における接続不良の発生することを防止し、且つ、有機基板と配線基板との間における接続不良の発生を防止することができる。これにより、配線基板に半導体チップを搭載して形成された半導体装置の信頼性が向上し、温度サイクル試験を十分クリアできる。また、配線基板に半導体チップを搭載して形成された半導体装置を有機基板（マザーボード等）に実装した場合にも実装信頼性を確保することができる。

10

【図面の簡単な説明】

【0014】

【図1】本発明の一実施形態による配線基板の基本構造を示す図である。

【図2】図1に示すシリコン層及び樹脂層を示す図である。

【図3】ガラスクロスコアの断面図である。

【図4】棒状のガラスクロスコアをガラスクロスコアに接着した状態を示す断面図である。

【図5】ガラスクロスコアの平面図である。

【図6】棒状のガラスクロスコアの平面図である。

【図7】ガラスクロスコア上にシリコン層及び樹脂層を積層して積層体を形成した状態を示す断面図である。

20

【図8】図7に示す状態のガラスクロスコアの全体の平面図である。

【図9】積層体と凹部の内壁との間の間隙に樹脂を充填した状態を示す断面図である。

【図10】積層体に孔を形成した状態を示す断面図である。

【図11】孔を樹脂で埋めた状態を示す断面図である。

【図12】樹脂で埋めた部分に孔を形成した状態の断面図である。

【図13】孔の内部及び樹脂の表面にCuメッキ層を形成した状態を示す断面図である。

【図14】ソルダレジストを形成した状態を示す断面図である。

【図15】はんだパンプを形成した状態を示す断面図である。

【図16】半導体チップ、配線基板、及び、ビルドアップ基板の断面図である。

【発明を実施するための形態】

30

【0015】

次に、実施形態について図面を参照しながら説明する。

【0016】

本発明の一実施形態による配線基板の基本構造について、図1を参照しながら説明する。図1は本発明の一実施形態による配線基板の基本構造を示す図であり、インターポアとしての配線基板2の層構造が簡略化して示されている。図1において、配線基板2の上側に半導体チップ4が示されており、配線基板2の下側にマザーボード等の有機基板6が示されている。図1では配線基板2の層構造のみが示されており、配線基板2の全体構造については後述する。

【0017】

40

本実施形態による配線基板2は、複数の第1の層としてシリコン層20-1, 20-2, 20-3と複数の第2の層として樹脂層22-1, 22-2, 22-3が交互に重ね合わされた多層構造を有する。シリコン層20-1, 20-2, 20-3は、上から（半導体チップ4側から）順にその厚みが小さくなっている。一方、樹脂層22-1, 22-2, 22-3は、下から（有機基板6側から）その厚みが順に小さくなっている。

【0018】

シリコン層20-1, 20-2, 20-3は半導体チップ4のシリコンと同じシリコンで形成されている。したがって、シリコン層20-1, 20-2, 20-3の熱膨張率は半導体チップ4の熱膨張率に等しい。一方、樹脂層22-1, 22-2, 22-3は有機基板6と同じ樹脂材料で形成されている。したがって、樹脂層22-1, 22-2, 22

50

- 3の熱膨張率は有機基板6の熱膨張率に等しい。以下、熱膨張率を略してCTE (Coefficient of Thermal Expansion) と称する。

【0019】

図2に示すように、樹脂材料よりCTEが小さいシリコンで形成されたシリコン層20-1は一番厚いシリコン層であり、シリコン層20-2は二番目に厚いシリコン層であり、シリコン層20-3は三番目に厚い(一番薄い)シリコン層である。一方、シリコンよりCTEが大きい樹脂材料で形成された樹脂層22-1は一番厚い樹脂層であり、樹脂層22-2は二番目に厚い樹脂層であり、樹脂層22-3は三番目に厚い(一番薄い)樹脂層である。

【0020】

配線基板2の積層構造において、最下層(有機基板6に一番近い層)は最も厚い樹脂層22-1であり、その上に最も薄いシリコン層20-3が積層される。シリコン層20-3の上には、2番目に厚い樹脂層22-2が積層され、その上に2番目に厚いシリコン層20-2が積層される。シリコン層20-2の上には、最も薄い樹脂層22-3が積層され、その上に最も厚いシリコン層20-1が積層される。シリコン層20-1が最上層であり、半導体チップ4に一番近い層である。以上のような積層構造では、シリコン層は上から次第に薄くなり、樹脂層は下から次第に薄くなる。配線基板2の厚み全体で見ると、半導体チップ4側ではシリコンが多く、有機基板6側では樹脂材料が多いという一つの複合材料で形成したようになる。

【0021】

以上のような積層構造によると、配線基板2の部分のうち、有機基板6に近い側は有機基板6のCTE(樹脂材料のCTE)に等しく、半導体チップ4に近い側は半導体チップ4のCTE(シリコンのCTE)に等しくなる。そして、配線基板20の厚み全体で見ると、有機基板6に近い側と半導体チップ4に近い側との間の部分では、有機基板6に近い側から半導体チップ4に近い側に向かって徐々にCTEが小さくなる。

【0022】

図1に示す例では、シリコン層を3層とし樹脂層も3層としているが、積層する層の数は多いほど、配線基板2のCTEを厚み方向に滑らかに変化させることができ、配線基板2内での熱応力を分散して緩和することができる。ただし、シリコン層及び樹脂層の厚み及び積層する工程等を考慮すると、シリコン層及び樹脂層の数は、それぞれ3~5層とすることが好ましい。すなわち、層数が多いとシリコン層及び樹脂層を適度に薄くすることができなくなり、且つ積層工程に要する時間が長くなって製造コストが上昇してしまうため、シリコン層及び樹脂層をそれぞれ5層程度の層数にしておくことが好ましい。

【0023】

図1に示す例では、半導体チップ4がシリコン基板により形成されているものとして、シリコン層20-1, 20-2, 20-3を用いている。しかし、半導体チップ4を形成する半導体基板の材料がシリコン以外の半導体材料である場合は、当該半導体材料でシリコン層に相当する層を形成するか、当該半導体材料のCTEに等しいかそれに近いCTEを有する絶縁性の材料でシリコン層に相当する層を形成すればよい。そのような材料として、例えば、ガラスやセラミックス等がある。また、例えば半導体基板材料がガリウムヒ素であれば、シリコン層の代りにガリウムヒ素層を用いることができる。

【0024】

樹脂層を形成する樹脂材料としては、配線基板2が接続される有機基板6と同じ樹脂材料を用いることが好ましいが、有機基板6のCTEに等しいかそれに近いCTEを有する絶縁性材料であれば用いることができる。そのような樹脂材料として、例えばエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等のビルドアップ樹脂を形成する樹脂が挙げられる。樹脂層として用いる樹脂材料は、半硬化性樹脂(いわゆる、Bステージ樹脂)であることが好ましい。これは、後述のように、樹脂材料を半硬化状態のシートとしてシリコン層に載置し、且つ硬化させる時にシリコン層に密着させるためである。

【0025】

以上説明した積層構造の配線基板 2 によれば、半導体チップ 4 と有機基板 6 との間の C T E の差から生じる熱応力は、半導体チップ 4 と配線基板 2 との間、及び有機基板 6 と配線基板 2 との間には発生せず、配線基板 2 の内部で発生して配線基板 2 内で緩和される。したがって、半導体チップ 4 と配線基板 2 との間の接続部分、及び有機基板 6 と配線基板 2 との間の接続部分に熱応力が発生せず、半導体チップ 4 と配線基板 2 との間における接続不良の発生することを防止し、且つ、有機基板 6 と配線基板 2 との間における接続不良の発生を防止することができる。これにより、配線基板 2 に半導体チップを搭載して形成された半導体装置の信頼性が向上し、温度サイクル試験を十分クリアできる。また、配線基板 2 に半導体チップを搭載して形成された半導体装置を有機基板 6 (マザーボード等) に実装した場合にも実装信頼性を確保することができる。

10

【 0 0 2 6 】

なお、上述の例では、単一の半導体チップ 4 を配線基板 2 に搭載するように示されているが、複数の半導体チップを配線基板 2 に搭載してもよい。

【 0 0 2 7 】

次に、配線基板 2 の製造方法について説明する。なお、上述の説明では、配線基板 2 がインターポーザに相当し、有機基板 6 がマザーボードに相当すると説明したが、以下に説明する配線基板 2 は有機材料を含む有機基板コア材を有し、有機基板コア材の上に上述の積層構造が形成されたものとする。この場合、有機基板コア材が上述の有機基板 6 に相当すると解釈することもできる。

【 0 0 2 8 】

配線基板 2 を製造するには、まず、図 3 に示すように、両面に電極配線として C u 配線が施されたガラスクロスコア 3 0 を準備する。ガラスクロスコア 3 0 は有機基板コア材であり、ガラスクロスに例えばエポキシ樹脂を含浸させたいわゆるガラスエポキシ基板を用いることができる。ガラスクロスコア 3 0 の両面に形成された C u 配線は、貫通孔 3 0 a の内面に形成された銅膜で互いに接続されている。貫通孔 3 0 a の内部にはエポキシ樹脂 3 0 b が充填される。

20

【 0 0 2 9 】

次に、図 4 に示すように、ガラスクロスコア 3 0 の上に棒状のガラスクロスコア 3 2 をエポキシ樹脂やポリイミド樹脂等の接着剤 3 4 で貼り付ける。棒状のガラスクロスコア 3 2 は、後述のように配線基板 2 を形成するための凹部 3 2 a を形成する。凹部 3 2 a の底部にガラスクロス 3 0 の表面及び C u 配線が露出する。接着剤 3 4 の加熱硬化温度は、エポキシ樹脂の場合は例えば 2 0 0 であり、ポリイミド樹脂の場合は例えば 3 5 0 である。

30

【 0 0 3 0 】

なお、図 4 に示すガラスクロスコア 3 0 及び棒状のガラスクロスコア 3 2 は一つの配線基板 2 を形成する部分であり、実際には一枚のガラスクロスコア 3 0 及びガラスクロスコア 3 2 により複数個の配線基板 2 を形成する。例えば、配線基板 2 の大きさが 5 0 m m 角であるとした場合、図 5 に示すようにガラスクロスコア 3 0 を 3 0 0 m m × 5 0 0 m m とし、一枚のガラスクロスコア 3 0 により $6 \times 1 0 = 6 0$ 個の配線基板 2 を形成することができる。この場合、棒状のガラスクロスコア 3 2 は、図 6 に示すように、6 0 個の凹部 3 2 a (ガラスクロスコア 3 2 単体では四角形の貫通開口である) を有することとなる。なお、図 5 及び図 6 において、ガラスクロスコア 3 0 において二点鎖線は配線基板 2 の境界を示す線である。最終的にこの境界でガラスクロスコア 3 0 を切断することで、複数の配線基板 2 が繋がって形成された基板は、個々の配線基板 2 に分割される。

40

【 0 0 3 1 】

ガラスクロスコア 3 2 を接着するための接着剤 3 4 を加熱硬化させた後、図 7 に示すように、シリコン層 2 0 - 1 , 2 0 - 2 , 2 0 - 3 と樹脂層 2 2 - 1 , 2 2 - 2 , 2 2 - 3 を積層するために貼り合わせ工程に移行する。シリコン層 2 0 - 1 , 2 0 - 2 , 2 0 - 3 と樹脂層 2 2 - 1 , 2 2 - 2 , 2 2 - 3 とは、それぞれ凹部 3 2 a より小さな外形のシートあるいはフィルムとして形成される。

50

【 0 0 3 2 】

まず、凹部 3 2 a の底部のガラスクロスコア 3 0 の表面に、厚みの一番大きい樹脂層 2 2 - 1 を配置する。樹脂層 2 2 - 1 はガラスクロスコア 3 0 のエポキシ樹脂と同じ樹脂か、あるいは同じ程度の C T E を有する半硬化性樹脂のフィルムであり、その厚みは例えば 6 0 μ m である。この際、樹脂層 2 2 - 1 は適度に加熱され（例えば、1 0 0 ° C）半硬化状態となっている。次に、半硬化状態の樹脂層 2 2 - 1 の上に、厚みが一番小さいシリコン層 2 0 - 3 を配置する。シリコン層 2 0 - 3 はシリコンを研削して厚みを例えば 2 0 μ m としたシリコンフィルムである。半硬化状態の樹脂層 2 2 - 1 は粘着性を有しているため、シリコン層 2 0 - 3 は樹脂層 2 2 - 1 の上に粘着され固定される。

【 0 0 3 3 】

続いて、シリコン層 2 0 - 3 の上に、厚みの二番目に大きい樹脂層 2 2 - 2 を配置する。樹脂層 2 2 - 2 はガラスクロスコア 3 0 のエポキシ樹脂と同じ樹脂か、あるいは同じ程度の C T E を有する半硬化性樹脂のフィルムであり、その厚みは例えば 4 0 μ m である。この際、樹脂層 2 2 - 2 は適度に加熱され半硬化状態となっている。次に、半硬化状態の樹脂層 2 2 - 2 の上に、厚みが二番目に大きいシリコン層 2 0 - 2 を配置する。シリコン層 2 0 - 2 はシリコンを研削して厚みを例えば 4 0 μ m としたシリコンフィルムである。半硬化状態の樹脂層 2 2 - 2 は粘着性を有しているため、シリコン層 2 0 - 2 は樹脂層 2 2 - 2 の上に粘着され固定される。

【 0 0 3 4 】

続いて、シリコン層 2 0 - 2 の上に、厚みの一番小さい樹脂層 2 2 - 3 を配置する。樹脂層 2 2 - 3 はガラスクロスコア 3 0 のエポキシ樹脂と同じ樹脂か、あるいは同じ程度の C T E を有する半硬化性樹脂のフィルムであり、その厚みは例えば 2 0 μ m である。この際、樹脂層 2 2 - 3 は適度に加熱され半硬化状態となっている。次に、半硬化状態の樹脂層 2 2 - 3 の上に、厚みが一番大きいシリコン層 2 0 - 1 を配置する。シリコン層 2 0 - 1 はシリコンを研削して厚みを例えば 6 0 μ m としたシリコンフィルムである。半硬化状態の樹脂層 2 2 - 3 は粘着性を有しているため、シリコン層 2 0 - 1 は樹脂層 2 2 - 3 の上に粘着され固定される。

【 0 0 3 5 】

以上のようにして形成したシリコン層と樹脂層の積層体 2 4 の厚みは、枠状のガラスクロスコア 3 2 の凹部 3 2 a の深さに等しい。すなわち、枠状のガラスクロスコア 3 2 の厚みは、積層体 2 4 の厚みと同じとなるように予め設定されている。ガラスクロスコア 3 2 の凹部 3 2 a にシリコン層と樹脂層の積層体 2 4 を形成した状態が図 8 に示されている。例えば、凹部 3 2 a の外形は 2 0 mm 角であり、シリコン層 2 0 - 1 , 2 0 - 2 , 2 0 - 3 と樹脂層 2 2 - 1 , 2 2 - 2 , 2 2 - 3 の外形は 1 0 mm 角である。

【 0 0 3 6 】

続いて、図 9 に示すように、シリコン層と樹脂層の積層体 2 4 の側面と凹部 3 2 a の内面との間に形成された間隙に樹脂 3 6 を充填する。樹脂 3 6 は樹脂層 2 2 - 1 , 2 2 - 2 , 2 2 - 3 と同じ樹脂であることが好ましい。樹脂 3 6 の充填はディスペンサにより行なわれる。樹脂 3 6 を充填したら、樹脂 3 6 と積層体 2 4 とを同時に加熱して樹脂層 2 2 - 1 , 2 2 - 2 , 2 2 - 3 を硬化させると共に樹脂 3 6 も硬化させる。樹脂層 2 2 - 1 , 2 2 - 2 , 2 2 - 3 と樹脂 3 6 がエポキシ樹脂の場合は、加熱硬化温度は例えば 2 0 0 ° C 程度であり、ポリイミド樹脂の場合は例えば 3 5 0 ° C 程度である。

【 0 0 3 7 】

樹脂層 2 2 - 1 , 2 2 - 2 , 2 2 - 3 と樹脂 3 6 を硬化させたら、続いて、図 1 0 に示すように、積層体 2 4 をレーザ加工して第 1 の孔 2 6 を形成する。レーザ加工用のレーザとして Y A G レーザを用いることができる。第 1 の孔 2 6 はガラスクロスコア 3 0 の表面に形成された C u 電極に対応した位置に形成され、第 1 の孔 2 6 の底部で C u 電極が露出するように形成される。第 1 の孔 2 6 は後述のように配線基板 2 の上面の電極と下面の電極とを電氣的に接続するために形成される。

【 0 0 3 8 】

10

20

30

40

50

続いて、図 1 1 に示すように、半硬化性樹脂 3 8 を積層体 2 4、樹脂 3 6、及びガラスクロスコア 3 2 の表面に貼り付けてから硬化させる。半硬化性樹脂 3 8 は硬化する際に流動性が増し、第 1 の孔 2 6 の内部に充填される。半硬化性樹脂 3 8 は絶縁性の樹脂であり、樹脂層 2 2 - 1、2 2 - 2、2 2 - 3 と同じ樹脂であることが好ましい。

【 0 0 3 9 】

続いて、図 1 2 に示すように、第 1 の孔 2 6 に充填されて硬化した半硬化性樹脂 3 8 に、レーザ加工により第 2 の孔 4 0 を形成する。レーザ加工用のレーザとして Y A G レーザを用いることができる。第 2 の孔 4 0 の径は第 1 の孔 2 6 の径より十分小さくし、第 2 の孔 4 0 の周囲に硬化した半硬化性樹脂 3 8 が残って絶縁部が形成されるようにする。

【 0 0 4 0 】

続いて、半硬化性樹脂 3 8 の表面及び孔 4 0 の内面にシード層を形成してから、レジストパターンニングによりシード層を所定のパターンとする。シード層の形成は、無電解 C u めっき又は T i C u スパッタにより行なう。そして、シード層上にレジストを形成してからシード層が所定の配線パターンとして露出するようにレジストをパターンニングする。続いて、図 1 3 に示すように、所定のパターンのシード層を給電層として電解 C u めっきを施し、C u めっき層 4 2 を形成する。C u めっき層 4 2 は、第 2 の孔 4 0 の内部に充填されて導電部を形成し、この導電部が C u めっき層 4 2 で形成された C u 配線とガラスクロスコア 3 0 の表面に形成された C u 配線とを電気的に接続する。次に、レジストを剥離してから、剥離したレジストの下にあったシード層をエッチングにより除去する。

【 0 0 4 1 】

ここで、積層体 2 4 に第 1 の孔 2 6 を形成してから半硬化性樹脂 3 8 で埋め、そこに第 2 の孔 4 0 を形成することにより、第 2 の孔 4 0 の内面に形成した C u めっき層を積層体 2 4 から絶縁している。このように絶縁を施す理由は、積層体のシリコン層 2 0 - 1、2 0 - 2、2 0 - 3 は半導体であり、第 1 の孔 2 6 の内面に C u めっき層を形成した場合、シリコン層 2 0 - 1、2 0 - 2、2 0 - 3 が第 1 の孔 2 6 の C u めっき層を短絡してしまうからである。すなわち、第 1 の孔 2 6 に樹脂を充填してから、充填した樹脂に第 2 の孔 4 0 を形成することにより、第 2 の孔 4 0 の周囲に残った樹脂を絶縁層として機能させる。

【 0 0 4 2 】

レジストを剥離したら、続いて、図 1 4 に示すようにソルダレジスト 4 4 を配線基板 2 の両面に形成し、外部接続電極を設ける位置のみソルダレジスト 4 4 を除去する。そして、ソルダレジスト 4 4 を除去して C u 配線が露出した部分に無電解めっき法によりニッケルめっき 4 6 を施し、その上に無電解めっき法により金めっき 4 8 を施す。

【 0 0 4 3 】

続いて、図 1 5 に示すように、ニッケルめっきが露出している部分にはんだバンプ 5 0、5 2 を形成し、外部接続電極とする。以上の処理で配線基板 2 が完成する。図 1 6 に示すように、はんだバンプ 5 0 は半導体チップ 4 の電極に接続される微細な外部接続電極であり、ファインピッチで設けられる。一方、はんだバンプ 5 2 はマザーボード等のビルドアップ基板の電極に接続される外部接続電極であり、通常の有機基板に形成するようなサイズとピッチで形成される。

【 0 0 4 4 】

なお、配線基板 2 としては、はんだバンプ 5 0、5 2 を必ずしも形成しておく必要はなく、電極配線がソルダレジスト 4 4 から露出していればよい。例えば、配線基板 2 に半導体チップ 4 を搭載するときに、配線基板 2 又は半導体チップ 4 の電極にはんだバンプ 5 0 を設けることとしてもよい。同様に、配線基板 2 を有機基板 6、例えばマザーボード等のビルドアップ基板に搭載する際に、配線基板 2 又はビルドアップ基板 6 の電極にはんだバンプ 5 2 を設けることとしてもよい。

【 0 0 4 5 】

以上のように、ガラスクロスコア 3 0 の上で複数の配線基板 2 を形成した後、最後にガラスクロスコア 3 0 (ガラスクロスコア 3 2 を含む) を、図 5、図 6、図 8 に示す二点鎖

10

20

30

40

50

線で切断し、個々の配線基板 2 に分割する。

【 0 0 4 6 】

上述のように、本実施形態による配線基板 2 では、シリコン層と樹脂層を交互に貼り合わせた積層構造を有しており、配線基板 2 の内部で C T E が徐々に変化しているとみなすことができる。すなわち、半導体チップが接続される側を半導体チップと同じシリコンとし、ビルドアップ基板に接続される側はビルドアップ基板（有機基板 6）の樹脂材料と同じ樹脂とすることで、配線基板 2 内部の C T E を、ビルドアップ基板の C T E から半導体チップの C T E まで徐々に変化させている。したがって、半導体チップとビルドアップ基板との間の C T E の差から生じる熱応力は、半導体チップと配線基板 2 との間の接続部、及びビルドアップ基板と配線基板 2 との間の接続部には発生せず、配線基板 2 の内部全体で発生して配線基板 2 内で緩和される。したがって、半導体チップと配線基板 2 との間の接続部分、及びビルドアップ基板と配線基板 2 との間の接続部分に熱応力が発生せず、半導体チップ 4 と配線基板 2 との間における接続不良が発生することを防止し、且つ、有機基板 6 と配線基板 2 との間における接続不良の発生を防止することができる。これにより、配線基板 2 に半導体チップを搭載して形成された半導体装置の信頼性が向上し、温度サイクル試験を十分クリアできる。また、配線基板 2 に半導体チップを搭載して形成された半導体装置をビルドアップ基板（マザーボード等）に実装した場合にも実装信頼性を確保することができる。

10

【 0 0 4 7 】

また、配線基板 2 に用いるシリコン層は、例えば 1 0 m m × 1 0 m m の小さいサイズであり、これをガラスクロスコア等よりなる有機基板コア材に搭載し配線基板 2 を形成する。このため、通常の有機基板の製造プロセスにおけるワークサイズで多数の配線基板 2 を一括に製造することができ、配線基板 2 の製造コストをシリコンインターポーザの製造コストより低減することができる。

20

【符号の説明】

【 0 0 4 8 】


- 2 配線基板
- 4 半導体チップ
- 6 有機基板
- 2 0 - 1 , 2 0 - 2 , 2 0 - 3 シリコン層
- 2 2 - 1 , 2 2 - 2 , 2 2 - 3 樹脂層
- 2 4 積層体
- 2 6 第 1 の孔
- 3 0 ガラスクロスコア
- 3 2 棒状のガラスクロスコア
- 3 2 a 凹部
- 3 4 接着剤
- 3 6 樹脂
- 3 8 半硬化性樹脂
- 4 0 第 2 の孔
- 4 2 C u めっき層
- 4 4 ソルダレジスト
- 4 6 ニッケルめっき層
- 4 8 金めっき層
- 5 0 , 5 2 はんだバンブ

30

40


【図1】

本発明の一実施形態による配線基板の基本構造を示す図




【図2】

図1に示すシリコン層及び樹脂層を示す図



【図3】

ガラスクロスコアの断面図




【図4】

棒状のガラスクロスコアをガラスクロスコアに接着した状態を示す断面図




【図5】

ガラスクロスコアの平面図




【図6】

枠状のガラスクロスコアの平面図




【図7】

ガラスクロスコア上にシリコン層及び樹脂層を積層して積層対を形成した状態を示す断面図




【図8】

図7に示す状態のガラスクロスコアの全体の平面図




【図 9】

積層体と凹部の内壁との間に樹脂を充填した状態を示す断面図




【図 10】

積層体に孔を形成した状態を示す断面図




【図 11】

孔を樹脂で埋めた状態を示す断面図




【図 12】

樹脂で埋めた部分に孔を形成した状態の断面図




【図13】

孔の内部及び樹脂の表面にCuメッキ層を形成した状態を示す断面図




【図14】

ソルダレジストを形成した状態を示す断面図




【図15】

はんだバンプを形成した状態を示す断面図



【図16】

半導体チップ、配線基板、及び、ビルドアップ基板の断面図



フロントページの続き

(56)参考文献 特表2003-524302(JP,A)
特開平08-148780(JP,A)
特開2005-050878(JP,A)
特開2005-050879(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 23/32
H01L 23/12 - 23/15
H05K 1/03
H05K 3/46