(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第5036854号

(P5036854)

(45) 発行日 平成24年9月26日 (2012.9.26)

(24) 登録日 平成24年7月13日 (2012.7.13)

(51) Int.Cl.	FI	
G11C 11/15	(2006.01) G11C	11/15 1 5 O
HO1L 27/105	(2006.01) G11C	11/15 1 4 O
HO1L 21/8246	6 (2006.01) G11C	11/15 1 2 0
	G11C	11/15 1 3 0
	HO1L	27/10 447
		請求項の数 4 (全 24 頁)
(21) 出願番号	特願2010-197525 (P2010-197525)	(73) 特許権者 302062931
(22) 出願日	平成22年9月3日 (2010.9.3)	ルネサスエレクトロニクス株式会社
(62) 分割の表示	特願2000-372510 (P2000-372510)	神奈川県川崎市中原区下沼部1753番地
	の分割	(74)代理人 110001195
原出願日	平成12年12月7日 (2000.12.7)	特許業務法人深見特許事務所
(65)公開番号	特開2011-23106 (P2011-23106A)	(72)発明者 日高 秀人
(43) 公開日	平成23年2月3日(2011.2.3)	東京都千代田区丸の内二丁目2番3号 三
審査請求日	平成22年9月3日(2010.9.3)	■ 菱電機株式会社内
(31) 優先権主張番号	特願2000-290110 (P2000-290110)	
(32)優先日	平成12年9月25日 (2000.9.25)	│ 審査官 後藤 彰
(33)優先権主張国	日本国 (JP)	
(

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体装置であって、

行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、

前記複数の磁性体メモリセルの各々は、

第1および第2のデータ書込電流によって印可されるデータ書込磁界が所定磁界よりも 大きい場合に書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、

データ読出時において前記記憶部にデータ読出電流を通過させるためのメモリセル選択 ゲートとを含み、

前記磁性体メモリセルの行に対応してそれぞれ設けられ、データ書込時において、前記 ¹⁰ 第1のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込 ワード線と、

前記行に対応してそれぞれ設けられ、データ読出時において、行選択結果に応じて対応 する前記メモリセル選択ゲートを作動させるための複数の読出ワード線と、

前記磁性体メモリセルの列に対応してそれぞれ設けられ、前記データ書込時および前記 データ読出時のそれぞれにおいて前記第2のデータ書込電流および前記データ読出電流を それぞれ流すための複数のデータ線とをさらに備え、

前記複数のデータ線の各々は、対応する前記列に属する複数の前記磁性体メモリセルに おいて、前記メモリセル選択ゲートを介して前記記憶部と電気的に結合され、

前記複数のデータ線は、前記データ読出の実行前において第1の電圧に設定され、

前記半導体装置は、

各前記記憶部を前記第1の電圧よりも低い第2の電圧と結合するための、前記磁性体メ モリセルの前記行または前記列に対応してそれぞれ設けられる複数の第1の配線をさらに 備え、

前記メモリアレイが形成される領域において、前記複数の第1の配線が形成される前記 第1の配線層は、前記複数のデータ線が形成される第2の配線層よりも上層である、半導 体装置。

【請求項2】

前記複数の第1の配線の各々は、前記第2の電圧に固定された基準配線である、請求項 1記載の半導体装置。

【請求項3】

前記複数の第1の配線は、前記複数の書込ワード線と共通の配線であり、

前記複数の第1の配線の各々は、前記データ読出時には前記第2の電圧に固定される一 方で、前記データ書込時には各前記書込ワード線として機能する、請求項1記載の半導体 装置。

【請求項4】

半導体装置であって、

行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、

前記複数の磁性体メモリセルの各々は、

第1および第2のデータ書込電流によって印可されるデータ書込磁界が所定磁界よりも ²⁰ 大きい場合に書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、

データ読出時において前記記憶部にデータ読出電流を通過させるためのメモリセル選択 ゲートとを含み、

前記半導体装置は、

前記磁性体メモリセルの行に対応してそれぞれ設けられ、データ書込時において、前記 第1のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込 ワード線と、

前記行に対応してそれぞれ設けられ、前記データ読出時において、行選択結果に応じて 対応する前記メモリセル選択ゲートを作動させるための複数の読出ワード線と、

前記磁性体メモリセルの列に対応してそれぞれ設けられ、前記データ書込時において前 ³⁰ 記第2のデータ書込電流を流すための複数の書込データ線と、

前記列に対応してそれぞれ設けられ、前記データ読出時において前記データ読出電流を 流すための複数の読出データ線とをさらに備え、

前記複数の読出データ線の各々は、対応する前記列に属する複数の前記記憶部の各々と 各前記メモリセル選択ゲートを介して電気的に結合され、

前記メモリアレイが形成される領域において、前記複数の読出データ線は、前記複数の 書込データ線よりも下層の配線層に形成される、半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

40

10

この発明は、半導体装置に関し、より特定的には、磁気トンネル接合(MTJ:Magnet ic Tunneling Junction)を有するメモリセルを備えたランダムアクセスメモリに関する

【背景技術】

[0002]

低消費電力で不揮発的なデータの記憶が可能な記憶装置として、MRAM(Magnetic R andom Access Memory)デバイスが注目されている。MRAMデバイスは、半導体集積回 路に形成された複数の薄膜磁性体を用いて不揮発的なデータ記憶を行ない、薄膜磁性体の 各々に対してランダムアクセスが可能な記憶装置である。

[0003]

特に、近年では磁気トンネル接合(MTJ:Magnetic Tunnel Junction)を利用した薄 膜磁性体をメモリセルとして用いることによって、MRAM装置の性能が飛躍的に進歩す ることが発表されている。磁気トンネル接合を有するメモリセルを備えたMRAMデバイ スについては、"A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISSCC Digest of Technical Papers, TA7.2, Feb. 2000.(以下、非特許文献1)および"Nonvolatile RAM based on Magneti c Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7.3, Feb. 2000.

(3)

(以下、非特許文献2)等の技術文献に開示されている。

【0004】

図 2 3 は、磁気トンネル接合部を有するメモリセル(以下単にMTJメモリセルとも称 ¹⁰ する)の構成を示す概略図である。

【0005】

図23を参照して、MTJメモリセルは、記憶データのデータレベルに応じて抵抗値が 変化する磁気トンネル接合部MTJと、アクセストランジスタATRとを備える。アクセ ストランジスタATRは、電界効果トランジスタで形成され、磁気トンネル接合部MTJ と接地電圧Vssとの間に結合される。

[0006]

[0007]

MTJメモリセルに対しては、データ書込を指示するためのライトワード線WWLと、 データ読出を指示するためのリードワード線RWLと、データ読出時およびデータ書込時 において記憶データのレベルに対応した電気信号を伝達するためのデータ線であるビット 線BLとが配置される。

20

図24は、MTJメモリセルからのデータ読出動作を説明する概念図である。

図24を参照して、磁気トンネル接合部MTJは、一定方向の固定磁界を有する磁性体 層(以下、単に固定磁気層とも称する)FLと、自由磁界を有する磁性体層(以下、単に 自由磁気層とも称する)VLとを有する。固定磁気層FLおよび自由磁気層VLとの間に は、絶縁体膜で形成されるトンネルバリアTBが配置される。自由磁気層VLにおいては 、記憶データのレベルに応じて、固定磁気層FLと同一方向の磁界および固定磁気層FL と異なる方向の磁界のいずれか一方が不揮発的に書込まれている。

【 0 0 0 8 】

データ読出時においては、アクセストランジスタATRがリードワード線RWLの活性 化に応じてターンオンされる。これにより、ビット線BL~磁気トンネル接合部MTJ~ アクセストランジスタATR~接地電圧Vssの電流経路に、図示しない制御回路から一 定電流として供給されるセンス電流Isが流れる。

[0009]

磁気トンネル接合部MTJの抵抗値は、固定磁気層FLと自由磁気層VLとの間の磁界 方向の相対関係に応じて変化する。具体的には、固定磁気層FLの磁界方向と自由磁気層 VLに書込まれた磁界方向とが同一である場合には、両者の磁界方向が異なる場合に比べ て磁気トンネル接合部MTJの抵抗値は小さくなる。

[0010]

したがって、データ読出時においては、センス電流 I s によって磁気トンネル接合部M T J で生じる電圧降下は、自由磁気層 V L に記憶された磁界方向に応じて異なる。これに より、ビット線 B L を一旦高電圧にプリチャージした状態とした後にセンス電流 I s の供 給を開始すれば、ビット線 B L の電圧レベル変化の監視によって M T J メモリセルの記憶 データのレベルを読出すことができる。

[0011**]**

図25は、MTJメモリセルに対するデータ書込動作を説明する概念図である。 図25を参照して、データ書込時においては、リードワード線RWLは非活性化され、 アクセストランジスタATRはターンオフされる。この状態で、自由磁気層VLに磁界を 書込むためのデータ書込電流がライトワード線WWLおよびビット線BLにそれぞれ流さ 30

れる。自由磁気層 V L の磁界方向は、ライトワード線 W W L およびビット線 B L をそれぞ れ流れるデータ書込電流の向きの組合せによって決定される。

【0012】

図26は、データ書込時におけるデータ書込電流の方向と磁界方向との関係を説明する 概念図である。

【0013】

図26を参照して、横軸で示される磁界H×は、ライトワード線WWLを流れるデータ 書込電流によって生じる磁界H(WWL)の方向を示す。一方、縦軸に示される磁界Hy は、ビット線BLを流れるデータ書込電流によって生じる磁界H(BL)の方向を示す。 【0014】

自由磁気層VLに記憶される磁界方向は、磁界H(WWL)とH(BL)との和が図中 に示されるアステロイド特性線の外側の領域に達する場合においてのみ、新たに書込まれ る。すなわち、アステロイド特性線の内側の領域に相当する磁界が印加された場合におい ては、自由磁気層VLに記憶される磁界方向は更新されない。

[0015]

したがって、磁気トンネル接合部MTJの記憶データを書込動作によって更新するため には、ライトワード線WWLとビット線BLとの両方に電流を流す必要がある。磁気トン ネル接合部MTJに一旦記憶された磁界方向すなわち記憶データは、新たなデータ書込が 実行されるまでの間不揮発的に保持される。

[0016]

データ読出動作時においても、ビット線BLにはセンス電流ISが流れる。しかし、センス電流ISは一般的に、上述したデータ書込電流よりは1~2桁程度小さくなるように設定されるので、センス電流ISの影響によりデータ読出時においてMTJメモリセルの記憶データが誤って書換えられる可能性は小さい。

【0017】

上述した非特許文献1,2においては、このようなMTJメモリセルを半導体基板上に 集積して、ランダムアクセスメモリであるMRAMデバイスを構成する技術が開示されて いる。

【先行技術文献】

【非特許文献】

[0018]

【非特許文献1】ロイ・ショイアーライン(Roy Scheuerlein)他6名、"各セルにFE Tスイッチおよび磁気トンネル接合を用いた10ns読出・書込の不揮発メモリアレイ(A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell)", (米国), 2000年米国電気電子学会国際固体回 路会議・技術論文集TA7.2 (2000 IEEE ISSCC Digest of Technical Papers, TA7.2), p.128-129

【非特許文献2】ダーラム(M.Durlam)他5名、"磁気トンネル接合素子に基づいた不揮 発ランダムアクセスメモリ(Nonvolatile RAM based on Magnetic Tunnel Junction Elem ents)",(米国),2000年米国電気電子学会国際固体回路会議・技術論文集TA7 .3(2000 IEEE ISSCC Digest of Technical Papers, TA7.3),p.130-131

40

【発明の概要】

【発明が解決しようとする課題】

【0019】

図27は、行列状に集積配置されたMTJメモリセルを示す概念図である。

図27を参照して、半導体基板上に、MTJメモリセルを行列状に配置することによって、高集積化されたMRAMデバイスを実現することができる。図27においては、MT Jメモリセルをn行×m列(n,m:自然数)に配置する場合が示される。 【0020】

既に説明したように、各MTJメモリセルに対して、ビット線BL、ライトワード線W 50

10



WLおよびリードワード線RWLを配置する必要がある。したがって、行列状に配された n×m個のMTJメモリセルに対して、n本のライトワード線WWL1~WWLnおよび リードワード線RWL1~RWLnと、m本のビット線BL1~BLmとを配置する必要 がある。このように、MTJメモリセルに対しては、読出動作と書込動作とのそれぞれに 対応して独立したワード線を設ける構成が一般的である。

【0021】

図28は、半導体基板上に配置されたMTJメモリセルの構造図である。

図28を参照して、半導体主基板SUB上のp型領域PARにアクセストランジスタA TRが形成される。アクセストランジスタATRは、n型領域であるソース/ドレイン領 域110,120とゲート130とを有する。ソース/ドレイン領域110は、第1の金 属配線層M1に形成された金属配線を介して接地電圧Vssと結合される。ライトワード 線WWLには、第2の金属配線層M2に形成された金属配線が用いられる。また、ビット 線BLは第3の金属配線層M3に設けられる。

【0022】

磁気トンネル接合部MTJは、ライトワード線WWLが設けられる第2の金属配線層M 2とビット線BLが設けられる第3の金属配線層M3との間に配置される。アクセストラ ンジスタATRのソース/ドレイン領域120は、コンタクトホールに形成された金属膜 150と、第1および第2の金属配線層M1およびM2と、バリアメタル140とを介し て、磁気トンネル接合部MTJと電気的に結合される。バリアメタル140は、磁気トン ネル接合部MTJと金属配線との間を電気的に結合するために設けられる緩衝材である。 【0023】

既に説明したように、MTJメモリセルにおいては、リードワード線RWLとライトワード線WWLとは独立の配線として設けられる。また、ライトワード線WWLおよびビット線BLは、データ書込時において所定値以上の大きさの磁界を発生させるためのデータ 書込電流を流す必要がある。したがって、ビット線BLおよびライトワード線WWLは金属配線を用いて形成される。

【0024】

一方、リードワード線RWLは、アクセストランジスタATRのゲート電圧を制御する ために設けられるものであり、電流を積極的に流す必要はない。したがって、集積度を高 める観点から、リードワード線RWLは、独立した金属配線層を新たに設けることなく、 ゲート130と同一の配線層において、ポリシリコン層やポリサイド構造などを用いて形 成されていた。

このように、MTJメモリセルを半導体基板上に集積し配置する場合には、データ書込 用のライトワード線のために配線層を1層余分に設ける必要があり、金属配線層数の増加 に伴うプロセス工程の複雑化に起因する製造コストの上昇を招いていた。

【0026】

また、ビット線 B L 1 ~ B L mの各々には、同一メモリセル列に属する多数のM T J メ モリセルが常時接続されているので、ビット線容量が増大してしまう。この結果、特にデ ータ読出動作の高速化を図ることが困難となってしまう。

【0027】

この発明は、このような問題点を解決するためになされたものであって、この発明の目 的は、MTJメモリセルを有するMRAMデバイスにおいて、データ読出動作の高速化お よび、配線層数の減少による製造コスト低減を図ることである。

【課題を解決するための手段】

【0028】

この発明のある局面では、半導体装置であって、行列状に配置された複数の磁性体メモ リセルを有するメモリアレイを備える。複数の磁性体メモリセルの各々は、第1および第 2のデータ書込電流によって印可されるデータ書込磁界が所定磁界よりも大きい場合に書 き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時におい 10

て記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含む。半導体装置は、磁性体メモリセルの行に対応してそれぞれ設けられ、データ書込時において、第1 のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワー ド線と、行に対応してそれぞれ設けられ、データ読出時において、行選択結果に応じて対 応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセ ルの列に対応してそれぞれ設けられ、データ書込時およびデータ読出時のそれぞれにおい て第2のデータ書込電流およびデータ読出電流をそれぞれ流すための複数のデータ線とを さらに備える。複数のデータ線の各々は、対応する列に属する複数の磁性体メモリセルに おいて、メモリセル選択ゲートを介して記憶部と電気的に結合され、複数のデータ線は、 データ読出の実行前において第1の電圧に設定される。半導体装置は、各記憶部を第1の 電圧よりも低い第2の電圧と結合するための、磁性体メモリセルの行または列に対応して 設けられる複数の第1の配線をさらに備える。そして、メモリアレイが形成される領域に おいて、複数の第1の配線が形成される第1の配線層は、複数のデータ線が形成される第 2の配線層よりも上層である。

【0029】

好ましくは、複数の第1の配線の各々は、第2の電圧に固定された基準配線である。あ るいは好ましくは、複数の第1の配線は、複数の書込ワード線と共通の配線であり、複数 の第1の配線の各々は、データ読出時には第2の電圧に固定される一方で、データ書込時 には各書込ワード線として機能する。

[0030]

この発明の他のある局面では、半導体装置であって、行列状に配置された複数の磁性体 メモリセルを有するメモリアレイを備える。複数の磁性体メモリセルの各々は、第1およ び第2のデータ書込電流によって印可されるデータ書込磁界が所定磁界よりも大きい場合 に書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時に おいて記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含む。半導 体装置は、磁性体メモリセルの行に対応してそれぞれ設けられ、データ書込時において、 第1のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込 ワード線と、行に対応してそれぞれ設けられ、データ読出時において、行選択結果に応じ て対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモ リセルの行に対応してそれぞれ設けられ、データ書込時において第2のデータ書込電流を 流すための複数の書込データ線と、列に対応してそれぞれ設けられ、データ読出時におい てデータ読出電流を流すための複数の読出データ線とをさらに備える。複数の読出データ 線の各々は、対応する列に属する複数の記憶部の各々と各メモリセル選択ゲートを介して 電気的に結合される。メモリアレイが形成される領域において、複数の読出データ線は、 複数の書込データ線よりも下層の配線層に形成される。

【発明の効果】 【0031】

この発明によれば、MTJメモリセルを有するMRAMデバイス(半導体装置)において、データ読出動作の高速化および、配線層数の減少による製造コスト低減を図ることが できる。

【図面の簡単な説明】

[0032]

【図1】本発明の実施の形態1に従うMRAMデバイス1の全体構成を示す概略ブロック 図である。

【図2】実施の形態1に従うメモリアレイ10の構成を示すブロック図である。

【図3】実施の形態1に従うMTJメモリセルの接続態様を示す回路図である。

【図4】実施の形態1に従うMTJメモリセルに対するデータ書込およびデータ読出を説 明するタイミングチャートである。

【図5】実施の形態1に従うMTJメモリセルの配置を説明する構造図である。

【図6】実施の形態1の変形例に従うメモリアレイ10の構成を示すブロック図である。 50

20

10

30

【図7】実施の形態1の変形例に従うMTJメモリセルの接続態様を示す回路図である。 【図8】実施の形態1の変形例に従うMTJメモリセルの配置を説明する構造図である。 【図9】実施の形態2に従うメモリアレイ10の構成を示すブロック図である。 【図10】実施の形態2に従うMTJメモリセルの接続態様を示す回路図である。 【図11】実施の形態2に従うMTJメモリセルの配置を説明する構造図である。 【図12】実施の形態2の変形例に従うメモリアレイ10の構成を示すブロック図である 【図13】実施の形態2の変形例に従うMTJメモリセルの接続態様を示す回路図である 【図14】実施の形態2の変形例に従うMTJメモリセルの配置を示す構造図である。 【図15】実施の形態3に従うメモリアレイ10の構成を示すブロック図である。 【図16】実施の形態3に従うMTJメモリセルの接続態様を示す回路図である。 【図17】実施の形態3に従うMTJメモリセルに対するデータ書込およびデータ読出の 第1の動作例を説明するタイミングチャートである。 【図18】実施の形態3に従うMTJメモリセルに対するデータ書込およびデータ読出の 第2の動作例を説明するタイミングチャートである。 【図19】実施の形態3に従うMTJメモリセルの配置を示す構造図である。 【図20】実施の形態3の変形例に従うメモリアレイ10の構成を示すブロック図である 【図21】実施の形態3の変形例に従うMTJメモリセルの接続態様を示す回路図である 【図22】実施の形態3の変形例に従うMTJメモリセルの配置を説明する構造図である 【図23】磁気トンネル接合部を有するメモリセルの構成を示す概略図である。 【図24】MTJメモリセルからのデータ読出動作を説明する概念図である。 【図25】MTJメモリセルに対するデータ書込動作を説明する概念図である。 【図26】データ書込時におけるデータ書込電流の方向と磁界方向との関係を説明する概 念図である。 【図27】行列状に集積配置されたMTJメモリセルを示す概念図である。 【図28】半導体基板上に配置されたMTJメモリセルの構造図である。 30 【発明を実施するための形態】 [0033]以下において、本発明の実施の形態について図面を参照して詳細に説明する。 「実施の形態1] 図1は、本発明の実施の形態1に従うMRAMデバイス1の全体構成を示す概略ブロッ ク図である。 [0034]図1を参照して、MRAMデバイス1は、外部からの制御信号CMDおよびアドレス信 号ADDに応答してランダムアクセスを行ない、書込データDINの入力および読出デー 40 タDOUTの出力を実行する。 [0035] MRAMデバイス1は、制御信号CMDに応答してMRAMデバイス1の全体動作を制 御するコントロール回路5と、n行xm列に行列状に配された複数のMTJメモリセルを 有するメモリアレイ10とを備える。メモリアレイ10の構成は後に詳細に説明するが、 MTJメモリセルの行にそれぞれ対応して複数のライトワード線WWLおよびリードワー ド線RWLが配置され、MTJメモリセルの列にそれぞれ対応して複数のビット線BLお

(7)

よび基準配線SLが配置される。

[0036]

MRAMデバイス1は、さらに、アドレス信号ADDによって示されるロウアドレスR Aに応じてメモリアレイ10における行選択を実行する行デコーダ20と、アドレス信号 50

10

ADDによって示されるコラムアドレスCAに応じて、メモリアレイ10における列選択 を実行する列デコーダ25と、行デコーダ20の行選択結果に基づいてリードワード線R WLおよびライトワード線WWLを選択的に活性化するためのワード線ドライバ30と、 データ書込時においてライトワード線WWLにデータ書込電流を流すためのワード線電流 制御回路40と、データ読出およびデータ書込時において、データ書込電流およびセンス 電流を流すためのの読出 / 書込制御回路50,60とを備える。

[0037]

読出 / 書込制御回路50および60は、メモリアレイ10の両端部におけるビット線B Lの電圧レベルを制御して、データ書込およびデータ読出をそれぞれ実行するためのデー タ書込電流およびセンス電流をビット線BLに流す。

[0038]

図2は、実施の形態1に従うメモリアレイ10の構成を示すブロック図である。

図 2 を参照して、メモリアレイ 1 0 は、 n 行 × m 列 (n , m : 自然数) に配置された複 数のMTJメモリセルMCを有する。実施の形態1に従う構成においては、各MTJメモ リセルMCに対して、リードワード線RWL、ライトワード線WWL、ビット線BLおよ び基準配線SLが配置される。リードワード線RWLおよびライトワード線WWLは、メ モリセルの行にそれぞれ対応して行方向に沿って配置される。一方、ビット線BLおよび 基準配線SLは、メモリセルの列にそれぞれ対応して、列方向に沿って配置される。 [0039]

20 この結果、メモリアレイ10全体においては、リードワード線RWL1~RWLn、ラ イトワード線WWL1~WWLn、ビット線BL1~BLmおよび基準配線SL1~SL mが設けられる。なお、以下においては、ライトワード線、リードワード線、ビット線お よび基準配線を総括的に表現する場合には、符号WWL、RWL、BLおよびSLをそれ ぞれ用いて表記することとし、特定のライトワード線、リードワード線およびビット線を 示す場合には、これらの符号に添字を付してRWL1,WWL1のように表記するものと する。

[0040]

ワード線電流制御回路40は、ライトワード線WWL1~WWLnを接地電圧Vssと 結合する。これにより、ライトワード線WWLを選択状態(Hレベル,電源電圧Vcc) に活性化した場合に、各ライトワード線にデータ書込電流Ipを流すことができる。 [0041]

図3は、実施の形態1に従うMTJメモリセルの接続態様を示す回路図である。

図3を参照して、磁気トンネル接合部MTJおよびアクセストランジスタATRからな るMTJメモリセルに対して、リードワード線RWL、ライトワード線WWL、ビット線 BLおよび基準配線SLが設けられる。

[0042]

MTJメモリセルは、直列に結合された磁気トンネル接合部MTJおよびアクセストラ ンジスタATRを含む。すでに説明したように、アクセストランジスタATRには、半導 体基板上に形成された電界効果トランジスタであるMOSトランジスタが代表的に適用さ れる。

[0043]

アクセストランジスタATRのゲートはリードワード線RWLと結合される。アクセス トランジスタATRは、リードワード線RWLが選択状態(Hレベル,電源電圧Vcc) に活性化されるとターンオンして、ビット線BLと磁気トンネル接合部MTJとを電気的 に結合する。一方、リードワード線RWLが非選択状態(Lレベル,接地電圧Vss)に 非活性化される場合には、アクセストランジスタATRはターンオフして、ビット線BL と磁気トンネル接合部MT」とを電気的に遮断する。

[0044]

磁気トンネル接合部MTJは、基準配線SLとアクセストランジスタATRとの間に電 気的に結合される。基準配線SLは、接地電圧Vssと結合される。したがって、アクセ 50

10

ストランジスタATRのターンオンに応答して、ビット線BL~アクセストランジスタA TR~磁気トンネル接合部MTJ~基準配線SLの電流経路が形成される。この電流経路 にセンス電流ISを流すことにより、磁気トンネル接合部MTJの記憶データのレベルに 応じた電圧降下がビット線BLに生じる。

(9)

【0045】

ライトワード線WWLは、リードワード線RWLと平行に、磁気トンネル接合部MTJ と近接して設けられる。データ書込時においては、ライトワード線WWLおよびビット線 BLにデータ書込電流が流され、これらのデータ書込電流によってそれぞれ生じる磁界の 和によってMTJメモリセルの記憶データのレベルが書換えられる。

【0046】

10

30

このように、リードワード線RWLおよびライトワード線WWLは平行に配置される。 ビット線BLはリードワード線RWLおよびライトワード線WWLと交差する方向に配置 され、基準配線SLはビット線BLと平行に配置される。

【0047】

図 4 は、実施の形態 1 に従うM T J メモリセルに対するデータ書込およびデータ読出を 説明するタイミングチャートである。

【0048】

まず、データ書込時の動作について説明する。

ワード線ドライバ30は、行デコーダ20の行選択結果に応じて、選択行に対応するラ イトワード線WWLの電圧を選択状態(Hレベル)に駆動する。非選択行においては、ラ ²⁰ イトワード線WWLの電圧レベルは非選択状態(Lレベル)のままである。

【0049】

リードワード線RWLは、データ書込時においては、活性化されず非選択状態(Lレベル)に維持される。ワード線電流制御回路40によって、各ライトワード線WWLは、接地電圧Vssと結合されているので、選択行のライトワード線WWLには電流は流れない。 Ipが流される。一方、非選択行のライトワード線WWLには電流は流れない。 【0050】

読出/書込制御回路50および60は、メモリアレイ10の両端におけるビット線BL の電圧を制御することによって、書込データのデータレベルに応じた方向のデータ書込電 流を生じさせる。たとえば"1"の記憶データを書込む場合には、読出/書込制御回路6 0側のビット線電圧を高電圧状態(電源電圧Vcc)に設定し、反対側の読出/書込制御 回路50側のビット線電圧を低電圧状態(接地電圧Vss)に設定する。これにより、読 出/書込制御回路60から50へ向かう方向にデータ書込電流+Iwがビット線BLを流 れる。一方、"0"の記憶データを書込む場合には、読出/書込制御回路50側および6 0側のビット線電圧を高電圧状態(電源電圧Vcc)および低電圧状態(接地電圧Vss))にそれぞれ設定し、読出/書込制御回路50から60へ向かう方向にデータ書込電流-Iwがビット線BLを流れる。

[0051]

この際に、データ書込電流 ± I wを各ビット線に流す必要はなく、読出 / 書込制御回路 50および60は、列デコーダ25の列選択結果に応じて、選択列に対応する一部のビッ ⁴⁰ ト線に対してデータ書込電流 ± I wを選択的に流すように、上述したビット線 B L の電圧 を制御すればよい。

【0052】

このようにデータ書込電流 I p および ± I w の方向を設定することによって、データ書 込時において、書込まれる記憶データのレベル"1", "0"に応じて、逆方向のデータ 書込電流 + I w および - I w のいずれか一方を選択し、ライトワード線WWLのデータ書 込電流 I p をデータレベルに関係なく一定方向に固定することによって、ライトワード線 WWLに流れるデータ書込電流 I p の方向を常に一定にすることができるので、既に説明 したようにワード線電流制御回路 4 0 の構成を簡略化することができる。 【0053】 次にデータ読出時の動作ついて説明する。

データ読出時において、ワード線ドライバ30は、行デコーダ20の行選択結果に応じ て、選択行に対応するリードワード線RWLを選択状態(Hレベル)に駆動する。非選択 行においては、リードワード線RWLの電圧レベルは非選択状態(Lレベル)に維持され る。また、データ読出時においては、ライトワード線WWLは活性化されることなく非選 択状態(Lレベル)に維持されたままである。

[0054]

データ読出動作前において、ビット線BLはたとえば高電圧状態(電源電圧VCC)に プリチャージされる。この状態からデータ読出が開始されて、選択行においてリードワー ド線RWLがHレベルに活性化されると、対応するアクセストランジスタATRがターン オンする。

[0055]

これに応じて、MTJメモリセルにおいては、アクセストランジスタATRを介して、 接地電圧VSSと結合された基準配線SLとビット線BLとの間にセンス電流ISの電流 経路が形成される。センス電流Isにより、MTJメモリセルの記憶データのデータレベ ルに応じて異なる電圧降下がビット線BLに生じる。図4においては、一例として記憶さ れるデータレベルが"1"である場合に、固定磁気層FLと自由磁気層VLとにおける磁 界方向が同一であるとすると、記憶データが " 1 " である場合にビット線BLの電圧降下

V1は小さく、記憶データが"0"である場合のビット線BLの電圧降下 V2は、 20 ∨1よりも大きくなる。これらの電圧降下 ∨1および ∨2の差を検知することによっ て、MTJメモリセルに記憶されたデータのレベルを読出すことができる。 [0056]

基準配線SLの電圧レベルは、データ読出時において接地電圧Vssに設定される。デ ータ書込時においては、アクセストランジスタATRがターンオフされるため、基準配線 SLが磁気トンネル接合部MTJに特に影響を及ぼすことはない。よって、基準配線SL の電圧レベルは、データ読出時と同様に接地電圧Vssとすればよい。この結果、基準配 線SLは、接地電圧Vssを供給するノードと、たとえば読出/書込制御回路50もしく は60内の領域において結合する態様とすればよい。

[0057]

図5は、実施の形態1に従うMTJメモリセルの配置を説明する構造図である。 図5を参照して、アクセストランジスタATRは、半導体主基板SUB上のp型領域P ARに形成される。ビット線BLは、第1の金属配線層M1に形成されて、アクセストラ ンジスタATRの一方のソース/ドレイン領域110と電気的に結合される。 [0058]

他方のソース / ドレイン領域120は、第1の金属配線層M1および第2の金属配線層 M2に設けられた金属配線、コンタクトホールに形成された金属膜150およびバリアメ タル140を経由して、磁気トンネル接合部MTJと結合される。ライトワード線WWL は、磁気トンネル接合部と近接して第2の金属配線層M2に設けられる。リードワード線 RWLは、アクセストランジスタATRのゲート130と同一層に配置される。

[0059]

基準配線SLは、独立した金属配線層である第3の金属配線層M3に配置される。基準 配線SLは、半導体基板上のいずれかのノードにおいて、接地電圧Vssを供給するノー ドと結合される。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

これにより、MTJメモリセルにおいて、磁気トンネル接合部MTJとビット線BLと は直接的に結合されず、アクセストランジスタATRを介して結合される。これにより、 各ビット線BLは、対応するメモリセル列に属する多数の磁気トンネル接合部MTJと直 接結合されず、データ読出の対象となる、すなわち対応するリードワード線RWLが選択 状態(Hレベル)に活性化されたメモリセル行に属するMTJメモリセルとのみ電気的に 結合される。このように、ビット線BLの容量を抑制することができ、特にデータ読出時

10

の動作を高速化できる。

[0061]

[実施の形態1の変形例]

図6は、実施の形態1の変形例に従うメモリアレイ10の構成を示すブロック図である

(11)

【0062】

図6を参照して、実施の形態1の変形例に従うメモリアレイ10においては、図2に示 される構成と比較して、基準配線SLが、メモリセル行に対応してSL1~SLnのn本 設けられる点が異なる。その他の構成については、図2で説明したのと同様であるので詳 細な説明は繰返さない。

【0063】

図7は、実施の形態1の変形例に従うMTJメモリセルの接続態様を示す回路図である

【0064】

図7を参照して、実施の形態1と同様に、MTJメモリセルに対応してリードワード線 RWL、ライトワード線WWL、ビット線BLおよび基準配線SLが配置される。図3で 説明したMTJメモリセルの構成と比較して、実施の形態1の変形例に従うMTJメモリ セルにおいては、磁気トンネル接合部MTJと結合される基準配線SLがリードワード線 RWLおよびライトワード線WWLと平行に配置される点が異なる。

【0065】

図8は、実施の形態1の変形例に従うMTJメモリセルの配置を説明する構造図である

[0066]

図8を参照して、図5で説明した実施の形態1に従う構造と同様に、ビット線BLおよ びライトワード線WWLは、第1および第2の金属配線層M1およびM2にそれぞれ設け られる。実施の形態1の変形例においては、磁気トンネル接合部MTJと結合される基準 配線SLをリードワード線RWLおよびライトワード線WWLと平行に設けることによっ て、これらのワード線のうちの一方と同一配線層に配置することが可能となる。図8にお いては、基準配線SLをライトワード線WWLとともに第2の金属配線層M2に配置する 例を示している。

【0067】

これにより、実施の形態1の変形例に従うMTJメモリセルにおいては、基準配線SL を配置するための新たな金属配線層(図5における第3の金属配線層M3)を設けること なく、基準配線SLを配置できる。この結果、実施の形態1で説明したデータ読出の高速 化に加えて、金属配線層数の削減による製造コストの低減をさらに図ることができる。 【0068】

なお、実施の形態1の変形例に従うMTJメモリセルは、実施例1に従うMTJメモリ セルと比較して、基準配線SLの配置方向のみが異なるので、データ読出動作およびデー タ書込動作は、リードワード線RWL、ライトワード線WWL、リードビット線RBLお よびライトビット線WBLの電圧および電流を図4の場合と同様に制御することによって 実行することができる。

【0069】

[実施の形態2]

図9は、実施の形態2に従うメモリアレイ10の構成を示すブロック図である。

[0070]

図9を参照して、メモリアレイ10は、n行×m列に配置されたMTJメモリセルを有する。各メモリセル行に対応してリードワード線RWLおよびライトワード線WWLが配置され、各メモリセル列に対応してビット線BLが配置される。したがって、メモリアレイ10全体では、リードワード線RWL1~RWLn、ライトワード線WWL1~WWL nおよびビット線BL1~BLmが配置される。ワード線電流制御回路40は、各ライト

20

10



(12)

ワード線WWLを接地電圧Vssと結合する。

【0071】

実施の形態2においては、データ読出時に磁気トンネル接合部MTJを接地電圧Vss と結合してセンス電流Isの経路を確保する基準配線SLの機能を、ライトワード線WW Lに共有させることによって、配線層の削減を図る。

【0072】

図10は、実施の形態2に従うMTJメモリセルの接続態様を示す回路図である。 図10を参照して、アクセストランジスタATRは、磁気トンネル接合部MTJとライ トワード線WWLとの間に電気的に結合される。磁気トンネル接合部MTJは、アクセス トランジスタATRとビット線BLとの間に結合される。アクセストランジスタATRの ゲートは、リードワード線RWLと結合される。

【0073】

ライトワード線WWLは、データ読出時において、接地電圧Vssに設定される。これ により、データ読出時においてリードワード線RWLが選択状態(Hレベル)に活性化さ れると、アクセストランジスタATRがターンオンして、ビット線BL~磁気トンネル接 合部MTJ~アクセストランジスタATR~ライトワード線WWLの経路にセンス電流I sを流すことができる。

【0074】

ー方、データ書込時においては、アクセストランジスタATRをターンオフして、ビット線BLおよびライトワード線WWLにデータ書込電流を流すことによって磁気トンネル 20 接合部MTJに書込まれる記憶データのレベルに対応した磁界を発生することができる。 【0075】

図11は、実施の形態2に従うMTJメモリセルの配置を説明する構造図である。

図11を参照して、ライトワード線WWLおよびビット線BLは第1の金属配線層M1 および第2の金属配線層M2にそれぞれ配置される。リードワード線RWLは、アクセス トランジスタATRのゲート130と同一層に配置される。

【0076】

ライトワード線WWLを、データ読出時において接地電圧Vssに設定することによって、基準配線SLを設けることなく、2層の金属配線層M1およびM2によって、MTJ メモリセルを配置することができる。この結果、金属配線層の数を削減して製造コストを 低減できる。

30

10

[0077]

次に、実施の形態2に従うMTJメモリセルに対するデータ読出およびデータ書込動作 を説明する。

【0078】

再び図4を参照して、データ読出時においては、ライトワード線WWLは非選択状態(Lレベル)のままに維持される。ワード線電流制御回路40によって、各ライトワード線 WWLは接地電圧Vssと結合されるので、データ読出時において、ライトワード線WW Lの電圧レベルは基準配線SLの電圧レベルと同じく接地電圧Vssである。一方、デー タ書込時において、基準配線SLには電流が流れず、またMTJメモリセルに対して磁界 を発生させることもない。

【 0 0 7 9 】

したがって、基準配線SLを省略しても、ライトワード線WWL、リードワード線RW Lおよびビット線BLの電圧と電流とを図4と同様に設定することによって、実施の形態 2に従うMTJメモリセルに対してデータ読出およびデータ書込動作を実行することが可 能である。

[0080]

[実施の形態2の変形例]

図12は、実施の形態2の変形例に従うメモリアレイ10の構成を示すブロック図である。

50

(13)

[0081]

図12を参照して、実施の形態2の変形例においても、n行×m列に配置されたMTJ メモリセルの各行に対応してリードワード線RWLおよびライトワード線WWLが設けら れ、各列に対してビット線BLが配置される。したがって、メモリアレイ10全体に対し ては、リードワード線RWL1~RWLn、ライトワード線WWL1~WWLnおよびビ ット線BL1~BLmが設けられる。ワード線電流制御回路40は、各ライトワード線W WLを接地電圧Vssと結合する。

【0082】

図13は、実施の形態2の変形例に従うMTJメモリセルの接続態様を示す回路図である。

【0083】

図13を参照して、ビット線BLは、アクセストランジスタATRを介して磁気トンネル接合部MTJと電気的に結合される。磁気トンネル接合部MTJは、ライトワード線WWLおよびアクセストランジスタATRの間に結合される。リードワード線RWLは、アクセストランジスタATRのゲートと結合される。リードワード線RWLとライトワード線WWLは平行に配置され、ビット線BLは、これらのワード線と交差する方向に配置される。

【0084】

図14は、実施の形態2の変形例に従うMTJメモリセルの配置を示す構造図である。 図14を参照して、ビット線BLおよびライトワード線WWLは、第1の金属配線層M 1および第2の金属配線層M2にそれぞれ配置される。リードワード線RWLは、アクセ ストランジスタATRのゲート130と同一層に配置される。磁気トンネル接合部MTJ は、ライトワード線WWL2と直接結合される。これにより、ライトワード線WWLと磁 気トンネル接合部MTJとの間隔を狭くすることができるので、データ書込時において両 者間の磁気カップリングを大きく設定することができる。この結果、ライトワード線を流 れるデータ書込電流IPを小さくすることができ、磁気ノイズの発生を抑制できる。

【 0 0 8 5 】

データ書込時およびデータ読出時における、ライトワード線WWL、リードワード線R WLおよびビット線BLの電圧と電流との設定は、実施の形態2の場合と同様であるので 、詳細な説明は繰り返さない。このように実施の形態2の変形例に従う構成においても、 基準配線SLを省略して、2つの金属配線層M1およびM2を用いてMTJメモリセルを 配置できる。

[0086]

また、ビット線 B L は、アクセストランジスタATRを介して磁気トンネル接合部MT 」と結合される構成となっているので、各ビット線 B L は、データ読出の対象となる、す なわち対応するリードワード線RWLが選択状態(Hレベル)に活性化されたメモリセル 行に属するMTJメモリセルとのみ電気的に結合される。この結果、実施の形態1と同様 に、ビット線 B L の容量を抑制することができ、特にデータ読出時の動作を高速化できる

0

[0 0 8 7]

[実施の形態3]

図15は、実施の形態3に従うメモリアレイ10の構成を示すブロック図である。 【0088】

図15を参照して、実施の形態3においては、n行×m列に配置されたMTJメモリセルの各行に対応してリードワード線RWLおよびライトワード線WWLが設けられる。一方、ビット線は、データ読出に用いられるリードビット線RBLと、データ書込に用いられるライトビット線WBLとに分割されて、各メモリセル列に対応して配置される。したがって、メモリアレイ10全体に対しては、リードワード線RWL1~RWLn、ライトワード線WWL1~WWLn、リードビット線RBL1~RBLmおよびライトビット線WBL1~WBLmが設けられる。

10

20

30

[0089]

なお、ライトビット線およびリードビット線についても、総括的に表現する場合には、 符号WBLおよびRBLをそれぞれ用いて表記することとし、特定のライトビット線およ びリードビット線を示す場合には、これらの符号に添字を付してWBL1, RBL1のよ うに表記するものとする。

(14)

【0090】

ワード線電流制御回路40は、各ライトワード線WWLを接地電圧Vssと結合する。 読出 / 書込制御回路50および60は、リードビット線RBLおよびライトビット線WB Lの両端の電圧を制御する。

【0091】

図16は、実施の形態3に従うMTJメモリセルの接続態様を示す回路図である。

図16を参照して、アクセストランジスタATRは、磁気トンネル接合部MTJとリー ドビット線RBLとの間に電気的に結合される。すなわち、リードビット線RBLは、ア クセストランジスタATRを介して磁気トンネル接合部MTJと電気的に結合される。 【0092】

磁気トンネル接合部MTJは、アクセストランジスタATRおよびライトビット線WB Lと結合される。リードワード線RWLおよびライトワード線WWLは、リードビット線 RBLおよびライトビット線WBLとそれぞれ交差する方向に設けられる。リードワード 線RWLは、アクセストランジスタATRのゲートと結合される。

【0093】

図 1 7 は、実施の形態 3 に従うM T J メモリセルに対するデータ書込およびデータ読出 の第 1 の動作例を説明するタイミングチャートである。

【0094】

まずデータ書込時の動作について説明する。

ワード線ドライバ30は、行デコーダ20の行選択結果に応じて、選択行に対応するラ イトワード線WWLの電圧を選択状態(Hレベル)に駆動する。非選択行においては、ラ イトワード線WWLの電圧レベルは非選択状態(Lレベル)のままである。ワード線電流 制御回路40によって各ライトワード線WWLは接地電圧Vssと結合されているので、 選択行においてライトワード線WWLにデータ書込電流Ipが流れる。

【0095】

ライトビット線WBLは、データ書込時前にLレベル(接地電圧)にプリチャージされ た状態から、図4で説明したデータ書込時におけるビット線BLの電圧と同様に制御され る。これにより、書込まれる記憶データのデータレベルに応じたデータ書込電流±Iwを ライトビット線WBLに流すことができる。この結果、図4の場合と同様に、MTJメモ リセルに対してデータ書込を実行することができる。

【0096】

一方、リードワード線RWLは、データ書込時においては、非選択状態(Lレベル)の ままに維持される。リードビット線RBLは、高電圧状態(Vcc)にプリチャージされ る。アクセストランジスタATRがターンオフ状態を維持するので、データ書込時におい てリードビット線RBLには電流が流れない。

【0097】

次に、データ読出時の動作を説明する。

データ読出時においては、ライトワード線WWLは非選択状態(Lレベル)に維持され 、その電圧レベルはワード線電流制御回路40によって接地電圧Vssに固定される。 【0098】

ワード線ドライバ30は、行デコーダ20の行選択結果に応じて、選択行に対応するリードワード線RWLを選択状態(Hレベル)に駆動する。非選択行においては、リードワード線RWLの電圧レベルは非選択状態(Lレベル)のままである。リードビット線RBLは、データ読出前において高電圧状態(Vcc)にプリチャージされる。

【0099】

40

30

20

読出 / 書込制御回路 5 0 および 6 0 は、データ読出時において、ライトビット線WBL を接地電圧 Vssに設定するとともに、データ読出を実行するための一定量のセンス電流 Isをリードビット線 RBLに供給する。

[0100**]**

この状態で、リードワード線RWLの活性化に応答したアクセストランジスタATRを ターンオンすることにより、センス電流ISの電流経路がMTJメモリセルに形成される 。この結果、記憶データに応じた電圧降下がリードビット線RBLに現われる。これによ り、図4に示したのと同様のデータ読出動作を実行することが可能となる。

【0101】

このように、データ書込時を含む、データ読出時以外におけるリードビット線RBLの ¹⁰ 電圧を、データ読出時におけるプリチャージ電圧と一致させているので(図17の例では 、電源電圧Vcc)、データ読出前に新たなプリチャージ動作を起動する必要がない。し たがって、プリチャージ動作を効率化して、データ読出を高速化できる。

【0102】

同様に、データ書込時以外におけるライトビット線WBLの電圧を、データ読出時にお いてセンス電流経路を形成するために設定される電圧(図17の例では、接地電圧Vss) と一致させることによって、データ読出時にライトビット線WBLの電圧を変化させる 必要がないため、データ読出を高速化できる。

【0103】

図18は、実施の形態3に従うMTJメモリセルに対するデータ書込およびデータ読出 20 の第2の動作例を説明するタイミングチャートである。

図18においては、リードビット線RBLのプリチャージ電圧およびデータ書込時以外 におけるライトビット線WBLの電圧は、接地電圧Vssおよび電源電圧Vccにそれぞ れ設定される。すなわち、リードビット線RBLのプリチャージ電圧とデータ書込時以外 におけるライトビット線WBLの電圧とは、図17の場合と入換えて設定される。

【0105】

図18における、その他の部分の電圧および電流波形は、図17の場合と同様であるので、詳細な説明は繰り返さない。このような電圧設定としても、データ読出時において、 アクセストランジスタATRのターンオンに応答して、センス電流ISの電流経路をMT Jメモリセルに形成することができる。

- 112 112

【0106】

したがって、データ読出時にリードビット線RBLに生じる電圧変化の極性は図17の 場合とは逆となるが、データ読出動作およびデータ書込動作を実行することが可能である

[0107**]**

また、図17の場合と同様に、データ読出前における、リードビット線RBLのプリチャージ動作およびライトビット線WBLの電圧変化を行なう必要がないため、データ読出の高速化を図ることができる。

【0108】

図19は、実施の形態3に従うMTJメモリセルの配置を示す構造図である。

図19を参照して、リードビット線RBLは第1の金属配線層M1に形成されて、アク セストランジスタATRのソース / ドレイン領域110と結合される。ライトワード線W WLは第2の金属配線層M2に配置される。ライトビット線WBLは、磁気トンネル接合 部MTJと結合されて第3の金属配線層M3に形成される。MTJメモリセルは、第1お よび第2の金属配線層M1,M2、金属膜150およびバリアメタル140を介してアク セストランジスタATRのソース / ドレイン領域120と結合される。 【0109】

このように、リードビット線 R B L は、磁気トンネル接合部 M T J と直接結合されず、 アクセストランジスタ A T R を介して、データ読出の対象となる M T J メモリセルの磁気 ⁵⁰

40

トンネル接合部MTJのみと接続することができる。これにより、リードビット線RBL の容量を抑制して、データ読出時の動作を高速化できる。

【 0 1 1 0 】

また、ライトビット線WBLについては、磁気トンネル接合部MTJとの間隔を狭くす ることができるので、データ書込時における磁気カップリングを大きく設定して、データ 書込時にライトビット線WBLを流れるデータ書込電流±IWの電流値を小さくすること ができる。この結果、磁気ノイスの抑制がさらに可能となる。

【0111】

[実施の形態3の変形例]

図 2 0 は、実施の形態 3 の変形例に従うメモリアレイ 1 0 の構成を示すブロック図であ ¹⁰る。

[0112**]**

図20を参照して、実施の形態3の変形例においても、ビット線はライトビット線WB Lとリードビット線RBLとに分割され、MTJメモリセルのそれぞれの列に対応してリ ードビット線RBL1~RBLmおよびライトビット線WBL1~WBLmが配置される 。また、MTJメモリセルの行のそれぞれに対応してリードワード線RWL1~RWLn およびライトワード線WWL1~WWLnが配置される。実施の形態3の変形例において は、各MTJメモリセルにおける接続態様が実施の形態3の場合と異なる。

【0113】

図21は、実施の形態3の変形例に従うMTJメモリセルの接続態様を示す回路図であ ²⁰る。

【0114】

図21を参照して、実施の形態3の変形例に従うMTJメモリセルにおいては、アクセ ストランジスタATRは、リードビット線RBLと磁気トンネル接合部MTJとの間に電 気的に結合される。磁気トンネル接合部MTJは、アクセストランジスタATRおよびラ イトワード線WWLの間に結合される。アクセストランジスタATRのゲートはリードワ ード線RWLと結合される。

[0115**]**

図17で説明したように、データ読出時におけるライトワード線WWLの電圧レベルは 接地電圧Vssに設定されるので、ライトワード線WWLをライトビット線WBLに代え て磁気トンネル接合部MTJと結合することができる。これによりデータ読出時において は、リードワード線RWLの活性化に応答して、アクセストランジスタATRがターンオ ンして、リードビット線RBL~アクセストランジスタATR~磁気トンネル接合部MT J~ライトワード線WWLの間にセンス電流Isの電流経路を形成できる。これにより、 磁気トンネル接合部MTJの記憶データに応じた電圧降下をリードビット線RBLに生じ させることができる。

[0116]

一方、データ書込時においては、ライトワード線WWLおよびライトビット線WBLを それぞれ流れるデータ書込電流によって、互いに直交する磁界を磁気トンネル接合部MT 」に発生することができる。

【0117】

したがって、実施の形態3の変形例に従うMTJメモリセルに対するデータ書込および データ読出動作は、リードワード線RWL、ライトワード線WWL、リードビット線RB Lおよびライトビット線WBLの電圧および電流を図17もしくは図18と同様に設定す ることによって実行できる。

【0118】

図22は、実施の形態3の変形例に従うMTJメモリセルの配置を説明する構造図である。

【0119】

図22を参照して、実施の形態3の変形例においては、ライトビット線WBLは、他の 50

30

配線やMTJメモリセルと結合させる必要がないので、磁気トンネル接合部MTJとの磁 気カップリングの向上を優先して自由に配置することができる。ライトビット線WBLは 、たとえば図19に示すように第2の金属配線層M2を用いて、磁気トンネル接合部MT Jの直下に配置される。

【0120】

ライトワード線WWLは、磁気トンネル接合部MTJと電気的に結合されて第3の金属 配線層M3に配置される。リードワード線RWL、アクセストランジスタATRおよびリ ードビット線RBLの配置については図19と同様であるので説明は繰返さない。

【0121】

このような構成とすることにより、リードビット線RBLをアクセストランジスタAT 10 Rを介して磁気トンネル接合部MTJと結合するので、リードビット線RBLを同一メモ リセル列に属する多数の磁気トンネル接合部MTJと直接接続することなく、リードビッ ト線RBLの容量を抑制できる。この結果、データ読出動作を高速化できる。 【0122】

また、磁気トンネル接合部MTJとライトワード線WWLとの間隔を狭くできるので、 データ書込時における磁気カップリングを大きくすることができ、ライトワード線WWL のデータ書込電流Ipの電流量を小さく設定することができる。ライトワード線WWLお よびライトビット線WBLを流れるデータ書込電流の電流量を抑制することによって、磁 気ノイズの抑制をさらに図ることができる。

【0123】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0124】

10 メモリアレイ、20 行デコーダ、25 列デコーダ、30 ワード線ドライバ 、40 ワード線電流制御回路、50,60 読出/書込制御回路、ATR アクセスト ランジスタ、BL ビット線、FL 自由磁気層、MTJ 磁気トンネル接合部、RBL リードビット線、RWL リードワード線、TB トンネルバリア、VL 固定磁気層 、WBL ライトビット線、WWL ライトワード線。













【図4】











【図7】



【図8】



【図9】



【図10】



【図11】





【図13】



【図14】



















【図19】

RBL

MTJ--

n

PÁR



) SUB

n v

110 P 130 120

ATR





【図21】

【図23】



【図22】





【図24】











【図27】

ā	H MC H		-BLn
RWL1			
BWL2	• • • •	· · ·	
WWI2	┝┉╧┶ҝ	h. t.	$\downarrow_{m} \vdash_{k}$
RWL3	• • • •	*	
WWL3_			
WWI 4	-	-m-t-k	-m-F-#
RWL5	<u> </u>		
WWL5_	╺┷╍╼		
WWL6_		<u>, ~ , ~ , ~ , ~ , ~ , ~ , ~ , ~ , ~ , ~</u>	
-			
RWLn-1	1	<u> </u>	·· +
WWLn-1			
RWLN			
WWLn_	·····	······································	

【図28】



フロントページの続き

(56)参考文献 特表2002-520874(JP,A) 特開2002-42458(JP,A) 国際公開第00/04555(WO,A2)

(58)調査した分野(Int.Cl., DB名)

G 1 1 C 1 1 / 1 5 H 0 1 L 2 1 / 8 2 4 6 H 0 1 L 2 7 / 1 0 5