(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第3581253号

(P3581253)

(45) 発行日 平成16年10月27日 (2004.10.27)

- (24)登録日 平成16年7月30日 (2004.7.30)
- (51) Int.Cl.'
 FI

 HO1L 21/8238
 HO1L 27/08 321D

 HO1L 27/08
 HO1L 27/08 331A

 HO1L 27/092
 HO1L 29/78 301S

 HO1L 29/78
 HO1L 29/78

請求項の数 10 (全 21 頁)

(21) 出願番号 (22) 出願日	特願平10-182426 平成10年6月29日 (1998.6.29)	(73) 特許権者	き 000003078 株式会社東芝		
(65) 公開番号	特開2000-21996 (P2000-21996A)		東京都港区芝浦	前一丁目1者	會1号
(43) 公開日	平成12年1月21日 (2000.1.21)	(74) 代理人	100058479		
審査請求日	平成13年6月13日 (2001.6.13)		弁理士 鈴江	武彦	
		(74) 代理人	100091351		
前置審査			弁理士 河野	哲	
		(74) 代理人	100088683		
			弁理士 中村	誠	
		(74) 代理人	100084618		
			弁理士 村松	貞男	
		(74) 代理人	100092196		
			弁理士 橋本	良郎	
					最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

第一導電型の半導体層と、

- この半導体層の表面上にゲート絶縁膜を介して設けられたゲート電極と、
- このゲート電極の形成位置を除く、前記半導体層の表面領域に設けられた第二導電型の拡 散層と、
- この拡散層上に自己整合的に形成され、その拡散層との界面<u>における酸素濃度もしくは窒</u> <u>素濃度が他の部分よりも高くなるように形成されたシリコン系積み上げ層と、この積み上</u> <u>げ層上に形成された金属膜とを反応させてなり、かつ、</u>前記半導体層および前記ゲート絶 縁膜の界面と略同一の高さを有する良導体層と
- を具備したことを特徴とする半導体装置。
- 【請求項2】
- 前記良導体層は、シリサイド層からなることを特徴とする請求項1に記載の半導体装置。 【請求項3】
- 前記良導体層は、ゲルマニウムとシリコンと金属との合金層であることを特徴とする請求 項1に記載の半導体装置。

【請求項4】

第一導電型の半導体層の表面上にゲート絶縁膜を介してゲート電極を形成する工程と、 前記ゲート電極の形成位置を除く、前記半導体層の表面領域に第二導電型の拡散層を形成 する工程と、

50

前記ゲート電極の側壁部分に側壁絶縁膜を形成する工程と、 前記側壁絶縁膜の形成位置を除く、前記拡散層の表面上に、その拡散層との界面における 酸素濃度もしくは窒素濃度が制御されたシリコン系積み上げ層を形成する工程と、 少なくとも、前記シリコン系積み上げ層上に金属膜を形成する工程と、 前記シリコン系積み上げ層および前記金属膜を反応させて、前記拡散層上に、その拡散層 との界面が、前記半導体層および前記ゲート絶縁膜の界面と略同一の高さを有してなる良 導体層を形成する工程と を備えてなることを特徴とする半導体装置の製造方法。 【請求項5】 前記シリコン系積み上げ層を形成する工程は、シリコン系積み上げ層を形成する前の、水 10 素によるベーク時間を調整することにより、前記拡散層との界面における酸素濃度が高く なるように制御することを特徴とする請求項4に記載の半導体装置の製造方法。 【請求項6】 前記シリコン系積み上げ層を形成する工程は、シリコン系積み上げ層を形成する前に、前 記拡散層の表面に窒素をイオン注入することにより、前記シリコン系積み上げ層の前記拡 散層との界面における窒素濃度が高くなるように制御することを特徴とする請求項4に記 載の半導体装置の製造方法。 【請求項7】 前記シリコン系積み上げ層の形成には、選択エピタキシャル成長層を用いることを特徴と する請求項5または請求項6のいずれかに記載の半導体装置の製造方法。 20 【請求項8】 前記良導体層を形成する工程は、前記シリコン系積み上げ層と前記金属膜とをシリサイデ ーション反応させるものであり、前記シリサイデーション反応は、前記シリコン系積み上 げ層中の酸素もしくは窒素により阻止されることを特徴とする請求項4 に記載の半導体装 置の製造方法。 【請求項9】 前記シリコン系積み上げ層には、シリコンよりもシリサイデーション反応の速度が速い材 料を用いることを特徴とする請求項4に記載の半導体装置の製造方法。 【請求項10】 前記シリコン系積み上げ層には、シリコン・ゲルマニウムを用いることを特徴とする請求 30 項9に記載の半導体装置の製造方法。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 この発明は、半導体装置およびその製造方法に関するもので、特に、CMOS(Comp lementary Metal Oxide Semiconductor)回路な どで用いられるサリサイド技術に関するものである。 [0002]【従来の技術】 周知のように、PチャネルMOSおよびNチャネルMOSで構成されるCMOS回路にお 40 いては、MOSFET(MOS-Field Effect Transistor) の微細化とともに、寄生抵抗の低減が不可欠である。 [0003]特に、ソース/ドレイン拡散層間に寄生的に存在する抵抗は、MOSFETの電流駆動力 を低下させるため、できるだけ低抵抗化することが望ましい。その低抵抗化には、ソース /ドレイン拡散層上に自己整合的にシリサイド層を形成するサリサイド技術が有効であり 、現在では、ゲート長が1µm未満のMOSFETへの適用が既に始っている。 [0004]図20は、MOSFETのソース/ドレイン拡散層間に寄生する抵抗を低抵抗化するため

の、サリサイド技術について概略的に示すものである。

(2)

このサリサイド技術とは、MOSFETのゲート電極の表面およびソース / ドレイン拡散 層の表面に、それぞれ、シリサイド層を自己整合的に形成するものである(たとえば、R .W.Mann et al IBM Journ al of research а n d development vol.39 JULY.1995)。 [0005]すなわち、シリコン基板101に対して、たとえば、ゲート酸化膜102上のゲート電極 103、ソース / ドレイン拡散層104、サイドウォール105をそれぞれ形成して、M OSFETを形成した後、全面に、シリコンと反応するメタル106をスパッタ法などに より成膜する(図20(a)参照)。 $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$ 10 この後、熱処理を行って、シリコン層と上記メタル106とを反応させることにより、上 記ゲート電極103の表面、および、上記サイドウォール105の形成位置を除く、上記 ソース / ドレイン拡散層104の表面に、それぞれ、シリサイド層107を自己整合的に 形成する(図20(b)参照)。 [0007]また、シリサイド層107を形成した後に、未反応のメタル106を薬液処理によって除 去する。そして、熱処理により、シリサイド層107の相を低抵抗化させる(図20(c)参照)。 [0008]しかしながら、上記のようなシリサイデーションプロセスにおいては、シリサイド層10 20 7を形成させる際に、シリサイド層107が不均一(シリサイド層107とシリコン層と の界面がラフ)になったり、メタル106がシリコン基板101中に拡散するという問題 点があった。 [0009]このような問題点は、接合リーク電流の悪化を引き起こすことが知られており、特に、ゲ ート長の微細化にともなって、ソース/ドレイン拡散層104の深さが低減されるMOS FETにおいては、より深刻なものとなる。 たとえば、ゲート長が0.2μm未満のMOSFETでの適用が検討されているコバルト シリサイド(Coサリサイド)の場合、Coは拡散種であるため、シリサイド層107を 30 形成させる際の熱処理、または、シリサイド層107の相を低抵抗化させるための熱処理 でCo原子の拡散が顕著となり、不均一なシリサイド層107が形成されることによる、 接合リーク電流の増大が懸念されていた (たとえば、IEDM95 pp.449 G al)。 oto et [0011]これに対し、接合リーク電流の増大を解決する方法として、たとえば図21に示すように 、ゲート電極103上およびソース/ドレイン拡散層104上に選択エピタキシャル成長 法によりシリコン層を形成し、このシリコン層とメタルとを反応させて、拡散層部分を持 ち上げてなる積み上げ構造のシリサイド層201を形成することで、実効的なシリサイド /シリコン界面とソース / ドレイン拡散層104の深さとの関係を改善する方法が提案さ 40 れている(たとえば、IEDM94 pp.687 Mogami et a 1 または 1 995VLSI Technology pp.23 Abiko et a 1)。 [0012]しかしながら、この積み上げ構造の場合においても、ゲート長の微細化とともに、ソース /ドレイン拡散層104の深さが浅くなると、メタルの拡散にともなう、接合リーク電流

の増大を制御することが困難になる。

【0013】

すなわち、選択エピタキシャル成長法の場合、たとえば図22に示すように、ある成長条件下においては、ソース / ドレイン拡散層104とサイドウォール105との界面における、(3,1,1)面に対するシリコンの成長速度が極めて高い。

[0014]

その結果、サイドウォール105との間に、シリコン層301のファセット面302が形成されることにより(同図(a)参照)、積み上げ構造のシリサイド層201の一部が、 ソース / ドレイン拡散層104内に食い込むようにして形成されることになる(同図(b))参照)。

【0015】

したがって、たとえ、積み上げ構造のシリサイド層201を形成するようにした場合にお いても、シリサイド層201が食い込んだ部分では、ソース / ドレイン拡散層104の深 さを稼ぐことができなくなるため、メタルの拡散にともなう、接合リーク電流の増大を制 御することが困難になる。

10

【0016】

【発明が解決しようとする課題】

上記したように、従来においては、ゲート長の微細化にともなって、拡散層の深さが低減 されるMOSFETでの、不均一なシリサイド層が形成されることによる、接合リーク電 流の増大を解決することが可能な構造として、拡散層上にあらかじめ積み上げたシリコン 層をシリサイド化するようにしてなる積み上げ構造が提案されてはいるものの、この積み 上げ構造によっても、メタルの拡散にともなう、接合リーク電流の増大を制御することは 困難であるという問題があった。

【0017】

そこで、この発明は、拡散層とこの拡散層上の良導体層との界面の平坦性を向上でき、良 20 導体層からの金属拡散にともなう、接合リーク電流の増大を制御することが可能な半導体 装置およびその製造方法を提供することを目的としている。

[0018]

[0019]

【課題を解決するための手段】

<u>本願発明の一態様によれば、</u>第一導電型の半導体層と、この半導体層の表面上にゲート絶 縁膜を介して設けられたゲート電極と、このゲート電極の形成位置を除く、前記半導体層 の表面領域に設けられた第二導電型の拡散層と、この拡散層上に自己整合的に形成され、 その拡散層との界面における酸素濃度もしくは窒素濃度が他の部分よりも高くなるように 形成されたシリコン系積み上げ層と、この積み上げ層上に形成された金属膜とを反応させ てなり、かつ、前記半導体層および前記ゲート絶縁膜の界面と略同一の高さを有する良導 体層とを具備したことを特徴とする半導体装置<u>が提供される</u>。

30

また、<u>本願発明の一態様によれば、</u>第一導電型の半導体層の表面上にゲート絶縁膜を介し てゲート電極を形成する工程と、前記ゲート電極の形成位置を除く、前記半導体層の表面 領域に第二導電型の拡散層を形成する工程と、前記ゲート電極の側壁部分に側壁絶縁膜を 形成する工程と、前記側壁絶縁膜の形成位置を除く、前記拡散層の表面上に、その拡散層 との界面における酸素濃度もしくは窒素濃度が制御されたシリコン系積み上げ層を形成す る工程と、少なくとも、前記シリコン系積み上げ層上に金属膜を形成する工程と、前記シ リコン系積み上げ層および前記金属膜を反応させて、前記拡散層上に、その拡散層との界 面が、前記半導体層および前記ゲート絶縁膜の界面と略同一の高さを有してなる良導体層 を形成する工程とを備えてなることを特徴とする半導体装置の製造方法<u>が提供される</u>。 【0020】

40

<u>上記の構成によれば、</u>積み上げ構造の良導体層の一部が拡散層内に食い込むのを抑制でき るようになる。これにより、拡散層間の寄生抵抗を低減する目的で設けられる良導体層を 、より浅い拡散層上へ形成することが可能となるものである。

【0021】

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。

図 1 は、本発明の実施の第一の形態にかかる C M O S 回路の概略構成を示すものである。 【 0 0 2 2 】

このCMOS回路は、たとえば、CZ(Czochralski)法により形成された 、抵抗率が1~5 ・cmのP型シリコン基板11上に、PチャネルMOSFET12お よびNチャネルMOSFET13がそれぞれ設けられてなる構成とされている。 上記PチャネルMOSFET12および上記NチャネルMOSFET13の形成位置を除 く、上記 P 型シリコン基板11の表面部には、それぞれ、STI(Shallow Tr ench Isolation)構造の素子分離領域14が形成されている。この素子分 離領域14は、各トレンチ溝14a内に、ラウンド酸化膜14bをそれぞれに介して、埋 め込み酸化膜14cが埋め込まれてなる構成とされている。 [0024]10 この素子分離領域14によって囲まれた、上記PチャネルMOSFET12に対応する素 子領域(PチャネルMOS領域)12a内には、第一導電型の半導体層としての、N型ウ ェル領域12bが形成されている。 [0025]このN型ウェル領域12bの表面上には、ゲート絶縁膜12cを介して、0.02~0. 25 μ m の ゲート長を有する、ポリシリコンまたはアモルファスシリコンからなるゲート 電極12dが設けられている。また、上記ゲート電極12dの側壁部分には、上記ゲート 絶縁膜12c上を含んで、サイドウォールとなる側壁絶縁膜12eが設けられている。 [0026]そして、上記ゲート電極12日の形成位置を除く、上記N型ウェル領域12日の表面部に 20 は、P⁻ 型のソース/ドレイン拡散層12fが設けられている。さらに、上記側壁絶縁 膜12 eの形成位置を除く、上記 N 型ウェル領域12 b の表面部には、 P 型のソース / ド レイン拡散層(第二導電型の拡散層)12gが設けられている。 [0027]また、上記ゲート電極12d上には、たとえば、選択シリコン成長層(シリコン系積み上 げ層)とコバルト膜(金属膜)との合金をシリサイド化してなるシリコン化合物層(Co シリサイド膜)12hが、自己整合的に設けられている。 [0028]さらに、上記ソース / ドレイン拡散層12g上には、たとえば、選択シリコン成長層とコ バルト膜との合金をシリサイド化してなる、積み上げ構造のシリコン化合物層(良導体層 30)12iが、自己整合的に設けられている。このシリコン化合物層12iは、上記ソース /ドレイン拡散層12gとの界面が、略平坦に、かつ、上記N型ウェル領域12bおよび 上記ゲート絶縁膜12cの界面と略同一の高さとなるようにして設けられている。 [0029]そして、全面を覆うようにして層間絶縁膜15が設けられ、この層間絶縁膜15上に、ゲ ート電極コンタクト12 j を介して上記シリコン化合物層12 h につながる配線12 k が 、また、拡散層コンタクト12mを介して上記シリコン化合物層12iにつながる配線1 2 nが、それぞれ形成されて、上記 P チャネル M O S F E T 1 2 が構成されている。 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 一方、上記素子分離領域14によって囲まれた、上記NチャネルMOSFET13に対応 40 する素子領域(NチャネルMOS領域)13a内には、第一導電型の半導体層としての、 P型ウェル領域13bが形成されている。 [0031]このP型ウェル領域13bの表面上には、ゲート絶縁膜13cを介して、0.02~0. 25µmのゲート長を有する、ポリシリコンまたはアモルファスシリコンからなるゲート 電極13dが設けられている。また、上記ゲート電極13dの側壁部分には、上記ゲート 絶縁膜13c上を含んで、サイドウォールとなる側壁絶縁膜13eが設けられている。 [0032]そして、上記ゲート電極13dの形成位置を除く、上記P型ウェル領域13bの表面部に 型のソース/ドレイン拡散層13fが設けられている。さらに、上記側壁絶縁 は、N「 50

(5)

膜13 e の形成位置を除く、上記 P 型ウェル領域13 b の表面部には、 N 型のソース / ド

レイン拡散層(第二導電型の拡散層)13gが設けられている。

[0033]

また、上記ゲート電極13d上には、たとえば、選択シリコン成長層(シリコン系積み上 げ層)とコバルト膜(金属膜)との合金をシリサイド化してなるシリコン化合物層13h が、自己整合的に設けられている。 [0034]さらに、上記ソース / ドレイン拡散層13g上には、たとえば、選択シリコン成長層とコ バルト膜との合金をシリサイド化してなる、積み上げ構造のシリコン化合物層(良導体層)13iが、自己整合的に設けられている。このシリコン化合物層13iは、上記ソース /ドレイン拡散層13gとの界面が、略平坦に、かつ、上記P型ウェル領域13bおよび 上記ゲート絶縁膜13cの界面と略同一の高さとなるようにして設けられている。 [0035]そして、上記層間絶縁膜15上に、ゲート電極コンタクト13jを介して上記シリコン化 合物層13hにつながる配線13kが、また、拡散層コンタクト13mを介して上記シリ コン化合物層13iにつながる配線13nが、それぞれ形成されて、上記NチャネルMO SFET13が構成されている。 [0036] このような構成によれば、シリコン化合物層12i,13iを形成するための、選択シリ コン成長層を形成する際に、たとえ、側壁絶縁膜12e,13eとの間に、選択シリコン 成長層のファセット面が形成されたとしても、上記シリコン化合物層12i,13iの一 部が、ソース/ドレイン拡散層12g,13g内に食い込むのを抑制できるようになる。 [0037] この結果、上記シリコン化合物層12i,13iの直下における、上記ソース/ドレイン 拡散層12g,13gの深さを十分に稼ぐことが可能となるため、ゲート長の微細化にと もなって、上記ソース/ドレイン拡散層12g,13gの深さを浅くするように構成して なるMOSFET12,13であっても、拡散種であるコバルト原子の拡散にともなう、 接合リーク電流の増大を容易に制御できるようになるものである。 [0038]次に、図2ないし図14を参照して、上記した構成のCMOS回路の製造方法について説 明する。 たとえば、CZ法により形成された、抵抗率が1~5 ・cmのP型シリコン基板11上 に、熱酸化法により、20~200オングストローム程度の厚さの熱酸化(SiO。) 膜21を形成した後、さらに、LPCVD(Low Pressure Chemica l Vapour Deposition)法によって、1000オングストローム程 度の厚さのシリコン窒化(SiN)膜22を形成する。 [0039]また、上記SiN膜22上に、フォトリソグラフィー法により、上記PチャネルMOS領 域12aおよび上記NチャネルMOS領域13aにそれぞれ対応してレジスト膜23が設 けられた、所望のレジストパターンを形成する(以上、図2参照)。 [0040]次いで、上記レジストパターンをマスクとし、反応性イオンエッチング(RIE)法によ り、上記SiN膜22および上記SiO。 膜21をエッチングして、上記素子分離領域 14の形成位置に対応する、上記 P型シリコン基板11の表面を露出させる。 [0041]また、上記レジストパターンを除去した後、上記SiN膜22をマスクとし、RIE法に より、上記素子分離領域14の形成位置に、約3000オングストロームの深さのトレン チ溝14aを形成する(以上、図3参照)。上記トレンチ溝14aの深さとしては、たと えば、デザインルールの1倍から2倍程度の深さに設定するのが望ましい。 [0042]

10

20

30

40

次いで、1000 程度の酸素雰囲気中にて酸化させ、上記シリコン溝14aの内壁部に 、それぞれ、約50~150オングストローム厚のラウンド酸化膜14bを形成する(図 4 参照)。なお、ここでの熱酸化法によるラウンド酸化膜14 bの形成は、必ずしも必要 としない。 [0043]次いで、上記トレンチ溝14a内を完全に埋め込むために、たとえば、LPCVD法また はHDP(High Density Plasma)法により、全面に厚くシリコン 酸化膜14c´を形成する。そして、上記SiN膜22をストッパに、上記シリコン酸化 膜14c´の表面を化学的機械研磨(CMP)法により研磨して、その表面を平坦化する (図5参照)。 10 [0044]次いで、上記PチャネルMOS領域12a上および上記NチャネルMOS領域13a上を それぞれ覆う、上記SiN膜22を、たとえば、ホット燐酸を用いて除去する。 [0045]また、上記PチャネルMOS領域12a上および上記NチャネルMOS領域13a上にそ れぞれ残る、上記SiOっ 膜21を、たとえば、NH⊿ F溶液を用いて除去し、上記 P チャネル M O S 領域 1 2 a および上記 N チャネル M O S 領域 1 3 a に対応する、上記 P 型シリコン基板11の表面を露出させる。 [0046]さらに、上記SiO。 膜21を除去すると同時に、上記シリコン酸化膜14c´および 20 上記ラウンド酸化膜14bの一部を除去して、上記トレンチ溝14a内に、上記ラウンド 酸化膜14bを介して、上記シリコン酸化膜14c´からなる埋め込み酸化膜14cが埋 め込まれてなる、 S T I 構造の素子分離領域14を形成する。 [0047]そして、少なくとも上記P型シリコン基板11の表面に、熱酸化法により、100オング ストローム程度の厚さのダミー酸化膜24を形成した後、上記PチャネルMOS領域12 aに対応させて N 型ウェル領域 1 2 b を、また、上記 N チャネル M O S 領域 1 3 a に対応 させてP型ウェル領域13bを、それぞれイオン注入法により形成する(以上、図6参照)。 [0048]30 上記N型ウェル領域12bとしては、たとえば、リンからなるN型不純物を、加速電圧を 300~500KeV程度、ドーズ量を5×10¹²~2×10¹³ cm⁻² 程度とする 条件により、イオン注入することで形成される。 [0049]上記P型ウェル領域13bとしては、たとえば、ホウ素やヒ素などのP型不純物を、加速 電圧を250~350KeV程度、ドーズ量を5×10^{1 2} ~2×10^{1 3} cm^{- 2} 程度 とする条件により、イオン注入することで形成される。 [0050]次いで、上記ダミー酸化膜24を希HF溶液により除去した後、全面に、ゲート絶縁膜1 2 c, 1 3 cとなるシリコン酸化膜 2 5 を、 1 0 ~ 4 0 オングストローム程度の厚さで形 40 成する。 [0051]このシリコン酸化膜25は、たとえば、縦型の拡散炉を用いて、750 程度の温度によ り、酸素雰囲気中でアニールすることによって、または、高速昇高温炉(RTO装置)を 用いて、1000 程度の温度により、酸素雰囲気中でアニールすることによって、形成 できる。また、シリコン酸化膜25に限らず、上記ゲート絶縁膜12c,13cとしては 、窒化膜や高誘電体膜などを用いることも可能である。 [0052]

この後、上記シリコン酸化膜 2 5 上に、上記ゲート電極 1 2 d , 1 3 d となるシリコン膜 (ポリシリコン膜またはアモルファスシリコン膜) 2 6 を、たとえば、LPCVD法によ 50

(7)

って、約500~3000オングストロームの厚さで形成する。 [0053]さらに、上記ゲート電極12d,13dを形成するためのレジスト膜27を、フォトリソ グラフィー法や電子ビーム露光法により描画して、所望のレジストパターンを形成する(以上、図7参照)。 [0054]次いで、上記レジストパターンをマスクに、ハロゲン化物をエッチングガスとするRIE を行って、上記シリコン膜26をエッチングし、ゲート長が0.02~0.25µm程度 のゲート電極パターン26′をそれぞれ形成する(図8参照)。 [0055]10 なお、必要に応じて、上記シリコン酸化膜25の耐圧を改善するために、たとえば、上記 P型シリコン基板11の表面、および、上記ゲート電極パターン26´の表面を、約10 ~50オングストロームの厚さで酸化させるようにしても良い。 [0056] この後、上記 P チャネル M O S 領域 1 2 a に対応する、上記 P 型シリコン基板 1 1 の表面 部にホウ素などのP型不純物をイオン注入法により導入し、その不純物を活性化させて、 Р. 型のソース/ドレイン拡散層12fを形成する。この場合のイオン注入の条件とし ては、たとえば、典型的な加速電圧を1~15KeV程度、ドーズ量を1×10¹⁴~1 ×10¹⁵ cm⁻² 程度とすることで、形成できる。 [0057]20 また、上記NチャネルMOS領域13aに対応する、上記P型シリコン基板11の表面部 にヒ素などのN型不純物をイオン注入法により導入し、その不純物を活性化させて、N^ 型のソース / ドレイン拡散層13 f を形成する。この場合のイオン注入の条件としては たとえば、典型的な加速電圧を1~15KeV程度、ドーズ量を1×10¹⁴~1×1 0¹⁵ cm⁻² 程度とすることで、形成できる。 [0058]さらに、LPCVD法またはプラズマCVD法によって全面にシリコン酸化膜あるいはシ リコン窒化膜を堆積させた後、それをRIE法によりエッチングすることで、上記ゲート 電極パターン26´の側壁部分にのみ、それぞれ、側壁絶縁膜12e,13eを形成する (以上、図9参照)。 30 [0059]次いで、上記PチャネルMOS領域12aに対応する、上記P型シリコン基板11の表面 部および上記ゲート電極パターン26´に、ホウ素などのP型不純物をイオン注入法によ り導入する。この場合のイオン注入の条件としては、たとえば、典型的な加速電圧を3~ 10KeV程度、ドーズ量を1×10¹⁵~7×10¹⁵ cm⁻²程度とするのが望まし ۱۱. $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ また、上記NチャネルMOS領域13aに対応する、上記P型シリコン基板11の表面部 および上記ゲート電極パターン26´に、ヒ素などのN型不純物をイオン注入法により導 入する。この場合のイオン注入の条件としては、たとえば、典型的な加速電圧を10~5 40 0 K e V 程度、ドーズ量を1 × 1 0¹⁵ ~ 7 × 1 0¹⁵ c m⁻² 程度とするのが望ましい [0061]そして、不純物の活性化のために、たとえば、高速昇高温法(RTA法)により、約10

(8)

次いで、上記シリコン酸化膜25を選択的に除去し、上記側壁絶縁膜12e,13eの形 成位置を含む、上記ゲート電極12d,13dの直下にのみ、上記シリコン酸化膜25を 50

残存させることによって、ゲート絶縁膜12c,13cを形成する。 [0063]この後、SiH₂ Cl₂ とH₂ とHClとを反応ガスとして用いて、選択エピタキ シャル成長法により、たとえば、300オングストローム程度の膜厚の選択シリコン成長 層(シリコン系積み上げ層)28を、上記ゲート電極12d,13d上および上記ソース /ドレイン拡散層12g,13g上に、それぞれ形成する(以上、図11参照)。 [0064]上記選択シリコン成長層28は、たとえば、選択エピタキシャル成長を始める前の、水素 によるベーク時間を変えることにより、シリコン界面における酸素濃度を制御することが 可能である。 [0065] すなわち、シリコン界面における酸素濃度を制御することによって、上記選択シリコン成 長層28とシリコン界面との間に、不純物の拡散を抑制するための、高酸素濃度層28a を疑似的に形成するようになっている。 [0066]ここで、上記選択シリコン成長層28の酸素濃度プロファイルについて説明する。 図12は、上記した選択シリコン成長層28の、ある断面(たとえば、図11の矢印A) に対する酸素濃度プロファイルを、SIMS(Secondary Ion Mass Spectroscopy)によって分析した際の結果を示すものである。 [0067]たとえば、選択エピタキシャル成長が容易に可能な範囲として、シリコン界面での酸素濃 度の面密度を1×10¹³~2×10¹⁵ cm⁻²とした場合の、上記選択シリコン成長 層 2 8 のシリコン界面(高酸素濃度層 2 8 a)における酸素濃度は約 4 × 1 0¹⁴ cm⁻ 2であった。 [0068]シリコン界面での酸素濃度は、たとえば下記の表1に示すように、水素によるベーク時間 を変えることによって、上記選択シリコン成長層28中における酸素濃度を、任意に変化

させることが可能である。

【0069】

【表1】

30

10

20

水素によるベーク時間 (900℃)	シリコン界面での酸素濃度		
0分	$2 \times 10^{15} \mathrm{cm}^{-2}$		
1分	$3 \times 10^{14} \text{ cm}^{-2}$		
2分	$< 1 \times 10^{14} \mathrm{cm}^{-2}$		

40

【 0 0 7 0 】

このように、上記選択シリコン成長層28を形成する際に、シリコン界面との間に高酸素 濃度層28aを形成するようにした場合、その高酸素濃度層28aによって、不純物の拡 散を抑制できるようになる。

【0071】

すなわち、選択シリコン成長層28のシリコン界面における酸素濃度が高くなるように制 御することで、その高酸素濃度層28aをシリサイデーションストップ層として機能させ ることが可能となる結果、シリコン界面でのシリサイデーション反応を著しく低下させる 50 ことが可能となる。

【0072】

これにより、後の選択シリコン成長層28とコバルト膜との合金をシリサイド化してなる シリコン化合物層12iの形成(シリサイデーションプロセス)において、上記P型ソー ス/ドレイン拡散層12gとの界面を、略平坦に、かつ、上記N型ウェル領域12bおよ び上記ゲート絶縁膜12cの界面と略同一の高さにより形成することが可能となる。 【0073】

同様に、後のシリコン化合物層13iの形成において、上記N型ソース/ドレイン拡散層 13gとの界面を、略平坦に、かつ、上記P型ウェル領域13bおよび上記ゲート絶縁膜 13cの界面と略同一の高さにより形成することが可能となる。

10

【 0 0 7 4 】

次いで、希HF溶液を用いた前処理(界面処理)を行って、上記選択シリコン成長層28 の表面の自然酸化膜を除去した後、スパッタ法により、全面に150オングストローム程 度の厚さのコバルト膜(金属膜)29を形成する(図13参照)。

【 0 0 7 5 】

そして、シリサイデーションプロセスとして、たとえば、500 程度の温度により、窒素雰囲気中で、60秒程度、熱処理を行って、上記選択シリコン成長層28と上記コバル ト膜29との反応を促進させる。

[0076]

その際、シリサイデーション反応は、それぞれ、シリコン界面の高酸素濃度層28aによ 20 り抑制されて、シリコン界面で停止される。

この結果、上記ゲート電極12d,13d上においては、シリコン界面である、上記ゲート電極12d,13dとの界面が略平坦な、シリコン化合物層12h,13hがそれぞれ自己整合的に形成される。

【0077】

また、上記 P型ソース / ドレイン拡散層12g上においては、シリコン界面である、上記 P型ソース / ドレイン拡散層12gとの界面が略平坦で、かつ、上記 N型ウェル領域12 bおよび上記ゲート絶縁膜12cの界面と略同一の高さを有して、積み上げ構造のシリコ ン化合物層12iが自己整合的に形成される。

【0078】

30

同様に、上記N型ソース / ドレイン拡散層13g上においては、シリコン界面である、上記N型ソース / ドレイン拡散層13gとの界面が略平坦で、かつ、上記P型ウェル領域13bおよび上記ゲート絶縁膜13cの界面と略同一の高さを有して、積み上げ構造のシリコン化合物層13iが自己整合的に形成される。

【0079】

次いで、過酸化水素水と硫酸との混合溶液により、未反応のコバルト膜29を剥離した後、たとえば、600 の温度により、60秒程度のアニールを行って、上記シリコン化合物層12h,12i,13h,13iをそれぞれ低抵抗化する(図14参照)。

このようにして、上記シリコン化合物層12h,12i,13h,13iを形成した後に 40 おいては、周知の方法によって配線層の形成を行って、CMOSFET構造を実現する。 【0081】

すなわち、全面に層間絶縁膜15を堆積させて、その表面をCMP法により平坦化する。 そして、上記シリコン化合物層12h,12i,13h,13iにそれぞれ達する深さの コンタクト孔を開孔する。

【 0 0 8 2 】

また、各コンタクト孔内にタングステンなどの導電性材料を埋め込んで、上記シリコン化 合物層12h,13hにつながるゲート電極コンタクト12j,13j、および、上記シ リコン化合物層12i,13iにつながる拡散層コンタクト12m,13mを、それぞれ 形成する。 [0083]

最後に、上記ゲート電極コンタクト12iおよび上記拡散層コンタクト12mにつながる 配線12k,12n、並びに、上記ゲート電極コンタクト13iおよび上記拡散層コンタ クト13mにつながる配線13k,13nのパターニングをそれぞれ行うことにより、図 1 に示した、 P チャネルMOSFET12とNチャネルMOSFET13とを混載してな るCMOS回路が完成する。

[0084]

上記のようにして得られたCMOS回路においては、シリコン化合物層の一部がソース/ ドレイン拡散層内に食い込むのを抑制できるようにしている。

すなわち、ソース/ドレイン拡散層の表面上に選択シリコン成長層を形成する際に、酸素 10 濃度を制御することによって、その拡散層との界面に高酸素濃度層を形成するようにして いる。これにより、拡散層との界面において、シリサイデーション反応を停止させること が可能となるため、シリサイデーション反応が終了した段階での、シリコン化合物層の界 面における平坦性を向上できるようになる。したがって、不均一なシリコン化合物層が形 成されるのを防止できるため、拡散層間の寄生抵抗を低減する目的で設けられるシリコン 化合物層を、より浅い拡散層上へ形成することが可能となるものである。

[0085]

しかも、側壁絶縁膜との間に、選択シリコン成長層のファセット面が形成されるような場 合においても、シリコン化合物層の拡散層内への食い込みを抑制できるようになる結果、 コバルト原子の拡散にともなう、接合リーク電流の増大をも制御できるようになるもので

20

ある。

[0086]

なお、上記した本発明の実施の第一の形態においては、シリコン化合物層として、コバル トを用いたCoシリサイド膜を形成するようにした場合を例に説明したが、これに限らず 、たとえばチタンを用いたTiシリサイド膜を形成することも可能である。

[0087]

図15は、本発明の実施の第二の形態にかかるCMOS回路として、Tiシリサイド膜か らなるシリコン化合物層を形成するようにした場合の例を示すものである。

[0088]

すなわち、上記した第一の形態にかかるCMOS回路の場合と同様に、たとえば図2~図 30 11に示した、選択エピタキシャル成長法による選択シリコン成長層(シリコン系積み上 げ層)28を形成するまでの工程を経た状態において、界面処理を行った後に、スパッタ 法により、全面に200オングストローム程度の厚さのチタン膜31を形成する(図15 参照)。

[0089]

そして、シリサイデーションプロセスとして、たとえば、上記選択シリコン成長層28と 上記チタン膜31とを700 程度の温度で反応させて、シリサイド化する。

 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$

この場合も、上記選択シリコン成長層28のシリコン界面においては、選択シリコン成長 層28の形成に際して、シリコン界面における酸素濃度を制御することにより、疑似的な 40 高酸素濃度層28aが形成されるようになっている。このため、Tiシリサイド膜からな るシリコン化合物層を形成する場合においても、シリコン界面での平坦性を向上させるこ とが可能である。

[0091]

なお、上記シリコン化合物層は、未反応のチタン膜31を硫酸と過酸化水素水との混合溶 液により除去した後、RTA法により、C49相からC54相へ相転移させることで、よ り低抵抗化できる。

[0092]

こうして、上記シリコン化合物層を形成した後においては、上記した第一の形態にかかる CMOS回路の場合と同様に、周知の方法によって配線層の形成を行うことで、図1に示 50 [0094]

[0093]

図16は、本発明の実施の第三の形態にかかるCMOS回路として、シリサイデーション 反応を抑制するために、選択シリコン成長層28のシリコン界面との間に、高窒素濃度層 28bを疑似的に形成するようにした場合を例に示すものである。

[0095]

10

なお、図17は、選択エピタキシャル成長が容易に可能な範囲として、シリコン界面での 窒素濃度の面密度を1×10¹³~2×10¹⁵ cm⁻²とした場合の、上記選択シリコ ン成長層28の、ある断面(たとえば、図16(a)の矢印B)に対する窒素濃度プロフ ァイルを、SIMS分析した際の結果を示すものである。

[0096]

すなわち、上記した第一の形態にかかるCMOS回路の場合と同様に、たとえば図2~図 10に示した、P型ソース/ドレイン拡散層12gおよびN型ソース/ドレイン拡散層1 3gを形成するまでの工程を経た状態において、ゲート絶縁膜12c,13cの形成を行 った後に、シリコン界面に対して、10~40KeV程度の加速電圧で、かつ、2×10 ¹⁴ cm⁻²程度のドーズ量により、窒素をイオン注入する。

[0097]

そして、900 程度の温度により、30秒程度の時間、アニールした後、上記と同様の 方法により、ゲート電極12d,13d上およびソース/ドレイン拡散層12g,13g 上に、それぞれ選択シリコン成長層28を形成する(図16(a)参照)。

[0098]

また、界面処理を行った後に、たとえば、スパッタ法により、50~200オングストロ ーム程度の厚さのコバルト膜と200オングストローム程度の厚さのチタンナイトライド (TiN)膜とからなる金属積層膜(金属膜)32を、全面に形成する(図16(b)参 照)。

[0099]

30

20

そして、RTA処理により、450~550 程度の温度で、1分程度の時間、アニール することで、ゲート電極12d,13d上およびソース/ドレイン拡散層12g,13g 上に、それぞれ、Coモノシリサイド膜からなるシリコン化合物層が形成される。 [0100]

この場合、上記したシリコン界面への窒素のイオン注入とその後のアニール (RTA) 処理とによって、選択シリコン成長層28のシリコン界面との間に疑似的に高窒素濃度層 28bが形成され、この高窒素濃度層28bがシリサイデーションストップ層として機能 することにより、シリコン界面でのシリサイデーション反応が抑制されることが確認でき た。

40

したがって、シリサイデーション反応の抑制のために窒素を用いるようにした場合におい ても、Coモノシリサイド膜からなるシリコン化合物層の、シリコン界面での平坦性を向 上させることが可能となる。

なお、上記シリコン化合物層は、未反応の金属積層膜32を硫酸と過酸化水素水との混合 溶液により除去した後に、RTA法により、600~650 程度の温度で、1分程度の 時間、再アニールして、CoSi₂ へと相転移させることで、より低抵抗化できる。 [0103]

こうして、上記シリコン化合物層を形成した後においては、上記した第一の形態にかかる CMOS回路の場合と同様に、周知の方法によって配線層の形成を行うことで、図1に示 50

(13)

したような構造のCMOS回路が実現される。

【0104】

また、上記した第三の形態においては、シリサイデーション反応の抑制のために窒素を用 いるようにした場合に、Coモノシリサイド膜からなるシリコン化合物層を形成するよう にしたが、たとえば、チタンを用いたTiシリサイド膜からなるシリコン化合物層を形成 することも可能である。

【0105】

図18は、本発明の実施の第四の形態にかかるCMOS回路として、シリサイデーション 反応の抑制のために窒素を用いるようにした場合において、Tiシリサイド膜からなるシ リコン化合物層を形成するようにした場合の例を示すものである。

【0106】

すなわち、上記した第三の形態にかかるCMOS回路の場合と同様に、たとえば、シリコン界面への窒素のイオン注入とその後のアニール処理とによって、選択シリコン成長層2 8のシリコン界面との間に疑似的に高窒素濃度層28bを形成した状態(同図(a)参照)において、界面処理を行った後に、スパッタ法により、全面に100~400オングス トローム程度の厚さのチタン膜31を形成する(同図(b)参照)。

【0107】

そして、シリサイデーションプロセスとして、たとえば、上記選択シリコン成長層28と 上記チタン膜31とを700 程度の温度で、1分程度の時間、反応させて、シリサイド 化する。

[0108]

この場合も、上記選択シリコン成長層28のシリコン界面との間においては、疑似的な高 窒素濃度層28bが形成されるようになっている。そのため、この高窒素濃度層28bに よってシリサイデーション反応を抑制できるようになる結果、Tiシリサイド膜からなる シリコン化合物層の、シリコン界面での平坦性を向上させることが可能である。

【0109】

なお、上記シリコン化合物層は、未反応のチタン膜31を硫酸と過酸化水素水との混合溶液により除去した後に、たとえば、RTA法により、750 程度の温度により、1分程度の時間、アニールすることで、より低抵抗化できる。

【0110】

30

こうして、上記シリコン化合物層を形成した後においては、上記した第一の形態にかかる CMOS回路の場合と同様に、周知の方法によって配線層の形成を行うことで、図1に示 したような構造のCMOS回路が実現される。

[0111]

なお、上記した第一~第四の形態においては、いずれも、ソース / ドレイン拡散層12g ,13gの形成は、選択シリコン成長層28を形成する前に行うようにしたが、これに限 らず、選択シリコン成長層28を形成した後に行うようにしても良い。

【0112】

また、上記した第一~第四の形態においては、いずれも、高酸素濃度層または高窒素濃度 層を形成することによって、シリコン界面でのシリサイデーション反応を抑制するように 40 した場合について説明したが、たとえば、選択シリコン成長層よりもシリコン化合物層の 成膜(シリサイデーション反応)の速度が速いシリコン系積み上げ層を形成することによ っても、シリコン化合物層のシリコン界面における平坦性を向上できる。

【0113】

図19は、本発明の実施の第五の形態にかかるCMOS回路として、シリサイデーション 反応の速度がシリコンよりも速い、シリコン・ゲルマニウムを利用するようにした場合を 例に示すものである。

【0114】

すなわち、上記した第一の形態にかかるCMOS回路の場合と同様に、たとえば図2~図 10に示した、P型ソース/ドレイン拡散層12gおよびN型ソース/ドレイン拡散層1 50

20

3gを形成するまでの工程を経た状態において、ゲート電極12d,13d上およびソー ス/ドレイン拡散層12g,13g上に、それぞれ、LPCVD装置を用いて、シリコン 系積み上げ層としてのシリコン・ゲルマニウム(SiGe)層33を、300オングスト ローム程度の膜厚で形成する(図19(a)参照)。 [0115]上記SiGe層33としては、たとえば、Siの組成比(Si/Si+Ge)が、0.2 よりも小さくなるように形成する。 また、界面処理を行った後に、スパッタ法により、全面に120オングストローム程度の 厚さのコバルト膜(金属膜)29を形成する(図19(b)参照)。 [0116]そして、上記SiGe層33と上記コバルト膜29とを、400~550 程度の温度で 、60秒程度の時間、アニールして、シリコン・ゲルマニウムとコバルトとの合金膜を形 成する。 **[**0 1 1 7 **]** この場合、上記SiGe層33は、シリコンに比して、上記合金膜の成膜の速度が速いた め、シリサイデーションファースト層として機能することにより、シリコン界面における 上記合金膜の形成が抑制される。この結果、シリコン・ゲルマニウムとコバルトとの合金 膜からなるシリコン化合物層の、シリコン界面での平坦性を向上させることが可能である [0118]こうして、上記シリコン化合物層を形成した後においては、未反応のコバルト膜29を硫 酸と過酸化水素水との混合溶液により除去した後、上記した第一の形態にかかるCMOS 回路の場合と同様に、周知の方法によって配線層の形成を行うことで、図1に示したよう な構造のCMOS回路が実現される。 [0119]なお、上記したいずれの形態においても、 P 型シリコン基板を用いる場合に限らず、 N 型 シリコン基板を用いることも可能である。 同様に、PチャネルMOSFETとNチャネルMOSFETとを混載してなるCMOS回 路に限らず、Pチャネル型またはNチャネル型の単一構造のMOSトランジスタにも同様 に適用できる。

[0120]

同様に、STI構造の素子分離領域を有して形成される場合のものに限らず、たとえば、 選択後酸化法による、LOCOS(Local Oxidation of Silic on)構造の素子分離領域が形成される場合のものにも適用可能である。

その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である

 $\begin{bmatrix} 0 & 1 & 2 & 1 \end{bmatrix}$

【発明の効果】

以上、詳述したようにこの発明によれば、拡散層とこの拡散層上の良導体層との界面の平 坦性を向上でき、良導体層からの金属拡散にともなう、接合リーク電流の増大を制御する ことが可能な半導体装置およびその製造方法を提供できる。

【図面の簡単な説明】

【図1】この発明の実施の第一の形態にかかる、CMOS回路の要部の構成を概略的に示 す断面図。

【図2】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図3】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図4】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図5】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図6】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図7】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。

10

30

【図8】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図9】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図10】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図11】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図12】同じく、かかるCMOS回路の製造方法を説明するために、選択シリコン成長 層の酸素濃度プロファイルを示す概略図。 【図13】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図14】同じく、かかる製造方法を説明するために示す、CMOS回路の概略断面図。 【図15】この発明の実施の第二の形態にかかる、CMOS回路の製造方法を説明するた めに示す概略断面図。 【図16】この発明の実施の第三の形態にかかる、CMOS回路の製造方法を説明するた めに示す概略断面図。 【図17】同じく、かかるCMOS回路の製造方法を説明するために、選択シリコン成長 層の窒素濃度プロファイルを示す概略図。 【図18】この発明の実施の第四の形態にかかる、CMOS回路の製造方法を説明するた めに示す概略断面図。 【図19】この発明の実施の第五の形態にかかる、CMOS回路の製造方法を説明するた めに示す概略断面図。 【図20】従来技術とその問題点を説明するために、サリサイド技術について概略的に示 す M O S F E T の 断 面 図。 【図21】同じく、従来の積み上げ構造のシリサイド層を有してなるMOSFETの概略 構成を示す断面図。 【図22】同じく、ソース / ドレイン拡散層内へのシリサイド層の食い込みを説明するた めに示すMOSFETの概略断面図。 【符号の説明】 11… P型シリコン基板 12… P チャネルM O S F E T 12a…素子領域(PチャネルMOS領域) 12b…N型ウェル領域 1 2 c … ゲート絶縁膜(P チャネルMOSFET用) 12 d...ゲート電極(P チャネル M O S F E T 用) 12 e… 側壁絶縁膜(PチャネルMOSFET用) 12 f... P⁻型ソース / ドレイン拡散層 12g…P型ソース / ドレイン拡散層 12h…シリコン化合物層(ゲート電極上) 12 i … シリコン化合物層(ソース / ドレイン拡散層上) 12 j … ゲート電極コンタクト(P チャネル M O S F E T 用) 12 k... 配線 (ゲート電極接続用) 12m...拡散層コンタクト(PチャネルMOSFET用) 1 2 n ... 配線(拡散層接続用) 13…NチャネルMOSFET 13a...素子領域(NチャネルMOS領域) 13b…P型ウェル領域 13 c … ゲート絶縁膜(NチャネルMOSFET用) 13d…ゲート電極(NチャネルMOSFET用) 13 e… 側壁絶縁膜(NチャネルMOSFET用) 13 f... N 型ソース / ドレイン拡散層 13g…N型ソース / ドレイン拡散層 13h…シリコン化合物層(ゲート電極上)

(15)

13 i…シリコン化合物層(ソース / ドレイン拡散層上)

50

10

20

30

13 ј…ゲート電極コンタクト(NチャネルMOSFET用) 13 k... 配線(ゲート電極接続用) 13m...拡散層コンタクト(NチャネルMOSFET用) 13n... 配線(拡散層接続用) 14...素子分離領域 14a...トレンチ溝 14 b... ラウンド酸化膜 14 c … 埋め込み酸化膜 14 c ´ … シリコン酸化膜(埋め込み酸化膜用) 15...層間絶縁膜 21... 熱酸化膜 22…シリコン窒化膜 23…レジスト膜 24…ダミー酸化膜 2 5 … シリコン酸化膜 (ゲート絶縁膜用) 26…シリコン膜(ゲート電極用) 2 6 ´ … ゲート電極パターン 27…レジスト膜(ゲート電極形成用) 28…選択シリコン成長層 28a...高酸素濃度層 28b...高窒素濃度層 29...コバルト膜 31...チタン膜 3 2 ... 金属積層膜 33…シリコン・ゲルマニウム層 【図1】



【図2】







10

24 ダミー酸化膜

14 14

13'b



【図6】

14c

146 146 140

12b



【図5】







【図8】





【図9】





【図11】



【図12】

【図13】









【図15】

【図16】





【図17】

【図18】





【図19】

【図20】



















フロントページの続き

(72) 発明者 吉村 尚郎 神奈川県横浜市磯子区新杉田町 8 番地 株式会社東芝横浜事業所内

審査官 松本 貢

(56)参考文献 特開平01-189919(JP,A) 特開平10-092949(JP,A) 特開平08-078360(JP,A)

(58)調査した分野(Int.CI.⁷, DB名) H01L 21/8238 H01L 27/08 331 H01L 27/092