# (12) 特許公報(B2)

(11) 特許番号

### 特許第5017865号

(45) 務行日	双 よう/も	E01750/2012 0 6	5)		(94) <b>2</b>	《绿口	亚成94年6日99日	(P5017865)
(45) Æ1J L		F97100 (2012.9.3	<i>"</i>		(24) 3		十成24年0月22日	1 (2012.0.22)
(51) Int.Cl.			FΙ					
HO1L	29/78	(2006.01)	HO1L	29/78	653A			
H01L	21/336	(2006.01)	HO1L	29/78	652K			
H01L	<i>29/12</i>	<b>(200</b> 6.01)	HO1L	29/78	658D			
			HO1L	29/78	652T			
			HO1L	29/78	652G			
							請求項の数 13	(全 35 頁)
(21) 出願番号	1	特願2006-8995 (P	2006-8995)	(73)特許権	霍者 0000	05234		
(22) 出願日		平成18年1月17日	(2006.1.17)		富士電	機株式	会社	
(65) 公開番号		特開2007-194283 (P2007-194283A)			神奈川	県川崎	市川崎区田辺新日	日1番1号
(43) 公開日		平成19年8月2日 (2007.8.2)		(74) 代理ノ	<b>10010</b> 4	190		
審査請求日		平成20年10月15日 (2008.10.15)			弁理士	: 酒井	- 昭徳	
				(72) 発明者	ず 中村	俊一		
					神奈川	県横須	<b>寶市長坂二丁目</b> 2	2番1号 富
					士電機	アドバ	バンストテクノロシ	ジー株式会社
					内			
				(72) 発明者	畜 米澤	喜幸		
					神奈川	県横須	寶市長坂二丁目2	2番1号 富
					士電機	アドバ	バンストテクノロ	ジー株式会社
					内			
					含 溜肉	健夫		
					국 1862년	陡八	最新	冬頁に続く

(54) 【発明の名称】半導体装置

(19) 日本国特許庁(JP)

(57)【特許請求の範囲】

【請求項1】

半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領 域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層と、前記ドレイン領域の 少なくとも一部領域である高ドープ層を有し、前記基体のおもて面から形成されたトレン チ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有し、かつ前記基体を構成す る半導体材料の絶縁破壊電界と比誘電率の積が、前記ゲート絶縁膜を構成する絶縁物材料 の絶縁破壊電界の常用値と比誘電率の積よりも大きい半導体装置において、

<u>前記トレンチを、前記基体のおもて面から前記ドリフト層を貫いて前記ドレイン領域側</u>の高ドープ層に達する深さに形成し、

<u>前記トレンチの、前記ゲート電極よりも深い部分を、前記基体の半導体材料の絶縁破壊</u> 電界と同等か、またはそれ以上の値の絶縁破壊電界の常用値を有する絶縁物で埋め込み、

前記ゲート電極の下端での前記絶縁物の厚さが、前記ドリフト層の厚さよりも大きく、 前記ドリフト層となる半導体領域がn型であり、かつ前記トレンチに埋め込まれた前記 絶縁物中に存在する固定電荷の符号が正であることを特徴とす<u>る半</u>導体装置。

【請求項2】

<u>半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領</u> <u>域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層と、前記ドレイン領域の</u> <u>少なくとも一部領域である高ドープ層を有し、前記基体のおもて面から形成されたトレン</u> チ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有し、かつ前記基体を構成す

(2)

<u>る半導体材料の絶縁破壊電界と比誘電率の積が、前記ゲート絶縁膜を構成する絶縁物材料</u>の絶縁破壊電界の常用値と比誘電率の積よりも大きい半導体装置において、

<u>前記トレンチを、前記基体のおもて面から前記ドリフト層を貫いて前記ドレイン領域側</u>の高ドープ層に達する深さに形成し、

前記トレンチの、前記ゲート電極よりも深い部分を、前記基体の半導体材料の絶縁破壊 電界と同等か、またはそれ以上の値の絶縁破壊電界の常用値を有する絶縁物で埋め込み、

前記ゲート電極の下端での前記絶縁物の厚さが、前記ドリフト層の厚さよりも大きく、 前記ドリフト層となる半導体領域がp型であり、かつ前記トレンチに埋め込まれた前記 絶縁物中に存在する固定電荷の符号が負であることを特徴とす<u>る半</u>導体装置。

【請求項3】

10

半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層と、前記ドレイン領域の 少なくとも一部領域である高ドープ層を有し、前記基体のおもて面から形成されたトレン チ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有し、かつ前記基体を構成す る半導体材料の絶縁破壊電界と比誘電率の積が、前記ゲート絶縁膜を構成する絶縁物材料の絶縁破壊電界の常用値と比誘電率の積よりも大きい半導体装置において、

<u>前記トレンチを、前記基体のおもて面から前記ドリフト層を貫いて前記ドレイン領域側</u>の高ドープ層に達する深さに形成し、

前記トレンチの、前記ゲート電極よりも深い部分を、前記基体の半導体材料の絶縁破壊 電界と同等か、またはそれ以上の値の絶縁破壊電界の常用値を有する絶縁物で埋め込み、

20

前記ゲート電極の下端での前記絶縁物の厚さが、前記ドリフト層の厚さよりも大きく、 前記トレンチに埋め込まれた前記絶縁物と前記基体との界面の前記基体側に、該界面に 垂直に、前記基体を構成する半導体材料の絶縁破壊電界の (5/9)倍となる電界を印 加した場合に、前記ドレイン領域と前記基体のボディー領域となる半導体領域が、前記ト レンチに埋め込まれた前記絶縁物と、前記基体の半導体領域に広がる空乏層によって、完 全に隔てられることがないという特性を有することを特徴とす<u>る半</u>導体装置。

【請求項4】

半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領 域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層と、前記ドレイン領域の 少なくとも一部領域である高ドープ層を有し、前記基体のおもて面から形成されたトレン チ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有し、かつ前記基体を構成す る半導体材料の絶縁破壊電界と比誘電率の積が、前記ゲート絶縁膜を構成する絶縁物材料 の絶縁破壊電界の常用値と比誘電率の積よりも大きい半導体装置において、

前記トレンチを、前記基体のおもて面から前記ドリフト層を貫いて前記ドレイン領域側の高ドープ層に達する深さに形成し、

前記トレンチの、前記ゲート電極よりも深い部分を、前記基体の半導体材料の絶縁破壊 電界と同等か、またはそれ以上の値の絶縁破壊電界の常用値を有する絶縁物で埋め込み、

<u>前記ゲート電極の下端での前記絶縁物の厚さが、前記ドリフト層の厚さよりも大きく、</u> 前記基体を構成する半導体材料の絶縁破壊電界および比誘電率をそれぞれE<sub>s</sub>および<sub>s</sub> とし、前記トレンチに埋め込まれた前記絶縁物の絶縁破壊電界の常用値および比誘電率を それぞれE<sub>1</sub>および<sub>1</sub>とすると、

前記トレンチに埋め込まれた前記絶縁物と前記基体との界面の前記基体側に、該界面に 垂直にE<sub>s</sub>の ({(E<sub>1</sub>/E<sub>s</sub>)<sup>2</sup>-1}/{( <sub>s</sub>/ <sub>1</sub>)<sup>2</sup>-1})倍となる電界を印加 した場合に、前記ドレイン領域と前記基体のボディー領域となる半導体領域が、前記トレ ンチに埋め込まれた前記絶縁物と、前記基体の半導体領域に広がる空乏層によって、完全 に隔てられることがないという特性を有することを特徴とす<u>る半</u>導体装置。

【請求項5】

前記ドリフト層となる半導体領域がn型であり、かつ前記トレンチに埋め込まれた前記 絶縁物中に存在する固定電荷の符号が正であることを特徴とする請求項3または4に記載 の半導体装置。 30

【請求項6】

前記ドリフト層となる半導体領域がp型であり、かつ前記トレンチに埋め込まれた前記 絶縁物中に存在する固定電荷の符号が負であることを特徴とする請求項3または4に記載

(3)

<u>の半導体装置。</u> 【請求項7】

前記基体を構成する半導体材料がSiCであり、前記ゲート絶縁膜および前記トレンチ に埋め込まれた前記絶縁物がSiO<sub>2</sub>を主成分とする絶縁物であることを特徴とする請求 項1~6のいずれか一つに記載の半導体装置。

【請求項8】

前記基体を構成する半導体材料が { 0 0 0 1 } 面を主面とする 4 H - S i C であり、前 <sup>10</sup> 記トレンチに埋め込まれた前記絶縁物の絶縁破壊電界の常用値が 2 . 5 M V / c m 以上で あり、同絶縁物の絶縁破壊電界の常用値と比誘電率の積が 2 5 M V / c m 以下であること を特徴とする請求項 1 ~ <u>6</u>のいずれか一つに記載の半導体装置。

【請求項9】

前記基体を構成する半導体材料が { 1 1 - 2 0 } 面を主面とする4 H - S i C もしくは 6 H - S i C、 { 0 1 - 1 4 } 面を主面とする6 H - S i C、または { 0 3 - 3 8 } 面を 主面とする4 H - S i C であり、前記トレンチに埋め込まれた前記絶縁物の絶縁破壊電界 の常用値が1 . 8 M V / c m 以上であり、同絶縁物の絶縁破壊電界の常用値と比誘電率の 積が1 8 M V / c m 以下であることを特徴とする請求項1 ~ <u>6</u>のいずれか一つに記載の半 導体装置。

【請求項10】

前記基体を構成する半導体材料が3C-SiCであり、前記トレンチに埋め込まれた前 記絶縁物の絶縁破壊電界の常用値が1.5MV/cm以上であり、同絶縁物の絶縁破壊電 界の常用値と比誘電率の積が15MV/cm以下であることを特徴とする請求項1~<u>6</u>の いずれか一つに記載の半導体装置。

【請求項11】

前記基体を構成する半導体材料の絶縁破壊電界が3MV/cm以下であり、同半導体材料の絶縁破壊電界と比誘電率の積が12MV/cm以上であり、前記トレンチに埋め込まれた前記絶縁物がSiO<sub>2</sub>であることを特徴とする請求項1~<u>6</u>のいずれか一つに記載の 半導体装置。

【請求項12】

前ホ境「2】 前記基体を構成する半導体材料の主面のオフ角が10度以内であることを特徴とする請

求項<u>8</u>に記載の半導体装置。

【請求項13】

前記ゲート絶縁膜の比誘電率が、前記トレンチに埋め込まれた前記絶縁物の比誘電率よ りも大きいことを特徴とする請求項1~<u>12</u>のいずれか一つに記載の半導体装置。 【発明の詳細な説明】

【技術分野】

[0001]

この発明は、半導体材料としてSiC(炭化珪素)等、シリコンよりもバンドギャップ 40 の広い半導体を用いた半導体装置に関し、特にトレンチゲート構造を有する縦型のMIS FET(金属 - 絶縁膜 - 半導体構造を有する電界効果トランジスタ)を構成する半導体装 置に関する。

【背景技術】

[0002]

従来から、半導体材料としてSiCを用いて高耐圧パワーデバイスを作製すると、オン 抵抗を大幅に低減できる可能性のあることが指摘されている。例えば、ローム社のプレス リリースによれば、ローム社が量産する予定であるSiC製MOSFET(金属-酸化膜 - 半導体構造を有する電界効果トランジスタ)のオン抵抗は、同じ耐圧クラスのSi製I GBT(絶縁ゲート型バイポーラトランジスタ)のオン抵抗の半分となる(非特許文献1 20

参照。)。

【0003】

SiCを主材料とする高耐圧のMOSFETが今後1、2年のうちに各半導体メーカー から出荷される見込みである。今後、低コスト化と電気的特性の向上が進めば、インバー ター部品のSi製IGBTの大半がSiC製IGBTに置き換わっていくと考えられる。 【0004】

(4)

しかし、SiCデバイスの量産化にあたっては、SiCウェハが、Siウェハに比べて、非常に高価であるという問題がある。現時点では、SiCウェハの面積あたりの単価は、Siウェハの面積あたりの単価の数十倍である。従って、SiCデバイスの開発にあたっては、単位面積あたりの電流駆動能力を向上させることが極めて重要である。 【0005】

従来は、SiO<sub>2</sub>/SiC界面の状態がSiO<sub>2</sub>/Si界面ほど良好ではない。そのため、SiO<sub>2</sub>/SiC界面でのMOSチャネル移動度は、数十cm<sup>2</sup>/Vs程度であり、SiO<sub>2</sub>/Si界面でのMOSチャネル移動度と比べて約1桁小さい。従って、SiC製の高耐圧デバイスでは、MOSチャネルに起因するオン抵抗を低減することが重要である。 【0006】

また、SiCデバイスでは、ドリフト領域の抵抗が、Siデバイスに比べて非常に小さ いので、MOSチャネルにおける抵抗(チャネル抵抗)がデバイスの抵抗の大部分を占め ている。従って、SiCデバイスの電流駆動能力は、主として単位面積あたりのチャネル 密度によって決まる。

[0007]

縦型MOSFET等の縦型MISFETの構造は、主として、図15に示すDMOSF ET型と、図16に示すトレンチMOSFET型に大別される。両図において、符号1は 、ドレイン領域となる基板である。また、符号2、3、4、5、6、7、8、9および1 0は、それぞれドリフト層、ボディー領域、ソースコンタクト領域、ボディーコンタクト 領域、ゲート酸化膜、ゲート電極、層間絶縁膜、ソース電極およびドレイン電極である。 また、図16において、符号11は、トレンチである。

[0008]

なお、図15および図16では、1つのゲート電極が単位構造として示されているが、 実際のデバイスにおいては、これらの単位構造が多く繰り返される。また、両図において は、図面上では細線となってしまうような個所が誇張して描かれており、実際の寸法比と は異なっている(他の図においても同じ)。また、本明細書および添付図面では、同一の 構成要素については同一の符号を付して、重複する説明を省略する。

【 0 0 0 9 】

図15に示すように、DMOSFET型では、オン状態において、ボディー領域3の、 ゲート酸化膜6との界面にできるMIS(絶縁膜が酸化膜の場合は、MOS)チャネル1 2を通過した電子は、ボディー領域3の間のJFET領域13を流れ、ドリフト層2を経 て基板1に至る。オフ状態においては、JFET領域13は、基本的にピンチオフ状態と なり、印加電圧の大部分は、ボディー領域3とドリフト層2の間のpn接合によって維持 される。従って、ゲート酸化膜6の付近では、電界は相当に緩和されている。 【0010】

しかし、図15に示す構造では、JFET領域13の両側にpn接合があるため、オン 状態のときに、JFET効果によって、空乏層がpn接合のビルトイン電圧の分だけJF ET領域13に伸び、電流流路が狭搾される。このため、JFET領域13の抵抗(以下 、JFET抵抗とする)が増大する。

[0011]

単位面積あたりの電流駆動能力を向上するために、図15に示す単位構造の横幅、すなわちセルピッチを縮小すると、JFET領域13の横幅も縮小されるが、JFET効果による電流流路の狭搾量は変わらない。このため、JFET領域13のうち、電流流路が狭搾されない部分の割合が減少してしまい、JFET抵抗が増大する。

10

30

20

[0012]

このようなJFET抵抗の増大は、オン状態での損失を増加させるため、好ましくない。また、JFET領域13の横幅が狭過ぎると、pn接合のビルトイン電圧によってJF ET領域13がピンチオフしてしまうため、JFET抵抗が急激に増加する。従って、J FET領域13の横幅には一定の下限があり、それゆえ、セルピッチにも下限がある。 【0013】

図16に示すトレンチMOSFET型では、JFET領域がなく、オン状態において、 MIS(MOS)チャネル12を通過した電子は、直ちにドリフト層2に入り、基板1に 達する。このように、JFET抵抗が存在しないので、上述したDMOSFET型よりも セルピッチの縮小を図ることができる。従って、トレンチMOSFET型では、DMOS FET型よりも単位面積あたりの電流駆動能力を高くすることができる。 【0014】

トレンチMOSFET型構造では、オフ状態において、ボディー領域3とドリフト層2 とからなるpn接合の界面付近で最も高電界となる。そして、オフ状態のときには、トレ ンチ底にある、ゲート電極7とドリフト層2の間の絶縁膜に、ボディー領域3とドリフト 層2とからなるpn接合の界面付近とほぼ同じ電束密度が侵入する。ここで、半導体中と 絶縁膜中とを通じて同じになるのは、電界ではなく、電束密度、あるいは比誘電率と電界 の積(以下、電界比誘電率積とする)である。

【0015】

Siでは、絶縁破壊電界が0.3MV/cm程度であり、比誘電率が12程度である。 つ方、主として絶縁膜に用いられるSiO<sub>2</sub>では、絶縁破壊電界の常用値(以下、常用絶 縁破壊電界とする)が2.5~3MV/cmであり、比誘電率が概ね4弱である。従って 、Siを用いる場合には、電界集中がない限り、SiO<sub>2</sub>に侵入する電界比誘電率積が3 .6MV/cm以下であり、電界にすると概ね1MV/cm程度以下であるので、特に問 題にはならない。

【0016】

ここで、SiO<sub>2</sub>に関して常用絶縁破壊電界を用いる理由は、以下の通りである。絶縁物、特に半導体プロセスで用いられるSiO<sub>2</sub>等のアモルファス状の絶縁物の場合、瞬間的に高電界が印加されても破壊しない。しかし、高電界が長時間、印加されると、次第に 劣化し、最終的に絶縁破壊に至るという経時劣化現象を示す。

【0017】

そのため、所定のデバイス寿命の間、絶縁物として機能を保証するためには、瞬間的な 絶縁破壊電界よりも低い所定の電界を上限に定め、これよりも高い電界が絶縁物に印加さ れないように設計する必要がある。従って、この瞬間的な絶縁破壊電界よりも低い所定の 電界を常用絶縁破壊電界として、設計の基準に用いるのである。

【0018】

Si中の電界集中を避けるために、図17に示すように、SiO<sub>2</sub>に電圧を分担させる 構造が提案されている(非特許文献2参照。)。図17に示す構造では、トレンチ11が 基板1に達するまで深く形成されている。そして、厚いSiO<sub>2</sub>膜からなるフィールド絶 縁膜14によってドリフト層2および基板1からゲート電極7を隔離したRESURF構 造が形成されている。このフィールド絶縁膜14に対しては、ゲート電極7とドレイン領 域である基板1とが明らかに近接しており、Siに比べてSiO<sub>2</sub>に高電界が印加される のは明らかである。

【0019】

ー般に、パワーデバイスでは、過電圧によりデバイスが破壊する場合、ソースとドレインが短絡されないまま、ゲートとドレインが短絡することは、避けなければならない。その理由は、以下の通りである。

【0020】

通常、ソースおよびドレイン側の高圧回路には、ソースとドレインの短絡に備えた対策 が講じられている。従って、万一、ソースとドレインが短絡しても、当該デバイスや、当

10

30

該デバイスと協調して動作する他のパワーデバイスや受動素子等が焼損するだけで済む。 【0021】

それに対して、ゲート側の制御回路は、一般に低耐圧であるので、ゲートとドレインが 短絡してゲートにドレイン側の高電圧が印加されると、ゲート側の制御回路が破壊されて しまう。そして、その破壊的な高電圧がその制御回路から隣接する低圧回路に次々と伝播 して、当該パワーデバイスを用いているシステム全体に致命的な損害をもたらす可能性が ある。

#### 【0022】

このような事態を招かないために、ゲート回路に容量が十分に大きいツェナーダイオードを付加するような対策が可能である。しかし、これは、経済的に不合理であるばかりで <sup>10</sup>なく、スイッチングのたびにこのツェナーダイオードを充放電するために、スイッチング 損失の増大とスイッチング速度の低下と制御波形の乱れなどの不都合を生じる。 【0023】

以上のような観点から、デバイスの耐圧が、ゲートとドレイン間の耐圧で決まるような 設計は、好ましくない。そこで、ゲートとドレイン間の耐圧を十分確保するために、半導 体の絶縁破壊電界が相当に大きい場合であっても、ゲートとドレイン間の耐圧を確保でき るようなデバイス構造が必要である。

【0024】

ところで、SiCを用いることによってオン抵抗を大幅に低減できる理由は、以下の通 りである。SiCは、Siよりも高い絶縁破壊電界を有するので、SiCデバイスでSi <sup>20</sup> デバイスと同じ耐圧を実現するには、ドリフト層をSiデバイスよりも薄くでき、またド リフト層のドーピング量を高くすることができる。それによって、SiCデバイスのドリ フト層の抵抗をSiの場合と比べて2桁以上低減できるからである。

【 0 0 2 5 】

しかし、SiCの比誘電率は、9.6~10程度であり、Siと大差がないのに対して、SiCの絶縁破壊電界は、1.5~2.5MV/cmとSiより5~8倍も高い。そのため、SiCの縦型トレンチMISFETにおいて、図16に示すようなSiデバイスと同じ構造を適用したのでは、トレンチ底の絶縁膜に過大な電界が印加されることになる。 【0026】

従って、ボディー領域3とドリフト層2とからなるpn接合の耐圧よりも、このトレン 30 チ底の絶縁膜の常用絶縁破壊電界によって、耐圧が決まってしまう。この問題の解決策と して、図18に示すように、ドリフト層2がn型である場合に、トレンチ底に埋め込みp 型領域15を設け、この埋め込みp型領域15をソース電位に保つようにした構造が公知 である(例えば、特許文献1参照。)。

【0027】

また、トレンチ底の絶縁膜に過大な電界が印加されるのを避ける別の構造として、トレ ンチ底の絶縁膜を厚くした構造が提案されている(例えば、特許文献2、特許文献3参照 。)。さらに、別の構造として、主としてボディー領域とドリフト領域からなるpn接合 ダイオードの耐圧を下げる構造と、トレンチ底以外の部分に電界集中を起こさせる構造が 提案されている(例えば、特許文献4参照。)。

【0028】

40

50

【特許文献1】米国特許第6180958号明細書
【特許文献2】特開平2-102579号公報
【特許文献3】特開平7-326755号公報
【特許文献4】特開平10-308512号公報
【非特許文献1】「従来比1/40の低損失SiCパワーMOSFET開発!」、[on line]、[平成17年6月30日検索]、インターネット < URL:http:// www.rohm.co.jp/news/sicpower-j.html>
【非特許文献2】マサヒト・コダマ(Masahito Kodama)、外3名、「テンパラチャ キャラクタリスティクス オブ ア ニュー 100V レイテッド パワ MOSFET、VLMOS(バーチカル LOCOS MOS)(Temperature characteristics of a new 100V rated power MOSFET,VLMOS(Vertical LOCOS MOS))」、プロシーディングズ オブ 2004 インターナショナル シンポジウム オン パワー セミコンダクタ デバイシス & ICs(Proceedings of 2004 International Symposium on Power Semiconductor Devices & ICs)、2004年、p.463-466 【発明の開示】

## 【発明が解決しようとする課題】

【0029】

10

しかしながら、上述した図18に示す構造では、埋め込みp型領域15とドリフト層2 とによりpn接合が形成されるため、オン状態のときに、空乏層がドリフト層2に、この pn接合のほぼビルトイン電圧分だけ伸びることになる。その結果、電流流路が狭搾され てしまい、デバイスの抵抗が増大する。

[0030]

この現象は、原理的にはJFET効果と同じものである。つまり、トレンチ底に埋め込みp型領域15を設けると、トレンチMOSFET型構造とすることによって回避できたはずのJFET効果が再び現れることになる。

【0031】

そのため、DMOSFET型構造の場合と同様に、セルピッチの縮小に限界が生じる。 20 従って、上述したように、高価なSiCウェハを用いるSiCデバイスでは、セルピッチ の縮小が重要であるにもかかわらず、トレンチMOSFET型構造としたことにより得ら れるセルピッチの縮小化という主たる効果が失われてしまう。

【0032】

また、上記特許文献2または3に開示された構造では、SiC中の電界よりもトレンチ 底の絶縁膜中の電界によって耐圧が制限されるため、SiCの有する高い絶縁破壊電界を 十分に活用しているとは言えない。さらに、上記特許文献4に開示された構造では、Si Cの有する高い絶縁破壊電界から期待される高耐圧を実現することができないという欠点 がある。

【0033】

この発明は、上述した従来技術による問題点を解消するため、トレンチ底部の絶縁膜の 破壊に起因するゲートとドレイン間の短絡を抑制し、高耐圧を実現することができる半導 体装置を提供することを目的とする。

【課題を解決するための手段】

【0034】

この発明にかかる半導体装置は、半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層と、前記ドレイン領域の少なくとも一部領域である高ドープ層を有し、前記基体のおもて面から形成されたトレンチ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有し、かつ前記基体を構成する半導体材料の絶縁破壊電界と比誘電率の積が、前記ゲート絶縁膜を構成する絶縁物材料の絶縁破壊電界の常用値と比誘電率の積よりも大きい半導体装置において、前記トレンチを、前記基体のおもて面から前記ドリフト層を貫いて前記ドレイン領域側の高ドープ層に達する深さに形成し、前記トレンチの、前記ゲート電極よりも深い部分を、前記基体の半導体材料の絶縁破壊電界と同等か、またはそれ以上の値の絶縁破壊電界の常用値を有する絶縁物で埋め込み、前記ゲート電極の下端での前記絶縁物の厚さが、前記ドリフト層の厚さよりも大きいことを特徴とする。

【0035】

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記ドリフト層となる半導体領域がn型であり、かつ前記トレンチに埋め込まれた前記絶縁物中に存在する固定電荷の符号が正であることを特徴とする。

30

40

【0036】

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記ドリフト層となる半導体領 域がp型であり、かつ前記トレンチに埋め込まれた前記絶縁物中に存在する固定電荷の符 号が負であることを特徴とする。

(8)

【0037】

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記トレンチに埋め込まれた前 記絶縁物と前記基体との界面の前記基体側に、該界面に垂直に、前記基体を構成する半導 体材料の絶縁破壊電界の (5/9)倍となる電界を印加した場合に、前記ドレイン領域 と前記基体のボディー領域となる半導体領域が、前記トレンチに埋め込まれた前記絶縁物 と、前記基体の半導体領域に広がる空乏層によって、完全に隔てられることがないという 特性を有することを特徴とする。

【0038】

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記基体を構成する半導体材料 の絶縁破壊電界および比誘電率をそれぞれE<sub>s</sub>および<sub>s</sub>とし、前記トレンチに埋め込まれ た前記絶縁物の絶縁破壊電界の常用値および比誘電率をそれぞれE<sub>1</sub>および<sub>1</sub>とすると、 前記トレンチに埋め込まれた前記絶縁物と前記基体との界面の前記基体側に、該界面に垂 直にE<sub>s</sub>の ({(E<sub>1</sub>/E<sub>s</sub>)<sup>2</sup> - 1}/{( <sub>s</sub>/ <sub>1</sub>)<sup>2</sup> - 1})倍となる電界を印加し た場合に、前記ドレイン領域と前記基体のボディー領域となる半導体領域が、前記トレン チに埋め込まれた前記絶縁物と、前記基体の半導体領域に広がる空乏層によって、完全に 隔てられることがないという特性を有することを特徴とする。

[0039]

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記基体を構成する半導体材料 がSiCであり、前記ゲート絶縁膜および前記トレンチに埋め込まれた前記絶縁物がSi O<sub>2</sub>を主成分とする絶縁物であることを特徴とする。

[0040]

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記基体を構成する半導体材料 が { 0 0 0 1 } 面を主面とする 4 H - S i C であり、前記トレンチに埋め込まれた前記絶 縁物の絶縁破壊電界の常用値が 2 . 5 M V / c m 以上であり、同絶縁物の絶縁破壊電界の 常用値と比誘電率の積が 2 5 M V / c m 以下であることを特徴とする。

【0041】

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記基体を構成する半導体材料 が{11-20}面を主面とする4H-SiCもしくは6H-SiC、{01-14}面 を主面とする6H-SiC、または{03-38}面を主面とする4H-SiCであり、 前記トレンチに埋め込まれた前記絶縁物の絶縁破壊電界の常用値が1.8MV/cm以上 であり、同絶縁物の絶縁破壊電界の常用値と比誘電率の積が18MV/cm以下であるこ とを特徴とする。

[0042]

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記基体を構成する半導体材料 が3C-SiCであり、前記トレンチに埋め込まれた前記絶縁物の絶縁破壊電界の常用値 が1.5MV/cm以上であり、同絶縁物の絶縁破壊電界の常用値と比誘電率の積が15 MV/cm以下であることを特徴とする。

【0043】

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記基体を構成する半導体材料の絶縁破壊電界が3MV/cm以下であり、同半導体材料の絶縁破壊電界と比誘電率の積が12MV/cm以上であり、前記トレンチに埋め込まれた前記絶縁物がSiO<sub>2</sub>であることを特徴とする。

[0044]

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記基体を構成する半導体材料 の主面のオフ角が10度以内であることを特徴とする。

[0045]

30

40

20

<u>この</u>発明にかかる半導体装置は、<u>上記</u>の発明において、前記ゲート絶縁膜の比誘電率が 、前記トレンチに埋め込まれた前記絶縁物の比誘電率よりも大きいことを特徴とする。 【0046】

ここで、ミラー・ブラヴェ指数の表記において、"-"はその直後の数値のバーを意味 している。つまり、ミラー・ブラヴェ指数の数値の直前に"-"が付されている場合には 、六方格子の、その"-"が付された数値に対応する座標軸を、当該ミラー・ブラヴェ指 数で特定される面がマイナス方向で横切ることを意味する。

【0047】

本発明によれば、トレンチに埋め込まれた絶縁物の常用絶縁破壊電界が、半導体の絶縁 破壊電界と同等かそれよりも大きく、また比誘電率の大小に関係なく、トレンチ内の絶縁 <sup>10</sup> 物と半導体に概ね等しい電界が印加されるので、トレンチ内の絶縁物よりも先に半導体側 で絶縁破壊が起こる。従って、ゲートとドレインの間で短絡が起こる前に、ソースとドレ インの間で短絡が起こる。

【発明の効果】

【0048】

本発明にかかる半導体装置によれば、トレンチ底部の絶縁膜の破壊に起因するゲートと ドレイン間の短絡を抑制することができるので、高耐圧を実現することができるという効 果を奏する。

【発明を実施するための最良の形態】

【0049】

20

上記目的を達成するため、本発明者らは以下の検討を行った。以下に、その検討内容に ついて説明するが、ここでは、主たるキャリアが電子であると仮定して説明する。

[0050]

これは、SiCにおいては、正孔よりも電子の方が移動度が大きいので、電子を主たる キャリアとするデバイスが好ましく用いられるからである。正孔を主たるキャリアとする デバイスの場合には、以下の説明において、電子と正孔、n型とp型、並びに電荷および 電位の符号を入れ替え、また、電界、電束密度および電気力線の向きを逆にして、読み替 えればよい。

【0051】

また、本明細書では、基体の半導体材料として4H-SiCを用い、トレンチに埋め込 30 む絶縁物材料としてSiO<sub>2</sub>を主成分とする材料を用いる場合を例にして説明するが、本 発明はこの組合せに限るものではない。つまり、従来のトレンチ構造では、基体に比べて 比誘電率の小さい絶縁物を用いる際に、絶縁物に過大な電界が印加されてしまう。

【0052】

それに対して、本発明の本質的な点は、構造上の工夫により、電磁気学上の法則によっ て、比誘電率の大小に関係なく、絶縁物にほぼ等しい電界が印加されるようにすることに ある。従って、トレンチに埋め込まれる絶縁物材料の常用絶縁破壊電界が、基体となる半 導体材料の絶縁破壊電界と同等か、それよりも大きければ、いかなる組合せでもよい。こ れは、後述する実施の形態においても同様である。

[0053]

実際に、工業的に入手または作製可能な半導体の中で、絶縁破壊電界が2~3MV/c m以上であり、かつn型とp型の両方の伝導型の制御が比較的容易であるものは、SiC と一部のIII族窒化物半導体、例えばGaNやGaNを主成分とする混晶に限られてい る。しかし、IIII族窒化物半導体は、実質的に絶縁体であるA1Nを除いて、一般に、 Siよりも熱伝導率が小さい。そのため、大電流密度を要求される縦型パワーデバイス用 半導体材料として単体で用いるのは好ましくない。

【0054】

単位面積あたりの電流駆動能力をさらに向上させようとすると、単位面積あたりの電力 密度が増大するので、必然的に、単位面積あたりのデバイスの発熱量が増加する。これは 、導通損失に直接影響するオン抵抗を低減できたとしても、ソースとドレイン間およびゲ

50

ートとドレイン間の静電容量に起因するスイッチング損失を低減できないからである。このような事情により、縦型パワーデバイス用半導体材料としては、現在のところ、SiC が最も適当である。

【 0 0 5 5 】

SiCには多数のポリタイプ(結晶構造)がある。SiCの工業的に入手可能なポリタ イプは、3Cと6Hと4Hに限られている。6Hおよび4HのSiCには、電子移動度お よび絶縁破壊電界に、強い異方性があることが知られている。また、比誘電率にも多少異 方性があるとされている。一方、3C-SiCについては、物性値の異方性は小さいと考 えられている。

【0056】

これらポリタイプの物性値を表1に示す。縦型パワーデバイスでは、オン状態で電子が 走行する方向およびオフ状態で主として電界が向かう方向は、いずれも主面に概ね垂直な 方向である。従って、表1においては、主面に垂直な方向の値を物性値の代表値としてい る。

【 0 0 5 7 】

【表1】

ポリタイプ	4	Н	6	3C		
面方位		{0001}	{11 <del>2</del> 0}	{0001}	{11 <del>2</del> 0}	(001)
電子移動度	(cm²/Vs)	1120	940	150	500	1000
絶縁破壊電界	(MV/cm)	2.5	1.8	2.8	1.8	1.5
比誘電率		10	9.7	10	9.7	9.7
Baligaの性能指数	403	138	75	72	76	

20

30

10

【0058】

表1において、Baligaの性能指数は、電子移動度、絶縁破壊電界および比誘電率の3つの物性値から計算により求められる値であり、所与の耐圧に対するオン抵抗の理論 下限の逆数に比例する。従って、Baligaの性能指数の値が大きいほど好ましい。表 1より、4H-SiCは、電子移動度が大きく、また、各面方位で十分大きな絶縁破壊電 界を有するので、好ましい。特に、4H-SiCの{0001}面を主面として用いると 、オン抵抗の理論下限が小さいので、好ましい。

【0059】

一方、トレンチに埋め込む絶縁物としては、次の条件を満たすものでなければならない。第1に、トレンチ内のゲートとして用いられる側壁部分に付着しないか、またはこの部分に付着しても後から制御性よく取り除くことができるか、または絶縁物自身がゲート絶縁膜の一部もしくは全部となること。第2に、開口部の幅に比べて相当に深いトレンチを埋め込むことができ、かつ埋め込まれた領域内に耐圧を低下させるようなボイドやクラックを生じることがないこと。

[0060]

第3に、ゲート絶縁膜およびゲート電極を汚染しないこと。第4に、デバイスの保管条 40 件や使用条件、および絶縁物の埋め込み後の全デバイスプロセスにおいて、熱的および化 学的に耐えられること。以上の4つの条件を少なくとも満たす必要がある。比誘電率およ び絶縁破壊電界の条件については、後述する。これらの条件を満たす絶縁物材料は極めて 限られている。半導体材料がSiCである場合、SiO2またはSiO2を主成分とする絶 縁物材料であれば、上記4つの条件を満たすことができる。

[0061]

(理論的考察)

トレンチ底から下方(ドレイン側)での電界分布を考察するにあたって、まず、半導体 と絶縁物からなる系の1次元的モデルで考える。半導体の誘電率は、絶縁物の誘電率より も高いとする。また、半導体は、ドナー密度の小さい(低濃度の)n型であると仮定する

【0062】

図1に、1次元的モデルの構成を示す。図1には、1次元的モデルの断面図100と、 その断面図に対応する深さ方向の電界分布を示す特性図110が示されている。断面図1 00に示すように、1次元的モデルは、一対の金属電極21,22の間に、半導体23と 絶縁物24が直列に挟まれた構成となっている。

(11)

【 0 0 6 3 】

半導体23と絶縁物24の界面に垂直に電圧が印加される場合、この界面では電束密度 が保存される。そして、半導体23の誘電率が絶縁物24の誘電率よりも高いので、特性 図110で示すように、絶縁物24中の電界強度が、半導体23中の電界強度よりも高く なる。なお、半導体23がドナー密度の小さいn型であるため、半導体23中での電界強 度の変化が小さいとして、無視してある。

【0064】

ここで重要なことは、半導体23中の電界強度が絶縁破壊電界に達したとき、または絶 縁物24中の電界強度が常用絶縁破壊電界に達したときに絶縁破壊が起こると考えて設計 を行うことである。例えば、Siを熱酸化したことにより得られるSiO<sub>2</sub>膜の瞬間的な 絶縁破壊電界は、10MV/cm以上にも達する。しかし、このような高電界が常時印加 される場合には、デバイスの寿命を保証できないため、通常は、2.5~3MV/cmを 超えるような電界がSiO<sub>2</sub>に印加されないように設計する。

【0065】

半導体の絶縁破壊電界から期待される耐圧を得るには、半導体中の電界が絶縁破壊電界 に達したときに、絶縁物中の電界が常用絶縁破壊電界を超えてはならない。図1に示すよ うに、半導体23と絶縁物24との界面に垂直に電圧が印加される場合、上述したように 半導体23中と絶縁物24中とで電束密度が等しくなるので、両者で電界比誘電率積が等 しくなる。

[0066]

半導体23中の電界が絶縁破壊電界に達したときに、半導体23中の絶縁破壊電界と半 導体23の比誘電率の積(以下、絶縁破壊電界比誘電率積とする)が、絶縁物24中の電 界比誘電率積に等しくなる。このときの絶縁物24中の電界が常用絶縁破壊電界を超えて いる場合、すなわち半導体23の絶縁破壊電界比誘電率積が、絶縁物24の常用絶縁破壊 電界と比誘電率の積(以下、常用絶縁破壊電界比誘電率積とする)よりも大きい場合には 、絶縁物24の方が先に破壊し、トレンチMISFETの場合には、ゲートとドレイン間 の短絡が起こる可能性がある。

[0067]

なお、前述のSiO<sub>2</sub>のように、絶縁物の絶縁破壊電界と常用絶縁破壊電界との間に数 倍の差がある場合には、半導体の絶縁破壊電界比誘電率積が、絶縁物の常用絶縁破壊電界 比誘電率積よりも大きい場合であっても、耐圧を維持できるように見えることがある。し かし、耐圧を維持できるのは短時間であり、実用上、充分な寿命を保証できるわけではな い。

【0068】

一例として、半導体がSiまたはSiCであり、絶縁物がSiO<sub>2</sub>である場合を考える。Siの絶縁破壊電界、比誘電率および絶縁破壊電界比誘電率積の各値は、それぞれ0.3MV/cm、12および3.6MV/cmである。SiCの絶縁破壊電界、比誘電率および絶縁破壊電界比誘電率積の各値は、それぞれ1.5~2.5MV/cm、10前後および15~25MV/cmである。SiO<sub>2</sub>の常用絶縁破壊電界、比誘電率および常用絶縁破壊電界比誘電率積の各値は、それぞれ2.5~3MV/cm、4前後および10~12MV/cmである。

【0069】

SiとSiO<sub>2</sub>を比べると、SiO<sub>2</sub>の常用絶縁破壊電界比誘電率積は、Siの絶縁破壊 電界比誘電率積よりも3倍程度以上大きい。従って、1次元モデルでは、図1の断面図1

10

20



40

00に示すような配置であっても、SiO<sub>2</sub>が先に絶縁破壊する心配はない。 【0070】

しかし、SiCとSiO<sub>2</sub>を比べると、SiO<sub>2</sub>の常用絶縁破壊電界比誘電率積は、Si Cの絶縁破壊電界比誘電率積の4~8割程度しかない。そのため、図1の断面図100に 示すような配置では、SiO<sub>2</sub>が先に絶縁破壊する危険性が高い。つまり、SiCのよう に絶縁破壊電界比誘電率積が大きい半導体材料を用いる場合には、図1の断面図100に 示すような配置にならないようなデバイス構造としなければならない。

【0071】

次に、図2に示すように、一対の金属電極21,22の間に、半導体23と絶縁物24 が並列に挟まれており、半導体23と絶縁物24の界面に平行に電圧が印加される場合を 考える。この場合、電界は、半導体23と絶縁物24の界面に平行になる。従って、半導 体23中のイオン化ドナーによる電界分布の変化を無視すれば、半導体23と絶縁物24 の比誘電率の大小に関係なく、半導体23中の電界と絶縁物24中の電界は、等しくなる

【0072】

つまり、半導体23の絶縁破壊電界よりも、絶縁物24の常用絶縁破壊電界の方が大きければ、絶縁物24が先に破壊してゲートとドレインの間の短絡が起こることはない。S iCとSiO<sub>2</sub>の組合せでは、SiO<sub>2</sub>の常用絶縁破壊電界がSiCの絶縁破壊電界と同等 か、それよりも大きいので、図2に示す配置であれば、SiO<sub>2</sub>が先に絶縁破壊する心配 はない。

20

10

【0073】

(デバイス構造への組み込み)

通常、縦型MISFETにおいては、ドレイン側にフィールドストッピング層と呼ばれ る高ドープ層が設けられる。ドリフト層が完全に空乏化した後、このフィールドストッピ ング層内で電界が急激に減少して、ほぼ0となる。それよりも深い部分は、ドレイン電極 の一部のようなものである。

[0074]

従って、例えば図3-1に示すように、トレンチ41の深さを、少なくとも半導体側の 絶縁破壊電圧において電界がほぼ0となる深さにする。そして、このトレンチ41のうち 、MISチャネル42の近傍、すなわちゲート電極37よりも深い部分に絶縁物46を埋 め込んでおく。このような構成にすれば、図2に示すような配置を実現できる。 【0075】

30

そして、このトレンチ41の深い部分に埋め込まれた絶縁物(以下、埋め込み絶縁物と する)46の常用絶縁破壊電界が、半導体の絶縁破壊電界と同等か、それよりも大きけれ ば、この埋め込み絶縁物46が先に絶縁破壊してゲートとドレインの間が短絡するのを防 ぐことができる。なお、図4-1に示すように、トレンチ41の深さを、半導体側の絶縁 破壊電圧において電界がほぼ0となる深さよりも深くしてもよい。図4-1に示す例は、 トレンチ41が基板31を貫通している例である。

[0076]

また、埋め込み絶縁物46とゲート絶縁膜36の材料が異なっていてもよい。例えば、 40 トレンチ41にSiO2を主成分とする絶縁物が埋め込まれており、ゲート絶縁膜36が これよりも比誘電率の高い材料であってもよい。また、ゲート絶縁膜36がSiO2を主 成分とする絶縁膜であって、トレンチ41にはこれよりも比誘電率の低い絶縁物材料が埋 め込まれていてもよい。

[0077]

このようにゲート絶縁膜36の比誘電率が埋め込み絶縁物46の比誘電率よりも大きい 方が、好ましい。その理由は、ゲートの電流駆動能力を低下させることなく、ゲートとド レインの間の静電容量を低減できるからである。

【 0 0 7 8 】

また、ゲート電極37の直下に、ゲート絶縁膜36と同じ材料の絶縁物があってもよい 50

し、ゲート絶縁膜36および埋め込み絶縁物46のいずれでもない材料の絶縁物があって もよい。あるいは、埋め込み絶縁物46がそのままゲート電極37に接触していてもよい

【0079】

また、埋め込み絶縁物46は、1種類の材料であってもよいし、複数の材料からなって いてもよい。例えば、この埋め込み絶縁物46が半導体に接する部分には、SiO<sub>2</sub>を主 成分とする絶縁膜が存在し、それよりも内側には、その絶縁膜よりも比誘電率の低い材料 が埋め込まれていてもよい。

[0080]

また、埋め込み絶縁物46以外の構成については、図3-1または図4-1に示す構成 <sup>10</sup> に限らず、種々変更可能である。例えば、フィールドストッピング層47が基板31と兼 用になっていてもよい。また、電流広がり層48がなくてもよい。さらに、ソースコンタ クトおよびボディーコンタクトの取り方が図3-1または図4-1の例と異なっていても よい。

【0081】

また、ゲート電極37については、その上端がボディー領域33とソースコンタクト領 域34の界面よりも上にあり、その下端がボディー領域33と電流広がり層48(電流広 がり層48がない場合は、ドリフト層32)の境界面よりも下にあり、かつ埋め込み絶縁 物46に過大な電界が印加されるほど下になければ、ゲート電極37がどのように配置さ れていてもよい。さらに、上記条件を満たせば、ゲート電極37の形状もどのような形状 でもよい。

【0082】

また、MISチャネル42の付近のトレンチ41は、主面に概ね垂直でなくてもよい。 特に、MISチャネル42の近傍におけるトレンチ41の形状は、チャネル抵抗が小さく なるように適宜選択され、どのような形状であっても、本発明の趣旨である高耐圧化を実 現できる。

【0083】

(2次元・3次元的効果に対する考察)

実際のデバイスでは、ドリフト層に無視できない量のドナーが存在する。このため、ド リフト層の電界は一定ではなく、電界強度が、ボディー領域側から基板またはフィールド ストッピング層側へ向かって次第に減少する。図5に示すように、ドナー密度が一定であ れば、ドリフト層の電界分布は、一定の傾きを有する台形となる。この傾きは、ドナー密 度に比例し、比誘電率に反比例する。

[0084]

オン抵抗を最小化するためには、ドリフト層とフィールドストッピング層の境界におけ る電界が、ドリフト層とボディー領域の界面の電界(半導体の絶縁破壊電界に一致する) の1/3となるように設計するのがよいとされている。一方、図6に示すように、理想的 な絶縁物の内部には固定電荷がないので、その内部での電界は一定である。

【0085】

図5において斜線を付した台形部分および図6において斜線を付した長方形部分のそれ 40 ぞれの面積が印加電圧に相当するので、両者の面積は等しい。すなわち、トレンチに埋め 込まれた絶縁物中の電界は、半導体中の電界の平均値となる。上述したオン抵抗を最小化 するための設計に従えば、トレンチに埋め込まれた絶縁物中の電界は、半導体の絶縁破壊 電界の2/3となる。

[0086]

そのままでは、半導体と絶縁物の界面で電位が異なってしまうので、半導体の下方から 絶縁物の上方に向かって少しずつ電気力線が入り、半導体と絶縁物の界面での電位を揃え ることになる。これは、一種の電界集中である。しかし、電位を揃えるためだけであるな らば、この効果だけによって、半導体側の最大電界よりも高い電界が絶縁物に印加される ことはない。 20

[0087]

実際のデバイスでは、MISFETとして動作するために、ゲート電極の下端は、必ず ボディー領域よりも下にある。従って、トレンチに埋め込まれた絶縁物の方が、半導体よ りも短い距離で、半導体と同じ電圧を維持しなければならない。また、SiCのように、 絶縁破壊電界が大きい場合には、ドリフト層のドナー密度がボディー領域のアクセプタ密 度に比べて無視できないほどに高い。

[0088]

このため、オフ時には、ボディー領域にも空乏層が伸び、印加電圧の一部を負担することになる。従って、トレンチに埋め込まれた絶縁物には、一見、ますます大きな電界がかかるように思われる。しかし、実施の形態において後述するように、少なくともSiCを用いる場合には、設計耐圧が非常に低い場合を除いて、ボディー領域が負担する電圧は、印加電圧の5%以下である。従って、このことによって絶縁物中の電界が増加する問題は、致命的ではない。

[0089]

設計耐圧が1 k V 以上であれば、ドリフト層の厚さは5 µ m 以上になる。作製余裕を見 込んだ結果、ゲート電極の下端がドリフト層の中に例えば0.5 µ m ほど食い込み、ゲー ト電極の下端がボディー領域の下端よりもドレインに近くなっても、電界の増加分は10 %以下である。従って、このことによって絶縁物中の電界が増加する問題も、致命的では ない。

[0090]

以上より、絶縁物中の電界増加率として、通常は15%を見込んでおけば十分であり、 実用上は10%でもよいと思われる。例えば、半導体がSiCであり、トレンチに埋め込 まれる絶縁物がSiO<sub>2</sub>である場合、SiCの絶縁破壊電界は2.5MV/cmである。

【 0 0 9 1 】

上述した影響を考慮すると、SiCが絶縁破壊する際に、SiO<sub>2</sub>には15%増しの2.9 MV/cm弱の電界が印加される可能性がある。しかし、この値は、SiO<sub>2</sub>の常用 絶縁破壊電界である3MV/cmよりも小さい。従って、SiO<sub>2</sub>が先に絶縁破壊するこ とはなく、高耐圧を実現できる。さらには、ゲート電極の下端とフィールドストッピング 層との距離が、少なくとも、ドリフト層の厚さよりも大きくなるように、ゲート電極の下 端位置を調整する必要がある。

【0092】

なお、SiCを用いる場合には、設計耐圧が1kV以下になると、ドリフト層の抵抗よ りも、チャネル抵抗、ソースやドレインのコンタクト抵抗および基板の抵抗などの影響が 顕著になってくる。従って、設計耐圧が1kVよりも大幅に小さい場合には、オン抵抗を 下げる効果がなく、無意味である。

【0093】

(絶縁物中の固定電荷に対する考察)

絶縁物の形成方法によって、内部に固定電荷を生じるような絶縁物がある。例えば、S iを熱酸化してSiO<sub>2</sub>を形成する場合、ドライ雰囲気で熱酸化を行うと、酸素が欠乏す ることによって、正の固定電荷が生じやすいとされている。一方、ウェット雰囲気で熱酸 化を行うと、内部に水酸基が取り込まれることによって、負の固定電荷が生じやすいとさ れている。

[0094]

これらの固定電荷は、半導体が空乏化した際のイオン化ドナーあるいはアクセプタと同様に、絶縁物中の電界分布に変化をもたらす。絶縁物中に固定電荷がある場合の電界分布 は、図5に示す半導体の場合と同様に、一定の傾きを有する電界分布となる。そして、こ の傾きは、ドナー密度に比例し、比誘電率に反比例する。

【0095】

なお、絶縁物中には、微視的には正負両方の固定電荷が存在している場合があるが、両 者が絶縁物中に一様に分布している限り、正負の電荷量を合計した電荷密度のみが重要で <sup>50</sup>

10

20

ある。以下の説明では、正負両方の固定電荷の電荷量を合計した電荷密度を、固定電荷密 度と称する。そして、正の固定電荷の電荷量の方が多い場合には、その固定電荷密度に相 当する量の正の固定電荷が絶縁物中に存在するものとし、一方、負の固定電荷の電荷量の 方が多い場合には、その固定電荷密度に相当する量の負の固定電荷が絶縁物中に存在する ものとする。

[0096]

図2に示すように、半導体と絶縁物が並列に配置され、接している場合、両者で電界の 傾きが等しくなるためには、半導体中のドナー密度を半導体の比誘電率で除した商と、絶 縁物中の固定電荷密度を絶縁物の比誘電率で除した商が、等しくなればよい。等しくなる 場合の絶縁物中の固定電荷密度を、平衡電荷密度という。

【0097】

ただし、絶縁物中の固定電荷は、イオン化ドナーと同じ符号の電荷、すなわち正の固定 電荷である必要がある。上述した条件が満たされない場合、電界の方向が一様であると、 半導体中と絶縁物中で電位が異なってしまうので、半導体と絶縁物の界面で電位が等しく なるように、半導体と絶縁物の界面を横切る電気力線が存在する。

【0098】

絶縁物中の正の固定電荷が平衡電荷密度よりも多い場合、電界が絶縁物中で急激に減少 するのを補うように、絶縁物の下方から半導体の上方に向かって、電気力線が出て行くこ とになる。これは、絶縁物の下方で電界集中しているように見える。しかし、半導体中と 絶縁物中とで電位を揃えるためだけであれば、半導体中の本来の電界よりも大きな電界が 絶縁物の下方に印加されることはない。

20

30

40

10

【0099】 一方、絶縁物中の正の固定電荷が平衡電荷密度よりも少ない場合、電界が半導体中で急激に減少するのを補うように、半導体の下方から絶縁物の上方に向かって、電気力線が入 ってくることになる。これは、絶縁物の上方で電界集中しているように見える。しかし、 半導体中と絶縁物中とで電位を揃えるためだけであれば、半導体中の本来の電界よりも大

きな電界が絶縁物の上方に印加されることはない。

しかし、図3-1および図4-1に示すトレンチ型MISFETでは、上述したように ボディー領域の電圧分担やゲート電極の下端位置によって、絶縁物中の電界がもともと高 くなる傾向がある。そのため、ゲート電極の下端で電界強度が常用絶縁破壊電界を超えて しまう可能性がでてくる。

[0101]

絶縁物中の固定電荷が負である場合には、この効果がより一層強くなり、ゲート電極の 下端の電界強度はさらに高くなる。これは、負の固定電荷を有する絶縁物が、空乏化した p型半導体のように振る舞うのが原因である。つまり、負の固定電荷を有する絶縁物と、 ドリフト層をなす n型半導体によって、公知の超接合構造が形成されたような状態となる 。一般に、超接合構造とは、不純物濃度を高めた n型の領域と p型の領域を交互に繰り返 し接合した構造のことである。

[0102]

そのため、絶縁物と半導体の接合界面を横切るように横方向電界が発生し、不必要な高 電界が生じる。このような場合において、例えばSiCとSiO<sub>2</sub>の組合せのように、半 導体の絶縁破壊電界と絶縁物の常用絶縁破壊電界が接近していると、絶縁物が先に絶縁破 壊して、ゲートとドレインの間の短絡を起こす可能性が高いため、好ましくない。

【0103】

以上のように、ドリフト層をなす半導体がn型である場合には、トレンチに埋め込まれ た絶縁物が正の固定電荷を有する方が、負の固定電荷を有するよりも、ゲート電極の下端 付近の電界を緩和できるので、好ましい。より好ましくは、トレンチに埋め込まれた絶縁 物が平衡電荷密度程度の正の固定電荷を有するのがよい。また、ゲート電極の下端の電界 を緩和する程度に、平衡電荷密度をやや上回る程度の正の固定電荷を有するのが、さらに

好ましい。

#### 【0104】

(従来構造との違い)

図 7 に示す超接合構造では、 n 型領域 2 5 と p 型領域 2 6 の接合界面に平行に電圧が印 加される。そして、この接合界面に垂直な方向、すなわち横方向の電界によって、 n 型領 域 2 5 と p 型領域 2 6 を空乏化させることにより、高耐圧が実現される。 【 0 1 0 5】

図 7 においては省略されているが、超接合構造の上にはゲートが設けられており、スイ ッチングデバイスとして機能する。この構造は、 n 型領域 2 5 と p 型領域 2 6 の電荷バラ ンスが大変に厳しい一方で、 n 型領域 2 5 と p 型領域 2 6 の少なくとも一方を選択的に形 <sup>10</sup> 成しなければならないため、作製するのが難しい。

【0106】

そこで、図8に示すように、p型領域26に代えて、絶縁物27を用いることにより、 超接合構造の代用とする提案がある。この構造は、ドリフト層を貫通するトレンチを形成 し、そのトレンチ内に絶縁物27を埋め込むことにより形成される。この構造では、トレ ンチ内に埋め込まれた絶縁物27に全体として負の固定電荷が生じなければ、超接合構造 として機能しない。以下、この代用構造を含めて超接合構造とする。

【0107】

しかし、このような構造をトレンチ型MISFETに適用する場合、上述したように、 図示省略したゲート電極の下端付近の電界が高くなる。従って、例えばSiCとSiO<sub>2</sub> 20 の組合せのように、半導体の絶縁破壊電界と絶縁物の常用絶縁破壊電界が接近していると 、絶縁物が先に絶縁破壊して、ゲートとドレインの間の短絡を起こす可能性が高いため、 好ましくない。

【0108】

また、超接合構造では、発生する横方向電界は、ドリフト層を横方向に空乏化させるの に十分である程度に大きくなければならない。絶縁物の比誘電率が半導体の比誘電率より も小さい場合には、絶縁物中に、半導体中よりも大きな横方向電界が発生する。

【0109】

発明者らの計算によれば、絶縁物中の最大電界が、絶縁物の常用絶縁破壊電界を越える ことがないためには、半導体の絶縁破壊電界のうち、横方向電界に分配される割合が、次 の(1)式の値の平方根よりも小さくなければならない。また、通常構造よりも高耐圧を 実現するためには、前記割合が、 (5/9)よりも小さくなければならない。なお、通 常構造とは、超接合構造ではない構造、すなわちドリフト層が一様で単一の導電型の半導 体層で構成される構造のことをいう。

**[**0 1 1 0 **]** 

 $\{(E_1/E_s)^2 - 1\} / \{(s/1)^2 - 1\} \cdot \cdot \cdot (1)$ 

ただし、E<sub>s</sub>、 <sub>s</sub>、 E<sub>1</sub>および <sub>1</sub>は、それぞれ半導体の絶縁破壊電界、半導体の比誘電 率、絶縁物の常用絶縁破壊電界および絶縁物の比誘電率である。

**[**0 1 1 1 **]** 

しかし、半導体の絶縁破壊電界のうち、横方向電界に分配される割合が丁度、上記(1 40 )式の値またはそれに近い値では、デバイス作製時のわずかな誤差により、絶縁物中の最 大電界が絶縁物の常用絶縁破壊電界を越える可能性があるため、好ましくない。従って、 半導体の絶縁破壊電界のうち、横方向電界に分配される割合を、上記(1)式の値よりも 相当に小さい値に設計すべきである。

[0112]

半導体の絶縁破壊電界が大きいと、前記(1)式の値は小さくなる。例えば、半導体が Siであり、絶縁物がSiO2である場合には、(1)式の値は12以上となり、5/9 よりも相当に大きいので、横方向電界によって絶縁物中の電界が過大になる心配はない。 しかし、半導体が4H-SiCであり、電圧が概ね<0001>方向に印加され、絶縁物 がSiO2である場合には、前記(1)式の値は0.09程度である。

【0113】

絶縁破壊電界が最も小さいとされる3C-SiCを用いる場合には、前記(1)式の値は0.58程度である。従って、SiCとSiO2の組合せで、図8に示すような超接合構造を構成する場合には、絶縁物中に過大な電界が印加されないように注意して設計する必要がある。

(17)

**[**0 1 1 4 **]** 

一方、横方向電界に分配される割合が小さいと、半導体のn型領域を空乏化させるためには、n型領域の幅(1次元的に繰り返される場合を仮定する)に応じて、ドナー密度を 下げなければならない。そのため、同じ耐圧を有する通常構造に比べて、オン抵抗を低減 させることができない可能性がある。

【0115】

超接合構造における繰り返しのピッチを小さくすると、 n 型領域の幅も小さくなる。発 明者らの計算によれば、同じ耐圧の通常構造に比べてオン抵抗を低減させるためには、最 も単純には、半導体の絶縁破壊電界のうち、横方向電界に分配される割合を、次の(2) 式で表される値よりも大きくしなければならない。(2)式の値が実数でない場合には、 超接合構造にしても、通常構造よりもオン抵抗を低減させることはできない。

【0116】

0.5- (0.25-{ $8 \times E_{s} \div (27 \times BV_{p}) \times (P \div 2)$ } · · · (2)

ただし、E<sub>s</sub>、BV<sub>D</sub>およびPは、それぞれ半導体の絶縁破壊電界、設計耐圧および超接 <sup>20</sup> 合の繰り返しピッチである。

【0117】

半導体の絶縁破壊電界が大きいほど、また、超接合の繰り返しピッチが大きいほど、前記(2)式の値は大きくなる。一方、設計耐圧が大きいほど、前記(2)式の値は小さくなる。例えば、設計耐圧が1kVであり、4H-SiCに、その概ね<0001>方向に 電圧が印加される場合、超接合の繰り返しピッチを8µmにすると、前記(2)式の値は 0.096となる。

[0118]

この値は、同じ条件での前記(1)式の値(0.08程度)よりも大きいので、図8に 示すような超接合構造にしても、耐圧とオン抵抗のトレードオフを改善することはできな い。設計耐圧が2kVであると、前記(2)式の値は0.022となる。従って、前記( 2)式のような単純な仮定の下では、超接合構造にすることによって、耐圧とオン抵抗の トレードオフを改善することができそうに見える。

【0119】

しかし、実際には、超接合構造の場合、印加電圧が0Vであって、n型領域には空乏層 が多少広がっている。そのため、オン抵抗が増加する。場合によっては、n型領域が完全 に空乏化していることもある。これは、JFET効果と同様の現象である。図7に示すp n接合を用いた超接合構造の場合には、まさにJFET効果に相当し、空乏層の広がりの 分、オン抵抗が増加する。

[0120]

上述した4H-SiCを用い、設計耐圧を2kVにした例において、n型領域の幅が超 接合の繰り返しピッチの半分であり、pn接合を用いた場合と同じ2.7V程度のビルト イン電圧相当の空乏層が伸びているとする。この場合に、前記(2)式の値(0.022 )ぎりぎりの設計では、印加電圧が0Vのときに、n型領域の30%近くが空乏化する。 そのため、実際のオン抵抗は、空乏層の伸びがない場合に比べて、30%以上も増加して しまい、通常構造よりもオン抵抗が高くなってしまう。

【 0 1 2 1 】

簡単な見積もりによれば、半導体の絶縁破壊電界のうちの横方向電界に分配される割合の2乗に相当する値、すなわち前記(1)式の値や前記(2)式の値と直接比較できる値が0.033程度以上になるように設計しなければならない。この値は、前記(1)式の

10

値(0.08)よりも小さいので、この範囲に収まるように設計すれば、超接合構造によ り、耐圧とオン抵抗のトレードオフを改善できないことはない。 【0122】

しかし、設計可能範囲は、横方向電界強度にして±20%に満たない。また、この範囲 内で制御性を確保したとしても、オン抵抗を、通常構造の60%強程度しか低減できない 。4H-SiCの場合、この耐圧クラスでは、デバイスの全オン抵抗に対するドリフト層 のオン抵抗の寄与は、20%程度以下である。従って、ドリフト層を超接合構造にするこ とによって、この程度のオン抵抗の低減を実現できるとしても、デバイスのオン抵抗とし ては、10%も低減することはできない。

[0123]

さらに、同様の見積もりによれば、設計耐圧が概ね1.25 k V 以下になると、半導体 の絶縁破壊電界のうち横方向電界に分配される割合の2乗に相当する値は、前記(1)式 の値よりも大きくなってしまう。そのため、超接合構造にしても、オン抵抗を低減するこ とはできない。超接合の繰り返しピッチが大きい場合、あるいは n 型領域の幅が広い場合 には、さらに高耐圧設計でなければ、超接合構造にしても、オン抵抗を低減することはで きない。

[0124]

以上のように、図8に示す超接合構造では、相当な高耐圧が要求される場合、あるいは 十分に小さい繰り返しピッチを実現できる場合を除いては、設計耐圧に対するオン抵抗の 低減効果はわずかである。また、それを実現するための努力に見合う効果は得られない。 【0125】

20

10

半導体がSiである場合には、pn接合による超接合構造を作製しやすくするために、 R. vanDalenらによって、図9に示す構造が提案されている(Proceed ings of 2004 International Symposium on Power Semiconductor Devices & ICs、2004年、 p.451-453)。この構造は、ドリフト層にトレンチをドレインに達するように形 成し、n型領域25の表面に不純物を拡散させることによってp型領域26とし、トレン チ内に絶縁物27で埋め込むことにより形成される。

【0126】

この構造をRESURFの一種とする文献もあるが、横方向電界によって空乏化を促進 30 することによって高耐圧を得るという点で、超接合構造と同じである。従って、ここでは 、図9に示す構造も超接合構造に含める。この構造では、p型領域26内で横方向電界が 緩和されるので、前記(1)式の条件は、p型領域26の幅に応じて緩和される。しかし 、この構造を作製するのは、図8の構造を作製するよりも難しいのは明らかである。

【0127】

特に、SiCの場合、不純物の拡散係数が極めて小さいので、Siのようにトレンチ形 成後に拡散法により不純物を導入するのは、現実的でない。従って、エピタキシャル再成 長またはイオン注入を行うことによって、p型領域26を形成することになる。しかし、 トレンチのアスペクト比が高い場合には、いずれの方法でも困難である。

【0128】

一方、上述した通り、超接合構造のメリットを享受するためには、高耐圧設計で、繰り 返しピッチを小さくする必要があるので、トレンチのアスペクト比は、相当に高くなって しまう。従って、SiCとSiO<sub>2</sub>の組合せを用いる場合には、図9に示す超接合構造は 現実的ではない。例えば、図3-1または図4-1に示すような本発明構造によるのが合 理的である。

【0129】

本発明によれば、電荷バランスを厳重に維持する必要がなく、また、横方向電界によって n 型領域が完全に空乏化する必要がないので、絶縁物が埋め込まれるトレンチのピッチ あるいはデバイス上面から見たトレンチの配置形状と、 n 型領域のドナー密度を、独立に 選ぶことができる。従って、設計の自由度が高く、デバイスプロセスにおける許容誤差を

50

、従来の超接合構造と比べて大きく取ることができる。

【0130】

特に、本発明によれば、縦型トレンチMISFETにおいて、もはや超接合構造として 有効には機能しないような構造であっても、ゲート電極下の絶縁物がドレイン側の高ドー プ層まで達していない場合に比べて、ゲート電極下の絶縁物に過大な電界が印加されるの を回避できる。従って、高耐圧を実現できるという利点がある。

【0131】

ここで、超接合構造として有効には機能しないような構造とは、次のような構造のこと である。すなわち、トレンチに埋め込まれた絶縁物と半導体の界面のうち、半導体側に、 その界面に垂直に、半導体の絶縁破壊電界の (5/9)倍、または前記(1)式の値の 平方根倍のうち、いずれか小さい方に相当する電界を印加したときに、半導体のドレイン 領域とボディー領域が、トレンチに埋め込まれた絶縁物および半導体の空乏層によって完 全に隔てられることがないような構造である。

【0132】

なお、本発明は、ドリフト層の伝導型がn型であり、トレンチに埋め込まれる絶縁物が 正の固定電荷を有する構成に限るものではない。例えば、ドリフト層の伝導型がp型であ る場合に、トレンチに埋め込まれる絶縁物が負の固定電荷を有していてもよい。 【0133】

また、n型のドリフト層のドナー密度が、所望の耐圧に対して、超接合構造ではない通常構造の1次元モデルから導かれるドナー密度と同等であるならば、ゲート電極の下端に <sup>20</sup> 過大な電界が印加されない範囲において、トレンチに埋め込まれる絶縁物が負の固定電荷 を有していてもよい。ドリフト層の伝導型がp型である場合も同様であり、トレンチに埋 め込まれる絶縁物が正の固定電荷を有していてもよい。

【0134】

実施の形態1.

図3-1は、本発明の実施の形態1にかかるトレンチMOSFETの要部の構成を示す 断面図である。図3-1に示すように、(0001)<sub>Si</sub>面を主面とする高濃度のn型4H -SiCからなる基板31の上に、高濃度のn型のフィールドストッピング層47、低濃 度のn型のドリフト層32、n型の電流広がり層48、p型のボディー領域33および高 濃度のn型のソースコンタクト領域34が、基板31側からこの順で積層されている。 【0135】

30

40

ソースコンタクト領域34の表面から、ボディー領域33、電流広がり層48およびド リフト層32を貫通して、フィールドストッピング層47に達するトレンチ41が形成さ れている。トレンチ41の側壁面のうち、ボディー領域33、ソースコンタクト領域34 の、ボディー領域近傍部分および電流広がり層48のボディー領域近傍部分には、例えば 酸化膜でできたゲート絶縁膜36を介して、ゲート電極37が設けられている。 【0136】

トレンチ41のうち、ゲート電極37より下の部分は、SiO<sub>2</sub>を主成分とする埋め込 み絶縁物46によって満たされている。また、トレンチ41のうち、ゲート電極37より 上の部分と、ソースコンタクト領域34の表面の一部には、層間絶縁膜38が形成されて いる。ソースコンタクト領域34の残りの表面は、ソース電極39に接している。 【0137】

ソース電極39は、層間絶縁膜38の上を覆い、図示しない隣接するセルのソースコン タクト領域に接している。ソース電極39のうちの一部は、高濃度のp型のボディーコン タクト領域35に接している。ボディーコンタクト領域35は、ボディー領域33に食い 込んで形成されている。基板31のもう一方の主面(裏面)には、ドレイン電極40が設 けられている。

【0138】

なお、基板31の主面は、(000-1)<sub>c</sub>面であってもよい。また、{0001}面から数度、例えば10度以内の角度のオフがついていてもよい。基板31の主面がいずれ <sup>50</sup>

であっても、MOSFETの各領域を形成する際に致命的な結晶欠陥が生じたり、各領域 の表面や側面に不必要に凹凸が生じたり、膜厚やドーピング濃度等の制御性が著しく低下 したりしなければ、高耐圧が得られる。

(20)

[0139]

また、フィールドストッピング層47および電流広がり層48は、なくてもよい。Si C基板31の品質が十分でない場合、フィールドストッピング層47を設けると、逆方向 電圧印加時に空乏層がドリフト層32の全体に広がっても、その端部での高電界が基板3 1 に印加されるのを防ぐことができる。従って、基板品質の低さに起因して絶縁破壊が起 こるのを抑制できるので、好ましい。

[0140]

ドリフト層32は比較的高抵抗であるので、オン状態のときに、ボディー領域33とゲ ート絶縁膜36の界面のMISチャネル42を流れる電流は、ドリフト層32のうちトレ ンチ41の付近のみを流れようとする。これは、電流集中によるオン抵抗の増大を招く可 能性がある。電流広がり層48を設けると、電流がドリフト層32の広い領域に広がって 流れるので、電流集中によるオン抵抗の増大を抑制することができるので、好ましい。 [0141]

また、トレンチ41は、フィールドストッピング層47を貫通して基板31に達してい てもよい。さらに、図4-1に示すように、トレンチ41が基板31を貫通していてもよ い。深いトレンチを形成する場合には、トレンチ底面と側壁面との角部がエッチングの進 行が速く、角部が深く掘り下げられた形状となりやすい。ドリフト層32の途中にトレン チ41の底面を形成すると、そのトレンチ底面の形状が特性に影響しやすいが、本実施の 形態のように、フィールドストッピング層47に達するトレンチとすると、その底面の形 状での特性への影響が少なくてよい。また、トレンチ41の側壁面は、基板31の主面に 対して垂直でなくてもよい。特に、トレンチ41の側壁面のうち、ゲート絶縁膜36と接 する部分は、基板31の主面に対して、チャネル抵抗が小さくなるような角度を有してい てもよい。更に、図3-2のように、ゲート電極37より下のトレンチ41の側壁面をく さび状に傾斜させてもよいし、図4-2のように、トレンチ41の側壁面全体をくさび状 に傾斜させてもよい、このように、トレンチ41の底面を狭小とすることにより、深いト レンチであってもゲート絶縁膜36での埋め込みが容易となる。

 $\begin{bmatrix} 0 & 1 & 4 & 2 \end{bmatrix}$ 

さらに、トレンチ41の側壁面は、平面のみの組合せで構成されていなくてもよい。つ まり、トレンチ41の側壁面が曲面だけで構成されていてもよい。あるいは、トレンチ4 1の側壁面が平面と曲面の組合せで構成されていてもよい。

[0143]

また、ゲート電極37が、ゲート絶縁膜36を介して、電流広がり層48の厚さの全体 にわたって設けられていてもよいし、ドリフト層32の一部に沿って設けられていてもよ い。ただし、ゲート電極37がドリフト層32の相当に下の方まで設けられていると、オ フ時に、その付近のゲート絶縁膜36に過大な電界が印加されるので、好ましくない。 [0144]

また、ソースコンタクト領域34の表面とボディーコンタクト領域35の表面は、いず れの表面にもソース電極39が接していれば、面一になっていなくてもよい。例えば、ボ ディーコンタクト領域35の表面がソースコンタクト領域34の表面よりも下方にあって もよい。

[0145]

図3-1および図4-1には、図を簡略化するため、トレンチ41が1本だけ示されて いるが、実際には、図面の左右方向、およびセルの構造と配置によっては奥行き方向に、 図3-1または図4-1の構造を多数繰り返した構造となっている。 [0146]

図10と図11は、トレンチMOSFETをソース電極の上方から見たときのトレンチ の平面形状を示す図である。図10に示す例は、図3-1または図4-1の奥行き方向に 50

10



向かってトレンチ41の面方位等に変化のない、ストライプセル構造の例である。図11 に示す例は、トレンチ41および各セルが六角形状をなす六角形状セル構造の例である。 このように、セルがどのような形状であっても、高耐圧を実現できる。 [0147]

(21)

実際のトレンチMOSFETにおいては、ゲート電極37は、デバイスの端部でまとめ られてデバイス表面に取り出される。ゲート電極37の取り出し方は、従来のSi製のト レンチMOSFETと同じである。

[0148]

また、実際のトレンチMOSFETにおいては、デバイス端部での電界集中を緩和する 10 ために、エッジターミネーションが形成される。図12と図13は、エッジターミネーシ ョン構造を示す断面図である。図12に示す例は、電界集中を回避するために、デバイス の側端部において、ソースコンタクト領域34からドリフト層32まで(電流広がり層4 8のボディー領域近傍部分まででもよい)の部分を切り落とし、露出したドリフト層32 (または、電流広がり層48)の表面の一部にp型ガードリング領域49を形成し、さら に露出した半導体の表面に保護絶縁膜50を形成した例である。

[0149]

図13に示す例は、さらにフィールドストッピング層47まで切り落とし、露出した表 面に保護絶縁膜50を設けて保護する、いわゆるメサ構造とした例である。このように、 エッジターミネーション構造がどのような構造であっても、デバイスの耐圧を著しく低下 させたり、デバイス内部に著しい電界集中を生じさせたりするものでないかぎり、高耐圧 が得られる。

次に、図3-1に示すトレンチMOSFETを作製する方法について説明する。エピタ キシャル成長、ボディーコンタクトの形成、電界緩和構造(JTE)の形成、トレンチの 形成、埋め込み酸化膜の形成、ゲート酸化膜の形成、ゲート電極の形成を順に行ってデバ イスが完成する。以下に、各工程ごとに詳細に説明する。

[0151]

(エピタキシャル成長工程)

例えば、(0001)<sub>si</sub>8度オフ面を主面とするn型の4H-SiC基板、または(0 00-1)。8度オフ面を主面とするn型4H-SiC基板を用意する。8度のオフ角が ついた基板を用いる理由は、後述するエピタキシャル成長のために、市販されているSi C基板に8度のオフがつけられているからである。

近年、4度オフの基板も市販されているので、この基板を用いてエピタキシャル成長が 可能であれば、4度オフ基板を用いてもよい。基板の実効ドナー密度は、例えば10<sup>18</sup>c m<sup>-3</sup>台の中盤である。基板の厚みは、例えば400µm前後である。これは、市販されて いる基板の厚さが400µm前後であるからである。

[0153]

エピタキシャル成長を行い、基板の上にn型フィールドストッピング層、n型ドリフト 40 層、 n 型電流広がり層、 p 型ボディー層および n <sup>+</sup>型ソースコンタクト層をこの順に成膜 する。フィールドストッピング層のドナー密度は例えば0.5~10×10<sup>17</sup>cm<sup>-3</sup>であ り、厚さは例えば約2μmである。

[0154]

ドリフト層のドナー密度は例えば約1.6×10<sup>16</sup>cm<sup>-3</sup>であり、厚さは例えば約5. 7 μ m である。電流広がり層のドナー密度は例えば約1 × 1 0<sup>17</sup> c m<sup>-3</sup>であり、厚さは例 えば約0.4µmである。ボディー層のアクセプタ密度は例えば2×10<sup>17</sup>cm<sup>-3</sup>であり 、厚さは例えば約1µmである。

[0155]

ソースコンタクト層のドナー密度は例えば2×10<sup>19</sup>cm<sup>-3</sup>であり、厚さは例えば約0 . 3µmである。 {0001} 8度オフ面を主面とする4H-SiC基板に対してエピタ 50

20

【0156】

なお、上述した各層の膜厚およびドーピング密度は、一例であり、所望の耐圧やその他 の特性および許容すべきプロセス誤差によって、適切に設計される。また、いずれの層も 、必ずしも均一なドーピング密度である必要はなく、成膜方向に沿ってドーピング密度が 変化していてもよい。

【0157】

また、一例として挙げれば、ストライプセル構造の場合のセルピッチに相当するストラ イプのピッチは例えば14µmであり、トレンチの幅は例えば2µmである。このピッチ <sup>10</sup> とドリフト層のドナー密度から考察すると、本実施の形態の構造は、超接合構造としては 、有効に機能しない。ドリフト層および電流広がり層と、ボディー層とからなるpn接合 の理論耐圧は、例えば1.1kVである。

【0158】

(ボディーコンタクト形成工程)

上記エピタキシャル成長工程の次に、例えばTEOSとO<sub>2</sub>を原料ガスとするプラズマ CVDを行い、ソースコンタクト層側の全面に例えば約2µmの厚さのSiO<sub>2</sub>を堆積す る。そして、フォト工程によって、ボディーコンタクト領域形成用フォトレジストマスク パターンを形成する。その後、例えばCHF<sub>3</sub>を反応性ガスとするプラズマエッチングを 行い、SiO<sub>2</sub>のマスクパターンを形成する。

【0159】

続いて、例えばO<sub>2</sub>プラズマにより、SiO<sub>2</sub>のエッチング中に発生した堆積物とフォト レジストを除去して、イオン注入用SiO<sub>2</sub>マスクとする。そして、例えば1200 の ウェット雰囲気で例えば30分間の熱酸化を行い、スクリーン酸化膜を形成する。続いて 、試料を例えば500 に加熱し、表面から例えば0.4 μ mまでの深さに、平均密度が 例えば1.5×10<sup>21</sup> cm<sup>-3</sup>のボックスプロファイルとなるように、アルミニウムをイオ ン注入する。

[0160]

続いて、バッファフッ酸を用いて、スクリーン酸化膜とSiO₂マスクを除去する。その後、再びフォトレジストを塗布し、これをArフロー中で例えば約800 に加熱して炭化することによって、カーボンキャップとする。なお、フォトレジストを炭化する代わりに、例えばスパッタによりカーボンを成膜することによって、カーボンキャップを形成してもよい。

【0161】

この状態で、Arフロー中で例えば約1800 で5分間保持することによって、イオン注入により導入されたアルミニウムを活性化する活性化アニールとする。その後、O<sub>2</sub>フロー中で例えば約800 で1時間保持して、カーボンキャップを除去する。ここまでの工程により、ソースコンタクト層の一部にボディーコンタクト領域が形成される。ソースコンタクト層の残りの部分は、ソースコンタクト領域となる。

【0162】

( J T E 形成工程)

上記ボディーコンタクト形成工程の次に、プラズマCVDを行い、ボディーコンタクト 領域側の全面に例えば約2µmの厚さのSiO₂を堆積する。そして、フォト工程によっ て、ソース・ボディー領域アイソレーション用フォトレジストマスクパターンを形成する 。その後、例えばCHF₃を反応性ガスとするプラズマエッチングを行い、SiO₂のマス クパターンを形成する。

【0163】

続いて、例えばO<sub>2</sub>プラズマにより、SiO<sub>2</sub>のエッチング中に発生した堆積物とフォト レジストを除去して、RIE(反応性イオンエッチング)用SiO<sub>2</sub>マスクとする。そし て、プラズマエッチング(RIE)を行い、ソースコンタクト領域とボディー領域のうち

30

の必要な部分を残し、それ以外のソースコンタクト領域、ボディー領域、電流広がり層お よびドリフト層の一部を除去する。

【0164】

このときのエッチング深さは例えば2µm弱であり、エッチングすべき領域の幅が十分 に大きいので、これらの領域および層を容易に除去できる。例えば、SF<sub>6</sub>とO<sub>2</sub>を反応性 ガスとするICPプラズマ(誘導結合プラズマ)によって、容易に実現することができる

【0165】

続いて、上述したボディーコンタクト領域を形成するときと同様にして、エッチングに より除去した領域の一部に、選択的にアルミニウムをイオン注入し、活性化アニールを行 <sup>10</sup> う。その際のアルミニウムの注入深さは例えば0.3µmであり、平均密度は例えば0. 9~1×10<sup>17</sup> cm<sup>-3</sup>である。なお、ボディーコンタクト領域を形成するための活性化ア ニールと、JTEを形成するための活性化アニールを同時に行ってもよい。

【0166】

(トレンチ形成工程)

上記JTE形成工程の次に、プラズマCVDを行い、ボディーコンタクト領域側の全面 に例えば約3.7µmの厚さのSiO2を堆積する。このような厚いSiO2を堆積すると 、クラックを生じることが多い。しかし、適切な条件で堆積した後、十分にゆっくりと降 温することによって、SiO2のクラックを抑制できる。

【0167】

続いて、フォト工程によって、トレンチ形成用フォトレジストマスクパターンを形成す る。その後、例えばCHF<sub>3</sub>を反応性ガスとするプラズマエッチングを行い、SiO<sub>2</sub>のマ スクパターンを形成する。続いて、例えばO<sub>2</sub>プラズマにより、SiO<sub>2</sub>のエッチング中に 発生した堆積物とフォトレジストを除去して、RIE用SiO<sub>2</sub>マスクとする。 【0168】

続いて、例えばSF<sub>6</sub>とO<sub>2</sub>を反応性ガスとするICPプラズマエッチング(RIE)を 行い、フィールドストッピング層に達するトレンチを形成する。発明者らが用いている装 置では、ICP電力、バイアス電力、SF<sub>6</sub>とO<sub>2</sub>の流量および反応圧力を調整し、低圧お よび低流量に設定することによって、SiCのエッチング速度とSiO<sub>2</sub>のエッチング速 度の比(選択比)が最大で2.3程度になる。

【0169】

従って、この条件でエッチングを行うことによって、深さが例えば 8 µ m 弱のトレンチ を形成できるので、フィールドストッピング層に達するトレンチを容易に形成できる。な お、他の方法によって、トレンチを形成してもよい。例えば、反応性ガスとして、 S F<sub>6</sub> の代わりに、 C 1<sub>2</sub>やH B r を用いてもよいし、 C F<sub>4</sub>やN F<sub>3</sub>などを用いてもよい。これ らのガスは、 S i プロセスでよく用いられている。

【0170】

また、エッチング装置は、平行平板方式やECR(電子サイクロトロン共鳴)方式の装置でもよい。また、マスク材料は、用いる反応性ガスに対して選択比の大きい材料であればよい。例えば、SF<sub>6</sub>やCF<sub>4</sub>を反応性ガスとして用いる場合には、ITOなどを用いることができる。

【0171】

続いて、SiO<sub>2</sub>マスクを残したまま、例えば約1150 のドライ雰囲気で熱酸化を 行い、トレンチ側壁で例えば約40nmの厚さの犠牲酸化膜を形成する。そして、バッフ ァフッ酸を用いて、犠牲酸化膜とSiO<sub>2</sub>マスクを除去する。その際、SiO<sub>2</sub>マスクが完 全に除去されずに残っていてもよい。この酸化膜の形成と除去を行うことによって、RI Eの際にトレンチ側壁に生じたダメージを除去することができる。

【0172】

(埋め込み酸化膜形成工程)

上記トレンチ形成工程の次に、トレンチにSiO₂またはSiO₂を主成分とする絶縁物 50

20

30

を埋め込む。その方法として、以下の2種類の方法について説明するが、必ずしもこれらの方法に限らない。

【0173】

トレンチに絶縁物を埋め込む第1の方法について説明する。まず、主面とトレンチ側壁 にSiO<sub>2</sub>またはSiO<sub>2</sub>を主成分とする絶縁物を薄く形成する。この薄い絶縁物は、トレ ンチに埋め込まれる絶縁物(図3-1の埋め込み絶縁物46)の一部となるので、その常 用絶縁破壊電界が、半導体の絶縁破壊電界よりも高くなるように形成する必要がある。 【0174】

また、主面上に形成される絶縁物(以下、便宜上、SiO₂とする)は、後の工程でポ リシリコンをエッチバックする際のエッチストップになるので、選択比に見合う厚さを有 <sup>10</sup> する必要がある。また、絶縁物中に負の固定電荷を生じると、ゲート電極の下端付近の絶 縁物に過大な電界が印加されて、好ましくないので、絶縁物中になるべく負の固定電荷を 生じないようにする必要がある。

【0175】

そのような薄い絶縁物を形成するには、トレンチ形成工程でのSiO<sub>2</sub>マスクを完全に エッチングし尽くさずに残しておき、例えば1150のドライ雰囲気で再び熱酸化すれ ばよい。トレンチ側壁面に例えば40nmの厚さの熱酸化膜が形成される。なお、必ずし もこの通りである必要はない。例えば、TEOSとO<sub>2</sub>を原料ガスとするプラズマCVD を行って、適切な膜厚のSiO<sub>2</sub>を堆積し、これを例えば1300の10%N<sub>2</sub>希釈N<sub>2</sub> Oで適度な時間アニールするなどしてもよい。

[0176]

続いて、Siプロセスでよく行われているように、例えばLPCVDにより、薄いSi O2上に高濃度のリンを含むポリシリコンを堆積する。その際、このポリシリコンの、ト レンチ側壁面における膜厚が、トレンチ幅の50~70%程度になるようにする。ポリシ リコンの最適な膜厚は、ポリシリコンの稠密度に依存する。このポリシリコンには、リン の他に、ホウ素を含ませてもよい。

【0177】

続いて、Siプロセスでよく行われているように、例えばCl<sub>2</sub>やHBrを反応性ガス に用いたプラズマエッチングにより、ポリシリコンの異方性エッチングを行う。その際、 後続の熱酸化により生成される酸化膜の上端がボディー領域の下端よりも下になるように 、ポリシリコンをエッチバックする。ただし、後続の熱酸化後の酸化膜の上端があまり下 方に位置すると、デバイスのオフ時に、酸化膜に過大な電界が印加されることになるため 、好ましくない。

【0178】

ポリシリコンとSiO<sub>2</sub>の選択比に比べて、トレンチ底面に予め形成されたSiO<sub>2</sub>膜が 薄すぎると、トレンチ底面のSiO<sub>2</sub>を突き抜けて、SiCのフィールドストッピング層 や基板がエッチングされてしまう。(0001)<sub>Si</sub>面を用いる場合、この面の熱酸化速度 は、他の面よりも格段に小さい。そのため、熱酸化によりSiO<sub>2</sub>を形成すると、上述し たように、トレンチ底の薄いSiO<sub>2</sub>膜を突き抜けてしまう事態が、特に起こりやすい。 【0179】

しかし、フィールドストッピング層内や基板内で、多少トレンチの形状が変化しても、 少なくともエッチングされたSiCに絶縁物が埋め込まれるかぎり、耐圧に影響はない。 ただし、ソースコンタクト領域やボディーコンタクト領域があまりエッチングされないよ うに、注意する必要がある。

【0180】

続いて、残ったポリシリコンをドライ雰囲気で熱酸化する。それによって、トレンチが 、酸化膜からなる埋め込み絶縁物で埋め込まれる。ドライ雰囲気で熱酸化を行うことによ って、熱酸化膜が酸素欠乏気味となり、酸化膜中に正の固定電荷が発生する。ウェット雰 囲気で熱酸化を行うと、熱酸化膜中に水酸基が取り込まれ、酸化膜中に負の固定電荷が発 生するため、好ましくない。 20

[0181]

熱酸化前のポリシリコンには高濃度のリンが含まれているので、熱酸化によって軟化温度の低い、いわゆるPSG膜(ホウ素を含有する場合は、BPSG膜)となる。元のポリシリコンがホウ素を含有している場合は、BPSG膜となる。従って、高温、例えば10 00 でアニールすると、リフロー効果により、SiCがエッチングされてできた、トレンチ底部の空隙が埋められる。

【0182】

なお、ポリシリコンの熱酸化とアニールが同時に起こっていてもよい。また、軟化温度 が低いため、より低温まで熱応力が緩和され続けるので、デバイスが完成した際に、トレ ンチに埋め込まれた絶縁物の残留応力が小さくなる。これは、SiのDRAM(ダイナミ ックランダムアクセスメモリ)向けのトレンチ埋め込み技術においてよく知られている通 りである。

【0183】

さらに、ポリシリコンの熱酸化後、トレンチに埋め込まれたSiO<sub>2</sub>の上にSiNを堆 積してもよい。例えばLPCVDやプラズマCVDによりSiNを堆積すると、トレンチ の側壁よりも底部(ここでは、トレンチに埋め込まれたSiO<sub>2</sub>の上端)に厚く堆積する 。従って、SiNの堆積後に熱リン酸に浸すことによって、トレンチの側壁に堆積したS iNを除去し、トレンチ内のSiO<sub>2</sub>の上にのみSiNを残すことができる。

【0184】

トレンチに絶縁物を埋め込む第2の方法について説明する。第2の方法では、例えばL 20 PCVDやプラズマCVDを行って、トレンチ側壁面にPSG膜またはBPSG膜を直接 堆積する。あるいは、例えばTEOSとO2を原料ガスとするLPCVDやプラズマCV Dを行って、SiO2を堆積し、その後にリンとホウ素をドライブインするようにしても よい。

【0185】

しかし、これらの方法で酸化膜を一度に堆積すると、トレンチ内部に空隙が残ることが ある。そこで、酸化膜をある程度の厚さに堆積したら、高温(例えば1000)でアニ ールしてリフローさせる。このようにして、トレンチ底部付近に空隙が残らないようにし ながら、酸化膜の堆積とリフローを繰り返して、トレンチ底部から順次、空隙のない埋め 込み酸化膜を形成する。

【0186】

この方法によりトレンチ全体に空隙のない埋め込み酸化膜を形成すると、酸化膜の表面 の凹凸が激しくなることがある。凹凸が激しい場合には、例えばSiC主面をエッチスト ップとした研磨を行って、表面を平坦化する。その際、研磨剤として、例えばシリカを用 いると、堆積した酸化膜は、シリカより軟弱であるので、削られる。

【0187】

しかし、SiCは、シリカよりはるかに硬いので、ほとんど削られない。ただし、研磨 により表面の温度が上昇すると、SiCの表面が酸化されて削られてしまうので、温度が あまり上昇しないようにする必要がある。なお、酸化膜の表面が十分に平坦である場合に は、平坦化するための研磨を行う必要はない。

【0188】

最後に、トレンチ内のSiO2を所定の深さまでエッチバックして、トレンチ内の埋め 込み絶縁物を完成させる。エッチバックを行う際には、例えばCHF3を反応性ガスとし て、プラズマエッチングを行えばよい。SiO2とSiCの選択比が40以上となる条件 があるので、そのような条件でプラズマエッチングを行う場合には、主面にSiCが露出 していても差し支えない。

【0189】

ただし、SiCの表面では、CHF<sub>3</sub>が重合膜を形成する場合がある。その場合には、 O<sub>2</sub>プラズマによりその重合膜を除去する必要がある。なお、この後に、上述した第1の 方法と同様に、トレンチに埋め込まれたSiO<sub>2</sub>の上にSiNを堆積してもよい。 30

【0190】

(ゲート酸化膜形成工程)

上記埋め込み酸化膜形成工程の次に、例えばTEOSとO<sub>2</sub>を原料ガスとするプラズマ CVDを行い、トレンチの側壁面に、例えば約100nmの厚さのSiO<sub>2</sub>膜を形成する 。続いて、例えば1300 の10%N<sub>2</sub>希釈N<sub>2</sub>Oで例えば1時間のアニールを行い、ト レンチ側壁面のSiO<sub>2</sub>膜をゲート酸化膜とする。

【0191】

なお、別の方法によりゲート酸化膜を形成してもよい。例えば、単に熱酸化を行うことだけによって、ゲート絶縁膜を形成してもよい。また、上記方法とは異なる方法でSiO 2を堆積してから上記方法と同じ方法でアニールを行ってもよいし、SiO2を堆積してか ら上記方法と異なる方法でアニールを行ってもよい。

【0192】

ただし、所定のゲート耐圧が得られ、チャネル移動度が高くなるように、ゲート絶縁膜 を形成するべきである。このゲート酸化膜形成工程では、ゲート酸化膜と一緒にエッジタ ーミネーションの保護絶縁膜が形成される。

【0193】

上述した1300 でのアニールは、ゲート絶縁膜だけでなく、トレンチに埋め込まれたSiO<sub>2</sub>、すなわち埋め込み絶縁物や、ゲート酸化膜の堆積前に主面上に残っていたS iO<sub>2</sub>についても、耐圧が向上し、界面特性が向上するので、好ましい。また、トレンチ に埋め込まれたSiO<sub>2</sub>の上にSiNがある場合には、トレンチに埋め込まれたSiO<sub>2</sub>か らリンやホウ素がゲート酸化膜に拡散するのを遅らせる効果があるので、好ましい。 【0194】

20

30

40

10

(ゲート電極形成工程~デバイスの完成)

これ以降の工程は、SiCに対するコンタクトがNiであることと、例えば1000 程度の高温アニールを行うことを除いて、SiのトレンチMOSFETの作製プロセスと ほとんど同じである。上記ゲート酸化膜形成工程の次に、高濃度のリンを含むポリシリコ ンを堆積してトレンチを埋める。

[0195]

そして、そのポリシリコンを所定の深さまでエッチバックして、ゲート電極とする。その後、例えばSiO<sub>2</sub>の層間絶縁膜を堆積し、層間絶縁膜と、ここまでの工程で主面上に残っているSiO<sub>2</sub>等をエッチングして、ソースコンタクトホールを形成する。その際、 ソースコンタクトホールに、ソースコンタクト領域とボディーコンタクト領域の両方を露 出させる。

[0196]

続いて、スパッタにより層間絶縁膜上にNiを成膜し、ウェット法またはドライエッチ ングにより、コンタクトホールよりも広めにNiをパターニングする。あるいは、ソース コンタクトホールを形成する際に用いたフォトレジストを残しておき、その状態でスパッ タを行ってNiを成膜し、フォトレジストとともに不要なNiを除去する、いわゆるリフ トオフ法を行ってもよい。

【0197】

ソース電極となるNiのパターンを形成した後、基板裏面のSiO<sub>2</sub>を除去し、スパッ タにより基板裏面にNiを成膜する。その後、例えば1000 程度でコンタクトアニー ルを行う。最後に、ゲートパッドにコンタクトホールを形成し、スパッタによりソース電 極側の表面にAlを成膜し、これをパターニングして、デバイスを完成させる。

【0198】

(デバイスの評価)

次に、(0001)<sub>Si</sub>8度オフ面を主面とするn型の4H-SiC基板と、(000-1)<sub>C</sub>8度オフ面を主面とするn型4H-SiC基板を用いて、上述した種々の作製方法 により作製したトレンチMOSFETの評価を行った結果について説明する。いずれの基 板およびプロセスによっても、作製されたデバイスは、良好なMOSFETのオン特性を

示した。

[0199]

デバイスのオン抵抗は、7m cm<sup>2</sup>程度であった。また、いずれの基板を用いても、 大多数のプロセスにおいて、オフ時の耐圧の平均値は1050V程度であった。また、オ フ時の耐圧は、正の温度係数を示した。これより、ボディー領域と電流広がり層の界面で 、ほぼ一様にアバランシェ破壊が起こっていると考えられる。

ただし、上述した埋め込み酸化膜を形成する第1の方法において、ポリシリコンをウェ ット雰囲気で酸化したデバイスについては、以下のような好ましくない結果が得られた。 オフ時の耐圧については、1000Vを超える耐圧を示すデバイスもあったが、総じて耐 圧が低く、耐圧のばらつきも大きかった。また、0Vから漸次、印加電圧を増加させてい くと、途中から急激にリーク電流が増加し、絶縁破壊に至るデバイスが多かった。 [0201]

このようなデバイスでは、リーク電流が増加し始めた時点で印加電圧を一定に保っても 、時間とともにリーク電流が増加し、絶縁破壊に至るものが多かった。このような経時変 化のような現象は、SiO。のようなアモルファス状物質によく見られる現象である。さ らに、測定温度が上がると、耐圧が低下する傾向が見られた。

[0202]

SiCの絶縁破壊電界は、温度の上昇とともに増加するが、SiO<sub>2</sub>の常用絶縁破壊電 界は、温度の上昇とともに低下することが知られている。以上のことより、絶縁破壊が、 トレンチに埋め込まれた酸化膜で起こっていることが原因で、耐圧が低いと考えられる。 また、酸化膜中の負の固定電荷密度がばらついていることが原因で、耐圧がばらついてい ると考えられる。このように、トレンチに埋め込まれた絶縁物が、大きな負の固定電荷を 有しているのは、好ましくない。

[0203]

比較のため、トレンチを深く形成しないで、ゲート電極の直ぐ下までの深さにした構造 のデバイスも作製した。この比較用のデバイスでは、TEOSとO。を原料ガスとするプ ラズマCVDにより、ゲート酸化膜を堆積したので、トレンチの側壁面と底面にほぼ同じ 厚さの酸化膜が形成されている。このようなデバイスでは、耐圧が600~800V程度 以下しかなく、耐圧のばらつきも大きかった。

[0204]

また、比較用のデバイスの中には、破壊耐圧付近の電圧を長時間印加し続けると、次第 にリーク電流が増加して、ついには絶縁破壊するものがあった。このようなデバイスでは その構造上、トレンチ底付近の酸化膜に電界が集中しやすいことと、その酸化膜の比誘 電率がSiCよりも小さいために、SiC中よりも大きな電界が酸化膜に印加されること が原因で、絶縁破壊すると考えられる。従って、本実施の形態のように、フィールドスト ッピング層まで達するトレンチが形成され、そのトレンチの、ゲート電極の下の部分に絶 縁物が埋め込まれた構造とすることが、好ましい。

[0205]

40 実施の形態1によれば、トレンチ41がドレイン側の高ドープ層であるフィールドスト ッピング層47に達しているので、電磁気学的法則上、半導体とトレンチ41内の埋め込 み絶縁物46には、比誘電率の大小に関係なく、概ね等しい電界が印加される。そのため 、半導体の絶縁破壊電界比誘電率積が、絶縁物の常用絶縁破壊電界比誘電率積よりも大き くても、絶縁物の常用絶縁破壊電界が、半導体の絶縁破壊電界と同等かそれよりも大きい ので、絶縁物の方が先に絶縁破壊してゲートとドレイン間の短絡を起こすことがなく、高 耐圧を実現できる。

[0206]

実施の形態2.

図14は、本発明の実施の形態2にかかるトレンチMOSFETの要部の構成を示す断 面図である。図14の正面断面図1400に示すように、実施の形態2は、トレンチ41 50

10

30

を、フィールドストッピング層47を貫通して基板31のより深い部分に達するように形 成したものである。

【0207】

また、図14の側面断面図1410に示すように、実施の形態2では、基板31の裏面 が部分的に削り込まれており(図示されていない)、それによってオン抵抗の低減が図ら れている。さらに、その削り込まれた基板裏面の一部から、トレンチ41に平行でないバ ックトレンチ51が形成されている。

[0208]

そのバックトレンチ51がトレンチ41と交差することによって、トレンチ41の底面 に開口部が設けられている。その開口部を通じて、トレンチ41の内壁面がバックトレン <sup>10</sup> チ51の内壁面と一続きになり、トレンチ41の内壁面がバックトレンチ51の内壁面を 介して基板31の裏面まで接続されている。

【0209】

バックトレンチ51内には、絶縁物56が埋め込まれている。このような構成にすることによって、トレンチ41およびバックトレンチ51内に絶縁物56を埋め込む工程を簡略化できる。なお、図14に示すようにトレンチ41とバックトレンチ51が概ね直交していてもよいし、トレンチ41とバックトレンチ51が交差するようになっていれば、直交しなくてもよい。その他の構成は、実施の形態1と同様であるので、実施の形態1と同様の構成については、同一の符号を付して説明を省略する。

【0210】

次に、図14に示すトレンチMOSFETを作製する方法について説明する。エピタキ シャル成長、ボディーコンタクトの形成、裏面薄膜化およびバックトレンチの形成、電界 緩和構造(JTE)の形成、トレンチの形成、埋め込み酸化膜の形成、ゲート酸化膜の形 成、ゲート電極の形成を順に行ってデバイスが完成する。以下に、各工程ごとに詳細に説 明する。

[0211]

(エピタキシャル成長工程およびボディーコンタクト形成工程)

エピタキシャル成長工程とボディーコンタクト形成工程を順次行う。両工程は、いずれ も実施の形態1と同様である。従って、説明が重複するので、省略する。ただし、実施の 形態2では、例えば、(0001)<sub>Si</sub>8度オフ面を主面とするn型の4H-SiC基板を 用いる。

【0212】

(裏面薄膜化・バックトレンチ形成)

上記ボディーコンタクト形成工程の次に、基板裏面に例えば4µmのAlを堆積し、主面からトレンチ41が形成される部分の付近のみをエッチングして、SiCをエッチング するためのマスクとする。次に、例えばSF6とO2を反応性ガスとする高密度ICPプラ ズマにより、SiCをエッチングする。この、Al堆積とSiCエッチング処理を繰り返 し行う。その際のマスク合わせの精度は、主面側に対する精度のように厳しくはない。 【0213】

高密度プラズマを用いることによって、SiCのエッチング速度が例えば18µm/分 40 以上になるが、Alとの選択比が15以上と高いので、1回のAlの堆積とエッチングに よって、例えば約60µmのSiCをエッチングすることができる。従って、この処理を 例えば7~8回繰り返して、主面からトレンチ41が形成される部分の付近におけるSi Cの残りの厚さを例えば約50µmにする。

[0214]

なお、別方法で基板裏面を薄膜化してもよい。例えばA1の代わりに、ITOのような 選択比の高い材料を基板裏面に成膜してもよい。また、プラズマエッチング方法に代えて 、FIB(集束イオンビーム)やサンドブラストのようなエッチング方法を用いてよい。 あるいは、基板裏面が概ね(000-1)<sub>c</sub>面である場合には、A1やNiをマスクとし た溶融KOHや溶融NaOHを用いたウェットエッチング方法でもよい。 20

**[**0215**]** 

基板裏面を薄膜化した後、バックトレンチ51を形成するためにパターニングしたA1 をマスクとして、上述した裏面薄膜化処理と同様のエッチングを行い、幅が例えば約20 µmであり、深さが例えば約30µmであるバックトレンチ51を形成する。バックトレ ンチ51は、主面側に形成されるトレンチ41のように微細でなくてもよい。また、バッ クトレンチ51が主面側のトレンチ41と平行でなければ、主面側のトレンチ41の底部 に開口部を設けることができるので、バックトレンチ51の厳密な方位合わせは不要であ る。

(29)

[0216]

( J T E 形成工程)

JTE形成工程は、実施の形態1と同様であるので、説明を省略する。

【0217】

(トレンチ形成工程)

上記JTE形成工程の次に、主面からトレンチ41を形成するが、トレンチ41をバックトレンチ51に到達させるため、20µm程度の深さにエッチングする必要があり、実施の形態1よりも高い選択比を有するエッチング技術が必要である。反応性ガスとしてSF<sub>6</sub>等のフッ素を含むガスを用いると、SiO<sub>2</sub>との選択比を向上させるのは困難である。 【0218】

その理由は、Si-Fの結合力とSi-Oの結合力が、ほぼ同等であるからである。しかし、主面側にITOのような選択比の高い物質を堆積すると、微細加工が困難となる。 そこで、Siとの結合力がOよりも相当に弱い物質、例えばBr等を用いると、SiO₂ との選択比を向上させることができると考えられる。従って、ここでは、HBrとO₂を 反応性ガスとするICPプラズマを用い、スパッタ作用が少ない条件でエッチングを行う

[0219]

この条件でエッチングを行うと、10程度の選択比が得られる。多結晶SiCに関して、Di Gaoらによって同様の手法が報告されている(Applied Physics Letters、2003年3月17日、第82巻、第11号、p.1742-1744)。トレンチ形成工程におけるその他の処理等については、実施の形態1と同様であるので、説明を省略する。

[0220]

(埋め込み酸化膜形成工程)

上記トレンチ形成工程の次に、以下のようにして、主面、トレンチ41の側壁およびに 底面(バックトレンチ51に接したことでSiCが存在しない部分を除く)、並びにバッ クトレンチ51の側壁および底面(図14の側面断面図1410では、バックトレンチ5 1の上面になる)に、SiO<sub>2</sub>を形成する。

【0221】

まず、例えば1150 のドライ雰囲気で熱酸化を行う。それによって、基板裏面が( 000-1)<sub>C</sub>面であり、熱酸化速度が大きいので、基板裏面に所定の厚さ、例えば40 nmの厚さのSiO₂が形成される。主面とトレンチ41の底面は(0001)<sub>Si</sub>面であ るので、主面とトレンチ41の底面では酸化がほとんど進行しない。

【0222】

トレンチ41の底面には、例えば4nm程度の厚さのSiO<sub>2</sub>が形成される。主面につ いては、トレンチ形成工程でのSiO<sub>2</sub>マスクを完全にエッチングし尽くさずに残すこと によって、主面には、トレンチ41の底面よりも厚いSiO<sub>2</sub>が存在する。トレンチ41 の側面には、(0001)<sub>Si</sub>面と(000-1)<sub>c</sub>面の中間的な膜厚のSiO<sub>2</sub>が存在する

【0223】

続いて、主面側全面を吸引しながら、基板裏面から溶剤に溶かしたBPSGを滴下する。このようなBPSGは、市販されている。主面、並びにトレンチ41およびバックトレ <sup>50</sup>

10

30

ンチ51の側壁および底面には、SiOゥが存在するので、BPSGは、このSiOゥに沿 うように、基板裏面から主面に向かって、トレンチ41とバックトレンチ51を埋めてい く。

(30)

[0224]

その溶媒中のBPSGの濃度を次第に増加させると、トレンチ41とバックトレンチ5 1には、次第に高濃度のBPSGが埋められる。その際、BPSGの濃度を漸次増加させ てもよいし、段階的に増加させてもよい。ただし、薄膜化した基板裏面に溜まっているB PSGの粘度が急激に増大すると、BPSGがトレンチ41およびバックトレンチ51に 入らずに、BPSGの流れが止まったり、BPSGが途切れたりすることがあるので、注 意を要する。

[0225]

一方、溶媒中のBPSGの濃度が低すぎると、後にベーキングを行う際にクラックが生 じたり、所定の絶縁破壊電界が得られないという不都合を生じるおそれがある。従って、 あまり低濃度のBPSGで封止するのは、好ましくない。

[0226]

続いて、主面の吸引を止め、スピンコーティングと同様の手法により、主面に回りこん だBPSGを均一化させる。このとき、好ましくは基板裏面から吸引するとよいが、その 際にBPSGを逆吸引しないように注意する必要がある。その後、BPSGをベーキング して、固化させる。

[0227]

続いて、例えばバッファフッ酸を用いて、基板裏面に溜まっているBPSGを除去する 。さらに、CHF。プラズマによりエッチングし、O。プラズマによりクリーニングしても よい。続いて、実施の形態1と同様にして、主面からSiO。を所定の深さまでエッチバ ックして、トレンチ41に埋め込まれた埋め込み絶縁物46と、バックトレンチ51に埋 め込まれた絶縁物56を完成させる。なお、トレンチ41内の埋め込み絶縁物46の上に SiNを堆積してもよい。

[0228]

(ゲート酸化膜形成工程~デバイスの完成)

これ以降、ゲート酸化膜の形成からデバイスの完成に至る工程は、実施の形態1と同様 であるので、説明を省略する。

[0229]

(デバイスの評価)

次に、(0001)<sub>si</sub>8度オフ面を主面とするn型の4H-SiC基板を用いて、上述 した実施の形態2の作製方法により作製したトレンチMOSFETの評価を行った結果に ついて説明する。作製されたデバイスは、良好なMOSFETのオン特性を示した。デバ イスのオン抵抗は、5m cm<sup>2</sup>程度であり、実施の形態1のデバイスの70%程度であ った。これは、基板を薄膜化したために、基板の抵抗が減ったからであると考えられる。 [0230]

オフ時の耐圧の平均値は1050V程度であり、実施の形態1とほぼ同じであった。た だし、トレンチ41に埋め込まれたBPSGの溶媒中の濃度が低すぎた場合に、オフ時の 耐圧の平均値が300V以下になるバッチがあった。溶媒中のBPSGの濃度が低すぎる と、常用絶縁破壊電界だけでなく、瞬間的な絶縁破壊電界も著しく低下するためと考えら れる。

 $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$ 

実施の形態2によれば、実施の形態1と同様に、ゲートとドレイン間の短絡が起こるの を抑制して、高耐圧を実現できるという効果が得られる。また、基板裏面の薄膜化により 、基板裏面のうち、電流が流れる部分が薄くなっているので、オン抵抗を低減できる。一 方、電流が流れないデバイス外側の領域には、基板31が厚いまま残っているので、デバ イスの機械的強度を維持できる。さらに、トレンチ41の内壁面がバックトレンチ51の 内壁面を介して基板31の裏面まで接続しているので、トレンチ内に絶縁物を容易に埋め

10

20



込むことができる。

【0232】

以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。例えば、基板31は、{11-20}面を主面とする4H-SiCもしくは6H-SiC、{0 1-14}面を主面とする6H-SiC、または{03-38}面を主面とする4H-S iCであってもよい。これらの場合には、埋め込み絶縁物46の常用絶縁破壊電界は1. 8MV/cm以上であり、常用絶縁破壊電界比誘電率積は18MV/cm以下である。 【0233】

また、基板31は、3C-SiCであってもよい。この場合には、埋め込み絶縁物46 の常用絶縁破壊電界は1.5MV/cm以上であり、常用絶縁破壊電界比誘電率積は15 <sup>10</sup> MV/cm以下である。さらに、本発明は、SiO<sub>2</sub>/SiC系に限らず、SiO<sub>2</sub>/Ga N系や、Low-k(低誘電率材料)/SiC系などにも有効である。

【産業上の利用可能性】

【0234】

以上のように、本発明にかかる半導体装置は、SiCデバイスに有用であり、特に、縦型トレンチMISFETに適している。

【図面の簡単な説明】

【0235】

- 【図1】半導体と絶縁物が直列に配置された1次元的モデルの構成を示す断面図である。
- 【図2】半導体と絶縁物が並列に配置された1次元的モデルの構成を示す断面図である。 【図3-1】本発明の実施の形態1にかかるトレンチMOSFETの構成を示す断面図で ある。

20

30

【図3-2】本発明の実施の形態1にかかるトレンチMOSFETの別の構成を示す断面 図である。

【図4-1】本発明の実施の形態1にかかるトレンチMOSFETの別の構成を示す断面 図である。

【図4-2】本発明の実施の形態1にかかるトレンチMOSFETの別の構成を示す断面 図である。

【図5】ドナー密度が一定であるときのドリフト層の電界分布を示す特性図である。

- 【図6】理想的な絶縁物の電界分布を示す特性図である。
- 【図7】一般的な超接合構造を示す断面図である。
- 【図8】超接合構造の別の構造を示す断面図である。
- 【図9】超接合構造の別の構造を示す断面図である。

【図10】トレンチMOSFETを上方から見たときのトレンチの形状の一例を示す平面 図である。

【図11】トレンチMOSFETを上方から見たときのトレンチの形状の別の例を示す平 面図である。

【図12】エッジターミネーション構造の一例を示す断面図である。

【図13】エッジターミネーション構造の別の例を示す断面図である。

【図14】本発明の実施の形態2にかかるトレンチMOSFETの構成を示す断面図であ 40 る。

- 【図15】従来のDMOSFET型の縦型MOSFETの構成を示す断面図である。
- 【図16】従来のトレンチMOSFET型の縦型MOSFETの構成を示す断面図である。

【図17】従来のトレンチMOSFET型の縦型MOSFETの構成を示す断面図である。

【図18】従来のトレンチMOSFET型の縦型MOSFETの構成を示す断面図である

【符号の説明】

[0236]

- 31 基板(ドレイン領域)
- 33 ボディー領域
- 34 ソース領域(ソースコンタクト領域)
- 36 ゲート絶縁膜
- 37 ゲート電極
- 4.1 トレンチ
- 46 絶縁物
- 47 高ドープ層(フィールドストッピング層)

【図1】



【図2】



【図3-1】















【図5】







【図7】



【図8】



【図9】



【図10】



【図11】



【図12】



【図13】



【図14】



【図15】



【図16】



【図17】



【図18】



フロントページの続き

(56)参考文献 特開平08-222735(JP,A) 特開2005-340685(JP,A) 特開平10-120497(JP,A) 特開2000-106428(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 9 / 7 8 H 0 1 L 2 1 / 3 3 6