

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-85479
(P2008-85479A)

(43) 公開日 平成20年4月10日(2008.4.10)

(51) Int.Cl.	F I	テーマコード (参考)
HO4N 5/335 (2006.01)	HO4N 5/335	Z 4M118
HO1L 27/146 (2006.01)	HO1L 27/14	A 5C024
	HO4N 5/335	E

審査請求 未請求 請求項の数 8 O L (全 12 頁)

(21) 出願番号 特願2006-261058 (P2006-261058)
(22) 出願日 平成18年9月26日 (2006.9.26)

(71) 出願人 00005821
松下電器産業株式会社
大阪府門真市大字門真1006番地
(74) 代理人 100090446
弁理士 中島 司朗
(74) 代理人 100072442
弁理士 松村 修治
(74) 代理人 100125597
弁理士 小林 国人
(72) 発明者 石本 久人
大阪府門真市大字門真1006番地 松下電器産業株式会社内
(72) 発明者 村上 雅史
大阪府門真市大字門真1006番地 松下電器産業株式会社内


最終頁に続く

(54) 【発明の名称】 固体撮像装置、及びデジタルカメラ

(57) 【要約】

【課題】高ゲインを実現しつつ、ゲインのばらつきを抑制することができる固体撮像装置を提供する。

【解決手段】画素信号を出力する単位セルが複数個配列された画素アレイ1と、列毎に画素信号を増幅して出力するカラムアンプ5と、オフセット電圧を除去して出力するノイズキャンセル部6と、各列毎の画素信号を順次選択して出力する水平読出部7と、水平読出部から出力された画素信号を増幅して出力する出力アンプ9とを備える撮像装置100であって、カラムアンプは列毎に電流源となる電流源トランジスタと画素信号を増幅する第1増幅トランジスタとを含み、出力アンプは負荷となる負荷トランジスタと水平読出部から出力される画素信号を増幅する第2増幅トランジスタとを含み、電流源トランジスタ、第1増幅トランジスタ、負荷トランジスタ及び第2増幅トランジスタの全てが、同一プロセスにおいて形成されるMOSトランジスタにより構成されている。



【選択図】 図1

【特許請求の範囲】

【請求項 1】

受光量に応じた画素信号を出力する単位セルが複数個配列された画素アレイ部と、
1列の単位セルに共通に接続され、列毎に、該当列中のいずれかの単位セルから出力される画素信号を増幅して出力するカラムアンプ部と、

前記カラムアンプに1対1で接続され、列毎に、単位セル毎に画素信号からオフセット電圧を除去して出力するノイズキャンセル部と、

前記ノイズキャンセル部に接続され、前記ノイズキャンセル部から出力された各列毎の画素信号を順次選択して出力する水平読出部と、

前記水平読出部に接続され、前記水平読出部から出力された画素信号を増幅して出力する出力アンプとを備える固体撮像装置であって、

前記カラムアンプは、列毎に、電流源となる電流源トランジスタと、前記画素信号を増幅する第1増幅トランジスタとを含み、

前記出力アンプは、負荷となる負荷トランジスタと、水平読出部から出力される画素信号を増幅する第2増幅トランジスタとを含み、

前記電流源トランジスタ、前記第1増幅トランジスタ、前記負荷トランジスタ、及び前記第2増幅トランジスタの全てが、同一プロセスにおいて形成されるMOSトランジスタにより構成されていること

を特徴とする固体撮像装置。

10

【請求項 2】

前記電流源トランジスタ、前記第1増幅トランジスタ、前記負荷トランジスタ、及び前記第2増幅トランジスタの全てが、NチャンネルMOSであること

を特徴とする請求項1に記載の固体撮像装置。

20

【請求項 3】

前記電流源トランジスタ、前記第1増幅トランジスタ、前記負荷トランジスタ、及び前記第2増幅トランジスタの全てが、エンハンスメント型であること

を特徴とする請求項1に記載の固体撮像装置。

【請求項 4】

前記出力アンプにおいて、

前記負荷トランジスタのゲート端子には、前記負荷トランジスタのソース端子に印加されている電源電圧よりも高い電圧が印加されていること

を特徴とする請求項1に記載の固体撮像装置。

30

【請求項 5】

前記カラムアンプにおいては、前記第1増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加し、かつ前記出力アンプにおいては、前記第2増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少すること

を特徴とする請求項1に記載の固体撮像装置。

【請求項 6】

前記出力アンプは、

さらに、前記第2増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、

前記出力アンプの入出力特性は、前記レベルシフトトランジスタによって、前記カラムアンプの入出力特性に比べて、入力電位の高い側へシフトしていること

を特徴とする請求項5に記載の固体撮像装置。

40

【請求項 7】

前記カラムアンプにおいては、前記第1増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少し、かつ前記出力アンプにおいては、前記第2増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加すること

を特徴とする請求項1に記載の固体撮像装置。

【請求項 8】

50

前記カラムアンプは、

さらに、前記第1増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、

前記カラムアンプの入出力特性は、前記レベルシフトトランジスタによって、前記出力アンプの入出力特性に比べて、入力電位の高い側へシフトしていること

を特徴とする請求項7に記載の固体撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光を入射して光電変換する単位セルが、半導体基板上に1次元又は2次元に配置してなる固体撮像装置及び当該固体撮像装置を備えるデジタルカメラに関し、特に、ゲインのばらつきを抑制するための技術に関する。

10

【背景技術】

【0002】

近年、デジタルカメラ付き携帯電話等の撮像機器が一般に普及している。

これらの撮像機器は、軽量化及び連続使用時間を延ばす為に消費電力を抑えることが必須であるので、CCD型撮像素子と比べ消費電力が著しく低いMOS型撮像素子を搭載しているものが多い。

ここで、CMOSイメージセンサの信号読み出し方式は、画素アレイの中のある一行を選択しそれらを同時に列方向へと読み出す列並列出力型が一般的である。

20

【0003】

上記列並列出力型の信号出力回路は、画素の出力をスイッチドキャパシタでサンプリングして読み出す方式のもの、列毎にアンプを搭載して読み出す方式のもの、及びADコンバータを列毎に設ける方式のもの等がある。

上記列毎にアンプを搭載して読み出す方式のものは、例えばシングルエンドアンプを用いたものであり、特許文献1及び特許文献2にその詳細が開示されている。

【0004】

特許文献1では、電流源のMOSトランジスタ及び増幅用のMOSトランジスタで構成されるシングルエンドアンプについて記載されており、このような構成においては、画素毎にオフセット電圧を除去して信号成分だけを取り出すことが可能であり、また読み出しのゲインを容量素子の比で任意に設定可能であることが記載されている。

30

しかしながら、特許文献1に記載されているようなソース接地型のアンプの回路構成では、ゲインが低いという短所がある。

【0005】

また特許文献2には、ソース接地型のアンプの回路構成にカスコード接続のトランジスタを付加することで、特許文献1のようなソース接地型のアンプの回路構成におけるゲインが低いという短所を克服した固体撮像装置が記載されている。

しかしながらカスコード接続のトランジスタを制御するためのトランジスタや電流源が付加されることで、回路を構成する素子数および素子間の配線数が増加するという短所がある。

40

【特許文献1】特開平5-207220号公報

【特許文献2】特開2005-252529号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

近年のCMOSイメージセンサは、高画素化やチップサイズの縮小化が急速に進んでいるため、各画素のサイズが微細化している。1画素あたりのサイズが微細化すると、受光量が減少するので感度が低下する傾向があり、出力段のアンプのゲインを従来よりもさらに高める必要がある。

しかしながら、アンプのゲインを高めるほどゲインのばらつきが顕著になる。

50

【 0 0 0 7 】

また、同形式のアンプを複数用いると、入力電圧の増加に対するゲインの変動が重複し、トータルゲインの変動が相乗的に大きくなり、画素信号の全般にわたって良好な感度を得ることができない。

本発明は、高ゲインを実現しつつ、ゲインのばらつきを抑制することができる固体撮像装置を提供することを第1の目的とし、また、トータルゲインの変動をフラットに近づけることを第2の目的とする。

【 課題を解決するための手段 】

【 0 0 0 8 】

上記目的を達成するために、本発明に係る固体撮像装置は、受光量に応じた画素信号を出力する単位セルが複数個配列された画素アレイ部と、1列の単位セルに共通に接続され、列毎に、該当列中のいずれかの単位セルから出力される画素信号を増幅して出力するコラムアンプ部と、前記コラムアンプに1対1で接続され、列毎に、単位セル毎に画素信号からオフセット電圧を除去して出力するノイズキャンセル部と、前記ノイズキャンセル部に接続され、前記ノイズキャンセル部から出力された各列毎の画素信号を順次選択して出力する水平読出部と、前記水平読出部に接続され、前記水平読出部から出力された画素信号を増幅して出力する出力アンプとを備える固体撮像装置であって、前記コラムアンプは、列毎に、電流源となる電流源トランジスタと、前記画素信号を増幅する第1増幅トランジスタとを含み、前記出力アンプは、負荷となる負荷トランジスタと、水平読出部から出力される画素信号を増幅する第2増幅トランジスタとを含み、前記電流源トランジスタ、前記第1増幅トランジスタ、前記負荷トランジスタ、及び前記第2増幅トランジスタの全てが、同一プロセスにおいて形成されるMOSトランジスタにより構成されていることを特徴とする。

10

20

【 発明の効果 】

【 0 0 0 9 】

課題を解決するための手段に記載した構成により、製造ばらつきに拠るゲインのばらつきを抑制することができる。

従って、高ゲインを実現しつつ、ゲインのばらつきを抑制することができる。

ここで、固体撮像装置において、前記電流源トランジスタ、前記第1増幅トランジスタ、前記負荷トランジスタ、及び前記第2増幅トランジスタの全てが、NチャネルMOSであることを特徴とすることもできる。

30

【 0 0 1 0 】

これにより、増幅にかかるMOSトランジスタをNチャネルMOSに統一することができる。

ここで、固体撮像装置において、前記電流源トランジスタ、前記第1増幅トランジスタ、前記負荷トランジスタ、及び前記第2増幅トランジスタの全てが、エンハンスメント型であることを特徴とすることもできる。

【 0 0 1 1 】

これにより、増幅にかかるMOSトランジスタをエンハンスメント型に統一することができる。

40

ここで、固体撮像装置において、前記出力アンプにおいて、前記負荷トランジスタのゲート端子には、前記負荷トランジスタのソース端子に印加されている電源電圧よりも高い電圧が印加されていることを特徴とすることもできる。

【 0 0 1 2 】

これにより、負荷トランジスタによる電圧のドロップ分を抑制することができるので、特に有用である。

ここで、固体撮像装置において、前記コラムアンプにおいては、前記第1増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加し、かつ前記出力アンプにおいては、前記第2増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少することを特徴とすることもできる。

50

【 0 0 1 3 】

これにより、カラムアンプの極性と出力アンプの極性が反対なので、カラムアンプと出力アンプとのゲイン特性の弱点を補い合うことができる。

ここで、固体撮像装置において、前記出力アンプは、さらに、前記第2増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、前記出力アンプの入出力特性は、前記レベルシフトトランジスタによって、前記カラムアンプの入出力特性に比べて、入力電位の高い側へシフトしていることを特徴とすることもできる。

【 0 0 1 4 】

これにより、一方のアンプを、画素信号に対して、ゲインの高いところからゲインが下がる方向に使用し、もう一方のアンプを、画素信号に対して、ゲインの低いところからゲインが上がる方向に使用することができるので、トータルゲインの変動をフラットに近づけることができる。

ここで、固体撮像装置において、前記カラムアンプにおいては、前記第1増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少し、かつ前記出力アンプにおいては、前記第2増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加することを特徴とすることもできる。

【 0 0 1 5 】

これにより、カラムアンプの極性と出力アンプの極性が反対なので、カラムアンプと出力アンプとのゲイン特性の弱点を補い合うことができる。

ここで、固体撮像装置において、前記カラムアンプは、さらに、前記第1増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、前記カラムアンプの入出力特性は、前記レベルシフトトランジスタによって、前記出力アンプの入出力特性に比べて、入力電位の高い側へシフトしていることを特徴とすることもできる。

【 0 0 1 6 】

これにより、一方のアンプを、画素信号に対して、ゲインの高いところからゲインが下がる方向に使用し、もう一方のアンプを、画素信号に対して、ゲインの低いところからゲインが上がる方向に使用することができるので、トータルゲインの変動をフラットに近づけることができる。

【 発明を実施するための最良の形態 】

【 0 0 1 7 】

(実施の形態1)

<構成>

図1は、本発明の実施の形態1における撮像装置100の概要を示す図である。

図1に示すように、本発明の実施の形態1における撮像装置100は、画素アレイ1、タイミングジェネレータ2、垂直走査回路3、負荷回路4、カラムアンプ5、ノイズキャンセル部6、水平読み出し部7、水平走査回路8、出力アンプ9から構成される。

【 0 0 1 8 】

なお、タイミングジェネレータ2、カラムアンプ5、ノイズキャンセル部6を除く他の構成要素の詳細は特許文献2と同様である。

画素アレイ1は、初期化時の電圧であるリセット電圧及び読み出し時の電圧であるリード電圧を、列毎にそれぞれ垂直信号線VLA1～VLA_mに出力する単位セルが1次元又は2次元上に配列された撮像領域であり、ここでは記載を簡略化しているが、実際の画素数は、1次元で数千個、2次元で数十万～数百万個程度である。

【 0 0 1 9 】

タイミングジェネレータ2は、垂直走査回路3、カラムアンプ5、ノイズキャンセル部6、水平走査回路8、及び出力アンプ9に制御信号を供給して駆動及び制御する周辺回路であり、外部から撮影指示が入力されるのを待ち、撮影指示が入力されると、適切な露光時間の経過後に全ての単位セルから順次輝度情報を読み出させる。

ここで、タイミングジェネレータ2からは、垂直走査回路3へリセットパルス(初期化信号:RESET)、及び、リードパルス(読み出しパルス:READ)が、ノイズキャン

10

20

30

40

50

ンセル部 6 へサンプリングパルス (S P)、及び、クランプパルス (C P) が決められたタイミングで供給され、これら各制御パルスにそれぞれ対応するトランジスタが開閉 (O F F / O N) される。

【 0 0 2 0 】

垂直走査回路 3 は、横 1 行毎に、“ R E S E T ”、“ R E A D 1 ”、“ R E A D 2 ”の 3 本の制御線 (L 1 ~ L n) を備え、画素アレイ 1 の画素に対して、行単位で、リセット (初期化)、リード (読み出し) を制御する。

負荷回路 4 は、縦 1 列毎に同一の回路が 1 個接続されており、出力電位を読み出す為に、列単位で画素アレイ 1 の各画素に負荷をかける回路である。

【 0 0 2 1 】

カラムアンプ 5 は、列毎に同一の回路が 1 個接続されており、画素アレイ 1 からの列単位のリセット電圧及びリード電圧を増幅して順次、列毎に垂直信号線 V L B 1 ~ V L B m に出力する。

図 2 は、本発明の実施の形態 1 におけるカラムアンプ 5 の回路構成を示す図である。

図 2 に示すように、カラムアンプ 5 は、画素信号が大きくなるとともに出力電位が増加する負極のアンプであり、電源電圧 V D D と出力端子との間に接続され電流源となる電流源トランジスタ T 1、画素信号を増幅する増幅トランジスタ T 2、増幅トランジスタ T 2 のゲート端子と出力端子とを一定時間閉じてリセットをかけるリセットトランジスタ T 3、及び、輝度情報を蓄積するコンデンサ C 1 を含む。ここで、電流源トランジスタ T 1 のゲートには電源電圧よりも高い電圧 V b 1 が印加され、リセットトランジスタ T 3 のゲートにはリセット信号線が接続され、コンデンサ C 1 には入力信号線が接続され、電流源トランジスタ T 1 と増幅トランジスタ T 2 の間には出力信号線が接続されている。

【 0 0 2 2 】

図 3 は、カラムアンプ 5 の入出力特性 (V i n 1 - V o u t 1 特性) を示す図である。

図 3 に示すように、カラムアンプ 5 の入出力特性は入力に対して一様ではなく、入力電位 (V i n 1) が中間のあたりでは、出力電位 (V o u t 1) は入力電位 (V i n) に応じて十分に变化するが、入力電位 (V i n 1) が低い場合及び高い場合には、入力電位 (V i n 1) に対する出力電位 (V o u t 1) の変化量が小さい。

【 0 0 2 3 】

本実施の形態では、入力電位 (V i n 1) が図 3 中の V A 1 の状態において、図 2 におけるリセットトランジスタ T 3 のゲートを一定時間閉じてリセットをかけ、その後増幅トランジスタ T 2 のベース電位の変動量 (V i n 1) に応じた出力電位の変動量 (V o u t 1) を得ることとし、図 3 中の V A 1 から V B 1 までの間が動作領域となる (図 3 中の太線矢印) 。

【 0 0 2 4 】

ここでカラムアンプ 5 は負極のアンプなので、リセット後、時間 t が経過するにつれて、入力電圧 V i n 1 は負方向へ向かう。

図 4 は、カラムアンプ 5 のゲイン特性 (V i n 1 - G 1 特性 : $G 1 = V o u t 1 / V i n 1$) を示す図である。

図 4 に示すように、カラムアンプ 5 のゲインは入力に対して一定ではなく、ゲイン G 1 は図 3 に示した V i n 1 - V o u t 1 特性の傾きに相当するので、入力電位 (V i n 1) が中間のあたりでゲイン G 1 が高く、入力電位 (V i n 1) が低い場合及び高い場合にはゲイン G 1 は低い。

【 0 0 2 5 】

本実施の形態では、 V i n 1 - V o u t 1 特性の傾きが最も大きい V A 1 (図 3) の時の入力電圧 V i n 1 a において最高のゲイン G A 1 が得られ、カラムアンプ 5 は負極のアンプなので、リセット後、入力電圧 V i n 1 が負方向へ向かうにつれてゲイン G 1 は下がり、 V B 1 (図 3) の時の入力電圧 V i n 1 b において最も低いゲイン G B 1 が得られる (図 4 中の太線矢印) 。

【 0 0 2 6 】

10

20

30

40

50

ノイズキャンセル部 6 は、カラムアンプ 5 より列毎に出力されるリセット電圧とリード電圧との差分を示す輝度情報を、それぞれ列毎の垂直信号線 $VLC1 \sim VLCm$ に出力する。

水平読み出し部 7 は、水平信号線 HL と、当該水平信号線 HL と垂直信号線 $VLC1 \sim VLCm$ のそれぞれとの接続を水平走査回路 8 の制御に基づいて切り替えるスイッチ $SW1 \sim SWm$ を備え、ノイズキャンセル部 6 より出力される列毎の輝度情報を、選択的に水平信号線 HL に出力する。

【0027】

水平走査回路 8 は、水平読み出し部 7 のスイッチ $SW1 \sim SWm$ を順次切り替えて、各垂直信号線を順番に水平信号線 HL と接続して、列毎の輝度情報の読み出しを制御する。

出力アンプ 9 は、水平信号線 HL と接続されており、水平読み出し部 7 からの輝度情報を増幅して、撮像画像信号を外部に出力する。

図 5 は、本発明の実施の形態 1 における出力アンプ 9 の回路構成を示す図である。

【0028】

図 5 に示すように、出力アンプ 9 は、画素信号が大きくなるとともに出力電位が減少する正極のアンプであり、入力信号の電圧レベルを変動させ、出力アンプ 9 の入出力特性を、カラムアンプ 5 の入出力特性に比べて、入力電位の高い側へシフトさせるレベルシフトトランジスタ $T4$ 、 $T5$ 、電源電圧 VDD と出力端子との間に接続され負荷となる負荷トランジスタ $T6$ 、電圧が変動された入力信号を増幅する増幅トランジスタ $T7$ 、レベルシフトトランジスタ $T5$ のゲート端子と出力端子とを一定時間閉じてリセットをかけるリセットトランジスタ $T8$ 、及び、輝度情報を蓄積するコンデンサ $C2$ を含む。ここで、負荷トランジスタ $T6$ のゲートはソースに接続されて電源電圧 VDD が印加され、リセットトランジスタ $T8$ のゲートにはリセット信号線が接続され、コンデンサ $C2$ には入力信号線が接続され、負荷トランジスタ $T6$ と増幅トランジスタ $T7$ の間には出力信号線が接続されている。

【0029】

また、カラムアンプ 5 と出力アンプ 9 とに用いられるトランジスタの種類を、例えば、 N チャネル MOS やエンハンスメント MOS 等の同一種類のトランジスタに統一したり、同一プロセスにおいて形成される MOS トランジスタにより構成すると、製造ばらつきが揃うので特性上望ましい。

特に、従来は、製造プロセスや出力電位の優位性等の理由から、カラムアンプの電流源トランジスタと増幅トランジスタ、及び出力アンプの増幅トランジスタは、エンハンスメント型の N チャネル MOS で構成し、出力アンプの負荷トランジスタはデプレッション MOS で構成することが一般的であったので、同様の構成のままでアンプのゲインを高めると、種類の異なるそれぞれのトランジスタによる製造ばらつきが無秩序に影響しあい、トータルゲインのばらつきが顕著になってしまうという問題が生じるが、本実施の形態においては、少なくとも出力アンプ 9 の負荷トランジスタ $T6$ と増幅トランジスタ $T7$ の 2 つ、もしくは、カラムアンプ 5 の電流源トランジスタ $T1$ と増幅トランジスタ $T2$ 、及び出力アンプ 9 の負荷トランジスタ $T6$ と増幅トランジスタ $T7$ の 4 つを、 N チャネル MOS やエンハンスメント MOS 等の同一種類のトランジスタに統一したり、同一プロセスにおいて形成される MOS トランジスタにより構成するものとし、製造ばらつきに拠るゲインのばらつきを抑制する。

【0030】

図 6 は、出力アンプ 9 の入出力特性 ($V_{in2} - V_{out2}$ 特性) を示す図である。

図 6 に示すように、出力アンプ 9 の入出力特性は入力に対して一様ではなく、入力電位 (V_{in2}) が中間のあたりでは、出力電位 (V_{out2}) は入力電位 (V_{in2}) に応じて十分に变化するが、入力電位 (V_{in2}) が低い場合及び高い場合には、入力電位 (V_{in2}) に対する出力電位 (V_{out2}) の変化量が小さい。

【0031】

また、出力アンプ 9 の入出力特性は、図 6 中の左方に点線で示したカラムアンプ 5 の入

10

20

30

40

50

出力特性 ($V_{in1} - V_{out1}$ 特性) に比べて、レベルシフトトランジスタ T_4 による電圧変動 (V_{th}) に相当する分だけ、入力電圧の高い側へシフトする。

本実施の形態では、入力電位 (V_{in2}) が図 6 中の V_{A2} の状態において、図 5 におけるリセットトランジスタ T_8 のゲートを一定時間開いてリセットをかけ、その後レベルシフトトランジスタ T_4 のベース電位の変動量 (V_{in2}) に応じた出力電位の変動量 (V_{out2}) を得ることとし、図 6 中の V_{A2} から V_{B2} までの間が動作領域となる (図 6 中の太線矢印)。

【0032】

ここで出力アンプ 9 は正極のアンプなので、リセット後、時間 t が経過するにつれて、入力電圧 V_{in2} は正方向へ向かう。

図 7 は、出力アンプ 9 のゲイン特性 ($V_{in2} - G_2$ 特性: $G_2 = V_{out2} / V_{in2}$) を示す図である。

図 7 に示すように、出力アンプ 9 のゲインは入力に対して一定ではなく、ゲイン G_2 は図 6 に示した $V_{in2} - V_{out2}$ 特性の傾きに相当するので、入力電位 (V_{in2}) が中間のあたりでゲイン G_2 が高く、入力電位 (V_{in2}) が低い場合及び高い場合にはゲイン G_2 は低い。

【0033】

本実施の形態では、 $V_{in2} - V_{out2}$ 特性の傾きが小さい V_{A2} (図 6) の時の入力電圧 V_{in2a} において最も高いゲイン G_{A2} が得られ、出力アンプ 9 は正極のアンプなので、リセット後、入力電圧 V_{in2} が正方向へ向かうにつれてゲイン G_2 は上がり、 $V_{in2} - V_{out2}$ 特性の傾きが最も大きい V_{B2} (図 6) の時の入力電圧 V_{in2b} において最高のゲイン G_{B2} が得られる (図 6 中の太線矢印)。

【0034】

図 8 は、トータルゲイン特性 ($V_{in1} - G_t$ 特性: $G_t = G_1 \times G_2$) を示す図である。

図 8 に示すトータルゲイン G_t は、図 4 に示すカラムアンプ 5 のゲイン G_1 と、図 7 に示す出力アンプ 9 のゲイン G_2 とを掛け合わせたものであって、カラムアンプ 5 のゲインは画素信号の増加にともない下がる特性があり、出力アンプ 9 のゲインは画素信号の増加にともない上がる特性があるので、お互いの特性をキャンセルすることになり、トータルゲイン G_t を全般にわたってフラットに近づけることができる。

【0035】

なお、本実施の形態では、カラムアンプ 5 を負極のアンプとし、出力アンプ 9 を正極のアンプとして、トータルゲインを全般にわたってフラットに近づけることができたが、カラムアンプ 5 の特性と出力アンプ 9 の特性とが反対であればよいので、カラムアンプ 5 を正極のアンプとし、出力アンプ 9 を負極のアンプとしてもよい。

<変形例 1>

図 9 は、本発明の変形例 1 における出力アンプ 10 の回路構成を示す図である。

【0036】

図 9 に示す出力アンプ 10 は、実施の形態 1 の出力アンプ 9 の一部を変更したものであり、負荷トランジスタ T_6 のゲートに、電源電圧 V_{DD} よりも高い電圧 V_{b2} を印加する点のみが異なり、その他の部分は実施の形態 1 とまったく同じである。

このようにすることで、出力アンプ 10 の出力信号の上限値を上げることができ、ダイナミックレンジを広げることができる。

【0037】

なお、負荷トランジスタ T_6 、及び増幅トランジスタ T_7 をエンハンスメント MOS で構成した場合には、負荷トランジスタ T_6 における電圧のドロップ分を抑制することができるので、特に有用である。

<まとめ>

以上のように、本発明の実施の形態 1、及び変形例 1 によれば、カラムアンプや出力アンプにおいて増幅にかかるトランジスタの種類を統一するか、当該トランジスタを同一ブ

10

20

30

40

50

ロセスにおいて形成するので、製造ばらつきに拠るゲインのばらつきを抑制することができる。

【 0 0 3 8 】

また、カラムアンプと出力アンプとの極性を反対にして、お互いのゲイン特性の弱点を補い合うことができるので、トータルゲインを全般にわたってフラットに近づけることができる。

【 産業上の利用可能性 】

【 0 0 3 9 】

本発明は、ビデオカメラやデジタルスチルカメラなどの撮像機器に適用することができる。本発明によって、当該撮像機器に使用する固体撮像装置において、高ゲインを実現しつつ製品毎の出力のばらつきを抑制したり、トータルゲインを全般にわたってフラットに近づけることができ、撮像機器の画質の向上に寄与することができるので、その産業的利用価値は極めて高い。

10

【 図面の簡単な説明 】

【 0 0 4 0 】

【 図 1 】 本発明の実施の形態 1 における撮像装置 1 0 0 の概要を示す図である。

【 図 2 】 本発明の実施の形態 1 におけるカラムアンプ 5 の回路構成を示す図である。

【 図 3 】 カラムアンプ 5 の入出力特性を示す図である。

【 図 4 】 カラムアンプ 5 のゲイン特性を示す図である。

【 図 5 】 本発明の実施の形態 1 における出力アンプ 9 の回路構成を示す図である。

20

【 図 6 】 出力アンプ 9 の入出力特性を示す図である。

【 図 7 】 出力アンプ 9 のゲイン特性を示す図である。

【 図 8 】 トータルゲイン特性を示す図である。

【 図 9 】 本発明の変形例 1 における出力アンプ 1 0 の回路構成を示す図である。

【 符号の説明 】


【 0 0 4 1 】

- | | | |
|-------|--------------|--|
| 1 | 画素アレイ | |
| 2 | タイミングジェネレータ | |
| 3 | 垂直走査回路 | |
| 4 | 負荷回路 | |
| 5 | カラムアンプ | |
| 6 | ノイズキャンセル部 | |
| 7 | 水平読出部 | |
| 8 | 水平走査回路 | |
| 9 | 出力アンプ | |
| 1 0 | 出力アンプ | |
| 1 0 0 | 撮像装置 | |
| T 1 | 電流源トランジスタ | |
| T 2 | 増幅トランジスタ | |
| T 3 | リセットトランジスタ | |
| T 4 | レベルシフトトランジスタ | |
| T 5 | レベルシフトトランジスタ | |
| T 6 | 負荷トランジスタ | |
| T 7 | 増幅トランジスタ | |
| T 8 | リセットトランジスタ | |
| C 1 | コンデンサ | |
| C 2 | コンデンサ | |


30

40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】



【 図 8 】



【 図 9 】



フロントページの続き

Fターム(参考) 4M118 AA05 AA10 AB01 BA14 DD09 DD12 FA06
5C024 AX01 BX01 CX41 CY47 GX03 GX16 GY31 HX01 HX02 HX17