(12)公開特許公報(A)

(11)特許出願公開番号

特開2010-3723

(P2010-3723A) □ (2010 1.7)

(43)公開口 半戌22年1月7日(2010.1.	ſ
----------------------------------	---

(51) Int.Cl.			FΙ			テーマコード(参考)
HO1L	29/786	(2006.01)	HO1L	29/78	616T	5 F 1 1 O
HO1L	51/05	(2006.01)	HO1L	29/78	618B	
			HO1L	29/78	626C	
			HO1L	29/28	1 O O A	

審査請求 未請求 請求項の数 12 OL (全 19 頁)

(21) 出願番号 (22) 出願日	特願2008-158790 (P2008-158790) 平成20年6月18日 (2008.6.18)	(71) 出願人	000003193 凸版印刷株式会社 東京都台東区台東1丁目5番1号
		(74)代理人	110000408
			特許業務法人高橋・林アンドパートナーズ
		(72)発明者	小久保悠
			東京都台東区台東1丁目5番1号 凸版印
			刷株式会社内
		(72)発明者	石▲崎▼ 守
			東京都台東区台東1丁目5番1号 凸版印
			刷株式会社内
		(72)発明者	松原 亮平
			東京都台東区台東1丁目5番1号 凸版印
			刷株式会社内
			最終負に続く

(54) 【発明の名称】 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置

(57)【要約】

(19) 日本国特許庁(JP)

【課題】薄膜トランジスタの寄生容量を低減した薄膜ト ランジスタアレイ及び薄膜トランジスタアレイを備えた 画像表示装置を提供する。

【解決手段】半導体層とゲート電極とソース電極とドレ イン電極とを備え、前記ゲート電極、前記ソース電極ま たは前記ドレイン電極のいずれか一つが開口部を有する 形状であること。開口部は円、三角、四角のいずれかの 形状であり、半導体層が有機半導体または酸化物半導体 であることを特徴とする薄膜トランジスタ。 【選択図】図1



(2)

【特許請求の範囲】

【請求項1】

半導体層とゲート電極とソース電極とドレイン電極とを備え、

前記ゲート電極、前記ソース電極または前記ドレイン電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタ。

【請求項2】

前記開口部は円、三角、四角のいずれかの形状であることを特徴とする請求項1に記載の薄膜トランジスタ。

【請求項3】

前記半導体層が有機半導体または酸化物半導体であることを特徴とする請求項1に記載 ¹⁰の薄膜トランジスタ。

【 請 求 項 4 】

基板と、

前記基板上に形成された複数のゲート配線と前記複数のゲート配線に接続された複数の ゲート電極と、

前記複数のゲート配線と前記複数のゲート電極との同一層に隔離して形成された複数の キャパシタ配線と前記複数のキャパシタ配線に接続された複数のキャパシタ電極と、

前記複数のゲート配線と前記複数のゲート電極と前記複数のキャパシタ配線と前記複数 のキャパシタ電極とを覆うように形成されたゲート絶縁膜と、

前記ゲート絶縁膜上に形成された複数のソース配線と前記複数のソース配線に接続され ²⁰ た複数のソース電極と、

- 前記複数のソース配線と前記複数のソース電極との同一層に隔離して形成された複数の 画素電極と前記複数の画素電極に接続された複数のドレイン電極と、
- 前記複数のソース電極と前記複数のドレイン電極との間隙に形成された複数の半導体層と、を備え、
- 前記ドレイン電極、前記ソース電極または前記ゲート電極のいずれか一つが開口部を有 する形状であることを特徴とする薄膜トランジスタアレイ。

【請求項5】

前記開口部が円、三角、四角のいずれかの形状であることを特徴とする請求項4に記載 の薄膜トランジスタアレイ。

30

前記複数の半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項 4 に記載の薄膜トランジスタアレイ。

【請求項7】

【請求項6】

基板と、

前 記 基 板 上 に 形 成 さ れ た 複 数 の ソ ー ス 配 線 と 前 記 複 数 の ソ ー ス 配 線 に 接 続 さ れ た 複 数 の ソ ー ス 電 極 と 、

前記複数のソース配線と前記複数のソース電極との同一層に隔離して形成された複数の 画素電極と前記複数の画素電極に接続された複数のドレイン電極と、

前記複数のソース電極と前記複数のドレイン電極との間隙に形成された複数の半導体層 ⁴⁰ と、

前記複数のソース配線と前記複数のソース電極と前記複数の半導体層と前記複数の画素電極と前記複数のドレイン電極とを覆うように形成された開口部を有するゲート絶縁膜と

- 前 記 ゲート 絶 縁 膜 上 に 形 成 さ れ た 複 数 の ゲート 配 線 と 前 記 複 数 の ゲート 配 線 に 接 続 さ れ た 複 数 の ゲート 電 極 と 、
- 前記複数のゲート配線と前記複数のゲート電極との同一層に隔離して形成された複数の キャパシタ配線と前記複数のキャパシタ配線に接続された複数のキャパシタ電極と、

前記複数のゲート配線と前記複数のゲート電極と前記複数のキャパシタ配線と前記複数のキャパシタ電極とを覆うように形成された開口部を有する層間絶縁膜と、

を特徴とする請求項11に記載の画像表示装置。 【発明の詳細な説明】 本発明は、薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置に関し、 特 に 寄 生 容 量 を 低 減 し た 薄 膜 ト ラ ン ジ ス タ 及 び 薄 膜 ト ラ ン ジ ス タ ア レ イ 並 び に 画 像 表 示 装 半導体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモル ファスシリコン(a-Si)やポリシリコン(poly-Si)の薄膜トランジスタ(T hin Film Transistor、以下「TFT」という。)が製造されている 。TFTは、液晶ディスプレイ等の画像表示装置に応用されている(詳細は、例えば、松 本正一編著「液晶ディスプレイ技術 - アクティブマトリクスLCD - 」産業図書を参照) 従来、例えば図14に示すようなTFTアレイが用いられていた。なお、図14は、T FTアレイの1画素を示している。TFTはスイッチの役割を果たし、TFTアレイは、 ゲート配線53に与えられた選択電圧によってTFTをオンにした時に、ソース配線55 に与えられた信号電圧をドレイン電極56に接続された画素電極58に書き込む。書き込 まれた電圧は、画素電極58、ゲート絶縁膜(図示せず)、キャパシタ電極59によって 構成される蓄積キャパシタに保持される。 近年、有機半導体や酸化物半導体が登場し、200 以下の低温でTFTを作製できる ことが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まって いる。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリット も期待されている。また、印刷法の技術を用いて、TFTをマトリクス状に形成すること

により、安価で大面積なディスプレイが期待されている。

[0005]

、を備え、

【請求項8】

【請求項9】

【請求項10】

【請求項11】

画像表示装置。 【請求項12】

【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

置に関する。 【背景技術】 [0002]

 $\begin{bmatrix} 0 & 0 & 0 & 3 \end{bmatrix}$

の薄膜トランジスタアレイ。

の薄膜トランジスタアレイ。

7に記載の薄膜トランジスタアレイ。

ところで、ディスプレイを大面積化するには、大面積にパターニングできるだけでなく .オン電流を大きくする必要がある。チャネル幅をW、チャネル長をLとした時、オン電 流はW/Lに比例する。大きなオン電流を得たい場合、図13に示すように、ソース電極 10

20

30

40

50

(3)

前記層間絶縁膜上に形成され、前記複数の画素電極に導通された複数の上部画素電極と

前 記 ド レイン 電 極 、 前 記 ソース 電 極 ま た は 前 記 ゲート 電 極 の い ず れ か 一 つ が 開 口 部 を 有

前記開口部が円、三角、四角のいずれかの形状であることを特徴とする請求項7に記載

前記複数の半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項

前記基板がプラスチック基板であることを特徴とする請求項4乃至9のいずれかに記載

請求項4乃至9のいずれかに記載の薄膜トランジスタアレイを備えたことを特徴とする

前記画像表示装置が液晶ディスプレイ、有機EL、電子ペーパーのいずれかであること

する形状であることを特徴とする薄膜トランジスタアレイ。

54・ドレイン電極56としては、直線状のクシ歯を交互に配置したクシ型電極がよく用 いられる。クシ型電極は、大きなWと小さなLを有するからである。 [0006]また、ディスプレイをフレキシブル化するためにはプラスチック基板を用いる必要があ り、基材の収縮が大きいのでアライメント余裕を大きくする目的で電極を大きくすること が行われる。 しかし、図13のようなクシ型電極のTFTアレイの場合や、図14に示すような従来 のTFTアレイの場合でも電極を大きくした場合には、ゲート電極52・ドレイン電極5 6間の電極重なり面積が大きく、フィードスルーが大きいという問題があった。 [0008]ここで、フィードスルーとは、図15に示すようにゲート電位V。がオンからオフに変 わる際に、画素の電位V。が変化する現象であり、ゲート電極52・ドレイン電極56間 のキャパシタンスが原因である。 [0009]また、ゲート電極52・ソース電極54間のキャパシタンスやゲート電極52・ドレイ ン電極56間のキャパシタンスはゲート電圧の応答を悪くする原因となっていた。 【非特許文献1】松本正一編著「液晶ディスプレイ技術 - アクティブマトリクスLCD -」 産業図書 【発明の開示】 【発明が解決しようとする課題】 本発明は、薄膜トランジスタの寄生容量を低減した薄膜トランジスタアレイを提供する 【課題を解決するための手段】 [0011]本発明の請求項1に係る発明は、半導体層とゲート電極とソース電極とドレイン電極と を備え、ゲート電極、ソース電極またはドレイン電極のいずれか一つが開口部を有する形 状であることを特徴とする薄膜トランジスタとしたものである。 本発明の請求項2に係る発明は、開口部は円、三角、四角のいずれかの形状であること を特徴とする請求項1に記載の薄膜トランジスタとしたものである。 [0013]本発明の請求項3に係る発明は、半導体層が有機半導体または酸化物半導体であること を特徴とする請求項1に記載の薄膜トランジスタとしたものである。 $\begin{bmatrix} 0 & 0 & 1 & 4 \end{bmatrix}$ 本発明の請求項4に係る発明は、基板と、基板上に形成された複数のゲート配線と複数 のゲート配線に接続された複数のゲート電極と、複数のゲート配線と複数のゲート電極と の 同 一 層 に 隔 離 し て 形 成 さ れ た 複 数 の キ ャ パ シ タ 配 線 と 複 数 の キ ャ パ シ タ 配 線 に 接 続 さ れ た 複 数 の キ ャ パ シ タ 電 極 と 、 複 数 の ゲ ー ト 配 線 と 複 数 の ゲ ー ト 電 極 と 複 数 の キ ャ パ シ タ 配 線と複数のキャパシタ電極とを覆うように形成されたゲート絶縁膜と、ゲート絶縁膜上に 形成された複数のソース配線と複数のソース配線に接続された複数のソース電極と、複数 の ソ ー ス 配 線 と 複 数 の ソ ー ス 電 極 と の 同 一 層 に 隔 離 し て 形 成 さ れ た 複 数 の 画 素 電 極 と 複 数 の画素電極に接続された複数のドレイン電極と、複数のソース電極と複数のドレイン電極 との間隙に形成された複数の半導体層と、を備え、ドレイン電極、ソース電極またはゲー ト電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタア レイとしたものである。

[0015]

本発明の請求項5に係る発明は、開口部が円、三角、四角のいずれかの形状であることを特徴とする請求項4に記載の薄膜トランジスタアレイとしたものである。

(4)

20

10

30

40

[0016]

本発明の請求項6に係る発明は、複数の半導体層が、有機半導体または酸化物半導体で あることを特徴とする請求項4に記載の薄膜トランジスタアレイとしたものである。 【0017】

本発明の請求項7に係る発明は、基板と、基板上に形成された複数のソース配線と複数のソース配線に接続された複数のソース電極と、複数のソース電極との同一層に隔離して形成された複数の画素電極と複数の画素電極に接続された複数のドレイン電極と、複数のソース電極と複数のドレイン電極とでで、複数のソース電極と複数のドレイン電極とでで、複数のソース電極と複数のドレイン電極とを覆うように形成された開口部を有するゲート絶縁膜と、ゲート絶縁膜上に形成された複数のゲート配線と複数のゲート配線に接続された複数のゲート電極と、複数のゲート電極との同一層に隔離して形成された複数のキャパシタ配線と複数のキャパシタ配線と複数のキャパシタ電極とを覆うように形成された開口部を有する層間絶縁膜と、層間絶縁膜上に形成され、複数の画素電極に導通された複数の上部画素電極と、を備え、ドレイン電極、ソース電極またはゲート電極のいずれか

[0018]

本発明の請求項8に係る発明は、開口部が円、三角、四角のいずれかの形状であること ²⁰ を特徴とする請求項7に記載の薄膜トランジスタアレイとしたものである。

[0019]

本発明の請求項9に係る発明は、複数の半導体層が、有機半導体または酸化物半導体で あることを特徴とする請求項7に記載の薄膜トランジスタアレイとしたものである。 【0020】

本発明の請求項10に係る発明は、基板がプラスチック基板であることを特徴とする請 求項4乃至9のいずれかに記載の薄膜トランジスタアレイとしたものである。 【0021】

本発明の請求項11に係る発明は、請求項4乃至9のいずれかに記載の薄膜トランジス タアレイを備えたことを特徴とする画像表示装置としたものである。

[0022]

本発明の請求項12に係る発明は、画像表示装置が液晶ディスプレイ、有機EL、電子ペーパーのいずれかであることを特徴とする請求項11に記載の画像表示装置としたものである。

【発明の効果】

【0023】

本発明によれば、薄膜トランジスタの寄生容量を低減した薄膜トランジスタアレイを提 供することができる。

【発明を実施するための最良の形態】

本発明の実施の形態について、図面を参照して説明する。以下、参照する図面は、説明 を判り易くするために縮尺は正確には描かれていない。なお、実施の形態において、同一 構成要素には同一符号を付け、実施の形態間において、重複する説明は省略する。 【0025】

図1に示すように、本発明の実施の形態に係る薄膜トランジスタアレイ(以下、「TF Tアレイ」という。)は、基板1、ゲート電極2、ゲート配線3、ゲート絶縁膜4、ソー ス電極5、ソース配線6、ドレイン電極7、半導体層8、封止層9、画素電極10、キャ パシタ電極12及びキャパシタ配線13を備えている。さらに、ここでは図示しないが、 層間絶縁膜11及び上部画素電極14を備えている。なお、図1は、TFTアレイの1画 素領域を示しているが、実際にはマトリクス状に複数配置したものが本発明の実施の形態 10

40

に係るTFTアレイである。

[0026]

ここで、本発明の実施の形態に係るTFTアレイは、ソース電極5とドレイン電極7と の働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、 便 宜 的 に 一 方 を ソ ー ス 電 極 5 、 他 方 を ド レ イ ン 電 極 7 と 、 呼 び 方 を 統 一 し て お く 。 本 発 明 の実施の形態に係るTFTアレイでは、配線に接続されている方をソース電極5、画素電 極10に接続されている方をドレイン電極7と呼ぶことにする。 [0027]

(6)

図1に示すように、本発明の実施の形態に係るTFTアレイはソース電極5・ドレイン 電極7のうち少なくともゲート電極2と重なる部分に開口部を有している。図1に示すよ うに、ドレイン電極7とゲート電極2との重なり部においてドレイン電極7に開口部を設 けることにより、ゲート電極2とドレイン電極7との重なり面積を小さくすることができ 、ゲート電極2とドレイン電極7との間のキャパシタンスを小さくできる。キャパシタン スを小さくできるため、フィードスルーを低減できる。また、ソース電極5とゲート電極 2 との重なり部においてソース電極 5 に開口部を設けることにより、ゲート電極 2 とソー ス電極5との重なり面積を小さくでき、ゲート電極2とソース電極5との間のキャパシタ ンスを小さくできる。なぜなら、キャパシタンスは、重なり面積にほぼ比例するからであ る。さらに、ソース電極5とドレイン電極7の一方または両方を開口部を有する形状にす ることにより、ソース電極5、ドレイン電極7と半導体層8との密着性が向上する。なお 、ソース電極 5 とドレイン電極 7 は、くし型状でなくてもよい。

図2に示すように、本発明の実施の形態に係るTFTアレイはソース電極5・ドレイン 電極7・ゲート電極2に開口部を有する。ドレイン電極7とゲート電極2との重なり部に おいてドレイン電極7及びゲート電極2に開口部を設けることにより、ゲート電極2・ド レイン電極7の重なり面積を小さくすることができ、ゲート電極2・ドレイン電極7間の キャパシタンスを小さくできる。また、ソース電極5とゲート電極2との重なり部におい てソース電極5及びゲート電極2に開口部を設けることにより、ゲート電極2・ソース電 極5の重なり面積を小さくでき、ゲート電極2・ソース電極5間のキャパシタンスを小さ くできる。なお、ソース電極5とドレイン電極7は、くし型状でもよい。 [0029]

図3に示すように、本発明の実施の形態に係るTFTアレイはソース電極5・ドレイン 電極7と重なるゲート電極2に開口部を有する。ドレイン電極7とゲート電極2との重な り部においてゲート電極2に開口部を設けることにより、ゲート電極2とドレイン電極7 との重なり面積を小さくすることができ、ゲート電極2とドレイン電極7との間のキャパ シタンスを小さくできる。また、ソース電極5とゲート電極2との重なり部においてゲー ト電極2に開口部を設けることにより、ゲート電極2・ソース電極5の重なり面積を小さ くでき、ゲート電極2・ソース電極5間のキャパシタンスを小さくできる。なお、ソース 電極5とドレイン電極7は、くし型状でもよい。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

40 図1及び図2に示すように、ソース電極5・ドレイン電極7の開口部の形状は、図4(c)に示すように円に限定されるものではなく、たとえば図 4 (a)に示すように三角状 、図4(b)に示すように四角状に形成することができる。ドレイン電極7・ソース電極 5の開口部の形状は、上記した形状に限定されるわけではなく、ゲート電極2とドレイン 電極7、ゲート電極2とソース電極5との寄生容量が低減できるような形状であればよい

[0031]

図5に示すように、ソース電極5とドレイン電極7との一方または両方を開口部を有す る形状にすることにより、電流パスが複数になるので、仮に開口部の一部で断線が起きた 場合、断線が一部の開口部で停止するため、完全な断線になりにくいので影響を小さくで きる。また、TFTの構造がボトムコンタクト型の場合、半導体層8がソース電極5・ド 10

20

レイン 電 極 7 の 開 口 部 に 食 い 込 ん だ 凹 凸 型 に な る た め 、 ソ ー ス 電 極 5 ・ ド レ イ ン 電 極 7 と 半 導 体 層 8 との 密 着 性 が 向 上 す る 。

(7)

【0032】

本発明の実施の形態に係る薄膜トランジスタアレイはソース電極5やドレイン電極7に 開口部を有しているが、それ以外の部分にも開口部を有することができる。即ち、ソース 電極5、ドレイン電極7、ゲート電極2以外の、例えばソース配線6、画素電極10、ゲ ート配線3、キャパシタ電極12、キャパシタ配線13等にも開口部を有してもよい。 【0033】

また、ゲート電極2の開口部は、ソース電極5・ドレイン電極7との重なり部のみでな くチャネル部にあってもよい。その場合、ゲート電極2の開口部の分だけキャリアの誘起 が少なくなるので開口部が無い場合よりもチャネル幅を大きくする必要がある。なお、ゲ ート電極2の開口部と半導体層8の位置関係がオン電流に影響しないようにするため、チ ャネル幅はゲート電極2の開口部のピッチ(チャネルに垂直方向)の整数倍にするのが望 ましい。またチャネル長はゲート電極2の開口部のピッチ(チャネル方向)の整数倍にす るのが望ましい。

[0034]

本発明の実施の形態に係るTFTアレイの半導体層8としては、有機半導体や酸化物半 導体を用いることができる。半導体層8として有機半導体または酸化物半導体を用いるこ とにより、TFTアレイを200 以下の低温で作製することができ、熱に弱いプラスチ ック基板の使用ができて、フレキシブルディスプレイを作製できる。

【0035】

半導体層 8 として用いる有機半導体の材料としては、例えばポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等を用いることができる。有機半導体の形成方法は、溶液をスピンコート法、ダイコート法、フレキソ印刷法、インクジェット印刷法等を用いて塗布・焼成することにより 2 0 0 以下の低温で成膜することができる。

[0036]

半導体層 8 として用いる酸化物半導体の材料としては、InGaZnO系、ZnGaO 系、InZnO系、InO系、GaO系、SnO系、あるいはそれらの混合物等を用いる ことができる。酸化物半導体の形成方法は、スパッタリング法、真空蒸着法、レーザアブ レーション法等を用いることにより200 以下の低温で成膜することができる。 【0037】

本発明の実施の形態に係るTFTアレイの基板1は、半導体層8を200 以下の低温 で成膜できるためプラスチックを使用することができる。基板1の材料として、例えば、 ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエ ーテルスルフォン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポ リスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレ ン(PP)、ナイロン(Ny)等を用いることできる。

【0038】

本発明の実施の形態に係るTFTアレイのゲート電極2及びキャパシタ電極12の材料 としては、A1、Cr、Au、Ag、Ni、Cu、Mo等の金属や、ITO等の透明導電 膜を用いることができる。ゲート電極2及びキャパシタ電極12の形成方法としては、真 空蒸着法やスパッタリング法等を用いて成膜し、成膜後にフォトリソグラフィとエッチン グを用いて形成することができる。上記した形成方法以外の場合には、印刷法であるスク リーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法、反転印刷法等を用 いることができる。印刷法を用いる場合の材料は、Agインク、Niインク、Cuインク 等を用いることができる。インクは、平均粒子径が50nm以下の金属粒子と、水溶性溶 媒と、水溶性樹脂とを含む導電性インクが望ましい。 【0039】

20

10

30

本発明の実施の形態に係るTFTアレイのゲート絶縁膜4の材料としては、例えばポリ ビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、SiO₂、SiN、SiO N、A1₂O₃等の無機絶縁膜を用いることができる。ゲート絶縁膜3の形成方法として は、溶媒可溶性有機物の場合にはスピンコート法、ダイコート法、インクジェット法等を 用いることができる。上記した形成方法以外の場合には、スパッタリング法、真空蒸着法 、レーザアブレーション法等を用いることができる。例えばTFTの構造がトップゲート 型のようにゲート絶縁膜3にパターニングが必要な場合には、フォトリソグラフィとエッ チング、リフトオフ等でパターニングするか、インクジェット法等の印刷法や感光性有機 物をゲート絶縁膜4の材料とし露光・現像するなどして直接パターニングすることができ る。

[0040]

本発明の実施の形態に係るTFTアレイの半導体層8は、ソース電極5・ドレイン電極 7が近接している領域に形成され、ゲート絶縁膜4を挟んで、ゲート電極2と重なってい る。ゲート電極2の電位によって、半導体層8とゲート絶縁膜4との界面の電荷を制御し 、ドレイン電極7の電流を制御できる。

【0041】

本発明の実施の形態に係るTFTの構造は、ボトムゲート型でもよいし、トップゲート 型でもよい。また、ボトムコンタクトでもよいし、トップコンタクトでもよい。図6(a)に示すように、ボトムゲート型・ボトムコンタクトでは、積層順序が、基板1、ゲート 電極2、ゲート絶縁膜4、ソース電極5及びドレイン電極7、半導体層8となる。図6(b)に示すように、ボトムゲート型・トップコンタクトでは、積層順序が、基板1、ゲー ト電極2、ゲート絶縁膜4、半導体層8、ソース電極5及びドレイン電極7となる。なお 、さらに、ゲート電極2と同層にゲート配線3、ソース電極5・ドレイン電極7と同層に ソース配線6、画素電極10を有する。また、ゲート電極2と同層または別層に、キャパ シタ電極12及びキャパシタ配線13を有してもよい。ボトムゲート型の場合、半導体層 8上に封止層9を有してもよい。

【0042】

図6(c)に示すように、トップゲート型・ボトムコンタクトでは、積層順序が、基板 1、ソース電極5及びドレイン電極7、半導体層8、ゲート絶縁膜4、ゲート電極2とな る。図6(d)に示すように、トップゲート型・トップコンタクトでは、積層順序が、基 板1、半導体層8、ソース電極5及びドレイン電極7、ゲート絶縁膜4、ゲート電極2と なる。なお、さらに、ゲート電極2と同層にゲート配線3を、ソース電極5・ドレイン電 極7と同層にソース配線6、画素電極10を有する。また、ゲート電極2と同層または別 層にキャパシタ電極12及びキャパシタ配線13を有してもよい。トップゲート型の場合 、層間絶縁膜11、上部画素電極14を有することが望ましい。

【0043】

なお、半導体層 8 は全面形成でもTFTを動作させることができるが、パターニングさ れているほうがオフ電流を小さくできて望ましい。半導体層 8 は、スピンコート法、ダイ コート法、スパッタリング法、真空蒸着法、レーザアブレーション法等で全面成膜後にフ ォトリソグラフィ、あるいはそれに類する方法を用いてパターニングするか、成膜とパタ ーニングを同時に行うことができる印刷法、マスク蒸着法等を用いるか、あらかじめレジ ストパターンを形成しておき、全面成膜後にレジストを除去するリフトオフ法を用いるこ とができる。あるいは半導体層 8 に有機半導体を用いる場合、後述する封止層 9 を形成後 、封止層 9 をマスクとして 0 2 プラズマ、N 2 プラズマ、Ar プラズマによるエッチング を行うか、封止層 9 を溶解せず半導体層 8 を溶解する液体でリンスする等の方法によって も、パターニングすることができる。

[0044]

本発明の実施の形態に係るTFTアレイのソース電極5、ソース配線6、ドレイン電極 7、画素電極10としては、ゲート電極2等と同様の材料と同様の方法を用いることがで きるが、特に形成方法は反転印刷が最適である。 10

50

[0045]

ソース電極 5 とドレイン電極 7 とを反転印刷法を用いて形成することにより、高精度の 薄膜トランジスタを容易に製造することができる。

(9)

[0046]

本発明の実施の形態に係るTFTアレイの封止層9は半導体層8の特性変化を防止する ために用いることができる。封止層9の材料としては、フッ素化樹脂が好適である。封止 層7の形成方法としては、スクリーン印刷法が好適である。

【0047】

本発明の実施の形態に係るTFTアレイの層間絶縁膜11の材料としては、ポリビニルフェノール(PVP)、アクリル、エポキシ、ポリイミド等を用いることができる。層間 絶縁膜11の形成方法としては、スクリーン印刷法が好適であるが、感光性膜を形成後、 露光・現像によって形成してもよい。

【0048】

本発明の実施の形態に係るTFTアレイの上部画素電極14の材料としては、A1、C r、Au、Ag、Ni、Cu等の金属や、ITO等の透明導電膜等を用いることができる 。上部画素電極14の形成方法としては、真空蒸着法、スパッタリング法等を用いて形成 後に、フォトリソグラフィ、エッチングする等の方法も用いることができるが、Agイン ク、Niインク、Cuインク等をスクリーン印刷法を用いて形成するのが好適である。 【0049】

本発明の実施の形態に係るTFTアレイは、層間絶縁膜11及び上部画素電極14を有 20 し、上部画素電極14が画素電極10に接続されていてもよい。特にトップゲート型では 、層間絶縁膜11及び上部画素電極14を有することが望ましい。なお、上部画素電極1 4を画素電極10に接続するため、ボトムゲート型では層間絶縁膜11に開口が必要あり 、トップゲート型ではゲート絶縁膜3及び層間絶縁膜11に開口が必要である。 【0050】

図7(a)~図8(d)、図9(a)~図10(c)及び図11(a)~図12(c) は本発明の実施の形態に係るTFTアレイの製造方法であり、断面図及び平面図を示して いる。以下、図9(a)~図10(c)及び図11(a)~図12(c)は、図7(a) ~図8(d)と形状が異なるものの同一の方法であるために説明を省略する。 【0051】

まず、図7(a)に示すように、基板1上にゲート電極2及びキャパシタ電極10を形 成する。次に、図7(b)に示すように、全面にゲート絶縁膜3を形成する。次に、図7 (c)に示すように、ソース電極5、ソース配線6、ドレイン電極7、画素電極10を形 成する。次に、図8(a)に示すように、半導体層8を形成する。次に、図8(b)に示 すように、封止層9を形成する。次に、図8(c)に示すように、層間絶縁膜11を形成 する。次に、図8(d)に示すように、上部画素電極14を形成する。 【0052】

以上は、ボトムゲート型・ボトムコンタクトの場合の手順であるが、ボトムゲート型・ トップコンタクト、トップゲート型・ボトムコンタクト、トップゲート型・トップコンタ クトの場合には、層順を入れ替えればよい。

[0053]

本発明の実施の形態に係るTFTアレイは画像表示装置に用いることができる。画像表 示装置としては、例えば電気泳動型ディスプレイ、液晶ディスプレイまたは有機エレクト ロルミネッセンスディスプレイ等に用いることができる。

【実施例1】

[0054]

実施例1として図1に示すTFTアレイを、図7(a)~図8(d)の工程によって作製した。まず初めに、図7(a)に示すように、基板1であるPEN上に、真空蒸着法を用いてA1を50nm成膜し、フォトリソグラフィ及びウェットエッチングによってゲート電極2、キャパシタ電極12を形成した。

10

(10)

【0055】

次に、図7(b)に示すように、ゲート絶縁膜4としては、ポリビニルフェノール溶液 をスピンコートし、150 焼成することにより、ポリビニルフェノールを1µm形成した。

【0056】

次に、図7(c)に示すように、ソース電極5、ソース配線6、ドレイン電極7、画素 電極10として、Agインクを反転印刷法を用いて印刷し、180 で焼成することによ って厚さ50nmのパターンに形成した。その時のソース電極5・ドレイン電極7の形状 は、図1に示すように、ソース電極5・ドレイン電極7の幅が10µm、ゲート電極2・ ドレイン電極7の重なり長が120µm、ドレイン電極7の本数が4本、ソース電極5・ ドレイン電極7の開口部が直径5µmの円形で、ピッチが10µm、チャネル長が5µm 、チャネル幅が800µmである。

10

[0057]

次に、図8(a)に示すように、ポリチオフェン溶液をフレキソ印刷法を用いて印刷し 、100 で焼成することにより、半導体層8を形成した。

【0058】

次に、図8(b)に示すように、フッ素化樹脂であるサイトップをスクリーン印刷法を 用いて印刷、焼成し封止層9を形成した。次に、図8(c)に示すように、エポキシ樹脂 をスクリーン印刷法を用いて印刷、焼成し層間絶縁膜11を形成した。次に、図8(d) に示すように、上部Agペーストをスクリーン印刷法を用いて印刷、焼成し上部画素電極 14を形成した。

20

30

【 0 0 5 9 】 こうして作製した図 1 に示す薄膜トランジスタアレイと対向電極付き基板の間に電気泳 動表示体を挟んだ構造の電気泳動ディスプレイを作製し、想定通りに動作することを確認

した。

[0060]

ここで、想定通りに動作するとは、電気泳動表示体の特性及びトランジスタの特性から 計算される所定の書込み動作(所定のソース電圧、ゲート電圧、ゲートパルス幅、書込み 周期、書込み回数)を行ったところ想定どおりの書込み回数で動作したという意味である

【実施例2】

[0061**]**

実施例2として図2に示すTFTアレイを、図9(a)~図10(c)の工程によって 作製した。まず初めに、図9(a)に示すように、基板1であるPEN上に、真空蒸着法 を用いてA1を50nm成膜し、フォトリソグラフィ及びウェットエッチングによってゲ ート電極2、キャパシタ電極12を形成した。ゲート電極2の開口部は直径4µmの円形 で、ピッチが12µmである。

[0062]

次に、図9(b)に示すように、SiNをターゲットとし、Ar、O₂、N₂を流して RFスパッタリング法を用いることにより、ゲート絶縁膜4としてSiONを500nm ⁴⁰ 形成した。

【0063】

次に、図9(c)に示すように、InGaZnO₄をターゲットとし、Ar、O₂を流 してRFスパッタリング法を用いることにより、半導体層8としてInGaZnOを50 nm成膜し、フォトリソグラフィ及び塩酸によるウェットエッチングによりパターニング した。

【0064】

次に、図9(d)に示すように、ソース電極5、ソース配線6、ドレイン電極7、画素 電極10として、あらかじめレジストパターンを形成しておき、Alを蒸着後リフトオフ によって厚さ50nmのパターンを形成した。その時のソース電極5、ドレイン電極7の

幅が 4 8 μ m 、 ゲート 電 極 2 との 重 な り 長 が 各 々 2 4 μ m 、 ソース 電 極 5・ドレイン 電 極 7 の 開 口 部 が 6 μ m 角 の 正 方 形 で 、 ピッチ が 1 2 μ m 、 チャネル 長 が 2 4 μ m 、 チャネル 幅 が 8 μ m で あ る。

【0065】

次に、図10(a)に示すように、フッ素化樹脂であるサイトップをスクリーン印刷法 を用いて印刷、焼成し封止層9を形成した。次に、図10(b)に示すように、エポキシ 樹脂をスクリーン印刷法を用いて印刷、焼成し層間絶縁膜11を形成した。次に、図10 (c)に示すように、Agペーストをスクリーン印刷法を用いて印刷、焼成し上部画素電 極14を形成した。

[0066]

10

こうして作製した図2に示す薄膜トランジスタアレイと、対向電極付き基板の間に電気 泳動表示体を挟んだ構造の電気泳動ディスプレイを作製し、想定通りの書込み回数で動作 することを確認した。

【 実 施 例 3 】

【 0 0 6 7 】

実施例3として図3に示すTFTアレイを、図11(a) ~ 図12(c)の工程によっ て作製した。まず初めに、図11(a)に示すように、基板1であるPEN上に、真空蒸 着法を用いてA1を50nm成膜し、フォトリソグラフィ及びウェットエッチングによっ てゲート電極2、キャパシタ電極12を形成した。ゲート電極2の開口部が直径4μmの 円形で、ピッチが10μmである。

[0068]

次に、図11(b)に示すように、SiNをターゲットとし、Ar、O₂、N₂を流してRFスパッタリング法を用いることにより、ゲート絶縁膜4としてSiONを500n m形成した。

【0069】

次に、図11(c)に示すように、InGaZnO₄をターゲットとし、Ar、O₂を 流してRFスパッタリング法を用いることにより、半導体層8としてInGaZnOを5 0nm成膜し、フォトリソグラフィ及び塩酸によるウェットエッチングによりパターニン グした。

【 0 0 7 0 】

次に、図11(d)に示すように、ソース電極5、ソース配線6、ドレイン電極7、画 素電極10として、あらかじめレジストパターンを形成しておき、A1を蒸着後リフトオ フによって厚さ50nmのパターンを形成した。その時のソース電極5・ドレイン電極7 の幅が48µm、ゲート電極2との重なり長が24µm、チャネル長が24µm、チャネ ル幅が8µmである。

[0071]

次に、図12(a)に示すように、フッ素化樹脂であるサイトップをスクリーン印刷法 を用いて印刷、焼成し封止層9を形成した。次に、図12(b)に示すように、エポキシ 樹脂をスクリーン印刷法を用いて印刷、焼成し層間絶縁膜11を形成した。次に、図12 (c)に示すように、Agペーストをスクリーン印刷法を用いて印刷、焼成し上部画素電 極14を形成した。

【 0 0 7 2 】

こうして作製した図3に示す薄膜トランジスタアレイと対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製し、想定の1.5倍の書込み回数で動作することを確認した。

【0073】

[比較例1]

実施例1と同様に図1に示すTFTアレイを作製したがソース電極5とドレイン電極7 には開口部を設けなかった。比較例1のソース電極5とドレイン電極7に開口部を設けな い場合、ドレイン電極7・ゲート電極2の重なり面積、ソース電極5・ゲート電極2の重

20

なり面積は、実施例1の1.25倍に増加した。そのため、各容量も1.25倍になった と考えられる。実際に比較例1のTFTアレイを電子ペーパーとして作製して、書込みを 行ったところ、想定の1.5倍の書込回数を要した。実施例1ではドレイン電極7の開口 部が直径5µmであるので、比較例1では開口面積の19.625µm²×48個分だけ ドレイン電極7の面積に加えられてしまう。ゲート電極2とドレイン電極7の重なり面積 が大きくなり寄生容量の増加とともにフィードスルーV。が増加した。

[0074]

[比較例2]

実施例2及び実施例3で穴なしの場合、ドレイン電極7・ゲート電極2の重なり面積、 ソース電極5・ゲート電極2の重なり面積は実施例2の1.25倍、実施例3の1.67 倍に増加した。そのため各容量もその分増加したと思われる。実際に比較例2のTFTア レイを電子ペーパーとして作製して書込みを行ったところ、想定の2倍の書込み回数を要 した。

【図面の簡単な説明】

【0075】

【図1】本発明の実施の形態に係る薄膜トランジスタアレイの1画素を示す平面図である 。

【図2】本発明の実施の形態に係る薄膜トランジスタアレイの1画素を示す平面図である

【図3】本発明の実施の形態に係る薄膜トランジスタアレイの1画素を示す平面図である 20

【図4】本発明の実施の形態に係る薄膜トランジスタアレイの積層構造を示す断面図である。

【図 5】本発明の実施の形態に係るソース電極・ドレイン電極の開口部のパターンを示す 図である。

【図 6】本発明の実施の形態に係るソース電極・ドレイン電極が断線を起こしたときを示 す図である。

【図7】(a)~(c)は本発明の実施の形態に係る薄膜トランジスタの1画素の製造工 程を示す断面図及び平面図である。

【図8】(a)~(d)は本発明の実施の形態に係る薄膜トランジスタの1画素の製造工 30 程を示す断面図及び平面図である。

【図9】(a)~(d)は本発明の実施の形態に係る薄膜トランジスタの1画素の製造工程を示す断面図及び平面図である。

【図10】(a)~(c)は本発明の実施の形態に係る薄膜トランジスタの1画素の製造 工程を示す断面図及び平面図である。

【図11】(a)~(d)は本発明の実施の形態に係る薄膜トランジスタの1画素の製造 工程を示す断面図及び平面図である。

【図12】(a)~(c)は本発明の実施の形態に係る薄膜トランジスタの1画素の製造 工程を示す断面図及び平面図である。

【図13】従来のクシ型電極を有する薄膜トランジスタアレイの1画素の構造を示す平面 ⁴⁰ 図である。

- 【図14】従来の薄膜トランジスタアレイの1画素の構造を示す平面図である。
- 【図15】駆動方法の一例(nチャネルの場合)の電圧波形である。
- 【符号の説明】
- [0 0 7 6]
- 1 ... 基 板

2 ... ゲート電極

- 3 … ゲート配線
- 4 … ゲート絶縁膜
- 5 … ソース電極

6 … ソース配線 7...ドレイン電極 8 ... 半導体層 9... 封止層 10...画素電極 1 1 ... 層 間 絶 縁 膜 12...キャパシタ電極 13...キャパシタ配線 14…上部画素電極 52…ゲート電極 53…ゲート配線 54…ソース電極 5 5 … ソース配線 5 6 ... ドレイン電極 57...半導体層 58... 画素電極 59...キャパシタ電極 60...キャパシタ配線

【図2】



【図3】











【図6】

(a)



(c)

(d)





10

8 7

6 5



(a)

(b)

(c)







<u>12</u>

12

(15)

(c)

【図8】







【図10】





【図11】







【図1】





フロントページの続きFターム(参考) 5F110AA02BB01CC01CC03CC05DD01EE02EE03EE04EE07EE24EE42EE43EE44FF01FF02FF03FF04FF27FF28FF36GG04GG05GG25GG28GG29GG42GG43GG58HK02HK03HK04HK07HK32HK33HK42HM04NN02NN12NN27NN33NN72NN73QQ05QQ06QQ08QQ14H