



(12) 实用新型专利

(10) 授权公告号 CN 202550865 U

(45) 授权公告日 2012. 11. 21

(21) 申请号 201220217675. 8

(22) 申请日 2012. 05. 15

(73) 专利权人 北京益弘泰科技发展有限  
公司

地址 100085 北京市海淀区安宁庄东  
路 23 号

(72) 发明人 赵国利 贾朱红 朱艳红 曲海英  
陆永

(51) Int. Cl.

H02M 1/088 (2006. 01)


权利要求书 1 页 说明书 5 页 附图 3 页

(54) 实用新型名称

一种适用于电源模块的反激同步整流驱动电  
路

(57) 摘要

本实用新型公开了一种适用于电源模块的反  
激同步整流驱动电路,在反激同步整流驱动电  
路中 PWM 信号经第一电阻 R1、第一二极管 VD1、第一  
电容 C1 延时后给第一驱动器,进而驱动主开关  
管 VM1 的栅极;PWM 信号经第二电容 C2、第二变压器  
T2、第三电容 C3、第三电阻 R3、第二二极管 VD2、第  
四电容 C4 延时后给第二驱动器,进而驱动同步整  
流开关管 VM2 的栅极。本实用新型设计的反激同  
步整流驱动电路能够实现 PWM 信号的隔离,且电  
路中使用分立器件和驱动芯片较少,在宽输入范  
围内驱动电压恒定,保证第一开关管 VM1、第二开  
关管 VM2 没有共通,降低了损耗、提高电源模块  
的效率、增强了反激同步整流驱动电路的可靠性。



1. 一种适用于电源模块的反激同步整流驱动电路,其特征在于反激同步整流驱动电路的电子元器件联接为:

开关电源输入端  $V_{in}$  一方面经电容 C11 接地,开关电源输入端  $V_{in}$  另一方面联接在第一变压器 T1 的 1 端上;

第一变压器 T1 的 2 端上联接有主开关管 VN1 的漏极 D;

第一变压器 T1 的 3 端第一方面经电容 C12 接地;

第一变压器 T1 的 3 端第二方面经电阻 R11 接地;

第一变压器 T1 的 3 端第三方面作为开关电源的输出端  $V_{out}$ ;

第一变压器 T1 的 4 端上联接有同步整流开关管 VM2 的漏极 D;

主开关管 VM1 的栅极 G 与第一驱动器的 1 端联接,主开关管 VM1 的漏极 D 与第一变压器 T1 的 2 端联接,主开关管 VM1 的源极 S 接地;

同步整流开关管 VM2 的栅极 G 与第二驱动器的 1 端联接,同步整流开关管 VM2 的漏极 D 与第一变压器 T1 的 4 端联接,同步整流开关管 VM2 的源极 S 接地;

开关电源的脉冲信号 PWM 一方面经第一延时处理电路后联接在第一驱动器的 2 端上;开关电源的脉冲信号 PWM 另一方面经隔离变压电路、第二延时处理电路后联接在第二驱动器的 2 端上;

所述第一延时处理电路由第一电阻 R1、第一电容 C1 和第一二极管 VD1 构成,第一二极管 VD1 并联在第一电阻 R1 的两端,第一电阻 R1 的一端与脉冲信号 PWM 联接,第一电阻 R1 的另一端与第一电容 C1 的一端联接,第一电容 C1 的另一端接地;第一电阻 R1 的另一端还与第一驱动器的 2 端联接;

所述第二延时处理电路由第三电阻 R3、第四电容 C4 和第二二极管 VD2 构成,第二二极管 VD2 并联在第三电阻 R3 的两端,第三电阻 R3 的一端与第三电容 C3 的另一端联接,第三电阻 R3 的另一端与第四电容 C4 的一端联接,第四电容 C4 的另一端接地;第三电阻 R3 的另一端还与第二驱动器的 2 端联接;

所述隔离变压电路由第二电容 C2、第二变压器 T2 和第三电容 C3 构成,第二变压器 T2 的 1 端与第二电容 C2 的另一端联接,第二电容 C2 的一端与脉冲信号 PWM 联接,第二变压器 T2 的 3 端与第三电容 C3 的一端联接,第三电容 C3 的另一端联接与第三电阻 R3 一端联接,第二变压器 T2 的 2 端接地,第二变压器 T2 的 4 端接地。

## 一种适用于电源模块的反激同步整流驱动电路

### 技术领域

[0001] 本实用新型涉及一种同步整流的驱动电路,具体涉及一种适用于电源模块(或者开关电源)的宽输入范围的反激同步整流驱动电路。

### 背景技术

[0002] 当前开关电源已被广泛地应用于车载、航空航天、军用设备和通信系统等方面,供电电源有时需要日夜不停的连续运转,同时还要经受高温、低温以及开关机冲击等考验。这就要求电源不仅要有高的效率,而且所采用的元器件在电压应力、电流应力和使用功率等方面有足够的降额来满足可靠性要求。在开关电源中尤其是原副边采用变压器隔离的开关电源中,开关机过程往往会导致开关管和输出续流管承受电压应力远超出稳态的电压应力。

[0003] 随着科学技术的不断进步和计算机、交通、通讯和网络等电子工业的飞速发展、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化层-半导体-场效应晶体管)技术大幅度进步,低电压大电流功率变换器的应用需求不断增长的同时要求输入电压范围越来越宽,如果仍采用传统的二极管整流,那么整流二极管上的损耗会非常大,无法获得高的电源转换效率,因此开关电源技术中的同步整流技术给开关电源效率的提升带来了巨大的收益,促进了同步整流技术的不断发展创新,出现了多种同步整流器,如何有效控制同步整流开关管的导通和关断是同步整流技术的难题。

[0004] 目前同步整流技术中关键的是驱动电路的设计,传统自驱动方式(如图1所示)结构简单,存在主开关管VM1和同步整流开关管VM2共通问题。传统自驱动技术采用第一变压器T1的4端来驱动同步整流开关管VM2。当主开关管VM1关断时,第一变压器T1的3端和4端上的电压变成上正下负,同步整流开关管VM2开通,第一变压器T1存储的能量通过3端和同步整流开关管VM2向负载(电阻R11)提供;当主开关管VM1开通时,因第一变压器T1的3端和4端上的电压需要变为上负下正,此过程需要时间(即称为死区调制时间),从而使得主开关管VM1和同步整流开关管VM2共同导通,第一变压器T1的3端和4端被短路。尽管这个时间很短,但共同导通损耗仍很大,严重时将损坏主开关管VM1和同步整流开关管VM2。即使开关电源能正常工作,但因共同导通损耗很大,第一变压器T1的转换效率也不会很高。

### 发明内容

[0005] 为了解决反激同步整流驱动电路的调节死区调制时间、驱动损耗和宽输入电压范围中存在的缺陷,本实用新型设计了一种适用于电源模块的反激同步整流驱动电路。该反激同步整流驱动电路结构简单、元器件少、成本低、适用于宽输入范围的特点。

[0006] 本实用新型的适用于电源模块的反激同步整流驱动电路,其电子元器件联接为:

[0007] 开关电源输入端 $V_{in}$ 一方面经电容C11接地,开关电源输入端 $V_{in}$ 另一方面联接在第一变压器T1的1端上。

- [0008] 第一变压器 T1 的 2 端上联接有主开关管 VM1 的漏极 D；
- [0009] 第一变压器 T1 的 3 端第一方面经电容 C12 接地；
- [0010] 第一变压器 T1 的 3 端第二方面经电阻 R11 接地；
- [0011] 第一变压器 T1 的 3 端第三方面作为开关电源的输出端  $V_{out}$ ；
- [0012] 第一变压器 T1 的 4 端上联接有同步整流开关管 VM2 的漏极 D。
- [0013] 主开关管 VM1 的栅极 G 与第一驱动器的 1 端联接,主开关管 VM1 的漏极 D 与第一变压器 T1 的 2 端联接,主开关管 VM1 的源极 S 接地。
- [0014] 同步整流开关管 VM2 的栅极 G 与第二驱动器的 1 端联接,同步整流开关管 VM2 的漏极 D 与第一变压器 T1 的 4 端联接,同步整流开关管 VM2 的源极 S 接地。
- [0015] 开关电源的脉冲信号 PWM 一方面经第一延时处理电路后联接在第一驱动器的 2 端上;开关电源的脉冲信号 PWM 另一方面经隔离变压电路、第二延时处理电路后联接在第二驱动器的 2 端上。
- [0016] 所述第一延时处理电路由第一电阻 R1、第一电容 C1 和第一二极管 VD1 构成,第一二极管 VD1 并联在第一电阻 R1 的两端,第一电阻 R1 的一端与脉冲信号 PWM 联接,第一电阻 R1 的另一端与第一电容 C1 的一端联接,第一电容 C1 的另一端接地。第一电阻 R1 的另一端还与第一驱动器的 2 端联接。
- [0017] 所述第二延时处理电路由第三电阻 R3、第四电容 C4 和第二二极管 VD2 构成,第二二极管 VD2 并联在第三电阻 R3 的两端,第三电阻 R3 的一端与第三电容 C3 的另一端联接,第三电阻 R3 的另一端与第四电容 C4 的一端联接,第四电容 C4 的另一端接地。第三电阻 R3 的另一端还与第二驱动器的 2 端联接。
- [0018] 所述隔离变压电路由第二电容 C2、第二变压器 T2 和第三电容 C3 构成,第二变压器 T2 的 1 端与第二电容 C2 的另一端联接,第二电容 C2 的一端与脉冲信号 PWM 联接,第二变压器 T2 的 3 端与第三电容 C3 的一端联接,第三电容 C3 的另一端联接与第三电阻 R3 一端联接,第二变压器 T2 的 2 端接地,第二变压器 T2 的 4 端接地。
- [0019] 本实用新型反激同步整流驱动电路的优点在于:
- [0020] ①本实用新型设计的电路结构不同于其它同步整流的驱动电路的设计,本电路的适应能力强,驱动的延时准确可靠,保证第一开关管 VM1、第二开关管 VM2 无共同导通且可以通过调整驱动器的电压来改善驱动损耗,从而进一步提升效率。
- [0021] ②本实用新型设计的反激同步整流驱动电路,其电路结构简单、元气器件少、成本低、适用于宽输入范围。

#### 附图说明

- [0022] 图 1 是传统自驱动方式的电路原理图。
- [0023] 图 2 是本实用新型反激同步整流驱动电路的电路原理图。
- [0024] 图 3 是本实用新型的死区时间的时序关联关系图。

#### 具体实施方式

- [0025] 下面将结合附图对本实用新型进行详细的说明。
- [0026] 在本实用新型中,反激同步整流驱动电路包括两部分内容,即反激同步整流电路

和反激同步整流驱动控制电路。反激同步整流电路中：主开关管 VM1 连接第一变压器 T1 原边绕组，第一变压器 T1 副边绕组连接同步整流开关管 VM2 和输出电容 C12。反激同步整流驱动控制电路包括有两个延时驱动电路和一个隔离变压电路。第一个延时驱动电路中：第一电阻 R1、第一二极管 VD1 与第一电容 C1 串联到输入地，PWM 信号经阻容延时进入第一驱动器输入端，经第一驱动器延迟、放大输出给主开关管 VM1。隔离变压电路中第二电容 C2 连接到隔离驱动变压器 T2 的原边，经 T2 隔离反相后经 C3 输出。第二延时电路中：电阻 R3 与二极管 VD2 并联与电容 C4 串联到输出地，PWM 信号经阻容延时进入第二驱动器输入端，经第二驱动器延迟、放大输出给同步整流开关管 VM2。

[0027] 参见图 2 所示，本实用新型的反激同步整流驱动电路中各电子元器件的联接为：

[0028] 开关电源输入端  $V_{in}$  一方面经电容 C11 接地，开关电源输入端  $V_{in}$  另一方面联接在第一变压器 T1 的 1 端上。

[0029] 第一变压器 T1 的 2 端上联接有主开关管 VN1 的漏极 D；

[0030] 第一变压器 T1 的 3 端第一方面经电容 C12 接地；

[0031] 第一变压器 T1 的 3 端第二方面经电阻 R11 接地；

[0032] 第一变压器 T1 的 3 端第三方面作为开关电源的输出端  $V_{out}$ ；

[0033] 第一变压器 T1 的 4 端上联接有同步整流开关管 VM2 的漏极 D。

[0034] 主开关管 VM1 的栅极 G 与第一驱动器的 1 端联接，主开关管 VM1 的漏极 D 与第一变压器 T1 的 2 端联接，主开关管 VM1 的源极 S 接地。

[0035] 同步整流开关管 VM2 的栅极 G 与第二驱动器的 1 端联接，同步整流开关管 VM2 的漏极 D 与第一变压器 T1 的 4 端联接，同步整流开关管 VM2 的源极 S 接地。

[0036] 开关电源的脉冲信号 PWM 一方面经第一延时处理电路后联接在第一驱动器的 2 端上；开关电源的脉冲信号 PWM 另一方面经隔离变压电路、第二延时处理电路后联接在第二驱动器的 2 端上。

[0037] 所述第一延时处理电路由第一电阻 R1、第一电容 C1 和第一二极管 VD1 构成，第一二极管 VD1 并联在第一电阻 R1 的两端，第一电阻 R1 的一端与脉冲信号 PWM 联接，第一电阻 R1 的另一端与第一电容 C1 的一端联接，第一电容 C1 的另一端接地。第一电阻 R1 的另一端还与第一驱动器的 2 端联接。

[0038] 所述第二延时处理电路由第三电阻 R3、第四电容 C4 和第二二极管 VD2 构成，第二二极管 VD2 并联在第三电阻 R3 的两端，第三电阻 R3 的一端与第三电容 C3 的另一端（即第二路驱动信号 VG2）联接，第三电阻 R3 的另一端与第四电容 C4 的一端联接，第四电容 C4 的另一端接地。第三电阻 R3 的另一端还与第二驱动器的 2 端联接。

[0039] 所述隔离变压电路由第二电容 C2、第二变压器 T2 和第三电容 C3 构成，第二变压器 T2 的 1 端与第二电容 C2 的另一端联接，第二电容 C2 的一端与脉冲信号 PWM 联接，第二变压器 T2 的 3 端与第三电容 C3 的一端联接，第三电容 C3 的另一端联接与第三电阻 R3 一端联接，第二变压器 T2 的 2 端接地，第二变压器 T2 的 4 端接地。

[0040] 在本实用新型中，开关管的类型为 NMOS 管。可以选取 FAIRCHILD 公司生产的 FQD18N20V2TM 型号。

[0041] 在本实用新型中，驱动器可以选取 FAIRCHILD 公司生产的 FAN3100CSX 型号驱动器。

[0042] 在本实用新型中,反激同步整流驱动电路的脉冲信号 PWM 流向为:

[0043] 情况一:脉冲信号 PWM 由低变高,经第一电阻 R1 给第一电容 C1 充电,达到第一驱动器输入控制信号 VG1 电平时,第一驱动器输出高电平信号,并使主开关管 VM1 开通和第一变压器 T1 的 1 端和 2 端(即第一变压器 T1 的原边绕组)导通,此时第一变压器 T1 的 1 端和 2 端电压变成上正下负(同名端为正),开关电源将能量储存于第一变压器 T1 中;同时脉冲信号 PWM 经第二 C2 使第二变压器 T2 的 1 端和 2 端(即第二变压器 T2 的原边绕组)电压变成上正下负(同名端为正),因而第二变压器 T2 的 3 端电压变成上负下正(同名端为正),并通过第四电容 C4、第二二极管 VD2 快速放电至低电位,使第二驱动器输入控制信号 VG3(即第二路方波信号 VG3)变为低电平,因此第二驱动器输出低电平控制同步整流开关管 VM2 不导通。

[0044] 情况二:脉冲信号 PWM 由高变低,第一电容 C1 经第一二极管 VD1 快速放电至低电位,致使第一驱动器输入控制信号 VG1(即第一路方波信号 VG1)为低电位,则第一驱动器输出低电平控制主开关管 VM1 关断;同时脉冲信号 PWM 通过第二电容 C2 使第二变压器 T2 的 1 端和 2 端(即第二变压器 T2 的原边绕组)电压变成上负下正(同名端为正),因此第二变压器 T2 的 3 端电压变成上正下负(同名端为正),并经第三电容 C3 通过第三电阻 R3 给第四电容 C4 充电,达到第一驱动器输入控制信号 VG1 为高电平,致使第二驱动器输出高电平信号控制同步整流开关管 VM2 开通,将储存于第一变压器 T1 中的能量通过第一变压器 T1 的 3 端和同步整流开关管 VM2 提供给输出电容 C12 和电阻 R11,从而完成一个工作周期。

[0045] 本实用新型的反激同步整流驱动电路:第二变压器 T2 隔离传输 PWM 信号;第一延时电路调节主开关管 VM1 的上升时间;第一驱动器将传输来的信号整形、延迟转换控制主开关管 VM1 和同步整流开关管 VM2 的导通和关断,控制死区时间,避免同时导通,从而提高转换效率。

[0046] 由上述工作原理可见,主开关管 VM1 和同步整流开关管 VM2 之间的开通和关断死区可以通过两个延时电路进行调节,从而控制主开关管 VM1 和同步整流开关管 VM2 共同导通时间,降低损耗,提高变换器的效率。这种驱动器驱动电路只需要将原边的 PWM 方波信号传到副边,隔离变压电路不需传递功率。这个特点使得这种同步整流管驱动电路中的隔离变压电路体积小,高功率密度容易实现,且适合于原副边需高隔离耐压的场合。

[0047] 利用集成驱动器设计的同步整流驱动电路的好处:电路的一致性好、控制时序准确、电路可靠性高、适用范围广泛、还可以通过控制驱动器的供电电压来来改变驱动电压为更好改善驱动损耗等。

[0048] 通过调整时序、死区时间可以实现零电压导通,大大减小和降低导通损耗,效率提升明显。适合更宽输入电压范围的反激同步整流电路。

[0049] 参见图 3 所示,在本实用新型中,为了实现死区时间的调节,采用了如下时序关联关系:

[0050] 在本实用新型中,第一驱动器输出的信号记为第一路方波信号 VG1;第二驱动器输出的信号记为第二路方波信号 VG3;PWM 输出信号经隔离变压电路后输出的信号记为隔离信号 VG2。

[0051] 以 PWM 输出信号的导通起始时间记为  $t_0$ ,导通截止时间点记为  $t_1$ ,PWM 波周期截止时间点记为  $t_5$ 。

[0052] 第一路方波信号 VG1 的导通起始时间点记为  $t_{11}$ , 导通截止时间点记为  $t_2$ , 第一路方波信号的周期截止时间点记为  $t_6$ 。

[0053] 隔离信号 VG2 的导通起始时间点记为  $t_3$ , 导通截止时间点记为  $t_7$ 。

[0054] 第二路方波信号 VG3 的导通起始时间点记为  $t_4$ , 导通截止时间点记为  $t_8$ 。

[0055] (A) PWM 输出信号与第一路方波信号之间存在有第一死区时间  $\Delta t_1 = t_{11} - t_0$ , 该第一死区时间通过电阻 R1、二极管 VD1、电容 C1 进行调节, 以使在导通截止时间点上保持同步, 且周期截止时间点  $t_6$  延迟一个  $\Delta t_1 = t_{11} - t_0$  结束。

[0056] (B) PWM 输出信号的导通截止时间点  $t_1$  与隔离信号的导通起始时间点  $t_3$  保持同步, PWM 波周期截止时间点  $t_5$  与导通截止时间点  $t_7$  保持同步。在本实用新型中, 第一路方波信号 VG1 与 PWM 输出信号的同步, 有利于驱动信号的准确性, 可靠性。

[0057] (C) 隔离信号 VG2 的导通起始时间点  $t_3$  与第二路方波信号 VG3 的导通起始时间点  $t_4$  之间存在有第二死区时间  $\Delta t_2 = t_4 - t_3$ , 该第二死区时间  $\Delta t_2 = t_4 - t_3$  通过第三电阻 R3、第二二极管 VD2、第四电容 C4 进行调节, 以使在导通截止时间点  $t_7$  和  $t_8$  上保持同步。是保证主开关管与 VM1 与同步整流开关管 VM2 之间在导通时无共通时间, 这有利于提高整体电源模块的效率和可靠性。




图 1






图 2




图 3