(12)公表特許公報(A)

(19)日本国特許庁(JP)

	(11)公表番号
	特表2022-532757
	(P2022-532757A)
(43)公表日	令和4年7月19日(2022.7.19)

(51)国際特許分	類	FΙ		テーマコード(参考)
H 0 1 L	21/8244(2006.01)	H 0 1 L	27/11	5 F 0 8 3

		審査請求未請	求 予備審査請求 未請求 (全54頁)
(21)出願番号	特願2021-568401(P2021-568401)	(71)出願人	500039463
(86)(22)出願日	令和2年5月12日(2020.5.12)		ボード オブ リージェンツ ,ザ ユニバ
(85)翻訳文提出日	令和3年12月15日(2021.12.15)		ーシティ オブ テキサス システム
(86)国際出願番号	PCT/US2020/032527		BOARD OF REGENTS, TH
(87)国際公開番号	WO2020/232025		E UNIVERSITY OF TEX
(87)国際公開日	令和2年11月19日(2020.11.19)		AS SYSTEM
(31)優先権主張番号	62/847,196		アメリカ合衆国 78701 テキサス州
(32)優先日	令和1年5月13日(2019.5.13)		,オースティン,ウェスト 7番 ストリ
(33)優先権主張国・地	地域又は機関		- F 2 1 0
	米国(US)		210 West 7th Street
(31)優先権主張番号	62/911,837		Austin,Texas 78701
(32)優先日	令和1年10月7日(2019.10.7)		U.S.A.
(33)優先権主張国・地	地域又は機関	(74)代理人	100104765
	米国(US)		弁理士 江上 達夫
(81)指定国・地域	AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA	(74)代理人	100131015
	最終頁に続く		最終頁に続く

(54)【発明の名称】 3次元SRAMアーキテクチャ及び光導波路を製造するための触媒影響化学エッチング

(57)【要約】

触媒影響化学エッチング(CICE)を用いて、3次元 (3D)スタティックランダムアクセスメモリ(SRA M)アーキテクチャを製造するための方法。CICEを 利用して、半導体フィンを、エッチングテーパがなく、 なめらかな側壁で、最大高さ制限なくエッチングするこ とができる。CICEは、所望する多数のナノシート層 の積み重ねを可能とするとともに、SRAMセルのため の3D積層アーキテクチャを可能にする。さらに、CI CEは、シリコン導波路のエッチングに利用可能であり 、それにより、伝送効率を向上するなめらかな側壁の導 波路を形成し、また、光子ベース量子回路のための、光 子の識別不能性に影響を与え得る荷電変動を排除するた めに利用可能である。



FI*G*. 3

【選択図】図3

(2)

【特許請求の範囲】 【請求項1】 多層ナノ構造を作るための方法であって、 2以上の層を含む半導体材料を提供し、 前記半導体材料の表面上に触媒層をパターニングし、 前記パターニングされた触媒層をエッチング液に曝し、ここで、前記パターニングされた 触媒層及び前記エッチング液は、垂直型ナノ構造を形成するために、前記半導体材料のエ ッチングを引き起こし、ここで、前記垂直型ナノ構造は、材料、形態、多孔度、エッチン グ速度、熱処理速度、ドープ濃度及びドーパント材料のうちの少なくとも1つにおいて異 なる2以上の層を含み、 10 前記垂直ナノ構造の一部に階段状構造を形成し、 前記垂直ナノ構造の少なくとも一部の周りに第2材料を充填し、 前記2以上の層のうちの1以上を選択的に処理して、その化学組成を変化させる、又は、 除去する ことを特徴とする方法。 【請求項2】 前記半導体材料は、交互層を含み、 当該方法はさらに、 前記交互層のうちの1つを選択的に処理して、その化学組成を変化させ、又は、それを除 去した後に、結果として得られる構造を形成し、ここで、前記結果として得られる構造は 20 、後に、フィン電界効果トランジスタ(FinFET)、横方向ナノワイヤFET又はナ ノシートFETの形成にためにフィンとして使用される ことを特徴とする請求項1に記載の方法。 【請求項3】 前記FinFET、前記横方向ナノワイヤFET又は前記ナノシートFETは、積層SR AMビットセルを生成するために使用されることを特徴とする請求項2に記載の方法。 【請求項4】 前記結果として得られる構造は、100nm未満である少なくとも一つの横方向寸法と、 少なくとも5:1であるフィーチャの高さ対最小横方向寸法のアスペクト比とを有するこ とを特徴とする請求項2に記載の方法。 30 【請求項5】 当該方法はさらに、p-FET及びn-FETにそれぞれ炭素ドーププシリコン材料及び シリコン - ゲルマニウム材料を用いてソース及びドレイン領域を形成することを特徴とす る請求項2に記載の方法。 【請求項6】 前記FinFET、前記横方向ナノワイヤFET又は前記ナノシートFETにおける複数 のトランジスタは、互いの上に1以上のトランジスタが積み重ねられた、1以上の積層S R A M ビットセルを生成するように、配置され接続されることを特徴とする請求項 2 に記 載の方法。 【請求項7】 40 前記交互層の少なくとも1つの最小厚さは、トランジスタチャネル厚さの要件によって規 定されることを特徴とする請求項2に記載の方法。 【請求項8】 フィンの垂直方向に沿った1以上のナノシートFETと、ここで、前記フィンの壁角度は 89.5度より大きく、前記1以上のナノシートFETは、物質、形態、多孔度、エッチ ング速度、熱処理速度、ドーピング濃度及びドーパント物質のうちの少なくとも1つにお いて異なる物質の2以上の層を使用して生成されており、 前記1以上のナノシートFETは、前記フィンの組成とは異なる組成を有する物質によっ て分離される、又は、空気によって分離される

ことを特徴とする3次元(3D)SRAMデバイス。

【請求項9】

前記フィンは、誘電体及びゲート金属の周囲に半導体材料の横方向の層を含むことを特徴 とする請求項8に記載のデバイス。 【請求項10】 前記横方向の層は、シリコンとシリコンゲルマニウムとの交互層をエッチングすることに よって作られることを特徴とする請求項9に記載のデバイス。 【請求項11】 前記エッチングは触媒影響化学エッチングによって行われ、ここで、前記触媒影響化学エ ッチングの触媒はルテニウムを含むことを特徴とする請求項10に記載のデバイス。 【請求項12】 前記壁角度は、前記フィンの頂部及び前記フィンの底部における臨界フィーチャ寸法に対 して測定されることを特徴とする請求項8に記載のデバイス。 【請求項13】 前記1以上のナノシートFETのうちの1つのベースが、浅いトレンチ分離のための誘電 体によって取り囲まれていることを特徴とする請求項8に記載のデバイス。 【請求項14】 前記1以上のナノシートFETのうち、少なくとも1つのナノシートFETのコンタクト ノードが階段状コンタクトを使用して接触されることを特徴とする請求項8に記載のデバ イス。 【請求項15】 フィンの垂直方向に沿った1以上のフィン電界効果トランジスタ(FinFET)と、こ こで、前記フィンの壁角が89.5度よりも大きく、前記1以上のFinFETは、物質 . 形態、多孔度、エッチング速度、熱処理速度、ドープ濃度及びドーパント物質のうちの 少なくとも1つにおいて異なる物質の2以上の層を使用して生成され、 前記1以上のFinFETは、前記フィンの組成とは異なる組成を有する物質によって分 離される、又は、空気によって分離される ことを特徴とする3次元(3D)SRAMデバイス。 【請求項16】 前記フィンは、トランジスタを形成するために、誘電体及びゲート金属によって囲まれた 半導体材料を含むことを特徴とする請求項15に記載のデバイス。 【請求項17】 前記壁角度は、前記フィンの頂部及び前記フィンの底部における臨界フィーチャ寸法に対 して測定されることを特徴とする請求項15に記載のデバイス。 【請求項18】 前記1以上のFinFETのうちの1つのベースが、浅いトレンチ分離のための誘電体に よって取り囲まれていることを特徴とする請求項15に記載のデバイス。 【請求項19】 前記1以上のFinFETのうち、少なくとも1つのFinFETのコンタクトノードは 、階段状コンタクトを使用して接触されることを特徴とする請求項15に記載のデバイス 【請求項20】 前記フィンは、誘電体及びゲート金属の周囲全体を有する半導体材料の横方向の層を含み 、ここで、前記横方向の層は、シリコン及びシリコンゲルマニウムの交互層をエッチング することによって作られ、前記エッチングは、触媒影響化学エッチングによって行われ、 前記触媒影響化学エッチングの触媒は、ルテニウムを含むことを特徴とする請求項15に 記載のデバイス。 【発明の詳細な説明】 【技術分野】 [0001](関連出願の相互参照)

20

30

40

本出願は、2019年5月13日に出願された「Three-Dimensional SRAM Archit ectures Using Catalyst Influenced Chemical Etching」と題する米国仮特許出 願第62/847,196号、及び2019年10月7日に出願された「Low Loss, Hi gh Yield Waveguides for Large-Scale Integrated Silicon Photonics」と題 する米国仮特許出願第62/911,837号の優先権を主張し、それらの全体が参照に より本明細書に組み込まれる。

[0 0 0 2]

(技術分野)

本発明は、一般に、スタティックランダムアクセスメモリ(SRAM)アーキテクチャ及 びフォトニック集積回路に関し、特に、三次元SRAMアーキテクチャを作り、低いライ 10 ンエッジ粗さ及び側壁粗さを有する光導波路を作るために、触媒影響化学エッチングを利 用することに関する。

【背景技術】

触媒影響化学エッチング(Catalyst Infuluenced Chemica 1 Etching:CICE)は、高アスペクト比、低側壁テーパ、低側壁粗さ、及び /又は、制御可能な空隙率を有する、シリコン、ゲルマニウム等の半導体におけるフィー チャを作るために使用することができる触媒ベースのエッチング方法である。この方法は 、低損失導波路だけでなく、より高密度でより高性能のスタティックランダムアクセスメ モリ(SRAM)を作成するために使用される。

[0004]

スタティックランダムアクセスメモリ(SRAM)は、各ビットを記憶するために双安定 ラッチ回路(フリップ・フロップ)を使用する半導体ランダムアクセスメモリ(RAM) の一種である。SRAMは、データ残留磁気を示すが、メモリに電力が供給されないとき にデータが最終的に失われるという従来の意味では、依然として揮発性である。

【 0 0 0 5 】

SRAMは、その高速アクセス時間、安定性及びCMOS論理デバイスとの互換性のため、集積回路で一般的に使用される。これは、プロセッサとメモリの両方を同じチップに搭載することで性能が向上するように設計された組み込みメモリである。SRAMアレイは多くの回路設計においてチップ領域の大きな割合を占める。SRAMビットセルには多くのタイプがあり、最も一般的に使用されているのは、その優れた堅牢性、低電力動作及び高容量のため、6トランジスタ(6T)SRAMセルである。その他のセル設計では、性能と安定性の要件に応じて、4トランジスタ(4T)、7トランジスタ(7T)、8トランジスタ(8T)等が使用される。FinFETベースのSRAM設計へのシフトのようなトランジスタのスケーリングにより、より高いSRAM密度を達成した。トランジスタは、FinFETや次世代ナノシートトランジスタ等、3次元にスケールされているが、SRAMトランジスタの配置は2次元のままである。3次元(3D)NANDフラッシュ等の他のメモリデバイスは、メモリセルのスタッキングを利用して、フットプリントを増大させることなくメモリ密度を増大させる。SRAMは論理が埋め込まれているため、集積回路に3D積層SRAMセルを集積することは困難である。

【 0 0 0 6 】

さらに、フォトニック集積回路(Photonic Integrated Circu its:PICs)は、光インターコネクト用の半導体産業において開発されている。P ICは、複数の(少なくとも2つの)フォトニック機能を集積化した装置であり、例えば 、電子集積回路に類似している。両者の大きな違いは、PICが光波長(例えば、300 nm~1650nm)に課された情報信号のための機能を提供することである。 【0007】

PICは、回路の速度を向上させ、より高速で高性能な古典計算機や量子計算機を可能に するために、さまざまなアプリケーションで使用できる。光導波路は、シリコンチップに おけるより高速な相互接続を可能にすることができる。インターポーザとダイ・チップ間 20

は、古典的な金属ベースの相互接続の代わりに、光相互接続を用いて接続することができる。しかしながら、これらの導波路は、既存の回路と一体化する必要がある。重要な考慮 事項は、作製プロセス中の不完全性に影響される、動作中の伝送損失である。 【0008】

PIC、単一光子源及び検出器と一体化した場合、光子ベースの量子コンピューティングは、成熟したCMOS技術を用いてスケールアップの可能性を有する大規模量子回路を可能にすることができる。しかしながら、これらの量子回路素子の製造中に極端に低い欠陥許容度のために、フォトニック量子回路の小型化には一定の課題が生じる。

[0009]

PICにおけるフォトニック回路の他の素子との集積及び光子の伝送中の損失は歩留まり 10 に影響し、産業における展開のバリアーとなる。

【発明の概要】

【0010】

本発明の一実施形態では、多層ナノ構造を作製する方法は、2以上の層を含む半導体材料 を提供することを含む。この方法は、半導体材料の表面上に触媒層をパターニングするこ とをさらに含む。該方法は、パターン化された触媒層をエッチング液に曝すことをさらに 含み、ここで、パターン化された触媒層及びエッチング液は、半導体材料のエッチングを 引き起こして垂直型ナノ構造を形成し、ここで、垂直型ナノ構造は、材料、形態、多孔度 、エッチング速度、熱処理速度、ドープ濃度及びドーパント材料のうちの少なくとも1つ において異なった2以上の層を含む。さらに、本方法は、垂直ナノ構造の一部に階段状構 造を形成することを含む。さらに、この方法は、垂直ナノ構造の少なくとも一部の周りに 第2の材料を充填することを含む。さらに、この方法は、2以上の層のうちの1つ以上を 選択的に処理して、その化学組成を変化させる、又は、それを除去することを含む。 【0011】

本発明の別の実施形態では、3次元(3D)SRAMデバイスは、フィンの垂直方向に沿って1以上のナノシートFETを含み、フィンの壁角は89.5度よりも大きく、1以上のナノシートFETは、物質、形態、多孔度、エッチング速度、熱処理速度、ドープ濃度及びドープ物質のうちの少なくとも1つにおいて異なった物質の2以上の層を使用して生成される。さらに、1以上のナノシートFETは、フィンの組成とは異なる組成を有する物質によって分離される、又は、空気によって分離される。

【0012】

3次元(3D)SRAMデバイスは、フィンの垂直方向に沿って1以上のフィン電界効果 トランジスタ(FinFET)を含み、フィンの壁角は89.5度よりも大きく、1以上 のFinFETは、物質、形態、多孔度、エッチング速度、熱処理速度、ドープ濃度及び ドープ物質のうちの少なくとも1つにおいて異なった物質の2以上の層を使用して生成さ れる。さらに、1以上のFinFETは、フィンの組成とは異なる組成を有する物質によ って分離される、又は、空気によって分離される。

[0013]

上記は、以下の本発明の詳細な説明がより良く理解され得るように、本発明の1以上の実施形態の特徴及び技術的利点をむしろ一般的に概説した。本発明のさらなる特徴及び利点 40 は、本発明の特許請求の範囲の主題を形成し得る以下に記載される。

【0014】

本発明のより良い理解は、以下の詳細な説明が以下の図面と併せて考慮されるときに得ら れる。

【図面の簡単な説明】

[0015]

【図1】本発明の一実施形態による、異なるエッチングテーパ角度によるナノシート層の 最大数を示す図である。

【図 2 A】本発明の一実施形態による、 2 層の「上部」及び「下部」 S R A M セルのための S R A M 回路接続を示す。

(5)

【図2B】本発明の一実施形態による、上側及び下側SRAMセルのためのワード線(W L)及びビット線(BL)へのフィン、ゲート、ソース及びドレイン並びにコンタクトビ アを示すトップダウンSRAM2ビットセルレイアウトを示す。 【図2C】本発明の一実施形態による、ゲートの下に3つのナノシート層を有するナノシ ートFETを備えたSRAM2ビットセルを示す図である。 【図2D】本発明の一実施形態による、ゲートの下に3つのナノシート層を有するナノシ ートFETを備えたSRAM2ビットセルを示す図である。 【図2E】本発明の一実施形態による、ゲートの下にフィンを備えたFinFETを備え たSRAM2ビットセルを示す図である。 【図2F】本発明の一実施形態による、ゲートの下にフィンを備えたFinFETを備え 10 たSRAM2ビットセルを示す図である。 【図2G】本発明の一実施形態による、下側トランジスタへのアクセスのための変更され た階段接続を有するワード線(WL)の代替レイアウトを示す。 【図2H】本発明の一実施形態による、階段状構造を使用するサブレイヤトランジスタヘ のサブレイヤアクセスのための拡張フィンを示す図である。 【図2I】本発明の一実施形態による、ゲート領域のみに接続されたフィンを有する代替 レイアウトを示す。 【図2J】本発明の一実施形態による、SRAMセルのアレイを作成するように構成され た多くのSRAM2ビットセルの例示的なレイアウトを示す。 【図2K】本発明の一実施形態による、リソグラフィリンク接続を有するSRAMセルの 20 アレイを作成するための、多くのSRAM2ビットセルの例示的なレイアウトを示す。 【図3】は、本発明の一実施形態によるナノシート多層FETを製造する方法のフローチ ャートである。 【図4】本発明の一実施形態による、図3に記載される工程を使用してナノシート多層F ETを製造するための断面図を示す。 【図5】本発明の一実施形態によるナノシート多層FETを製造するための代替方法のフ ローチャートである。 【図6】本発明の一実施形態による、図5に記載される工程を使用してナノシート多層F ETを製造するための断面図を示す。 【図7】は、本発明の一実施形態によるナノシート多層FETを製造するための別の代替 30 方法のフローチャートである。 【図8】本発明の一実施形態に従った、図7に記載される工程を使用してナノシート多層 F E T を作製するための 2 つの代替階段状フィン - 幾何学の横断面図を描く。 【図9】本発明の一実施形態に従った、図7に記載される工程を使用してナノシート多層 FETを作製するための2つの代替階段状フィン - 幾何学の横断面図を描く。 【図10A】本発明の一実施形態による、結晶学的テーパを使用して階段状コンタクトを 生成することを示す。 【図10B】本発明の一実施形態による、コンタクト及び階段が一方向に整列するような コンタクト及び階段の例示的な配置を示す。 【図 1 1 】本発明の一実施形態による 3 次元 S R A M アーキテクチャを作成する方法のフ 40 ローチャートである。 【図12A-H】本発明の一実施形態による、図11に記載された工程を使用して3次元 SRAMアーキテクチャを作成するための断面図を示す。 【図12IJ】本発明の一実施形態による、図11に記載された工程を使用して3次元S RAMアーキテクチャを作成するための断面図を示す。 【図13】本発明の一実施形態による3次元SRAMアーキテクチャを作成するための代 替方法のフローチャートである。 【図14】本発明の一実施形態に従った、図13に記載された工程を使用して3次元SR AMアーキテクチャを作成するためのSRAMレイアウトのトップダウン図を示す。 【図 1 5 】本発明の一実施形態による、表面損傷を伴わずに N b N 等の超伝導材料をパタ 50

ーニングするための方法のフローチャートである。 【図16】本発明の一実施形態に従った、図15に記載される工程を使用して、表面損傷 を伴わない超電導材料のパターン化のための断面図を示す。 【 図 1 7 】 本 発 明 の 一 実 施 形 態 に よ る 、 表 面 損 傷 の な い 、 N b N 等 の 超 伝 導 材 料 の パ タ ー ニングのための代替方法のフローチャートである。 【図18】本発明の一実施形態に従った、図17に記載される工程を使用して、表面損傷 を伴わない超電導材料のパターン化のための断面図を示す。 【図19】本発明の一実施形態による、表面損傷のない、NbN等の超伝導材料のパター ン形成のための別の代替方法のフローチャートである。 【図20】本発明の一実施形態に従った、図19に記載される工程を使用して、表面損傷 10 を伴わない超電導材料のパターン化のための断面図を示す。 【図21】本発明の一実施形態による、表面損傷なしにNbN等の超伝導材料をパターニ ングするための追加の代替方法のフローチャートである。 【図22】本発明の一実施形態による、図21に記載された工程を使用して、表面損傷な しに超伝導材料をパターン化するための断面図を示す。 【図23】本発明の一実施形態による、CICEを用いて導波路を作成するための方法の フローチャートである。 【図24】本発明の一実施形態による、図23に記載される工程を使用してCICEを有 する導波路を作製するための断面図を示す。 【図25】本発明の一実施形態による、CICEを用いて導波路を作成するための代替方 20 法のフローチャートである。 【図26】本発明の一実施形態による、図25に記載される工程を使用してCICEを有 する導波路を作製するための断面図を示す。 【図27】本発明の一実施形態による、CICEを用いて導波路を生成するためのさらな る代替方法のフローチャートである。 【図28】本発明の一実施形態による、図27に記載された工程を使用してCICEを有 する導波路を作成するための断面図を示す。 【図29】本発明の一実施形態による、CICEを用いて導波路を作成するための別の代 替方法のフローチャートである。 【図30】本発明の一実施形態による、図29に記載される工程を使用してCICEを有 30 する導波路を作製するための断面図を示す。 【図31】本発明の一実施形態による、CICEを用いて導波路を生成するためのさらな る代替方法のフローチャートである。 【図32】本発明の一実施形態による、図31に記載される工程を使用してCICEを有 する導波路を作製するための断面図を示す。 【図33】本発明の一実施形態によるCICEを有するバルクシリコンウエハを使用して導 波路を作成する方法のフローチャートである。 【図34】本発明の一実施形態による、図33に記載される工程を使用して、CICEを 有するバルクシリコンウエハを使用して導波路を作成するための断面図を示す。 40 【図35】本発明の一実施形態によるCICEを有するバルクシリコンウエハを使用して 導波路を作成するための代替方法のフローチャートである。 【図36】本発明の一実施形態による、図35に記載される工程を使用して、CICEを 有するバルクシリコンウエハを使用して導波路を作成するための断面図を示す。 【図37】本発明の一実施形態による、CICEを有するシリコンウエハを使用して導波 路を作成する方法のフローチャートである。 【図38】本発明の一実施形態による、図37に記載される工程を使用して、CICEを 有するシリコンウエハを使用して導波路を作成するための断面図を描く。

【図39】本発明の一実施形態による、CICEを有するシリコンウエハを使用して導波路を形成するための代替方法のフローチャートである。

【図40】本発明の一実施形態による、図39に記載される工程を使用して、CICEを 50

(7)

有するシリコンウエハを使用して導波路を作成するための断面図を示す。 【図41】本発明の一実施形態によるシリコン超格子エッチング(SiSE)を使用して シリコン導波路の複数の層を作成するためのフローチャートである。 【図42】本発明の一実施形態による、図45に記載される工程を使用して、SiSEを 使用して、シリコン導波路の複数の層を生成するための断面図を示す。 【発明を実施するための形態】

【0016】

背景技術の項で述べたように、触媒影響化学エッチング(CICE)は、シリコン(Si)、ゲルマニウム(Ge)、シリコン - ゲルマニウム合金(SixGe1-x)、窒化ガ リウム(GaN)、リン化インジウム(InP)、ガリウムヒ素(GaAs)、インジウ ムヒ素(InAs)、リン化ガリウム(GaP)、インジウムガリウムヒ素(InGaA s)、リン化インジウムガリウム(InGaP)、リン化インジウムガリウム(InGa P)、炭化ケイ素(SiC)、シリコン - ゲルマニウム(SiGe)、IV族元素、II I - V 族化合物、II-V族化合物等、並びに半導体の多層等の半導体基板上で使用する ことができる触媒ベースのエッチング方法である。CICE用の基材は、単結晶バルクシ リコンウエハ、シリコン・オン・インシュレータウエハ、シリコンオンサファイアウエハ 、ゲルマニウムウエハ、ドープシリコンウエハ等のいずれかを含む。加えて、基板は、基 板上に堆積された100nmを超える厚さのポリシリコンの層、基板上に堆積された10 0 n m を超える厚さのアモルファスシリコンの層、及び基板上の100 n m を超える厚さ のエピタキシャルシリコンの層のような、半導体材料の層を含むことができる。一実施形 態では、基材は、様々等プタイプ及び/又は濃度のシリコンの交互層、シリコンの交互層 、 シリコン - ゲルマニウム合金(S i x G e - 1 - x)及び / 又はゲルマニウム等からな る材料積層体を含むことができる。一実施形態では、交互層の各層の厚さは、1 n m ~ 5 00nmである。

[0017]

CICEは、89.5度を超える側壁テーパ(90度は完全に垂直構造である)を有する 高度に異方性の半導体ナノ構造をエッチングするために使用され、得られる構造は、10 0nm未満の少なくとも1つの横方向寸法と、少なくとも5:1の最小横方向寸法に対す るフィーチャの高さのアスペクト比とを有する。一実施形態では、ナノ構造形状における 少なくとも1つの寸法におけるフィーチャサイズは、200nm未満であり、アスペクト 比は、10:1より大きい。一実施形態では、アスペクト比は50:1より大きい。一実 施形態では、壁角度は、ナノ構造の上部及び下部における臨界フィーチャ寸法を測定する ことによって測定され、例えば、ナノ構造断面の上部は50nmを測定し、下部は50. 5nmを測定する。一実施形態では、断面測定は、走査型電子顕微鏡(SEM)、原子間 力顕微鏡(AFM)、透過型電子顕微鏡(TEM)、光散乱測定等の計測技術を用いて行 われる。

[0018]

CICEは、半導体基板をエッチングするために触媒を使用し、その触媒をパターニング するために、フォトリソグラフィ、電子ビームリソグラフィ、ナノスフェアリソグラフィ 、ブロック共重合体、レーザ干渉リソグラフィ、コロイドリソグラフィ、ダブルパターニ ング、クォードパターニング、ナノインプリントリソグラフィ及び陽極酸化アルミニウム (AAO)テンプレートのようなパターニング技術を有する高アスペクト比フィーチャを 作るために使用されてきた。触媒は、炭素、クロム(Cr)等のようなエッチング遅延物 質と組み合わせて使用することができる。この設備は、エッチング液(例えば、フッ化水 素酸(HF)、フッ化アンモニウム(NH4F)、緩衝HF、及び/又は硫酸(H2SO 4)、H2O等のフッ化物種、並びに過酸化水素(H2O2)、酸化バナジウム(V2O 5)、過マンガン酸カリウム(KMnO4)、溶存酸素等の酸化剤)を含む液に浸漬され る。アルコール(例えば、エタノール、イソプロピルアルコール、エチレングリコール等)、エッチング均一性を調節するための材料(例えば、界面活性剤、可溶性ポリマー、ジ メチルスルホキシド(DMSO)等)、溶媒(例えば、脱イオン(DI)水、DMSO等

40

10

)、及び緩衝溶液等の他の化学物質もまた、エッチング組成物に含まれ得る。使用される 化学物質は、エッチングされる半導体基板に依存する。必要であれば、非水性エッチング 液を使用することもできる。シリコン基板用のこのようなエッチング液の実施形態は、 D I H 2 O、H 2 O 2、及びエタノール及び電波を含む。触媒材料の実施形態には、ルテ ニウム(Ru)、イリジウム(Ir)、銀(Ag)、金(Au)、ニッケル(Ni)、パ ラジウム(Pd)、白金(Pt)、銅(Cu)、タングステン(W)、酸化ルテニウム(IV)(RuO2)、酸化イリジウム(IV)(IrO2)、窒化チタン(TiN)、グ ラフェン及びカーボンが含まれる。

[0019]

ー 実施形態では、触媒メッシュを有する得られた基質は、エッチング液溶液中に置かれ、 10 電場、温度勾配、及びその場でエッチング深さを決定することができる光学画像システム によって能動的に制御された、ある深さまで正確にエッチングされる。CICEの後、触 媒は、王水、塩素ベースのプラズマ等を用いた原子層エッチング、化学エッチング又はプ ラズマエッチングを用いて除去される。

[0020]

ー実施形態では、CICEプロセスのメカニズムは、触媒による酸化剤の還元を含み、それによって正に帯電した正孔 h + を生成することができる。次に、これらの正孔は、金属を介して金属 - 半導体界面に注入され、それによって、金属の下の半導体を酸化する。酸化されたケイ素は、エッチング液のフッ化物成分によって溶解され、このフッ化物成分は、触媒の側面から、そして触媒を通って拡散し、そして可溶性生成物は、拡散する。この方法のエッチング速度及び結果として生じる空隙率は、ドープ剤の種類、濃度、膜厚及びエッチング液濃度に依存する。電場と磁場の両方を用いて、エッチングプロセス中のホールの拡散によるポロシティのより大きな均一性 / 制御を達成した。

20

ー実施形態では、触媒材料の堆積は、化学蒸着、原子層堆積、物理蒸着、熱蒸発、電子ビ ーム蒸着、電着、選択原子層堆積等のうちの1つを使用して達成される。

【0022】

原子層堆積(ALD)のための前駆体を、以下に示す表1に列挙する:

【0023】

30

触媒材料	前駆体A	気体B	ALD化学
Platinum	Trimethyl(methylcyclo-pentadienyl) platinum(IV)	Oxygen	Plasma-enhanced, Thermal – combustion chemistry
Palladium	Pd(hfac)2	Formalin, H2	Thermal – hydrogen reduction chemistry
Gold	trimethylphosphinotrimethylgold(III)	Oxygen	Plasma
TiN	Tetrakis(diethylamido) titanium(IV), Tetrakis(dimethylamido) titanium(IV), Titanium tetrachloride, Titanium(IV) isopropoxide	NH3	Plasma-enhanced, Thermal
TaN	Tris(diethylamido)(tert-butylamido) tantalum(V)	Hydrogen, NH3	Plasma-enhanced, Thermal
Ru	Bis(ethylcyclopentadienyl) ruthenium(II)	NH3, O2	Plasma, Thermal – combustion chemistry
Ĭr	Ir(acac)3	O ₂	Thermal – combustion chemistry
Ag	Ag(fod)(PEt3)	Hydrogen	Plasma-enhanced
Cu	(Cu(thd)2); Copper beta-diketonate: Cu(II) 1,1,1,5,5,5- hexafluoroacetylacetonate (Cu(hfac)2)	Methanol, ethanol, formalin	Thermal – hydrogen reduction chemistry
Со	Co(MeCp)2	H ₂ or NH ₃	Plasma-enhanced
	Bis(N-tert butyl, N'- ethylpropionamidinato) cobalt (II)	H ₂ O	Thermal
W	Bis(tert-butylamido) bis(dimethylamino) tungsten(VI), WF6	Si ₂ H ₆	Thermal – fluorosilane elimination chemistry

40

20

10

【0024】

ー実施形態では、堆積された触媒は、プラズマエッチング、ウェットエッチング、気相エッチング、リフトオフ、金属破断を伴う堆積、原子層エッチング等を用いてパターニング される必要がある。

【 0 0 2 5 】

ー実施形態では、 R u は、触媒影響化学エッチング(C I C E)のための触媒として使用 される。

【0026】

ー実施形態では、Ruは、(a)ビス(エチルシクロペンタジエニル)ルテニウム(II))及びO2、NH3等を可能な限り共反応剤(b)(エチルベンジル)(1-エチル-1,4-シクロヘキサジエニル)Ru(0)前駆体及びO2を可能な限り共反応剤(c)熱 RuO4(ToRuS)/H2等)として用いて原子層蒸着を用いて蒸着することができ る。Ruはまた、使用される前駆体に応じて、パターン化されたALD抑制物質及び/又 はALD強化物質を用いて、選択的ALDを使用して所望の領域に選択的に堆積させるこ とができる。一実施形態では、ALD抑制物質はSiO2であり、ALD強化物質はチタ ニウム(Ti)である。別の実施形態では、ALD抑制物質はSi-Hであり、ALD強 化物質はSiO2である。 [0027]

ー実施形態では、堆積されたRuは、フォトレジスト、ポリマー、インプリントレジスト、酸化ケイ素、窒化ケイ素等のエッチングマスクを用いて、オゾン、プラズマO2、O2/C12化学を使用してパターン化及びエッチングすることができる。Ruは、プラズマエッチングの場合と同様のガス化学物質による原子層エッチングを用いてエッチングすることもできる。Ruは、次亜塩素酸ナトリウム混合物を使用して湿式エッチングすることもできる。

【0028】

R u によるCICEの後、オゾン、プラズマO2、O2/C12化学又はCMOS適合性 次亜塩素酸塩溶液による湿式又は気相化学を使用して、金属を除去することができる。こ の態様に関する議論は、米国特許出願公開第2018/060176号、Sreenivasan ら、「Catalyst Influenced Pattern Transfer Technology」に提供されている。 【0029】

ー実施形態では、触媒は、全てのフィンがリソグラフィックリンクを使用して接続される ように、崩壊を防止するように設計される。触媒のふらつきをさらに防止するために、連 結されたリンクは、全ての触媒領域を連結するリソグラフィックリンクで作られ、一方、 全てのフィンが連結されて潰れを防止することを確実にする。一実施形態では、触媒影響 化学エッチングによる高アスペクト比半導体構造の実質的な崩壊を防止するための方法は 、半導体材料の表面上に触媒層をパターン化することを含み、触媒層は、意図された設計 及びリソグラフィリンクを含む。さらに、リソグラフィリンクは、半導体材料の1つ又は 複数の孤立したフィーチャを実質的に接続する。本方法は、さらに、半導体材料の表面上 のパターン化触媒層をエッチング液に曝すステップを含み、ここで、パターン化触媒層は 、半導体材料のエッチングを生じさせて、相互接続された高アスペクト比構造を形成する

[0030]

ー実施形態では、CICE中に多孔質シリコンを生成するために、変調された電場が使用 される。時間と共に電流密度や照明密度等のパラメータを変調すると、シリコンに空隙率 が生じる可能性がある。電流密度は、 p型シリコン基板については、正の電流密度が、触 媒がシリコンにシンクするときに空隙率を生じさせ、ゼロ又は負の電流密度が、触媒エッ チングのみを伴う結晶層を与えるように、変調することができる。あるいは、エッチング 液濃度は、空隙率を作り出すために、より高い比率の酸化剤を有するように改変され得る 。別の実施形態では、シリコンのより高いドーピングを有するエピタキシャル層が、空隙 率を生成するために使用される。

[0031]

シリコン超格子エッチング(SiSE)を用いて多孔質と非多孔質シリコンの交互層を作 ることができる。SiSEは、触媒を使用して半導体基板をエッチングする一方で、層の 少なくとも1つが多孔質である交互の層を有する超格子を同時に生成する。交互層は、電 界パラメータ変調及び / 又は交互ドーピング特性を有する層を通るエッチングによって形 成される。あるいは、エッチング液濃度は、空隙率(より高い酸化剤比)及び低 / 非空隙 率ケイ素層(より低い酸化剤比)を作り出すように交互にすることができる。 【0032】

ー実施形態では、物質の交互の層を有するナノ構造は、SiSEを使用して加工される。 交互層は、シリコン、シリコン - ゲルマニウム合金(Si_XGe-_{1 - X})及び / 又はゲ ルマニウムの交互層を含むことができる。一実施形態では、交互層の各層の厚さは、1n m~500nmである。

【 0 0 3 3 】

ー実施形態では、垂直多層ナノ構造は、SiSEによって形成され、1つ以上の層は、装置及び設計要件に基づいて修正され得る。一実施形態では、多層ナノ構造は、交互層を含み、層は、物質、形態、多孔度、エッチング速度、熱処理速度、ドープ濃度及びドーパント物質のうちの少なくとも1つにおいて異なっている。一実施形態では、交互層は、シリ

20

コン及びシリコン - ゲルマニウム合金である。別の実施形態では、交互層は、多孔質及び 非多孔質シリコンである。別の実施形態では、交互層は、交互空隙率を有する多孔質シリ コンである。一実施形態では、形態は、層が多孔質であるか非多孔質であるか、細孔サイ ズ、細孔配向等を記述するために使用される。熱処理速度は、酸化、アニール、シリサイ ドの生成等のような処理のための温度を表す。

(12)

[0034]

ー実施形態において、多層ナノ構造の1つ以上の層は、その化学組成を変化させるために 選択的に処理される。一実施形態では、化学組成は、層のうちの1つ(例えば、多孔質シ リコン)の酸化速度が他の層(例えば、シリコン)の酸化速度よりもはるかに大きくなる ように、構造を酸化することによって選択的に変更される。一実施形態では、多孔質シリ コンの酸化速度は、非多孔質シリコンの酸化速度の5倍である。別の実施形態では、化学 組成は、非多孔質シリコンに実質的に影響を及ぼすことなく、多孔質シリコンに金属を吸 収させ、それをアニールすることによって、多孔質シリコンをドープするか、又はシリサ イドを生成することによって変更される。

[0035]

別の実施形態では、層のうちの1つ(例えば、SiGe合金)は、他の層(例えば、シリ コン)に実質的に影響を及ぼすことなく、(例えば、塩酸又は原子層エッチングを使用し て)選択的にエッチングすることによって除去される。別の実施形態では、多孔質シリコ ンは、穏やかなフッ素含有化学物質中で非多孔質シリコンを実質的にエッチングすること なく、選択的にエッチング除去される。これは、懸垂ナノシート又は非エッチング(例え ば、シリコン)材料で作製される水平懸垂ナノワイヤを作製するために使用され得る。一 実施形態では、これらの浮遊ナノシート又はナノワイヤは、トランジスタを作製するため に使用される。

【0036】

背景のセクションで述べたように、SRAMは、その高速アクセス時間、安定性及びCM OS論理デバイスとの互換性のため、集積回路において一般的に使用される。これは、プロセッサとメモリの両方を同じチップに搭載することで性能が向上するように設計された 組み込みメモリである。SRAMアレイは多くの回路設計においてチップ領域の大きな割 合を占める。SRAMビットセルには多くのタイプがあり、最も一般的に使用されている のは、その優れた堅牢性、低電力動作及び高容量のため、6トランジスタ(6T)SRA Mセルである。その他のセル設計では、性能と安定性の要件に応じて、4トランジスタ(4T)、7トランジスタ(7T)、8トランジスタ(8T)等が使用される。FinFE TベースのSRAM設計へのシフトのようなトランジスタのスケーリングにより、より高 いSRAM密度を達成した。トランジスタは、FinFETや次世代ナノシートトランジ スタのように、3次元にスケーリングされてきたが、SRAMトランジスタの配置は2次 元のままである。3次元(3D)NANDフラッシュ等の他のメモリデバイスは、メモリ セルのスタッキングを利用して、フットプリントを増大させることなくメモリ密度を増大 させる。SRAMは論理が埋め込まれているため、集積回路に3D積層SRAMセルを集 積することは困難である。

【0037】

4 個のn型(NMOS)トランジスタ(2 個のプルダウン(PD)と2 個のパスゲート(PG)トランジスタ)と2 個のp型(PMOS)プルアップ(PU)トランジスタから成 る 6 T - S R A M セルのように、産業界で使用される種々のS R A M レイアウトがある。 F i n F E T ベースの 6 T S R A M セルの場合、6 個のトランジスタの各々は高密度セ ルサイズのために1 個のフィンを有し、一方、高性能のために、n F E T は2 個のフィン を有し、p F E T は 1 個のフィンを有する。

【 0 0 3 8 】

ー方、横方向のナノワイヤ及びナノシートトランジスタについては、水平層の数を増加さ せてもフットプリントが増加しないので、高密度セルも高性能であり得る。フィン(又は シート)幅がフィン長よりもはるかに低いナノシートFET(それによって、水平ナノシ 10

30

ートとは対照的に水平ナノワイヤを形成する)は、横方向ナノワイヤFETである。本発 明の実施形態では、異なるトランジスタを互いの上に積み重ねる設計オプションが追加さ れる。各トランジスタは、フィン又はナノシートの1つ以上の層を有することができ、異 なるトランジスタソース、ドレイン及びゲートには、階段型のコンタクトアーキテクチャ を用いてアクセスされる。7T-、8T-、10-T等には、6T-SRAMと同様のセ ル設計にSRAMセル当たり追加のトランジスタを追加することができる。 【0039】

最小のSRAMビットセルは、「7nmノード」FinFETを使用し、0.026µm の2の領域を有する。一実施形態では、最小金属ハーフピッチは14nmであり、コンタ クトポリハーフピッチは24nmであり、物理的ゲート長は18nmであり、最小フィン 幅は7nmであり、フィン最小ハーフピッチは14nmであり、最小コンタクトホール又 はビアピッチは40nmであり、エッチング後のコンタクト/ビア臨界寸法(CD)は1 4nmであり、オーバレイは3.5nmである。しかし、7nmのFinFET SRA Mセルを用いても、6個のトランジスタのレイアウトは平面的である。次世代SRAMの ためのナノシートフィンへのスケーリングは性能を改善し寄生容量を低減するであろうが 、FinFETと比較してビットセルサイズを顕著に低減しないであろう。

【0040】

しかし、7 n m の F i n F E T S R A M セルを用いても、6 個のトランジスタのレイア ウトは平面的である。次世代 S R A M のためのナノシートフィンへのスケーリングは性能 を改善し寄生容量を低減するであろうが、F i n F E T と比較してビットセルサイズを顕 2 著に低減しないであろう。

20

10

【0041】

一方、垂直ナノワイヤ(NW)FETは、ビットセルサイズを縮小することができ、また、 3D SRAMを生成するために、SRAMセルを互いの上に積み重ねることを可能にす ることができる。pFETの上に積み重ねられたnFETからなる相補型FET(CFE T)もまた、ビットセルサイズを縮小することができる。しかしながら、このような積層 ゲート全周(GAA)FETの製造は、12インチウエハにわたって不均一な厚さを有する 可能性のある複数の時間付きエッチバックステップのために困難である。このような不均 一性は、しきい値電圧のようなトランジスタ特性の変化量に伝播し、それによってデバイ ス性能に影響を及ぼす。従って、それらは製造可能性のためにエッチバック寸法の正確な 制御を必要とする。

【0042】

他のタイプの3D積層SRAM設計は、多結晶シリコン又はレーザ誘起結晶化を使用し、 これは、より低品質で、より高価であり、CMOS論理と容易に積分できない。

【0043】

最小パターニング解像度や金属ピッチ等、ロジックセル設計におけるいくつかの主要な制約は、デバイス及びシステム(IRDS)レポートの国際ロードマップからの次元とともに、表2に示されている。表2に見られるように、トランジスタソース、ドレイン、ゲートのコンタクトは領域能率を制限する。

[0044]

40

(1	4)
۱		• /

表	2	

メトリック	2017	2019	2021	2024	2027	2030	2033
論理"ノード" (nm)	"10"	"7"	⁶⁶ 5"	"3"	"2.1"	"1.5"	"1.0"
Logic device structure	FinFET	FinFET	LGAA	LGAA	LGAA	VGAA	VGAA
options	LD201	LUAA	FHIFEI	VUAA	VUAA	3DVLSI	3DVLSI
Avg. cell width scaling factor	1.0	0.9	0.9	0.9	0.9	0.9	0.9
Min. metal half-pitch (nm)	18	14	12	10.5	7	7	7
Contacted poly half- pitch (nm)	27	24	21	18	16	16	16
Physical gate length for HP logic (nm)	20	18	16	14	12	12	12
Min. fin width or diameter (nm)	8	7	7	7	6	6	6
Fin min. half-pitch (nm)	16	14	12	10.5	9	7	7
Min. contact hole or via pitch (nm)	51	40	34	30	20	20	20
Contact/via CD after etch (nm)	18	14	12	10.5	7	7	7
Overlay (3 sigma) (nm)	3.6	3.5	3.4	2.8	2.2	1.7	1.5

【0045】

本発明の実施形態は、横方向ナノワイヤ及びナノシートFET(例えば、Gate-A1 1 - Around(GAA)FET)に基づくCMOS可積分積層SRAM技術を利用す る。6T - SRAM設計に基づく本発明のいくつかの実施形態を以下に説明する。「7n m」ノードに対応するメトリックは、設計で使用されるが、より小さいノードにも拡張す ることができる。

【0046】

ナノシートFETは、5nm技術ノード及びそれ以上でのFinFETの良好な置き換え となり得る、水平に積み重ねたゲート・オール・アラウンド構造を有する。それらは汎用 性のある設計を可能にし、同じフットプリントに対してFinFETよりも高い性能と静 電性を示した。例示的なナノシートFETは、5nmのシート厚及び10nmの垂直シー ト間間隔の3つの層を有する積層ナノシートによるFinFET中のフィンの置換によっ て想像することができる。より多くの数のナノシート層は、トランジスタの性能をさらに 向上させることができる。しかしながら、フィンの最大高さ、それによってナノシート層 の最大数は、プラズマエッチングを用いてフィンをエッチングするために、パターン転写 ステップの間、ゼロでないエッチテーパによって制限される。触媒影響化学エッチング(CICE)により、半導体フィンは、非常に低い~エッチテーパがなく、側壁が滑らかで 、最大高さ制限がない異方性エッチングが可能であり、ここで、実質的に非自立ナノ構造 を設計することによりフィンの崩壊を回避することができる。Catalyst Inf luenced Chemical Etching (CICE)は、半導体のフィー チャを作るために使用できる触媒ベースのエッチング方法である。このようなフィーチャ が高いアスペクト比、低い側壁テーパ、低い側壁粗さ、及び/又は制御可能な多孔性を有 する場合、シリコン、ゲルマニウム等である。 [0047]

20

10

一実施形態では、多層ナノ構造体の製造方法は、交互層を含む半導体材料を提供すること を含み、半導体材料は、シリコン、シリコンゲルマニウムアロイ(SixGe1-x)及 び/又はゲルマニウムの交互層を含み、交互層の各層の厚さは、1nm~500nmであ る。一実施形態では、半導体材料は、ゲルマニウム(Ge)、ガリウムヒ素(GaAs) 、窒化ガリウム(GaN)、シリコン(Si)、炭化ケイ素(SiC)、シリコン - ゲル マニウム(SiGe)、インジウムガリウムヒ素(InGaAs)、IV族元素、III - V族化合物、及びII-V族化合物のうちの1以上を含む。一実施形態では、半導体材 料は、単結晶バルクシリコンウエハ又はシリコン・オン・インシュレータウエハである。 この方法は、半導体材料の表面上に触媒層をパターニングすることをさらに含む。触媒層 は、金(Au)、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、銀(Ag) 、銅(Cu)、ニッケル(Ni)、タングステン(W)、窒化チタン(TiN)、クロム (Cr)、グラフェン及びカーボンのうちの1以上を含む。一実施形態では、リソグラフ ィリンクは、触媒層の実質的に隔離されたノードを接合する接続線を有するように触媒層 内にパターン化される。該方法は、パターン化された触媒層をエッチング液に曝すことを さらに含み、ここで触媒層は、エッチング液の存在下で半導体基材中に沈む。エッチング 液は、以下のうちの少なくとも2つを含む:フッ化物種、酸化剤、アルコール、及び溶媒 : フッ化水素酸及びフッ化アンモニウム、ここで、酸化剤は、過酸化水素、過マンガン酸 カリウム及び溶存酸素のうちの1つを含み、アルコールは、エタノール、イソプロピルア ルコール及びエチレングリコールのうちの1つを含み、溶媒は、脱イオン水及びジメチル スルホキシドのうちの1つを含む。パターニングされた触媒層及びエッチング液は、垂直 ナノ構造を形成するために半導体材料のエッチングを生じさせ、垂直ナノ構造は、以下の 材料、形態、空隙率、エッチング速度、熱処理速度、ドーピング濃度及びドーパント材料 のうちの少なくとも1つにおいて、異なる複数の層を含む。さらに、本方法は、垂直ナノ |構造の一部に階段状構造を形成するステップを含み、階段状構造は、下に位置するナノシ ートFETのソース、ドレイン及びゲートへのコンタクトを作成するために使用される。 一実施形態では、階段構造は、水酸化カリウム(KOH)、水酸化テトラメチルアンモニ ウム(TMAH)、水酸化アンモニウム(NH4OH)、及びエチレンジアミン(EDP)のうちの1つを含むエッチング液を用いて、結晶依存エッチングを用いて結晶面に沿っ て半導体物質をエッチングすることによって形成される。さらに、この方法は、垂直ナノ 構造の少なくとも一部に第2の材料を充填することを含む。さらに、この方法は、交互層 の1つを選択的に処理して、その化学組成を変化させるか、又は除去することを含む。一 実施形態では、交互層は、シリコン-ゲルマニウム合金(SixGe1-x)層を含み、 シリコン - ゲルマニウム合金(SixGe_{1-×})層は、塩酸を使用して除去され、シリ コンナノシート及び / 又は横方向ナノワイヤを生成する。別の実施形態では、交互層は、 シリコンのドープ層を含み、シリコンのドープ層のうちの1つは、エッチング液の存在下 で多孔質になり、多孔質シリコン層は、フッ化水素酸(HF)、HF気相、HF、及び酸 化剤のうちの1つ又は複数を使用して除去される。この方法は、交互層を生成するために 時間変化電界を使用することをさらに含み、交互層のうちの少なくとも1つは多孔質であ る。

(15)

【0048】

図1は、本発明の一実施形態による、エッチングテーパ角度が、フィン内に積層すること ができるナノシート層の最大数をどのように定義するかを示す。CICEは、89.5° を超えるエッチテーパ角を有し、したがって、所望の数のトランジスタの積層を可能にし 、また、SRAMセルのための新しい3D積層アーキテクチャを可能にする。90度の側 壁角度エッチテーパは、完全に垂直な側壁フィンを提供する。ナノシート多層FETベー スのSRAMレイアウトに関する議論は、以下に提供される。

【0049】

ナノシートフィン内の個々のトランジスタに対するソース、ドレイン、及びゲートへの別 々の接点が、それらを個別にアドレス指定するために必要とされる。したがって、より多 くのナノシートフィンを同じ領域に充填するには、コンタクトビアの設置面積の増加を考

20

10

30

慮する必要がある。トランジスタ間に共通のコンタクトノード(ソース、ドレイン、又は ゲート)を有する論理設計では、ソース、ドレイン、及び/又はゲートは、同じナノシー ト多層FET内に接続することができ、それによって、コンタクトビアのフットプリント を減少させる。多層FET設計における個々のトランジスタのコンタクトノードへのコン タクトは、階段状構造を使用して、FinFET、横方向ナノワイヤFET及びナノシー トFET等の下層のトランジスタのソース、ドレイン、及びゲートへのコンタクトを生成 することができる。

(16)

[0050]

図2A~図2Iは、本発明の一実施形態による、下部SRAMトランジスタへの個別のコ ンタクトを必要とせずに、内部積層SRAMビットセル接続を実現するための接続フィン を備えた、互いに上部に積み重ねられた2つのSRAMセルの例示的なレイアウトを示す 。図2Aを参照すると、図2Aは、本発明の一実施形態による、「SRAM 2ビットセ ル」と呼ばれる、2層の「上部」及び「下部」SRAMセルのためのSRAM回路接続を 示す。図2Bは、本発明の一実施形態による、上側及び下側SRAMセルのためのワード 線(WL)及びビット線(BL)へのフィン、ゲート、ソース及びドレイン並びにコンタ クトビアを示すトップダウンSRAM 2ビットセルレイアウトを示す。このレイアウト における2つのSRAMセルは、共通のビット線を共有し、別々のワード線を有する。 【0051】

図2C及び図2Dは、本発明の一実施形態に従って、互いに積み重ねられた2つのトラン ジスタを有する各フィンを備えたSRAM 2ビットセルの三次元図を示す。図2C及び 図2Dは、本発明の一実施形態による、ゲートの下に3つのナノシート層を有するナノシ ートFETを備えたSRAM 2ビットセルをさらに示す図である。一実施形態では、こ のような層は、ナノシートFETの代わりにFinFETを積層するために使用すること ができる。図2E及び図2Fは、本発明の一実施形態による、ゲートの下にフィンを備え たFinFETを備えたSRAM 2ビットセルを示す図である。一実施形態では、分離 層は、フィンの垂直方向に沿って積層トランジスタを分離するために使用される。一実施 形態では、フィン又は空気とは異なる組成を含む(図2D、2F参照)。下側SRAMビ ットセルのワード線をアドレス指定するためのコンタクトビアは、階段状コンタクトを使 用して形成することができる。

【0052】

ー実施形態では、階段状構造は、下にあるFETのソース、ドレイン、及びゲートへのコ ンタクトをクレートするために使用される。階段接続のレイアウトを図2G~2Iに示す

[0053]

下部トランジスタ201(図2C、図2D、図2E、図2F)にアクセスするための修正 階段接続を有するコンタクトノード接続を有するSRAM 2ビットセルの代替レイアウ トも、本発明の一実施形態に従って、図2Gに示される。また、SRAMレイアウトは、 本願の一実施形態による、周囲のp型シリコンと比較して異なるドーピングを有するnウ ェル202を示す。図2Hは、本発明の一実施形態による、階段状構造を使用するサブ層 アクセス203からサブ層トランジスタへの拡張フィンを示す。図2Iは、本発明の一実 施形態による、ゲート領域においてのみ接続されたフィンを有する代替レイアウトを示す

【0054】

ー実施形態では、SRAMアレイレイアウトは、意図された設計及びリソグラフィリンク を含む触媒と共にCICEを有するナノ構造を生成するように設計され、触媒の影響を受 けた化学エッチングによって作製される高アスペクト比半導体構造の実質的な崩壊を防止 する。

【 0 0 5 5 】

図 2 Jは、本発明の一実施形態による、 S R A M セルのアレイを作成するように構成され た多くの S R A M 2 ビットセルの例示的なレイアウトを示す。図 2 K は、本発明の一実

30

40

50

施形態による、リソグラフィリンク接続を有するSRAMセルのアレイを作成するための

、多くのSRAM 2ビットセルの例示的なレイアウトを示す。

[0056] 同様に、ナノシートフィン当たり3つ以上のトランジスタを互いの上に積み重ねて、複数 のSRAMセルを互いの上に積み重ねることができる。他の実施形態は、金属ビアのフッ トプリントを減少させるために、共通の金属コンタクトを有する再配置されたレイアウト を含む。一実施形態では、レイアウトにおいて最適化されるべきパラメータの1つは、リ ソグラフィ及びコンタクトビアの寄生容量制限に接着した金属コンタクトの配置である。 一実施形態では、6個のトランジスタを有するフィンを使用して、6個のSRAMセルを 積み重ね、 2 次元(2 D) S R A M レイアウトと比較して少なくとも 2 0 % の領域フット プリントの低下があるようにする。 [0057] 他の実施形態は、横方向ナノワイヤFET又はFinFETを使用すること、又はFin FET及びナノシートFETの組み合わせを使用して、3次元でSRAMセルの複数の層 を作成することを含む。一実施形態では、トポロジ最適化アルゴリズムを使用して、SR AMトランジスタレイアウト内の共通のコンタクトノード接続を最適化し、下層トランジ スタゲート、ソース及びドレインに必要なコンタクトビアのフットプリントを増加させる ことなく、スタックの数を増加させながら、SRAMセルのフットプリントを減少させる ことができる。別の実施形態では、SRAMセルの複数の層は、集積回路上のSRAMア レイ全体の端部に向かってファンアウトされた下部SRAM層への階段状接続を有する3 D NANDフラッシュアーキテクチャに類似した方法で配置される。 [0058] SRAMセルに隣接する他の論理トランジスタもまた、フットプリントを減らすために多 重レベルとすることができ、又は、フィン当たりすべてのナノシート層を利用することが できる。例えば、6つのナノシート層を有するフィンは、ダイの非SRAM領域に1つの 論理トランジスタを有し、SRAM領域に2つの多層トランジスタを有し得る。 [0059]本明細書で論じられるように、多層FETは、互いの上に、フィンの垂直方向に沿って垂 直に積み重ねられた2つ以上のトランジスタを有するトランジスタを指す。トランジスタ は、FinFET、ナノシートFET、横方向NW FET及び他のGate All A r o u n d (GAA) F E T であり得る。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 一実施形態では、上側及び下側のFETは、FinFETの高さに類似した単一の厚いナ ノシート層からなる。別の実施形態では、2つのFETが1つのナノシートフィンで実現 され、下部FET及び上部FETはそれぞれ、それらのGAA設計において3つのナノシ ート層を有する。 [0061]FETに対する各層の厚さは、設計要件に基づいて変化させることができ、FET間の追 加の層を使用して、FET間の電気的絶縁を容易にしてもよい。 [0062]ここで図3を参照すると、図3は、本発明の一実施形態によるナノシート多層FETを製 造するための方法300のフローチャートである。図4A~4Eは、本発明の一実施形態 による、図3に記載された工程を使用してナノシート多層FETを製造するための断面図 を示す。 [0063]図4A~図4Eに関連して図3を参照すると、ステップ301において、チャネル401 と犠牲材料402との交互層が堆積され、図4Aに示すように、交互層の組の間に保護犠 性材料404が堆積される。 [0064]一実施形態では、チャンネル物質401はケイ素を含み、犠牲物質402はSixGe1

10

20

30

40

- × を含み、保護犠牲物質404はゲルマニウムを含む。別の実施形態では、チャネル物 質401は、低ドープシリコンを含み、犠牲物質402は、高ドープシリコンを含み、保 護犠牲物質404は、適度にドープされたシリコンを含む。一実施形態では、材料は、エ ピタキシャル堆積、化学蒸着、物理蒸着、及び原子層堆積のうちの1つ又は複数を使用し て堆積される。一実施形態では、保護犠牲層404は、絶縁層を生成するために使用され 、ここで、絶縁層は、フィンの垂直方向に沿って積層トランジスタを分離するために使用 される。一実施形態では、フィン又は空気とは異なる組成を含む。

[0065]

交互層の厚さは、トランジスタチャネル厚及びゲート全周トランジスタの表面領域を最大 化するための必要なフィン幅等の、トランジスタ(例えば、ナノシートFET、FinF ET、横方向ナノワイヤFET、多層FET)の設計要件によって定義される。これは、 リソグラフィ解像度、フィンのリソグラフィパターニング中のオーバレイ制限、及びフィ ン及び誘電体を取り囲むコンタクト及びゲート材料の抵抗によって制限される。一実施形 態では、ナノシートFETは、厚さ10nmのシリコンと厚さ10nmのシリコン・ゲル マニウムとの交互層のCICEを使用して作られる。

【0066】

ステップ302では、図4Aに示されるように、リソグラフィ及びエッチングを使用して、フィン403が形成される。一実施形態では、リソグラフィは、フォトリソグラフィ、極端紫外線(EUV)リソグラフィ、インプリントリソグラフィ、及び電子ビームリソグラフィのうちの1つ又は複数を使用して実行される。一実施形態では、エッチングは、触媒影響化学エッチングを使用して行われる。別の実施形態では、エッチングは、プラズマエッチング又は原子層エッチングを使用して行われる。

【 0 0 6 7 】

ステップ303では、図4Bに示すように、チャネル材料層401及び保護犠牲層404 を残して、1つ又は複数の犠牲層402が除去又はエッチングされる。一実施形態では、 犠牲層402は、リン酸、フッ化水素酸、過酸化水素、塩酸、及び硫酸のうちの1つ又は 複数を使用して除去される。一実施形態では、犠牲層402は、湿式エッチング、プラズ マエッチング、原子層エッチング、及び気相エッチングのいずれかのエッチングプロセス を使用してエッチングされる。

【0068】

ステップ304では、図4Cに示されるように、誘電体材料405が、チャネル401及 び保護層404の周囲に堆積される。誘電体材料405は、酸化ケイ素、酸窒化ケイ素、 酸化アルミニウムケイ素、酸化ハフニウム、酸化ジルコニウムアルミニウム、及び酸化ス トロンチウムチタンのうちの1つを含むことができる。

【0069】

ステップ305では、図4Dに示すように、犠牲層402が以前に除去された充填領域を 含む、フィン403の上にゲート材料406が堆積される。ゲート材料406は、ポリシ リコン、タングステン、ニッケル、銅、ルテニウム、コバルト、白金、パラジウム、チタ ン、及び窒化チタンのうちの1つを含むことができる。

【0070】

ステップ 3 0 6 では、保護犠牲層 4 0 4 が除去され、それによって、図 4 E に示されるように、トランジスタ 4 0 7 がフィン 4 0 3 に沿って分離される。

【0071】

トランジスタ407は、図4Eに示されるような犠牲層を除去するか、又はフィンに沿っ てトランジスタ間に電気的接続性がないように材料を選択的に堆積することによって絶縁 することができる。加えて、ナノシートフィン内の個々のトランジスタに対するソース、 ドレイン、及びゲートへの別々のコンタクトが、それらを個々にアドレス指定するために 必要とされる。一実施形態では、階段構造を使用して、下部トランジスタへのコンタクト を落とすことができる。

【 0 0 7 2 】

30

50

40

20

ー実施形態では、トランジスタのフィンのベースは、浅いトレンチ分離のために誘電体で 囲まれている。誘電体は、酸化シリコン、酸窒化シリコン、低誘電率誘電体等であっても よい。フィンの高さには、浅いトレンチ分離に必要な厚さが含まれる。一実施形態では、 フィンのベースを囲む浅いトレンチ分離の高さは、100nmである。 【0073】

ナノシート多層FETを作るための代替方法を、図5及び6A~6Eに関連して以下に論 じる。このような代替方法では、誘電体及びゲート材料は、ナノシートFET間のチャネ ルナノシート上(及び犠牲層上ではない)に選択的に堆積される。交互のナノシート層を 有し、階段構造を有するフィンが、図6A~6Eに示されている。各ナノシート積層は、 2つの交互の層A及びBを含む。犠牲材料Bは除去され、それによって、チャネル材料A を放出し、それを支持構造(図には示されていない)の間に吊るす。一実施形態では、選 択的原子層堆積は、チャネル材料上に選択的にhigh-k誘電体(例えば、酸化ハフニ ウム、酸化ジルコニウムアルミニウム、酸化ストロンチウムチタン)を堆積するために使 用され、High- 誘電体材料上に選択的にゲート材料(例えば、ポリシリコン、タン グステン、ニッケル、銅、ルテニウム、コバルト、白金、パラジウム、チタン、窒化チタ ン等)を堆積するために使用される。これにより、異なるトランジスタのゲートが接続さ れないようになる。このような方法のより詳細な説明は、図5及び6A~6Eに関連して 以下に提供される。

[0074]

図 5 は、本発明の一実施形態によるナノシート多層 F E T を製造するための代替方法 5 0 20 0 のフローチャートである。図 6 A ~ 6 E は、本発明の一実施形態による、図 5 に記載さ れた工程を使用してナノシート多層 F E T を製造するための断面図を示す。

【0075】

図 5 を参照すると、図 6 A ~ 6 E に関連して、ステップ 5 0 1 において、チャネル材料 6 0 1 、犠牲材料 6 0 2 、及び分離材料 6 0 3 の交互の層が、図 6 A に示されるように堆積 される。一実施形態では、チャンネル材料 6 0 1 はケイ素を含み、犠牲材料 6 0 2 は S i x G e 1 - x を含み、分離材料 6 0 3 はゲルマニウムを含む。

[0076]

ステップ 5 0 2 では、図 6 A に示されるように、リソグラフィ及びエッチングを使用して、フィン及び階段構造 6 0 4 が形成される。

【 0 0 7 7 】

ステップ 5 0 3 では、図 6 B に示すように、ウェットエッチング等によって、 1 以上の犠 牲層 6 0 2 が除去される。

【0078】

ステップ504では、ソース605及びドレイン606が、図6Cに示されるように形成 される。一実施形態では、ソース及びドレインは、ホウ素、リン、ゲルマニウム、ヒ素等 のドーパントと共にシリコンのエピタキシャル堆積によって形成される。別の実施形態で は、ソース及びドレインは、Ni、Mo、W、Pd、Pt等のデバイス固有の仕事関数を 有する金属の堆積によって形成される。任意のアニーリングステップは、それらを金属シ リサイドに変換することができる。

【 0 0 7 9 】

ステップ505では、図6Dに示されるように、誘電体及びゲート材料607が、分離材料603の表面以外の表面上に選択的に堆積される。一実施形態では、選択的原子層堆積は、チャネル材料601上(分離材料層603上ではない)に誘電体及びゲート材料607を堆積するために使用される。

[0080]

ステップ 5 0 6 では、図 6 E に示すように、分離材料 6 0 3 を任意選択で除去する。 【 0 0 8 1 】

ステップ 5 0 7 では、低誘電材料 6 0 8 (例えば、酸化ケイ素、オキシ窒化ケイ素、フッ 素ドープニ酸化ケイ素等)が、随意に、分離材料 6 0 3 及び犠牲層 6 0 2 が、図 6 E に示

10

40

されるように、先に除去された領域で堆積される。 $\begin{bmatrix} 0 & 0 & 8 & 2 \end{bmatrix}$ 選択的原子層堆積を必要とせずにFETを分離する別の方法は、物質の堆積前に、FET 間の領域を阻止することによる。これは、図8A~図8G及び図9A~図9Gに示すよう に、階段構造を利用し、典型的なナノシートプロセスフローに類似した他の犠牲層(例え ばSiGe層)をすべて除去しながら、2つのFETの間にある交互の層の特定の積み重 ね(例えば、SiGe/Si/SiGeナノシート層)を保護することによって行うこと ができる。各ナノシート積層は、2つの交互の層A(チャネル材料)及びB(犠牲材料) を含む。トランジス夕間のある層のBは、B及びGate‐A11‐Around(GA A)堆積の犠牲層の残りの部分の除去中に保護される。これらの保護層 Bは、ゲートを分 10 離するためにGAA堆積後に除去される。このような方法のより詳細な説明は、図7、8 A~8G及び9A~9Gに関連して以下に提供される。 [0083]図7は、本発明の一実施形態によるナノシート多層FETを製造するための別の代替方法 700のフローチャートである。図8A~8G及び9A~9Gは、本発明の一実施形態に よる、図7に記載される工程を使用して、ナノシート多層FETを作るための2つの代替 階段フィン-幾何学の横断面図を示す。 [0084]図 8 A ~図 8 G 及び図 9 A ~図 9 G に 関連 して図 7 を参照すると、ステップ 7 0 1 におい て、チャネル 8 0 1 、 9 0 1 及び犠牲材料 8 0 2 、 9 0 2 の交互層が、それぞれ図 8 A 及 20 び図9Aに示されるように堆積される。 [0085] ステップ702では、フィン及び階段構造803、903は、それぞれ、図8A及び9A に示されるように、リソグラフィ及びエッチングを使用して形成される。 [0086]ステップ703では、保護層804、904が、図8B及び図9Bにそれぞれ示すように 、選択された犠牲層802、902を除去するための開口部(スロット)805、905 を有するフィン及び階段構造803、903上に堆積される。 $\begin{bmatrix} 0 & 0 & 8 & 7 \end{bmatrix}$ ステップ704において、1つ以上の犠牲層802、902が除去され、図8C及び9C 30 にそれぞれ示されるように、保護された犠牲層806、906が残される。 [0088]ステップ705において、保護層804、904は、図8C及び9Cにそれぞれ示される ように除去される。 $\begin{bmatrix} 0 & 0 & 8 & 9 \end{bmatrix}$ ステップ706において、ソース808、908、及びドレイン領域809、909は、 それぞれ図8D及び9Dに示されるように形成される。 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$ ステップ707では、図8E及び9Eにそれぞれ示されるように、誘電体及びゲート材料 810、910が堆積される。 40 [0091]ステップ708では、保護犠牲層806、906は、図8F及び9Fにそれぞれ示される ように、犠牲層806、906と接触するエッチング誘電体及びゲート材料810、91 0と共に除去される。一実施形態では、保護犠牲層806、906は、保護犠牲層806 906と接触する階段構造の一部を化学蒸気に曝すことによって除去される。蒸気は、 チャネル材料 8 0 1 、 9 0 1 に実質的に影響を及ぼすことなく、保護犠牲層 8 0 6 、 9 0 6 及びそれと接触する誘電体及びゲート材料 8 1 0 、 9 1 0 をエッチングする。 [0092] ステップ709では、低誘電材料811、911(例えば、酸化ケイ素、オキシ窒化ケイ

素、フッ素ドープニ酸化ケイ素)が、必要に応じて、犠牲層802、902が、それぞれ 50

、図8G及び9Gに示すように、先に除去された領域で堆積される。 [0093]リソグラフィ及びオーバレイ制約内でのコンタクトビアの配置と同様に、接続フィンを作 る様々なリソグラフィの課題が存在する。一実施形態では、「7nmノード」の場合、フ ィンの物理的厚さは12nmであり、フィン間の間隔も12nmである。ライン/スペー スパターン及びカットマスクは、図10Bに示すような初期フィンパターンを作るために 作られる。コンタクトビアは臨界寸法(CD)が14nm、千鳥金属ピッチが40nmで ある。 [0094]一実施形態では、ナノシート多層トランジスタを作製するプロセスは、必要な場合に個々 のナノシート層へのコンタクトを作ることを除いて、従来のナノシートトランジスタを作 製するプロセスと同様である。下部トランジスタに接点(ソース、ドレイン及びゲートへ の接点)を形成するための階段状の形成は、リソグラフィ及びプラズマエッチングを使用 して、又は水酸化テトラメチルアンモニウム(TMAH)、水酸化カリウム(KOH)、 水酸化アンモニウム(NH4OH)、エチレンジアミン(EDP)等のエッチング液を使 用する結晶学的テーパエッチングを使用し、続いて、図10Aに示すように、水平面コン タクトを形成するための単一工程プラズマエッチングを使用することによって行われる。 図10Aは、本発明の一実施形態による、結晶学的テーパを使用して階段状コンタクトを 形成することを示す。結晶学的エッチングのためには、パターンをシリコン基板の結晶学 的面に整列させる必要がある。図10Bは、SRAMレイアウトにおけるそのようなテー パ構造の配置を示す。図10Bは、コンタクト1001及び階段1002が、本発明の実 施形態に従って一方向に整列されるように配置される例示的な例を示す。 [0095] 3次元SRAMアーキテクチャの作成に関する議論は、図11及び図12A~図12Jに 関連して以下に提供される。 [0096]図11は、本発明の一実施形態による、3次元SRAMアーキテクチャを作るための方法 1 1 0 0 のフローチャートである。図 1 2 A ~ 1 2 J は、本発明の一実施形態に従った、 図11に記載される工程を使用して、3次元SRAMアーキテクチャを作成するための断 面図を示す。 [0097]図11を参照すると、図12A~図12Jに関連して、ステップ1101において、分離 層1201によって分離された上部及び下部ナノシートFETを含む構造が、前述のプロ セス工程によって形成される(図3、4A~4E、5、6A~6E、7、8A~8G、9 A~9G、10A及び10B参照)。図12Aは、ナノシート層1402からなるナノシ ートフィン及び階段形成を有する3次元SRAM 2ビットセルの例を示す。 [0098]ステップ1102では、支持材料(図示せず)が堆積され、図12Bに示されるように、 ダミーゲート1203が構造上にパターニングされる。 [0099]ステップ1103において、ナノシート層1202は、図12Cに示されるように、解放

20

10

30

40

【 0 1 0 0 】

又は除去される。

- ステップ1104では、それぞれ、p型及びn型ソース / ドレイン領域1204、120 5が、図12Dに示されるように、ビアエピタキシャル堆積等によって形成される。 【0101】
- ステップ1105では、図12Eに示すように、上側FETと下側FETとの間の分離層 1201が除去される。
- [0102]
- ステップ1106では、切断されたp型及びn型ソース / ドレイン領域1204、120 50

(21)

5 が、内部 S R A M ビットセルトランジスタ内に形成される。すなわち、追加の p 型及び n 型ソース / ドレイン領域 1 2 0 4、 1 2 0 5 は、 S R A M ビットセルの内部トランジス 夕領域 1 2 0 6 内に形成され、エピタキシャルに堆積されたソース及びドレイン物質 1 2 0 4、 1 2 0 5 が、図 1 2 F に示すように、上下の F E T 間の分離層領域 1 2 0 1 内の物 質なしで切断される。

[0103**]**

ステップ1107において、コンタクト1207は、図12Gに示されるように、上側及 び下側FETコンタクトノードを互いに接続し、アドレス指定するようにパターニングさ れる。

【0104】

ステップ1108において、ダミーゲート物質1203は、除去され、High - 誘電体(例えば、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化イットリウム、チタン酸ストロンチウム、他の適切な金属酸化物、又はそれらの組み合わせ)及び金属ゲート(ポリシリコン、タングステン、ニッケル、銅、ルテニウム、コバルト、白金、パラジウム、チタン、窒化チタン等)(集合的に要素1208)を堆積することによって形成されるゲートと置換され、ダミーゲート物質1203は、図12Hに示されるように以前に存在した。一実施形態では、ダミーゲート物質1203は、ステップ110 2でのダミーゲート堆積の前に堆積されたHigh - 誘電体を有する最終ゲート物質として使用される。

【0105】

ステップ1109では、切断された金属接点が、接続された内部SRAMビットセルトラ ンジスタに形成される。すなわち、SRAMセルのコンタクトノードを接続するための、 ビア原子層蒸着等の、金属コンタクト1209のパターニング及びコンフォーマル蒸着は 、図12I及び12」に示すように、上側及び下側のFETコンタクトノードを接続せず に実行される。図12」は、図12Iに示される構造の側面図を示しており、接触金属蒸 着(例えば、シリコンの周囲の選択的原子層蒸着)中にFET間の電気的接触を回避する ために、上側FETと下側FET間のギャップ1210を示している。一実施形態では、 ギャップ又は分離層は、フィンの垂直方向に沿って積み重ねられたトランジスタを分離す るために使用される。一実施形態では、フィン又は空気とは異なる組成を含む。

【0106】

別のプロセスでは、上部FETと下部FETとの間の分離層は、すべてのコンタクトが堆 積されるまで除去されない。分離層が除去されると、分離層と接触する金属接続部も、分 離層エッチングに続いて金属エッチングを用いて除去される。同様に、上部FETと下部 FETとの間の望ましくない接続を有するソース/ドレインも、分離層を取り囲むシリコ ンを除去するためにシリコンエッチングを追加することによって除去することができる。 階段領域を用いて、剥離層の周囲の不要な接続部を食刻するための接近手段が提供される

。 【0107】

ー 実 施 形 態 で は 、 分 離 層 は 、 シリ コ ン ゲ ル マ ニ ウ ム (S i G e) で 作 ら れ 、 コ ン タ ク ト 金 属 は 、 タ ン グ ス テ ン 、 コ バ ル ト 、 又 は モ リ ブ デ ン で あ る 。

【0108】

図13は、本発明の一実施形態による、3次元SRAMアーキテクチャを作成するための 代替方法1300のフローチャートである。図14A~14Eは、本発明の一実施形態に 従った、図13に記載された工程を使用して3次元SRAMアーキテクチャを作成するた めのSRAMレイアウトのトップダウン図を示す。

【0109】

図 1 3 を参照すると、図 1 4 A ~ 1 4 E と関連して、ステップ 1 3 0 1 では、階段形状 1 4 0 2 を有する S R A M 2 ビットセルのためのフィンレイアウト 1 4 0 1 が、図 1 4 A に示されるように、上述されるように形成される。

【 0 1 1 0 】

40

50

20

ステップ1302では、支持材料1403(チャネル解放のための支持体)及びダミーゲート1404が堆積され、次いで、犠牲層が除去され(図示せず)、結果として、ダミーゲート1404及び支持材料1403を伴う垂直フィンが得られ、その上面図が図14B に示される。

【0111】

ステップ1303において、ソース / ドレイン領域1405は、図14Cに示されるよう に、 pFETにおけるソース / ドレイン形成のために領域1405を開口した後に形成さ れる。一実施形態では、ソース / ドレイン領域1405は、炭素ドープシリコンのエピタ キシャル成長によって形成される。

ステップ1304では、図14Dに示されるように、nFETにおけるソース / ドレイン 形成のために領域1406を開いた後に形成されたソース / ドレイン領域1406がある 。オプションのLow - 誘電体は、開放領域(図14Dにおいて周囲の箱として示され る)で堆積されてもよい。一実施形態では、ソース / ドレイン領域1406は、シリコン ゲルマニウム (SiGe)のエピタキシャル成長によって形成される。

【0113】

ステップ1305では、ダミーゲート1404が除去され、図14Eに示されるように、 High - 誘電体及び金属ゲート(HKMG)1407の堆積と置き換えられる。 【0114】

一実施形態では、3D SRAMデバイスは、少なくとも5:1のアスペクト比及び89
 5度より大きい側壁角度を有するフィンの垂直方向に沿ったナノシートFETを含む。
 一実施形態では、壁角度は、フィンの上部及び下部における臨界特徴寸法を測定することによって測定され、例えば、フィン断面の上部は10nmを測定し、下部は10.2nm
 を測定する。一実施形態では、断面測定は、走査型電子顕微鏡(SEM)、原子間力顕微鏡(AFM)、透過型電子顕微鏡(TEM)、光散乱測定等の計測技術を用いて行われる

【0115】

前述のように、スタティックランダムアクセスメモリ(SRAM)は、アクセス時間が速 く、CMOS論理プロセスとの互換性があるため、集積回路で一般に使用されている。F inFETや次世代ナノシートトランジスタ等、トランジスタは3次元(3D)にスケー リングされているが、SRAMトランジスタの配置は平面のままである。論理デバイスの ためのナノシートトランジスタの使用は、20から30 NANDフラッシュへのシフト と同様の方法で、3D SRAM設計を作成する機会をもたらす。ナノシートFETは、 5 n m 技術 ノード及びそれ以上での F i n F E T の良好な置き換えとなり得る、水平に積 み重ねたゲート・オール・アラウンド構造を有する。それらは汎用性のある設計を可能に し、同じフットプリントに対してFinFETよりも高い性能と静電性を示した。しかし ながら、フィンの最大高さ、それによってナノシート層の最大数は、プラズマエッチング を用いてフィンをエッチングするために、パターン転写ステップの間、ゼロでないエッチ テーパによって制限される。提案したCatalyst Influenced Che mical Etching(CICE)により、半導体フィンはエッチテーパなし、滑 らかな側壁、最大高さ制限なしでエッチできる。CICEは、所望の数のナノシート層の 積層を可能にし、また、SRAMセルのための新しい3D積層アーキテクチャを可能にす る。

【0116】

さらに、「背景」の部で述べたように、 P I C と一体化した場合の光子ベースの量子コン ビューティングでは、単一の光子源と検出器により、成熟した C M O S 技術を用いてスケ ールアップする可能性のある大規模な量子回路を可能にすることができる。しかしながら 、これらの量子回路素子の製造中に極端に低い欠陥許容度のために、フォトニック量子回 路の小型化には一定の課題が生じる。 P I C におけるフォトニック回路の他の素子との集 積及び光子の伝送中の損失は歩留まりに影響し、産業における展開のバリアーとなる。

(23)

50

40

20

【0117】

本発明の実施形態は、これらの損失を低減し、歩留まり及び性能を改善するために、新規 な製造プロセス及びプロセス統合技術によって、このような課題に対処する。 【0118】

ここで、シリコンフォトニクスに関する簡単な議論が適切であると考えられる。 C M O S 互換シリコンフォトニクスは、同じシリコンチップ上の光学部品の C M O S トランジスタ との集積化を可能にし、高性能マルチコアデバイスのための高帯域幅低エネルギー通信を 可能にすることができる。

[0119]

シリコン導波路コア材料には、単結晶シリコン、(Ge)ドープシリカコア、水素化アモ 10 ルファスシリコン、再結晶ポリシリコン、窒化シリコン、炭化シリコン、ゲルマニウム、 窒化ガリウム(GaN)、リン化ガリウム(GaP)、III-V族半導体等がある。 【0120】

シリコン導波路クラッド材料としては、二酸化シリコン、酸窒化シリコン、空気、多孔質 シリコン、多孔質シリコン酸化物、金属酸化物等が挙げられる。

【0121】

SOI(シリコン・オン・インシュレータ)ウエハはシリコンフォトニクスの主要プラットフォームであり、シリコン単一モード導波路に対して1~2dB/cmの伝搬損失をもつ。

フォトニクス物質の基本設計は、コアとクラッド物質を含み、コアの屈折率はクラッド物質の屈折率よりも大きく、両方とも動作波長に対して透明である。より高屈折率のコント ラスト導波路は、低損失でより小さな曲げを許容できるので、より小さなフットプリント を有する。単結晶シリコンは、1550nmの波長におけるクラッド(二酸化シリコンで は1.444)と比較して高い屈折率(3.476)のため、理想的な導波路材料である 。しかし、シリコン導波路は、製造上の欠陥に非常に敏感である - 側壁粗さは、光源との 結合損失を増加させ、横方向電気(TE)偏光のための透過損失と位相誤差を増加させる 。幅と高さの変化量は横方向磁気(TM)分極に対する有効指数に影響する。加えて、垂 直テーパは結合損失を改善できるが、製造の複雑さを増加させる。

【0123】

受動デバイスは、光機能性のための電気入力を必要としない。例として、光カプラ、アレ イ導波路回折格子(AWG)、Mach Zehnder干渉計(MZI)及びリング共 振器がある。AWGはシリコンで最も低いフットプリントを持つ;しかしながら、側壁粗 さは位相誤差を誘起し、それは波長分割 / 多重化(WDM)中に大きなクロストーク、高 損失、スペクトル形状変形等をさらに導入する。リング共振器における共振波長は、幅と 厚さの変動に影響される実効屈折率変動に非常に敏感である。

【0124】

これらのデバイスに使用される導波路のラインエッジ粗さ(LER)は、ナノインプリントリソグラフィを使用して低減でき、側壁損傷は、触媒影響化学エッチング(CICE)を使用して低減できる。CICEはまた、側壁テーパが89.5度より大きく保たれることを保証する。シリコンの結晶学的エッチングを用いることにより結合損失を下げるために垂直テーパを達成できた。コア側壁は、1nm1シグマ未満の表面粗さを有し、コアフィーチャラインエッジ粗さは、2nm1シグマ未満である。これらの値は、原子間力顕微鏡(AFM)、透過型電子顕微鏡(TEM)、走査型電子顕微鏡(SEM)、光学計測、及び導波路性能改善を用いて測定できる。

【0125】

光子は、量子情報科学への主要なアプローチとして出現している。典型的なフォトニック 量子コンピュータは、光子源、検出器、及び精巧な光回路を含む。量子コンピューティン グにシリコン - フォトニックルートを使用することは、成熟した膨大な半導体産業をスケ ールアップに活用する利点がある。フォトニック集積回路(PIC)は、光インターコネ

クト用に半導体産業によって既に開発されている。シリコンベースのPICを光子源と検 出体を1つのチップに集積することにより、低損失、高歩留まりの量子回路を可能にする ことができる。

【0126】

理想的な単一光子源は、純度、識別不能性、及び明るさという3つの重要な特性を有する。単一光子源には、インジウムガリウム砒素(InGaAs)、ガリウム砒素(GaAs)、II-VIテルル化物及びセレン化物、III-V窒化物、ダイヤモンド中の窒素空 孔及びシリコン空孔、希土類原子ドーパント及び2次元(2D)単層材料中の欠陥が含ま れる。それらのバンドギャップに基づいて、発光スペクトルと動作温度(極低温から室温)を決定することができる。III V族半導体に基づく量子ドット(QD)は、現在最 も性能の良い単一光子源(SPS)の一つである。SPSはマイクロピラー、マイクロデ ィスク、テーパ付きナノワイヤ、マイクロレンズ、ブル・アイ、及び光クリスタル空室の QDを用いても得ることができる。

【0127】

このようなQDは、フォトニック構造に結合されると、高度な半導体マイクロ処理技術を 適用することによって、単ーチップ上に集積化することができる。これにより、エミッタ と導波路デバイスとの間のほぼ単一の結合効率を達成できる。しかしながら、QDベース のオンチップSPSに関する主要な問題は、近くのエッチングされたデバイスからの電荷 変動に関連する光子の識別不能性の損失である。不動態化技術を用いて、粗いエッチ表面 で見いだされた表面状態を減少させた。しかしながら、パッシベーション技術を用いても 、エッチングされた表面をQDから遠ざけるために、導波路のサイズを大きくしなければ ならない。

【0128】

本発明の実施形態は、Catalyst Influenced Chemical E tching(CICE)を利用して、シリコン導波路をエッチングすることによって、 滑らかな側壁を有する導波路を生成し、結合効率を改善し、光子の識別不能性に影響を及 ぼし得る充電ゆらぎを除去する。

【0129】

サブ100nm幅及び3~6nm厚の窒化ニオブ(NbN)ナノワイヤに基づく超伝導ナ ノワイヤ単一光子検出器(SNSPD)は、最低のタイミングジッタ(TJ)で赤外光子 を検出できる。他のSNSPD物質としては、窒化ニオブチタン(NbTiN)、ケイ化 タングステン、ケイ化ニオブ及びケイ化モリブデンが挙げられる。複数のSNSPDを有 する構築システムは、低歩留まりに悩まされ、フォトニックチップ上に集積されると悪化 する。

[0130**]**

必要なナノフィーチャを作るための窒化ニオブ(NbN)の従来のプラズマエッチングは 、周囲のシリコンに残留プラズマ損傷を作り出すことができる。これは、NbNの選択的 原子層蒸着(ALD)を使用することによって回避することができ、この場合、前駆体は 、窒化チタニウム(TiN)の領域選択的ALDと同様の方法でドーズされる。一実施形 態では、H2プラズマ処理された非晶質カーボンは、NbNが堆積から除外される領域に 使用することができ、それによって、ナノスケールのNbNを検出器領域にのみ堆積させ ることができる。あるいは、原子層エッチングは、エッチング中にシリコンを保護するた めに、保護エッチストップと共に使用され得る。NbNを隔離し、化学機械研磨(CMP)を用いてその一部を除去することも、NbNをパターニングするために使用することが できる。

【0131】

N b N の選択的 A L D を可能にするアトミック層配置プリカーサは、(a) N b C 1 5 と N H 3、(b) N b (N t B u) (N E t M e) 3 と H 2 ガス、(c) N b C 1 5 と M e 2 N N H 2 を含む。これらの前駆体は、表面化学に基づく特定の A L D 抑制材料工学に対 して選択的に、必要とされる堆積表面上に材料を選択的に堆積させるために使用すること 10

20

30

ができる。ALD抑制表面には、炭素、水素プラズマ処理炭素、スピンオンカーボン、ポ リマー、アクリレート等が含まれる。堆積される材料は、シリコン、二酸化シリコン、シ リコン上の自然酸化物、酸化アルミニウム等であってもよい。 図 1 5 は、本発明の一実施形態による、表面損傷を伴わない、 N b N 、窒化ニオブチタン (N b T i N)、ケイ化タングステン、ケイ化ニオブ、及びケイ化モリブデン等の超電導 材料のパターニングのための方法1500のフローチャートである。図16A~16Dは 、本発明の一実施形態に従った、図15に記載される工程を使用して、表面損傷を伴わな い超電導材料のパターン化のための断面図を示す。 次に図15を参照すると、図16A~16Dと関連して、ステップ1601では、原子層 蒸着(ALD)抑制物質1601は、図16A及び16Bに示されるように、基板160 2 (例えば、バルクシリコン、シリコン・オン・インシュレータ(SOI)、エピタキシ ャルシリコン、III-Vs、窒化ガリウム(GaN)、ゲルマニウム(Ge))上にパ ターン化される。 ステップ1502では、図16Cに示されるように、NbN等の超電導材料1603が、 被露光基板1602上に選択的に堆積される。一実施形態では、そのような超電導材料1 603は、100nm未満の最小横方向寸法を有する。一実施形態では、超電導材料16 03は、選択的原子層蒸着によって蒸着される。 ステップ1503では、図20Dに示すように、ALD抑制物質1601を除去する。一 実施形態では、ALD抑制物質1601は、穏やかな酸化プラズマを使用して除去される [0136] 表面損傷を伴わない、NbN等の超電導材料のパターン化のための代替プロセスを、図1 7 及び18A~18Fに関連して、以下に論じる。 図 1 7 は、本発明の一実施形態による、表面損傷を伴わない、 N b N 、窒化ニオブチタン (NbTiN)、ケイ化タングステン、ケイ化ニオブ、及びケイ化モリブデン等の超電導 材料のパターン化のための代替方法1700のフローチャートである。図18A~図18 Fは、本発明の一実施形態に従った、図21に記載される工程を使用して、表面損傷を伴 わない超電導材料のパターン化のための断面図を示す。 **[**0138] 図17を参照すると、図18A~図18Fに関連して、ステップ1701において、酸化 シリコン及び窒化シリコン等の化学機械研磨(CMP)停止材料1801が、図18A及 び図18Bに示すように、基板1802(例えば、バルクシリコン、シリコン・オン・イ ンシュレータ(SOI)、エピタキシャルシリコン、III-Vs、窒化ガリウム(Ga N)、ゲルマニウム(Ge))上に成長又は堆積される。 [0139] ステップ1702では、図18Bに示されるように、ハードマスク1803がCMP-ス トップ物質1801上にパターン化され、СМР-ストップ物質1801をエッチングす る。 $\begin{bmatrix} 0 & 1 & 4 & 0 \end{bmatrix}$ ステップ1703では、図18Cに示されるように、CMP停止材料1801へのエッチ ングが行われる。 $\begin{bmatrix} 0 & 1 & 4 & 1 \end{bmatrix}$ ステップ1704では、図18Dに示されるように、NbN等の超電導材料1804が、 被露光基板1802上に堆積される。一実施形態では、超電導材料1804は、100n m未満の最小横方向寸法を有する。一実施形態では、超電導材料1804は、選択的原子

(26)

50

20

30

40

層蒸着を介して蒸着される。 ステップ1705では、図18Eに示されるように、超電導材料1804のCMPが実施 される。 [0143] ステップ1706では、図18Fに示すように、CMP停止材料1801を任意選択で除 去する。 [0144]表面損傷を伴わない、NbN等の超電導材料のパターン化のためのさらなる代替プロセス を、図19及び20A~20Eに関連して、以下に論じる。 [0145] 図 1 9 は、本発明の一実施形態による、表面損傷を伴わない、 N b N 、窒化ニオブチタン (N b T i N)、ケイ化タングステン、ケイ化ニオブ、及びケイ化モリブデン等の超電導 材料のパターン化のための別の代替方法1900のフローチャートである。図20A~2 0 E は、本発明の一実施形態に従った、図19に記載される工程を使用して、表面損傷を 伴わない超電導材料のパターン化のための断面図を示す。 [0146]図19を参照すると、図20A~20Eと関連して、ステップ1901では、図20A及 び 2 0 B に示されるように、 N b N 等の超電導材料 2 0 0 1 が、 被露光基板 2 0 0 2 (例 えば、バルクシリコン、シリコン・オン・インシュレータ(SOI)、エピタキシャルシ リコン、III-Vs、窒化ガリウム(GaN)、ゲルマニウム(Ge))上に堆積され る。一実施形態では、超電導材料2001は、100nm未満の最小の横方向寸法を有す る。一実施形態では、超電導材料2001は、選択的原子層堆積を介して堆積される。 ステップ1902では、図20Cに示されるように、ハードマスク材料2003が超電導 材料2001上にパターン化される。 [0148]ステップ1903では、露出された超電導材料2001の原子層エッチングが、図20D に示されるように、側壁及び表面の損傷を最小限に抑えて実施される。 [0149]ステップ1904では、図20Eに示すように、ハードマスク材料2003が除去される [0150] 表面損傷を伴わない、NbN等の超電導材料のパターン化のためのさらなる代替プロセス を、図21及び22A~22Gに関連して、以下に論じる。 [0151]図 2 1 は、本発明の一実施形態による、表面損傷を伴わない、 N b N 、窒化ニオブチタン (NbTiN)、ケイ化タングステン、ケイ化ニオブ、及びケイ化モリブデン等の超電導 材料のパターニングのための、追加の代替方法2100のフローチャートである。図22 A~22Gは、本発明の一実施形態に従った、図25に記載される工程を使用して、表面 損傷を伴わない超電導材料のパターン化のための断面図を示す。 [0152] 図21を参照すると、図22A~図22Gに関連して、ステップ2101において、図2 2A及び図22Bに示されるように、基板2202(例えば、バルクシリコン、シリコン ・オン・インシュレータ(SOI)、エピタキシャルシリコン、III - Vs、窒化ガリ ウム(GaN)、ゲルマニウム(Ge))上にエッチストップ材料2201(例えば、酸 化シリコン、窒化シリコン)が成長又は堆積される。 【0153】 ステップ2102では、エッチング停止材料2201の一部が、図22Cに示されるよう

にパターン化される。

【0154】

ステップ2103では、図22Dに示されるように、NbN等の超電導材料22003が、 エッチング停止材料2201及び被露光基板2202の残りの部分上に堆積される。一実 施形態では、超電導材料2203は、100nm未満の最小横方向寸法を有する。一実施 形態では、超電導材料2203は、選択的原子層蒸着を介して蒸着される。 【0155】

ステップ2104では、ハードマスク2204が、図22Eに示されるように、超電導材 料2203上にパターン化される。

【0156】

ステップ2105では、露出された超電導材料2203は、図22Fに示されるように、 10 プラズマエッチング又は原子層エッチングを介して、側壁損傷を最小限に抑えてエッチン グされる。

【0157】

ステップ2106では、図22Gに示されるように、基板表面粗さを最小化するために、 等方性ドライエッチング、気相エッチング、ウェットエッチング等の高度に選択的なエッ チングを使用して、ハードマスク2204及びエッチストップ材料22011が除去される

【 0 1 5 8 】

さらに、本発明の実施形態は、導波路を使用する光回路を含む。

【0159】

シリコン又は窒化シリコンコア、酸化シリコン又は酸窒化シリコンクラッドを有する導波 路は、標準的なCMOSプロセスを用いてSOI(シリコン・オン・インシュレータ)ウエ ハから容易に作製することができる。シリコン導波路を形成するために、光リソグラフィ 及びエッチング技術が使用される。しかしながら、このプロセスは、主に側壁の粗さによ って引き起こされる高い損失を被る。側壁粗さは、光リソグラフィにおけるラインエッジ 粗さ(LER)、シリコンのエッチング中のプラズマ損傷、及びSNSPDのような他の フォトニック回路素子の処理ステップに起因する場合がある。LERを減少させるために 電子ビームリソグラフィが用いられ、その結果、より滑らかな導波路側壁とより良い歩留 まりが得られた。プラズマエッチ後の側壁粗さを低減するために平滑化技術が用いられて きた。しかしながら、平滑化技術は、シリコンの一部を消費し、特徴サイズ制御に影響を 与え、電子ビームリソグラフィは、非常に低いスループットを有する。

[0160]

ー実施形態では、リソグラフィ及び触媒影響化学エッチング(CICE)中にLERを制 御するためのナノインプリントリソグラフィが、側壁損傷がなく、エッチテーパがない導 波路を作製するために使用され、それによって、非常に低い伝送損失が可能になる。従っ て、側壁損傷がなく、エッチテーパがない本発明の原理を用いたシリコン導波路の平滑な プラズマフリーエッチングは、大規模単一チップ集積シリコンフォトニック量子コンピュ ータ用の低損失、高収率シリコン導波路を可能にすることができる。

[0161]

高い歩留まりパターン形成と除去を有するCICE用触媒は、CICEを用いた作製光回 40 路を可能にする。Au、Ag、Ru、Pt、Pd、Ir、Rh、RuO2、IrO2、W 、TiN等の触媒を使用できる。CMOS互換触媒は、フォトニクス、光インターコネク ト及び量子コンピューティングチップのためのこれらの装置の大量製造のために半導体製 造を使用することを可能にする。

[0162]

CICEによるシリコン導波路作製に関する議論、例えば、(1)均一なエッチング深さ を有するシリコンコアを有する導波路の作成、(2)酸化補償を伴うシリコンのアンダー エッチング、(3)シリコンを除去するための第2のエッチングステップを有するシリコ ンのアンダーエッチング、(4)シリコンのオーバーエッチング、が以下に提供される。 【0163】

50

20

低線縁粗さ(LER)及び側壁粗さ、ならびに89.5度より大きい側壁角を有するシリ コン導波路は、図23及び24A~24Eに関連して以下に記載されるように、CICE を使用して、様々なシリコン基材上に作製され得る。 [0164]図23は、本発明の一実施形態による、CICEを用いて導波路を作成するための方法2 300のフローチャートである。図24A~24Eは、本発明の一実施形態による、図2 3に記載された工程を使用してCICEを有する導波路を作成するための断面図を示す。 **[**0165**]** 図23を参照すると、図24A~24Eと関連して、ステップ2301では、触媒240 1 は、図24A及び24Bに示されるように、シリコン2403、絶縁体2404、及び 10 シリコン基板2405から成るSOI基板2402上にパターン化される。 [0166]ステップ2302では、CICEが実行され、それによって、図24Cに示すように、触 媒2401下のシリコン2403が除去される。 ステップ2303では、図24Dに示すように、触媒2401を除去する。 [0168]ステップ2304では、図24Dの構造、すなわち、図24Eに示されるように、絶縁体 2 4 0 4 の露出部分及びシリコン 2 4 0 3 の残りの部分上に、酸化物クラッド 2 4 0 6 が 堆積される。 20 [0169] CICEを用いて導波路を生成するための代替的なプロセスは、図25及び26A~26 Fに関連して以下に説明される。 [0170]図25は、本発明の一実施形態による、CICEを用いて導波路を作成するための代替方 法2500のフローチャートである。図26A~26Fは、本発明の一実施形態による、 図25に記載されたステップを使用してCICEを有する導波路を作成するための断面図 を示す。 [0171] 図25を参照すると、図26A~26Fと関連して、ステップ2501では、触媒260 30 1 は、図26A及び26Bに示されるように、シリコン2603、絶縁体2604、及び シリコン基板2605から成るSOI基板2602上にパターン化される。 ステップ2502では、CICEが実行され、それによって、図26Cに示すように、触 媒2601下のシリコン2603の一部が除去される。 [0173] ステップ2503では、図26Dに示すように、触媒2601を除去する。 ステップ2504では、図26Eに示すように、シリコン2603の酸化を伴うシリコン の酸化(要素2606参照)が行われる。 40 ステップ2505では、図26Fに示されるように、酸化物クラッド2607が、図26 Eの構造、すなわち、酸化シリコン2606上に堆積される。 [0176]CICEを用いて導波路を生成するためのさらなる代替プロセスは、図27及び28A~ 27日に関連して以下に説明される。 図27は、本発明の一実施形態による、CICEを用いて導波路を生成するためのさらな る代替方法2700のフローチャートである。図28A~28Hは、本発明の一実施形態 による、図27に記載された工程を使用してCICEを有する導波路を作成するための断

(29)

面図を示す。 **[**0178**]** 図 2 7 を参照すると、図 2 8 A ~ 2 8 Hと関連して、ステップ 2 7 0 1 では、触媒 2 8 0 1 は、図28A及び28Bに示されるように、シリコン2803、絶縁体2804、及び シリコン基板 2 8 0 5 から成る S O I 基板 2 8 0 2 上にパターン化される。 [0179]ステップ2702では、CICEが実行され、それによって、図28Cに示すように、触 媒2801下のシリコン2803の一部が除去される。 10 ステップ2703では、図28Dに示すように、触媒2801を除去する。 [0 1 8 1]ステップ2704では、フォトレジスト、二酸化シリコン、スピンオンカーボン等のマス キング材料2806が、図28Eに示すように、露出したシリコン2803上に堆積され る。 ステップ2705では、マスキング材料2806は、図28Fに示されるような方法でパ ターン化される。 ステップ2706では、シリコン2803の一部が、図28Gに示されるように、ビアプ ラズマエッチング、原子層エッチング、ウェットエッチング、CICE等のように、エッ 20 チングされる。 [0184]ステップ2707では、図28Hに示すように、残りのマスキング材料2806が除去さ れる。 [0185] ステップ2708では、図28Hに示されるように、残りのマスキング物質2806、す なわち、残りのマスキング物質2806の除去後のシリコン2803及び絶縁体2804 の露出部分の除去後に、図28Gの構造上に酸化物クラッド2807が堆積される。 [0186]CICEを用いて導波路を作成するための別の代替プロセスを、図29及び30A~30 30 Eに関連して以下に説明する。 **[**0 1 8 7 **]** 図29は、本発明の一実施形態による、CICEを用いて導波路を作成するための別の代 替 方 法 2 9 0 0 の フ ロ ー チ ャ ー ト で あ る 。 図 3 3 A ~ 3 3 E は 、 本 発 明 の 一 実 施 形 態 に よ る、図29に記載された工程を使用してCICEを有する導波路を作成するための断面図 を示す。 [0188] 図29を参照すると、図30A~30Eと関連して、ステップ2901では、触媒300 1 は、図 3 0 A 及び 3 0 B に示されるように、シリコン 3 0 0 3 、絶縁体 3 0 0 4 、及び シリコン基板 3 0 0 5 から成る S O I 基板 3 0 0 2 上にパターン化される。 40 [0189]ステップ2902では、CICEが行われ、それによって、触媒3001下のシリコン3 003及び絶縁体3004の一部が、図30Cに示されるように、露出したシリコン30 03(触媒3001でパターン化されていないシリコン3003の一部)下の絶縁体30 04の一部と同様に除去される。 [0190]ステップ2903では、図30Dに示すように、触媒3001を除去する。 [0191]ステップ2904では、図30Eに示されるように、酸化物クラッド3006が、図30

Dの構造、すなわち、露出シリコン3003及び露出絶縁体3004上に堆積される。

(30)

[0192] CICEを用いて導波路を形成するための別の代替的なプロセスは、図31及び32A~ 32日に関連して以下に説明される。特に、図31は、CICEを用いて窒化ケイ素コア を有する導波路を作成するための方法である。 [0193] 図31は、本発明の一実施形態による、CICEを用いて導波路を生成するためのさらな る代替方法3100のフローチャートである。図32A~32Hは、本発明の一実施形態 による、図31に記載された工程を使用してCICEを有する導波路を作成するための断 面図を示す。 [0194]10 図 3 1 を参照すると、図 3 2 A ~ 3 2 Hと関連して、ステップ 3 1 0 1 では、触媒 3 2 0 1 は、図 3 2 A 及び 3 2 B に示されるように、シリコン 3 2 0 3 、絶縁体 3 2 0 4 、及び シリコン基板 3 2 0 5 から成る S O I 基板 3 2 0 2 上にパターン化される。 [0195]ステップ3102では、CICEが実行され、それによって、図32Cに示すように、触 媒3201下のシリコン3203が除去される。 [0196]ステップ3103では、図32Dに示すように、触媒3201を除去する。 ステップ3104では、図32Eに示すように、エッチングされたシリコン及び/又は多 20 孔質シリコン(酸化シリコン3606)の酸化が行われる。 [0198]ステップ3105では、高屈折率材料3207(例えば、窒化ケイ素)が、図32Fに示 されるように、酸化シリコン3206上に堆積され、露出絶縁体3204される。 [0199]ステップ3106では、高屈折率材料3207は、図32Gに示されるように、化学機械 研磨、プラズマエッチング、湿式エッチング等を介して、酸化シリコン3206のレベル までエッチバックされる。 [0200]ステップ3107では、図32Gの構造、すなわち、図32Hに示すように、露出した酸 30 化 シリコン 3 2 0 6 及び露出した 高屈折 率材料 3 2 0 7 上に、酸化物クラッド 3 2 0 8 が 堆積される。 $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$ CICEを有する導波路を生成するためのさらなる代替プロセスは、図33、34A~3 4G、35、及び36A~36Iに関連して以下に説明される。このようなプロセスは、 シリコンコアを有するバルクシリコンウエハと、高屈折率材料(例えば、窒化シリコン) を有するコアとを用いて導波路を作ることに向けられる。多孔質シリコンの酸化後、二酸 化ケイ素は、さらなる処理の前に、任意の多孔質面を平滑化するために、原子層蒸着を使 用して蒸着される。 40 図33は、本発明の一実施形態による、CICEを有するバルクシリコンウエハを使用し て導波路を作成するための方法3300のフローチャートである。図34A~34Gは、 本発明の一実施形態による、図33に記載される工程を使用して、CICEを有するバル クシリコンウエハを使用して導波路を作成するための断面図を示す。 図 3 3 を参照すると、図 3 4 A ~ 3 4 Gと関連して、ステップ 3 3 0 1 では、触媒 3 4 0 1 は、図34A及び34Bに示されるように、バルクシリコン基板(例えば、低ドープバ ルクシリコン基板)3402上にパターン化される。 ステップ3302では、CICEが実行され、それによって、図34Cに示すように、触 50

媒 3 4 0 1 下のシリコン基板 3 4 0 2 の一部が除去される。 ステップ3303では、図34Dに示すように、CICE中にシリコン基板3402(要 素 3 4 0 3 参照)の一部の多孔化が起こる。 [0206]ステップ3304では、図34Eに示すように、非多孔質シリコンの少なくとも一部を含 むシリコンの露出層3404を残して、触媒3401を除去する。 ステップ3305では、図34Fに示すように、多孔質シリコン3403の酸化、及び非 多 孔 質 シ リ コ ン 3 8 0 4 の 少 な く と も 一 部 の 酸 化 等 、 非 多 孔 質 及 び 多 孔 質 シ リ コ ン が 酸 化 10 される(要素3405参照)。さらに、二酸化ケイ素は、任意に、任意の多孔質表面を平 滑化するために、原子層堆積等によって堆積されてもよい。 [0208]ステップ3306において、酸化物クラッド3406が、図34Fの構造、すなわち図3 4 Gに示されるような酸化シリコン3405上に堆積される。 [0209]CICEを有するバルクシリコンウエハを使用して導波路を作成するための代替プロセス を、図35及び36A~36Iに関連して以下に論じる。 [0210]図35は、本発明の一実施形態による、CICEを有するバルクシリコンウエハを使用し 20 て導波路を作成するための代替方法3500のフローチャートである。図36A~36I は、本発明の一実施形態による、図35に記載される工程を使用して、CICEを有する バルクシリコンウエハを使用して導波路を作成するための断面図を示す。 図36A~36Iに関連して図35を参照すると、ステップ3501において、触媒36 0 1 は、図 3 6 A 及び 3 6 B に示されるようにバルクシリコン基板 3 6 0 2 上にパターン 化される。 [0212]ステップ3502では、CICEが実行され、それによって、図36Cに示すように、触 媒3601下のシリコン基板3602の一部が除去される。 30 ステップ3503において、シリコン基板3602(要素3603参照)の一部の多孔化 は、図36Dに示されるように、CICEの後に実行される。一実施形態では、多孔化は 、CICEに使用されるのと同じ工具及び同じエッチング液でケイ素の電気化学的エッチ ングを使用して行われる。一実施形態では、多孔化は、電界を使用して行われる。 $\begin{bmatrix} 0 & 2 & 1 & 4 \end{bmatrix}$ ステップ3504では、図36Eに示すように、触媒3601を除去する。 [0215]ステップ3505において、多孔質シリコンは、図36Fに示されるような多孔質シリコ ン3603の酸化のように、酸化される(要素3604参照)。さらに、二酸化ケイ素は 40 、任意に、任意の多孔質表面を平滑化するために、原子層堆積等によって堆積されてもよ 11. [0216] ステップ3506では、図36Gに示されるように、図36Fの構造、すなわち、酸化シ リコン3604上に、窒化シリコン等の高屈折率材料3605が堆積される。 ステップ3507では、高屈折率材料3605は、図36Hに示されるように、酸化シリ コン3604のレベルまで、化学機械研磨、プラズマエッチング、湿式エッチング等を介 して、エッチバックされる。 50

20

30

40

ステップ3508では、図36日の構造、すなわち、図36Iに示すように、酸化シリコ ン 3 6 0 4 及び高屈折率材料 3 6 0 5 の露出部分上に、酸化物クラッド 3 6 0 6 が堆積さ れる。 [0219]CICEを有する導波路を生成するためのさらなる代替的なプロセスは、図37、38A ~38F、39及び40A~40Hに関連して以下に説明される。このようなプロセスは 、シリコンコアを有するシリコンウエハと、高屈折率材料(例えば、窒化シリコン)を有 するコアとを用いて導波路を作製することに向けられる。多孔質シリコンの酸化後、二酸 化ケイ素は、さらなる処理の前に、任意の多孔質面を平滑化するために、原子層蒸着を使 用して蒸着される。 [0220]図37は、本発明の一実施形態による、CICEを有するシリコンウエハを使用して導波 路を作成するための方法3700のフローチャートである。図38A~38Fは、本発明 の一実施形態による、図37に記載される工程を使用して、CICEを有するシリコンウ エハを使用して導波路を作成するための断面図を示す。 図 3 7 を参照すると、図 3 8 A ~ 3 8 F と関連して、ステップ 3 7 0 1 では、触媒 3 8 0 1は、図38A及び38Bに示されるように、シリコン基板3803(例えば、高ドープ シリコン基板)上のシリコン層3802(例えば、低ドープエピタキシャル(エピ)シリ コン層)上にパターン化される。 ステップ3702では、CICEが実行され、それによって、図38Cに示すように、触 媒3801下のシリコン3802、3803が除去される。 ステップ3703では、図38Cに示されるように、高ドープシリコン(要素3804参 照)の気孔化は、CICEの際に生じる。 ステップ3704では、図38Dに示すように、触媒3801を除去する。 $\begin{bmatrix} 0 & 2 & 2 & 5 \end{bmatrix}$ ステップ3705では、図38Eに示すように、多孔質シリコン3804が酸化される(要素3805参照)。任意選択的に、二酸化ケイ素を、原子層堆積等によって堆積させて 、任意の多孔質表面を平滑化する。 $\begin{bmatrix} 0 & 2 & 2 & 6 \end{bmatrix}$ ステップ3706では、図38Eの構造、すなわち、図38Fに示されるように、シリコ ン 基 板 3 8 0 3 の 残 り の 部 分 及 び シ リ コ ン ウ エ 八 3 8 0 2 の 残 り の 部 分 上 に 、 酸 化 物 ク ラ ッド3806が堆積される。 [0227]CICEを有するシリコンウエハを使用して導波路を作成するための代替プロセスを、図 39及び40A~40Hに関連して、以下に論じる。 図39は、本発明の一実施形態による、CICEを有するシリコンウエハを使用して導波 路を作成するための代替方法3900のフローチャートである。図40A~40Hは、本 発明の一実施形態による、図39に記載される工程を使用して、CICEを有するシリコ ンウエハを使用して導波路を作成するための断面図を示す。 $\begin{bmatrix} 0 & 2 & 2 & 9 \end{bmatrix}$ 図39を参照すると、図40A~40Hと関連して、ステップ3901では、触媒400 1は、図40A及び40Bに示されるように、シリコン基材4002(例えば、高ドープ 又は低ドープバルクシリコン基材)上にパターン化される。

ステップ3902では、CICEが実行され、それによって、図40Cに示すように、触 50

(33)

(34)

媒4001下のシリコン4002が除去される。 ステップ3903では、図40Cに示すように、CICE中にシリコンの多孔化(要素4 003参照)が起こる。 ステップ3904では、図40Dに示すように、触媒4001を除去する。 ステップ3905では、図40Eに示すように、多孔質シリコン4003が酸化される(要素4004参照)。任意選択的に、二酸化ケイ素を、原子層堆積等によって堆積させて 、任意の多孔質表面を平滑化する。 10 ステップ3906では、図40Fに示されるように、高屈折率材料4005(例えば、窒 化ケイ素)が、酸化シリコン4004上に蒸着される。 ステップ3907では、高屈折率材料4005は、図40Gに示されるように、化学機械 研磨、プラズマエッチング、湿式エッチング等を介して、酸化シリコン4004のレベル までエッチバックされる。 [0236]ステップ3908では、図40Hに示されるように、酸化物クラッド4006が、図40 Gの構造、すなわち、酸化シリコン4004、及び高屈折率材料4005の露出部分上に 20 堆積される。 [0237]本発明の実施形態は、CICEを有する多層シリコン導波路を作製することもできる。 [0238] シリコン超格子エッチング(SiSE)を用いることにより、単結晶シリコンコアを持つ 同じ基板上にシリコン導波路の多重積層を作ることができる。一実施形態では、基材は、 様々等プタイプ及び/又は濃度のシリコンの交互層、シリコンの交互層、シリコン‐ゲル マニウム合金(SixGe-1-x)及び / 又はゲルマニウム等からなる材料積層体を含 む。一実施形態では、交互層の各層の厚さは、1nm~500nmである。 [0239]30 S i S E は、米国特許出願公開第2018/060176号、Sreenivasanら、「Cata lyst Influenced Pattern Transfer Technology」(これは、その全体が参照によ り本明細書に組み込まれる)に記載されるように、エッチングの電気化学的性質を利用す ることによって、触媒がシリコンをエッチングする際の多孔度を調整するために使用され 得る。多孔質及び非多孔質シリコンの交互層は、MACE中にシリコンのドーピング濃度 、電界電流密度、又は酸化剤の濃度を変化させる等、異なるエッチングパラメータを利用 することによって実証されている。 図41は、本発明の一実施形態による、SiSEを使用してシリコン導波路の複数の層を 作成するための方法4100のフローチャートである。図42A~42Cは、本発明の一 40 実施形態による、図41に記載される工程を使用して、SiSEを使用して、シリコン導 波路の複数の層を生成するための断面図を示す。 $\begin{bmatrix} 0 & 2 & 4 & 1 \end{bmatrix}$ 図41を参照すると、図42A~42Cと関連して、ステップ4101では、それぞれ、 非多孔質及び多孔質シリコン4201、4202の交互層が、図42Aに示されるように 、Sreenivasanらにおいて議論されるように、SiSEを使用して、シリコン基板42 03上に形成される。 [0242] ステップ4102では、図42Bに示すように、シリコン4202が酸化される(要素4

204参照)。任意選択で、二酸化ケイ素が、原子層堆積等によって堆積される。

 $\begin{bmatrix} 0 & 2 & 4 & 3 \end{bmatrix}$

ステップ4103では、酸化物クラッド材料4605は、図42Cに示されるように、図 4 2 Bの構造上に蒸着される。

 $\begin{bmatrix} 0 & 2 & 4 & 4 \end{bmatrix}$

本発明の一実施形態では、導波路のマルチスタックを作製する方法は、交互半導体膜の2 つ以上の層を含む物質スタックを作製することを含み、交互半導体膜の2つ以上の層のそ れぞれは、物質、ドーピング濃度、及びドーパント物質の特性のうちの少なくとも1つに おいて互いに異なる。本方法は、特性が異なる層が、次のうちの少なくとも1つで異なる エッチングされたナノ構造を生成するように、触媒影響化学エッチングによって材料積層 体をエッチングするステップをさらに含む:空隙率、エッチング速度、及び熱処理速度。 この方法は、さらに、交互の半導体膜の2つ以上の層のうちの1つを選択的に処理して、 化学組成を変化させるか、又はそれを除去することを含む。さらに、交互の半導体膜の処 理された層は、コアが、単結晶シリコン、ゲルマニウムドープシリカコア、水素化非晶質 シリコン、再結晶化ポリシリコン、窒化シリコン、炭化シリコン、ゲルマニウム、窒化ガ リウム、リン化ガリウム、及びIII->族半導体のうちの1つを含む導波路のためのコ アとして作用する。さらに、交互の半導体膜の処理された層は、導波路のクラッドとして 作用し、ここで、クラッドは、二酸化ケイ素、酸窒化ケイ素、空気、多孔質シリコン、多 孔質シリコン酸化物、及び金属酸化物のうちの1つを含む。

[0245]

本発明の別の実施形態では、導波路の多層積層を作製するための方法は、半導体材料を提 20 供することを含み、半導体材料は、単結晶バルクシリコンウエハ、基板上に堆積された1 00nmを超える厚さのポリシリコンの層、基板上に堆積された100nmを超える厚さ の非晶質シリコンの層、シリコン・オン・インシュレータウエハ、及び基板、シリコン、 ゲルマニウム、及びシリコン-ゲルマニウム合金(SixGe1-x)上の100nmを 超える厚さのエピタキシャルシリコンの層のうちの1つを含む。この方法は、半導体材料 の表面上に触媒層をパターニングすることをさらに含む。一実施形態では、触媒はルテニ ウムを含む。該方法は、さらに、パターン化触媒層をエッチング液に曝すことを含む触媒 影響化学エッチングを実施することを含み、パターン化触媒層及びエッチング液は、半導 体物質のエッチングを引き起こしてナノ構造を形成する。さらに、本方法は、時間変動電 場に半導体材料を曝して、エッチングされたナノ構造の交互の層を生成するステップを含 30 み、ここに、交互の層のうちの少なくとも1つは多孔質である。さらに、この方法は、交 互層の1つを選択的に処理して、その化学組成を変化させるか、又は除去することを含む 。さらに、交互の半導体膜の処理された層は、コアが、単結晶シリコン、ゲルマニウムド ープシリカコア、水素化非晶質シリコン、再結晶化ポリシリコン、窒化シリコン、炭化シ リコン、ゲルマニウム、窒化ガリウム、リン化ガリウム、及びIII - V族半導体のうち の1つを含む導波路のためのコアとして作用する。さらに、交互の半導体膜の処理された 層は、導波路のクラッドとして作用し、ここで、クラッドは、二酸化ケイ素、酸窒化ケイ 素、空気、多孔質シリコン、多孔質シリコン酸化物、及び金属酸化物のうちの1つを含む

[0246]

本発明のさらなる実施形態では、フォトニック導波路は、89.5度より大きい壁角を有 するコアを含み、コアは、より低い屈折率を有するクラッド材料によって囲まれ、コアは 、触媒影響化学エッチングを使用して生成され、コアは、シリコン又は窒化シリコンを含 み、クラッド材料は、酸化シリコン、酸窒化シリコン、又は空気を含む。さらに、コアの 側壁は、1 n m 1 シグマ未満の表面粗さを有し、コアフィーチャラインエッジ粗さは、2 n m 1 シグマ未満である。

 $\begin{bmatrix} 0 & 2 & 4 & 7 \end{bmatrix}$

本発明の別の実施形態では、単一の光子検出器を有する量子コンピューティングデバイス は、 横 方 向 の 寸 法 が 1 0 0 n m 未 満 の 最 小 の 超 電 導 材 料 を 含 み 、 こ こ で 、 超 電 導 材 料 は 、 選択的原子層堆積を用いて堆積される。一実施形態では、超電導材料は、以下のうちの1

10

【0248】

前述したように、シリコンフォトニクスは、電子、フォトニック並びに量子コンピュータ において、より高性能なコンピューティングを可能にすることができる。電子コンピュー タは、光相互接続を使用して、より低いエネルギーでより高い帯域幅を達成することがで きる。フォトニック集積回路(PIC)、単一光子源及び検出器と一体化した場合、光子 ベース量子コンピューティングは、成熟したCMOS技術を用いてスケールアップの可能 性を有する大規模量子回路を可能にすることができる。しかし、PICの主要元素である 光導波路は、製造プロセスの不完全性によって生じる伝送損失と光子識別不能性の損失を 被る。加えて、フォトニック回路の他の素子との集積は歩留まりに影響し、産業における 展開に対する障壁である。本発明の様々な実施形態は、PICの損失を低減し、歩留まり 及び性能を改善するための新規な製造プロセス及びプロセス統合技術を提供する。 【0249】

フォトニック集積回路(PIC)の鍵となる元素である光導波路は、製造プロセスの不完 全性によって生じる伝送損失と光子識別不能性の損失を被る。本発明の原理は、ラインエ ッジ粗さを最小化するためにナノインプリントリソグラフィを使用し、側壁角度及び側壁 損傷を最小化するために触媒影響化学エッチング(CICE)を使用し、PICを使用す る量子コンピュータにおける超伝導材料の選択的原子層堆積を使用する。

【0250】

本発明の様々な実施形態の説明は、例示の目的で提示されているが、網羅的であることも 、開示された実施形態に限定されることも意図されていない。記載された実施形態の範囲 及び精神から逸脱することなく、多くの修正及び変形が当業者には明らかであろう。本明 細書で使用される用語は、実施形態の原理、市場で見出される技術に対する実際の適用又 は技術的改善を最もよく説明するために、又は当業者が本明細書で開示される実施形態を 理解することを可能にするために選択された。 10

20





【図 2 A】

(37)



【図2B】

【図2C】



2C

10

20

30



2D

STAIRCASE

STI

SUBSTRATE





2E



【図2G】



30

40

20

(39)







【図2」】

【図2K】



2J

2K

20

10

30





10

【図5】



【図6】

604 - 603 -

604



40















1101 -

- 1102

-1104

- 1105

-1106

~ 1107

- 1108

~ 1109



12H

120

12F

ZE ZE

20

10



【図12IJ】



内部SRAMビットセルトランジスタに 接続するために、切断された金属 コンタクトを形成する

121



12J

30

14C

5

403

и 14В

14A





10

20









1603







18E

*8*D





【図20】





22F

22E

202

2203





10

20

30

【図23】



【図24】

2403



2405

2402~

24E



40







【図28】

26024



30

28H

28G

28F

28E

10

20

【図30】

【図29】







32H

32G

32F

32E

30E

【図31】



【図32】

30

10

20

34F

34E





10

20

【図35】



【図36】

2002

3602





(49)

【図39】



【図40】











40F

20

【図42】











42C

20

10

30

50

	INTERNATIONAL SEARCH REPORT		International appli PCT/US20/32527	cation No.	
A. CLAS	SIFICATION OF SUBJECT MATTER				
IPC - H	01L 29/02, 27/11, 27/105, 23/528, 21/308, 2	9/792; B82Y 40/0	0 (2020.01)		
СРС - Н 2	C - H01L 29/7827, 29/42392, 29/7856, 29/785, 29/1054, 29/02, 27/11, 27/10826, 27/105, 27/0207, 23/528, 21/3081, 21/308, 29/792; B82Y 40/00				
According to	International Patent Classification (IPC) or to both na	tional classification a	nd IPC		
B. FIELC	S SEARCHED				
Minimum doo See Search H	cumentation searched (classification system followed by a listory document	classification symbols)			
Documentation See Search H	on searched other than minimum documentation to the ext listory document	ent that such document	s are included in the	fields searched	
Electronic dat See Search H	a base consulted during the international search (name of listory document	data base and, where p	racticable, search ter	rms used)	
C. DOCUN	IENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appre	opriate, of the relevant	passages	Relevant to claim No.	
Y	US 2017/0117291 A1 (MONOLITHIC 3D INC.) 27 Apri 3A-3N; paragraphs (0133-0134, 0162-0165, 0302, 033	l 2017 (27.04.2017); a 3].	bstract; figurəs	1-7	
Y	US 2013/0052762 A1 (LI, X et al.) 28 February 2013 (28.02.2013); figures 1A-11; paragraphs [0023-0025].				
A	US 2014/0353574 A1 (THE BOARD OF TRUSTEES OF THE UNIVERSITY OF ILLINOIS) 1-7 04 Decembe 2014 (04.12.2014); entire document.			1-7	
Y,P	WO 2019/108366 A1 to (BOARD OF REGENTS, THE 06 June 2019 (06.06.2019); entire document.	UNIVERSITY OF TE>	(AS SYSTEM)	1-7	
Furthe	r documents are listed in the continuation of Box C.	See patent	family annex.		
* Special "A" docume to be of	categories of cited documents: nt defining the general state of the art which is not considered particular relevance	"T" later document p date and not in o the principle or t	ublished after the inter onflict with the applic heory underlying the i	national filing date or priority ation but cited to understand invention	
"D" docume "E" earlier a filing da	nt cited by the applicant in the international application pplication or patent but published on or after the international ite	"X" document of par considered novel when the docum	ticular relevance; the or cannot be considered ent is taken alone	claimed invention cannot be ed to involve an inventive step	
"L" docume is cited special	nt which may throw doubts on priority claim(s) or which to establish the publication date of another citation or other reason (as specified) preferring to an oral disclosure use exhibition prothermore	"Y" document of pa be considered to combined with o being obvious to	aticular refevance; the involve an inventive ne or more other such a person skilled in the	e claimed invention cannot e step when the document is documents, such combination e art	
"P" docume the prio	at published prior to the international filing date but later than rity date claimed	"&" document memb	er of the same patent i	family	
Date of the a	ectual completion of the international search er 2020 (18.09.2020)	Date of mailing of th	e international sear 名のCT 20	ch report	
Name and -	ailing address of the 184/LIS	Authorized officer	000120		
Mail Stop PC P.O. Box 14	Mail Stop PCT, Attn: ISA/US, Commissioner for Patents Share Thomas P.O. Box 1450, Alexandria, Virginia 22313-1450			s	
Facsimile N	acsimile No. 571-273-8300 Telephone No. PCT Helpdesk: 571-272-4300			72-4300	

Form PCT/ISA/210 (second sheet) (July 2019)

10

20

INTERNATIONAL SEARCH REPORT	International application No.
	PCT/US20/32527
Box No. II Observations where certain claims were found unscarchable (Contin	nuation of item 2 of first sheet)
This international search report has not been established in respect of certain claims unc	der Article 17(2)(a) for the following reasons:
1. Claims Nos.: because they relate to subject matter not required to be searched by this Author	ority, namely:
 Claims Nos.: because they relate to parts of the international application that do not complextent that no meaningful international search can be carried out, specifically 	ly with the prescribed requirements to such an
3. Claims Nos.: because they are dependent claims and are not drafted in accordance with the	e second and third sentences of Rule 6.4(a).
Box No. III Observations where unity of invention is lacking (Continuation of it	tem 3 of first sheet)
This International Searching Authority found multiple inventions in this international a Group I: Claims 1-7; Group II: Claims 8-14; Group III: Claims 15-20	pplication, as follows:
-***-See Extra Sheet -***-	
 As all required additional search fees were timely paid by the applicant, this i claims. As all searchable claims could be searched without effort justifying additional additional fees. 	international search report covers all searchable al fees, this Authority did not invite payment of
3. As only some of the required additional search fees were timely paid by the a only those claims for which fees were paid, specifically claims Nos.:	applicant, this international search report covers
 4. No required additional search fees were timely paid by the applicant. Conseque to the invention first mentioned in the claims; it is covered by claims Nos.: 1-7 	ently, this international search report is restricted
 4. No required additional search fees were timely paid by the applicant. Conseque to the invention first mentioned in the claims; it is covered by claims Nos.: 1-7 Remark on Protest The additional search fees were accompanied by the payment of a protest fee. 	ently, this international search report is restricted he applicant's protest and, where applicable, the
 4. No required additional search fees were timely paid by the applicant. Conseque to the invention first mentioned in the claims; it is covered by claims Nos.: 1-7 Remark on Protest The additional search fees were accompanied by the payment of a protest fee. The additional search fees were accompanied by the fee was not paid within the time limit specified in 	ently, this international search report is restricted he applicant's protest and, where applicable, the the applicant's protest but the applicable protest the invitation.

INTERNATIONAL SEARCH REPORT	International application No.		
	PCT/US20/32527		
199 Constinued from Day No. III Observations where Units of Investion is Institute 199			
Continued from Box No. III Observations where Unity of Invention is lacking	. Unked as to form a plage consert investive		
This application contains the following inventions or groups of inventions which are not so concept under PCT Rule 13.1. In order for all inventions to be examined, the appropriate	additional examination fee must be paid.		
Group I: Claims 1-7 are directed towards a method for making multilayer nanostructures. Group II: Claims 8-14 are directed towards a three-dimensional 3D SRAM device comprivertical direction of a fin. Group III: Claims 15-20 are directed towards a three-dimensional 3D SRAM device comprime FinFETs along a vertical direction of a fin.	sing: one or more nanosheet FETs along a prising: one or more fin field-affect transistors		
The inventions listed as Groups I-III do not relate to a single general inventive concept un 13.2, they lack the same or corresponding special technical features for the following rear	nder PCT Rule 13.1 because, under PCT Rule sons:		
The special technical features of Group I include at least: providing a semiconducting material comprising two or more layers; patterning a catalyst layer on a surface of said semiconducting material; exposing said patterned catalyst layer to an etchant, wherein said patterned catalyst layer and said etchant cause etching of said semiconducting material to form vertical nanostructures, wherein said vertical nanostructures comprise two or more layers different in at least one of the following: material, morphology, porosity, etch rates, thermal processing rates, doping concentration and dopant material; forming staircase-like structures in a portion of said vertical nanostructures; filling a second material around at least a portion of said vertical nenostructures; and selectively processing one or more of said two or more layers to either channe its chemical composition or remove it, which are not present in Groups II-III.			
The special technical features of Group II include at least: one or more nanosheat FETs along a vertical direction of a fin, wherein a wall angle of said fin is greater than 89.5 degrees, wherein said one or more nanosheat FETs are created using two or more layers of material different in at least one of the following: material, morphology, porosity, etch rates, thermal processing rates, doping concentration and dopant material; and said one or more on anosheat FETs are separated by a material with a different composition than that of said fin or are separated by air, which are not present in Groups I and III.			
The special technical features of Group III include at least: one or more fin field-effect transistors FinFETs along a vertical direction of a fin, wherein a wall angle of said fin is greater than 89.5 degrees, wherein said one or more FinFETs are created using two or more layers of a material different in at least one of the following: material, morphology, porosity, etch rates, thermal processing rates, doping concentration and dopant material; and said one or more FinFETs are separated by a material with a different composition than that of said fin or are separated by air, which are not present in Groups I-II.			
The common technical features shared by Groups I-III are: a generic FET structure created using two or more layers different in at least one of the following: material, morphology, porosity, etch rates, thermal processing rates, doping concentration and dopant material.			
The common technical features shared by Groups II & III are: wherein a wall angle of said fin is greater than 89.5 degrees; a generic FET created using two or more layers of material different in at least one of the following: material, morphology, porosity, etch rates, thermal processing rates, doping concentration and dopant material; and said one or more generic FETs are separated by a material with a different composition than that of said fin or are separated by air.			
However, these common features are previously disclosed by US 2016/0013296 A1 to C "GlobalFoundries"). GlobalFoundries discloses: a wall angle of said fin is greater than 85 perpendicular to the surface of a substrate 10 (greater than 85.5 degrees), Fig. 1A, 1B, structure (a FinFET semiconductor device 100, comprising a P-type FET 1009 an N-ty [0030]-[0032]) created using two or more layers of material different in at least one of the fin material 104, replacement fin material 114, silicon/germanium 140, insulting materia in at least one of the following, Fig. 1A, 1B, 1C, 1D, para. [0039], [0040], [0054]]; (morphology), para. [0029], [0039], [0040]) and dopant material (in-type or p-type dopant) one or more generic FETs are separated by a material with a different composition than semiconductor devices 100 are separated by a material with an insulating material for replacement materials 114, 140, Fig. 2A, 2B, 2C, para. [0039], [0043], [0044]).	Slobal Foundries Incorporated (hereinafter 9.5 degrees (a sidewall H angle of fin C is IC, 10, para. [0033]-[0036]); a generic FET yoe FET 100N, Fig. 1A, 1B, 1C, 10, para. a following (created using two or more layers of 1 106, and gate insulation material 200A, different a (silicon/germanium, replacement material 114, b, morphology (crystalline orientation material, para. [0029], [0039], [0045]); and said that of said fin (said one or more FInFET different than that of said fin C material 104, &		
Since the common technical features are previously disclosed by the GlobalFoundries reference, these common features are not special and so Groups I-III lack unity.			

Form PCT/ISA/210 (extra sheet) (July 2019)

フロントページの続き

,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,D K,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),O A(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,B B,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD ,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY, MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU, RW,SA,SC,SD,SE,SG,SK,SL,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,WS,ZA,ZM,ZW 弁理士 三輪 浩誉

- (72)発明者 スリーニヴァッサン,シトルガタ ヴイ. アメリカ合衆国,テキサス州 78701,オースティン,210 ウエスト セブンス ストリー ト,ジ ユニバーシティ オブ テキサス システム内
- (72)発明者 マラバラプ,アクヒラ アメリカ合衆国,テキサス州 78701,オースティン,210 ウエスト セプンス ストリート,ジ ユニバーシティ オブ テキサス システム内
- (72)発明者 クルカルニ,ジェイディープ アメリカ合衆国,テキサス州 78701,オースティン,210 ウエスト セブンス ストリート,ジ ユニバーシティ オブ テキサス システム内
- (72)発明者 ワッツ,マイケル アメリカ合衆国,テキサス州 78701,オースティン,210 ウエスト セブンス ストリート,ジ ユニバーシティ オブ テキサス システム内
- (72)発明者 バナジー,サンジェイ アメリカ合衆国,テキサス州 78701,オースティン,210 ウエスト セブンス ストリート,ジ ユニバーシティ オブ テキサス システム内
- F ターム(参考) 5F083 BS02 BS14 BS26 GA10 JA02 JA05 JA14 JA35 JA37 JA38 JA39 JA40 JA43 JA56 LA01 PR03 PR05 PR33