(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2010-206107 (P2010-206107A)

(11)特許出願公開番号

(43) 公開日 平成22年9月16日(2010.9.16)

(51) Int.Cl.		F	1					テーマコ	コード	(参考)
HO1L	29/739	(2006.01)	HO1L	29/78	6	55A		4 M 1 ()4	
HO1L	29/78	(2006.01)	H01L	27/04		Н		5 F O 3	38	
HO1L	21/822	(2006.01)	H01L	29/78	6	52T		5 F O 4	48	
HO1L	27/04	(2006.01)	HO1L	29/78	6	57D		5 F 1 (02	
HO1L	29/12	(2006.01)	HO1L	29/48		F		5H74	40	
		審:	査請求 未調	清求請	事求項の	の数 20	ΟL	(全 60 頁	頁) 1	最終頁に続く
(21) 出願番号		特願2009-52576 (P2009-5	52576)	(71) 出,	願人	0000039	97			
(22) 出願日		平成21年3月5日(2009.3.	5)			日産自動	助車株式	式会社		
						神奈川県	₹していていていていた。	F神奈川区	宝町2	番地
				(74)代	理人	1000838	06			
						弁理士	三好	秀和		
				(74)代:	理人	1001007	12			
						弁理士	岩▲崎	奇▼ 幸邦		
				(74)代	理人	1001009	29			
						弁理士	川又	澄雄		
				(74)代	理人	1000955	00			
						弁理士	伊藤	正和		
				(74)代	理人	1001012	47			
						弁理士	高橋	俊一		
				(74)代:	理人	1000983	27			
						弁理士	高松	倰雄	_	
									最終	頁に続く

(54) 【発明の名称】半導体装置

(57)【要約】

【課題】還流ダイオードの導通時の損失並びに過渡動作 時の損失は抑えつつ、逆回復動作時に生じる電流・電圧 の振動現象を抑制することが容易に可能な電力用半導体 装置を提供する。

【解決手段】ユニポーラ動作をする還流ダイオードと、 キャパシタと抵抗との直列接続からなり、還流ダイオー ドに並列接続された半導体回路とを備え、半導体回路2 00は、抵抗220の少なくとも一部として機能する半 導体基体11と、半導体基体の上面に接して設けられた 容量低下防止領域1001と、容量低下防止領域100 1上に設けられ、キャパシタ210の少なくとも一部と して機能するキャパシタ誘電体膜12とを備え、容量低 下防止領域1001が、還流ダイオードに逆バイアス電 圧が印加された際に半導体基体11中への空乏層の伸張 を緩和する。

【選択図】図4



【特許請求の範囲】

- 【請求項1】
 - ユニポーラ動作をする還流ダイオードと、

少なくともキャパシタと抵抗からなり、前記還流ダイオードに並列接続された半導体回 路とを備え、

前記半導体回路は、

前記抵抗の少なくとも一部として機能する半導体基体と、

前記半導体基体の上面に接して設けられた容量低下防止領域と、

前記容量低下防止領域上に設けられ、前記キャパシタの少なくとも一部として機能するキャパシタ誘電体膜とを備え、

10

20

前記容量低下防止領域が、前記還流ダイオードに逆バイアス電圧が印加された際に前記 半導体基体中への空乏層の伸張を緩和することを特徴とする半導体装置。

【請求項2】

ユニポーラ動作をする還流ダイオードと、

少なくともキャパシタと抵抗からなり、前記還流ダイオードに並列接続された半導体回 路とを備え、

前記半導体回路は、

前記抵抗の少なくとも一部として機能する半導体基体と、

前記半導体基体上に設けられ、前記キャパシタの少なくとも一部として機能するキャパ シタ誘電体膜と、

前記半導体基体の下面に接して設けられた容量低下防止領域とを備え、

前記容量低下防止領域が、前記還流ダイオードに逆バイアス電圧が印加された際に前記 半導体基体中への空乏層の伸張を緩和することを特徴とする半導体装置。

【請求項3】

ユニポーラ動作をする還流ダイオードと、

少なくともキャパシタと抵抗からなり、前記還流ダイオードに並列接続された半導体回 路とを備え、

前記半導体回路は、

前記抵抗の少なくとも一部として機能する半導体基体と、

前記半導体基体上に設けられ、前記キャパシタの少なくとも一部として機能するキャパ ³⁰シタ誘電体膜と、

前 記 キャパシタ 誘 電 体 膜 上 に 設 け ら れ た 前 記 抵 抗 の 少 な く と も 一 部 と し て 機 能 す る 抵 抗 領 域 と 、

前記抵抗領域の上面に接して設けられた容量低下防止領域とを備え、

前記容量低下防止領域が、前記還流ダイオードに逆バイアス電圧が印加された際に前記抵抗領域中への空乏層の伸張を緩和することを特徴とする半導体装置。

【請求項4】

ユニポーラ動作をする還流ダイオードと、

少なくともキャパシタと抵抗からなり、前記還流ダイオードに並列接続された半導体回 路とを備え、

前記半導体回路は、

前記抵抗の少なくとも一部として機能する半導体基体と、

前記半導体基体上に設けられ、前記キャパシタの少なくとも一部として機能するキャパシタ誘電体膜と、

前記キャパシタ誘電体膜上に設けられた容量低下防止領域と、

前記容量低下防止領域の上面に接して設けられた前記抵抗の少なくとも一部として機能 する抵抗領域とを備え、

前記容量低下防止領域が、前記還流ダイオードに逆バイアス電圧が印加された際に前記抵抗領域中への空乏層の伸張を緩和することを特徴とする半導体装置。

【請求項5】

前記容量低下防止領域が、前記半導体基体と同一導電型であり、かつ、前記半導体基体の不純物密度以上の高不純物密度であることを特徴とする請求項1又は2に記載の半導体装置。

【請求項6】

前記容量低下防止領域が、前記抵抗領域と同一導電型であり、かつ、前記抵抗領域の不純物密度以上の高不純物密度であることを特徴とする請求項3又は4に記載の半導体装置

【請求項7】

前記抵抗領域が、シリコンの絶縁破壊電界強度よりも大きな絶縁破壊電界強度を有する 導電材料からなることを特徴とする請求項3、4又は6のいずれか1項に記載の半導体装 ¹⁰ 置。

【請求項8】

前記容量低下防止領域が前記キャパシタ誘電体膜に接することを特徴とする請求項1又は4に記載の半導体装置。

【請求項9】

前 記 キャパシタ誘電体膜がシリコン酸化膜であることを特徴とする請求項 1 ~ 8 のいず れか 1 項に記載の半導体装置。

【請求項10】

前記キャパシタ誘電体膜の前記キャパシタを構成する部分の表面積に対して、前記容量 低下防止領域の表面積が同等以上であることを特徴とする請求項1~9のいずれか1項に ²⁰ 記載の半導体装置。

【請求項11】

前記半導体回路は、

前記容量低下防止領域の下面に接して設けられた電極領域を更に備えることを特徴とす る請求項2に記載の半導体装置。

【請求項12】

前記電極領域と前記容量低下防止領域がオーミック接続していることを特徴とする請求 項11に記載の半導体装置。

【請求項13】

前記還流ダイオードに並列接続されたスイッチング素子を更に備えることを特徴とする ³⁰ 請求項1~12のいずれか1項に記載の半導体装置。

【請求項14】

前記キャパシタは、並列接続されている前記還流ダイオード、又は前記還流ダイオード と前記スイッチング素子とが遮断状態に有するキャパシタ容量の総和に対して、1/10 倍から10倍の範囲の値を有することを特徴とする請求項1~13のいずれか1項に記載 の半導体装置。

【請求項15】

前記半導体回路が、前記還流ダイオードが形成されている還流ダイオードチップ内に形成されていることを特徴とする請求項1~14のいずれか1項に記載の半導体装置。

【請求項16】

40

前記半導体回路が、前記スイッチング素子が形成されているスイッチング素子チップ内 に形成されていることを特徴とする請求項13~15のいずれか1項に記載の半導体装置

【請求項17】

前記スイッチング素子が、ゲート電極、ソース電極及びドレイン電極を有する三端子素 子からなり、

前記容量低下防止領域が、前記ソース電極とオーミック接続するソース領域と同一導電型で、かつ、同じ不純物密度からなることを特徴とする請求項16に記載の半導体装置。 【請求項18】

前記容量低下防止領域は、前記ソース領域と同じ深さを有することを特徴とする請求項 50

(3)

17に記載の半導体装置。

【請求項19】

前記スイッチング素子が、ゲート電極、エミッタ電極及びコレクタ電極を有する三端子 素子からなり、

前記容量低下防止領域が、前記エミッタ電極とオーミック接続するエミッタ領域と同一導電型で、かつ、同じ不純物密度からなることを特徴とする請求項16に記載の半導体装置。

【請求項20】

前記容量低下防止領域は、前記エミッタ領域と同じ深さを有することを特徴とする請求項19に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、電力変換用の還流ダイオードを含む半導体装置とその半導体装置を用いた電力変換装置に関する。

【背景技術】

[0002]

電力エネルギーの変換手段の1つとして、インバータ等の電力変換装置が一般に使用されている。電力変換装置は、金属酸化膜半導体(MOS)電界効果トランジスタ(FET)や絶縁ゲート型バイポーラトランジスタ(IGBT)等のスイッチング素子や還流ダイオードなどの電力用の半導体装置を、用途や電力の大きさに応じた組み合わせで構成されている。電力変換装置には高い効率でかつ安定した動作が求められるため、その構成要素である半導体装置には、スイッチング素子及び還流ダイオードのいずれにおいても、低損失でかつ誤動作等が起こりにくい安定動作が求められる。

【 0 0 0 3 】

還流ダイオードの動作によって発生する損失は主に2つある。1つは順バイアスによっ て導通している際にダイオード内の電圧降下によって生じる導通損失であり、もう1つは 導通状態から逆バイアスによって遮断状態に移行する際の逆回復動作時に生じる逆回復損 失がある。逆回復損失は、導通状態において還流ダイオードの素子内部に遮断状態に比べ て蓄積されている過剰キャリアが、遮断状態へと移行する際の消滅過程において、逆回復 電流として過渡的に流れることで発生する。そのため、逆回復損失は、逆回復動作直前の 過剰キャリアの量や逆回復動作時の過剰キャリアの消滅速度に依存する。

【0004】

逆回復損失を低減するために、過剰キャリアの量を低減する従来技術として、炭化珪素 からなる半導体材料で形成したユニポーラ動作のショットキーバリアダイオードが提案さ れている(例えば、特許文献 1 参照。)。

【 0 0 0 5 】

ショットキーバリアダイオードは、順バイアスによる導通時には多数キャリアのみで電流が流れるため、導通時に少数キャリアが蓄積するpn接合ダイオードに比べて、大幅に 過剰キャリアの量が小さく、その結果として逆回復損失が低減される。

【 0 0 0 6 】

しかし、ユニポーラ動作のショットキーバリアダイオードを還流ダイオードとして用いた場合、逆回復動作時に電流・電圧に振動現象が生じやすく、その対処法が確立されていないというユニポーラ動作ならではの問題があることがわかった。この電流・電圧の振動現象は、サージ電圧による素子の破壊、振動動作中の損失の増大、周辺の回路の誤動作などを引き起こすため、安定動作の阻害要因となる。

【 0 0 0 7 】

振動現象自体は、還流ダイオードが組み込まれたインバータ等の電力変換装置の回路中に生じる寄生インダクタンスLsと、還流ダイオードの逆回復動作時の逆回復電流Irの遮断速度(dIr/dt)の相互作用によってサージ電圧Vsが生じ、これを起点として

10

30

20

発生することが一般的に知られている。

【 0 0 0 8 】

そのため振動現象を低減するために、従来から用いられているシリコンのpn接合ダイ オードにおいては、金(Au)や白金(Pt)を用いた重金属拡散、電子線を用いた電子 線照射、プロトン等を用いたイオン照射などの方策により、過剰キャリアの主成分である 少数キャリアのライフタイムを制御することで、逆回復電流 Irの低減と逆回復電流 Ir の抵抗制限による逆回復時間 tの最適化によって、動作時の電流の遮断速度(d I/d t)を緩和し、振動現象を抑制する取り組みがなされている(例えば、非特許文献 1 参照。)。

[0009]

一方、ユニポーラ動作をするショットキーバリアダイオードは、逆回復電流 Irの成分 が多数キャリアで構成されているため、過剰キャリアによる逆回復電流 Irは大きく減る ものの、逆回復電流 Irの抵抗制限による逆回復時間 tがほとんど制御できないため、電 流・電圧に振動現象が生じやすく、その振動も容易に減衰しない。その理由として大きく 2つ挙げられる。

1つは、還流ダイオードとしての導通時の導通損失と遮断時の耐圧の両立のために、素 子内部の耐圧を保持するドリフト領域の振動現象に対する動作メカニズムがpn接合ダイ オードとは異なる点である。

[0011]

ー般にpn接合ダイオードは、順バイアス導通時には少数キャリア注入によるドリフト 領域の伝導度変調効果があるため、導通損失を極力低減しつつ耐圧を確保するため、ドリ フト領域の厚みを小さく、かつ、不純物濃度を低く形成する。そのため、pn接合ダイオ ードのドリフト領域の抵抗の大きさは、導通時と遮断直前の伝導度変調が解除された時と で大きく異なる。このことから、pn接合ダイオードは逆回復動作状態に素子内部の抵抗 が大きくなるように動作するため、pn接合ダイオード自体に逆回復電流 Irを抵抗制限 する機構が働く。

それに対して、ショットキーバリアダイオードは導通時にほとんど多数キャリアのみで 流れるため、導通時も遮断直前においても、素子内部のドリフト領域の厚み並びに不純物 濃度に準じた抵抗で変わらない。つまり、ショットキーバリアダイオード自体にはpn接 合ダイオードのような逆回復電流Irを抵抗制限する機構を有していない。そのため、シ ョットキーバリアダイオードは逆回復時においても電流・電圧に振動現象が生じやすく、 その振動も容易に減衰しないのである。つまり、ショットキーバリアダイオードには、導 通時の損失を低減しようと抵抗をより小さくしていくと、振動現象の減衰機能としては働 きにくくなることから、導通時の損失と振動現象の抑制機構とにトレードオフの関係が生 じる。

[0013]

更に、もう1つの理由が、ショットキーバリアダイオードにおいては、遮断状態から導 通状態に増加する過剰キャリアが、遮断状態のドリフト領域中に形成されている空乏領域 を補充する多数キャリアのみで構成されている点である。つまり、ショットキーバリアダ イオードの逆回復電流の遮断速度(dI/dt)はほとんど空乏領域の形成速度にのみ依 存し、かつ、少数キャリアがほとんど存在しないためpn接合ダイオードのようなライフ タイム制御法をそのまま用いることはできない。このため、ショットキーバリアダイオー ドには、スイッチング速度の向上による過渡損失の低減と振動現象の抑制にはトレードオ フの関係が生じる。

[0014]

このように、ユニポーラ動作のショットキーバリアダイオードを還流ダイオードとして 用いた場合、一般的なpn接合ダイオードを用いる場合に比べ、原理的に逆回復動作時に 電流・電圧に振動現象が生じやすく、振動の減衰がおさまらないというユニポーラ動作な 10

30

(6) らではの問題があった。 【先行技術文献】 【特許文献】 [0015] 【特許文献1】特表平11-510000号公報 【非特許文献】 [0016]【非特許文献1】篠原信一 他 著,「ライフタイムプロファイルを制御した高速ソフト リカバリーダイオード」,信学技報,1995年,第95巻,No.192,p.1-6 【発明の概要】 【発明が解決しようとする課題】 [0017]【発明の効果】 [0019]【図6】本発明の第1の実施の形態の図1の回路を用いた電力変換装置の回路図である。

10

本発明の目的は、上記のような従来技術の問題を解決するためになされたものであり、 還流ダイオードの導通時の損失並びに過渡動作時の損失は抑えつつ、逆回復動作時に生じ る電流・電圧の振動現象を抑制することが容易に可能な電力用半導体装置を提供すること である。

【課題を解決するための手段】

[0018]

本発明は、ユニポーラ動作と同等の動作をする還流ダイオードと、キャパシタと抵抗と 20 の 直 列 接 続 か ら な り 、 還 流 ダ イ オ ー ド に 並 列 接 続 さ れ た 半 導 体 回 路 と を 備 え る 。 半 導 体 回 路は、抵抗の少なくとも一部として機能する半導体基体又は抵抗領域と、半導体基体又は 抵抗領域に接して設けられた容量低下防止領域と、キャパシタの少なくとも一部として機 能するキャパシタ誘電体膜とを備える。容量低下防止領域が、還流ダイオードに逆バイア ス電圧が印加された際に半導体基体又は抵抗領域中への空乏層の伸張を緩和する。

本発明によれば、ユニポーラ動作もしくはユニポーラ動作と同等の動作をする還流ダイ オードに並列接続され、かつ、少なくともキャパシタ及び抵抗を有する半導体スナバとか らなる半導体装置を形成することで、還流ダイオードの導通時の損失並びに過渡動作時の 損失は抑えつつ、逆回復動作時に生じる電流・電圧の振動現象を容易に抑制することがで きる。

30

50

【図面の簡単な説明】

[0020]

【図1】本発明の第1の実施の形態を示す回路図である。

【図2】本発明の第1の実施の形態の図1の回路図を実現する実装図である。

【図3】本発明の第1の実施の形態の図2に使用される半導体チップの断面図である。

【 図 4 】 本 発 明 の 第 1 の 実 施 の 形 態 の 図 2 に 使 用 さ れ る 別 の 半 導 体 チ ッ プ の 断 面 図 で あ る

【図5】本発明の第1の実施の形態の図1に対応する別の回路図である。

40 【 図 7 】 本 発 明 の 第 1 の 実 施 の 形 態 の 図 1 の 回 路 を 用 い た 別 の 電 力 変 換 装 置 の 回 路 図 で あ る。 【図8】本発明の第1の実施の形態の図3に対応する別の断面図である。

【図9】本発明の第1の実施の形態の図3に対応する別の断面図である。

【図10】本発明の第1の実施の形態の図3に対応する別の断面図である。

【図11】本発明の第1の実施の形態の図3に対応する別の断面図である。

【図12】本発明の第1の実施の形態の図3に対応する別の断面図である。

【図13】本発明の第1の実施の形態の図3に対応する別の断面図である。

【図14】本発明の第1の実施の形態の図3に対応する別の断面図である。

【図15】本発明の第1の実施の形態の別の回路図である。

【図16】本発明の第1の実施の形態の図1の回路図を実現する別の実装図である。 【図17】本発明の第1の実施の形態の図3に対応する別の断面図である。 【図18】本発明の第1の実施の形態の図3に対応する別の断面図である。 【図19】本発明の第1の実施の形態の図3に対応する別の断面図である。 【図20】本発明の第1の実施の形態の図3に対応する別の断面図である。 【図21】本発明の第1の実施の形態のキャパシタ容量に対する振動現象の計算結果であ る。 【図22】本発明の第1の実施の形態のキャパシタ容量比の最適値を示す特製図である。 【図23】本発明の第2の実施の形態を示す回路図である。 10 【図24】本発明の第2の実施の形態の図23の回路図を実現する実装図である。 【図25】本発明の第2の実施の形態の図24に使用される半導体チップの断面図である 【図26】本発明の第2の実施の形態の図23の回路を用いた別の電力変換装置の回路図 である。 【図27】本発明の第3の実施の形態の図24に使用される半導体チップの断面図である 【図28】本発明の第3の実施の形態の図25に対応する別の断面図である。 【図29】本発明の第3の実施の形態の図25に対応する別の断面図である。 【図30】本発明の第3の実施の形態の図25に対応する別の断面図である。 20 【図31】本発明の第3の実施の形態の図27に対応する別の断面図である。 【図32】本発明の第4の実施の形態の図1の回路図を実現する実装図である。 【 図 3 3 】 本 発 明 の 第 4 の 実 施 の 形 態 の 図 3 2 に 使 用 さ れ る 半 導 体 チ ッ プ の 断 面 図 で あ る 【図34】本発明の第4の実施の形態の図33に対応する別の断面図である。 【図35】本発明の第4の実施の形態の図33に対応する別の断面図である。 【図36】本発明の第4の実施の形態の図33に対応する別の断面図である。 【図37】本発明の第4の実施の形態の図33に対応する別の断面図である。 【図38】本発明の第4の実施の形態の図33に対応する別の断面図である。 【図39】本発明の第5の実施の形態の図1の回路図を実現する実装図である。 30 【 図 4 0 】 本 発 明 の 第 5 の 実 施 の 形 態 の 図 3 9 に 使 用 さ れ る 半 導 体 チ ッ プ の 断 面 図 で あ る 【図41】本発明の第5の実施の形態の図40に対応する別の断面図である。 【図42】本発明の第5の実施の形態の図40に対応する別の断面図である。 【図43】本発明の第5の実施の形態の図40に対応する別の断面図である。 【発明を実施するための形態】 [0021] 次に、図面を参照して、本発明の第1~第5の実施の形態を説明する。以下の図面の記 載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は 模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異 40 なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して 判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分 が含まれていることはもちろんである。 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$ また、以下に示す第1~第5の実施の形態は、この発明の技術的思想を具体化するため の装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状 、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求 の範囲において、種々の変更を加えることができる。 [0023]

(第1の実施の形態)

図 1 ~ 図 4 を用いて、本発明の第 1 の実施の形態における半導体装置を説明する。図 1 50

(7)

は本発明の第1の実施の形態を説明する回路図、図2は図1の回路図の一例として具体化 した半導体チップ(半導体回路)の実装図、図3及び図4は図2の実装図に用いられてい る半導体チップのそれぞれの断面構造図の一例である。

(8)

図1に示すように、本発明の第1の実施の形態に係る半導体装置は、ユニポーラ動作も しくはユニポーラ動作と同等の動作をする還流ダイオード100と、キャパシタ210と 抵抗220を含み、スナバ機能を有するように半導体チップで形成された半導体スナバ2 00とを備える。還流ダイオード100及び半導体スナバ200は、共にアノード端子3 00並びにカソード端子400に接続するように並列接続されている。

[0025]

なお、図1においては、半導体スナバ200の構成として、アノード端子300側にキ ャパシタ210が、カソード端子400側に抵抗220が接続するような場合を示してい るが、図5に示すように、アノード端子300側に抵抗220が、カソード端子400側 にキャパシタ210が接続していても良い。また、キャパシタ210と抵抗220は少な くとも直列接続していれば、複数の部位に分割されて形成されていても良いし、例えば交 互に形成されていても良い。

[0026]

また、詳細は後述するが、例えばpn接合ダイオードの構造であっても、導通時にp型 領域から注入される過剰キャリアの主成分である少数キャリアのライフタイムを制御する ことにより、ユニポーラ動作と同等の動作を行うため、このように、ユニポーラ動作と同 等の特性を有するバイポーラ型ダイオードについても、本発明で説明されるユニポーラ動 作するダイオードに含まれるものとする。

[0027]

本発明の第1の実施の形態では、一例として、還流ダイオード100と半導体スナバ20 0を別の半導体チップとして形成した場合について説明する。

[0028]

半 導 体 ス ナ バ 2 0 0 の 構 成 と し て は 、 例 え ば キ ャ パ シ タ 2 1 0 と 抵 抗 2 2 0 が 直 列 接 続 したいわゆるRCスナバの構成とした場合について説明する。また、半導体スナバ200 は、例えばシリコン(Si)を半導体基体材料とし、かつ、アノード端子300とカソー ド端子400が互いに対面するように電極形成された、いわゆる縦型の半導体チップから なる場合について説明する。

[0029]

・還流ダイオード100としては、例えば炭化珪素(SiC)を半導体基体材料としたシ ョットキーバリアダイオードの場合について説明する。本発明の第1の実施の形態では、 ショットキーバリアダイオードとして、アノード端子300とカソード端子400が互い に対面するように電極形成された、いわゆる縦型のショットキーバリアダイオードを一例 として説明する。

[0030]

図 2 は、図 1 で示した還流ダイオード 1 0 0 と半導体スナバ 2 0 0 を含む半導体装置の 40 実装図である。還流ダイオード100は、例えば炭化珪素ショットキーバリアダイオード であり、半導体スナバ200は、例えばシリコン半導体RCスナバである。 $\begin{bmatrix} 0 & 0 & 3 & 1 \end{bmatrix}$

図2においては、半導体パッケージの一例として、例えばセラミック板などで形成され た絶縁性を有し、かつ、支持体としての機能を有する絶縁基板500上に、例えば銅(C u)やアルミニウム(A1)などの金属材料からなるアノード側金属膜310とカソード 側金属膜410が形成されたセラミック基板を用いた場合について説明する。

カソード側金属膜410上には、還流ダイオード100と半導体スナバ200のそれぞ れ の 半 導 体 チ ッ プ の カ ソ ー ド 端 子 4 0 0 が 例 え ば 半 田 や ろ う 材 等 の 接 合 材 料 を 介 し て 接 す るように配置されている。還流ダイオード100と半導体スナバ200のそれぞれの半導

50

10

20

体チップのアノード端子300は、例えばアルミワイヤやアルミリボンなどの金属配線3 20,330を介して、共にアノード側金属膜310に接続されている。 【0033】

次に、図3及び図4に、還流ダイオード100と半導体スナバ200とをそれぞれ構成 する半導体チップの断面構造図の一例を示す。

[0034]

図3に示すように、還流ダイオード100は、例えば炭化珪素(SiC)のポリタイプ が4Hタイプのn⁺型である基板領域(半導体基体)1上にn⁻型のドリフト領域2が形成 された基板材料で構成されている。基板領域1としては、例えば抵抗率が数mから数10 m cm、厚さが数10~数100µm程度の一般的な低抵抗基板を用いることができる 。なお、素子構造や所要の耐圧により、抵抗率や厚みが前記範囲外となってももちろん良 いが、一般に抵抗率及び厚みが小さいほうが導通時の損失を低減できるため、可能な限り 小さいほうが望ましい。ドリフト領域2としては、例えばn型の不純物密度が10¹⁵~1 0¹⁸ cm⁻³、厚みが0.1µm~数10µmのものを用いることができる。なお、ドリフ ト領域2に関しても、素子構造や所要の耐圧により、不純物密度や厚みが前記範囲外とな ってももちろん良い。本発明の第1の実施の形態では例えば不純物密度が10¹⁶ cm⁻³、 厚みが5µmで耐圧が600Vクラスのものを用いた場合で説明する。 【0035】

なお、本発明の第1の実施の形態では、半導体基体が、基板領域1とドリフト領域2の 二層からなる基板の場合について説明するが、抵抗率の大きさは上記の一例にはよらない が基板領域1のみで形成された基板を使用してもかまわないし、反対に多層の基板を使用 してもかまわない。また、本発明の第1の実施の形態では一例として耐圧が600Vクラ スの場合で説明しているが、耐圧クラスは限定されない。また、本発明の第1の実施の形 態においては、基板材料を炭化珪素材料で形成した場合を説明しているがシリコンなど他 の半導体材料で構成されていてもかまわない。

[0036]

ドリフト領域2の基板領域1との接合面に対向する主面に接するように上部電極(表面 電極)3が、更には上部電極3に対向し、かつ基板領域1と接するように下部電極(裏面 電極)4が形成されている。上部電極3は、ドリフト領域2との間にショットキー障壁を 形成する金属材料を少なくとも含む単層もしくは多層の金属材料を含み、例えば、ショッ トキー障壁を形成する金属材料としては、チタン(Ti)、ニッケル(Ni)、モリブデ ン(Mo)、金(Au)、白金(Pt)などの材料を用いることができる。また、上部電 極3はアノード端子300として外部電極との接続をするために、最表面にアルミニウム (A1)、銅(Cu)、金(Au)、ニッケル(Ni)、銀(Ag)などの金属材料を用 いて多層の構造としても良い。一方、下部電極4は基板領域1とオーミック接続するよう な電極材料を含む。オーミック接続する電極材料の一例としてはニッケルシリサイドやチ タン材料などが挙げられ、下部電極4はカソード端子400として外部電極と接続する。 このように、図3に示す還流ダイオード100は、上部電極3がアノード電極、下部電極 4がカソード電極としたダイオードとして機能する。

【0037】

次に図4は、半導体スナバ200の断面構造図の一例である。図4中、例えばシリコン のn⁻型である基板領域(半導体基体)11の表層部には、基板領域11と同一導電型で 、かつ基板領域11よりも不純物密度が同等以上のn⁺型の容量低下防止領域1001が 形成されており、更に容量低下防止領域1001上には、例えばシリコン酸化膜などの誘 電材料からなるキャパシタ誘電体膜12が形成されている。本発明の第1の実施の形態で は、基板領域11は抵抗Rとして機能し、キャパシタ誘電体膜12はキャパシタCの一部 (キャパシタ絶縁膜)として機能する。つまり、基板領域11は必要な抵抗値の大きさに 応じて、基板の抵抗率や厚みを決めることができ、例えば抵抗率が数m cmから数10 0 cm、厚さが数10~数100µm程度のものを用いることができる。本発明の第1 の実施の形態においては、少なくとも還流ダイオード100に含まれる抵抗値よりも大き 10

くなるように、例えば、抵抗率が100 cmで厚さが300µmのものを用いた場合で 説明する。なお、本発明の第1の実施の形態においては、基板領域11として、単一の抵 抗率で形成された場合を例示しているが、複数の抵抗率を有していても良い。 【0038】

また、基板領域11の表層部に形成した容量低下防止領域1001は、並列接続されて いる還流ダイオード100が遮断状態となるような逆バイアス電圧が印加された際に、基 板領域11への空乏層の伸張を緩和する領域として機能する。つまり、基板領域11と比 べて不純物密度が同等以上であれば、基板領域11の不純物密度(つまり、抵抗率)に応 じて、不純物密度の大きさを決めることができるが、不純物密度が大きいほどその効果は 大きい。本発明の第1の実施の形態においては、容量低下防止領域1001の不純物密度 を、例えば1×10¹⁹cm⁻³(抵抗率換算で10m cm前後)とした場合で説明する。 【0039】

また、キャパシタ誘電体膜12については、必要な耐圧並びに必要なキャパシタCの容量の大きさに応じて、厚みや面積を決めることができる。耐圧については、キャパシタ誘 電体膜12の破壊防止のため、還流ダイオード100よりも高いことが望ましい。また、 キャパシタCの容量については、還流ダイオード100が遮断状態時(高電圧印加時)に 生じる空乏層のキャパシタ容量に対して、100分の1程度から100倍ぐらいの範囲で 選ぶことができるが、十分なスナバ機能を発揮し、かつ損失の増加を極力抑え、必要とな るチップ面積を考慮すると、後述する計算結果が示すように、概ね10分の1程度から1 0倍程度の範囲が望ましい。

本発明の第1の実施の形態においては、例えば還流ダイオード100よりも耐圧が高く なるように例えば厚みは1µmとし、キャパシタCの容量が還流ダイオード100の遮断 状態時に形成される空乏容量と同程度としたものを用いた場合で説明する。なお、キャパ シ タ 誘 電 体 膜 1 2 は 、 シ リ コ ン 酸 化 膜 以 外 の 材 料 で も 、 所 定 の 耐 圧 を 有 し 、 か つ キ ャ パ シ タCとして機能する誘電材料であればどのような材料でも良いが絶縁破壊電界と比誘電率 との積の値がシリコン酸化膜の値よりも大きい材料であれば、更によい。そのような材料 を用いた場合には、キャパシタ誘電体膜12の絶縁耐圧を維持しつつ、少ない面積で必要 な静電容量を得ることができる。例えば、一般的なシリコン酸化膜の物性値として、絶縁 破壊電界を1×10⁹ V / m とし、比誘電率を3.9とした場合、シリコン酸化膜の厚み が1µmの場合の単位面積1 c m²当たりの静電容量は約3.4 n F 程度になる。それに 対して、シリコン酸化膜の代わりに窒化ケイ素(Si₃Na)を用いた場合、絶縁破壊電 界を1 × 10⁹ V / m とし、比誘電率を7.5とした場合、厚みが1μ m で同等の耐圧を 確保することができる。このとき、Si₃N₄を用いた場合の単位面積1cm²当たりの 静電容量は6.6nF程度になる。このように、Si3N4を用いた方が静電容量が約2 倍程度大きくなり、キャパシタ誘電体膜の絶縁耐圧を維持しつつ、より大きな静電容量を 得ることができる。したがって面積効率が向上し、ウエハコストを低減することができる 。この効果は誘電材料の絶縁破壊電界と比誘電率との積で比較することができ、シリコン 酸化膜の値と、Si₃N⊿の値を比較すると約2倍程度になっている。更に、キャパシタ 誘 電 体 膜 の 材 料 が チ タン 酸 バ リ ウ ム (B a T i O ₃)の よ う な 強 誘 電 体 で あ れ ば 、 そ の 値 がシリコン酸化膜の約13倍となり、より少ない面積にすることができる。また、キャパ シタ誘電体膜は単一の誘電材料とは限らず複数の誘電材料を積層したものを用いても良い 。例えば、Si₃N₄をシリコン酸化膜で挟んだONO構造では、Si₃N₄のリーク電 流をシリコン酸化膜により最小限にすることができる。 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$

本発明の第1の実施の形態においては、後述するように、還流ダイオード100として 例えばショットキーバリアダイオードを用いた場合に、ユニポーラ動作によって本質的に 発生する電流・電圧の振動現象に対して、従来からバイポーラ動作のダイオードの振動低 減用のスナバ回路として用いられる、メイン電流が流れる経路にフィルムコンデンサやメ タルクラッド抵抗など外付けのディスクリート部品を配線する手法を用いずに、小容量で

20

10

小サイズのキャパシタCと抵抗Rを有する半導体スナバ200を並列接続することで、容 易にかつ効果的に振動現象を抑制できることを特徴としている。また、効果的にスナバ機 能を発揮する設計式として、C=1/(2 fR)が一般的に知られており(fは振動現 象の周波数)、本発明の第1の実施の形態においては、その式を満たすように、小容量の 半導体スナバ200を用いたキャパシタCと抵抗Rを容易に設定することができることを 特徴としている。

更に、キャパシタ誘電体膜12に接するように上部電極13が、更には上部電極13に 対向し、かつ基板領域11と接するように下部電極14が形成されている。上部電極13 はアノード端子300として外部電極と接続するように、例えば金属材料で形成されてお り、最表面にアルミニウム(A1)、銅(Cu)、金(Au)、ニッケル(Ni)、銀(Ag)などの金属材料を用いた単層、多層の構造としても良い。同様に、下部電極14に ついても、カソード端子400として外部電極と接続するように、例えば金属材料で形成 されており、最表面にアルミニウム(A1)、銅(Cu)、金(Au)、ニッケル(Ni)、銀(Ag)などの金属材料を用いた単層、多層の構造としても良い。このように、図 4 に示す半導体スナバ200は、上部電極13が図3に示す還流ダイオード100のアノ ード電極に、下部電極14が図3に示す還流ダイオード100のカソード電極に、接続す る半導体RCスナバとして機能する。

[0043]

次に、本発明の第1の実施の形態の動作について詳しく説明する。

 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$

本発明の第1の実施の形態に係る半導体装置は、例えば電力エネルギの変換手段の1つ として、一般的に使用される図6に示すようなコンバータや図7に示すようなインバータ 等の電力変換装置において、電源電圧(+V)(例えば本発明の第1の実施の形態では4 0 0 Ⅴ)に対して逆バイアス接続になるように接続され、電流を還流する受動素子 A 、 B として使用される。本発明の第1の実施の形態に係る半導体装置の動作モードは、MOS FETやIGBT等のスイッチング素子のスイッチング動作に連動して、電流を遮断する 遮 断 状 態 か ら 電 流 を 還 流 す る 導 通 状 態 へ 、 そ し て 導 通 状 態 か ら 遮 断 状 態 へ と 動 作 す る 。 電 力変換装置においては、電流を還流する受動素子に対しても、スイッチング素子と同様に 、低損失でかつ誤動作等が起こりにくい安定動作が求められる。本発明の第1の実施の形 態においては、図6のコンバータ回路を一例として動作を説明する。なお、図6中のスイ ッチング素子Dは例えばIGBTで構成されている場合で説明する。

[0045]まず、スイッチング素子Dがオンし、スイッチング素子Dに電流が流れている状態にお いては、受動素子 A は逆バイアス状態となり遮断状態になる。図 3 に示す還流ダイオード 100(ここでは、ショットキーバリアダイオード)においては、アノード端子300と カソード端子400間に逆バイアス電圧が印加されるため、ドリフト領域2中には上部電 極 3 とのショットキー接合部から伸びた空乏層が生じ遮断状態が維持される。また、図 4 に示す半導体スナバ200においては、後述するように、容量低下防止領域1001を形 成することによって、キャパシタCとして機能するほぼキャパシタ誘電体膜12のみが高 電圧により充電された状態になっており、遮断状態を維持する。

[0046]

このように、遮断状態においては、受動素子がショットキーバリアダイオードのみで構 成されている従来技術と同様の機能を有する。

[0047]

次に、スイッチング素子Dがオフし、スイッチング素子Dがオフ状態に移行するのに連 動して、受動素子Aは順バイアス状態となり導通状態に移行する。図3に示す還流ダイオ ード100のドリフト領域2中に広がっていた空乏層が後退し、上部電極3とドリフト領 域 2 との間に形成されているショットキー接合部にショットキー障壁高さに応じた順バイ アス電圧が印加されると、還流ダイオード100は導通状態となる。このとき、還流ダイ

10

オード100に流れる電流は、ドリフト領域2中をほぼ下部電極4側から供給される電子 電流のみで構成されており、ユニポーラ動作をする。また、図4に示す半導体スナバ20 0においても、還流ダイオード100と同様に、高電圧の逆バイアス状態から低電圧の順 バイアス状態に移行するため、キャパシタ誘電体膜12に充電されていた電荷は放電され 、過渡電流が流れる。しかしながら本発明の第1の実施の形態では、キャパシタ誘電体膜 12のキャパシタ容量が還流ダイオード100の遮断時に形成される空乏容量と同程度と 非常に小容量であるため、放電によって流れる過渡電流の大きさは、並列する還流ダイオ ード100に流れる順バイアス電流に比べて非常に小さく、動作にはほとんど影響しない 。そして、半導体スナバ200は、バイアス電圧の変化に伴う過渡電流が流れた後は、順 バイアス状態と定常状態に移行するため遮断状態となり、還流ダイオード100のみが導 通状態となる。このとき本発明の第1の実施の形態においては、還流ダイオード100が 炭化珪素材料の半導体基体からなるショットキーバリアダイオードで構成されているため 、一般的なシリコン材料からなるpn接合ダイオードに比べて、ドリフト領域2の抵抗を より低抵抗で形成することができ、導通損失を低減することができる。このように、本発 明の第1の実施の形態は、導通状態においても受動素子がショットキーバリアダイオード のみで構成されている従来技術と同様の効果を有する。

(12)

[0048]

次に、スイッチング素子Dがターンオンし、スイッチング素子Dがオン状態に移行する のに連動して、受動素子Aは逆バイアス状態となり遮断状態に移行する。図3に示すよう に、ショットキーバリアダイオードにおいては、下部電極4側からドリフト領域2中に供 給されていた電子電流は順バイアス電圧の低下と共に減少する。そして、順バイアス電圧 がショットキー接合部のショットキー障壁高さに応じた電圧以下になり、更には、ショッ トキー接合部に逆バイアス電圧が印加されはじめると、ドリフト領域2中には上部電極3 とのショットキー接合部から伸びた空乏層が広がり遮断状態へと移行する。 [0049]

この導通状態から遮断状態に移行する際に、還流ダイオードの素子内部に蓄積されてい た過剰キャリアが消滅する過程において、過渡的に発生する電流が逆回復電流である。こ の逆回復電流は、受動素子A並びにスイッチング素子Dに過渡電流として流れ、それぞれ の素子において損失(ここでは逆回復損失と呼ぶ)が発生する。このことから、還流ダイ オードで発生する逆回復電流は極力小さいほうが良い。

 $\begin{bmatrix} 0 & 0 & 5 & 0 \end{bmatrix}$

本 発 明 の 第 1 の 実 施 の 形 態 で は 、 還 流 ダ イ オ ー ド 1 0 0 を 炭 化 珪 素 か ら な る 半 導 体 材 料 で形成したユニポーラ動作のショットキーバリアダイオードで形成しており、一般的なシ リコンで形成されたpn接合ダイオードに比べるとこの逆回復電流は格段に小さい。つま り、逆回復損失を大幅に低減することができる。

[0051]

この逆回復損失の違いは、両者の遮断・導通のメカニズムの違いで説明することができ る。

[0052]

40 まず、一般的なシリコンで形成されたpn接合ダイオードは、順バイアス導通時には少 数 キ ャ リ ア 注 入 に よ る ド リ フ ト 領 域 の 伝 導 度 変 調 効 果 が あ る た め 、 導 通 損 失 を 極 力 低 減 し つつ耐圧を確保するため、ドリフト領域の厚みを小さく、かつ、不純物濃度を低く形成す るのが一般的である。そして、例えば600Vクラスのpn接合ダイオードを実現しよう とすると、低不純物濃度の実現性の制限から、例えばドリフト領域の不純物密度が10¹⁴ с m⁻³程度とした場合、厚みが 5 0 μ m 程度と比較的ドリフト領域の厚い基板を使用する 必要がある。 導通時にはバイポーラ動作の伝導度変調効果によって、 流れる電流の大きさ に応じて、少数キャリアと多数キャリアがほぼ同等の濃度になるようにドリフト領域に注 入されるため、低抵抗を得ることができる。 例えば数100A/cm²程度の順バイアス 電流が流れた場合、多数キャリア(電子)及び少数キャリア(ホール)の濃度が共に10 ¹⁷ cm⁻³台となる程度までキャリアが注入され、それらが過剰キャリアとなって動作する 50

10



【0053】

一方、ショットキーバリアダイオードについては、導通時に流れる電流が多数キャリア である電子のみで構成されるため、遮断状態に移行する際に発生する過剰なキャリアの量 自体が、ほぼ還流ダイオード100に空乏層が形成される際に空乏層中から排出されるキ ャリアの量のみしか発生しない。つまり、例えば600Vクラスとして不純物密度が10 ¹⁶ с m⁻³、厚みが5µmのドリフト領域2が全域空乏化した場合にも、上記pn接合ダイ オードと単純に比較して、キャリア密度が10分の1、キャリアの分布しているドリフト 領域の厚みが10分の1となるため、トータルで100分の1程度の過剰キャリアしか発 生しない。このことから、還流ダイオード100をユニポーラ動作をする素子で形成する ことで、逆回復電流を大幅に低減し、その結果、逆回復損失を大幅に低減することができ る。このように、逆回復損失低減の効果は、受動素子がショットキーバリアダイオードの みで構成されている従来技術と同様の効果を有する。 【0054】

(13)

更に、本発明の第1の実施の形態においては、従来技術である受動素子がショットキー バリアダイオードのみで構成されている場合では本質的に解決できなかったユニポーラ動 作ならではの逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。 【0055】

この振動現象自体は、還流ダイオードが組み込まれたインバータ等の電力変換装置の回路中に生じる寄生インダクタンスLsと、還流ダイオードの逆回復動作時の逆回復電流I rの遮断速度(dIr/dt)の相互作用によってサージ電圧Vsが生じ、これを起点と して発生することが一般的に知られている。この電流・電圧の振動現象は、サージ電圧に よる素子の破壊、振動動作中の損失の増大、周辺の回路の誤動作などを引き起こすことか ら、安定動作の阻害要因となるため、抑制することが求められる。このため、振動現象を 低減するためには、逆回復動作時の電流の遮断速度(dIr/dt)を緩和することと、 更には振動している電流をいち早く減衰し振動を収束させる機構が必要となる。 【0056】

しかしながら、従来のユニポーラ動作をするショットキーバリアダイオードのみでは、 逆回復電流Irの成分が多数キャリアで構成されているため、過剰キャリアによる逆回復 電流Irは大きく減るものの、空乏層の形成速度でほぼ決まる逆回復時間tがほとんど制 御できないことから、電流・電圧に振動現象が生じやすく、その振動も容易に減衰しない 。その理由として大きく2つ挙げられる。

[0057]

1つは、上述したように、ショットキーバリアダイオードにおいては、遮断状態から導 通状態に注入される過剰キャリアの量が、遮断時にドリフト領域中に形成される空乏領域 を補充する多数キャリアのみで構成されている点である。つまり、ショットキーバリアダ イオードの逆回復電流の遮断速度(dI/dt)はほとんど空乏領域の形成速度にのみ依 存し、かつ、少数キャリアがほとんど存在しないためpn接合ダイオードのようなライフ タイム制御法をそのまま用いることはできない。このため、ショットキーバリアダイオー ドのみを用いる場合、スイッチング素子のスイッチング速度を向上し過渡損失を低減しよ うとすると、より激しい振動現象が発生することから、過渡損失の低減と振動現象の抑制 にはトレードオフの関係があった。

【 0 0 5 8 】

もう1つは、ショットキーバリアダイオードは導通時にほぼ多数キャリアのみで動作す るため、導通時も遮断直前においても、素子内部の抵抗はドリフト領域の厚み並びに不純 物濃度に準じた抵抗で変わらない点である。上述したように、 pn 接合ダイオードは、導 通時は伝導度変調効果によって低抵抗になるものの、 伝導度変調が解除される逆回復動作 時にはドリフト領域は高抵抗となり、逆回復電流 Ir を抵抗制限する機構を有している。 それに対して、ショットキーバリアダイオードは、それ自体の抵抗成分としては導通時も 遮断直前においても低抵抗であり、逆回復電流 Ir を抵抗制限する機構を有していない。 10

そのため、電流・電圧に振動現象が生じやすく、その振動も容易に減衰しないのである。 更に、半導体材料として炭化珪素などワイドギャップ半導体を用いていることで、素子自 体の抵抗が小さいため導通損失を低減できる反面、振動現象がより起きやすくなっている 。このことから、ショットキーバリアダイオードのみを用いる場合、導通時の損失と振動 現象の抑制機構にトレードオフの関係があった。

(14)

【0059】

これに対して、本発明の第1の実施の形態においては、還流ダイオード100と半導体 スナバ200を並列接続する簡便な構成により、過渡損失並びに導通損失を低減しつつ、 かつ、振動現象を抑制することができる。さらに、本発明の第1の実施の形態においては 、還流ダイオード100に逆バイアス電圧が印加された際に、抵抗Rを構成する抵抗領域 への空乏層の伸張を緩和する容量低下防止領域1001が形成されているため、逆バイア ス電圧による抵抗領域への空乏容量の形成を抑えることができる。そのため、例えば、誘 電体からなるキャパシタ誘電体膜12で形成されたキャパシタCと直列に接続となる空乏 容量の形成を抑えることができるため、半導体スナバ200としてのキャパシタ容量の低 下を抑えることができる。このことから、逆回復動作時に生じる電流・電圧の振動現象を さらに安定して抑制することができると共に、キャパシタ容量の低下を防止した分だけ、 半導体スナバ200を高密度化することができ、半導体スナバ200のチップサイズを低 減することができる。

[0060]

すなわち、本発明の第1の実施の形態においては、還流ダイオード100において、順 バイアス電流が減少し、順バイアス電流がゼロになると、ドリフト領域2中に逆バイアス 電圧による空乏層が形成され、過剰キャリアで構成される逆回復電流が流れ始める。その 逆バイアス電圧が印加されるのとほぼ同時に、半導体スナバ200中のキャパシタ誘電体 膜12からなるキャパシタCにも同等の逆バイアス電圧が印加され、半導体スナバ200 中にも相応の過渡電流が流れ始める。この半導体スナバ200に流れる過渡電流は、キャ パシタ誘電体膜12からなるキャパシタCの大きさと基板領域11の抵抗R成分の大きさ で決まり、自由に設計することができる。

[0061]

本発明の第1の実施の形態においては、基板領域11の表層部にキャパシタ誘電体膜1 2に接するように形成された容量低下防止領域1001が、基板領域11に空乏層が形成 されるのを緩和する領域として機能するため、キャパシタCの大きさをほぼキャパシタ誘 電体膜12によって形成することができ、十分な振動現象の抑制が可能となる。 【0062】

つまり、受動素子Aが逆回復動作をする状態においては、還流ダイオード100及び半 導体スナバ200は逆バイアス電圧が印加されるため、半導体スナバ200においては、 下部電極14側に高い電圧が印加される状態となる。このとき、n型で構成されている基 板領域11中の過剰電子は、下部電極14側に引き寄せられることになる。このため、例 えば、容量低下防止領域1001が形成されていない場合、基板領域11中にキャパシタ 誘電体膜に接する部分から空乏層が伸張し、基板領域11中にも空乏容量が形成される。 基板領域11は、半導体スナバ200が充分機能するように、本発明の第1の実施の形態 においては、例えば抵抗率が100 cmと抵抗の大きい、つまり、不純物密度が小さい シリコン基板を用いているため、より空乏層が広がりやすい状態となっている。空乏層で 形成される容量の場合、空乏層が広がれば広がるほどキャパシタ容量が小さくなることと 、この空乏層容量はキャパシタ誘電体膜12で構成されている誘電容量と直列接続をして いることから、半導体スナバ200としてのキャパシタ容量は、少なくとも誘電容量のみ で得られるキャパシタ容量より低下する。例えば、本発明の第1の実施の形態において、 基板領域11中に伸びる空乏層が10μm伸びた場合、シリコンの比誘電率を11.9と した場合、単位面積当たりの静電容量は約1.0µF程度になる。つまり、上記キャパシ 夕誘電体膜12が1µm厚のシリコン酸化膜で形成されている場合の静電容量約3.4µ Fに対して、小さい容量が形成されてしまうのに加えて、それらが直列接続しているため 10

30

50

に、合成したキャパシタ容量としては、約0.8μ F 程度とキャパシタ誘電体膜の容量に 比べて約1/4の容量となってしまう。更に、空乏層が伸びれば伸びるほどキャパシタ容 量は減少してしまうことになる。

【 0 0 6 3 】

一方、本発明の第1の実施の形態においては、容量低下防止領域1001が本来空乏層が形成されやすい、キャパシタ誘電体膜12と接する基板領域11に形成されているため、基板領域11への空乏層の伸びを大幅に緩和している。つまり、高い不純物密度で形成された容量低下防止領域1001中の電子は下部電極14側に高い電圧が印加されてもなかなか枯渇しないため、ほとんど空乏層が広がらないからである。一般的に空乏層の伸びは不純物密度の大きさに反比例するため、不純物密度が5桁大きければ、空乏層の伸びは5桁小さくなることになる。つまり、本発明の第1の実施の形態においては、ほとんど基板領域11には空乏層が伸びないため、半導体スナバ200はキャパシタ誘電体膜12で形成されたキャパシタ容量として働く。このため、単位面積当たりの誘電容量をほとんど低下させることなく、十分な振動現象の抑制が可能となる。

また、空乏層が形成されても、キャパシタ誘電体膜12で形成した容量に対して、例え ば10倍の容量を有していれば、半導体スナバ200としてのキャパシタ容量の低下は1 割程度に抑えることができる。半導体装置及び半導体プロセスの現実的な製造バラつきが やはり1割前後であることを考えると、少なくともこの程度の低下しろとなるような空乏 層の伸びに抑えるのが望ましい。

[0065]

いずれにしても、基板領域11への空乏層の伸びを緩和する容量低下防止領域1001 を形成することによって、振動現象の抑制を効率的に実現できる。

【 0 0 6 6 】

以上、本発明の第1の実施の形態の動作を説明してきたが、この並列に接続された半導体スナバ200の効果は3つある。

【0067】

1 つ目は、半導体スナバ200は電圧の過渡変動がないと動作しないため、スイッチン グ素子Dのスイッチング速度には影響を与えず、スイッチング速度に依存する損失は従来 と同様に低く抑えることができることである。つまり、還流ダイオード100に流れる順 バイアス電流の遮断速度を高速に設定することができるため、メイン電流の遮断に伴う損 失を低減できる。

[0068]

2 つ目は、還流ダイオード100が逆回復動作に入ったときに、還流ダイオード100 に並列接続された半導体スナバ200のキャパシタ成分並びに抵抗成分が作動し、逆回復 電流の遮断速度(dIr/dt)を緩和することができ、サージ電圧そのものを低減でき ることである。

[0069]

更に3つ目は、半導体スナバ200に流れた電流を基板領域11の抵抗成分で電力消費 するため、寄生インダクタンスLsで生じたエネルギーを吸収し、振動現象を素早く収束 することができることである。

【 0 0 7 0 】

このように、本発明においては、還流ダイオード100が有する過渡損失ならびに導通 損失を低減する性能を有すると同時に、ユニポーラ動作ならではの本質的な振動現象を半 導体スナバ200を用いることで解決することができるという特徴を有する。 【0071】

ー般に、 R C スナバ構成は回路として見れば従来から知られた回路であるが、スナバ 回路を半導体基体上に形成する半導体スナバ200は、ユニポーラ動作もしくはユニポー ラ動作と同等の動作を有する還流ダイオード100と組み合わせることで、初めてスナバ 回路として十分な機能を果たすことができる。つまり、インバータ等の電力変換装置に一 10

般的に用いられてきたシリコンからなるpn接合ダイオードをにおいては、電力容量の制 限で半導体チップ上のスナバ回路は事実上困難であり、ディスクリート部品であるフィル ムコンデンサなどからなるキャパシタとメタルクラッド抵抗などからなる抵抗を電力変換 装 置 の 半 導 体 パ ッ ケ ー ジ の 内 側 も し く は 外 側 の メ イ ン 電 流 が 流 れ る 経 路 に 配 置 す る 必 要 が あるためである。その理由として、スナバ回路が十分機能を果たすためには、逆回復電流 の遮断速度(dIr/dt)を緩和するために、ダイオードに流れる逆回復電流と同程度 の過渡電流が流れるような容量を持つキャパシタが必要であること、かつ、振動現象を減 衰するために、そのキャパシタに流れる電流を電力消費可能な電力容量を有する抵抗が必 要であること、が挙げられる。上述したように、pn接合ダイオードは還流する電流の大 きさによって、逆回復電流の大きさが変化し、上記一例ではユニポーラ動作のショットキ ーバリアダイオードに比べて100倍もの逆回復電流が発生する。ダイオードに流れる電 流密度が更に大きくなったり、また耐圧クラスが大きくなるほど、導通時に注入される過 剰キャリアは更に増大し、逆回復電流も大きくなる。そのため、キャパシタを半導体チッ プ上に形成しようとすると、厚みは必要耐圧で制限されることから、単純に計算して面積 を100倍にする必要がある。また、抵抗Rに関しても消費すべき電力が100倍となる ため体積を100倍にする必要があり、結果としてチップサイズが100倍必要となる。 このことから、従来の技術の延長では電力変換装置におけるスナバ回路を半導体チップで 形成するという発想は事実上困難であった。

【0072】

本発明の第1の実施の形態においては、還流ダイオード100に流れる過渡電流が高々 ドリフト領域2に空乏層が形成される際に発生するキャリアのみからなる過渡電流である ことに着目し、スナバ回路を小容量の半導体スナバ200で形成しているところが従来技 術と異なる点である。更に、本発明の第1の実施の形態の構成により、過渡損失と導通損 失を低減する性能と振動現象を抑制する上で、従来技術にはない新たな効果を得ることが できる。

[0073]

1つは、ユニポーラ動作をする還流ダイオード100に所定のキャパシタ容量及び抵抗 値をもつ半導体スナバ200を一旦並列接続すると、その還流ダイオードが動作する全電 流範囲、全温度範囲において、スナバ機能が有効に働くということである。上述したよう に、ショットキーバリアダイオードの逆回復電流は、逆バイアス電圧によって空乏層が生 じた際に発生する過剰キャリアのみで構成されているため、還流動作時に流れていた電流 の大きさによらず、毎度ほぼ一定の逆回復電流が流れるためである。また同様の理由で、 還流ダイオードの温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が流れるためで ある。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、かつ振動現象 を抑制することができる。これらは、一般的なpn接合ダイオードとの組み合わせでは得 られない効果である。

【0074】

もう1つは、図2に示すようにスナバ回路を半導体スナバ200で形成することで、還流ダイオード100の直近に低インダクタンスで実装することができ、更に過渡損失を低減しかつ振動現象を抑制できる点である。これは、還流ダイオード100にスナバ回路を並列接続する際に生じる寄生インダクタンスが小さいほど、スナバ回路に流れる過渡電流が流れやすく、還流ダイオードに流れる逆回復電流の遮断速度(dIr/dt)を緩和しやすくなることと、スナバ回路中のキャパシタに印加される電圧に重畳される寄生インダクタンスで発生する逆起電力が小さいため、キャパシタの耐圧範囲でスイッチング時間を 遠くできることによる。このことから、本発明の第1の実施の形態においては、従来のディスクリート部品であるフィルムコンデンサなどからなるキャパシタとメタルクラッド抵抗などからなる抵抗とを用いるスナバ回路の場合に比べて、寄生インダクタンスを低減す ることで、スイッチング時間を短縮し過渡損失を低減できるとともに、逆回復電流の遮断 速度(dIr/dt)を適切に緩和し振動現象を抑制することができる。

また、スナバ回路を還流ダイオード100の直近に実装することは、不要なノイズ放射 を低減することにもなる。例えば従来のディスクリート部品であるフィルムコンデンサな どからなるキャパシタCとメタルクラッド抵抗などからなる抵抗Rとを用いるスナバ回路 の場合では、還流ダイオード100で発生した振動電流はこれらの部品を通り、還流ダイ オード100に戻る経路を通る。その際に抵抗Rにより振動電流が抑制されていくが、そ れまでの間にこの電流経路が作る面が一種のループアンテナとして働き、ノイズを放射す る。スナバ回路を半導体スナバ200で形成した場合には、還流ダイオード100の直近 に実装していることから、振動電流の電流経路が作る面の大きさがディスクリート部品を 用いた場合よりも格段に小さくなり、振動電流によるノイズ放射が低減される。これによ り、ノイズによる制御回路等の誤動作を防ぐことができる。

[0076]

更に、本発明の第1の実施の形態においては、スナバ回路を半導体スナバ200で形成 することで、還流ダイオード100と同様の実装工程を用いて電力変換装置を構成するこ とができるため、簡便でかつ容易に振動現象を抑制することができるとともに、従来技術 のスナバ回路に比べて必要な体積も大幅に低減できる。

[0077]

また、半導体スナバ200の抵抗成分を半導体基体で形成し図2に示すような半導体パ ッケージに直接実装することができるため、高い放熱性を得ることができる。そのため、 外付けの抵抗等に比べて、より高密度の抵抗設計が可能となる。つまり、破壊に対する耐 性が高くより小型化が実現可能である。

また、本発明の第1の実施の形態で一例としてあげたように、例えば還流ダイオード1 00を炭化珪素からなるショットキーバリアダイオードで構成することで、本発明の効果 を最大限に引き出すことができる。つまり、所定の耐圧を得るために、ワイドバンドギャ ップにより空乏層の厚みを小さくできるほど、還流ダイオード100自体の抵抗が小さく 低導通損失を低減できるのであるが、その反面、逆回復電流の遮断速度(dIr/dt) が高くなり、かつ振動エネルギーが消費されないため、振動現象がより顕著となる性質を 有しているからである。例えば、還流ダイオード100としてシリコンからなるショット キーバリアダイオードを用いた場合には、本発明の効果として一定レベルの効果は得られ るものの、ドリフト領域2の不純物濃度や厚みの制限により、炭化珪素材料に比べてダイ オード自体に大きな抵抗成分を有するため、ダイオード自体で振動エネルギーを消費し減 衰しやすい。このことから、還流ダイオード100が炭化珪素などのワイドバンドギャッ プ半導体で構成することで、より顕著に導通損失の低減と振動現象の緩和を両立すること ができる。

[0079]

なお、本発明の第1の実施の形態においては、還流ダイオード100の半導体材料を炭 化珪素とした場合で説明しているが、窒化ガリウムやダイヤモンドなどのワイドギャップ 半導体を用いても同様の効果を得ることができる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

40 また、 図 4 に 示 す 容 量 低 下 防 止 領 域 1 0 0 1 は 、 半 導 体 ス ナ バ 2 0 0 の 抵 抗 R の 抵 抗 値 調 整 機 能 も 有 し て お り 、 半 導 体 ス ナ バ 2 0 0 の 振 動 現 象 抑 制 効 果 を 容 易 に 、 か つ 、 最 大 限 に引き出すことが可能である。例えば、抵抗Rは基板領域11の抵抗値でほぼ決まる構成 としているが、抵抗値を変更もしくは調整する場合、面積・厚み・不純物密度(比抵抗) を変えることで対応は可能である。ただし、面積はキャパシタ容量Cに必要な面積に依存 すること、厚みはそれ自身の厚みを変更する場合、機械加工が必要なこと、更に機械的強 度が得られる範囲でのみ設定可能なこと、更に、不純物密度については基板領域11の作 成時点、つまり半導体ウェハを作成する時点で条件が定まっている必要があることなど、 抵抗の微調整や変更がそれほど容易ではない。しかし、本発明の第1の実施の形態におい ては、容量低下防止領域1001を形成する際に、容量低下防止領域1001の厚みや面 積を調整することで容易に抵抗Rの値を調整することができる。つまり、図4における容 50

10

量低下防止領域1001を、例えば基板領域11の表層部にイオン注入法でn型不純物と なるリンやひ素などを導入し、熱拡散によって不純物の活性化及び拡散することで形成す る場合、熱拡散の条件を変えることで、容量低下防止領域1001の厚みを制御すること ができる。容量低下防止領域1001の厚みを小さくすると、抵抗領域(基板領域)11 の厚みが大きくなるので、抵抗Rの値は大きくなり、容量低下防止領域1001の厚みを 大きくすると、抵抗領域(基板領域)11の厚みが小さくなるので、抵抗Rの値は小さく なる。

【0081】

また、図8及び図9に示すように、容量低下防止領域1001を形成する面積(図8及 び図9の断面構造では幅)を変えることでも、抵抗Rを調整することが可能である。図8 及び図9は、例えば図2で示す半導体スナバ200のチップ構造のうち、チップ端部周辺 の半導体スナバ200の一例を示している。図8は容量低下防止領域1001が上部電極 13の端部とほぼ同等の位置に端部が来るように形成されている場合を示している。つま り、図8中の半導体スナバ200においては、容量低下防止領域1001の面積をキャパ シタ容量Cとして働く上部電極と同等とした場合を示している。図中、破線で示している 部分は、逆バイアス電圧が印加された際に、基板領域11中を流れる電子の広がりを45 度近似で示している。

【0082】

一方、図9中の半導体スナバ200においては、容量低下防止領域1001の面積をキャパシタ容量Cとして働く上部電極よりも大きく形成した場合を示している。図9においては、高い不純物で形成されている容量低下防止領域1001中は電子は横方向にも移動しやすいため、図中、破線で示す電子の流れる範囲は図8に比べてより広い範囲で流れることになる。つまり、図8に比べて低い抵抗にすることができる。このように、容量低下防止領域1001はキャパシタCの低下を防ぐだけでなく、抵抗Rの調整を容易にすることができ、製造が容易で、かつ振動現象を更に緩和しやすいという特徴を有する。 【0083】

以上、本発明の第1の実施の形態における半導体スナバ200の基本的な動作を図4及び図8、図9を用いて説明してきたが、図10及び図11下部電極14と接する基板領域11の表層部においても、容量低下防止領域1002を形成するとなお良い。図4は図8に対応する断面図、図11は図9に対応する断面図である。不純物密度が小さく比抵抗が大きい基板領域11はそのまま下部電極14と接続するとショットキー接続となってしまうので、上部電極13側よりは影響は小さいものの、下部電極14側に形成される基板領域11の容量が安定しないからである。そのため、不純物濃度が高い容量低下防止領域1002を形成し、下部電極14とオーミック接続することで、無用な容量が下部電極14

【0084】

以上、図4及び図8~図11においては、基板領域11がn型で形成された場合につい て説明してきたが、図12~図14に示すように、p型で形成されていても良い。図12 は図4に対応し、図13が図10に対応し、図14が図11に対応する。基板領域11が p型の場合、図12に示すように、還流ダイオードに逆バイアス電圧が印加された際には 、下部電極14側の基板領域11の表層部に空乏層が広がりやすくなるため、容量低下防 止領域1003は下部電極14に接し、かつ、オーミック接続するように形成するのが望 ましい。つまり、下部電極14に高い電圧が印加される状態においては、p型で構成され ている基板領域11中の過剰正孔は、上部電極13側に引き寄せられることになるため、 容量低下防止領域1003が形成されていない場合は、下部電極14側の基板領域11中 に空乏層が伸張するためである。図12においては、容量低下防止領域1003が形成さ れているため、逆バイアス電圧が印加されてもキャパシタ容量の低下が起こりにくい。ま た、図13については、容量低下防止領域1004によって上部電極13側への空乏容量 形成を防止し、図14については、図11と同様に、容量低下防止領域1004によって 上部電極13側の抵抗Rの調整が容易にできる。 10



[0085]

以上、本発明の第1の実施の形態の一例として図1~図4をベースとして基本的な動作 を説明してきたが、半導体スナバ200としては、図1で示す単純なRCスナバ回路以外 にも、例えば図15に示すように、抵抗220に並列に接続するようにダイオード230 を有する構成であっても良い。これは、キャパシタCと抵抗Rを少なくとも有するように 構成された半導体スナバ200であれば、上記と同様の効果を得ることができるためであ る。

[0086]

また、実装形態の一例として示した図2のセラミック基板を用いた半導体パッケージ以 外にも、例えば図16に示すように、金属基材420を支持基材及びカソード端子とし、 アノード端子340とモールド樹脂510からなるような所謂モールドパッケージ型の実 装形態を用いても良し、他の実装形態をとっていても良い。また、本発明の第1の実施の 形態においては、還流ダイオード100と半導体スナバ200がそれぞれ1チップずつの 場合を示しているが、一方もしくは両方が複数のチップで構成されていてももちろん良い 。また、図2及び図16はカソード端子側の下部電極4及び14のみを半田等で実装し、 アノード端子側は金属配線320,330を配線する場合を一例として挙げているが、カ ソード端子及びアノード端子の両面を半田等で実装する方式としても良い。両面を半田等 で実装することで冷却性能が向上するため、還流ダイオード100の放熱性及び半導体ス ナバ2000抵抗210の放熱性が増すため、より高密度に実装することができる。 【0087】

また、本発明の第1の実施の形態を説明するに当たって、半導体スナバ200の構造の 一例として図4を用いて基本的な動作の説明していたが、図17~図20に示すように、 抵抗Rを別の構成で形成していてももちろん良い。

【 0 0 8 8 】

図17は、図4で示した基板領域11からなる抵抗Rの主成分を、基板領域11以外で 形成した場合を示している。図17中、図4で用いた基板領域11の代わりに、n⁺型の 低抵抗基板で構成された低抵抗基板領域16で形成し、抵抗Rの主成分をキャパシタ誘電 体膜12上に例えばn型の多結晶シリコンからなる抵抗領域17で形成している。多結晶 シリコンからなる抵抗領域17は厚み及び不純物濃度を変えることで抵抗値を自由に変え られるところが利点として挙げられる。つまり、支持基体として基板領域を選ぶ際にどの ような基板を用いても半導体スナバ200を形成できるため、実現性の自由度をあげるこ とが可能となる。

【0089】

また、図18においても、還流ダイオード100に逆バイアス電圧が印加された場合に 、抵抗領域17中に空乏層が広がらないように、n型で高濃度の容量低下防止領域100 5が上部電極13側に形成されている。このように形成することで、抵抗領域17を用い た場合においても、キャパシタCの低下を防ぐことができる。なお、抵抗領域17は多結 晶シリコン以外でも、どのような材料を用いても良いが、抵抗領域17をシリコンよりも 高い絶縁破壊電界を持つ材料で構成するとなお良く、抵抗領域17の製作プロセスを更に 容易にする効果がある。例えば、逆回復時に還流ダイオード100の両端にサージ電圧と して100Vが印加された場合、半導体スナバ200においては、キャパシタCには過渡 電流が流れるため、概ね抵抗領域の両端に、サージ電圧と同等の100Vが印加される。 このとき、抵抗領域には、その材料に応じた絶縁破壊電界と厚みから決まる絶縁破壊電圧 以上の破壊耐圧が求められる。100Vの破壊耐圧を持たせるためには、シリコンの場合 、 絶 縁 破 壊 電 界 が 約 0 . 3 M V / c m で あ る の で 、 3 μ m 程 度 の 厚 さ が 必 要 に な る 。 そ こ に、 シ リ コ ン よ り も 高 い 絶 縁 破 壊 電 界 を 持 つ ポ リ 炭 化 珪 素 を 用 い る と 、 絶 縁 破 壊 電 界 が 約 3.6MV/cmであるので、厚みを1/10程度に削減することができる。そのため、 抵抗領域作製時の堆積時間を短縮でき、プロセスを容易にすることができる。また、炭化 <u> 珪素のほうがシリコンよりも熱伝導率が3倍程度良いため、抵抗領域17の放熱性を良く</u> する効果もある。

20

【 0 0 9 0 】

図18は抵抗Rの主成分として、図4で説明した基板領域11と図17で説明した抵抗 領域17を直列に接続した場合を示している。図18においても、基板領域11中に容量 低下防止領域1001を形成し、抵抗領域17中に容量低下防止領域1005を形成する ことで、空乏層の形成を抑えることができる。

(20)

【0091】

なお、図17及び図18は抵抗領域17がn型の多結晶シリコンで形成された場合について説明してきたが、p型の多結晶シリコンで形成された場合は、図19及び図20に示すように、p型で高濃度の容量低下防止領域1006をキャパシタ誘電体膜12側の抵抗領域17中に形成すれば良い。

【0092】

このように、抵抗Rの主成分についても、キャパシタCの成分と直列接続するように形 成されていれば、どのような領域で構成しても良い。

【0093】

また、図21及び図22はスナバ回路に用いるキャパシタ容量Cの大きさによって、振 動 現 象 の 抑 制 効 果 と の 関 係 と キ ャ パ シ タ 容 量 C に 流 れ る 過 渡 電 流 に よ る 損 失 の 増 加 し ろ と の関係について、一例として回路シミュレータを用いて計算した結果である。スナバ回路 の振動低減は、回路中の寄生インダクタンスLsと還流ダイオードのキャパシタ容量成分 C0と還流ダイオードに並列接続されたスナバ回路のキャパシタ容量 Cと抵抗 Rで構成さ れた簡単な回路で計算できる。例えば、本計算では、効果回路中の寄生インダクタンスを Ls=99nH、抵抗R=40 に固定して、C/C0の大きさによって、振動現象の減 衰時間やスナバ回路で発生する過渡損失の増加しろの変化を検証した。なお、還流ダイオ ードのキャパシタ容量C0は例えば150pFとした。まず、C/C0が大きくなるほど 振動現象の減衰時間は小さくなる。図22の左側の軸は、スナバ回路がない場合におい て電圧もしくは電流振動が1/10に減衰するまでの時間をt0とし、スナバ回路を追加 した際にスナバ回路がない場合と同等の振動となるまでの時間をtとした場合の振動現象 収束時間比t/t0を示している。図21から、C/C0の値が0.1前後から振動現象 の 減 衰 効 果 が 顕 著 に な っ て い る 。 一 方 、 C / C 0 が 1 0 を 超 え る 辺 り か ら 振 動 現 象 の 収 束 時間比の値が飽和傾向になる。また、図22の右軸に示すように、スナバ回路に形成する キャパシタ容量Cによって、過渡動作時にはキャパシタ容量Cの大きさに比例する過渡電 流による損失Eが発生するため、キャパシタ容量Cの大きさは極力小さいほうが望ましい 。なお、E0は還流ダイオードに流れる過渡電流で発生する損失である。

【0094】

このことから、本発明の第1の実施の形態で用いるスナバ回路のキャパシタ容量Cの大きさは還流ダイオード100の遮断状態におけるキャパシタ成分の容量の大きさに比べて、1/10倍以上10倍以下の範囲で容量を選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、上記第1の実施の形態で説明したどの実施例においても得ることができる。

[0095]

(第2の実施の形態)

図23~図25及び図3、図4を用いて、本発明の第2の実施の形態に係る半導体装置 を説明する。本発明の第2の実施の形態においては、第1の実施の形態と同様の動作をす る部分の説明は省略し、異なる特徴ついて詳しく説明する。

【0096】

図23は図1に対応する本発明の第2の実施の形態を説明する回路図、図24は図2に 対応する図23の回路図の一例として具体化した半導体チップの実装図、図25、図3並 びに図4は図24の実装図に用いられている半導体チップのそれぞれの断面構造図の一例 である。

[0097]

図 2 3 に示すように、本発明の第 2 の実施の形態における半導体装置は、第 1 の実施の ⁵⁰

10

30

20

10

20

40

形態で説明したユニポーラ動作もしくはユニポーラ動作と同等の動作をする還流ダイオー ド100と、少なくともキャパシタ210と抵抗220を含むように構成された半導体ス ナバ200に加え、スイッチング素子600が、それぞれエミッタ端子301並びにコレ クタ端子401に接続するように、並列接続された半導体装置である。 【0098】

本発明の第2の実施の形態では、一例として、還流ダイオード100と半導体スナバ2 00とスイッチング素子600とが別の半導体チップとして形成した場合について説明す る。半導体スナバ200の構成並びに還流ダイオード100の構成は、例えば第1の実施 の形態と同じ構成とした場合について説明する。スイッチング素子600に関しては、例 えばシリコンを半導体基体材料としたIGBTを使用した場合について説明する。なお、 本発明の第2の実施の形態では、エミッタ端子301とコレクタ端子401が互いに対面 するように電極形成された、いわゆる縦型のIGBTを一例として説明する。 【0099】

図24は、図23で示した還流ダイオード100(例えば炭化珪素ショットキーバリア ダイオード)と半導体スナバ200(例えばシリコン半導体RCスナバ)更にはスイッチ ング素子600(例えばシリコンIGBT)からなる半導体装置について具体的な装置を 示した実装図である。

【 0 1 0 0 】

図24においては、図2と同様に半導体パッケージの一例としてセラミック基板を用いた場合について説明する。カソード側金属膜410上には、還流ダイオード100、半導体スナバ200更にはスイッチング素子600のそれぞれの半導体チップのコレクタ端子401側が例えば半田やろう材等の接合材料を介して接するように配置されている。そして、還流ダイオード100、半導体スナバ200及びスイッチング素子600のそれぞれの半導体チップのエミッタ端子301側は、例えばアルミワイヤやアルミリボンなどの金属配線320,330,350を介して、共にアノード側金属膜310に接続された構成となっている。更に、本発明の第2の実施の形態においては、スイッチング素子600の ゲート端子から金属配線710を介して、ゲート側金属膜700に接続された構成となっている。

[0 1 0 1 **]**

スイッチング素子600、還流ダイオード100及び半導体スナバ200を構成するそ ³⁰ れぞれの半導体チップの断面構造を示したのが、それぞれ図25、図3及び図4に示す断 面構造図である。

図25に示すように、スイッチング素子600は、一例として一般的なIGBTの構成 を示している。例えばシリコンを材料としたp^型の基板領域21上に、n型のバッファ 領域22を介して、n゚型のドリフト領域23が形成された基板材料を用いた場合で説明 する。基板領域21としては、例えば抵抗率が数mから数10m cm、厚さが数~数1 00μm程度のものを用いることができる。ドリフト領域 23としては、例えば n型の不 純物密度が10¹³~10¹⁶cm⁻³、厚みが数10~数100umのものを用いることがで きる。なお、素子構造や所要の耐圧により、抵抗率や不純物密度及び厚みが前記範囲外と なってももちろん良いが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低減でき るため、可能な限り抵抗が小さくなるようにするのが望ましい。本発明の第2の実施の形 態では例えば不純物密度が10¹⁴cm⁻³、厚みが50µmで耐圧が600Vクラスのもの を用いた場合で説明する。バッファ領域22はドリフト領域23に高電界が印加された際 に、基板領域21とパンチスルーするのを防止するために形成される。本発明の第2の実 施の形態では一例として、基板領域21を支持基材とした場合を説明しているが、バッフ ァ領域22やドリフト領域23を支持基材としても良い。バッファ領域22は基板領域と 21とドリフト領域23とがパンチスルーしない構造であれば、特になくても良い。

ドリフト領域23中の表層部にp型のウェル領域24が、更にウェル領域24中の表層 ⁵⁰

(21)

部にn⁺型エミッタ領域25が形成されている。そして、ドリフト領域23、ウェル領域24及びエミッタ領域25の表層部に接するように、例えばシリコン酸化膜からなるゲート絶縁膜26を介して、例えばn型の多結晶シリコンからなるゲート電極27が配設されている。更に、エミッタ領域25並びにウェル領域24に接するように例えばアルミ材料からなるエミッタ電極28が形成されている。エミッタ電極28とゲート電極27との間には互いに接しないように、例えばシリコン酸化膜からなる層間絶縁膜29が形成されている。また、基板領域21にオーミック接続するようにコレクタ電極30が形成されている。このように、本説明で用いるIGBTはゲート電極27が半導体基体に対して平面上に形成されている所調プレーナ型をしている。

(22)

【0104】

図3に一例として示した還流ダイオード(ここではショットキーバリアダイオード)1 00の構成は第1の実施の形態で説明したものと同様とする。 【0105】

ただし、図4に示す半導体スナバ200については、基本的な構成は第1の実施の形態 と同様とするものの、スナバ機能を効果的に発揮するためには、新たに並列接続されたス イッチング素子600を考慮したキャパシタCの設定と基板領域11による抵抗Rの設定 が望ましい。ただし後述するように、還流ダイオード100に逆回復電流が流れる場合に おいては、並列されたスイッチング素子600は必ず遮断状態にあるため、半導体スナバ 200のキャパシタC及び抵抗 R の設定は、第1の実施の形態で説明した場合と同じよう に、還流ダイオード100とスイッチング素子の遮断時の空乏容量に応じた設定で対応可 能である。つまり、基板領域11は必要な抵抗値の大きさに応じて、基板の抵抗率や厚み とすることができ、例えば抵抗率が数m cmから数100 cm、厚さが数10~数1 0 0 μ m 程度のものを用いることで対応可能である。また、キャパシタCの容量について も、必要耐圧を最低限満たすようにして、必要な容量が得られるように、キャパシタ誘電 体膜12の厚みや面積を変えることで対応可能である。本発明の第2の実施の形態におい ては、還流ダイオード100並びにスイッチング素子600が遮断状態時(高電圧印加時)にそれぞれ充電される空乏容量の和に対して、100分の1程度から100倍ぐらいの 範 囲 で 選 ぶ こ と が で き る が 、 十 分 な ス ナ バ 機 能 を 発 揮 し 、 か つ 損 失 の 増 加 を 極 力 抑 え 、 必 要となるチップ面積を考慮すると、後述する計算結果が示すように、概ね10分の1程度 から10倍程度の範囲が望ましい。本発明の第2の実施の形態においては、例えば還流ダ イオード100及びスイッチング素子600の耐圧よりも高くなるように例えば厚みは1 μmとし、キャパシタCの容量が還流ダイオード100及びスイッチング素子600の遮 断状態時に形成される空乏容量の和と同程度としたものを用いた場合で説明する。 [0106]

スイッチング素子6000が並列に接続された本発明の第2の実施の形態においても、後述するように、還流ダイオード100として例えばショットキーバリアダイオードを用いた場合に、ユニポーラ動作によって本質的に発生する電流・電圧の振動現象に対して、従来からバイポーラ動作のダイオードの振動低減用のスナバ回路として用いられる、メイン電流が流れる経路にフィルムコンデンサやメタルクラッド抵抗など外付けのディスクリート部品を配線する手法を用いずに、小容量で小サイズのキャパシタCと抵抗Rを有する半導体スナバ200を並列接続することで、容易にかつ効果的に振動現象を抑制できることを特徴としている。また、効果的にスナバ機能を発揮する設計式として、C=1/(2fR)が一般的に知られており(fは振動現象の周波数)、本発明の第2の実施の形態においては、その式を満たすように、小容量の半導体スナバ200を用いたキャパシタCと抵抗Rを容易に設定することができることを特徴としている。

[0107**]**

次に、本発明の第2の実施の形態の動作について詳しく説明する。

[0108]

本 発 明 の 第 2 の 実 施 の 形 態 で 説 明 す る 半 導 体 装 置 の 構 成 は 、 電 力 エ ネ ル ギ の 変 換 手 段 の 1 つ と し て 一 般 的 な 図 7 に 示 す よ う な 3 相 交 流 モ ー タ を 動 か す 所 謂 イ ン バ ー タ や 、 図 2 6

10

20

に示すような所謂+ブリッジなどの電力変換装置に用いることができる。例えば図7に示 すインバータにおいては、電源電圧(+V)(例えば本発明の第2の実施の形態では40 0V)に対して、上アームを形成する並列接続されたスイッチング素子 E1と受動素子 B 1と、下アームを形成する並列接続されたスイッチング素子E4と受動素子B4とを、逆 バイアス接続になるように直列に接続して使用される。更に、上アームを形成する並列接 続されたスイッチング素子E2と受動素子B2と、下アームを形成する並列接続されたス イッチング素子E5と受動素子B5とを直列に接続し、上アームを形成する並列接続され たスイッチング素子E3と受動素子B3と、下アームを形成する並列接続されたスイッチ ング素子E6と受動素子B6とを直列に接続する。このように3相分が接続され、3相イ ン バ ー タ を 構 成 す る 。 本 発 明 の 第 2 の 実 施 の 形 態 に 係 る 半 導 体 装 置 の 動 作 モ ー ド は 、 上 ア ームもしくは下アームのどちらかのスイッチング素子がスイッチング動作した場合に、ス イッチング動作していないアームのスイッチング素子及び受動素子が連動して、電流を遮 断 す る 遮 断 状 態 か ら 電 流 を 還 流 す る 導 通 状 態 へ 、 そ し て 導 通 状 態 か ら 遮 断 状 態 へ と 動 作 す る。ここでは、図7中の3相のうちの1相の動作を用いて半導体装置の動作を説明するこ ととし、更に、一例として下アームのスイッチング素子E4,E5,E6がスイッチング 動作をし、上アームのスイッチング素子E1,E2,E3と受動素子B1,B2,B3と が還流動作をする場合について説明する。

(23)

【0109】

まず、スイッチング素子E4,E5,E6がオンし、スイッチング素子E4,E5,E 6に電流が流れている状態においては、上アームのスイッチング素子E1,E2,E3と ²⁰ 受動素子B1,B2,B3は逆バイアス状態となり遮断状態になる。

【 0 1 1 0 】

まず、下アームの導通状態にあるスイッチング素子E4,E5,E6に並列に接続され ている受動素子B4,B5,B6においては、還流ダイオード100及び半導体スナバ2 00は遮断状態を維持する。すなわち、還流ダイオード100である図3に示したショッ トキーバリアダイオードについては、その両端に印加されている電圧がスイッチング素子 E4,E5,E6のオン電圧程度と低いものの逆バイアス電圧が印加されるためである。 また、図4に示す半導体スナバ200においては、キャパシタCとして機能するキャパシ 夕誘電体膜12が電圧が変化するときのみ動作するため、スイッチング素子E4,E5, E6のオン電圧程度の電圧が定常状態で印加された状態では遮断状態となる。 【0111】

一方、上アームのスイッチング素子E1,E2,E3と受動素子B1,B2,B3についても、電源電圧程度の逆バイアス電圧が共に印加されているため、遮断状態を維持する。すなわち、図25に示すスイッチング素子600であるIGBTについては、エミッタ端子301とコレクタ端子401間に逆バイアス電圧が印加されるため、ドリフト領域23中にはウェル領域24とのpn接合部から伸びた空乏層が形成され遮断状態が維持されるためである。また、図3に示す還流ダイオード100であるショットキーバリアダイオードにおいては、上部電極3と下部電極4間に逆バイアス電圧が印加されるため、ドリフト領域2中には上部電極3とのショットキー接合部から伸びた空乏層が生じ遮断状態が維持される。また、図4に示す半導体スナバ200においても、キャパシタCとして機能するキャパシタ誘電体膜12が高電圧により充電された状態になり、遮断状態を維持する。

このように、下アームのスイッチング素子E4,E5,E6が導通状態の時には、上下 アーム共に受動素子がショットキーバリアダイオードのみで構成されている従来技術と同 様の機能を有する。

[0113]

次に、下アームのスイッチング素子E4,E5,E6がターンオフして遮断状態に移行 する場合について説明する。

【0114】

例えば図 7 に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素 50

10

子E4,E5,E6がターンオフする際には、電圧上昇と電流遮断の位相がずれるため、 導通時の電流をほぼ維持した状態で、まずスイッチング素子E4,E5,E6の電圧上昇 が起こる。

【0115】

まず、下アームのターンオフするスイッチング素子E4,E5,E6に並列に接続されている受動素子B4,B5,B6については、還流ダイオード100及び半導体スナバ200共に、スイッチング素子E4,E5,E6がの電圧上昇に伴って、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。すなわち、図3に示す還流ダイオード100においては、電圧の上昇に伴ってドリフト領域2中に上部電極3側から空乏層が広がる際に、電子が下部電極4側に過渡電流として流れ、図4に示す半導体スナバ200においては、キャパシタ容量として働くキャパシタ誘電体膜12が印加電圧に応じて充電されるため過渡電流が流れる。このとき、半導体スナバ200のキャパシタ誘電体膜12のキャパシタ容量の充電作用によって、スイッチング素子E4,E5,E6のコレクタノエミッタ間に生じる過渡的な電圧上昇を緩和し、回路中に含まれる寄生インダクタンスによるサージ電圧の発生を抑制することができる。つまり、本発明の第2の実施の形態においては、スイッチング素子600とも並列接続することで、スイッチング素子600自体がターンオフ動作をする際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧を低減し、より安定動作を実現することができる。

【0116】

そして、スイッチング素子600の電圧上昇後、電流は所定の速度で遮断する。このと き、本発明の第2の実施の形態で一例として挙げたIGBTでは、導通時に基板領域21 から注入されたホール電流の影響で電流の遮断速度は制限され損失は生じるものの、電流 遮断による振動現象は起こりにくく、結果として安定動作に寄与している。そして、スイ ッチング素子600の電流が遮断した後は、下アームのスイッチング素子E4,E5,E 6及び受動素子B4,B5,B6は定常オフ状態となり、遮断状態を維持する。 【0117】

ー方、上アームのスイッチング素子E1,E2,E3と並列に接続されている受動素子 B1,B2,B3は、下アームのスイッチング素子E4,E5,E6のターンオフ動作に 連動して、順バイアス状態となり導通状態に移行する。図3に示す還流ダイオード100 のドリフト領域2中に広がっていた空乏層が後退し、上部電極3とドリフト領域2との間 に形成されているショットキー接合部にショットキー障壁高さに応じた順バイアス電圧が 印加されると、還流ダイオード100は導通状態となる。このとき、還流ダイオード10 0に流れる電流は、ドリフト領域2中をほぼ下部電極4側から供給される電子電流のみで 構成されており、ユニポーラ動作をする。

【0118】

また、図4に示す半導体スナバ200においても、還流ダイオード100と同様に、高 電圧の逆バイアス状態から低電圧の順バイアス状態に移行するため、キャパシタ誘電体膜 12に充電されていた電荷は放電され、過渡電流が流れる。しかしながら本発明の第2の 実施の形態では、キャパシタ誘電体膜12のキャパシタ容量が還流ダイオード100及び スイッチング素子600の遮断時に形成される空乏容量と同程度と非常に小容量であるた め、放電によって流れる過渡電流の大きさは、並列する還流ダイオード100に流れる順 バイアス電流に比べて非常に小さく、動作にはほとんど影響しない。また、並列接続され ているスイッチング素子E1,E2,E3についても、コレクタ/エミッタ間の電圧は逆 バイアス電圧状態から順パイアス状態に移行するものの、ゲート信号はオフ状態を維持す るように制御されることと、基板領域21とバッファ領域22との間のpn接合が逆バイ アス状態となるためオフ状態を維持する。ただし、コレクタ/エミッタ間の電圧状態が変 位するため、スイッチング素子600中のドリフト領域23中に生じていた空乏層の容量 変化に伴うキャパシタCとしての放電による過渡電流は流れるが、半導体スナバ200と 同様に、並列する還流ダイオード100に流れる順バイアス電流に比べて非常に小さく、 10



10

20

30

40

動作にはほとんど影響しない。そして、半導体スナバ200及びスイッチング素子600 は、バイアス電圧の変化に伴う過渡電流が流れた後は、順バイアス状態と定常状態に移行 するため遮断状態となり、還流ダイオード100のみが導通状態となる。

【0119】

本発明の第2の実施の形態においては、還流ダイオード100が炭化珪素材料の半導体 基体からなるショットキーバリアダイオードで構成されているため、一般的なシリコン材 料からなるpn接合ダイオードに比べて、ドリフト領域2の抵抗を低抵抗で形成すること ができるため、順バイアス導通時の導通損失を低減することができる。このように、導通 状態においても、受動素子がショットキーバリアダイオードのみで構成されている従来技 術と同様の効果を有する。

【 0 1 2 0 】

次に、下アームのスイッチング素子E4,E5,E6がターンオンし、再びスイッチン グ素子E4,E5,E6がオン状態に移行する動作について説明する。 【0121】

例えば図7に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素 子E4,E5,E6がターンオンする際には、電流上昇と電圧低下の位相がずれるため、 比較的高い電圧が印加された状態で、スイッチング素子E4,E5,E6に電流が流れ始 める。下アームのターンオフするスイッチング素子E4,E5,E6に並列に接続されて いる受動素子B4,B5,B6については、還流ダイオード100及び半導体スナバ20 0共に、スイッチング素子E4,E5,E6に電流が流れ、コレクタ/エミッタ間の電圧 が低下するのに伴って、電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い 逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。この とき、図3に示す還流ダイオード100においては、電圧の減少に伴ってドリフト領域2 中に広がっていた空乏層は上部電極3側に徐々に狭まり、下部電極4側からドリフト領域2 中に電子が過渡電流として流れる。また、図4に示す半導体スナバ200においては、 キャパシタ容量として働くキャパシタ誘電体膜12が印加電圧の減少と共に放電されるた め過渡電流が流れる。

[0122]

この過渡電流は、並列するスイッチング素子600に流れるターンオン電流と比べると ほとんど影響がない大きさである。このように、下アームの半導体スナバ200及び還流 ダイオード100は過渡電流が流れた後は定常状態に移行し電流は遮断されるため、スイ ッチング素子600のみが導通状態となる。

一方、上アームのスイッチング素子E1,E2,E3と並列に接続されている受動素子 B1,B2,B3は、下アームのスイッチング素子E4,E5,E6のターンオン動作に 連動して、逆バイアス状態となり遮断状態に移行する。図3に示すように、ショットキー バリアダイオードにおいては、下部電極4側からドリフト領域2中に供給されていた電子 電流は順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がショットキー接 合部のショットキー障壁高さに応じた電圧以下になり、更には、ショットキー接合部に逆 バイアス電圧が印加されはじめると、ドリフト領域2中には上部電極3とのショットキー 接合部から伸びた空乏層が広がり遮断状態へと移行する。

【0124】

この導通状態から遮断状態に移行する際に、還流ダイオードの素子内部に蓄積されていた過剰キャリアが消滅する過程において、過渡的に発生する電流が逆回復電流である。この逆回復電流は、受動素子B1,B2,B3並びに下アームのスイッチング素子E4,E5,E6に過渡電流として流れ、それぞれの素子において損失(ここでは逆回復損失と呼ぶ)が発生する。このことから、還流ダイオードで発生する逆回復電流は極力小さいほうが良い。

【 0 1 2 5 】

本発明の第2の実施の形態では、還流ダイオード100を炭化珪素からなる半導体材料 50

で形成したユニポーラ動作のショットキーバリアダイオードで形成しており、一般的なシ リコンで形成されたpn接合ダイオードに比べるとこの逆回復電流は格段に小さい。つま り、逆回復損失を大幅に低減することができる。

【0126】

更に、本発明の第2の実施の形態においては、従来技術である受動素子がショットキー バリアダイオードのみで構成されている場合では本質的に解決できなかったユニポーラ動 作ならではの逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。すなわち、 本発明の第2の実施の形態においては、還流ダイオード100において、順バイアス電流 が減少し、順バイアス電流がゼロになると、ドリフト領域2中に逆バイアス電圧による空 乏層が形成され、過剰キャリアで構成される逆回復電流が流れ始める。その逆バイアス電 圧が印加されるのとほぼ同時に、スイッチング素子600及び半導体スナバ200中のキ ャパシタ誘電体膜12からなるキャパシタCにも同等の逆バイアス電圧が印加され、スイ ッチング素子600及び半導体スナバ200中にも相応の過渡電流が流れ始める。この半 導体スナバ200に流れる過渡電流は、キャパシタ誘電体膜12からなるキャパシタCの 大きさと基板領域11の抵抗R成分の大きさで決まり、自由に設計することができる。 【0127】

本発明の第2の実施の形態においては、第1の実施の形態でも説明したように、基板領 域11の表層部にキャパシタ誘電体膜12に接するように形成された容量低下防止領域1 001が、基板領域11に空乏層が形成されるのを緩和する領域として機能するため、キ ャパシタCの大きさをほぼキャパシタ誘電体膜12によって形成することができ、十分な 振動現象の抑制が可能となる。本発明の第2の実施の形態においても、図4に示した構造 だけでなく、図8~図20及び図17、図18のいずれの構造についても、第1の実施の 形態で示したのと同様の動作をし、同様の効果を得ることができる。

【0128】

以上、本発明の第 2 の実施の形態の動作を説明してきたが、この並列に接続された半導体スナバ 2 0 0 の効果は 3 つある。

【0129】

1つ目は、半導体スナバ200は電圧の過渡変動がないと動作しないため、下アームの スイッチング素子E4,E5,E6のスイッチング速度には影響を与えず、スイッチング 速度に依存する損失は従来と同様に低く抑えることができることである。つまり、還流ダ イオード100に流れる順バイアス電流の遮断速度を高速に設定することができるため、 メイン電流の遮断に伴う損失を低減できる。

2 つ目は、還流ダイオード100が逆回復動作に入ったときに、還流ダイオード100 に並列接続された半導体スナバ200のキャパシタ成分並びに抵抗成分が作動し、逆回復 電流の遮断速度(dIr/dt)を緩和することができ、サージ電圧そのものを低減でき ることである。

[0131]

更に3つ目は、半導体スナバ200に流れた電流を基板領域11の抵抗成分で電力消費 するため、寄生インダクタンスLsで生じたエネルギーを吸収し、振動現象を素早く収束 ⁴ することができることである。

【0132】

このように、本発明の第2の実施の形態においては、還流ダイオード100が有する過 渡損失ならびに導通損失を低減する性能を有すると同時に、ユニポーラ動作ならではの本 質的な振動現象を半導体スナバ200を用いることで解決することができるという特徴を 有する。

【0133】

本発明の第2の実施の形態においては、還流ダイオード100及びスイッチング素子60 0に流れる過渡電流が高々ドリフト領域2及び23に空乏層が形成される際に発生するキャリアのみからなる過渡電流であることに着目し、スナバ回路を小容量の半導体スナバ2 10



00で形成しているところが従来技術と異なる点である。更に、本発明の第2の実施の形態の構成により、過渡損失と導通損失を低減する性能と振動現象を抑制する上で、従来技術にはない新たな効果を得ることができる。

(27)

【0134】

1つは、ユニポーラ動作をする還流ダイオード100及びスイッチング素子600に所 定のキャパシタ容量及び抵抗値をもつ半導体スナバ200を一旦並列接続すると、その還 流ダイオードが動作する全電流範囲、全温度範囲において、スナバ機能が有効に働くとい うことである。上述したように、ショットキーバリアダイオードの逆回復時に発生する逆 回復電流は、逆バイアス電圧によって還流ダイオード100及びスイッチング素子600 に空乏層が生じた際に発生する過剰キャリアのみで構成されているため、還流動作時に流 れていた電流の大きさによらず、毎度ほぼ一定の逆回復電流が流れるためである。また同 様の理由で、還流ダイオードの温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が 流れるためである。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、 かつ振動現象を抑制することができる。これらは、一般的なpn接合ダイオードとの組み 合わせでは得られない効果である。

【0135】

もう1つは、図24に示すようにスナバ回路を半導体スナバ200で形成することで、 還流ダイオード100及びスイッチング素子600の直近に低インダクタンスで実装する ことができ、更に過渡損失を低減しかつ振動現象を抑制できる点である。これは、還流ダ イオード100及びスイッチング素子600にスナバ回路を並列接続する際に生じる寄生 インダクタンスが小さいほど、スナバ回路に流れる過渡電流が流れやすく、還流ダイオー ドに流れる逆回復電流の遮断速度(dIr/dt)を緩和しやすくなることと、スナバ回 路中のキャパシタに印加される電圧に重畳される寄生インダクタンスで発生する逆起電力 が小さいため、キャパシタの耐圧範囲でスイッチング時間を速くできることによる。この ことから、本発明の第2の実施の形態においては、従来のディスクリート部品であるフィ ルムコンデンサなどからなるキャパシタとメタルクラッド抵抗などからなる抵抗とを用い るスナバ回路の場合に比べて、寄生インダクタンスを低減することで、スイッチング時間 を短縮し過渡損失を低減できるとともに、逆回復電流の遮断速度(dIr/dt)を適切

【0136】

また、スナバ回路を還流ダイオード100の直近に実装することは、不要なノイズ放射 を低減することにもなる。例えば従来のディスクリート部品であるフィルムコンデンサな どからなるキャパシタCとメタルクラッド抵抗などからなる抵抗Rとを用いるスナバ回路 の場合では、還流ダイオード100で発生した振動電流はこれらの部品を通り、還流ダイ オード100に戻る経路を通る。その際に抵抗Rにより振動電流が抑制されていくが、そ れまでの間にこの電流経路が作る面が一種のループアンテナとして働き、ノイズを放射す る。スナバ回路を半導体スナバ200で形成した場合には、還流ダイオード100の直近 に実装していることから、振動電流の電流経路が作る面の大きさがディスクリート部品を 用いた場合よりも格段に小さくなり、振動電流によるノイズ放射が低減される。これによ り、ノイズによる制御回路等の誤動作を防ぐことができる。

【0137】

更に、本発明の第2の実施の形態においては、スナバ回路を半導体スナバ200で形成す ることで、還流ダイオード100及びスイッチング素子600と同様の実装工程を用いて 電力変換装置を構成することができるため、簡便でかつ容易に振動現象を抑制することが できるとともに、従来技術のスナバ回路に比べて必要な体積も大幅に低減できる。 【0138】

また、本発明の第1の実施の形態のように、半導体スナバ200の抵抗成分を半導体基 体で形成し図2に示すような半導体パッケージに直接実装することができるため、高い放 熱性を得ることができる。そのため、外付けの抵抗等に比べて、より高密度の抵抗設計が 可能となる。つまり、破壊に対する耐性が高くより小型化が実現可能である。 10

30

【0139】

また、第1の実施の形態で例示したように、還流ダイオード100を炭化珪素からなる ショットキーバリアダイオードで構成することで、本発明の効果を最大限に引き出すこと ができる。つまり、所定の耐圧を得るために、ワイドバンドギャップにより空乏層の厚み を小さくできるほど、還流ダイオード100自体の抵抗が小さく低導通損失を低減できる のであるが、その反面、逆回復電流の遮断速度(dIr/dt)が高くなり、かつ振動エ ネルギーが消費されないため、振動現象がより顕著となる性質を有しているからである。 このことから、還流ダイオード100が炭化珪素などのワイドバンドギャップ半導体で構 成することで、より顕著に導通損失の低減と振動現象の緩和を両立することができる。 【0140】

なお、本発明の第2の実施の形態においては、還流ダイオード100の半導体材料を炭化 珪素とした場合で説明しているが、窒化ガリウムやダイヤモンドなどのワイドギャップ半 導体を用いても同様の効果を得ることができる。

(0 1 4 1 **)**

また、本発明の第2の実施の形態においても、半導体スナバ200の構成を、第1の実施の形態で説明した図15に対応する抵抗220に並列に接続するようにダイオード230 を有する構成であっても良い。これは、キャパシタCと抵抗Rを少なくとも有するように 構成された半導体スナバ200であれば、上記と同様の効果を得ることができるためであ る。

【0142】

また、実装形態についても、第1の実施の形態と同様に、図16に対応する所謂モールド パッケージ型の実装形態を用いても良し、他の実装形態をとっていても良い。また、本発 明の第2の実施の形態においては、還流ダイオード100と半導体スナバ200及びスイ ッチング素子600とがそれぞれ1チップずつの場合を示しているが、一方もしくは両方 が複数のチップで構成されていてももちろん良い。また、第1の実施の形態で上述したよ うに、コレクタ端子及びエミッタ端子の両面を半田等で実装する方式としても良い。両面 を半田等で実装することで冷却性能が向上するため、還流ダイオード100の放熱性及び 半導体スナバ200の抵抗210の放熱性が増すため、より高密度に実装することができ る。

【0143】

また、第1の実施の形態で図21及び図22を用いて説明したのと同様に、スナバ回路に 用いるキャパシタ容量Cの大きさは、遮断状態における還流ダイオードとスイッチング素 子とのキャパシタ容量成分の総和C0に対して、C/C0が0.1前後から振動現象の減 衰効果が顕著になり、C/C0が10を超える辺りから振動現象の収束時間比の値が飽和 傾向になる。また、スナバ回路に形成するキャパシタ容量Cによって、過渡動作時にはキ ャパシタ容量Cの大きさに比例する過渡電流による損失Eが発生するため、キャパシタ容 量Cの大きさは極力小さいほうが望ましい。

 $\begin{bmatrix} 0 & 1 & 4 \end{bmatrix}$

このことから、本発明の第2の実施の形態で用いるスナバ回路のキャパシタ容量Cの大き さは還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成 分の容量の総和に比べて、10分の1倍以上10倍以下の範囲で容量を選択することで、 損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、上記 第2の実施の形態で説明したどの実施例においても得ることができる。

【0145】

(第3の実施の形態)

本発明の第3の実施の形態においては、第2の実施の形態で説明した還流ダイオード1 00と半導体スナバ200とスイッチング素子600とが並列接続した構成において、還 流ダイオード100及びスイッチング素子600がそれぞれショットキーバリアダイオー ド及びIGBT以外の素子で構成された場合について説明する。図27は図3に対応する 還流ダイオード100の一例を示し、図28は図25に対応するスイッチング素子600 10

20



の一例である。本発明の第3の実施の形態においても、第1の実施の形態もしくは第2の 実施の形態と同様の動作をする部分の説明は省略し、異なる特徴ついて詳しく説明する。 [0146]

図27に示すように、還流ダイオード100は、例えば炭化珪素のポリタイプが4日タ イプの n ⁺型である基板領域 4 1 上に n ⁻型のドリフト領域 4 2 が形成された基板材料で構 成されている。基板領域41としては、例えば抵抗率が数mから数10m cm、厚さが 数10~数100μm程度のものを用いることができる。ドリフト領域42としては、例 えば n 型の不純物密度が 1 0¹⁵~ 1 0¹⁸ c m⁻³、厚みが数~数 1 0 µ m のものを用いるこ とができる。なお、素子構造や所要の耐圧により、抵抗率や不純物密度及び厚みが前記範 囲外となってももちろん良いが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低 減できるため、可能な限り抵抗が小さくなるようにするのが望ましい。本発明の第3の実 施の形態では例えば不純物密度が10¹⁶cm⁻³、厚みが5umで耐圧が600Vクラスの ものを用いた場合で説明する。なお、本発明の第3の実施の形態では、半導体基体が、基 板領域41とドリフト領域42の二層からなる基板の場合について説明するが、抵抗率の 大きさは上記の一例にはよらない基板領域41のみで形成された基板を使用してもかまわ ないし、反対に多層の基板を使用してもかまわない。また、本発明の第3の実施の形態で は一例として耐圧が600Vクラスの場合で説明しているが、耐圧クラスは限定されない

[0147]

20 ドリフト領域42の基板領域41との接合面に対向する主面に接するように、炭化珪素 よりもバンドギャップの小さい多結晶シリコンからなるヘテロ半導体領域43が堆積され ている。ドリフト領域42とヘテロ半導体領域43の接合部は、炭化珪素と多結晶シリコ ンのバンドギャップが異なる材料によるヘテロ接合ダイオードが形成されており、その接 合界面にはエネルギー障壁が存在している。ヘテロ接合ダイオードは、ヘテロ半導体領域 43の不純物密度を変えることで、ヘテロ接合部のエネルギー障壁の高さを制御すること ができるため、必要な耐圧に応じて、最適な障壁高さを得ることができる。ここでは、一 例として p 型で不純物密度が10¹⁹ c m⁻³、厚みが0.5 μ m とした場合で説明する。

また、本発明の第3の実施の形態においてはヘテロ半導体領域43に接するように上部 電極44が、基板領域41に接するように下部電極45がそれぞれ形成されている。上部 電極44はアノード端子302として外部電極との接続をするために、最表面にアルミニ ウム(A1)、銅(Cu)、金(Au)、ニッケル(Ni)、銀(Ag)などの金属材料 を用いて多層の構造としても良い。一方、下部電極45は基板領域41とオーミック接続 するような電極材料から構成されている。オーミック接続する電極材料の一例としてはニ ッケルシリサイドやチタン材料などが挙げられ、下部電極45はカソード端子402とし て外部電極と接続をする。このように、図27に示す還流ダイオード100は、上部電極 44がアノード電極、下部電極45がカソード電極とした縦型のダイオードとして機能す る。

[0149]

40 一方、図28に示すように、スイッチング素子600は、炭化珪素からなるMOSFE Tを一例として示している。図28中、例えば炭化珪素のポリタイプが4Hタイプのn⁺ 型 で あ る 基 板 領 域 5 1 上 に n ⁻ 型 の ド リ フ ト 領 域 5 2 が 形 成 さ れ た 基 板 材 料 で 構 成 さ れ て いる。基板領域51としては、例えば抵抗率が数mから数10m cm、厚さが数~数1 00µm程度のものを用いることができる。ドリフト領域52としては、例えばn型の不 純物密度が10¹⁴~10¹⁷cm⁻³、厚みが数~数10μmのものを用いることができる。 なお、素子構造や所要の耐圧により、抵抗率や不純物密度及び厚みが前記範囲外となって ももちろん良いが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため 可能な限り抵抗が小さくなるようにするのが望ましい。本発明の第3の実施の形態では 例えば不純物密度が2×10¹⁶cm⁻³、厚みが5μmで耐圧が600Vクラスのものを用 いた場合で説明する。本発明の第3の実施の形態では一例として、基板領域51を支持基 50

10

材とした場合を説明しているが、ドリフト領域52を支持基材としても良い。 【0150】

ドリフト領域52中の表層部に p 型のウェル領域53が、更にウェル領域53中の表層 部に n⁺型ソース領域54が形成されている。そして、ドリフト領域52、ウェル領域5 3及びソース領域54の表層部に接するように、例えばシリコン酸化膜からなるゲート絶 縁膜55を介して、例えば n 型の多結晶シリコンからなるゲート電極56が配設されてい る。更に、ソース領域54並びにウェル領域53に接するように例えばアルミ材料からな るソース電極57が形成されている。ソース電極57とゲート電極56との間には互いに 接しないように、例えばシリコン酸化膜からなる層間絶縁膜58が形成されている。また 、基板領域51にオーミック接続するようにドレイン電極59が形成されている。このよ うに、本説明で用いるMOSFETはゲート電極56が半導体基体に対して平面上に形成 されている所謂プレーナ型をしている。

【 0 1 5 1 】

第3の実施の形態においても、図27で示した還流ダイオード100と図28で示した スイッチング素子600とを、図4で示した半導体スナバ200と共に並列接続して使用 するが、スナバ機能を効果的に発揮するためには、還流ダイオード100とスイッチング 素子600の遮断状態におけるキャパシタ容量を考慮したキャパシタ誘電体膜12による キャパシタCの設定と、基板領域11による抵抗Rの設定をすることが望ましい。第1の 実施の形態及び第2の実施の形態と同様に、本発明の第3の実施の形態においては、例え ば還流ダイオード100及びスイッチング素子600の耐圧よりも高くなるように例えば 厚みは1µmとし、キャパシタCの容量が還流ダイオード100及びスイッチング素子6 00の遮断状態時に形成される空乏容量の和と同程度としたものを用いた場合で説明する 。なお、本発明の第3の実施の形態においても、第1の実施の形態にて説明したように、 容量低下防止領域1001が形成されているため、キャパシタCの容量はほぼキャパシタ 誘電体膜12のキャパシタ容量で決まっている。

【0152】

次に、本発明の第3の実施の形態の動作について、第2の実施の形態と同様に、例えば 図7に示すインバータの動作に対応させて詳しく説明する。

【0153】

まず、図7中のスイッチング素子E4,E5,E6がオンし、スイッチング素子E4, E5,E6に電流が流れている状態においては、上アームのスイッチング素子E1,E2 ,E3と受動素子B1,B2,B3は逆バイアス状態となり遮断状態になる。 【0154】

まず、下アームの導通状態にあるスイッチング素子E4,E5,E6は、炭化珪素材料 からなるMOSFETで構成されているため、第2の実施の形態で説明したIGBTに比 べて、低オン抵抗で導通することができる。これは、炭化珪素材料のバンドギャップがシ リコン材料に比べて約3倍大きく、最大絶縁電界が約1桁大きいため、ドリフト領域52 に厚みを小さくかつ不純物濃度大きくすることができるためである。このため、IGBT のようなバイポーラ型の動作とせずとも、ドリフト領域52の抵抗を低くすることができ る。

【 0 1 5 5 】

また、下アームの導通状態にあるスイッチング素子E4,E5,E6に並列に接続され ている受動素子B4,B5,B6においては、還流ダイオード100及び半導体スナバ2 00は遮断状態を維持する。すなわち、還流ダイオード100である図27に示したヘテ ロ接合ダイオードについては、その両端に印加されている電圧がスイッチング素子E4, E5,E6のオン電圧程度と低いものの逆バイアス電圧が印加されるためである。また、 図4に示す半導体スナバ200においては、キャパシタCとして機能するキャパシタ誘電 体膜12が電圧が変化するときのみ動作するため、スイッチング素子E4,E5,E6の オン電圧程度の電圧が定常状態で印加された状態では遮断状態となる。 【0156】 10

20

40

50

一方、上アームのスイッチング素子E1,E2,E3と受動素子B1,B2,B3につ いても、電源電圧程度の逆バイアス電圧が共に印加されているため、遮断状態を維持する 。すなわち、図28に示すスイッチング素子600であるMOSFETについては、ソー ス端子302とドレイン端子402間に逆バイアス電圧が印加されるため、ドリフト領域 52中にはウェル領域53とのpn接合部から伸びた空乏層が形成され遮断状態が維持さ れるためである。また、図27に示す還流ダイオード100であるヘテロ接合ダイオード においては、上部電極44と下部電極45間に逆バイアス電圧が印加されるため、ドリフ ト領域42中にはヘテロ半導体領域43とのヘテロ接合部から伸びた空乏層が生じ遮断状 態が維持される。また、図4に示す半導体スナバ200においても、キャパシタCとして 機能するキャパシタ誘電体膜12が高電圧により充電された状態になり、遮断状態を維持 する。

[0157**]**

このように、下アームのスイッチング素子E4,E5,E6が導通状態の時には、上下 アーム共に受動素子は第2の実施の形態で構成されている従来技術と同様の機能を有する

[0158]

次に、下アームのスイッチング素子E4,E5,E6がターンオフして遮断状態に移行 する場合について説明する。

【0159】

例えば図 7 に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素 20 子E4,E5,E6がターンオフする際には、電圧上昇と電流遮断の位相がずれるため、 導通時の電流をほぼ維持した状態で、まずスイッチング素子E4,E5,E6の電圧上昇 が起こる。

[0160]

まず、下アームのターンオフするスイッチング素子E4,E5,E6に並列に接続されている受動素子B4,B5,B6については、還流ダイオード100及び半導体スナバ200共に、スイッチング素子E4,E5,E6の電圧上昇に伴って、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。すなわち、図3に示す還流ダイオード100においては、電圧の上昇に伴ってドリフト領域42中にヘテロ半導体領域43側から空乏層が広がる際に、電子が下部電極45側に過渡電流として流れ、図4に示す半導体スナバ200においては、キャパシタ容量として働くキャパシタ誘電体膜12が印加電圧に応じて充電されるため過渡電流が流れる。この、半導体スナバ200のキャパシタ誘電体膜12のキャパシタ容量の充電作用によって、スイッチング素子E4,E5,E6のコレクタノエミッタ間に生じる過渡的な電圧上昇を緩和し、回路中に含まれる寄生インダクタンスによるサージ電圧の発生を抑制することができる。つまり、本発明の第3の実施の形態においては、スイッチング素子600とも並列接続することで、スイッチング素子600自体がターンオフ動作をする際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧を低減することができる。

[0161]

そして、本発明の第3の実施の形態で一例として挙げた炭化珪素からなるMOSFET では、電圧上昇後、電流は急峻に遮断する。これは、第2の実施の形態で説明したIGB Tとは異なり、導通時にユニポーラ動作をしているため、電圧の上昇によって空乏層から 吐き出された電子電流が空乏層の伸びの速さに応じて遮断されるためである。つまり、ス イッチング素子600が炭化珪素からなるMOSFETになることによって、導通時にお いては低オン抵抗を実現できるものの、スイッチング素子の遮断性能の早さによって、ス イッチング素子600自体のターンオフ時に振動現象が生じやすく、更に抵抗が小さいた め振動現象の減衰がなかなか生じないという問題が生じてしまうのであるが、本発明の第 3の実施の形態においては、並列に半導体スナバ200が形成されているため、効果的に 振動現象を緩和することができる。

[0162]

すなわち、本発明の第3の実施の形態においては、スイッチング素子600の電流が遮 断された際に、回路中の寄生インダクタンスと共振し電流及び電圧に振動現象が始まるも のの、半導体スナバ200中のキャパシタ誘電体膜12からなるキャパシタCにも同等の 電圧が印加され相応の過渡電流が流れ始める。すると、キャパシタC及び抵抗Rによって 電流振動の傾き(dI/dt)を緩和し、基板領域110の抵抗R成分で寄生インダクタン スLsで生じたエネルギーを消費するため、振動現象を素早く収束することができる。こ のことから、本発明の第3の実施の形態のように、スイッチング素子600がユニポーラ 型で高速遮断性能を有している場合にも、振動現象を抑制することができる。また、スイ ッチング素子がより導通損失が小さいワイドギャップ半導体からなり、振動現象にとって は減衰しにくい構成であっても、導通損失を悪化させることなく、容易に振動現象を減衰 することができる。このように、本発明の第3の実施の形態においては、スイッチング素 子600においても導通損失と過渡損失を高い次元で両立できるような構成、すなわち高 速動作が可能なユニポーラ型であることや低オン抵抗が実現できるワイドバンドギャップ 半導体の構成と組み合わせることで、更に高い効果を引き出すことができる。

(32)

そして、スイッチング素子600の電流が遮断した後は、下アームのスイッチング素子 E4,E5,E6及び受動素子B4,B5,B6は定常オフ状態となり、遮断状態を維持 する。

[0164]

一方、上アームのスイッチング素子E1,E2,E3と並列に接続されている受動素子 B1,B2,B3は、下アームのスイッチング素子E4,E5,E6のターンオフ動作に 連動して、順バイアス状態となり導通状態に移行する。図27に示す還流ダイオード10 0のドリフト領域42中に広がっていた空乏層が後退し、ヘテロ半導体領域43とドリフ ト領域42との間に形成されているヘテロ接合部にヘテロ障壁高さに応じた順バイアス電 圧が印加されると、還流ダイオード100は導通状態となる。ヘテロ接合ダイオードはヘ テロ 接 合 部 か ら ド リ フ ト 領 域 4 2 側 並 び に ヘ テ ロ 半 導 体 領 域 4 3 側 に そ れ ぞ れ 広 が る 内 蔵 電位の和によって決まる電圧降下で順方向電流が流れるものの、価電子帯側の正孔に対す るヘテロ障壁が大きいため、電流はドリフト領域42中をほぼ下部電極45側から供給さ れる電子電流のみで構成されており、ユニポーラ動作をする。このとき、第2の実施の形 態で説明したショットキーバリアダイオードでは、ショットキー障壁高さが上部電極13 のショットキーメタル固有の仕事関数差で一義的に決まる為、所定の耐圧を得るために、 ドリフト領域13の不純物濃度や厚みが制限されるのに対して、本発明の第3の実施の形 態においては、ヘテロ障壁をヘテロ半導体領域43の不純物濃度を制御することによって 変えることができるため、ドリフト領域42の抵抗をより低抵抗にすることができる。つ まり、導通時の損失をより低減することができる。 [0165]

また、図4に示す半導体スナバ200においては、還流ダイオード100が逆バイアス 状態から順バイアス状態に移行する際に、キャパシタ誘電体膜12に充電されていた電荷 が過渡電流として放電される。本発明の第3の実施の形態では、キャパシタ誘電体膜12 のキャパシタCとしての容量が還流ダイオード100及びスイッチング素子6000に形成 されていた空乏容量と同程度と小容量であるため、放電によって流れる過渡電流は流れる ものの、並列する還流ダイオード100に流れる順バイアス電流と比べるとほとんど影響 がない大きさである。半導体スナバ200は、過渡電流が流れた後は定常状態に移行し電 流は遮断される。また、並列接続されているスイッチング素子E1,E2,E3について も、ドレイン / ソース間の電圧は逆バイアス電圧状態から順バイアス状態に移行するもの の、ゲート信号はオフ状態を維持するように制御されることと、ウェル領域53とドリフ ト領域52との間のpn接合が順バイアス状態となるものの内蔵電位が2~3Vと大きい ことからオフ状態を維持する。ただし、ドレイン / ソース間の電圧状態が変位するため、 スイッチング素子600中のドリフト領域52中に生じていた空乏層の容量変化に伴うキ

30

50

ャパシタCとしての放電による過渡電流は流れるが、半導体スナバ200と同様に、並列 する還流ダイオード100に流れる順バイアス電流と比べるとほとんど影響がない大きさ である。このように、上アームの半導体スナバ200及びスイッチング素子600は過渡 電流が流れた後は定常状態に移行し電流は遮断されるため、還流ダイオード100のみが 導通状態となる。

[0166]

次に、下アームのスイッチング素子E4,E5,E6がターンオンし、再びスイッチン グ素子E4,E5,E6がオン状態に移行する動作について説明する。 [0167]

10 例えば図7に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素 子E4,E5,E6がターンオンする際には、電流上昇と電圧低下の位相がずれるため、 比較的高い電圧が印加された状態で、スイッチング素子E4,E5,E6に電流が流れ始 める。下アームのターンオンするスイッチング素子E4,E5,E6に並列に接続されて いる受動素子B4,B5,B6については、還流ダイオード100及び半導体スナバ20 0 共に、スイッチング素子E4,E5,E6に電流が流れ、ドレイン / ソース間の電圧が 低下するのに伴って、電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い逆 バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。このと き、図27に示す還流ダイオード100においては、電圧の減少に伴ってドリフト領域4 2 中に広がっていた空乏層はヘテロ半導体領域 4 3 側に徐々に狭まり、下部電極 4 5 側か らドリフト領域42中に電子が過渡電流として流れる。また、図4に示す半導体スナバ2 00においては、キャパシタ容量として働くキャパシタ誘電体膜12が印加電圧の減少と 共に放電されるため過渡電流が流れる。この過渡電流は、並列するスイッチング素子60 0に流れるターンオン電流と比べるとほとんど影響がない大きさである。このように、下 アームの半導体スナバ200及び還流ダイオード100は過渡電流が流れた後は定常状態 に移行し電流は遮断されるため、スイッチング素子600のみが導通状態となる。 **[**0168**]**

一方、上アームのスイッチング素子E1,E2,E3と並列に接続されている受動素子 B1, B2, B3は、下アームのスイッチング素子E4, E5, E6のターンオン動作に 連動して、逆バイアス状態となり遮断状態に移行する。図27に示す還流ダイオード10 0であるヘテロ接合ダイオードにおいては、下部電極45側からドリフト領域42中に供 給されていた電子電流は順バイアス電圧の低下と共に減少する。そして、順バイアス電圧 が、ヘテロ接合部のヘテロ障壁高さに応じた電圧以下になり、更にヘテロ接合部に逆バイ アス電圧が印加されると、ドリフト領域42中にはヘテロ半導体領域43とのヘテロ接合 部から伸びた空乏層が生じ遮断状態へと移行する。

[0169]

本発明の第3の実施の形態では、第1の実施の形態及び第2の実施の形態で説明したシ ョットキーバリアダイオードと同様に、ユニポーラ動作を有しているため、一般的なシリ コンで形成されたpn接合ダイオードに比べるとこの逆回復電流は格段に小さい。つまり 、逆回復損失を大幅に低減することができる。

[0170**]**

更に、本発明の第3の実施の形態においては、ショットキーバリアダイオードよりも導 通損失を低減可能なヘテロ接合ダイオードに半導体スナバ200を組み合わせることによ って、導通損失と過渡損失を高い次元で両立することができる。すなわち、本発明の第 3 の実施の形態においては、還流ダイオード100が逆回復動作する場合に、ドリフト領域 4 2 中 に 逆 バ イ ア ス 電 圧 が 印 加 さ れ 過 剰 キ ャ リ ア で 構 成 さ れ る 逆 回 復 電 流 が 流 れ 始 め る の とほぼ同時に、スイッチング素子600及び半導体スナバ200中のキャパシタ誘電体膜 12からなるキャパシタCにも同等の逆バイアス電圧が印加され、スイッチング素子60 0 及び半導体スナバ 2 0 0 中にも相応の過渡電流が流れ始める。本発明の第 3 の実施の形 態においては、キャパシタCの大きさを、還流ダイオード100及びスイッチング素子6 00に流れる過渡電流とほぼ同等となるような容量で設定しているため、下アームのスイ



ッチング素子E4,E5,E6のスイッチング速度をほぼ変えることなく、逆回復電流の 遮断速度(dI/dt)を緩和することができる。更に、半導体スナバ200に流れる電 流を基板領域11の抵抗R成分で消費するため、寄生インダクタンスLsで生じたエネル ギーを吸収し、振動現象を素早く収束することができる。つまり、還流ダイオード100 がヘテロ接合ダイオードとなり導通損失が小さくなっても、第2の実施の形態で説明した ショットキーバリアダイオードを用いた場合と同様に、ユニポーラ動作ならではの本質的 な振動現象を半導体スナバ200で解決することができる。

[0 1 7 1 **]**

このことから、低オン抵抗が実現できるヘテロ接合ダイオードと組み合わせることで、 更に高い効果を引き出すことができる。

本発明の第3の実施の形態においても、還流ダイオード100及びスイッチング素子6 00に流れる過渡電流が高々ドリフト領域42及び52に空乏層が形成される際に発生す るキャリアのみであることに着目し、スナバ回路を半導体スナバ200で形成していると ころが従来技術と異なる点である。

また、本発明の第3の実施の形態の構成のようにスイッチング素子もユニポーラ型とす ることで、還流ダイオード100が逆回復動作をする場合に加えて、スイッチング素子6 00がターンオフする場合においても、全電流範囲、全温度範囲においてスナバ機能が有 効に働く。

【0173】

このようにスイッチング素子600はMOSFET以外にも例えば図29及び図30に 示すような他のユニポーラ素子を用いても同様の効果を得ることができる。

【0174】

図29は、例えば炭化珪素のポリタイプが4Hタイプのn⁺型である基板領域61上に n⁻型のドリフト領域62が形成され、ドリフト領域62の基板領域61との接合面に対 向する主面に接するように、例えばn型の多結晶シリコンからなるヘテロ半導体領域63 が形成されている。つまり、ドリフト領域62とヘテロ半導体領域63の接合部は、炭化 珪素と多結晶シリコンのバンドギャップが異なる材料によるヘテロ接合からなっており、 その接合界面にはエネルギー障壁が存在している。ヘテロ半導体領域63とドリフト領域 62との接合面に共に接するように、例えばシリコン酸化膜から成るゲート絶縁膜64が 形成されている。また、ゲート絶縁膜64上にはゲート電極65が、ヘテロ半導体領域6 3のドリフト領域62との接合面に対向する対面にはソース電極66が、基板領域1には ドレイン電極68が接続するように形成されている。なお、ゲート電極65とソース電極 66を絶縁するように、例えばシリコン酸化膜からなる層間絶縁膜67が形成されている

[0175]

次に図29のスイッチング素子の動作について説明する。図29のスイッチング素子に おいても、MOSFETと同様に、ソース電極66を接地しドレイン電極68に正電位が 印加されるようにして使用する。

[0176]

まず、ゲート電極65を例えば接地電位もしくは負電位とした場合、遮断状態を保持す る。すなわち、ヘテロ半導体領域63とドリフト領域62とのヘテロ接合界面には、伝導 電子に対するエネルギー障壁が形成されているためである。

【 0 1 7 7 】

次に、遮断状態から導通状態へと転じるベくゲート電極65に正電位を印加した場合、 ゲート絶縁膜64を介してゲート電界が及ぶヘテロ半導体領域63並びにドリフト領域6 2の表層部には電子の蓄積層が形成される。すると、ヘテロ半導体領域63並びにドリフ ト領域62の表層部においては自由電子が存在可能なポテンシャルとなり、ドリフト領域 62側に伸びていたエネルギー障壁が急峻になり、エネルギー障壁厚みが小さくなる。そ の結果、電子電流が導通する。このとき、図29に示すスイッチング素子においては、電

20

10



流の導通・遮断を制御する所謂チャネル部分の長さが、ヘテロ障壁によって形成されるエネルギー障壁の厚み程度であり、MOSFETにおいて耐圧保持に必要な所定のチャネル 長に比べて小さいため、より低抵抗で導通することができる。このため、上述したように 、半導体スナバ200によって導通損失と過渡損失を更に高いレベルで両立することがで きる。

【0178】

次に本発明の第3の実施の形態において、導通状態から遮断状態に移行すべく、再びゲート電極65を接地電位とすると、ヘテロ半導体領域63並びにドリフト領域62のヘテロ接合界面に形成されていた伝導電子の蓄積状態が解除され、エネルギー障壁中のトンネリングが止まる。そして、ヘテロ半導体領域63からドリフト領域62への伝導電子の流れが止まり、更にドリフト領域62中にあった伝導電子は基板領域61に流れ枯渇すると、ドリフト領域62側にはヘテロ接合部から空乏層が広がり遮断状態となる。 【0179】

また、図29のスイッチング素子においては、例えばソース電極66を接地し、ドレイン電極68に負電位が印加された逆方向導通(還流動作)も可能である。 【0180】

例えばソース電極66並びにゲート電極65を接地電位とし、ドレイン電極68に所定 の正電位が印加されると、伝導電子に対するエネルギー障壁は消滅し、ドリフト領域62 側からヘテロ半導体領域63側に伝導電子が流れ、逆導通状態となる。このとき、正孔の 注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復 電流による損失も小さい。なお、上述したゲート電極65を接地にせずに制御電極として 使用する場合も可能である。このように、図29のスイッチング素子においては、ユニポ ーラ型の還流ダイオードとしても使用ができるため、例えば、還流ダイオード100を図 29のスイッチング素子で共用することができる。すなわち、図29に示すスイッチング 素子では還流ダイオード100を別チップで形成する以外にも、還流ダイオード100と スイッチング素子600を1チップ化して、半導体パッケージを小型化することができる 。このことにより、配線等に生じる寄生インダクタンスを更に低減することができるため . 半導体スナバ200による振動現象を更に低減することができる。また、配線長が短く なることは、振動電流により配線から発する放射ノイズを低減させる効果もある。また、 チップサイズの低減によってコストが低減されると共に、還流ダイオード100とスイッ チング素子600とのキャパシタ容量の和が小さくなるため、半導体スナバ200に必要 なキャパシタ容量Cも小さくすることができる。つまり、小型で低コストで振動現象を抑 制することができる。

以上、図29においては、一例としてヘテロ半導体領域63に用いる材料として多結晶シ リコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であれば単結晶シ リコン、アモルファスシリコン等他のシリコン材料やゲルマニウムやシリコンゲルマン等 他の半導体材料や6H、3C等炭化珪素の他のポリタイプなど、どの材料でもかまわない 。また、一例として、ドリフト領域62としてn型の炭化珪素を、ヘテロ半導体領域63 としてp型の多結晶シリコンを用いて説明しているが、それぞれn型の炭化珪素とp型の 多結晶シリコン、p型の炭化珪素とp型の多結晶シリコン、p型の炭化珪素とn型の多結 晶シリコンの如何なる組み合わせでもよい。

【0182】

次に図30は、スイッチング素子として接合型電界効果トランジスタ(JFET)と呼ばれる接合型のFETを用いた場合について説明する。

【0183】

図30中、例えば炭化珪素のポリタイプが4Hタイプのn⁺型である基板領域71上に n⁻型のドリフト領域72が形成され、n⁺型のソース領域73とp型のゲート領域74が 形成されており、ゲート領域74はゲート電極75に接続されており、ソース領域73は ソース電極76に接続されており、基板領域71はドレイン電極78に接続されている。 10

20

なお、77は層間絶縁膜である。

【0184】

図30のJFETはMOSFETと同様に、ユニポーラ動作をするため、MOSFET で得られる効果と同様の効果を得ることができる。更に、JFETにおいては、MOSF ETにおいては必須のゲート絶縁膜が不要のため、信頼性の確保という観点では例えば2 00 を超えるような高い温度でのオペレーションが比較的容易である。このことから、 JFETを用いることで、本発明の特徴である使用温度領域によらず振動現象を抑制でき る効果をより強みとして活かせることができる。なお、高温用途においては、半導体スナ バ200においても、例えば図9、10などキャパシタ容量としてシリコン酸化膜を用い ない空乏容量を用いる構成のほうが、信頼性を確保しつつ、効果を発揮することができる

【0185】

このように、スイッチング素子600についてMOSFET以外のスイッチング素子を用 いた場合の効果について説明してきたが、還流ダイオード100についても、ユニポーラ 動作もしくはユニポーラ動作と同等の動作をするダイオードであれば同様の効果を得るこ とができる。

【0186】

例えば、図31に示すようなpn接合ダイオードの構造であっても、導通時にp型領域 から注入される小数キャリアからなる過剰キャリアを、金や白金を用いた重金属拡散、電 子線を用いた電子線照射、プロトン等を用いたイオン照射などの方策により、過剰キャリ アの主成分である少数キャリアのライフタイムを制御することによって、ほとんどユニポ ーラ動作と同等の動作をする場合においても適用可能であり、本発明の実施例として説明 してきた効果を同じように得ることができる。

【 0 1 8 7 】

例えば、図31に示すpn接合ダイオードがソフトリカバリダイオードで構成されてい る場合について説明する。図31に示すように、還流ダイオード100は、例えばシリコ ンからなるn⁺型の基板領域81上にn⁻型のドリフト領域82が形成された基板材料で構 成されている。基板領域81としては、例えば抵抗率が数mから数10m cm、厚さが 数10~数100μm程度のものを用いることができる。ドリフト領域82としては、例 えばn型の不純物密度が10¹³~10¹⁷ cm⁻³、厚みが数~数100μmのものを用いる ことができる。本発明の第3の実施の形態では例えば不純物密度が10¹⁴ cm⁻³、厚みが 50μmで耐圧が600Vクラスのものを用いた場合で説明する。なお、本発明の第3の 実施の形態では、半導体基体が、基板領域81とドリフト領域82の二層からなる基板の 場合について説明するが、抵抗率の大きさは上記の一例にはよらない基板領域81のみで 形成された基板を使用してもかまわないし、反対に多層の基板を使用してもかまわない。 また、本発明の第3の実施の形態では一例として耐圧が600Vクラスの場合で説明して いるが、耐圧クラスは限定されない。

[0188]

ドリフト領域82の基板領域81との接合面に対向する主面に接するようにp型の反対 導電型領域83が形成され、反対導電型領域83に接続するように上部電極84が、基板 領域81と接するように下部電極85が形成されている。なお、図31で示した還流ダイ オードはpn接合のみで形成されているが、例えば一部がショットキーダイオードとして 働くように構成されていても良いし、他の構成含んでいても良い。 【0189】

図31に示すpn接合ダイオードがソフトリカバリダイオードとして働くようにするひ とつの手法として、例えば導通時にドリフト領域82中に注入される少数キャリアのライ フタイムを制御する方法がある。例えば、ドリフト領域82中にイオン照射などを用いて 、反対導電型領域83に近い側と基板領域81に近い側とで少数キャリアのライフタイム 時間が異なるように制御して、逆回復時に流れる少数キャリアによる過渡電流は小さくし つつ、基板領域81側に滞留していた少数キャリアの減少時間を緩和し、大電流時の逆回 10

復動作においては振動現象が起こらないようにすることができる。 【0190】

しかしながら、少数キャリアのライフタイムを制御したpn接合ダイオードにおいては 少数キャリアのライフタイムは電流の大きさによらず短くなることから、電流が小さい ときには、逆回復時において瞬時に少数キャリアが消滅してしまい、ほとんどユニポーラ 動作と同じ動作をすることになる。この場合は、図31に示すダイオードに流れる過渡電 流は図3などで説明したユニポーラ型のダイオードと同じように空乏層が広がる際の多数 キャリアの移動による電流が流れるため、半導体スナバ200が無い状態だと振動現象が 生じる。しかし、本発明の第3の実施の形態のように、半導体スナバ200を並列接続す ることでの低電流時においての振動現象を緩和することができる。つまり、ソフトリカバ リダイオードと半導体スナバとの組み合わせによって、大電流時も小電流時も振動現象を 緩和することができる。なお、ここではソフトリカバリダイオードを一例として本発明の 実施の形態の効果を説明してきたが、大電流時に逆回復特性がソフト化されていないファ ストリカバリダイオードを用いた場合にも、ユニポーラ動作と同等の動作をする電流領域 があれば、少なくとも低電流時の振動現象を抑制する効果を得ることができる。また、例 えば炭化珪素からなるpn接合ダイオードなど、シリコン材料に比べて熱処理による結晶 の回復が起こりにくい材料においては、例えばイオン注入によってp型領域を形成した場 合など、少数キャリアのライフタイムが元々小さいダイオードにおいても、上記で説明し たように、振動現象を抑制する効果を得ることができる。また、いずれの構造においても 、少なくとも電流が流れず少数キャリアが注入されない条件でpn接合ダイオードを逆回 復動作させる場合にも本発明の効果を得ることができる。

(37)

このように、少なくともユニポーラ動作と同等の動作を一部でも有するダイオードであれば逆回復動作時に振動現象を低減するという本発明の効果を得ることができる。 【0192】

なお、図31に示した還流ダイオード100は第1の実施の形態で示したスイッチング 素子が並列接続されていない場合でも同様の効果を発揮するため、還流ダイオード100 と半導体スナバ200のみの並列接続としても良い。

【0193】

更に、第3に実施の形態においては、第2の実施の形態で説明した還流ダイオード10 30 0とスイッチング素子600が共に異なる組み合わせで説明してきたが、還流ダイオード 100とスイッチング素子600の組み合わせはどれを組み合わせても良い。すなわち、 例えば還流ダイオード100は第2の実施の形態で説明したショットキーバリアダイオー ドを用いて、スイッチング素子600は第3に実施の形態で説明したMOSFETを組み 合わせても良い。また、還流ダイオード100とスイッチング素子600とを同一チップ 上に形成していても良い。

【0194】

また、第1の実施の形態で図21と図22を用いて説明したのと同様に、スナバ回路に 用いるキャパシタ容量Cの大きさは、遮断状態における還流ダイオードとスイッチング素 子とのキャパシタ容量成分の総和C0に対して、C/C0が0.1前後から振動現象の減 衰効果が顕著になり、C/C0が10を超える辺りから振動現象の収束時間比の値が飽和 傾向になる。また、スナバ回路に形成するキャパシタ容量Cによって、過渡動作時にはキ ャパシタ容量Cの大きさに比例する過渡電流による損失Eが発生するため、キャパシタ容 量Cの大きさは極力小さいほうが望ましい。

[0195]

このことから、本発明の第3の実施の形態で用いるスナバ回路のキャパシタ容量Cの大きさは還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ 成分の容量の総和に比べて、1/10倍以上10倍以下の範囲で容量を選択することで、 損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、上記 実施の形態で説明したどの実施例においても得ることができる。 10

[0196]

(第4の実施の形態)

本発明の第4の実施の形態においては、第1の実施の形態の図1に示した回路図におい て、還流ダイオード100と半導体スナバ200が1つのチップ上に形成された場合につ いて例示する。

[0197]

図32は図2に対応する半導体チップの実装図、図33は図32の実装図に用いられて いる半導体チップの断面構造図の一例である。つまり、図33に示す断面構造図において は還流ダイオード100と半導体スナバ200とが形成されている。本発明の第4の実施 の形態においては、第1の実施の形態と同様の動作をする部分の説明は省略し、異なる特 徴ついて詳しく説明する。

[0198]

図 3 2 に示すように、カソード側金属膜 4 1 0 上には、半導体スナバ内蔵還流ダイオー ド800のカソード端子400側が例えば半田やろう材等の接合材料を介して接するよう に配置されている。そして、半導体スナバ内蔵還流ダイオード800の半導体チップのア ノード端子300側は、例えばアルミワイヤやアルミリボンなどの金属配線320を介し て、共にアノード側金属膜310に接続された構成となっている。

[0199]

ま た 半 導 体 ス ナ バ 内 蔵 還 流 ダ イ オ ー ド 8 0 0 を 構 成 す る 半 導 体 チ ッ プ の 断 面 構 造 を 示 し たのが、それぞれ図33に示す断面構造図である。

図 3 3 に示すように、半導体スナバ内蔵還流ダイオード 8 0 0 は、右側破線の右側に形 成される還流ダイオード100の部分と、左側破線の左側に形成される半導体スナバ20 0の部分で構成されている。

 $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$

まず、還流ダイオード100の部分は、例えば炭化珪素のポリタイプが4Hタイプのn ⁺型である基板領域1上にn⁻型のドリフト領域2が形成された基板材料で構成されている 。基板領域1としては、例えば抵抗率が数mから数10m cm、厚さが数10~数10 0 μ m 程度のものを用いることができる。ドリフト領域 2 としては、例えば n 型の不純物 密度が10¹⁵~10¹⁸cm⁻³、厚みが数~数10µmのものを用いることができる。本発 明の第4の実施の形態では例えば不純物密度が10¹⁶cm⁻³、厚みが5µmで耐圧が60 0 V クラスのものを用いた場合で説明する。なお、本発明の第 4 の実施の形態においても 、 半 導 体 基 体 が 、 基 板 領 域 1 と ド リ フ ト 領 域 2 の 二 層 か ら な る 基 板 の 場 合 に つ い て 説 明 す るが、抵抗率の大きさは上記の一例にはよらない基板領域1のみで形成された基板を使用 してもかまわないし、反対に多層の基板を使用してもかまわない。また、本発明の第4の 実施の形態では一例として耐圧が600Vクラスの場合で説明しているが、耐圧クラスは 限定されない。

[0202]

図 3 3 中の右側破線の右側に形成される還流ダイオード 1 0 0 の部分は、ドリフト領域 40 2の基板領域1との接合面に対向する主面に接するように上部電極3が、更には上部電極 3 に対向し、かつ基板領域1 と接するように下部電極4 が形成されている。上部電極3 は ドリフト領域2との間にショットキー障壁を形成する金属材料を少なくとも含む単層も しくは多層の金属材料から構成されており、例えば、ショットキー障壁を形成する金属材 料としては、チタン(Ti)、ニッケル(Ni)、モリブデン(Mo)、金(Au)、白 金(Pt)などを用いることができる。また、上部電極3はアノード端子300として外 部電極との接続をするために、最表面にアルミニウム(A1)、銅(Cu)、金(Au) 、ニッケル(Ni)、銀(Ag)などの金属材料を用いて多層の構造としても良い。一方 下部電極4は基板領域1とオーミック接続するような電極材料から構成されている。オ ーミック接続する電極材料の一例としてはニッケルシリサイドやチタン材料などが挙げら れ、下部電極4はカソード端子400として外部電極と接続をする。このように、図33 50

20

10

に示す還流ダイオード100は、上部電極3がアノード電極、下部電極4がカソード電極 としたダイオードとして機能する。更に、図33においては、ドリフト領域2と上部電極 3との接合面の端部に、ドリフト領域2と上部電極3とそれぞれ接するように、例えばシ リコン酸化膜からなるフィールド絶縁膜5が形成されている。フィールド絶縁膜5は、還 流ダイオード100を半導体チップとして製造する際に、例えばチップ外周部のショット キー接合部における電界集中を緩和するために、一般的に用いられる構造である。本発明 の第4の実施の形態においては、図33に一例としてフィールド絶縁膜5の端部の形状と して、上部電極と接する部分が直角の場合を示しているが、端部が鋭角形状になっていて ももちろん良い。また、フィールド絶縁膜5が形成される外周端部の構成として、例えば 図34に示すように、ドリフト領域2中の上部電極3とフィールド絶縁膜5とが接する部 分に、 p型の電界緩和領域7を形成しても良い。更に、図34の構成に加えて、電界緩和 領域7の外周を囲むように、1本もしくは複数のガードリングが形成されていても良い。

(39)

次 に 図 3 3 中 の 左 側 破 線 の 左 側 に 形 成 さ れ る 半 導 体 ス ナ バ 2 0 0 の 部 分 に つ い て 構 成 を 説明する。上記還流ダイオード100の外周端部の電界緩和に用いられているフィールド 絶縁膜5の所定領域に接するように、基板領域1の表層部には基板領域1と同一導電型で 、 か つ 基 板 領 域 1 よ り も 不 純 物 密 度 が 同 等 以 上 の n ⁺ 型 の 容 量 低 下 防 止 領 域 1 0 0 1 が 形 成されている。また、フィールド絶縁膜5上には、例えばn型の多結晶シリコンからなる 抵抗領域6が形成されている。更に抵抗領域6の表層部には、抵抗領域6と同一導電型で 、 か つ 抵 抗 領 域 6 よ り も 不 純 物 密 度 が 同 等 以 上 の n ⁺ 型 の 容 量 低 下 防 止 領 域 1 0 0 5 が 形 成されている。また、容量低下防止領域1005上には、上部電極3が形成され、還流ダ イオード100アノード端子300と同電位となっている。つまり、本発明の第4の実施 の形態における半導体スナバ200は、基板領域1及び抵抗領域6は抵抗Rとして機能し フィールド絶縁膜5はキャパシタCとして機能する構成となっており、第1の実施の形 態における図18に対応した構成となっている。抵抗領域6は必要な抵抗値の大きさに応 じて、不純物濃度や厚みを変えることができる。このとき、第1の実施の形態でも示した ように、容量低下防止領域1001及び1005のいずれかの厚みや面積を変えることで 容易に調整することが可能である。また、フィールド絶縁膜5についても、必要な耐圧並 びに必要なキャパシタCの容量の大きさに応じて、厚みや面積を決めることができる。耐 圧については、半導体スナバ200の機能としてだけではなく、還流ダイオード100の 電界緩和という機能を満たすために、フィールド絶縁膜5の破壊防止のため、還流ダイオ ード100で形成されるショットキーバリアダイオードよりも高いことが望ましい。また 、キャパシタCの容量については、還流ダイオード100が遮断状態時(高電圧印加時) に充電される空乏容量に対して、100分の1程度から100倍ぐらいの範囲で選ぶこと ができるが、十分なスナバ機能を発揮し、かつ損失の増加を極力抑え、必要となるチップ 面積を考慮すると、後述する計算結果が示すように、概ね10分の1程度から10倍程度 の範囲が望ましい。本発明の第4の実施の形態においては、第1の実施の形態で示したよ うに、 容量 低下 防止 領域 1 0 0 1 及び 1 0 0 5 を 形成 することによって、 フィールド 酸化 膜5からなる誘電容量できまるキャパシタCの大きさを低下させずに、動作させることが できるため、容易に振動現象を最適に減衰制御することができる。 [0204]

本発明の第4の実施の形態においては、例えば還流ダイオード100のショットキーバ リアダイオードよりも耐圧が高くなるように例えば厚みは1µmとし、キャパシタCの容 量が還流ダイオード100の遮断状態時に形成される空乏容量と同程度としたものを用い た場合で説明する。なお、フィールド絶縁膜5は、シリコン酸化膜以外の材料でも、所定 の耐圧を有し、かつ電界緩和機能とキャパシタCとして機能する誘電材料であればどのよ うな材料でも良いが絶縁破壊電界と比誘電率との積の値がシリコン酸化膜の値よりも大き い材料であれば、更によい。そのような材料を用いた場合には、キャパシタ誘電体膜12 の絶縁耐圧を維持しつつ、少ない面積で必要な静電容量を得ることができる。例えば、一 般的なシリコン酸化膜の物性値として、絶縁破壊電界を1×109V/mとし、比誘電率 10

20

30

を3.9とした場合、シリコン酸化膜の厚みが1µmの場合の単位面積1 cm²当たりの静 電容量は約3.4 n F 程度になる。それに対して、シリコン酸化膜の代わりにSi₃ N₄ を用いた場合、絶縁破壊電界を1×10⁹ V / mとし、比誘電率を7.5とした場合、厚 みが1µmで同等の耐圧を確保することができる。このとき、Si₃ N₄ を用いた場合の 単位面積1 cm²当たりの静電容量は6.6 n F 程度になる。このように、Si₃ N₄を 用いた方が静電容量が約2倍程度大きくなり、キャパシタ誘電体膜の絶縁耐圧を維持しつ つ、より大きな静電容量を得ることができる。したがって面積効率が向上し、ウエハコス トを低減することができる。この効果は誘電材料の絶縁破壊電界と比誘電率との積で比較 することができ、シリコン酸化膜の値と、Si₃ N₄ の値を比較すると約2倍程度になっ ている。更に、キャパシタ誘電体膜の材料がB a T i O₃のような強誘電体であれば、そ の値がシリコン酸化膜の約13倍となり、より少ない面積にすることができる。また、キ ャパシタ誘電体膜は単一の誘電材料とは限らず複数の誘電材料を積層したものを用いても 良い。例えば、Si₃ N₄ をシリコン酸化膜で挟んだO N O 構造では、S i₃ N₄ のリー ク電流をシリコン酸化膜により最小限にすることができる。

(40)

【0205】

また、抵抗領域6の抵抗Rの大きさとしては、効果的にスナバ機能を発揮する一般的な 設計式C=1/(2 fR)を満たすように設定するのが望ましい。

【0206】

このように、1チップに還流ダイオード100と半導体スナバ200が形成された場合にも、第1の実施の形態で説明した動作及び効果を得ることができる。

更に、本発明の第4の実施の形態においては、還流ダイオード100と半導体スナバ2 00が支持基体としての基板領域1及びドリフト領域2を共用し、かつ、電極材として上 部電極3及び下部電極4を共用している。更に、還流ダイオード100の電界緩和機能と して働くフィールド絶縁膜5もキャパシタCの機能として共用することができる。つまり これらの部分については、同一プロセスで形成することができるため、製造プロセスを 簡易化することができる。また、1チップ化することによって、実装面積(敷地面積)を 減らすことができるため、半導体パッケージを小型化することができる。また、還流ダイ オード100及び半導体スナバ200の上部 電極3が共通の電極となり、第1の実施の形 態では金属配線320,330で接続されていたのに比べて、配線等に生じる寄生インダ クタンスを更に低減することができるため、還流ダイオード100における振動現象を更 に低減することができる。また、配線長がより短くなることは、振動電流により配線から 発する放射ノイズを更に低減させる効果もある。更に、本発明の第4の実施の形態をL負 荷回路に用いた場合には、還流ダイオード100と半導体スナバ200とを1チップ化し た新たな効果を生むことができる。すなわち、第1の実施の形態から第3の実施の形態を 通して説明してきたように、還流ダイオード100が遮断時及び導通時には半導体スナバ 200は動作せずに過渡時のみ動作をし、還流ダイオード100の空乏容量並びに半導体 スナバ2000キャパシタ容量Cに起因して発生する過渡電流を消費するべく抵抗R成分 で発熱する。一方、還流ダイオード100においては、ターンオン及びターンオフの過渡 動作時においては、電流と電圧の位相ずれの影響であまり発熱しない。つまり、還流ダイ オード100が最も発熱するのが定常の導通時となる。つまり、還流ダイオード100と 半導体スナバ200とスイッチング回路の一連の動作の中で、発熱するタイミングが異な る。このため、1チップ化することによって、例えば還流ダイオード100の部分が導通 時 に 発 熱 し て い る 際 に は 半 導 体 ス ナ バ 2 0 0 の 部 分 は 遮 断 状 態 に あ り 発 熱 し て い な い た め 、チップ全体としての温度上昇は別チップの場合と比べて低く抑えることができる。つま り、1チップ化することによって、還流ダイオード100の導通性能も向上することがで きる。

【0208】

以上のように、本発明の第4の実施の形態では、振動現象を更に抑制し過渡性能を向上 する効果と導通性能をともに向上すると同時に、小型でかつ低コストで実現することがで

10

20



きる。

【 0 2 0 9 】

以上、図33、図34では還流ダイオード100がショットキーバリアダイオードの場合を説明してきたが、例えば第3の実施の形態で説明したヘテロ接合ダイオードの場合で も同様に容易に実現することができる。図35は図33に対応する断面図である。 【0210】

(41)

図35中、基板領域41、ドリフト領域42、 p型のヘテロ半導体領域43、上部電極 44及び下部電極45からなるヘテロ接合ダイオードに加えて、フィールド絶縁膜46が ドリフト領域42とヘテロ半導体領域43との接合面の端部に、ドリフト領域42とヘテ ロ半導体領域43とそれぞれ接するように形成されている。更に、フィールド絶縁膜46 の所定領域上に、例えば多結晶シリコンからなる抵抗領域47が形成されている。そして 、抵抗領域47に接するように上部電極44が形成され、還流ダイオード100のアノー ド端子300と同電位となっている。図35においても図33と同様に、フィールド絶縁 膜46の端部の形状は鋭角形状でも良いし、図34のようにp型の電界緩和領域が形成さ れていても良い。また、電界緩和領域の外周を囲むように、1本もしくは複数のガードリ ングが形成さえていても良い。

[0211**]**

また、図35の動作については、第3の実施の形態で説明した固有の効果と、本発明の 第4の実施の形態で説明した1チップ化した際の効果を実現することができる。更に、図 35の特徴としては、抵抗領域47を還流ダイオード100のヘテロ半導体領域43と同 ー材料で形成している点にある。このような構成することによって、還流ダイオード10 0としてヘテロ接合ダイオードを用いた場合の効果に加え、製造工程を更に簡略化し、低 コストで実現することができる。

【0212】

なお、図35においては、抵抗領域47がヘテロ半導体領域43と同じp型の多結晶シ リコンで形成されている場合を例示しているため、フィールド酸化膜46側の抵抗領域4 7中に容量低下防止領域1006が形成されている。形成される位置は異なるものの、上 述する構成と同様の効果を得ることができる。

【0213】

他にも図36~図38に示すような構成で、還流ダイオード100と半導体スナバ20 ³⁰ 0とを1チップ化することができる。

[0214]

図36は図33に対して、半導体スナバ200の抵抗R成分を低濃度ドリフト領域8で 構成している点が異なっている。本発明の第4の実施の形態は、例えば基板領域1と低濃 度ドリフト領域8からなる半導体材料を用いて、ドリフト領域2を不純物導入と不純物の 活性化によって形成することで容易に実現できる。容量低下防止領域1001は低濃度ド リフト領域8中のキャパシタ誘電体膜側の表層部に形成される。このような構成にするこ とによって、還流ダイオード100と半導体スナバ200を1チップ化する場合において も、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギーを 半導体基板を通して放熱できるため、抵抗部分の高密度化が可能となる。

【0215】

図37は図33に対して、還流ダイオード100としてショットキーバリアダイオード の代わりに図31で示したユニポーラ動作と同等の動作を有するpn接合ダイオードを構 成した点が異なっている。本発明の第4の実施の形態においても、図33と同様に、1チ ップ化が容易に実現でき、振動現象を更に抑制し過渡性能を向上する効果と導通性能をと もに向上すると同時に、小型でかつ低コストで実現することができる。 【0216】

図38は図37に対して、半導体スナバ200の抵抗R成分を低濃度ドリフト領域88 で構成している点が異なっている。本発明の第4の実施の形態は、例えば基板領域81と 低濃度ドリフト領域88からなる半導体材料を用いて、ドリフト領域82を不純物導入と

40

10

20

不純物の活性化によって形成することで容易に実現できる。このような構成にすることに よって、還流ダイオード100と半導体スナバ200を1チップ化する場合においても、 半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギーを半導 体基板を通して放熱できるため、抵抗部分の高密度化が可能となる。 【0217】

以上、還流ダイオード100と半導体スナバ200とを1チップ化した場合の構成を複 数例示してきたが、上記で例示した以外にも、還流ダイオード100と半導体スナバ20 0の組み合わせを入れ替えて、1チップ化してももちろん良い。また、本発明の第4の実 施の形態においては、第1の実施の形態に対応する還流ダイオード100と半導体スナバ 200のみが並列接続している場合で例示してきたが、第2の実施の形態及び第3の実施 の形態で示したようなスイッチング素子800が並列接続されるような回路においても同 様に本発明の効果を発揮することができる。いずれにしても、少なくとも還流ダイオード 100と半導体スナバ200とを1チップ化することで、振動現象を更に抑制し過渡性能 を向上する効果と導通性能をともに向上すると同時に、小型でかつ低コストで実現するこ

[0218]

また、第1の実施の形態で図21と図22を用いて説明したのと同様に、スナバ回路に 用いるキャパシタ容量Cの大きさは、遮断状態における還流ダイオードもしくは還流ダイ オードとスイッチング素子とのキャパシタ容量成分の総和C0に対して、C/C0が0. 1前後から振動現象の減衰効果が顕著になり、C/C0が10を超える辺りから振動現象 の収束時間比の値が飽和傾向になる。また、スナバ回路に形成するキャパシタ容量Cによ って、過渡動作時にはキャパシタ容量Cの大きさに比例する過渡電流による損失Eが発生 するため、キャパシタ容量Cの大きさは極力小さいほうが望ましい。

【0219】

このことから、本発明の第4の実施の形態で用いるスナバ回路のキャパシタ容量Cの大きさは還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ 成分の容量の総和に比べて、1/10倍以上10倍以下の範囲で容量を選択することで、 損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、上記 実施の形態で説明したどの実施例においても得ることができる。

【0220】

(第5の実施の形態)

本発明の第5の実施の形態においては、第2の実施の形態の図23に示した回路図にお いて、スイッチング素子600と半導体スナバ200が1つのチップ上に形成された場合 について例示する。

【0221】

図39は図24に対応する半導体チップの実装図、図40は図25の実装図に用いられ ている半導体チップの断面構造図の一例である。つまり、図40に示す断面構造図におい てはスイッチング素子600と半導体スナバ200とが形成されている。本発明の第5の 実施の形態においては、第2の実施の形態と同様の動作をする部分の説明は省略し、異な る特徴ついて詳しく説明する。

【0222】

図39に示すように、カソード側金属膜410上には、半導体スナバ内蔵スイッチング 素子900のコレクタ端子401側が、還流ダイオード100のカソード端子と共に、例 えば半田やろう材等の接合材料を介して接するように配置されている。そして、半導体ス ナバ内蔵スイッチング素子900の半導体チップのエミッタ端子301側は、還流ダイオ ード100のアノード端子と共に、例えばアルミワイヤやアルミリボンなどの金属配線3 50を介して、共にアノード側金属膜310に接続された構成となっている。 【0223】

また半導体スナバ内蔵スイッチング素子900を構成する半導体チップの断面構造を示したのが図40に示す断面構造図である。

10

【0224】

図40に示すように、半導体スナバ内蔵スイッチング素子900は、右側破線の右側に 形成されるスイッチング素子600の部分と、左側破線の左側に形成される半導体スナバ 200の部分で構成されている。

(43)

【0225】

まず、スイッチング素子600の部分は、一例として一般的なIGBTの構成を示して いる。例えばシリコンを材料としたp⁺型の基板領域21上に、n型のバッファ領域22 を介して、n⁻型のドリフト領域23が形成された基板材料で構成されている。ドリフト 領域23中の表層部にp型のウェル領域24が、更にウェル領域24中の表層部にn⁺型 エミッタ領域25が形成されている。そして、ドリフト領域23、ウェル領域24及びエ ミッタ領域25の表層部に接するように、例えばシリコン酸化膜からなるゲート絶縁膜2 6を介して、例えばn型の多結晶シリコンからなるゲート電極27が配設されている。更 に、エミッタ領域25並びにウェル領域24に接するように例えばアルミ材料からなるエ ミッタ電極28が形成されている。また、基板領域21にオーミック接続するようにコレ クタ電極30が形成されている。このように、本説明で用いるIGBTはゲート電極27 が半導体基体に対して平面上に形成されている所謂プレーナ型をしている。 【0226】

更に、図40においては、ドリフト領域23もしくはウェル領域24の表層部に接する ように、例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。フィー ルド絶縁膜31は、スイッチング素子600を半導体チップとして製造する際に、例えば チップ外周部のpn接合部における電界集中を緩和するために、一般的に用いられる構造 である。本発明の第5の実施の形態においては、図40に一例としてフィールド絶縁膜3 1の端部の形状として、上部電極と接する部分が直角の場合を示しているが、端部が鋭角 形状になっていてももちろん良い。また、フィールド絶縁膜31が形成される外周端部の 構成として、ウェル領域24の外周を囲むように、1本もしくは複数のガードリングが形 成されていても良い。

次に図40中の左側破線の左側に形成される半導体スナバ200の部分について構成を 説明する。上記スイッチング素子600の外周端部の電界緩和に用いられているフィール ド絶縁膜31の所定領域に接するように、ドリフト領域23の表層部にはドリフト領域2 3と同一導電型で、かつドリフト領域23よりも不純物密度が同等以上のn⁺型の容量低 下防止領域1001が形成されている。また、フィールド絶縁膜5上には、例えばスイッ チング素子600のゲート絶縁膜26や層間絶縁膜(図示省略)などを形成する際に形成 される絶縁膜32を介して、n型の多結晶シリコンからなる抵抗領域33が形成されてい る。なお、本発明の第5の実施の形態においては絶縁膜32が形成された場合について例 示しているが、絶縁膜32を介さずフィールド絶縁膜31上に抵抗領域33が形成されて いてももちろん良い。

[0228]

更に抵抗領域33の表層部には、抵抗領域33と同一導電型で、かつ抵抗領域33より も不純物密度が同等以上のn⁺型の容量低下防止領域1005が形成されている。また、 容量低下防止領域1005上には、上部電極28が形成され、スイッチング素子600の エミッタ端子301と同電位となっている。つまり、本発明の第5の実施の形態における 半導体スナバ200は、ドリフト領域23及び抵抗領域33は抵抗Rとして機能し、フィ ールド絶縁膜31及び絶縁膜32はキャパシタCとして機能する構成となっており、第1 の実施の形態における図18に対応した構成となっている。抵抗領域6は必要な抵抗値の 大きさに応じて、不純物濃度や厚みを変えることができる。このとき、第1の実施の形態 でも示したように、容量低下防止領域1001及び1005のいずれかの厚みや面積を変

【0229】

また、フィールド絶縁膜31についても、必要な耐圧並びに必要なキャパシタCの容量 50

10

20



の大きさに応じて、厚みや面積を決めることができる。耐圧については、半導体スナバ2 00の機能としてだけではなく、スイッチング素子600の電界緩和という機能を満たす ためのフィールド絶縁膜31の破壊防止のため、スイッチング素子600の耐圧よりも高 いことが望ましい。また、キャパシタCの容量については、同一チップ上のスイッチング 素子600とともに並列に接続される還流ダイオード100がそれぞれ遮断状態時(高電 圧印加時)に充電される空乏容量に対して、100分の1程度から100倍ぐらいの範囲 で選ぶことができるが、十分なスナバ機能を発揮し、かつ損失の増加を極力抑え、必要と なるチップ面積を考慮すると、後述する計算結果が示すように、概ね10分の1程度から 10倍程度の範囲が望ましい。

【0230】

本発明の第5の実施の形態においては、第1の実施の形態で示したように、容量低下防 止領域1001及び1005を形成することによって、フィールド酸化膜5からなる誘電 容量できまるキャパシタCの大きさを低下させずに、動作させることができるため、容易 に振動現象を最適に減衰制御することができる。

 $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$

本発明の第5の実施の形態においては、例えばスイッチング素子600の耐圧よりも高 くなるように例えば厚みは1µmとし、キャパシタCの容量がスイッチング素子600と 還流ダイオード100の遮断状態時に形成される空乏容量の和と同程度としたものを用い た場合で説明する。なお、フィールド絶縁膜31は、シリコン酸化膜以外の材料でも、所 定の耐圧を有し、かつ電界緩和機能とキャパシタCとして機能する誘電材料であればどの ような材料でも良い。

20

30

40

10

また、抵抗領域33の抵抗Rの大きさとしては、効果的にスナバ機能を発揮する一般的な設計式C=1/(2 fR)を満たすように設定するのが望ましい。

【 0 2 3 3 】

このように、1チップにスイッチング素子600と半導体スナバ200が形成された場合にも、第1の実施の形態で説明した動作及び効果を得ることができる。

【0234】

更に、本発明の第5の実施の形態においては、スイッチング素子600と半導体スナバ200が支持基体としての基板領域21及びバッファ領域22及びドリフト領域23を共用し、かつ、電極材としてエミッタ電極28及びコレクタ電極30を共用している。更に、スイッチング素子600の電界緩和機能として働くフィールド絶縁膜31もキャパシタCの機能として共用することができる。更に、更に、スイッチング素子600のゲート電極27として働く多結晶シリコン膜を抵抗R成分として抵抗領域33として同様に作成することができる。更に、容量低下防止領域1001をスイッチング素子600のエミッタ領域25と共用して形成が可能であり、例えば同じ深さで同時に形成することができる。

つまり、これらの部分については、同一プロセスで形成することができるため、製造プロセスを簡易化することができる。また、1チップ化することによって、実装面積(敷地面積)を減らすことができるため、半導体パッケージを小型化することができる。また、スイッチング素子600及び半導体スナバ200のエミッタ電極28が共通の電極となり、第2の実施の形態では金属配線350、330で接続されていたのに比べて、配線等に生じる寄生インダクタンスを更に低減することができるため、並列接続している還流ダイオード100の逆回復時における振動現象を更に低減することができる。更に、本発明の第5の実施の形態を例えば図7に示すようなインバータ回路に用いた場合には、スイッチング素子600と半導体スナバ2000とを1チップ化した新たな効果を生むことができる。すなわち、第2の実施の形態から第3の実施の形態を通して説明してきたように、還流ダイオード100が逆回復動作をする場合においては、半導体スナバ2000は振動現象を緩和するべく、還流ダイオード100、スイッチング素子6000の空乏容量並びに半導体スナバ2000年、パシタ容量Cに起因して発生する過渡電流を消費し抵抗R成分で発熱

する。一方、還流ダイオード100が逆回復動作をする場合においては、それに並列接続 されているスイッチング素子600は導通状態にないため、ほとんど発熱していない。こ のことから、1チップ化することによって、逆回復時に半導体スナバ200の部分が発熱 している際にはスイッチング素子600の部分は遮断状態にあり発熱していないため、チ ップ全体としての温度上昇は別チップの場合と比べて低く抑えることができる。つまり、 1チップ化することによって、発熱による抵抗領域33の高集積化が期待できる。

(45)

【0236】

以上のように、本発明の第5の実施の形態では、振動現象を更に抑制し過渡性能を向上 する効果と導通性能をともに向上すると同時に、小型でかつ低コストで実現することがで きる。

【0237】

以上、図39、図40ではスイッチング素子600がIGBTの場合を説明してきたが、例えば第2の実施の形態及び第3の実施の形態で説明したさまざまなスイッチング素子600と1チップ化した場合でも同様に容易に実現することができる。図41~図43はその一例である。

【0238】

図41は図40のスイッチング素子600としてIGBTを用いる代わりに、MOSF ETを用いた場合を示している。なお、図41のMOSFETは例えば炭化珪素半導体基 体からなる場合を示している。例えば n⁺型である基板領域51上に n⁻型のドリフト領域 52が形成された基板材料を用いており、ドリフト領域52中の表層部に p型のウェル領 域53が、更にウェル領域53中の表層部に n⁺型ソース領域54が形成されている。そ して、ドリフト領域52、ウェル領域53及びソース領域54の表層部に接するように、 例えばシリコン酸化膜からなるゲート絶縁膜55を介して、例えば n型の多結晶シリコン からなるゲート電極56が配設されている。更に、ソース領域54並びにウェル領域53 に接するようにソース電極57が形成され、基板領域51にオーミック接続するようにド レイン電極59が形成されている。

更に、図41においては、ドリフト領域52もしくはウェル領域53の表層部に接するように、例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。フィールド絶縁膜31は、スイッチング素子600を半導体チップとして製造する際に、例えばチップ外周部のpn接合部における電界集中を緩和するために、一般的に用いられる構造である。本発明の第5の実施の形態においては、図41に一例としてフィールド絶縁膜31 の端部の形状として、上部電極と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてももちろん良い。また、フィールド絶縁膜31が形成される外周端部の構成として、ウェル領域53の外周を囲むように、1本もしくは複数のガードリングが形成されていても良い。

【0239】

次に図41中の左側破線の左側に形成される半導体スナバ200の部分について構成を 説明する。上記スイッチング素子600の外周端部の電界緩和に用いられているフィール ド絶縁膜31の所定領域に接するように、ドリフト領域52の表層部にはドリフト領域5 2と同一導電型で、かつドリフト領域52よりも不純物密度が同等以上のn⁺型の容量低 下防止領域1001が形成されている。また、フィールド絶縁膜31上には、例えばスイ ッチング素子600のゲート絶縁膜55や層間絶縁膜(図示省略)などを形成する際に形 成される絶縁膜32を介して、n型の多結晶シリコンからなる抵抗領域33が形成されて いる。なお、本発明の第5の実施の形態においては絶縁膜32が形成された場合について 例示しているが、絶縁膜32を介さずフィールド絶縁膜31上に抵抗領域33が形成され ていてももちろん良い。

更に抵抗領域33の表層部には、抵抗領域33と同一導電型で、かつ抵抗領域33より も不純物密度が同等以上のn⁺型の容量低下防止領域1005が形成されている。また、 容量低下防止領域1005上には、ソース電極57が形成され、スイッチング素子600 10

のエミッタ端子302と同電位となっている。つまり、本発明の第5の実施の形態における半導体スナバ200は、ドリフト領域52と抵抗領域33は抵抗Rとして機能し、フィールド絶縁膜31及び絶縁膜32はキャパシタCとして機能する。抵抗領域33は必要な抵抗値の大きさに応じて、不純物濃度や厚みを変えることができる。このとき、第1の実施の形態でも示したように、容量低下防止領域1001及び1005のいずれかの厚みや面積を変えることで容易に調整することが可能である。

【0241】

図41の動作については、第3の実施の形態で説明した固有の効果と、本発明の第5の 実施の形態で説明した1チップ化した際の効果を実現することができる。更に、図41の 特徴としては、図40と同様に、抵抗領域33をスイッチング素子600のゲート電極5 6と同一材料で形成している点にある。また、容量低下防止領域1001をスイッチング 素子600のソース領域54と共用して形成が可能であり、例えば同じ深さで同時に形成 することができる。

【0242】

このような構成することによって、スイッチング素子600としてMOSFETを用いた場合の効果に加え、製造工程を更に簡略化し、低コストで実現することができる。 【0243】

図42は図40のスイッチング素子600としてIGBTを用いる代わりに、図30で 示したJFETを用いた場合を示している。図42中、例えば炭化珪素のポリタイプが4 Hタイプのn⁺型である基板領域71上にn⁻型のドリフト領域72が形成され、n⁺型の ソース領域73とp型のゲート領域74が形成されており、ゲート領域74はゲート電極 75に接続されており、ソース領域73はソース電極76に接続されており、基板領域7 1はドレイン電極78に接続されている。

[0244]

更に、図42においては、ドリフト領域72の表層部に接するように、例えばシリコン 酸化膜からなるフィールド絶縁膜31が形成されている。フィールド絶縁膜31は、スイ ッチング素子600を半導体チップとして製造する際に、例えばチップ外周部のヘテロ接 合部における電界集中を緩和するために用いられる構造である。本発明の第5の実施の形 態においては、図42に一例としてフィールド絶縁膜31の端部の形状として直角の場合 を示しているが、端部が鋭角形状になっていてももちろん良い。また、フィールド絶縁膜 31が形成される外周端部の構成として、ゲート領域74の外周を囲むように、1本もし くは複数のガードリングが形成されていても良い。

【0245】

次に図42中の左側破線の左側に形成される半導体スナバ200の部分について構成を 説明する。上記スイッチング素子600の外周端部の電界緩和に用いられているフィール ド絶縁膜31の所定領域上に接するように、ドリフト領域72の表層部にはドリフト領域 72と同一導電型で、かつドリフト領域72よりも不純物密度が同等以上のn⁺型の容量 低下防止領域1001が形成されている。また、フィールド絶縁膜31上には、例えばス イッチング素子600のや層間絶縁膜77などを形成する際に形成される絶縁膜32を介 して、n型の多結晶シリコンからなる抵抗領域33が形成されている。なお、本発明の第 5の実施の形態においては絶縁膜32が形成された場合について例示しているが、絶縁膜 32を介さずフィールド絶縁膜31上に抵抗領域33が形成されていてももちろん良い。 【0246】

更に抵抗領域33の表層部には、抵抗領域33と同一導電型で、かつ抵抗領域33より も不純物密度が同等以上のn⁺型の容量低下防止領域1005が形成されている。また、 容量低下防止領域1005上には、ソース電極76が形成され、スイッチング素子600 のエミッタ端子302と同電位となっている。つまり、本発明の第5の実施の形態におけ る半導体スナバ200は、ドリフト領域72と抵抗領域33は抵抗Rとして機能し、フィ ールド絶縁膜31及び絶縁膜32はキャパシタCとして機能する。抵抗領域33は必要な 抵抗値の大きさに応じて、不純物濃度や厚みを変えることができる。このとき、第1の実 10

施の形態でも示したように、容量低下防止領域1001及び1005のいずれかの厚みや 面積を変えることで容易に調整することが可能である。 【0247】

図42の動作についても、第3の実施の形態で説明した固有の効果に加えて、容量低下防止領域1001をスイッチング素子600のソース領域73と共用して形成が可能であ り、同時に形成することができる。このように、本発明の第5の実施の形態においても、 1チップ化した際の効果を実現することができ、製造工程を更に簡略化し、低コストで実現することができる。

【0248】

図 4 3 は図 4 0 のスイッチング素子 6 0 0 として I G B T を用いる代わりに、図 2 9 で ¹⁰ 示したヘテロ接合部を絶縁ゲート電極で駆動するトランジスタを用いた場合を示している

【0249】

例えば炭化珪素のポリタイプが4Hタイプのn⁺型である基板領域61上にn⁻型のドリ フト領域62が形成され、ドリフト領域62の基板領域61との接合面に対向する主面に 接するように、例えばn型の多結晶シリコンからなるヘテロ半導体領域63が形成されて いる。そして、ヘテロ半導体領域63とドリフト領域62との接合面に共に接するように 、例えばシリコン酸化膜から成るゲート絶縁膜64が形成されている。また、ゲート絶縁 膜64上にはゲート電極65が、ヘテロ半導体領域63のドリフト領域62との接合面に 対向する対面にはソース電極66が、基板領域1にはドレイン電極68が接続するように 形成されている。

【0250】

更に、図43においては、ドリフト領域62の表層部に接するように、例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。フィールド絶縁膜31は、スイッチング素子600を半導体チップとして製造する際に、例えばチップ外周部の電界集中を緩和するために用いられる構造である。本発明の第5の実施の形態においては、図43に一例としてフィールド絶縁膜31の端部の形状として、上部電極と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてももちろん良い。また、フィールド絶縁膜31が形成される外周端部の構成として、ウェル領域等を形成したり、その外周を囲むように、1本もしくは複数のガードリングが形成されていても良い。

次に図43中の左側破線の左側に形成される半導体スナバ200の部分について構成を 説明する。上記スイッチング素子600の外周端部の電界緩和に用いられているフィール ド絶縁膜31の所定領域に接するように、ドリフト領域62の表層部にはドリフト領域6 2と同一導電型で、かつドリフト領域62よりも不純物密度が同等以上のn⁺型の容量低 下防止領域1001が形成されている。また、フィールド絶縁膜31上に、n型の多結晶 シリコンからなる抵抗領域33が形成されている。更に抵抗領域33の表層部には、抵抗 領域33と同一導電型で、かつ抵抗領域33よりも不純物密度が同等以上のn⁺型の容量 低下防止領域1005が形成されている。また、容量低下防止領域1005上には、ソー ス電極66が形成され、スイッチング素子60000ソース端子302と同電位となってい る。つまり、本発明の第5の実施の形態における半導体スナバ200は、ドリフト領域6 2と抵抗領域33は抵抗Rとして機能し、フィールド絶縁膜31はキャパシタCとして機 能する。抵抗領域33は必要な抵抗値の大きさに応じて、不純物濃度や厚みを変えること ができる。このとき、第10実施の形態でも示したように、容量低下防止領域1001及 び1005のいずれかの厚みや面積を変えることで容易に調整することが可能である。 【0252】

図43の動作については、第3の実施の形態で説明した固有の効果と、本発明の第5の 実施の形態で説明した1チップ化した際の効果を実現することができる。更に、図43の 特徴としては、抵抗領域33をスイッチング素子600のヘテロ半導体領域63と同一材 料で形成している点にある。また、図40、図34のスイッチング素子600の場合と同

20

じように、抵抗領域33をスイッチング素子600のゲート電極65と同一材料でも形成 できる。

【 0 2 5 3 】

更に、第3の実施の形態で説明したように、本発明の第5の実施の形態においては、ス イッチング素子6000をユニボーラ型の還流ダイオードとしても使用ができるため、例え ば、還流ダイオード100についても図43で示した半導体装置で共用することができる 。すなわち、本発明の第5の実施の形態においては、還流ダイオード1000を別チップで 形成する以外にも、還流ダイオード100とスイッチング素子6000と半導体スナバ20 0とを1チップ化して、半導体パッケージを小型化することができる。このことにより、 配線等に生じる寄生インダクタンスを更に低減することができるため、半導体スナバ20 0による振動現象を更に低減することができる。また、配線長がより短くなることは、振 動電流により配線から発する放射ノイズを更に低減させる効果もある。また、チップサイ ズの低減によってコストが低減されると共に、還流ダイオード100とスイッチング素子 600とのキャパシタ容量の和が小さくなるため、半導体スナバ200に必要なキャパシ タ容量Cも小さくすることができる。つまり、小型で低コストで振動現象を抑制すること ができる。

[0254]

以上、スイッチング素子600と半導体スナバ200とを1チップ化する一例を説明し てきたが、1チップ化する際に、半導体スナバ200の抵抗成分としては、例えば多結晶 シリコンからなる抵抗領域33以外にも、半導体基体中の基板領域やドリフト領域を用い てもよい。また、半導体スナバ200のキャパシタ容量成分としても、例えばシリコン酸 化膜からなるフィールド絶縁膜31以外にも、pn接合やヘテロ接合などの逆バイアス時 に空乏層を形成する構成とし、空乏容量を用いても良い。また、例えばショットキーバリ アダイオードを内蔵するMOSFETなどのように、スイッチング素子600中に還流ダ イオード100を内蔵する構成とし、半導体スナバ200と共に1チップ化してもよい。 いずれの構成においても、本発明の特徴である振動現象を更に抑制し、過渡性能と導通性 能をともに向上すると同時に、小型でかつ低コストで実現することができる。 【0255】

また、第1の実施の形態で図21と図22を用いて説明したのと同様に、スナバ回路に 用いるキャパシタ容量Cの大きさは、遮断状態における還流ダイオードもしくは還流ダイ オードとスイッチング素子とのキャパシタ容量成分の総和C0に対して、C/C0が0. 1前後から振動現象の減衰効果が顕著になり、C/C0が10を超える辺りから振動現象 の収束時間比の値が飽和傾向になる。また、スナバ回路に形成するキャパシタ容量Cによ って、過渡動作時にはキャパシタ容量Cの大きさに比例する過渡電流による損失Eが発生 するため、キャパシタ容量Cの大きさは極力小さいほうが望ましい。 【0256】

このことから、本発明の第5の実施の形態で用いるスナバ回路のキャパシタ容量Cの大 きさは還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ 成分の容量の総和に比べて、1/10倍以上10倍以下の範囲で容量を選択することで、 損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、上記 実施の形態で説明したどの実施例においても得ることができる。

40

50

(その他の実施の形態)

上記のように、本発明は第1~第5の実施の形態によって記載したが、この開示の一部 をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示か ら当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。 【0258】

例えば、半導体スナバ200は、少なくとも還流ダイオード100と並列接続されていれば、同一実装基板上に実装されていなくても発振現象を低減する効果を得ることができ

10

る。

【0259】

また、全ての実施の形態において、還流ダイオード100、スイッチング素子600、 半導体スナバ200の材料として、シリコン材料、炭化珪素材料などを一例として説明し てきたが、振動現象の低減効果が得られれば、基板材料はシリコンゲルマン、窒化ガリウ ム、ダイヤモンドなどその他の半導体材料でもかまわない。また、炭化珪素のポリタイプ として4Hタイプを用いて説明したが、6H、3C等その他のポリタイプでも構わない。 また、スイッチング素子600及び還流ダイオード100のドリフト領域としてn型の場 合で説明してきたが、p型で構成されていてももちろん良い。

【0260】

また、本発明の第1の実施の形態に係る半導体装置を適用可能な電力変換装置として、 DC/DCコンバータや3相交流インバータなどを一例として説明してきたが、図26に 示すような一般にHブリッジなどと呼ばれる電力変換装置に用いても良い。いずれにして も、直流電圧を交流電圧に変換するインバータや、交流電圧を直流電圧に変換する整流器 や、直流電圧を電圧を変えて出力するDC/DCコンバータなどのように、あらゆるタイ プの電力変換装置に適用することができる。そして、本発明の構成を用いる電力変換装置 であれば、大電流領域及びゼロ電領域のいずれの領域においても、更には、低温及び高温 時のいずれにおいても、振動現象を低減することができる。このため、導通損失及び過渡 損失を低減し高密度化ができると共に、振動現象が低減し安定的に動作させることができ るので、装置の基本性能を両立して向上させることができる。

[0261]

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論で ある。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発 明特定事項によってのみ定められるものである。

【符号の説明】

【0262】

A , B 1 , B 2 , B 3 , B 4 , B 5 , B 6 ... 受動素子 D, E1, E2, E3, E4, E5, E6... スイッチング素子 1,11,21,41,51,61,71,81...基板領域 2,13,23,42,52,62,72,82...ドリフト領域 3,13,28,44,84...上部電極 4,14,45,85...下部電極 5,31,46…フィールド絶縁膜(フィールド酸化膜) 6 , 1 7 , 3 3 , 4 7 ... 抵抗領域 7... 電界緩和領域 8,88…低濃度ドリフト領域 12…キャパシタ誘電体膜 1 6 ... 低抵抗基板領域 22...バッファ領域 24,53…ウェル領域 25...エミッタ領域 26,55,64…ゲート絶縁膜 27,56,65,75...ゲート電極 28...エミッタ電極 29,58,67,77...層間絶縁膜 30…コレクタ電極 3 2 ... 絶縁膜 43,63... ヘテロ半導体領域 54,73…ソース領域 57,66,76…ソース電極

10

20



59,68,78...ドレイン電極 74…ゲート領域 8 3 ... 反 対 導 電 型 領 域 100…還流ダイオード 2 0 0 … 半導体スナバ(半導体回路) 210...キャパシタ 210,220...抵抗 230...ダイオード 300,340…アノード端子 301...エミッタ端子 302…アノード端子(エミッタ端子) 302…ソース端子 310…アノード側金属膜 320,330,350...金属配線 400,402…カソード端子 401...コレクタ端子 402...ドレイン端子 4 1 0 … カソード 側 金属 膜 4 2 0 ... 金属基材 500... 絶縁基板 510…モールド樹脂 600...スイッチング素子 700…ゲート側金属膜 7 1 0 ... 金属配線 800…スイッチング素子(半導体スナバ内蔵還流ダイオード) 900…半導体スナバ内蔵スイッチング素子

1001,1002,1003,1004,1005,1006...容量低下防止領域

(50)

【図1】





【図2】













【図3】

【図7】

【図9】

(52)

 $+ v \bigcirc \underbrace{E_1}_{E_2} \underbrace{E_2}_{E_3} \underbrace{E_4}_{E_5} \underbrace{E_5}_{E_6} \underbrace{E_6}_{E_6} \underbrace{E_7}_{E_6} \underbrace{E_7}_{E_$

【図8】



 $200 \begin{cases} 210 \\ 220 \\ 220 \\ 220 \\ 220 \\ 111 \\ 0 \\ 14 \\ 0 \\$

【図10】







【図12】





【図14】



【図15】



【図16】





【図18】





【図19】















【図23】

【図22】



【図25】



【図26】







【図28】







【図31】







(56)

【図30】



【図33】



【図35】





【図36】







ゲート O

27

28 25 24

23

22

21

30

エミッタ

Śi

nSi

p⁺Si

Ó

コレクタ

~401

⁶⁰⁰ 26

301

200~

【図38】











【図42】





【図43】



フロントページの続き

(51) Int.CI.					FΙ						テーマコ	ード(参考)
H 0 1 L	29/47	(200	06.01)		F	101L	29/	80		С		
H 0 1 L	29/872	(200	06.01)		F	101L	29/	80		V		
H 0 1 L	21/337	(200	06.01)		F	101L	. 27/	04		R		
H 0 1 L	29/808	(200	06.01)		F	102N	1 1/	34				
H 0 1 L	29/80	(200	06.01)		F	101L	. 27/	04		С		
H 0 2 M	1/34	(200	07.01)		F	101L	29/	80		Р		
H 0 1 L	21/338	(200	06.01)		F	101L	29/	78	657	Z		
H 0 1 L	29/812	(200	06.01)		F	101L	29/	91		F		
H 0 1 L	29/861	(200	06.01)		F	101L	29/	91		Н		
H 0 1 L	21/8234	(200	06.01)		F	101L	. 27/	08	102	Е		
H 0 1 L	27/088	(200	06.01)		F	101L	. 27/	06	102	А		
H 0 1 L	27/06	(200	06.01)									
(72)発明者 (72)発明者 (72)発明者 (72)発明者 (72)発明者 (72)発明者	林神星神田神山神鈴、哲川正川の川奈山、川谷、田田、田、田、田、田、田、田、田、田、田、田、田、田、田、田、田、田、田	横浜市谷 前 前 前 前 前 前 前 前 前 前 前 前 前 前 前 	呻奈川 呻奈川 呻奈川	区宝町 区宝町 区宝町 区宝町	2番地 2番地 2番地 2番地	日産日産日産	自動車自動車自動車自動車	株式会株式会株式会	社内 社内 社内 社内			
	伸余川県	● ● ● ● ● ● ● ●	甲宗川	区玉町	2	日圧	日劉単	休式会		FFOF	0000	
トツーム(参	≤) 40104	AAU3	BB02	RR00	RR0A	8814	RR10	BB21	FF13	FF35	6603	
	55020	4009		4C15	4C16	AD14	A\/04				E701	
	56030	ACU3	A005	ACTO	ACTO	AN 14	AV04	DU04	DEAL	DET	EZUT	
	5F048	AC06 CB07	AC08	AC10	BA07	BA14	BC03	BC12	BD07	BF15	BF16	
	5F102	FA00	GA14	GA16	GA17	GB04	GC08	GJ02				
	5H740	AA04 MM03	AA06	BA00	BA11	BB05	BB09	BB10	BC01	BC02	KK01	