

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4026048号

(P4026048)

(45) 発行日 平成19年12月26日(2007.12.26)

(24) 登録日 平成19年10月19日(2007.10.19)

(51) Int. Cl.			F I		
<b>G06F</b>	<b>3/046</b>	<b>(2006.01)</b>	G06F	3/046	A
<b>G06F</b>	<b>3/041</b>	<b>(2006.01)</b>	G06F	3/041	380H
<b>H03F</b>	<b>1/56</b>	<b>(2006.01)</b>	H03F	1/56	
<b>H03F</b>	<b>3/343</b>	<b>(2006.01)</b>	H03F	3/343	Z
<b>H03H</b>	<b>11/40</b>	<b>(2006.01)</b>	H03H	11/40	

請求項の数 3 (全 9 頁)

(21) 出願番号	特願2002-2964 (P2002-2964)	(73) 特許権者	000139403
(22) 出願日	平成14年1月10日 (2002.1.10)		株式会社ワコム
(65) 公開番号	特開2003-208258 (P2003-208258A)		埼玉県北埼玉郡大利根町豊野台2丁目5-1
(43) 公開日	平成15年7月25日 (2003.7.25)		〇番地1
審査請求日	平成16年7月26日 (2004.7.26)	(74) 代理人	100095267
			弁理士 小島 高城郎
		(74) 代理人	100111604
			弁理士 佐藤 卓也
		(72) 発明者	小田 康雄
			埼玉県北埼玉郡大利根町豊野台2丁目5-1
			〇番地1 株式会社ワコム内
		審査官	山崎 慎一

最終頁に続く

(54) 【発明の名称】 可変インピーダンス・レファレンス回路及び方法

(57) 【特許請求の範囲】

【請求項1】

デジタルを単電源で動作させかつセンサコイルへの高周波信号の送信時に交流電流を送出するべくセンサコイルのCOM端を所定の電圧に持ち上げるためにセンサコイルにレファレンス電位を供給するレファレンス回路において、

高周波信号をセンサコイルに送信する時は前記レファレンス回路の出力インピーダンスを高くしてセンサコイルからレファレンス回路への電流の流れ込みを低減し、センサコイルから応答信号を受信する時は前記レファレンス回路の前記出力インピーダンスが低くなるように切替えることを特徴とするデジタルのセンサコイル用可変インピーダンス・レファレンス回路。

【請求項2】

レファレンス回路内に、ゲインを切替えるための開閉器を有するループゲイン調整回路部を備え、前記開閉器の開閉により前記ゲインを切替えることにより前記レファレンス回路の出力インピーダンスの大きさを切替えることを特徴とする請求項1に記載のデジタルのセンサコイル用可変インピーダンス・レファレンス回路。

【請求項3】

デジタルを単電源で動作させかつセンサコイルへの高周波信号の送信時に交流電流を送出するべくセンサコイルのCOM端を所定の電圧に持ち上げるためにセンサコイルにレファレンス電位を供給するレファレンス回路において、高周波信号をセンサコイルに送信する時は前記レファレンス回路の出力インピーダンスを高くしてセンサコイルからレファ

レンズ回路への電流の流れ込みを低減し、センサコイルから応答信号を受信する時は前記レファレンス回路の前記出力インピーダンスが低くなるように切替えることを特徴とするデジタルのセンサコイル用レファレンス回路の出力インピーダンス可変方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、コンピュータの入力装置の1つであるデジタルに使用するアナログICの回路に関し、特に消費電流を削減する可変インピーダンス機能を有するレファレンス回路に関する。

【0002】

【従来の技術】

従来、デジタルは、レファレンス回路を組み込んで構成されている。このデジタルのアナログICのレファレンス回路は、種々のものが知られている。デジタル用アナログICでは、単電源で動作させ、送信時に交流電流を送出できるように、センサコイルのCOM端をレファレンス回路を用いて0.5Vccに持ち上げている。このCOM端を0.5Vccとするレファレンス回路は、センサコイルからの信号を応答信号受信装置が受信する際、ノイズに強くするため低出力インピーダンスに設計されている。

【0003】

【発明が解決しようとする課題】

しかしながら、高周波信号送信器がセンサコイルに高周波信号を送信する際、高周波信号送信器のドライバ回路から送出された高周波電流をバイパスコンデンサが受け止めるよう回路が構成されているにもかかわらず、レファレンス回路の出力インピーダンスが低いため、センサコイルからレファレンス回路に電流が流れ込み消費電流が増大してしまう。

【0004】

このように、従来の方式は、センサコイルからの信号を受信装置が受信するノイズを低減するために、レファレンス回路の出力インピーダンスを低く設計している。従って、高周波信号送信器からセンサコイルへ信号を送信する時にバイパスコンデンサに蓄積した電荷までレファレンス回路が吸い込んでしまい、送信電流が無駄になっていた。

【0005】

以上の現状に鑑み、本発明は、高周波信号の送信動作時と受信動作時で、レファレンス回路の出力インピーダンスを切替える機能を備え、高周波信号の送信時は、高周波信号送信器のドライバの送出電流を吸収しないようにレファレンス回路の出力インピーダンスを高インピーダンスに切替え、受信動作時は、ノイズに弱くならないようにレファレンス回路の出力インピーダンスを低インピーダンスにするよう切替えることができる可変インピーダンス・レファレンス回路を提供することを目的とする。

【0006】

【課題を解決するための手段】

前記目的を達成するために、本発明による、デジタルのセンサコイル用可変インピーダンス・レファレンス回路は、デジタルを単電源で動作させかつセンサコイルへの高周波信号の送信時に交流電流を送出するべくセンサコイルのCOM端を所定の電圧に持ち上げるためにセンサコイルにレファレンス電位を供給するレファレンス回路において、高周波信号をセンサコイルに送信する時はレファレンス回路の出力インピーダンスを高くしてセンサコイルからレファレンス回路への電流の流れ込みを低減し、センサコイルから応答信号を受信する時はレファレンス回路の出力インピーダンスが低くなるよう切替える。これによって、消費電流を削減する。また、レファレンス回路内に、ゲインを切替えるための開閉器を有するループゲイン調整回路部を備え、開閉器の開閉によりゲインを切替えることによってレファレンス回路の出力インピーダンスの大きさを切替える。

【0007】

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。まず、本発明

10

20

30

40

50

の可変インピーダンス・レファレンス回路を説明する前に、ゲインと出力インピーダンスとの間の関係を簡単に説明する。

【0008】

レファレンス回路の出力インピーダンスは、レファレンス回路のループゲインを変化することで、変化することがわかっている。ループゲインが高いと低インピーダンスとなり、低いと高インピーダンスとなる。

【0009】

図1は、ゲインと出力インピーダンスの関係を説明するための図である。ここで、回路10は、nチャンネルMOS電界効果トランジスタとpチャンネルMOS電界効果トランジスタ等で構成し、出力インピーダンス $Z_o$ 及びゲイン $A$ を有すると仮定する。この回路で、出力を $I_{N1}$ へ接続して、1倍のボルテージフォロア型のレファレンス回路を構成した場合の出力インピーダンスを鳳-テブナンの定理を用いて求める。入力 $I_{N2}$ に電圧 $V$ を入力した場合、出力端解放電圧 $V_o$ 及び出力端の $S_{W_o}$ を閉じた時の $GND$ 短絡電流 $I_s$ は、  

$$V_o = V \cdot A / (A + 1)$$

$$I_s = V \cdot A / R_o$$

となり、出力インピーダンス $Z_o$ は、以下の式で求まる。

$$Z_o = V_o / I_s = R_o / (A + 1)$$

従って、出力インピーダンス $Z_o$ とゲイン $A$ は、互いにほぼ反比例の関係にある。

【0010】

図2は、さらに図1に基づき、回路10の出力インピーダンスと帰還抵抗の関係を説明するための図である。この回路は、帰還抵抗 $R_f$ にほぼ比例したゲイン $A$ が得られるようになっている。このゲイン $A$ は、後で述べる図3および図4における差動増幅回路部の相互コンダクタンスを $g_m$ としたとき、

$$A = g_m \cdot R_f$$

となる。つまり、ゲイン $A$ と帰還抵抗値 $R_f$ は比例の関係をもつ。言い換えると、前に述べたように「出力インピーダンス $Z_o$ とゲイン $A$ は、互いにほぼ反比例」と、この「ゲイン $A$ と帰還抵抗値 $R_f$ は比例」から、「出力インピーダンスと帰還抵抗値はほぼ反比例」の関係にある。

【0011】

図3は、本発明の可変インピーダンス・レファレンス回路の回路図である。nチャンネル電界効果トランジスタ $M_{N1}$ のソース電極は、グラウンド接地する。nチャンネル電界効果トランジスタ $M_{N1}$ のドレイン電極はpチャンネル電界効果トランジスタ $M_{P1}$ のドレイン電極と接続する。pチャンネル電界効果トランジスタ $M_{P1}$ のゲート電極には、抵抗素子 $R_1$ を介して電源 $V_{cc}$ と接続し、さらに抵抗素子 $R_2$ を介してグラウンド接地することによって、抵抗素子 $R_1$ 及び $R_2$ によって分割された電圧を印加する。pチャンネル電界効果トランジスタ $M_{P1}$ 及びnチャンネル電界効果トランジスタ $M_{N1}$ は第1の直列接続回路を構成する。pチャンネル電界効果トランジスタ $M_{P1}$ のソース電極は、pチャンネル電界効果トランジスタ $M_{P2}$ のソース電極と接続する。pチャンネル電界効果トランジスタ $M_{P2}$ のドレイン電極はnチャンネル電界効果トランジスタ $M_{N2}$ のドレイン電極と接続する。nチャンネル電界効果トランジスタ $M_{N2}$ のゲート電極はnチャンネル電界効果トランジスタ $M_{N1}$ のゲート電極と接続し、さらにnチャンネル電界効果トランジスタ $M_{N2}$ のドレイン電極と接続する。nチャンネル電界効果トランジスタ $M_{N2}$ のソース電極はグラウンド接地する。pチャンネル電界効果トランジスタ $M_{P2}$ とnチャンネル電界効果トランジスタ $M_{N2}$ は第2の直列接続回路を構成する。第1及び第2の直列接続回路は、定電流源 $I_1$ を介して電源 $V_{cc}$ と接続し、差動増幅回路を構成する。また、nチャンネル電界効果トランジスタ $M_{N1}$ 及び $M_{N2}$ はカレントミラー回路を構成する。

【0012】

次いで、nチャンネル電界効果トランジスタ $M_{N3}$ のソース電極は、pチャンネル電界効果トランジスタ $M_{P3}$ のソース電極と接続する。pチャンネル電界効果トランジスタ $M_{P3}$ のドレイン電極は、nチャンネル電界効果トランジスタ $M_{N5}$ のドレイン電極と接続する。nチ

10

20

30

40

50

チャンネル電界効果トランジスタMN5のゲート電極は、pチャンネル電界効果トランジスタMP1及びnチャンネル電界効果トランジスタMN1のドレイン電極と接続する。nチャンネル電界効果トランジスタMN5のソース電極はグラウンド接地する。nチャンネル電界効果トランジスタMN4のドレイン電極は電源Vcc接続し、ゲート電極は、nチャンネル電界効果トランジスタMN3のゲート電極及びドレイン電極と接続する。nチャンネル電界効果トランジスタMN4のソース電極は、pチャンネル電界効果トランジスタMP4のソース電極と接続し、レファレンス出力端子OUT1と接続し、さらにpチャンネル電界効果トランジスタMP2のゲート電極と接続する。pチャンネル電界効果トランジスタMP4は、ゲート電極をpチャンネル電界効果トランジスタMP3のゲート電極及びドレイン電極と接続し、ドレイン電極をグラウンド接地する。nチャンネル電界効果トランジスタMN3、pチャンネル電界効果トランジスタMP3、そしてnチャンネル電界効果トランジスタMN5は、第3の直列接続回路を構成する。第3の直列接続回路は、定電流源I2を介して電源Vccと接続し、定電流が流れる。nチャンネル電界効果トランジスタMN4とpチャンネル電界効果トランジスタMP4は第4の直列接続回路を構成する。ここで、nチャンネル電界効果トランジスタMN3及びpチャンネル電界効果トランジスタMP3は、電圧増幅段のバイアス回路を構成する。

10

さらに、nチャンネル電界効果トランジスタMN5のゲート電極とドレイン電極の間には、開閉器SW1により接続断絶される抵抗素子R3及びこれと並列な抵抗素子R4、さらにこれらの抵抗素子と直列に接続されたコンデンサC1が接続されている。尚、nチャンネル電界効果トランジスタMN5のゲート電極とドレイン電極の間には、位相補償用回路として抵抗素子R5及びコンデンサC2が接続されているが、これらは出力インピーダンス特性にはほとんど関与しない。

20

#### 【0013】

ここで、図3に示したレファレンス回路の動作を説明する。このレファレンス回路は、初期状態では、

1 pチャンネル電界効果トランジスタMP4のソース電極と接続するレファレンス出力端子OUT1は、最初は通常0Vであり、pチャンネル電界効果トランジスタMP2のゲートにこの0Vの電圧、pチャンネル電界効果トランジスタMP1のゲートに抵抗素子R1と抵抗素子R2によってVccを分圧した $Vcc/2$ の電圧が入力される。

2 これによって、pチャンネル電界効果トランジスタMP1がOFFとなり、pチャンネル電界効果トランジスタMP2がONとなり、pチャンネル電界効果トランジスタMP2のソースにI1の電流が流れ込む。

30

3 このとき、pチャンネル電界効果トランジスタMP2に同様のI1のドレイン電流が流れるため、nチャンネル電界効果トランジスタMN2のドレインにI1の電流が流れ込む。nチャンネル電界効果トランジスタMN1とカレントミラー回路を構成しているため、このMN1にもI1と同じ大きさのドレイン電流が流れる。

4 nチャンネル電界効果トランジスタMN1とpチャンネル電界効果トランジスタMP1のドレイン電流の差、即ち、I1の大きさの電流でコンデンサC1を充電する。すると同時にnチャンネル電界効果トランジスタMN5のゲート電圧が下がり、OFFに近い状態となる。なお、コンデンサC2及びR5は位相補償用で、コンデンサC2の容量はコンデンサC1の容量に比べて非常に小さく、回路電流は無視する。

40

5 nチャンネル電界効果トランジスタMN5のドレイン電圧はコンデンサC1の充電速度で電圧上昇し、その結果、レファレンス出力端子OUT1もほぼ、この上昇電圧に合わせて電圧上昇し始める。

#### 【0014】

次いで、以下のように平衡状態に達する。

1 レファレンス出力端子OUT1の電圧が $Vcc/2$ に達したとき、pチャンネル電界効果トランジスタMP1とpチャンネル電界効果トランジスタMP2がバランスして、共に $I1/2$ の電流が流れる。

2 このとき、nチャンネル電界効果トランジスタMN2、MN1のドレインには、pチ

50

チャンネル電界効果トランジスタMP2のドレイン電流と同じ $I_{1/2}$ の電流が流れる。

3 次いで、nチャンネル電界効果トランジスタMN1及びpチャンネル電界効果トランジスタMP1のドレイン電流の差が零となるため、コンデンサC1は充放電されなくなり、nチャンネル電界効果トランジスタMN5のドレイン電圧は一定となり、レファレンス出力端子OUT1の電圧は $V_{cc}/2$ の値で平衡を保つ。

【0015】

次に、レファレンス出力端子OUT1の出力電圧が過大状態の場合を説明する。

1 電流の方向を無視し、大小比較表現を絶対値で表現すれば、レファレンス出力端子OUT1の電圧が $V_{cc}/2$ より大きくなった場合、pチャンネル電界効果トランジスタMP1の方がpチャンネル電界効果トランジスタMP2よりドレイン電流が増加し、よって、nチャンネル電界効果トランジスタMN2、nチャンネル電界効果トランジスタMN1のドレイン電流よりも大きくなる。

10

2 nチャンネル電界効果トランジスタMN1及びpチャンネル電界効果トランジスタMP1のドレイン電流の差は、コンデンサC1を放電すると同時にnチャンネル電界効果トランジスタMN5のゲート電圧を上げるため、このnチャンネル電界効果トランジスタMN5のドレイン電流を増加させる。

3 nチャンネル電界効果トランジスタMN5のドレイン電圧はコンデンサC1の放電速度で電圧降下し、その結果、レファレンス出力端子OUT1もほぼ、この降下電圧に合わせて電圧降下し、 $V_{cc}/2$ になったところで平衡する。

【0016】

20

ループゲイン調整回路部で示した抵抗素子R4と抵抗素子R3及び開閉器SW1の直列接続との並列接続は、前述の帰還抵抗 $R_f$ に相当する。また、抵抗素子R3、R4、R5、コンデンサC1、C2を除いた回路は、図2の増幅回路11に相当する。

【0017】

ここで、ループゲイン調整回路部の開閉器SW1の開閉操作による抵抗値の変化を説明する。開閉器SW1をONすることによって、抵抗素子R3及びR4は並列接続される。合成抵抗値 $R_{total}$ は、抵抗素子R3、R4の抵抗値をそれぞれ $r_3$ 、 $r_4$ とすると、

$$R_{total} = r_3 \cdot r_4 / (r_3 + r_4)$$

となる。従って、 $R_{total}$ と $r_4$ の大小関係は、

$$R_{total} < r_4$$

30

となり、合成抵抗値が減少する。つまり、前に述べた帰還抵抗 $R_f$ に相当する値が減少することとなり、「出力インピーダンスと帰還抵抗値はほぼ反比例」の関係に基づき、出力インピーダンスが増加する。ここで、同図に示すように、第1の直列接続回路および第2の直列接続回路は、差動増幅機能を有する差動増幅段である。抵抗素子R3、R4、及びR5、コンデンサC1及びC2並びに第3の直列接続回路は、電圧増幅段である。第4の直列接続回路は、電流増幅のための電流増幅段である。

【0018】

図4は、本発明の可変インピーダンス・レファレンス回路の他の実施例を示す回路図である。nチャンネル電界効果トランジスタMN12のソース電極は、グラウンド接地する。nチャンネル電界効果トランジスタMN12のドレイン電極はpチャンネル電界効果トランジスタMP10のドレイン電極と接続する。pチャンネル電界効果トランジスタMP10のゲート電極には、抵抗素子R10を介して電源 $V_{cc}$ と接続し、さらに抵抗素子R11を介してグラウンド接地することによって、抵抗素子R10及びR11によって分割された電圧を印加する。pチャンネル電界効果トランジスタMP10及びnチャンネル電界効果トランジスタMN12は第1の直列接続回路を構成する。pチャンネル電界効果トランジスタMP10のソース電極は、pチャンネル電界効果トランジスタMP11のソース電極と接続する。pチャンネル電界効果トランジスタMP11のドレイン電極はnチャンネル電界効果トランジスタMN13のドレイン電極と接続する。nチャンネル電界効果トランジスタMN13のゲート電極はnチャンネル電界効果トランジスタMN12のゲート電極と接続し、さらにnチャンネル電界効果トランジスタMN12のドレイン電極と接続する。nチャンネル電界効果ト

40

50

ランジスタMN13のソース電極はグラウンド接地する。pチャネル電界効果トランジスタMP11とnチャネル電界効果トランジスタMN13は第2の直列接続回路を構成する。第1及び第2の直列接続回路は、定電流源I10と接続し、差動増幅回路を構成する。

【0019】

pチャネル電界効果トランジスタMP11のドレイン電極は、コンデンサC10と接続し、増幅回路の応答特性を調整する。さらにpチャネル電界効果トランジスタMP11のドレイン電極はNPNトランジスタTr3及びPNPトランジスタTr4のベースと接続する。NPNトランジスタTr3のコレクタは、電源Vccと接続し、エミッタは定電流源I12を介して接地する。NPNトランジスタTr3のエミッタは、PNPトランジスタTr2のベースと接続し、PNPトランジスタTr2を駆動する。PNPトランジスタTr4のエミッタは、定電流源I11と接続すると共に定電流源I11を介して電源Vccに接続され、コレクタはグラウンド接地する。またPNPトランジスタTr4のエミッタは、NPNトランジスタTr1のベースと接続し、NPNトランジスタTr1を駆動する。NPNトランジスタTr1のコレクタは、電源Vccと接続し、エミッタはレファレンス出力端子OUT2とPNPトランジスタTr2のエミッタと接続する。PNPトランジスタTr2のコレクタはグラウンド接地する。NPNトランジスタTr1とPNPトランジスタTr2は、コンプリメンタリSEPP (Single Ended Push-Pull) 回路を構成するので、出力は合成されてレファレンス出力端子OUT2に出力する。

10

【0020】

pチャネル電界効果トランジスタMP11のドレイン電極からの出力は、NPNトランジスタTr3及びPNPトランジスタTr4のベースにそれぞれ入力され、エミッタフォロアすると同時にループゲイン調整回路部と接続する。ループゲイン調整回路部で示す抵抗素子R12と開閉器SW2の直列接続と抵抗素子R13の並列接続は、前に述べた帰還抵抗Rfに相当する。SW2を閉じることによって、既に述べたように、ループゲイン調整回路部で示す抵抗値が減少し、ゲインが減少し、出力インピーダンスが増大する。

20

【0021】

以上述べたように、オープンループゲインは、図3または図4に示す方法で、例えば図3のSW1 (もしくは図4のSW2) をONすればゲイン低下し、レファレンスの出力が高インピーダンスになり、例えば図3のSW1 (もしくは図4のSW2) をOFFすればゲイン上昇し、低インピーダンスになる。

30

【0022】

図5は、本発明のレファレンス回路の開閉器の開閉による出力インピーダンスの変化を、横軸のデジタイザの周波数と縦軸の出力インピーダンスとの関係で示す。同図に示すように、本発明は、レファレンス回路の出力インピーダンスを切替えられるようにしたので、センサコイルからの信号を受信装置が受信する時は開閉器SWをOFFすることによってノイズ低減のためレファレンス回路の出力インピーダンスを低インピーダンスとし、高周波信号送信器がセンサコイルへ信号を送信する時は開閉器SWをONすることによってバイパスコンデンサの電荷を吸い込まないようにレファレンス回路の出力インピーダンスを高インピーダンスにする。デジタイザの送信信号周波数においては、外付けバイパスコンデンサのインピーダンスより高くなるため、放電損失が減少する。従って、センサコイルからの信号を受信する時のノイズ低減を可能とし、センサコイルへ信号を送信するときの電流ロスをも低減できる。なお、デジタイザに組み込まれる可変インピーダンス・レファレンス回路は、レファレンス回路内に、ゲインを切替えるための開閉器を有するループゲイン調整回路部を備え、開閉器の開閉により前記ゲインを切替えることによってレファレンス回路の出力インピーダンスの大きさを切替える方法を開示したが、他の方法による出力インピーダンスの大きさを切替える回路であってもよいことは言うまでもない。

40

【0023】

図6は、出力インピーダンスの大きさを切替えるレファレンス回路の他の実施例の機能概要を説明するための図である。ここで、差動増幅器OPの出力インピーダンスをRo、出力抵抗をRxとすると、レファレンス回路の出力インピーダンスZoは、開閉器SWを(

50

1) 側に切り換えた場合は、

$$Z_o = (R_o + R_x) / (A + 1)$$

となり出力インピーダンス  $Z_o$  は小さいが、開閉器  $SW$  を (2) 側に切り換えた場合は、

$$Z_o = R_x + R_o / (A + 1)$$

となり大きくなる。従って、開閉器  $SW$  を切り換えることによって、出力インピーダンス  $Z_o$  を切り換えることができる。

【0024】

尚、上記の説明において、回路中のトランジスタは、バイポーラトランジスタであっても  $FET$  であってもよい。

【0025】

【発明の効果】

以上のように、本発明は、レファレンス回路の出力インピーダンスを切替えられるようにしたので、センサコイルからの信号を受信する時はノイズ低減のためレファレンス回路の出力インピーダンスを低インピーダンスとし、センサコイルへ信号を送信する時はバイパスコンデンサの電荷を吸い込まないようにレファレンス回路の出力インピーダンスを高インピーダンスにしたので、センサコイルからの信号を受信する時のノイズ低減を果たしつつ、センサコイルへ信号を送信するときの電流ロスをも低減できる効果を奏する。

【図面の簡単な説明】

【図1】ゲインと出力インピーダンスの関係を説明するための図である。

【図2】図1の回路の出力インピーダンスと帰還抵抗の関係を説明するための図である。

【図3】本発明の可変インピーダンス・レファレンス回路の回路図である。

【図4】本発明の可変インピーダンス・レファレンス回路の他の実施例を示す回路図である。

【図5】図5は、本発明のレファレンス回路の出力インピーダンスの開閉器の開閉による変化を、横軸の周波数と縦軸の出力インピーダンスとの関係で示す。

【図6】図6は、出力インピーダンスの大きさを切替える回路の他の実施例の機能概要を説明するための図である。

【符号の説明】

$R_o$  抵抗素子

$R_1$ 、 $R_2$ 、 $R_3$ 、 $R_4$ 、 $R_5$  抵抗素子

$R_{10}$ 、 $R_{11}$ 、 $R_{12}$ 、 $R_{13}$  抵抗素子

$R_f$  帰還抵抗

$C_1$ 、 $C_2$ 、 $C_{10}$  コンデンサ

$V$  入力電圧

$V_o$  出力端解放電圧

$V_{cc}$  電源電圧

$I_s$   $GND$ 短絡電流

$I_1$ 、 $I_2$  定電流源

$I_{10}$ 、 $I_{11}$ 、 $I_{12}$  定電流源

$MP_1$ 、 $MP_2$ 、 $MP_3$ 、 $MP_4$  pチャネル電界効果トランジスタ

$MP_{10}$ 、 $MP_{11}$  pチャネル電界効果トランジスタ

$MN_1$ 、 $MN_2$ 、 $MN_3$ 、 $MN_4$ 、 $MN_5$ 、nチャネル電界効果トランジスタ

$MN_{12}$ 、 $MN_{13}$  nチャネル電界効果トランジスタ

$TR_1$ 、 $TR_3$  NPNトランジスタ

$TR_2$ 、 $TR_4$  PNPトランジスタ

$SW_o$ 、 $SW_1$ 、 $SW_2$  開閉器

、ループゲイン調整回路部


10

20


30

40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】



【 図 5 】



【 図 6 】



---

フロントページの続き

- (56)参考文献 特開平02 - 096673 (JP, A)  
特開平04 - 070112 (JP, A)  
特開昭62 - 022204 (JP, A)  
特公平04 - 047496 (JP, B2)  
特開平11 - 055074 (JP, A)  
特開昭62 - 123814 (JP, A)  
特開平9 - 91077 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G06F 3/046  
G06F 3/041  
H03F 1/56  
H03F 3/343  
H03H 11/40