

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200610101503.3

[43] 公开日 2007 年 2 月 14 日

[51] Int. Cl.
H01L 21/768 (2006.01)
H01L 23/522 (2006.01)

[11] 公开号 CN 1913125A

[22] 申请日 2006.7.18

[21] 申请号 200610101503.3

[30] 优先权

[32] 2005.8.9 [33] US [31] 11/161,599

[71] 申请人 国际商业机器公司

地址 美国纽约

[72] 发明人 A·P·考利 L·A·克莱文格
杨智超 K·占达 J·P·吉尔
李保振

[74] 专利代理机构 北京市中咨律师事务所
代理人 于 静 刘瑞东


权利要求书 2 页 说明书 5 页 附图 10 页

[54] 发明名称

过孔底接触及其制造方法

[57] 摘要

一种制造器件的方法包括在衬底和布线层中形成的蚀刻沟槽中沉积电迁移(EM)阻抗材料。形成与下面的扩散阻挡层和布线层电接触的EM阻抗材料。该方法还包括形成与EM阻抗材料和布线层电接触的过孔结构。该方法产生防止断路的结构。



1. 一种制造器件的方法，包括以下步骤：

在衬底和布线层中形成的蚀刻沟槽中沉积电迁移（EM）阻抗材料，所述EM阻抗材料与下面的扩散阻挡层和所述布线层电接触；以及形成与所述EM阻抗材料和所述布线层电接触的过孔结构。

2. 根据权利要求1的方法，其中所述布线层的电阻率低于所述扩散阻挡层。

3. 根据权利要求1的方法，还包括至少部分地用介质材料覆盖所述布线层。

4. 根据权利要求3的方法，其中所述介质材料为氮化物，氮化硅或掺有氮和氢的碳化硅。

5. 根据权利要求1的方法，还包括在绝缘体层中提供与所述过孔结构和所述EM阻抗材料电接触的第二布线层。

6. 根据权利要求5的方法，还包括在绝缘体层的形成用于所述过孔结构的图形的蚀刻部分中沉积具有高电迁移（EM）阻抗的导电材料。

7. 根据权利要求6的方法，其中所述导电材料是扩散阻挡并且包括选自TaN, Ta, Ti, Ti(Si)N, Ru, Ir或W的任何一种或多种材料。

8. 根据权利要求1的方法，其中所述蚀刻是使用选自Ar, He, Ne, Xe, N₂, H₂, NH₃和N₂H₂的气体的溅射蚀刻。

9. 一种制造器件的方法，包括以下步骤：

在衬底中形成至少部分限制在扩散阻挡材料中的布线层；

在所述布线层和部分所述衬底上提供绝缘体层；

蚀刻所述绝缘体层和所述布线层至所述扩散阻挡材料；

在所述绝缘体的所述蚀刻部分中提供与所述扩散阻挡材料接触的扩散阻挡层；以及

形成至少部分限制在所述扩散阻挡层中并且与所述扩散阻挡层电连通的过孔结构。

10. 根据权利要求 9 的方法，其中所述布线层的电阻率低于所述扩散阻挡材料。

11. 根据权利要求 9 的方法，还包括至少部分地用介质材料覆盖所述布线层和所述衬底。

12. 根据权利要求 11 的方法，其中所述介质材料为氮化物，氮化硅或掺有氮和氢的碳化硅。

13. 根据权利要求 9 的方法，还包括在所述绝缘体层中构图第二布线层并在所述构图的绝缘体中形成与所述扩散阻挡层电接触的第二布线。

14. 根据权利要求 9 的方法，还包括在所述绝缘体层的所述蚀刻部分上沉积具有高电迁移 (EM) 阻抗的导电材料。

15. 根据权利要求 14 的方法，其中所述导电材料是扩散阻挡并且包括选自 TaN, Ta, Ti, Ti (Si) N, Ru, Ir 或 W 的任何一种或多种材料。

16. 根据权利要求 9 的方法，其中所述蚀刻是使用选自 Ar, He, Ne, Xe, N₂, H₂, NH₃ 和 N₂H₂ 的气体的溅射蚀刻。

17. 一种结构，包括由扩散阻挡材料限制的过孔结构，所述过孔结构在下级布线层中延伸并且与围绕所述下级布线层的扩散材料接触。

18. 根据权利要求 17 的结构，其中所述扩散阻挡材料与所述过孔结构和所述扩散材料电接触。

19. 根据权利要求 17 的结构，其中所述扩散阻挡材料导电并且具有高 EM 阻抗，所述扩散阻挡材料在包括由至少所述扩散阻挡材料连接的所述下级布线层和上级布线层的两个互连级之间产生电路径。

20. 根据权利要求 17 的结构，其中所述扩散阻挡材料提供防止由在所述过孔结构周围的 EM 故障引起的意外断路的导电路径。

过孔底接触及其制造方法

技术领域

本发明一般涉及过孔底接触的制造方法，更具体地说，涉及适于防止由电迁移（EM）故障引起的电路意外断路的过孔底接触及其制造方法。

背景技术

在工作半导体器件中经常观察到接触过孔下的空隙积聚。一旦空隙尺寸覆盖整个过孔接触区域，此现象可以引起电路断路。此故障由在接触区域的电流密度发散引起并且归因于在导电互连中的“电迁移”（EM）故障现象。更具体地说，此现象发生于当高密度电流流经电路时，如铝或铜的导电材料从接触迁移或移走，从而在接触和金属线之间形成空隙。因此，当特征尺寸减小时，EM问题恶化并且在断路发生前的积聚时间变短。

作为一个说明性实例，参考图1的顶视图，在接触过孔和下面的金属线具有相当的CD尺寸的情况下，围绕过孔的侧壁的扩散阻挡层将与在下面的金属的侧壁上的扩散阻挡层接触。此阻挡与阻挡的接触，即阻挡冗余在EM故障发生时提供电路径，因此避免电路的意外断路。然而，当接触过孔的尺寸小于下面的金属线时，此阻挡冗余特性不能通过正规工艺步骤获得，如图2的顶视图所示。在后一种情况下，因为没有冗余电路，即没有冗余接触，一旦EM故障发生电路将断路。图3示出了因为EM故障引起的该电路故障。

在许多情况下提出了提高EM阻抗的方法。这些方法包括，例如，通过在热处理期间，阻挡材料与下面的金属线反应，在导电塞栓下并与之相邻形成内部金属区域。另外的方法包括，通过在热处理期间，修正抑制剂与下面的金属线的反应，形成电迁移阻抗层，以及形成铜塞栓作为备用

(reservoir) 用于提高电迁移阻抗。在此区域的另一个改进包括沿铜互连的表面形成 Cu-Zn 合金用于提高电迁移阻抗。

发明内容

本发明的第一方面中，制造器件的方法包括在衬底和布线层中形成的蚀刻沟槽内沉积电迁移(EM)阻抗材料。形成与下面的扩散阻挡层和布线层电接触的 EM 阻抗材料。该方法还包括形成与 EM 阻抗材料和布线层电接触的过孔结构。

在本发明的另一个方面中，制造器件的方法包括在衬底中形成至少部分限制在扩散阻挡材料中的布线层。在布线层和部分衬底上提供绝缘体层。该方法还包括蚀刻绝缘体层和布线层至扩散阻挡材料。在绝缘体的蚀刻部分中提供与扩散阻挡材料接触的扩散阻挡层。形成过孔结构，该过孔结构至少部分限制在扩散阻挡层中并且与扩散阻挡层电连通。

在本发明的另一方面中，一种结构包括由扩散阻挡材料限制的过孔结构，过孔结构在下级布线层中延伸并且与围绕下级布线层的扩散材料接触。

附图说明

图 1 示出了具有相当的 CD 尺寸的接触过孔和下面的金属线的顶视图；

图 2 示出了 CD 尺寸小于下面的金属线的接触过孔的顶视图；

图 3 示出了由于电迁移(EM)故障的断路；

图 4 示出了根据本发明的最终结构；

图 5-10 示出了根据本发明的工艺步骤；以及

图 11a 和 11b 是根据本发明的结构的顶视图。

具体实施方式

本发明涉及过孔底接触的制造方法，更具体地说，涉及适于防止由电迁移(EM)故障引起的电路意外断路的过孔底接触及这样的结构或器件的制造方法。在本发明中，设计互连结构以通过利用冗余连接避免在 EM

故障后的意外断路。通过使用本发明，在接收来自检测装置的 EM 故障报警信号后，有足够的时间用于芯片重置或系统操作调整。本发明的系统和方法还可以容易地在现有工艺过程中实施。

参考图 4，示出了使用本发明的方法实施的最终结构的截面图。在此结构中，互连结构包括过孔底接触，用于防止由 EM 故障引起的意外断路。更具体地说，在图 4 的结构中，在上级接触 202 中使用的如氮化钛或其它公知材料的扩散阻挡材料 200 置于与在前面的布线或金属线 206 中使用的扩散材料 204 接触。例如，上级接触包括过孔连接和上布线层。这可以通过延伸接触过孔到下面的金属线 206 的底部 206a（并且到上布线层，在实施例中）完成。

以上述方式，两个扩散阻挡材料 200 和 204 都是导电的并且具有高的 EM 阻抗，这导致了在互连级或层 202 和 206 之间的电路径。互连级 202 可以包括过孔和上布线层，而互连级 206 可以包括下布线层。此导电路径可以防止由在过孔周围的 Cu EM 故障引起的意外断路。此阻挡冗余特征还可以在检测装置检测到 EM 故障后提供足够的时间用于芯片重置或系统操作调整。该相同工艺的使用不依赖接触过孔的尺寸，例如接触过孔的尺寸可以比下面的金属层 206 的更小或相等。

在图 4 的结构中，扩散阻挡材料 200 和 204 的电阻率大于布线或互连层或级 202 和 206。例如，在一个示意实例中，用作扩散阻挡层 204 的氮化钛具有比用作互连层或级 202 和 206 的铜或铝更高的电阻率。因此，当例如由于 EM（由高电流引起）铜迁移时，扩散阻挡层 200 和 204 将保持接触，从而防止如电阻故障的意外断路。

在图 5-10 中示出了根据本发明形成互连结构的方法。在图 5 中，以常规方式在衬底 208 中形成如金属线的构图布线结构 206。构图互连布线 206 可以具有各种尺寸和形状，没有一个是对本发明的限制。在一个实施例中，在常规制造工艺中，在构图布线结构 206 和衬底 208 之间形成扩散阻挡材料或层 204。基本上，在此常规工艺中，构图布线结构 206 限制在扩散阻挡材料 204 中。在一个实施例中，构图布线结构 206 可以是，如铜或铝或

其它具有比扩散阻挡材料 204 的电阻率低的导电材料。扩散阻挡材料 204 可以包括例如氮化钛。

仍参考图 5，用介质材料 210 覆盖构图布线结构 206 和衬底 208 的表面。介质材料 210 可以是例如氮化物，氮化硅或命名为新材料的掺有氮和氢的碳化硅。在常规工艺中，除了上述构图布线结构 206 之外，接着，在介质材料 210 顶部沉积第二或更多绝缘体层 212。执行常规光刻和蚀刻工艺以在绝缘体层 212 中构图第二构图布线结构 214 和过孔或接触级 216。

在图 6 中，在构图晶片表面上沉积具有高 EM 阻抗的导电材料 218。此导电材料（例如衬里）218 可以用作扩散阻挡并且可以包括任意一种或多种选自 TaN, Ta, Ti, Ti(Si)N, Ru, Ir 或 W（还可以用作其它扩散层）的材料。在结构上沉积的一种或多种导电层 218 的厚度在 10 埃到 500 埃的范围内。此工艺可以通过常规 PVD, CVD, 或 ALD 沉积工艺执行。

图 7 中，在最初的金属膜沉积之后，为了同时进行定向气体轰击和沉积金属中性物质 220 的工艺，晶片可以保留在相同的沉积反应室中。在此步骤中，溅射蚀刻工艺使用选自 Ar, He, Ne, Xe, N₂, H₂, NH₃ 和 N₂H₂ 的气体。在定向气体轰击期间金属中性物质在靶上的沉积，包括金属中性物质 220 的原位沉积的方法，可以用于移除在下面的金属导体表面上的原有氧化物。在一个实施例中，金属中性物质 220 可以是与靶相同的材料或者包括选自 Ta, Ti 或 W 的一种或多种材料。在工艺的此步骤中，将移除构图结构 206 的一部分金属。

如图 8 中所示，溅射蚀刻工艺进行到暴露下面的构图布线结构 206 如金属导体的底表面 206a 的深度。如关于图 7 的描述，在过孔底部 206a 处可以获得正蚀刻率，而在其它区域，即场域（field），沟槽底部和锥形侧壁处，在第一金属的顶部沉积第二材料（金属中性物质）220。以此方式，蚀刻构图布线结构 206 到扩散层 204。

在图 9 中，在构图晶片上气体溅射后，沉积包括 TaN, Ta, Ti, TiN, W, Cu 或其它合适材料的另外的衬里或籽晶层材料 200。层 200 将延伸到蚀刻布线结构 206 的底部 206a 以形成接触（如图 4 中的标号 200 所示）。

如一个实例，沉积在结构上的一层或多层 200 的厚度在约 10 埃到 500 埃的范围内。此工艺可以通过常规 PVD，CVD，或 ALD 沉积工艺执行。

如图 10 所示，使用常规电镀 Cu 和化学机械抛光工艺完成互连的构建。

图 11a 和 11b 是根据本发明的结构的顶视图。如在图 11a 和 11b 中所示，无论过孔和下面的金属布线层的相对尺寸如何，扩散阻挡材料或层 200 与扩散阻挡材料 204 接触。通过说明，在图 11a 中，在接触过孔和下面的金属线具有相当的 CD 尺寸的情况下，围绕过孔侧壁的扩散阻挡 200 将与在下面的金属线的侧壁上的扩散阻挡 204 接触，除了在下面的金属线的底部的扩散层 204 之外。通过进一步说明，在图 11b 中，在接触过孔小于下面的金属线的情况下，接触过孔的扩散阻挡 200 将与在下面的金属线的底部处的扩散层 204 接触。

虽然通过参考具体的实施例描述了本发明，在附加权利要求的范围内，只要不脱离本发明的精神和范围，可以对其方面进行改变。因此，虽然通过参考具体的材料和实施例描述了本发明，但是本发明没有旨在限于这里特定的公开；相反，本发明延伸到所有功能等同的结构，方法以及使用，这些都在附加权利要求的范围内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11 A




图 11 B