

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4462692号
(P4462692)

(45) 発行日 平成22年5月12日 (2010.5.12)

(24) 登録日 平成22年2月26日 (2010.2.26)

(51) Int. Cl.	F I
GO 1 R 31/28 (2006.01)	GO 1 R 31/28 V
GO 1 R 31/3183 (2006.01)	GO 1 R 31/28 Q
GO 1 R 31/319 (2006.01)	GO 1 R 31/28 R

請求項の数 29 (全 14 頁)

(21) 出願番号	特願2000-19390 (P2000-19390)	(73) 特許権者	390005175
(22) 出願日	平成12年1月27日 (2000.1.27)		株式会社アドバンテスト
(65) 公開番号	特開2000-314766 (P2000-314766A)		東京都練馬区旭町1丁目32番1号
(43) 公開日	平成12年11月14日 (2000.11.14)	(74) 代理人	100104156
審査請求日	平成19年1月5日 (2007.1.5)		弁理士 龍華 明裕
(31) 優先権主張番号	特願平11-52111	(72) 発明者	須田 昌克
(32) 優先日	平成11年3月1日 (1999.3.1)		東京都練馬区旭町1丁目32番1号株式会社アドバンテスト内
(33) 優先権主張国	日本国 (JP)		
		審査官	藤原 伸二

最終頁に続く

(54) 【発明の名称】 半導体デバイス

(57) 【特許請求の範囲】

【請求項1】

被測定回路と、

前記被測定回路の動作を試験するために用いる試験パターンを生成するパターン生成回路と、

前記試験パターンを前記被測定回路に与えた場合に前記被測定回路が生成する試験結果を出力するデータ出力端子と、

前記試験に用いる周波数のクロックを生成して前記被測定回路へ与える発振器と、

前記クロックの周波数を示す周波数情報を半導体デバイスの外部に出力するクロック出力端子と、

前記発振器が発振する周波数を、外部からの設定を受けて、前記試験に用いるクロック周波数に制御する周波数制御手段と、

を備えたことを特徴とする半導体デバイス。

【請求項2】

前記試験を行ったときに、前記試験結果を格納するレジスタを更に備え、

前記データ出力端子は、前記レジスタに一旦格納された前記試験結果を出力することを特徴とする請求項1に記載の半導体デバイス。

【請求項3】

前記レジスタが、前記被測定回路から入力した前記試験結果を格納する、直列に接続された複数のフリップフロップを有することを特徴とする請求項2に記載の半導体デバイス

。

【請求項 4】

複数の前記レジスタのそれぞれに格納された前記試験結果の一つを選択して出力するセレクタを更に備え、

前記データ出力端子は、前記セレクタが選択した前記試験結果を前記半導体デバイスの外部へ出力することを特徴とする請求項 2 に記載の半導体デバイス。

【請求項 5】

前記周波数制御手段は、所望の周波数で発振するよう指示する信号を前記発振器へ出力する発振器コントローラを有することを特徴とする請求項 1 又は 2 に記載の半導体デバイス。

10

【請求項 6】

被測定回路と、

前記被測定回路の動作を試験するために用いる試験パターンを生成するパターン生成回路と、

前記試験パターンを前記被測定回路に与えた場合に前記被測定回路が生成する試験結果を出力するデータ出力端子と、

半導体デバイスが正常に動作し得る最大の周波数のクロックを生成して前記被測定回路へ与える発振器と、

前記発振器が発振する周波数を制御する周波数制御手段と、

を備えることを特徴とする半導体デバイス。

20

【請求項 7】

前記発振器が、

入出された信号を反転して出力するインバータと、

前記インバータが出力した信号を遅延させる複数段の遅延素子と、

前記遅延素子のいずれかの出力を選択して前記インバータへ入力する遅延セレクタと、

を有することを特徴とする請求項 1 又は 5 に記載の半導体デバイス。

【請求項 8】

前記試験を開始させる動作開始信号を入力するトリガ入力端子を更に備え、

前記動作開始信号を受けたとき、前記発振器に同期して、前記試験の試験期間中であることを示す試験期間信号をあらかじめ設定されたサイクルだけアクティブにするコントローラを更に備え、

30

前記パターン生成回路は、前記試験期間信号がアクティブなときに前記試験パターンを生成することを特徴とする請求項 1 又は 2 に記載の半導体デバイス。

【請求項 9】

被測定回路と、

前記被測定回路の動作を試験するために用いる試験パターンを生成するパターン生成回路と、

前記試験パターンを前記被測定回路に与えた場合に前記被測定回路が生成する試験結果を出力するデータ出力端子と、

前記試験に用いる周波数のクロックを生成して前記被測定回路へ与える発振器と、

40

前記発振器が発振する周波数を制御する周波数制御手段と、

前記試験を行ったときに、前記試験結果を格納するレジスタと、

前記クロックを所定の時間だけ遅延させる遅延回路とを備え、

前記試験結果を格納するレジスタは、前記遅延回路により遅延された前記クロックに基づいて前記試験結果を格納することを特徴とする半導体デバイス。

【請求項 10】

前記遅延回路により遅延された前記クロックを分周するリップルカウンタと、

分周された前記クロックを出力するクロック出力端子とを更に備えたことを特徴とする請求項 9 に記載の半導体デバイス。

【請求項 11】

50

前記リップルカウンタが、前記遅延回路が出力した信号を分周するフリップフロップを複数直列に接続して有することを特徴とする請求項 10 に記載の半導体デバイス。

【請求項 12】

前記遅延回路が、コントローラから出力された試験期間信号を記憶する、直列に接続された複数のフリップフロップを有することを特徴とする請求項 9 に記載の半導体デバイス。

【請求項 13】

試験開始信号を受け取った後に入力された、クロック信号のクロック数をカウントするカウンタを更に備え、

前記カウンタによるカウント値が所定の値に達したときに、前記コントローラは、前記試験期間信号をインアクティブにすることを特徴とする請求項 8 に記載の半導体デバイス。

【請求項 14】

被測定回路と、

前記被測定回路の動作を試験するために用いる試験パターンを生成するパターン生成回路と、

前記試験パターンを前記被測定回路に与えた場合に前記被測定回路が生成する試験結果を出力するデータ出力端子と、

前記試験に用いる周波数のクロックを生成して前記被測定回路へ与える発振器と、

前記発振器が発振する周波数を制御する周波数制御手段と、

前記試験を開始させる動作開始信号を入力するトリガ入力端子と、

前記動作開始信号を受けたとき、前記発振器に同期して、前記試験の試験期間中であることを示す試験期間信号をあらかじめ設定されたサイクルだけアクティブにするコントローラと、

試験開始信号を受け取った後に入力された、クロック信号のクロック数をカウントするカウンタとを備え、

前記コントローラは、前記カウンタによるカウント値が所定の値に達したときに、前記試験期間信号をインアクティブにし、

前記パターン生成回路は、前記試験期間信号がアクティブなときに前記試験パターンを生成し、

前記パターン生成回路が、前記カウンタから出力されたカウント値を入力し、当該カウント値に応じて、あらかじめ設定された試験パターンを、前記被測定回路に出力するメモリを有することを特徴とする半導体デバイス。

【請求項 15】

被測定回路と、

前記被測定回路の動作を試験するために用いる試験パターンを生成するパターン生成回路と、

前記試験パターンを前記被測定回路に与えた場合に前記被測定回路が生成する試験結果を出力するデータ出力端子と、

前記試験に用いる周波数のクロックを生成して前記被測定回路へ与える発振器と、

前記発振器が発振する周波数を制御する周波数制御手段と、

前記試験を開始させる動作開始信号を入力するトリガ入力端子と、

前記動作開始信号を受けたとき、前記発振器に同期して、前記試験の試験期間中であることを示す試験期間信号をあらかじめ設定されたサイクルだけアクティブにするコントローラと、

試験開始信号を受け取った後に入力された、クロック信号のクロック数をカウントするカウンタとを備え、

前記コントローラは、前記カウンタによるカウント値が所定の値に達したときに、前記試験期間信号をインアクティブにし、

前記パターン生成回路は、前記試験期間信号がアクティブなときに前記試験パターンを

10

20

30

40

50

生成し、

前記コントローラが、前記動作開始信号がアクティブになったときに前記動作開始信号を出力する、ディレイフリップフロップと、

前記ディレイフリップフロップが前記動作開始信号を出力したときに、前記試験期間信号の出力を開始し、前記カウンタによるカウント値が所定値に到達したときに前記試験期間信号をインアクティブにするフリップフロップとを有することを特徴とする半導体デバイス。

【請求項 16】

前記試験に用いるクロックを入力して前記被測定回路へ与えるクロック入力端子を更に備えたことを特徴とする請求項1又は9に記載の半導体デバイス。

10

【請求項 17】

前記試験に用いるクロックを生成する発振器が出力したクロック及び前記クロック入力端子から入力したクロックの一方を選択し、前記被測定回路へ与えるクロックセレクタを更に備えたことを特徴とする請求項 16 に記載の半導体デバイス。

【請求項 18】

前記試験パターンを入力し、前記被測定回路へ与えるデータ入力端子を更に備えたことを特徴とする請求項 1 又は 9 に記載の半導体デバイス。

【請求項 19】

被測定回路と、

前記被測定回路の動作を試験するために用いる試験パターンを生成するパターン生成回路と、

20

前記試験パターンを前記被測定回路に与えた場合に前記被測定回路が生成する試験結果を出力するデータ出力端子と、

前記試験パターンを入力し、前記被測定回路へ与えるデータ入力端子とを備え、

前記パターン生成回路が、前記試験パターンが記憶されているメモリが出力した前記試験パターン及び前記データ入力端子から入力した前記試験パターンの一方を選択し、前記被測定回路へ出力するデータセレクタを有することを特徴とする半導体デバイス。

【請求項 20】

被測定回路と、試験パターンを生成するパターン生成回路とを有する半導体デバイスを試験する試験方法であって、

30

前記試験に用いる周波数のクロックを生成して前記被測定回路へ与える発振ステップと

、
前記クロックの周波数を制御する周波数制御ステップと、

前記被測定回路の動作を試験するために用いる試験パターンを、前記パターン生成回路に生成させるパターン生成ステップと、

前記パターン生成回路が生成した前記試験パターンを前記被測定回路に与える試験ステップと、

前記被測定回路に前記試験パターンを与えたことにより前記被測定回路が生成する試験結果を前記半導体デバイスの外部に出力させる試験結果出力ステップとを備え、

前記周波数制御ステップは、

40

前記半導体デバイスが正常に動作し得る最大の周波数のクロックを生成するステップと

、
前記周波数を示す周波数情報を前記半導体デバイスの外部に出力するステップと、

前記周波数が所望の値に達したことを前記周波数情報が示すまで、前記周波数を逐次下げるステップと、

を有することを特徴とする半導体デバイス試験方法。

【請求項 21】

前記試験結果出力ステップは、

前記試験結果を、前記半導体デバイス内に設けたレジスタに一旦格納する格納ステップと、

50

前記レジスタに格納された前記試験結果を出力するレジスタ出力ステップとを有することを特徴とする請求項 20 に記載の半導体デバイス試験方法。

【請求項 22】

前記格納ステップは、前記被測定回路が出力した前記試験結果を、前記半導体デバイス内に設けられ、直列に接続された複数のフリップフロップに順次格納することを特徴とする請求項 21 に記載の半導体デバイス試験方法。

【請求項 23】

前記レジスタ出力ステップは、複数の前記レジスタのそれぞれに格納された前記試験結果の一つを選択して前記半導体デバイスの外部へ出力することを特徴とする請求項 21 に記載の半導体デバイス試験方法。

【請求項 24】

被測定回路と、試験パターンを生成するパターン生成回路とを有する半導体デバイスを試験する試験方法であって、

前記試験に用いる周波数のクロックを生成して前記被測定回路へ与える発振ステップと、

前記クロックの周波数を制御する周波数制御ステップと、

前記被測定回路の動作を試験するために用いる試験パターンを、前記パターン生成回路に生成させるパターン生成ステップと、

前記パターン生成回路が生成した前記試験パターンを前記被測定回路に与える試験ステップと、

前記被測定回路に前記試験パターンを与えたことにより前記被測定回路が生成する試験結果を前記半導体デバイスの外部に出力させる試験結果出力ステップとを備え、

前記周波数制御ステップは、

前記クロックを分周する分周ステップと、

前記分周ステップにより分周された前記クロックを出力するクロック出力ステップと、

前記クロック出力ステップによって出力された前記クロックを用いて前記周波数を制御するステップと、

を有することを特徴とする半導体デバイス試験方法。

【請求項 25】

前記パターン生成ステップは、

前記試験を開始させる動作開始信号を入力する開始ステップと、

前記動作開始信号を受けたとき、前記試験の試験期間中であることを示す試験期間信号をあらかじめ設定されたサイクルだけアクティブにするアクティブステップと、

前記試験期間信号がアクティブなときに前記試験パターンを生成する試験期間生成ステップと

を有することを特徴とする請求項 20 又は 24 に記載の半導体デバイス試験方法。

【請求項 26】

前記アクティブステップは、

試験開始信号を受け取った後に入力された、クロック信号のクロック数をカウントするステップと、

カウント値が所定の値に達したときに、前記試験期間信号をインアクティブにするステップと

を有することを特徴とする請求項 25 に記載の半導体デバイス試験方法。

【請求項 27】

前記パターン生成ステップが、

前記カウント値を入力し、当該カウント値に応じてあらかじめ設定された試験パターンを、前記被測定回路に出力することを特徴とする請求項 26 に記載の半導体デバイス試験方法。

【請求項 28】

被測定回路と、試験パターンを生成するパターン生成回路とを有する半導体デバイスを

10

20

30

40

50

試験する試験方法であって、

前記試験に用いるクロックを生成して前記被測定回路へ与える発振ステップと、
前記クロックの周波数を制御する周波数制御ステップと、
前記被測定回路の動作を試験するために用いる試験パターンを、前記パターン生成回路に生成させるパターン生成ステップと、

前記パターン生成回路が生成した前記試験パターンを前記被測定回路に与える試験ステップと、

前記被測定回路に前記試験パターンを与えたことにより前記被測定回路が生成する試験結果を前記半導体デバイスの外部に出力させる試験結果出力ステップと、

前記クロックを所定の時間だけ遅延させる遅延ステップを備え、

前記試験結果出力ステップは、

前記試験結果を、前記半導体デバイス内に設けたレジスタに一旦格納する格納ステップと、

前記レジスタに格納された前記試験結果を出力するレジスタ出力ステップとを有し、

前記格納ステップは、

前記遅延ステップにより遅延された前記クロックに基づいて前記試験結果を格納することを特徴とする半導体デバイス試験方法。

【請求項 29】

前記遅延ステップが、直列に接続された複数のフリップフロップに試験期間信号を一旦記憶させることにより、前記クロックを遅延させることを特徴とする請求項 28 に記載の半導体デバイス試験方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体デバイスに関する。特に本発明は、内部に設けられた回路を試験する機能を有する半導体デバイスに関する。

【0002】

【従来の技術】

従来、ゲートアレイ及びシステム集積回路等の半導体の動作を当該半導体がパッケージされる前に試験する前工程試験においては、試験される半導体にプローバのプローブ針を接触させ、試験のパターン信号をプローブ針を通して入力していた。

【0003】

【発明が解決しようとする課題】

しかし、プローブ針のインピーダンスと試験される半導体とのインピーダンスが一致しなく、またプローブ針のインピーダンスは大きいため、実際に使用される周波数帯において半導体を予め試験することは困難であった。したがって、従来の前工程試験では、実際に使用される周波数より低い周波数でしか半導体を試験することはできなかった。そのため、実際に使用される周波数での試験で不合格となる半導体を次の工程に流すことになり、後工程における歩留りが低下する原因となっていた。そこで本発明は、上記の課題を解決することのできる半導体デバイスを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

【0004】

【課題を解決するための手段】

即ち、本発明の第1の形態における半導体デバイスは、被測定回路と、被測定回路の動作を試験するために用いる試験パターンを生成するパターン生成回路と、試験パターンを被測定回路に与えた場合に被測定回路が生成する試験結果を出力する出力端子とを備えることが好ましい。更に、半導体デバイスは、試験を行ったときに、試験結果を格納するレジスタを備え、出力端子は、レジスタに一旦格納された試験結果を出力することが好ましい。レジスタは、被測定回路から入力した試験結果を格納する、直列に接続された複数のフ

10

20

30

40

50

リップフロップを有することが好ましい。

【0005】

更に、半導体デバイスは、複数のレジスタのそれぞれに格納された試験結果の一つを選択して出力するセレクタを備え、出力端子は、セレクタが選択した試験結果を半導体デバイスの外部へ出力することが好ましい。更に、半導体デバイスは、試験に用いる周波数のクロックを生成して被測定回路へ与える発振器と、発振器が発振する周波数を制御する周波数制御手段とを備えてもよい。周波数制御手段は、所望の周波数で発振するよう指示する信号を発振器へ出力する発振器コントローラを有することが好ましい。発振器は、半導体デバイスが正常に動作し得る最大の周波数のクロックを生成してもよい。発振器は、入出された信号を反転して出力するインバータと、インバータが出力した信号を遅延させる複数段の遅延素子と、遅延素子のいずれかの出力を選択してインバータへ入力する遅延セレクタとを有することが好ましい。

10

【0006】

更に、半導体デバイスは、半導体デバイスの外部から試験を開始させる動作開始信号を入力するトリガ入力端子を備え、動作開始信号を受けたとき、発振器に同期して、試験の試験期間中であることを示す試験期間信号をあらかじめ設定されたサイクルだけアクティブにするコントローラを備え、パターン生成回路は、試験期間信号がアクティブなときに試験パターンを生成することが好ましい。更に、半導体デバイスは、クロックを所定の時間だけ遅延させる遅延回路を備え、試験結果を格納するレジスタは、遅延回路により遅延されたクロックに基づいて試験結果を格納することが好ましい。半導体デバイスは、遅延回路により遅延されたクロックを分周するリップルカウンタと、分周されたクロックを半導体デバイスの外部へ出力するクロック出力端子とを更に備えることが好ましい。リップルカウンタは、遅延回路が出力した信号を分周するフリップフロップを複数直列に接続して有することが好ましい。遅延回路は、コントローラから出力された試験期間信号を記憶する、直列に接続された複数のフリップフロップを有していてもよい。

20

【0007】

更に、半導体デバイスは、試験開始信号を受け取った後に入力された、クロック信号のクロック数をカウントするカウンタを備え、カウンタによるカウント値が所定の値に達したときに、コントローラは、試験期間信号をインアクティブにすることが好ましい。パターン生成回路は、カウンタから出力されたカウント値を入力し、当該カウント値に応じて、あらかじめ設定された試験パターンを、被測定回路に出力するメモリを有することが好ましい。コントローラは、動作開始信号がアクティブになったときに動作開始信号を出力する、ディレイフリップフロップと、ディレイフリップフロップが動作開始信号を出力したときに、試験期間信号の出力を開始し、カウンタによるカウント値が所定値に到達したときに試験期間信号をインアクティブにするフリップフロップとを有することが好ましい。

30

【0008】

出力端子は、被測定回路が生成する試験結果を被測定回路から直接半導体デバイスの外部へ出力するデータ出力端子を有することが好ましい。半導体デバイスは、半導体デバイスの外部から試験に用いるクロックを入力して被測定回路へ与えるクロック入力端子を更に備えてもよい。半導体デバイスは、試験に用いるクロックを生成する発振器が出力したクロック及びクロック入力端子から入力したクロックのうちどちらかを選択し、被測定回路へ与えるクロックセレクタを更に備えてもよい。

40

【0009】

更に、半導体デバイスは、半導体デバイスの外部から試験パターンを入力し、被測定回路へ与えるデータ入力端子を備える。このデータ入力端子は、実使用時には、被測定回路のデータ入力端子として用いられる。パターン発生回路は、試験パターンが記憶されているメモリが出力した試験パターン及びデータ入力端子から入力した試験パターンのうちどちらかを選択し、被測定回路へ出力するデータセレクタを有することが好ましい。

【0010】

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの

50

特徴群のサブコンビネーションも又発明となりうる。

【0011】

【発明の実施の形態】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0012】

図1は、本発明の半導体デバイス52の回路構成を示す。半導体デバイス52は、被測定回路32と、被測定回路32の動作を試験するために用いる試験パターンを生成するパターン生成回路19と、被測定回路32が生成する試験結果を出力するデータ出力端子25と、試験期間信号をあらかじめ設定されたサイクルだけパターン生成回路19へ出力するコントローラ22と、試験に用いる周波数のクロックを生成して被測定回路32へ与える発振器18と、発振器18の周波数を制御する発振器コントローラ12と、与えられたクロック信号を選択して被測定回路32へ与えるクロックセクタ20とを備える。

10

【0013】

パターン生成回路19は、クロック信号のクロック数をカウントし、カウント値を出力するカウンタ24と、カウンタ24が出力したカウント値に基づいてあらかじめ設定された試験パターンを被測定回路32へ出力するメモリ26と、得られた試験パターンを選択し、被測定回路32へ出力するデータセクタ28とを有する。更に、半導体デバイス52は、試験期間信号を所定のクロックだけ遅延させる遅延回路30と、遅延された試験期間信号がアクティブな期間のみクロック信号を出力するアンドゲート31と、試験結果を格納するレジスタ36と、レジスタ36に格納された試験結果を選択して出力するセクタ38と、遅延回路30により遅延されたクロックを分周するリップルカウンタ34と、各種入力バッファ10, 14, 16及び出力バッファ40, 42, 44を備える。

20

【0014】

発振器コントローラ12は、所望の周波数で発振するよう指示する信号を発振器18へ出力する。発振器18は、発振器コントローラ12が指示した周波数のクロックを生成し、クロックセクタ20へ出力する。なお、この発振器18は、半導体デバイス52が正常に動作し得る最大の周波数のクロックを生成できる。クロック入力バッファ14は、半導体デバイス52の外部から外部クロック信号を入力し、クロックセクタ20へ与える。クロックセクタ20は、発振器18が生成した発振器クロック信号又はクロック入力バッファ14から入力した外部クロック信号の一方を選択し、コントローラ22へ出力する。

30

【0015】

トリガ入力バッファ10は、半導体デバイス52の外部から、被測定回路32の動作の試験を開始する動作開始信号を入力し、コントローラ22へ与える。コントローラ22は、トリガ入力バッファ10から入力された動作開始信号を受けたとき、クロックセクタ20が出力したクロックに同期して、試験の試験期間中であることを示す試験期間信号をあらかじめ設定されたサイクルだけアクティブにする。

【0016】

カウンタ24は、試験開始信号がアクティブに変化した後にクロックセクタ20から入力されたクロック信号のクロック数をカウントしカウント値をメモリ26へ出力する。更にカウンタ24は、カウント値が所定の値に到達したときにキャリ信号をコントローラ22へ出力する。メモリ26は、カウンタ24から出力されたカウント値に応じて、あらかじめ設定された試験パターンをデータセクタ28へ出力する。データ入力バッファ16は、半導体デバイス52の外部から外部試験パターンを入力し、データセクタ28へ出力する。データセクタ28は、メモリ26が出力した試験パターン及びデータ入力バッファ16から入力した外部試験パターンの一方を選択し、被測定回路32へ出力する。

40

【0017】

遅延回路30は、コントローラ22から出力された試験期間信号を記憶する、直列に接続

50

された複数のフリップフロップを有し、試験期間信号を所定の時間だけ遅延させ、アンドゲート 31 へ与える。アンドゲート 31 は、遅延された試験期間信号がアクティブ（ハイ）の期間にのみ、クロックセレクタ 20 が出力したクロックを、レジスタ 36 及びリップルカウンタ 34 へ与える。レジスタ 36 は、被測定回路 32 から入力した試験結果を格納する、直列に接続された複数のフリップフロップを有し、被測定回路 32 が生成する試験結果をアンドゲート 31 が出力したクロックに基づいて順次格納する。セレクタ 38 は、レジスタ 36 が有する複数のフリップフロップのそれぞれに格納された試験結果の一つを選択し、レジスタ出力バッファ 42 を介して半導体デバイス 52 の外部へ出力する。リップルカウンタ 34 は、遅延回路 30 が出力した信号を分周するフリップフロップを複数直列に接続して有し、遅延回路 30 により遅延されたクロックを分周し、クロック出力バッファ 40 を介して半導体デバイス 52 の外部へ出力する。データ出力バッファ 44 は、被測定回路 32 が生成する試験結果を半導体デバイス 52 の外部へ被測定回路 32 から直接出力する。データ入力バッファ 16 及びデータセレクタ 28 は、半導体デバイス 52 が実際に使用されるときに被測定回路 32 にデータを入力するのに用いられる。データ出力バッファは、半導体デバイス 52 が実際に使用されるときに被測定回路 32 からデータを出力するのに用いられる。

【0018】

図 2 は、発振器 18 の回路構成を示す。発振器 18 は、入出された信号を反転して出力するインバータ 100 と、インバータ 100 が出力した信号を遅延させる複数段の遅延素子 102 と、遅延素子 102 のいずれかの出力を選択してインバータ 100 へ入力する遅延セレクタ 104 とを有する。インバータ 100 から出力された信号は、複数段の遅延素子 102 を通ることにより遅延され、遅延セレクタ 104 により出力を選択され、インバータ 100 に再び入力される。インバータ 100 から出力された信号が、インバータ 100 に再び入力される毎に信号が反転されるので、パルス状の信号が生成される。遅延セレクタ 104 は、複数段の遅延素子 102 のいずれかの出力を選択することで生成されるパルス信号の周波数を設定する。インバータ 100 に近い遅延素子 102 の出力を選択すれば、インバータ 100 から出力された信号は少ない遅延素子 102 を通るため、速くインバータ 100 に再入力され、生成される信号の周波数が高くなる。インバータ 100 から遠い遅延素子 102 の出力を選択すれば、インバータ 100 から出力された信号は多くの遅延素子 102 を通るため、遅くインバータ 100 に再入力され、生成される信号の周波数が低くなる。発振器コントローラ 12 は、遅延セレクタ 104 にどの遅延素子 102 の出力を選択するかを指示する信号を出力することによって、発振器 18 が生成する発振器クロック信号の周波数を設定する。遅延セレクタ 104 は、発振器コントローラ 12 が指示した遅延素子の出力を選択し、発振器クロック信号として出力する。

【0019】

図 3 は、コントローラ 22 の回路構成を示す。コントローラ 22 は、動作開始信号がアクティブに変化したときに試験開始信号を出力するディレイフリップフロップ 96 と、ディレイフリップフロップ 96 が試験開始信号を出力したときに、試験期間信号をアクティブにし、カウンタ 24 がキャリ信号を出力したときに試験期間信号をインアクティブにする JK フリップフロップ 98 を有する。ディレイフリップフロップ 96、JK フリップフロップ 98、及びカウンタ 24 は、発振器クロック信号に応じて動作する。試験期間信号は、動作開始信号がアクティブに変化したときアクティブにされ、カウンタ 24 がキャリ信号を出力したときにインアクティブにされる。したがって、カウンタ 24 がキャリ信号を出力するときのカウント値をカウンタ 24 に設定することにより、所望のサイクルの試験期間信号をコントローラ 22 に生成させることができる。

【0020】

図 4 は、試験を行ったときに、半導体デバイス 52 が生成する信号を示すタイミングチャートである。試験期間信号は動作開始信号がアクティブに変化したとき（ t_{s1} のとき）にコントローラ 22 によってアクティブにされる。カウンタ 24 がキャリ信号を出力するときのカウント値を x に設定すると、カウンタ 24 はカウント値が x に到達したときにキ

10

20

30

40

50

ャリ信号をコントローラ 2 2 に与える。試験期間信号は、コントローラ 2 2 がキャリ信号を受け取ったとき ($t_{s x}$ のとき) にインアクティブにされる。したがって、カウント値 x を設定することにより試験期間信号のサイクル ($t_{s 1}$ から $t_{s x}$ まで) が設定される。カウント値は、試験期間信号がアクティブになってから ($t_{s 1}$)、カウンタ値が所定値 x に到達するまで ($t_{s x}$) の発振器クロック信号のクロック数である。データ出力信号は、被測定回路 3 2 が生成した試験結果であり、試験期間信号に設定されたサイクルの数と等しい数のサイクル ($t_{s 1}$ から $t_{s x}$ まで) をもつ。データ出力信号は、被測定回路 3 2 の段数分時間を遅延されている。レジスタ信号は、レジスタ出力バッファ 4 2 から出力された試験結果の信号であり、データ出力信号と等しい数のサイクルをもつ。レジスタ信号は、遅延回路 3 0 により、被測定回路 3 2 によって遅延されるのとほぼ等しい時間遅延させられ、レジスタ 3 6 に格納された後、セレクタ 3 8 によって選択され、出力されるため、データ出力信号よりも出力されるタイミングが遅くなっている。

10

【 0 0 2 1 】

図 5 は、被測定回路 3 2 の動作を試験する手順を示す。最初に、発振器コントローラ 1 2 の設定値 $D A$ を最小値に設定 (クリア) する ($S 6 2$)。つまり図 2 においてインバータ 1 0 0 の出力を遅延セレクタ 1 0 4 が選択するように発振器コントローラ 1 2 を設定することにより、発振器 1 8 が生成可能な最大の周波数を設定する。すると発振器 1 8 は、設定値 $D A$ に応じた周波数の発振器クロック信号を生成する ($S 6 4$)。クロックセレクタ 2 0 は、発振器 1 8 が生成した発振器クロック信号を出力する ($S 6 6$)。発振器クロック信号は、クロックセレクタ 2 0 及びアンドゲート 3 1 を経てリップルカウンタ 3 4 により $1 / 4$ に分周され、クロック出力バッファ 4 0 を経て半導体デバイス 5 2 の外部に出力される。外部に出力された周波数を測定し、測定された値にリップルカウンタ 3 4 による分周値、即ち 4 を乗じることにより発振器 1 8 が生成した発振器クロック信号の周波数を算出する ($S 6 8$)。

20

【 0 0 2 2 】

次に、周波数の目標値とステップ 6 8 で測定及び算出された測定値の大きさを比較する ($S 7 1$)。測定値が目標値以下のときは、設定値 $D A$ を保持する ($S 7 4$)。測定値が目標値より大きいときは、現在の設定値 $D A$ が、設定値 $D A$ が取り得る最大の値か判定する ($S 7 2$)。設定値 $D A$ が最大の値であるときには、設定値 $D A$ を保持する ($S 7 4$)。設定値 $D A$ が最大の値でないときには、設定値 $D A$ を増加させることにより発振器クロック信号の周波数を小さくすることが出来る。そこで既存の設定値 $D A$ に 1 を加算した設定値 $D A$ を新たな設定値 $D A$ として設定して ($S 7 3$)、周波数の測定ステップ ($S 6 8$) へ戻る。周波数の測定ステップ ($S 6 8$) から設定値の増加ステップ ($S 7 3$) までを繰り返すことにより、発振器コントローラ 1 2 が出力する発振器クロックの周波数を、目標値に近づけることが出来る。以上の手順で決定された設定値 $D A$ を発振器コントローラ 1 2 に設定することで試験に使用する周波数を設定する ($S 7 4$)。最後に、発振器コントローラ 1 2 に設定された設定値 $D A$ に応じた周波数の発振器クロック信号を用いて被測定回路 3 2 を試験し、試験結果を測定して被測定回路 3 2 の動作が正常であるか否か、即ち合格又は不合格の判定をする ($S 7 6$)。

30

【 0 0 2 3 】

図 6 は、図 5 における試験ステップ ($S 7 6$) の詳細な手順を示す。最初に、被測定回路 3 2 を試験する為に用いる試験パターンを、生成すべき順にメモリ 2 6 に格納する ($S 7 8$)。メモリ 2 6 がマスクメモリである場合には、半導体デバイス 5 2 の製造時に試験パターンがメモリ 2 6 に格納される。メモリ 2 6 を $S R A M$ 等の書き換え可能なメモリとし、半導体デバイス 5 2 の製造後に試験パターンを半導体デバイス 5 2 の外部から試験パターンをメモリ 2 6 に書き込んでも良い。試験パターンは、コントローラ 2 2 が試験期間信号をアクティブに保持している期間にのみ出力される。そしてこの試験期間信号は、カウンタ 2 4 が出力するキャリ信号によりインアクティブに戻る。そこで、カウンタ 2 4 がキャリ信号を出力するときのカウント値を設定することにより、コントローラ 2 2 が出力する試験期間信号のサイクルを設定する ($S 8 0$)。更に、トリガ入力バッファ 1 0 へ動作

40

50

開始信号を与えることによりコントローラ 22 が試験期間信号を出力する (S82)。試験期間信号は、遅延回路 30 に入力され、遅延回路 30 におけるフリップフロップの段数分だけ遅延されて遅延回路 30 から出力される。試験期間信号が遅延されている間に、試験パターンが被試験回路 32 に与えられる。試験パターンを与えることにより被試験回路 32 が試験され、試験結果が被試験回路 32 から出力される。試験結果が被試験回路 32 から出力され始めるのと同期して、遅延回路 30 から遅延した試験期間信号が出力され始める。遅延した試験期間信号がアクティブな間、アンドゲート 31 が発振器クロック信号をレジスタ 36 に与える。レジスタ 36 が有するフリップフロップのうち最も出力側 (後段) のフリップフロップに最初の試験結果がシフトされるのに必要な期間、試験期間信号はアクティブに保持される。遅延回路 30 が出力する遅延した試験期間信号により、試験結果がレジスタ 36 のフリップフロップに順次格納される (S84)。この格納サイクルをダミーサイクルと呼ぶ。次に、レジスタ 36 に格納された試験結果のうち所望の試験結果をセレクタ 38 が選択し、レジスタ信号として出力する (S86)。最後に、正常な半導体デバイスを試験した場合に得られるべきレジスタ信号の期待値を、実際に測定されたレジスタ信号と比較することにより、被測定回路 32 の動作が正常であるか、合格及び不合格の判定をする (S88)。

10

【0024】

以上のように、本発明の半導体デバイス 52 は、半導体デバイス 52 の内部回路を試験する機能を有するため、実際に使用される周波数帯において半導体デバイス 52 を予め試験することができる。したがって、前工程試験で実際に使用される周波数で半導体デバイス 52 を試験することができるため、実際に使用される周波数での試験で不合格となる半導体を次の工程に流す前に取り除くことができ、歩留りを向上できる。

20

【0025】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0026】

【発明の効果】

上記説明から明らかなように、本発明によれば半導体試験において歩留りが向上できる半導体デバイスに関する。

30

【図面の簡単な説明】

【図1】図1は、本発明の半導体デバイス 52 の回路構成を示す。

【図2】図2は、発振器 18 の回路構成を示す。

【図3】図3は、コントローラ 22 の回路構成を示す。

【図4】図4は、試験を行ったときに、半導体デバイスが生成する信号を示すタイミングチャートである。

【図5】図5は、被測定回路 32 の動作を試験する手順を示す。

【図6】図6は、試験 (S76) の詳細な手順を示す。

【符号の説明】


40

- 10 トリガ入力バッファ
- 12 発振器コントローラ
- 14 クロック入力バッファ
- 16 データ入力バッファ
- 18 発振器
- 19 パターン生成回路
- 20 クロックセレクタ
- 22 コントローラ
- 24 カウンタ
- 25 データ出力端子


50

- 2 6 メモリ
- 2 8 データセクタ
- 3 0 遅延回路
- 3 1 アンドゲート
- 3 2 被測定回路
- 3 4 リップルカウンタ
- 3 6 レジスタ
- 3 8 セレクタ
- 4 0 クロック出力バッファ
- 4 2 レジスタ出力バッファ
- 4 4 データ出力バッファ
- 5 2 半導体デバイス
- 9 6 デイレイフリップフロップ
- 9 8 JKフリップフロップ
- 1 0 0 インバータ
- 1 0 2 遅延素子
- 1 0 4 遅延セレクタ


【図1】




【図2】




【 図 3 】




【 図 4 】



【 図 5 】



【 図 6 】



フロントページの続き

- (56)参考文献 特開平06-174803(JP,A)
特開平04-158280(JP,A)
特開平11-002662(JP,A)
特開平02-002962(JP,A)
特開昭58-085178(JP,A)
特開平10-062492(JP,A)
特開平11-083950(JP,A)

(58)調査した分野(Int.Cl., DB名)

G01R 31/28-31/3193

H01L 21/822

H01L 27/04