(19) 日本国特	(12) 特	許公報(B2)			(11) 特許都	5号					
									特	許第4	479755号
(45)発行日	平成22	年6月9日(2010.6.9))				(24) 登(録日	平成22年3月	26日((P4479755) (2010.3.26)
(51) Int.Cl.			FΙ								
GO9F	9/30	(2006.01)	C	509F	9/30	3	38				
HO1L	27/32	(2006.01)	C	509F	9/30	3	65Z				
GO9G	3/30	(2006.01)	C	309G	3/30		J				
HOIL	51/50	(2006.01)	F	105B	33/14	_	A				
GO9G	3/20	(2006.01)	C	309G	3/20	6	24B			10	
									請求項の致	10	(全 60 頁)
(21) 出願番号	1	特願2007-175540((P2007-1 ⁷	75540)	(73)特	許権者	• 00000	2185			
(22) 出願日		平成19年7月3日(2007.7.3)			l` ´		ソニー樹	朱式会	社		
(65) 公開番号		特開2009-14933 (P2009-14933A)					東京都潮	も区港	南1丁目7番	1号	
(43) 公開日		平成21年1月22日((2009.1.2	22)	(74)代	理人	1000943	63			
審査請求日		平成20年9月8日(2	008.9.8))			弁理士	山本	孝久		
					(74) 代	理人	1001182	90			
							弁理士	吉井	正明		
					(72)発	明者	山本	雪郎			
							東京都福	き区港	南11日7番	1号	ソニー株
					(70) 7 9	50.±×	式会在川	∖j ¥≠			
					(<i>12)</i> 尭	明百	内野 周 東京初週	牙方3 曲口::#:	志1 エロク采	1 묘	いー、批
							- 泉京前(1 オ会社(1	한스션 h	用」」日(個	15	シーー杯
							≁ᢏᠼ᠇⊥₽	Ψ.			
										最終	頁に続く

(54) 【発明の名称】有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置

(57)【特許請求の範囲】

【請求項1】

有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を 駆動するための駆動回路を備えた有機エレクトロルミネッセンス素子であって、

有機エレクトロルミネッセンス発光部は層間絶縁層を介して駆動回路の上に形成されて

おり、

駆動回路は、

- (A) 駆動トランジスタ、
- (B)映像信号書込みトランジスタ、及び、
- (C)一対の電極を備えたコンデンサ部、

から構成されており、

駆動トランジスタにおいては、

(A-1)一方のソース / ドレイン領域は、電流供給部に接続されており、

(A - 2)他方のソース / ドレイン領域は、有機エレクトロルミネッセンス発光部に備 えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続された、第2 ノードを構成し、

映像信号書込みトランジスタは、デュアルゲート型のトランジスタから成り、第1ゲート電極と第1チャネル形成領域とを備えた第1トランジスタ、及び、第2ゲート電極と第2チャネル形成領域とを備えた第2トランジスタから構成されており、

第1トランジスタの一方のソース/ドレイン領域は、データ線に接続されており、

10

10

20

第2トランジスタの他方のソース / ドレイン領域は、駆動トランジスタのゲート電極<u>に</u> 接続され、且つ、コンデンサ部の他方の電極に接続され<u>た</u>、第1ノードを構成し、

第1トランジスタの第1ゲート電極、及び、第2トランジスタの第2ゲート電極は、走 査線に接続されており、

第1トランジスタの第1ゲート電極は、第1チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、

第2トランジスタの第2ゲート電極は、第2チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、

第2トランジスタは、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発光部に</u> 備えられたアノード電極との間に配置されたシールド電極を有しており、

シールド電極は、<u>第2チャネル形成領域の他方の面と絶縁層を介して対向しており</u>、第 2トランジスタの他方のソース / ドレイン領域に接続されてい<u>る有</u>機エレクトロルミネッ センス素子。

【請求項2】

第2トランジスタは、更に、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発</u> 光部に備えられたアノード電極との間に配置された</u>第2のシールド電極を有しており、

第2のシールド電極は、<u>第2チャネル形成領域の他方の面と絶縁層を介して対向してお</u> <u>り、</u>第1トランジスタの他方のソース / ドレイン領域と第2トランジスタの一方のソース / ドレイン領域とを兼ねる共通領域に接続されてい<u>る請</u>求項1に記載の有機エレクトロル ミネッセンス素子。

【請求項3】

第1トランジスタは、更に、<u>第1チャネル形成領域と有機エレクトロルミネッセンス発</u> 光部に備えられたアノード電極との間に配置された第3のシールド電極を有しており、

第3のシールド電極は、<u>第1チャネル形成領域の他方の面と絶縁層を介して対向してお</u> り、第1トランジスタの一方のソース / ドレイン領域に接続されてい<u>る請</u>求項1に記載の 有機エレクトロルミネッセンス素子。

【請求項4】

第2トランジスタは、更に、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発</u> 光部に備えられたアノード電極との間に配置された第2のシールド電極を有しており、

<u>第2のシールド電極は、第2チャネル形成領域の他方の面と絶縁層を介して対向してお</u>30 り、

第1トランジスタは、更に、<u>第1チャネル形成領域と有機エレクトロルミネッセンス発</u> <u>光部に備えられたアノード電極との間に配置された</u>第3のシールド電極及び第4のシール ド電極を有しており、

<u>第3のシールド電極及び第4のシールド電極は、第1チャネル形成領域の他方の面と絶</u> 縁層を介して対向しており、

第2のシールド電極と第4のシールド電極とは、第1トランジスタの他方のソース/ドレイン領域と第2トランジスタの一方のソース/ドレイン領域とを兼ねる共通領域に接続 されており、

第3のシールド電極は、第1トランジスタの一方のソース / ドレイン領域に接続されて ⁴⁰ いる請求項1に記載の有機エレクトロルミネッセンス素子。

【請求項5】

有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を 駆動するための駆動回路を備えた有機エレクトロルミネッセンス素子であって、

<u>有機エレクトロルミネッセンス発光部は層間絶縁層を介して駆動回路の上に形成されて</u> おり、

駆動回路は、

(A)駆動トランジスタ、

(B)映像信号書込みトランジスタ、

(C) 一対の電極を備えたコンデンサ部、及び、

(D) 第1 ノード初期化トランジスタ、

から構成されており、

駆動トランジスタにおいては、

(A-1)一方のソース / ドレイン領域は、電流供給部に接続されており、

(A-2)他方のソース / ドレイン領域は、有機エレクトロルミネッセンス発光部に備 えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続され<u>た</u>、第2 ノードを構成し、

映像信号書込みトランジスタにおいては、

(B-1)一方のソース / ドレイン領域は、データ線に接続されており、

(B-2)他方のソース / ドレイン領域は、駆動トランジスタのゲート電極<u>に接続され</u> ¹⁰ 、且つ、コンデンサ部の他方の電極に接続され<u>た</u>、第1ノードを構成し、

(B-3)ゲート電極は、走査線に接続されており、

第1ノード初期化トランジスタは、デュアルゲート型のトランジスタから成り、第1ゲ ート電極と第1チャネル形成領域とを備えた第1トランジスタ、及び、第2ゲート電極と 第2チャネル形成領域とを備えた第2トランジスタから構成されており、

第1トランジスタの一方のソース / ドレイン領域は、第1ノード初期化電圧供給線に接続されており、

第2トランジスタの他方のソース / ドレイン領域は、第1ノードに接続されており、

第1トランジスタの第1ゲート電極、及び、第2トランジスタの第2ゲート電極は、第 1ノード初期化トランジスタ制御線に接続されており、

第1トランジスタの第1ゲート電極は、第1チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、 20

第2トランジスタの第2ゲート電極は、第2チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、

第2トランジスタは、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発光部に</u> 備えられたアノード電極との間に配置されたシールド電極を有しており、

シールド電極は、<u>第2チャネル形成領域の他方の面と絶縁層を介して対向しており、</u>第 2トランジスタの他方のソース / ドレイン領域に接続されてい<u>る有</u>機エレクトロルミネッ センス素子。

【請求項6】

30

40

第2トランジスタは、更に、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発</u> 光部に備えられたアノード電極との間に配置された第2のシールド電極を有しており、

第2のシールド電極は、<u>第2チャネル形成領域の他方の面と絶縁層を介して対向してお</u> <u>り、</u>第1トランジスタの他方のソース / ドレイン領域と第2トランジスタの一方のソース / ドレイン領域とを兼ねる共通領域に接続されてい<u>る請</u>求項5に記載の有機エレクトロル ミネッセンス素子。

【請求項7】

第1トランジスタは、更に、<u>第1チャネル形成領域と有機エレクトロルミネッセンス発</u> 光部に備えられたアノード電極との間に配置された第3のシールド電極を有しており、

第3のシールド電極は、<u>第1チャネル形成領域の他方の面と絶縁層を介して対向してお</u> <u>り、</u>第1トランジスタの一方のソース / ドレイン領域に接続されてい<u>る請</u>求項5に記載の 有機エレクトロルミネッセンス素子。

【請求項8】

第2トランジスタは、更に、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発</u> <u>光部に備えられたアノード電極との間に配置された</u>第2のシールド電極を有しており、 第2のシールド電極は、第2チャネル形成領域の他方の面と絶縁層を介して対向してお

IJ、

第1トランジスタは、更に、<u>第1チャネル形成領域と有機エレクトロルミネッセンス発</u> 光部に備えられたアノード電極との間に配置された 第3のシールド電極及び第4のシール ド電極を有しており、 <u>第3のシールド電極及び第4のシールド電極は、第1チャネル形成領域の他方の面と絶</u> 縁層を介して対向しており、

第2のシールド電極と第4のシールド電極とは、第1トランジスタの他方のソース/ドレイン領域と第2トランジスタの一方のソース/ドレイン領域とを兼ねる共通領域に接続 されており、

第3のシールド電極は、第1トランジスタの一方のソース / ドレイン領域に接続されて いる請求項5に記載の有機エレクトロルミネッセンス素子。

【請求項9】

(1)走查回路、

(2)映像信号出力回路、

10

20

30

40

(3)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計M×N個の、 2次元マトリクス状に配列された有機エレクトロルミネッセンス素子、

(4)走査回路に接続され、第1の方向に延びるM本の走査線、

(5) 映像信号出力回路に接続され、第2の方向に延びるN本のデータ線、並びに、

(6) 電流供給部、

を備えた有機エレクトロルミネッセンス表示装置であって、

各有機エレクトロルミネッセンス素子は、有機エレクトロルミネッセンス発光部、及び 、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えており、

<u>有機エレクトロルミネッセンス発光部は層間絶縁層を介して駆動回路の上に形成されて</u> おり、

駆動回路は、

(A)駆動トランジスタ、

(B)映像信号書込みトランジスタ、及び、

(C) 一対の電極を備えたコンデンサ部、

から構成されており、

駆動トランジスタにおいては、

(A-1)一方のソース / ドレイン領域は、電流供給部に接続されており、

(A-2)他方のソース / ドレイン領域は、有機エレクトロルミネッセンス発光部に備 えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続され<u>た</u>、第2 ノードを構成し、

映像信号書込みトランジスタは、デュアルゲート型のトランジスタから成り、第1ゲート電極と第1チャネル形成領域とを備えた第1トランジスタ、及び、第2ゲート電極と第 2チャネル形成領域とを備えた第2トランジスタから構成されており、

第1トランジスタの一方のソース / ドレイン領域は、データ線に接続されており、

第2トランジスタの他方のソース / ドレイン領域は、駆動トランジスタのゲート電極<u>に</u> 接続され、且つ、コンデンサ部の他方の電極に接続された、第1ノードを構成し、

第1トランジスタの第1ゲート電極、及び、第2トランジスタの第2ゲート電極は、走 査線に接続されており、

第1トランジスタの第1ゲート電極は、第1チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、

第2トランジスタの第2ゲート電極は、第2チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、

第2トランジスタは、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発光部に</u> 備えられたアノード電極との間に配置されたシールド電極を有しており、

シールド電極は、<u>第2チャネル形成領域の他方の面と絶縁層を介して対向しており、</u>第 2トランジスタの他方のソース / ドレイン領域に接続されてい<u>る有</u>機エレクトロルミネッ センス表示装置。

【請求項10】

(1)走査回路、

(2)映像信号出力回路、

方の面とゲート約 <u>ネッセンス発光音</u> リ、 <u>て対向しており、</u> エレクトロルミネ レクトロルミネッ

(3)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、 2次元マトリクス状に配列された有機エレクトロルミネッセンス素子、

- (4)走査回路に接続され、第1の方向に延びるM本の走査線、
- (5)映像信号出力回路に接続され、第2の方向に延びるN本のデータ線、並びに、
- (6)電流供給部、
- を備えた有機エレクトロルミネッセンス表示装置であって、
- 各有機エレクトロルミネッセンス素子は、有機エレクトロルミネッセンス発光部、及び 、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えており、

おり、

駆動回路は、

- (A)駆動トランジスタ、
- (B)映像信号書込みトランジスタ、
- (C) 一対の電極を備えたコンデンサ部、及び、
- (D)第1ノード初期化トランジスタ、
- から構成されており、
 - 駆動トランジスタにおいては、

(A-1)一方のソース / ドレイン領域は、電流供給部に接続されており、

- (A 2)他方のソース / ドレイン領域は、有機エレクトロルミネッセンス発光部に備 えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続され<u>た</u>、第 2 ²⁰
- ノードを構成し、
 - 映像信号書込みトランジスタにおいては、
 - (B-1) 一方のソース / ドレイン領域は、データ線に接続されており、
- (B-2)他方のソース / ドレイン領域は、駆動トランジスタのゲート電極に接続され
- 、且つ、コンデンサ部の他方の電極に接続された、第1ノードを構成し、
- (B-3)ゲート電極は、走査線に接続されており、

第1ノード初期化トランジスタは、デュアルゲート型のトランジスタから成り、第1ゲ ート電極と第1チャネル形成領域とを備えた第1トランジスタ、及び、第2ゲート電極と 第2チャネル形成領域とを備えた第2トランジスタから構成されており、

第1トランジスタの一方のソース / ドレイン領域は、第1ノード初期化電圧供給線に接 30 続されており、

- 第2トランジスタの他方のソース / ドレイン領域は、第1 ノードに接続されており、
- 第1トランジスタの第1ゲート電極、及び、第2トランジスタの第2ゲート電極は、第 1ノード初期化トランジスタ制御線に接続されており、
- 第1トランジスタの第1ゲート電極は、第1チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、
- 第2トランジスタの第2ゲート電極は、第2チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、
- 第2トランジスタは、<u>第2チャネル形成領域と有機エレクトロルミネッセンス発光部に</u> 備えられたアノード電極との間に配置されたシールド電極を有しており、
- 40

10

- シールド電極は、<u>第2チャネル形成領域の他方の面と絶縁層を介して対向しており、</u>第 2トランジスタの他方のソース / ドレイン領域に接続されてい<u>る有</u>機エレクトロルミネッ センス表示装置。
- 【発明の詳細な説明】
- 【技術分野】
- [0001]

本発明は、有機エレクトロルミネッセンス素子、及び、この有機エレクトロルミネッセンス素子を用いた有機エレクトロルミネッセンス表示装置に関する。

【背景技術】

[0002]

有機エレクトロルミネッセンス発光部は層間絶縁層を介して駆動回路の上に形成されて

有機エレクトロルミネッセンス素子(以下、単に、有機EL素子と略称する)を発光素 子として用いた有機エレクトロルミネッセンス表示装置(以下、単に、有機EL表示装置 と略称する)において、有機EL素子の輝度は、有機EL素子を流れる電流値によって制 御される。そして、液晶表示装置と同様に、有機EL表示装置においても、駆動方式とし て、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマ トリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、 画像の輝度を高いものとすることができる等、種々の利点を有する。

(6)

【0003】

有機EL素子を構成する有機エレクトロルミネッセンス発光部(以下、単に、発光部と略称する)を駆動するための回路として、5つのトランジスタと1つのコンデンサ部から構成された駆動回路(5Tr/1C駆動回路と呼ぶ)が、例えば、特開2006-215213号公報から周知である。この5Tr/1C駆動回路は、図36に示すように、映像信号書込みトランジスタT_{Sig}、駆動トランジスタT_{Drv}、発光制御トランジスタT_{EL_C}、第1ノード初期化トランジスタT_{ND1}、第2ノード初期化トランジスタT_{ND2}の5つのトランジスタから構成され、更には、1つのコンデンサ部C₁から構成されている。ここで、駆動トランジスタT_{Drv}の他方のソース/ドレイン領域は第2ノードND₂を構成し、駆動トランジスタT_{Drv}のゲート電極は第1ノードND₁を構成する。

[0004]

例えば、各トランジスタはn チャネル型の薄膜トランジスタ(TFT)から成り、発光 部ELPは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光 ²⁰ 部ELPのアノード電極は、駆動トランジスタT_{Drv}の他方のソース/ドレイン領域に接 続されている。一方、発光部ELPのカソード電極には、電圧V_{Cat}(例えば、0ボルト)が印加される。符号C_{EL}は発光部ELPの寄生容量を表す。

【 0 0 0 5 】

駆動のタイミングチャートを模式的に図4に示し、各トランジスタのオン/オフ状態等 を模式的に図5の(A)~(D)及び図6の(A)~(E)に示す。図4に示すように、 [期間 - TP(5)₁]において、閾値電圧キャンセル処理を行うための前処理が実行さ れる。即ち、第1ノード初期化トランジスタ制御回路104及び第2ノード初期化トラン ジスタ制御回路105の動作に基づき、第1ノード初期化トランジスタ制御線AZ_{ND1}及 び第2ノード初期化トランジスタ制御線AZ_{ND2}をハイレベルとする。これにより、図5 の(B)に示すように、第1ノード初期化トランジスタT_{ND1}及び第2ノード初期化トラ ンジスタT_{ND2}をオン状態とすることで、第1ノードND₁の電位は、V_{Ofs}(例えば、0 ボルト)となる。一方、第2ノードND₂の電位は、V_{SS}(例えば、-10ボルト)とな る。そして、これによって、駆動トランジスタT_{Drv}の閾値電圧V_{th}以上となる。駆動ト ランジスタT_{Drv}はオン状態である。

[0006]

次いで、図4に示すように、[期間 - TP(5)₂]において、閾値電圧キャンセル処 理が行われる。図5の(D)に示すように、第1ノード初期化トランジスタT_{ND1}のオン 状態を維持したまま、[期間 - TP(5)₂]の始期において発光制御トランジスタ制御 回路103の動作に基づき、発光制御トランジスタ制御線CL_{EL_C}をハイレベルとする。 これにより、発光制御トランジスタT_{EL_C}をオン状態とする。その結果、第1ノードND 1の電位から駆動トランジスタT_{Drv}の閾値電圧V_{th}を減じた電位に向かって、第2ノード ND₂の電位は変化する。即ち、浮遊状態の第2ノードND₂の電位が上昇する。そして、 駆動トランジスタT_{Drv}のゲート電極と他方のソース / ドレイン領域との間の電位差がV_t hに達すると、駆動トランジスタT_{Drv}がオフ状態となる。この状態にあっては、第2ノー ドの電位は、概ね(V_{ofs} - V_{th})である。その後、[期間 - TP(5)₃]において、第 1ノード初期化トランジスタT_{ND1}のオン状態を維持したまま、発光制御トランジスタ制 御回路103の動作に基づき、発光制御トランジスタ制御線CL_{EL_C}をローレベルとし、 発光制御トランジスタT_{EL C}をオフ状態とする。次に、[期間 - TP(5)₄]において

10

30

40

、第1ノード初期化トランジスタ制御回路104の動作に基づき第1ノード初期化トラン ジスタ制御線AZ_{ND1}をローレベルとすることによって、第1ノード初期化トランジスタ T_{ND1}をオフ状態とする。

【 0 0 0 7 】

次いで、図4に示すように、 [期間 - TP (5)₅]において、駆動トランジスタT_{Drv} に対する書込み処理を行う。具体的には、図6の(C)に示すように、第1ノード初期化 トランジスタ T_{ND1}、第 2 ノード初期化トランジスタ T_{ND2}、及び、発光制御トランジスタ T_{EL C}のオフ状態を維持したまま、データ線DTLの電位を映像信号に相当する電圧[発 光部 E L P における輝度を制御するための映像信号(駆動信号、輝度信号) V _{sia}]とし 、次いで、走査線SCLをハイレベルとすることによって映像信号書込みトランジスタT _{Sia}をオン状態とする。その結果、第1ノードND₁の電位は、V_{Sia}へと上昇する。第1 ノードND1の電位の変化分に基づく電荷は、コンデンサ部C1、発光部ELPの寄生容量 C_{EL}、駆動トランジスタT_{Drv}におけるゲート電極と発光部ELP側のソース / ドレイン 領域との間の寄生容量に振り分けられる。従って、第1ノードND₁の電位が変化すると 、第2ノードND。の電位も変化する。しかし、発光部ELPの寄生容量C╒」の容量値が 大きな値である程、第2ノードND。の電位の変化は小さくなる。そして、一般に、発光 部ELPの寄生容量C_{EL}の容量値は、コンデンサ部C₁の容量値及び駆動トランジスタT_D _{RV}の寄生容量の値よりも大きい。そこで、第2ノードND₂の電位は殆ど変化しないとす れば、駆動トランジスタT_{Drv}のゲート電極と他方のソース / ドレイン領域との間の電位 差V_{as}は、以下の式(A)のとおりとなる。

【0008】

 $V_{gs} V_{Sig} - (V_{Ofs} - V_{th})$ (A)

【0009】

その後、図4に示すように、[期間 - TP(5)₆]において、駆動トランジスタT_{Drv}の特性(例えば、移動度µの大小等)に応じて駆動トランジスタT_{Drv}の他方のソース/ドレイン領域の電位(即ち、第2ノードND₂の電位)を上昇させる移動度補正処理を行う。具体的には、図6の(D)に示すように、駆動トランジスタT_{Drv}のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタT_{EL_C}をオン状態とし、次いで、所定の時間(t₀)が経過した後、映像信号書込みトランジスタT_{Sig}をオフ状態とする。その結果、駆動トランジスタT_{Drv}の移動度µの値が大

きい場合、駆動トランジスタT_{Drv}の他方のソース / ドレイン領域における電位の上昇量 V(電位補正値)は大きくなり、駆動トランジスタT_{Drv}の移動度 µ の値が小さい場合 、駆動トランジスタT_{Drv}の他方のソース / ドレイン領域における電位の上昇量 V(電 位補正値)は小さくなる。ここで、駆動トランジスタT_{Drv}のゲート電極と他方のソース / ドレイン領域との間の電位差 V_{gs}は、式(A)から以下の式(B)のように変形される 。尚、移動度補正処理を実行するための所定の時間([期間 - TP(5)₆]の全時間 t₀)は、有機 E L 表示装置の設計の際、設計値として予め決定しておけばよい。

[0010]

V_{gs} V_{Sig} - (V_{Ofs} - V_{th}) - V (B) [0011]

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了す る。そして、その後の[期間 - T P (5)₇]において、映像信号書込みトランジスタT_s _{ig}がオフ状態となり、第1ノードND₁、即ち、図6の(E)に示すように、駆動トラン ジスタT_{Drv}のゲート電極は浮遊状態となる一方、発光制御トランジスタT_{EL_C}はオン状 態を維持しており、発光制御トランジスタT_{EL_C}の一方のソース/ドレイン領域は、発光 部ELPの発光を制御するための電流供給部(電圧V_{CC}、例えば20ボルト)に接続され た状態にある。従って、以上の結果として、第2ノードND₂の電位が上昇し、所謂ブー トストラップ回路におけると同様の現象が駆動トランジスタT_{Drv}のゲート電極に生じ、 第1ノードND₁の電位も上昇する。その結果、駆動トランジスタT_{Drv}のゲート電極と他 方のソース/ドレイン領域との間の電位差V_{gs}は、式(B)の値を保持する。また、発光 10



部ELPを流れる電流は、駆動トランジスタT_{Dr v}のドレイン領域からソース領域へと流 れるドレイン電流I_{ds}であるので、式(C)で表すことができる。発光部ELPは、ドレ イン電流I_{ds}の値に応じた輝度で発光する。

【0012】

- $I_{ds} = k \cdot \mu \cdot (V_{as} V_{th})^2$
- = $k \cdot \mu \cdot (V_{Sig} V_{Ofs} V)^2$ (C)

[0013]

以上に概要を説明した5Tr/1C駆動回路の駆動等についても、後に詳しく説明する 、

【0014】

ところで、図36に示す従来の5Tr / 1 C 駆動回路を備えた有機EL素子において、 発光部ELPが発光状態にあるとき、第1ノードND₁に接続されたトランジスタ(具体 的には、映像信号書込みトランジスタT_{Sig}、及び、第1ノード初期化トランジスタT_{ND1})はオフ状態にある。しかし、オフ状態にあるトランジスタを介して流れる電流、即ち、 所謂リーク電流を完全に無くすことはできない。従って、第1ノードND₁に接続された トランジスタを流れるリーク電流に起因して、コンデンサ部C₁に蓄積された電荷量が変 動する。そして、この電荷量の変動に基づき第1ノードND₁の電位が変動し、駆動トラ ンジスタT_{Drv}のゲート電極と他方のソース / ドレイン領域との間の電位差V_{gs}も変動す る。上述した式(C)に示すように、V_{gs}の値が変動するとI_{ds}の値も変動し、最終的に は、発光部ELPの輝度変化を生ずる。また、第1ノードND₁に接続されたトランジス タのリーク電流特性がばらつくと、上述した発光部ELPの輝度変化の程度もばらつき、 有機EL表示装置の輝度の均一性も悪化する。定性的には、トランジスタのリーク電流を 設計的に小さくすればする程、リーク電流特性のばらつきの幅も狭くなるので、有機EL 表示装置の輝度の均一性は改善される。

【0015】

ここで、上述したトランジスタのリーク電流による発光部ELPの輝度変化を軽減する ために、第1ノードND₁に接続されるトランジスタを所謂デュアルゲート構造(2つの ゲート電極がゲート絶縁膜上に直列に配列され、2つのゲート電極間に導電性を有する高 濃度領域から成る共通領域が設けられた構造)とした場合について考察する。図37に、 ー例として、映像信号書込みトランジスタ T_{sig}をデュアルゲート構造とした駆動回路の 等価回路図を示す。領域A1は映像信号書込みトランジスタT_{Sig}を構成する第1のトラ ンジスタの一方のソース/ドレイン領域を示す。領域A2は映像信号書込みトランジスタ T_{Sia}を構成する第2のトランジスタの他方のソース / ドレイン領域を示す。領域A3は 第1のトランジスタの他方のソース / ドレイン領域と第2のトランジスタの一方のソース /ドレイン領域とを兼ねる共通領域を示す。定性的には、デュアルゲート構造のトランジ スタは、シングルゲート構造のトランジスタよりもリーク電流を抑えることができる。従 って、上述した発光部ELPの輝度変化が抑制されると共に、リーク電流特性のばらつき の幅も狭くなるので、有機EL表示装置の輝度の均一性の悪化を抑制することができる。 尚、図37では映像信号書込みトランジスタT_{Siα}のみをデュアルゲート構造とした例を 示したが、代わりに、第1ノード初期化トランジスタT_{ND1}をデュアルゲート化した構成 、あるいは又、映像信号書込みトランジスタT_{Sig}と第1ノード初期化トランジスタT_{ND1} とを共にデュアルゲート化した構成とすることもできる。 [0016]

ここで、図37に示す回路において、映像信号書込みトランジスタT_{Sig}をオン状態からオフ状態とする際の、領域A3の電位について考察する。図38の(A)の等価回路図に示すように、デュアルゲート構造の映像信号書込みトランジスタT_{Sig}には、各ゲート電極と各領域間に寄生容量C_{A1},C_{A2},C_{A3}が存在する。図38の(B)に示すように、駆動トランジスタT_{Drv}に対する書込み処理を行う際には、データ線DTLの電位を映像信号に相当する電圧V_{Sig}とし、次いで、走査線SCLをハイレベル(例えば10ボルト)とすることによって映像信号書込みトランジスタT_{Sig}をオン状態とする。この状態に

10

20

30

おいては、領域A1の電位、領域A2の電位(=第1ノードND₁の電位)、及び、領域 A3の電位は、V_{Sig}となる。その後、図38の(C)に示すように、走査線SCLをロ ーレベル(例えば - 10ボルト)とし、映像信号書込みトランジスタT_{Sig}をオフ状態と する動作を行う。

(9)

【0017】

上述したように、映像信号書込みトランジスタT_{Sig}の各ゲート電極と各領域間には、 寄生容量C_{A1},C_{A2},C_{A3}が存在する。従って、走査線SCLをハイレベルからローレベ ルにする際、これらの寄生容量による静電結合により、領域A1、領域A2、及び、領域 A3の電位は、マイナス側に変化しようとする。しかし、領域A1には引き続きデータ線 DTLから電圧V_{Sig}が印加された状態である。また、寄生容量C_{A1},C_{A2},C_{A3}に対し 、コンデンサ部C₁は充分大きな静電容量の値を有するので、領域A2の電位(=第1ノ ードND₁の電位)も実質的にV_{Sig}を保つ。従って、映像信号書込みトランジスタT_{Sig} をオン状態からオフ状態とすると、領域A1と領域A2の電位に対し、領域A3の電位が 相対的にマイナス側に変化する。従って、この状態においては、領域A3はソース領域、 領域A1、領域A2はドレイン領域となる。

【0018】

尚、第1ノード初期化トランジスタT_{ND1}をデュアルゲート構造のトランジスタとした 場合においても、上記で説明したと同様の現象が起こる。即ち、第1ノード初期化トラン ジスタT_{ND1}が第1のトランジスタと第2のトランジスタから構成されたデュアルゲート 構造のトランジスタであるとき、第1ノード初期化トランジスタT_{ND1}をオン状態からオ フ状態とすると、第1のトランジスタの他方のソース / ドレイン領域と第2のトランジス タの一方のソース / ドレイン領域とを兼ねる共通領域の電位が相対的にマイナス側に変化 する。この状態においては、共通領域はソース領域、第1のトランジスタの一方のソース / ドレイン領域、第2のトランジスタTの他方のソース / ドレイン領域はドレイン領域と なる。

【0019】 【特許文献1】特開2006-215213号公報 【発明の開示】 【発明が解決しようとする課題】

[0020]

一般的に、トランジスタのチャネル形成領域に印加される電界がゲート電極以外の電極の電位変化による影響を受けることは、駆動回路の動作上、好ましくはない。例えば、発光部ELPのアノード電極の電位は、表示すべき画像の輝度に応じて変化する。発光部ELPと駆動回路が近接して配置されている場合、発光部ELPのアノード電極の電位変化により、チャネル形成領域に印加される電界が影響を受ける可能性がある。トランジスタのチャネル形成領域を絶縁層を介して覆うように、例えば接地されたシールド電極を形成することができる。しかし、デュアルゲート構造のトランジスタについて、例えば、上述した領域A1、領域A2、及び、領域A3を単純に覆う接地されたシールド電極を形成すると、リーク電流が増大する不具合が発生する。即ち、トランジスタをオン状態からオフ状態とする際に、領域A3の電位が相対的にマイナス側に変化するので、接地されたシールド電極があたかもゲート電極として作用し、所謂バックチャネル効果を生ずる。これにより、トランジスタのリーク電流が増大し、第1ノードND₁に接続されるトランジスタを所謂デュアルゲート構造とした効果が損なわれる。

[0021]

従って、本発明の目的は、第1ノードND₁に接続されたトランジスタをデュアルゲート構造とした効果が損なわれず、効果的にリーク電流を抑制することができる有機エレクトロルミネッセンス素子、及び、この有機エレクトロルミネッセンス素子を用いた有機エレクトロルミネッセンス表示装置を提供することにある。

【課題を解決するための手段】

40

10

(10)

[0022]

上記の目的を達成するための本発明の第1の態様あるいは第2の態様に係る有機エレク トロルミネッセンス表示装置は、

(1)走查回路、

(2)映像信号出力回路、

(3)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、 2次元マトリクス状に配列された有機エレクトロルミネッセンス素子、

(4)走査回路に接続され、第1の方向に延びるM本の走査線、

(5) 映像信号出力回路に接続され、第2の方向に延びるN本のデータ線、並びに、

(6) 電流供給部、

を備えた有機エレクトロルミネッセンス表示装置に関する。

【0023】

上記の目的を達成するための本発明の第1の態様に係る有機エレクトロルミネッセンス 表示装置を構成する有機エレクトロルミネッセンス素子、及び、本発明の第1の態様に係 る有機エレクトロルミネッセンス素子(以下、これらを単に、本発明の第1の態様に係る 有機エレクトロルミネッセンス素子と略称する)は、有機エレクトロルミネッセンス発光 部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている 。そして、駆動回路は、

(A)駆動トランジスタ、

(B)映像信号書込みトランジスタ、及び、

(C)-対の電極を備えたコンデンサ部、

から構成されており、

駆動トランジスタにおいては、

(A-1)一方のソース / ドレイン領域は、電流供給部に接続されており、

(A - 2)他方のソース / ドレイン領域は、有機エレクトロルミネッセンス発光部に備 えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、 第2ノードを構成している。

【0024】

そして、本発明の第1の態様に係る有機エレクトロルミネッセンス素子にあっては、映 像信号書込みトランジスタは、デュアルゲート型のトランジスタから成り、第1ゲート電 極と第1チャネル形成領域とを備えた第1トランジスタ、及び、第2ゲート電極と第2チ ャネル形成領域とを備えた第2トランジスタから構成されており、

第1トランジスタの一方のソース / ドレイン領域は、データ線に接続されており、

第2トランジスタの他方のソース / ドレイン領域は、駆動トランジスタのゲート電極、 且つ、コンデンサ部の他方の電極に接続されており、第1ノードを構成し、

第1トランジスタの第1ゲート電極、及び、第2トランジスタの第2ゲート電極は、走 査線に接続されており、

第1トランジスタの第1ゲート電極は、第1チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、

第2トランジスタの第2ゲート電極は、第2チャネル形成領域の一方の面とゲート絶縁 ⁴⁰ 層を介して対向しており、

第2トランジスタは、第2チャネル形成領域の他方の面と絶縁層を介して対向したシー ルド電極を有しており、

シールド電極は、第2トランジスタの他方のソース / ドレイン領域に接続されていることを特徴とする。

【0025】

ここで、本発明の第1の態様に係る有機エレクトロルミネッセンス素子において、第2 トランジスタは、更に、第2チャネル形成領域の他方の面と絶縁層を介して対向した第2 のシールド電極を有しており、第2のシールド電極は、第1トランジスタの他方のソース /ドレイン領域と第2トランジスタの一方のソース/ドレイン領域とを兼ねる共通領域に 10

20

接続されている構成とすることができる。

【0026】

あるいは又、本発明の第1の態様に係る有機エレクトロルミネッセンス素子において、 第1トランジスタは、更に、第1チャネル形成領域の他方の面と絶縁層を介して対向した 第3のシールド電極を有しており、第3のシールド電極は、第1トランジスタの一方のソ ース/ドレイン領域に接続されている構成とすることができる。

【0027】

あるいは又、本発明の第1の態様に係る有機エレクトロルミネッセンス素子において、 第2トランジスタは、更に、第2チャネル形成領域の他方の面と絶縁層を介して対向した 第2のシールド電極を有しており、第1トランジスタは、更に、第1チャネル形成領域の 他方の面と絶縁層を介して対向した第3のシールド電極及び第4のシールド電極を有して おり、第2のシールド電極と第4のシールド電極とは、第1トランジスタの他方のソース /ドレイン領域と第2トランジスタの一方のソース/ドレイン領域とを兼ねる共通領域に 接続されており、第3のシールド電極は、第1トランジスタの一方のソース/ドレイン領 域に接続されている構成とすることができる。

【0028】

上記の目的を達成するための本発明の第2の態様に係る有機エレクトロルミネッセンス 表示装置を構成する有機エレクトロルミネッセンス素子、及び、本発明の第2の態様に係 る有機エレクトロルミネッセンス素子(以下、これらを単に、本発明の第2の態様に係る 有機エレクトロルミネッセンス素子と略称する)は、有機エレクトロルミネッセンス発光 部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている 。そして、駆動回路は、

(A)駆動トランジスタ、

(B)映像信号書込みトランジスタ、

(C) 一対の電極を備えたコンデンサ部、及び、

(D)第1ノード初期化トランジスタ、

から構成されており、

駆動トランジスタにおいては、

(A-1)一方のソース / ドレイン領域は、電流供給部に接続されており、

(A-2)他方のソース / ドレイン領域は、有機エレクトロルミネッセンス発光部に備 ³⁰ えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、 第2ノードを構成し、

映像信号書込みトランジスタにおいては、

(B-1)一方のソース / ドレイン領域は、データ線に接続されており、

(B-2)他方のソース / ドレイン領域は、駆動トランジスタのゲート電極、且つ、コンデンサ部の他方の電極に接続されており、第1ノードを構成し、

- (B-3)ゲート電極は、走査線に接続されている。

【0029】

そして、本発明の第2の態様に係る有機エレクトロルミネッセンス素子にあっては、第 1ノード初期化トランジスタは、デュアルゲート型のトランジスタから成り、第1ゲート 電極と第1チャネル形成領域とを備えた第1トランジスタ、及び、第2ゲート電極と第2 チャネル形成領域とを備えた第2トランジスタから構成されており、

40

10

20

第1トランジスタの一方のソース / ドレイン領域は、第1ノード初期化電圧供給線に接続されており、

第2トランジスタの他方のソース / ドレイン領域は、第1 ノードに接続されており、

第1トランジスタの第1ゲート電極、及び、第2トランジスタの第2ゲート電極は、第 1ノード初期化トランジスタ制御線に接続されており、

第1トランジスタの第1ゲート電極は、第1チャネル形成領域の一方の面とゲート絶縁 層を介して対向しており、

第2トランジスタの第2ゲート電極は、第2チャネル形成領域の一方の面とゲート絶縁 50

層を介して対向しており、

第2トランジスタは、第2チャネル形成領域の他方の面と絶縁層を介して対向したシー ルド電極を有しており、

シールド電極は、第2トランジスタの他方のソース / ドレイン領域に接続されていることを特徴とする。

[0030]

ここで、本発明の第2の態様に係る有機エレクトロルミネッセンス素子において、 第 2トランジスタは、更に、第2チャネル形成領域の他方の面と絶縁層を介して対向した第 2のシールド電極を有しており、第2のシールド電極は、第1トランジスタの他方のソー ス/ドレイン領域と第2トランジスタの一方のソース/ドレイン領域とを兼ねる共通領域 に接続されている構成とすることができる。

【0031】

あるいは又、本発明の第2の態様に係る有機エレクトロルミネッセンス素子において、 第1トランジスタは、更に、第1チャネル形成領域の他方の面と絶縁層を介して対向した 第3のシールド電極を有しており、第3のシールド電極は、第1トランジスタの一方のソ ース/ドレイン領域に接続されている構成とすることができる。

【0032】

あるいは又、本発明の第2の態様に係る有機エレクトロルミネッセンス素子において、 第2トランジスタは、更に、第2チャネル形成領域の他方の面と絶縁層を介して対向した 第2のシールド電極を有しており、第1トランジスタは、更に、第1チャネル形成領域の 他方の面と絶縁層を介して対向した第3のシールド電極及び第4のシールド電極を有して おり、第2のシールド電極と第4のシールド電極とは、第1トランジスタの他方のソース /ドレイン領域と第2トランジスタの一方のソース/ドレイン領域とを兼ねる共通領域に 接続されており、第3のシールド電極は、第1トランジスタの一方のソース/ドレイン領 域に接続されている構成とすることができる。

【0033】

尚、以上に説明した好ましい構成を含む本発明の第2の態様に係る有機エレクトロルミ ネッセンス素子において、映像信号書込みトランジスタは、例えば、シングルゲート型で あってもよいし、デュアルゲート型であってもよい。後者の場合には、映像信号書込みト ランジスタは上述した各種の好ましい構成を含む本発明の第1の態様に係る有機エレクト ロルミネッセンス素子において説明した構造とすることもできる。以下の表に具体的な組 合せを示す。特に、第1番目の組合せはシールド電極を設ける個数を抑えつつ、二つのト ランジスタのリーク電流を共に低減することができる利点を有する。

30

10

	第1	ノード初期	化トランジ]	スタ	映像信号書込みトランジスタ					
	(第1の)	第2の	第3の	第4の	(第1の)	第2の	第3の	第4の		
	シールド	シールド	シールド	シールド	シールド	シールド	シールド	シールド		
	電極	電極	電極	電極	電極	電極	電極	電極		
1	0	×	×	×	0	×	×	×		
2	0	×	×	×	0	0	×	×		
3	0	×	×	×	0	×	0	×		
4	0	×	×	×	0	0	0	0		
5	0	0	×	×	0	×	×	×		
6	0	0	×	×	0	0	×	×		
7	0	0	×	×	0	×	0	×		
8	0	0	×	×	0	0	0	0		
9	0	×	0	×	0	×	×	×		
10	0	×	0	×	0	0	×	×		
11	0	×	0	×	0	×	0	×		
12	0	×	0	×	0	0	0	0		
13	0	0	0	0	0	×	×	×		
14	0	0	0	0	0	0	×	×		
15	0	0	0	0	0	×	0	×		
16	0	0	0	0	0	0	0	0		

[0034]

以上に説明した各種の好ましい構成を含む本発明の第1の態様あるいは第2の態様に係 る有機エレクトロルミネッセンス表示装置、若しくは、本発明の第1の態様あるいは第2 の態様に係る有機エレクトロルミネッセンス素子(以下、これらを単に、本発明と略称す る場合がある)において、走査回路、映像信号出力回路等の各種の回路、走査線、データ 線等の各種の配線、電流供給部、有機エレクトロルミネッセンス発光部(以下、単に、発 光部と呼ぶ場合がある)の構成、構造は、周知の構成、構造とすることができる。具体的 には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電 極等から構成することができる。

【 0 0 3 5 】

本発明の第1の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路にあ っては、駆動トランジスタ、映像信号書込みトランジスタに加えて、他のトランジスタを 備えていてもよい。本発明の第2の態様に係る有機エレクトロルミネッセンス素子を構成 する駆動回路にあっては、駆動トランジスタ、映像信号書込みトランジスタ、第1ノード 初期化トランジスタに加えて、他のトランジスタを備えていてもよい。例えば、これらの 駆動回路は、ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第2 ノード初期化トランジスタを更に備えており、第2ノード初期化トランジスタにおいては 一方のソース / ドレイン領域は、第2 ノード初期化電圧供給線に接続されており、他方 のソース / ドレイン領域は、第2ノードに接続されており、ゲート電極は、第2ノード初 期化トランジスタ制御線に接続されている構成とすることもできる。あるいは又、これら の駆動回路は、ソース / ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発 光制御トランジスタを更に備えており、駆動トランジスタの一方のソース / ドレイン領域 と電流供給部とは、発光制御トランジスタを介して接続されており、発光制御トランジス タのゲート電極は、発光制御トランジスタ制御線に接続されている構成とすることもでき る。尚、第1の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路は、第 1 ノード初期化トランジスタを備えていてもよい。第1 ノード初期化トランジスタは、例 えば、シングルゲート型であってもよいし、デュアルゲート型であってもよい。

10



[0036]

本発明の第1の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路にお いては、例えば、5つのトランジスタと1つのコンデンサ部から構成された駆動回路、4 つのトランジスタと1つのコンデンサ部から構成された駆動回路、3つのトランジスタと 1つのコンデンサ部から構成された駆動回路、2つのトランジスタと1つのコンデンサ部 から構成された駆動回路から構成することができる。本発明の第2の態様に係る有機エレ クトロルミネッセンス素子を構成する駆動回路においても、例えば、5つのトランジスタ と1つのコンデンサ部から構成された駆動回路、4つのトランジスタと1つのコンデンサ 部から構成された駆動回路、3つのトランジスタと1つのコンデンサ部から構成された駆 動回路から構成することができる。

【0037】

本発明の駆動回路を構成するトランジスタとして、 n チャネル型の薄膜トランジスタ(TFT)を挙げることができるが、場合によっては、例えば、発光制御トランジスタ等に pチャネル型の薄膜トランジスタを用いることもできる。コンデンサ部は、一方の電極、 他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回 路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され(例えば、支持体 上に形成され)、発光部は、例えば、層間絶縁層等を介して、駆動回路を構成するトラン ジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソー ス/ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを 介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい

[0038]

本発明の第1の態様の有機エレクトロルミネッセンス素子にあっては、映像信号書込み トランジスタを構成する第2トランジスタは、第2チャネル形成領域の他方の面と絶縁層 を介して対向したシールド電極を有している。そして、シールド電極は、第1ノードを構 成する他方のソース / ドレイン領域に接続されている。上述したように、映像信号書込み トランジスタをオン状態からオフ状態としたとき、共通領域の部分がソース領域、他方の ソース / ドレイン領域はドレイン領域となる。シールド電極は第2チャネル形成領域のド レイン領域側を覆い、この状態においてシールド電極の電位は共通領域の電位よりも高い 。従って、第2チャネル形成領域のキャリア(電子)は、シールド電極により引きつけら れる。これにより、第2チャネル形成領域の共通領域側に空乏層が発生し、第2チャネル 形成領域と共通領域との間のリーク電流が減少する。シールド電極の形状は、有機エレク トロルミネッセンス素子の仕様等に応じて、適宜設定すればよい。尚、本発明の第1の態 様の有機エレクトロルミネッセンス素子における第2のシールド電極乃至第4のシールド 電極の形状も、有機エレクトロルミネッセンス素子の仕様等に応じて、適宜設定すればよ

[0039]

また、本発明の第2の態様の有機エレクトロルミネッセンス素子にあっては、第1ノー ド初期化トランジスタを構成する第2トランジスタは、第2チャネル形成領域の他方の面 と絶縁層を介して対向したシールド電極を有している。上述したように、第1ノード初期 化トランジスタの他方のソース/ドレイン領域は、第1ノードに接続されており、実質的 に第1ノードを構成している。そして、シールド電極は、実質的に第1ノードを構成する 他方のソース/ドレイン領域に接続されている。第1ノード初期化トランジスタをオン状 態からオフ状態としたときにも、本発明の第1の態様における映像信号書込みトランジス タについて説明したと同様の現象が生じ、第2チャネル形成領域の共通領域側に空乏層が 発生し、第2チャネル形成領域と共通領域との間のリーク電流が減少する。シールド電極 の形状は、有機エレクトロルミネッセンス素子における第2のシールド電 極乃至第4のシールド電極の形状も、有機エレクトロルミネッセンス素子の仕様等に応じ て、適宜設定すればよい。 10

20



[0040]

有機エレクトロルミネッセンス表示装置(以下、単に、有機EL表示装置と略称する) は、(N/3)×M個の2次元マトリクス状に配列された画素から構成され、1つの画素 は、3つの副画素(赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青 色を発光する青色発光副画素)から構成されている形態とすることができるが、これに限 るものではない。例えば、有機EL表示装置は、所謂モノクロ表示の態様とすることもで きる。

【0041】

各画素を構成する有機エレクトロルミネッセンス素子(以下、単に、有機EL素子と略称する)は、例えば、線順次駆動される。この場合の表示フレームレートをFR(回 / 秒)とする。即ち、第m行目(但し、m=1,2,3・・・M)に配列された(N/3)個の画素、より具体的には、N個の副画素のそれぞれを構成する有機EL素子を同時に駆動することができる。換言すれば、1つの行を構成する各有機EL素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。但し、線順次駆動される態様に限定するものではなく、有機EL素子が点順次駆動される態様であってもよい。

尚、線順次駆動の際に1つの行を構成する各画素について映像信号を書き込む処理は、 全ての画素について同時に映像信号を書き込む処理(以下、単に、同時書込み処理と呼ぶ 場合がある)であってもよいし、各画素毎に順次映像信号を書き込む処理(以下、単に、 順次書込み処理と呼ぶ場合がある)であってもよい。いずれの書込み処理とするかは、駆 動回路の構成に応じて適宜選択すればよい。

【0043】

原則として、第m行目、第n列(但し、n = 1,2,3・・・N)に位置する有機 E L 素子に関する駆動、動作を説明するが、係る有機 E L 素子を、以下、第(n,m)番目の 有機 E L 素子10あるいは第(n,m)番目の副画素と呼ぶ。そして、第m行目に配列さ れた各有機 E L 素子の水平走査期間(第m番目の水平走査期間)が終了するまでに、各種 の処理(後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理)が行われる。 尚、書込み処理や移動度補正処理は、第m番目の水平走査期間内に行われる必要がある。 一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理は、第m 番目の水平走査期間より先行して行うことができる。

【0044】

そして、上述した各種の処理が全て終了した後、第m行目に配列された各有機EL素子 を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光 部を発光させてもよいし、所定の期間(例えば、所定の行数分の水平走査期間)が経過し た後に発光部を発光させてもよい。この所定の期間は、有機EL表示装置の仕様や駆動回 路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便 宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第m行目 に配列された各有機 EL素子を構成する発光部の発光は、第(m+m')行目に配列され た各有機EL素子の水平走査期間の開始直前まで継続される。ここで、「m'」は、有機 EL表示装置の設計仕様によって決定される。即ち、或る表示フレームの第m行目に配列 された各有機 EL素子を構成する発光部の発光は、第(m+m'-1)番目の水平走査期 間まで継続される。一方、第(m+m')番目の水平走査期間の始期から、次の表示フレ ームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了する まで、第m行目に配列された各有機EL素子を構成する発光部は、原則として非発光状態 を維持する。上述した非発光状態の期間(以下、単に、非発光期間と呼ぶ場合がある)を 設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をよ り優れたものとすることができる。但し、各副画素(有機EL素子)の発光状態/非発光 状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、 (1 / F R) x (1 / M) 秒未満の時間長である。(m + m ')の値がMを越える場合、 越えた分の水平走査期間は、次の表示フレームにおいて処理される。

10

20

30

10

30

40

[0045]

1つのトランジスタの有する2つのソース / ドレイン領域において、「一方のソース / ドレイン領域」という用語を、電源部に接続された側のソース / ドレイン領域といった意 味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース / ド レイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソ ース / ドレイン領域から他方のソース / ドレイン領域に電流が流れているか否かは問わな い。一方、トランジスタがオフ状態にあるとは、ソース / ドレイン領域間にチャネルが形 成されていない状態を意味する。また、或るトランジスタのソース / ドレイン領域間にチャネルが形 成されていない状態を意味する。また、或るトランジスタのソース / ドレイン領域が他の トランジスタのソース / ドレイン領域に接続されているとは、或るトランジスタのソース / ドレイン領域と他のトランジスタのソース / ドレイン領域とが同じ領域を占めている形 態を包含する。更には、ソース / ドレイン領域や共通領域は、不純物を含有したポリシリ コンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属 、合金、導電性粒子、これらの積層構造、有機材料(導電性高分子)から成る層から構成 することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示 す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではな い。

【発明の効果】

[0046]

以上説明したように、本発明の第1の態様にあっては、映像信号書込みトランジスタを 構成する第2トランジスタは、第2チャネル形成領域の他方の面と絶縁層を介して対向し ²⁰ たシールド電極を有し、シールド電極は、第1ノードを構成する他方のソース / ドレイン 領域に接続されている。上述したように、映像信号書込みトランジスタをオン状態からオ フ状態としたとき、第2チャネル形成領域の共通領域側に空乏層が発生し、第2チャネル 形成領域と共通領域との間のリーク電流が減少する。従って、第1ノードを介したコンデ ンサ部の電荷量の変動を効果的に抑えることができ、有機EL表示装置の輝度の均一性を 改善することができる。

【0047】

また、本発明の第2の態様にあっては、第1ノード初期化トランジスタを構成する第2 トランジスタは、第2チャネル形成領域の他方の面と絶縁層を介して対向したシールド電 極を有し、シールド電極は、実質的に第1ノードを構成する他方のソース/ドレイン領域 に接続されている。第1ノード初期化トランジスタをオン状態からオフ状態としたとき、 第2チャネル形成領域の共通領域側に空乏層が発生し、第2チャネル形成領域と共通領域 との間のリーク電流が減少する。従って、第1ノードを介したコンデンサ部の電荷量の変 動を効果的に抑えることができ、有機EL表示装置の輝度の均一性を改善することができ る。

【発明を実施するための最良の形態】

【0048】

以下、図面を参照して、実施例に基づき本発明を説明する。実施例1乃至実施例4、及 び、実施例9は、本発明の第1の態様に係る有機EL表示装置、及び、本発明の第1の態 様に係る有機EL素子に関する。実施例5乃至実施例8、及び、実施例10は、本発明の 第2の態様に係る有機EL表示装置、及び、本発明の第2の態様に係る有機EL素子に関 する。

【0049】

より具体的には、実施例1は映像信号書込みトランジスタが第1のシールド電極を備え る態様、実施例2は第1のシールド電極と第2のシールド電極を備える態様、実施例3は 第1のシールド電極と第3のシールド電極を備える態様、実施例4は第1のシールド電極 乃至第4のシールド電極を備える態様に関する。実施例9は、実施例1乃至実施例4の駆 動回路を構成するトランジスタの種類を減じた変形例1乃至変形例3に関する。 【0050】

また、実施例5は第1ノード初期化トランジスタが第1のシールド電極を備える態様、 50

実施例<u>6</u>は第1のシールド電極と第2のシールド電極を備える態様、実施例<u>7</u>は第1のシ ールド電極と第3のシールド電極を備える態様、実施例<u>8</u>は第1のシールド電極乃至第4 のシールド電極を備える態様に関する。実施例10は、実施例5乃至実施例8の駆動回路 を構成するトランジスタの種類を減じた変形例に関する。

【実施例1】

【0051】

実施例1、後述する実施例2乃至実施例4、及び、実施例9は、本発明の第1の態様に 係る有機EL表示装置、及び、本発明の第1の態様に係る有機EL素子に関する。尚、上 述した背景技術における駆動回路との対比の便宜上、実施例1、及び、後述する実施例2 乃至実施例4を、5つのトランジスタと1つのコンデンサ部から成る駆動回路を備えた実 施例として説明する。

【0052】

実施例1の駆動回路の等価回路図を図1に示し、実施例1の有機EL表示装置の概念図 を図2に示す。実施例1の有機EL素子10の一部分の模式的な一部断面図を図3に示す 。駆動のタイミングチャートを模式的に図4に示し、各トランジスタのオン/オフ状態等 を模式的に図5の(A)~(D)及び図6の(A)~(E)に示す。尚、図5の(A)~ (D)及び図6の(A)~(E)においては、便宜上、駆動トランジスタを除く各トラン ジスタを、シングルゲート型であるかデュアルゲート型であるかに拘わらず、一つのスイ ッチで表現した。

【0053】

先ず、実施例1の有機EL表示装置について説明する。実施例1の有機EL表示装置は、図2に示すように、

(1)走查回路101、

(2)映像信号出力回路102、

(3)第1の方向にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向 に直交する方向)にM個、合計N×M個の、2次元マトリクス状に配列された有機EL素 子10、

(4)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、

(5)映像信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL 、並びに、

(6) 電流供給部100、

を備えている。後述する実施例2乃至実施例10においても同様である。

【0054】

尚、図2、及び、後述する図17、図22、図27、図32においては、3×3個の有機EL素子10を図示しているが、これは、あくまでも例示に過ぎない。 【0055】

そして、各有機EL素子10は、発光部ELP、及び、発光部ELPを駆動するための 駆動回路を備えている。ここで、発光部ELPは、例えば、アノード電極、正孔輸送層、 発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査回路10 1、映像信号出力回路102、走査線SCL、データ線DTL、電流供給部100の構成 、構造は、周知の構成、構造とすることができる。後述する実施例2乃至実施例10にお いても同様である。

[0056]

図1に示す実施例1の駆動回路は、背景技術で説明した従来の駆動回路と同様に、5つ のトランジスタと1つのコンデンサ部C₁から構成された駆動回路から構成されている。 即ち、実施例1の駆動回路は、図1に示すように、(A)駆動トランジスタT_{Drv}、(B))映像信号書込みトランジスタT_{Sig}、並びに、(C)一対の電極を備えたコンデンサ部 C₁を備えている。実施例1の駆動回路は、更に、(D)第1ノード初期化トランジスタ T_{ND1}、(E)第2ノード初期化トランジスタT_{ND2}、及び、(F)発光制御トランジスタ T_{EL C}を備えている。後述する実施例2乃至実施例8においても同様である。

20

【0057】

駆動トランジスタT_{Drv}、映像信号書込みトランジスタT_{Sig}、第1ノード初期化トラン ジスタT_{ND1}、第2ノード初期化トランジスタT_{ND2}、及び、発光制御トランジスタT_{EL_C} は、それぞれ、ソース / ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、 n チャネル型のTFTから成る。後述する実施例 2 乃至実施例 1 0 においても同様である 。尚、例えば発光制御トランジスタをp チャネル型のTFTから構成してもよい。

【0058】

駆動トランジスタT_{Drv}においては、

(A-1)一方のソース / ドレイン領域は、電流供給部100に接続されており、

(A - 2)他方のソース / ドレイン領域は、発光部ELPに備えられたアノード電極に ¹⁰ 接続され、且つ、コンデンサ部 C₁の一方の電極に接続されており、第 2 ノード N D₂を構 成する。後述する実施例 2 乃至実施例 1 0 においても同様である。

【0059】

ここで、駆動トランジスタT_{Drv}は、有機EL素子10の発光状態においては、以下の 式(1)に従ってドレイン電流I_{ds}を流すように駆動される。有機EL素子10の発光状 態においては、駆動トランジスタT_{Drv}の一方のソース/ドレイン領域はドレイン領域と して働き、他方のソース/ドレイン領域はソース領域として働く。説明の便宜のため、以 下の説明において、駆動トランジスタT_{Drv}の一方のソース/ドレイン領域を単にドレイ ン領域と呼び、他方のソース/ドレイン領域を単にソース領域と呼ぶ場合がある。尚、

µ :実効的な移動度

L :チャネル長

W :チャネル幅

V_{as}:ゲート電極とソース領域との間の電位差

V_{th}:閾値電圧

C_{ox}: (ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)

k $(1/2) \cdot (W/L) \cdot C_{ox}$

とする。後述する実施例2乃至実施例10においても同様である。

[0060]

 $I_{ds} = k \cdot \mu \cdot (V_{as} - V_{th})^2$ (1)

【0061】

このドレイン電流 I_{ds}が有機 E L 素子10の発光部 E L P を流れることで、有機 E L 素子10の発光部 E L P が発光する。更には、このドレイン電流 I_{ds}の値の大小によって、 有機 E L 素子10の発光部 E L P における発光状態(輝度)が制御される。後述する実施例2乃至実施例10においても同様である。

[0062]

図3に示すように、実施例1における駆動回路を構成するトランジスタ及びコンデンサ 部C₁は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層46を介して、 駆動回路を構成するトランジスタ及びコンデンサ部C₁の上方に形成されている。後述す る実施例2乃至実施例4、並びに、実施例9においても同様である。尚、図3、並びに、 後述する図9の(A)、図10の(B)、及び、図110(B)においては、映像信号書 込みトランジスタT_{Sig}のみを図示する。映像信号書込みトランジスタT_{Sig}以外のトラン ジスタは隠れて見えない。

【0063】

実施例1においては、映像信号書込みトランジスタT_{Sig}は、半導体層33、半導体層33に設けられたソース / ドレイン領域、及び、チャネル形成領域を備えている。図1及び図3に示すように、実施例1においては、映像信号書込みトランジスタT_{Sig}は、デュアルゲート型のトランジスタから成り、第1ゲート電極31Aと第1チャネル形成領域34Aとを備えた第1トランジスタT_{Sig_1}、及び、第2ゲート電極31Bと第2チャネル形成領域34Bとを備えた第2トランジスタT_{Sig_2}から構成されている。後述する実施例2乃至実施例4、並びに、実施例9においても同様である。

[0064]

図3に示すソース / ドレイン領域35A,35B、及び、共通領域35Cは、それぞれ、半導体層33に設けられた領域である。共通領域35Cは、第1トランジスタT_{Sig_1}の他方のソース / ドレイン領域と第2トランジスタT_{Sig_2}の一方のソース / ドレイン領域域とを兼ねる共通領域である。第1トランジスタT_{Sig_1}の一方のソース / ドレイン領域35Aは、データ線DTL(図3においては、配線38に相当する)に接続されている。第2トランジスタT_{Sig_2}の他方のソース / ドレイン領域35Bは、駆動トランジスタT_D_{rv}のゲート電極、且つ、コンデンサ部C₁の他方の電極36に接続されており、第1ノードND₁を構成している。第1トランジスタT_{Sig_1}の第1ゲート電極31A、及び、第2トランジスタT_{Sig_2}の第2ゲート電極31Bは、走査線SCLに接続されている。第1トランジスタT_{Sig_1}の第1ゲート電極31Aは、第1チャネル形成領域34Aの一方の面とゲート絶縁層32を介して対向している。第2トランジスタT_{Sig_2}の第2ゲート電極31Bは、第2チャネル形成領域34Bの一方の面とゲート絶縁層32を介して対向している。後述する実施例2乃至実施例4、並びに、実施例9においても同様である。

そして、第2トランジスタT_{Sig_2}は、第2チャネル形成領域34Bの他方の面と絶縁 層40を介して対向したシールド電極42を有している。シールド電極42は、第2トラ ンジスタT_{Sig_2}の他方のソース / ドレイン領域35Bに接続されている。より具体的に は、実施例1においては、他方のソース / ドレイン領域35Bと接続される配線41から の延在部がシールド電極42を構成している。後述する実施例2乃至実施例4、並びに、 実施例9においても同様である。

20

30

40

10

【 0 0 6 6 】

尚、他のトランジスタも上記で説明したと同様に半導体層、ゲート絶縁膜、ゲート電極 等から構成されている。後述する実施例2乃至実施例4、並びに、実施例9においても同 様である。

[0067]

一方、コンデンサ部C1は、他方の電極36、ゲート絶縁層32の延在部から構成され た誘電体層、及び、一方の電極37(第2ノードND₂に相当する)から成る。ゲート電 極31A,31B、ゲート絶縁層32の一部、及びコンデンサ部C₁を構成する他方の電 極36は、支持体20上に形成されている。上述したように、映像信号書込みトランジス タ T _{s i a}の一方のソース / ドレイン領域 3 5 A は配線 3 8 に接続され、他方のソース / ド レイン領域35Bは、他方の電極36に接続されている。映像信号書込みトランジスタT sig及びコンデンサ部C₁等は、層間絶縁層46で覆われており、層間絶縁層46上に、ア ノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発 光部ELPが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸 送層を1層52で表した。発光部ELPが設けられていない層間絶縁層46の部分の上に は、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透 明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に 出射される。尚、一方の電極37とアノード電極51とは、層間絶縁層46に設けられた コンタクトホールによって接続されている。また、カソード電極53は、第2層間絶縁層 54、層間絶縁層46に設けられたコンタクトホール56,55を介して、ゲート絶縁層 32の延在部上に設けられた配線39に接続されている。後述する実施例2乃至実施例1 0においても同様である。

【0068】

上述した各トランジスタ、コンデンサ部C₁、配線38を含む各種配線、シールド電極42を含む各種の電極等は、種々の周知の方法により形成することができる。後述する実施例2乃至実施例10においても同様である。

【0069】

映像信号書込みトランジスタT_{Sig}を構成する第1トランジスタT_{Sig_1}の一方のソース / ドレイン領域35Aは、上述のとおり、データ線DTLに接続されている。そして、映 像信号出力回路102からデータ線DTLを介して、発光部ELPにおける輝度を制御す るための映像信号 V_{Sig}が、一方のソース / ドレイン領域35 Aに供給される。尚、デー タ線DTLを介して、 V_{Sig}以外の種々の信号・電圧(プリチャージ駆動のための信号や 各種の基準電圧等)が、一方のソース / ドレイン領域35 Aに供給されてもよい。また、 映像信号書込みトランジスタT_{Sig}のオン / オフ動作は、映像信号書込みトランジスタT_S _{ig}のゲート電極31A,31 Bに接続された走査線SCLによって制御される。後述する 実施例2乃至実施例4、並びに、実施例9においても同様である。後述する実施例5 乃至 実施例8、並びに、実施例10においても、駆動トランジスタT_{Sig}がシングルゲート型 である点を除き、上記で説明したと同様である。

【 0 0 7 0 】

第1ノード初期化トランジスタT_{ND1}においては、一方のソース / ドレイン領域は、第 1ノード初期化電圧供給線 P S_{ND1}に接続されている。他方のソース / ドレイン領域は、 第1ノードN D₁に接続されている。ゲート電極は、第1ノード初期化トランジスタ制御 線 A Z_{ND1}に接続されている。第1ノード初期化トランジスタ制御線 A Z_{ND1}は、第1ノー ド初期化トランジスタ制御回路104に接続されている。後述する実施例2乃至実施例4 においても同様である。

【0071】

第1ノード初期化トランジスタT_{ND1}のオン / オフ動作は、第1ノード初期化トランジ スタT_{ND1}のゲート電極に接続された第1ノード初期化トランジスタ制御線AZ_{ND1}によっ て制御される。第1ノード初期化電圧供給線PS_{ND1}には、第1ノードND₁を初期化する ための電圧V_{Ofs}が印加される。後述する実施例2乃至実施例4においても同様である。 【0072】

20

10

そして、第2ノード初期化トランジスタT_{ND2}においては、一方のソース / ドレイン領 域は、第2ノード初期化電圧供給線 PS_{ND2}に接続されている。他方のソース / ドレイン 領域は、第2ノードND₂に接続されている。ゲート電極は、第2ノード初期化トランジ スタ制御線 AZ_{ND2}に接続されている。第2ノード初期化トランジスタ制御線 AZ_{ND2}は、 第2ノード初期化トランジスタ制御回路105に接続されている。後述する実施例2乃至 実施例8、実施例9における変形例1(4Tr/1C駆動回路)、実施例10においても 同様である。

【0073】

第2ノード初期化トランジスタT_{ND2}のオン / オフ動作は、第2ノード初期化トランジ スタT_{ND2}のゲート電極に接続された第2ノード初期化トランジスタ制御線AZ_{ND2}によっ て制御される。第2ノード初期化電圧供給線PS_{ND2}には、第2ノードを初期化するため の電圧 V_{SS}が印加される。後述する実施例2乃至実施例8、実施例9における変形例<u>1</u>(4 Tr / 1 C駆動回路)、実施例10においても同様である。

【0074】

駆動トランジスタT_{Drv}のドレイン領域と電流供給部100とは、発光制御トランジス タT_{EL_C}を介して接続されている。発光制御トランジスタT_{EL_C}のゲート電極は、発光制 御トランジスタ制御線CL_{EL_C}に接続されている。発光制御トランジスタ制御線CL_{EL_C} は、発光制御トランジスタ制御回路103に接続されている。後述する実施例2乃至実施 例8、実施例9における変形例1(4Tr/1C駆動回路)、実施例10においても同様 である。

[0075]

より具体的には、発光制御トランジスタT_{EL_C}の一方のソース / ドレイン領域は、電流 供給部100(電圧V_{CC})に接続され、発光制御トランジスタT_{EL_C}の他方のソース / ド レイン領域は、駆動トランジスタT_{Drv}のドレイン領域に接続されている。また、発光制 御トランジスタT_{EL_C}のオン / オフ動作は、発光制御トランジスタT_{EL_C}のゲート電極に 接続された発光制御トランジスタ制御線CL_{EL_C}によって制御される。尚、電流供給部1 00は、有機EL素子10の発光部ELPに電流を供給し、発光部ELPの発光を制御す るために設けられている。後述する実施例2乃至実施例8、実施例9における変形例1(30

4 Tr / 1 C 駆動回路)、実施例10においても同様である。

【 0 0 7 6 】

発光部ELPのアノード電極は、上述のとおり、駆動トランジスタT_{Drv}のソース領域 に接続されている。一方、発光部ELPのカソード電極には、電圧V_{Cat}が印加される。 発光部ELPの寄生容量を符号C_{EL}で表す。また、発光部ELPの発光に必要とされる閾 値電圧をV_{th-EL}とする。即ち、発光部ELPのアノード電極とカソード電極との間にV_t h-EL以上の電圧が印加されると、発光部ELPは発光する。後述する実施例2乃至実施例 10においても同様である。

[0077]

尚、図36を用いて説明した従来の5Tr/1C駆動回路は、映像信号書込みトランジ ¹⁰ スタT_{Sig}がシングルゲート型である点を除き、上記で説明したと同様の構成を有する。 【0078】

以上、実施例1の有機EL表示装置、有機EL素子、及び、発光部ELPを駆動するための駆動回路の構成について説明し、併せて、従来の5Tr/1C駆動回路の構成を説明した。

【0079】

次いで、図を参照して、シールド電極42による作用について説明する。図7の(A) は、後述する[期間 - TP(5)₇]において、映像信号書込みトランジスタT_{Sig}がオフ 状態にあるときの、第2チャネル形成領域34B付近の状況を模式的に示した図である。 【0080】

20

30

40

50

後述する[期間 - TP(5)₇]の直前において、データ線DTLの電位(図3においては、配線38の電位)はV_{Sig}(例えば15ボルト)、走査線SCLの電位はハイレベル(例えば10ボルト)である。ゲート電極31A,31Bには走査線SCLを介して10ボルトが印加されており、映像信号書込みトランジスタT_{Sig}はオン状態にある。従って、一方のソース/ドレイン領域35A、第1チャネル形成領域34A、共通領域35C、第2チャネル形成領域34B、他方のソース/ドレイン領域35B、配線41、シールド電極42、及び、他方の電極36の電位は、V_{Sig}(例えば15ボルト)である。 【0081】

そして、[期間 - T P (5)₇]において、映像信号書込みトランジスタT_{Sig}はオフ状態となる。ゲート電極31A,31Bには例えば - 10ボルトが印加されている。この状態においては、背景技術において図38(A)~(C)を参照して説明したように、一方のソース/ドレイン領域35A(図38の領域A1に相当する)と他方のソース/ドレイン領域35B(図38の領域A2に相当する)の電位に対し、共通領域35C(図38の領域A3に相当する)の電位は相対的にマイナス側に変化し、例えば、0ボルトとなる。従って、この状態においては、共通領域35Cはソース領域、ソース/ドレイン領域35A,35Bはドレイン領域となる。

[0082]

そして、シールド電極42は第2チャネル形成領域34Bのドレイン領域35B側を覆 い、この状態においてはシールド電極42の電位は共通領域35Cの電位よりも高い。従 って、図7の(A)に示すように、第2チャネル形成領域34Bのキャリア(電子)は、 シールド電極42により引きつけられる。これにより、第2チャネル形成領域34Bの共 通領域35C側に空乏層が発生するので、第2チャネル形成領域34Bと共通領域35C との間にリーク電流がより流れにくくなる。上述したように、第2チャネル形成領域34 Bは、第1ノードND₁を構成する他方のソース/ドレイン領域35B側のチャネル形成 領域である。従って、第1ノードND₁を介したコンデンサ部C₁の電荷量の変動を効果的 に抑えることができる。

【0083】

図7の(B)に、シールド電極42を付加することによる電流 - 電圧特性の変化を模式 的に示す。実線はシールド電極42を付加した場合の特性を示し、破線はシールド電極4 2を付加しない場合の特性を示す。図7の(B)において、横軸のV_{31B-35C}は、ゲート

10

30

40

電極31Bと共通領域35C(上述したように、オフ状態において、ソース領域に相当す る)の間の電位差を表す。同様に、縦軸のI_{35B-35C}は、ソース / ドレイン領域35B(上述したように、オフ状態において、ドレイン領域に相当する)と共通領域35Cとの間 に流れる電流を表す。ドレイン領域側に形成されたシールド電極42が第2チャネル形成 領域34Bに及ぼす電界の影響により、第2チャネル形成領域34Bが構成する第2トラ ンジスタT_{Sig_2}の閾値電圧はマイナス側にシフトする。図7の(B)に示すV₁は、シー ルド電極42がない場合に第2チャネル形成領域34Bが構成する第2トランジスタT_{Si} g_2がオフ状態となる電圧を示す。同様に、図7の(B)に示すV₂は、シールド電極42 がある場合にトランジスタがオフ状態となる電圧を示す。シールド電極42を付加した場 合、V_{31B-35C}の値が図7の(B)に示すV₂よりマイナス側であれば、トランジスタはオ フ状態となる。そして、この状態においては、上述した空乏層の形成効果により、破線で 示すグラフに対し、実線で示すグラフはI_{35B-35C}の値が低く抑えられている。すなわち 、リーク電流が抑制されている。

【0084】

以上、シールド電極42の作用について説明した。次いで、上述した実施例1の駆動回路を用いた発光部ELPの駆動方法の説明を行う。尚、図36に示した従来の5Tr/1 C駆動回路の駆動方法は、以下説明する実施例1の駆動方法と同様である。尚、後述する 実施例2乃至実施例8においても同様である。

【0085】

尚、上述したように、各種の処理(閾値電圧キャンセル処理、書込み処理、移動度補正 ²⁰ 処理)が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。

[0086]

後述する実施例2乃至実施例10も含め、以下の説明において、電圧あるいは電位の値 を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定 されるものではない。

【0087】

V_{Sig} : 発光部 ELPにおける輝度を制御するための映像信号

・・・0ボルト~15ボルト

V_{cc}:発光部 E L P の発光を制御するための電流供給部の電圧
 ・・・20ボルト

V_{Ofs} : 駆動トランジスタT_{Drv}のゲート電極の電位(第1ノードND₁の電位)を初期 化するための電圧

・・・0ボルト

V_{ss} : 駆動トランジスタT_{Drv}のソース領域の電位(第2ノードND₂の電位)を初期 化するための電圧

・・・・10ボルト

V_{th} :駆動トランジスタT_{Drv}の閾値電圧

・・・3 ボルト

V_{Cat}:発光部ELPのカソード電極に印加される電圧

・・・0ボルト

V_{th-EL}:発光部 ELPの閾値電圧

・・・3 ボルト

【0088】

[期間 - T P (5) _{- 1}] (図 4 、及び、図 5 の (A) 参照)

この[期間 - T P (5)₋₁]は、例えば、前の表示フレームにおける動作であり、前回 の各種の処理完了後に第(n,m)番目の有機 E L 素子10が発光状態にある期間である 。即ち、第(n,m)番目の副画素を構成する有機 E L 素子10における発光部 E L P に は、後述する式(5)に基づくドレイン電流 I '_{ds}が流れており、第(n,m)番目の副 画素を構成する有機 E L 素子10の輝度は、係るドレイン電流 I '_{ds}に対応した値である

。ここで、映像信号書込みトランジスタ T_{Sig}、第1ノード初期化トランジスタ T_{ND1}及び 第2ノード初期化トランジスタT_{ND2}はオフ状態であり、発光制御トランジスタT_{FL C}及 び駆動トランジスタT_{Drv}はオン状態である。第(n,m)番目の有機 E L 素子10の発 光状態は、第(m+m')行目に配列された有機EL素子10の水平走査期間の開始直前 まで継続される。

(23)

[0089]

図 4 に示す [期間 - T P (5)₀] ~ [期間 - T P (5)₄]は、前回の各種の処理完了 後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。 即ち、この [期間 - T P (5)₀] ~ [期間 - T P (5)₄]は、例えば、前の表示フレー ムにおける第(m+m')番目の水平走査期間の始期から、現表示フレームにおける第(m - 1)番目の水平走査期間の終期までの或る時間長さの期間である。尚、 [期間 - T P (5)₁]~[期間-TP(5)₄]を、現表示フレームにおける第m番目の水平走査期間 内に含む構成とすることもできる。

[0090]

そして、この[期間 - T P (5)₀] ~ [期間 - T P (5)₄]において、第(n,m) 番目の有機EL素子10は原則として非発光状態にある。即ち、[期間-TP(5)。] ~ [期間 - T P (5)₁]、 [期間 - T P (5)₃] ~ [期間 - T P (5)₄] においては 、発光制御トランジスタT_{FL C}はオフ状態であるので、有機 EL素子10は発光しない。 尚、 [期間 - T P (5)₂]においては、発光制御トランジスタT_{EL C}はオン状態となる 。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電 圧キャンセル処理の説明において詳しく述べるが、後述する式(2)を満たすことを前提 とすれば、有機EL素子10が発光することはない。

[0091]

以下、 [期間 - T P (5)₀] ~ [期間 - T P (5)₄]の各期間について、先ず、説明 する。尚、[期間-TP(5)₁]の始期や、[期間-TP(5)₁]~[期間-TP(5)₄]の各期間の長さは、有機 E L 表示装置の設計に応じて適宜設定すればよい。 [0092]

[期間 - T P (5)₀]

上述したように、この [期間 - T P (5)₀]において、第(n,m)番目の有機 E L 素子10は、非発光状態にある。映像信号書込みトランジスタT_{Siɑ}、第1ノード初期化 トランジスタT_{ND1}、第2ノード初期化トランジスタT_{ND2}はオフ状態である。また、[期 間 - T P (5)₋₁]から [期間 - T P (5)₀]に移る時点で、発光制御トランジスタ T_E _{し c}がオフ状態となるが故に、第2ノードND₂(駆動トランジスタT_{Drv}のソース領域あ るいは発光部 ELPのアノード電極)の電位は、(V_{th-EL} + V_{Cat})まで低下し、発光部 ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態 の第1ノードND₁(駆動トランジスタT_{Drv}のゲート電極)の電位も低下する。 [0093]

[期間 - T P (5)₁] (図4、図5の(B)及び(C)参照)

この [期間 - T P (5)₁]において、後述する閾値電圧キャンセル処理を行うための 前処理が行われる。即ち、[期間 - TP(5)₁]の開始時、第1ノード初期化トランジ スタ制御回路104及び第2ノード初期化トランジスタ制御回路105の動作に基づき第 1 ノード初期化トランジスタ制御線 A Z ND1 及び第 2 ノード初期化トランジスタ制御線 A Z_{ND2}をハイレベルとすることによって、第1ノード初期化トランジスタT_{ND1}及び第2ノ ード初期化トランジスタT_{ND2}をオン状態とする。その結果、第1ノードND₁の電位は、 V_{Ofs}(例えば、0ボルト)となる。一方、第2ノードND₂の電位は、V_{SS}(例えば、-10ボルト)となる。そして、この [期間 - TP (5)₁]の完了以前において、第2ノ ード初期化トランジスタ制御回路105の動作に基づき第2ノード初期化トランジスタ制 御線 A Z _{ND2}をローレベルとすることによって、第2ノード初期化トランジスタ T _{ND2}をオ フ状態とする。尚、第1ノード初期化トランジスタT_{ND1}のオン状態及び第2ノード初期 化トランジスタT_{ND2}を同時にオン状態としてもよいし、第1ノード初期化トランジスタ 50

10



T_{ND1}を先にオン状態としてもよいし、第2ノード初期化トランジスタT_{ND2}を先にオン状態としてもよい。

【0094】

以上の処理により、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差がV_{th}以上となる。駆動トランジスタT_{Drv}はオン状態である。

【0095】

[期間 - T P (5)₂](図 4 、及び、図 5 の(D)参照)

次に、閾値電圧キャンセル処理が行われる。即ち、第1ノード初期化トランジスタT_{ND} 1のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき発光 制御トランジスタ制御線CL_{EL_C}をハイレベルとすることによって、発光制御トランジス タT_{EL_C}をオン状態とする。その結果、第1ノードND₁の電位は変化しないが(V_{Ofs} = 0ボルトを維持)、第1ノードND₁の電位から駆動トランジスタT_{Drv}の閾値電圧V_{th}を 減じた電位に向かって、第2ノードND₂の電位は変化する。即ち、浮遊状態の第2ノー ドND₂の電位が上昇する。そして、駆動トランジスタT_{Drv}のゲート電極とソース領域と の間の電位差がV_{th}に達すると、駆動トランジスタT_{Drv}がオフ状態となる。具体的には 、浮遊状態の第2ノードND₂の電位が(V_{Ofs} - V_{th} = - 3 ボルト > V_{SS})に近づき、最 終的に(V_{Ofs} - V_{th})となる。ここで、以下の式(2)が保証されていれば、云い換え れば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光する ことはない。

【0096】

 $(V_{Ofs} - V_{th}) < (V_{th-EL} + V_{Cat})$ (2)

【0097】

この [期間 - T P (5)₂]にあっては、第2ノードND₂の電位は、最終的に、(V_{Of} _s - V_{th})となる。即ち、駆動トランジスタT_{Drv}の閾値電圧V_{th}、及び、駆動トランジス タT_{Drv}のゲート電極を初期化するための電圧V_{Ofs}のみに依存して、第2ノードND₂の 電位は決定される。云い換えれば、発光部ELPの閾値電圧V_{th-EL}には依存しない。 【0098】

[期間 - T P (5)₃] (図 4 、及び、図 6 の (A) 参照)

その後、第1ノード初期化トランジスタT_{ND1}のオン状態を維持したまま、発光制御ト ランジスタ制御回路103の動作に基づき発光制御トランジスタ制御線CL_{EL_C}をローレ ベルとすることによって、発光制御トランジスタT_{EL_C}をオフ状態とする。その結果、第 1ノードND₁の電位は変化せず(V_{Ofs}=0ボルトを維持)、浮遊状態の第2ノードND ₂の電位も変化せず、(V_{Ofs}-V_{th}=-3ボルト)を保持する。

【0099】

[期間 - T P (5)₄] (図4、及び、図6の(B)参照)

次いで、第1ノード初期化トランジスタ制御回路104の動作に基づき第1ノード初期 化トランジスタ制御線AZ_{ND1}をローレベルとすることによって、第1ノード初期化トラ ンジスタT_{ND1}をオフ状態とする。第1ノードND₁及び第2ノードND₂の電位は、実質 上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、 これらは無視することができる。

【 0 1 0 0 】

次いで、図4に示す[期間 - TP(5)₅]~[期間 - TP(5)₇]の各期間について 説明する。尚、後述するように、[期間 - TP(5)₅]において書込み処理が行われ、 [期間 - TP(5)₆]において移動度補正処理が行われる。上述したように、これらの 処理は、第m番目の水平走査期間内に行われる必要がある。説明の便宜のため、[期間 -TP(5)₅]の始期と[期間 - TP(5)₆]の終期とは、それぞれ、第m番目の水平走 査期間の始期と終期とに一致するものとして説明する。

[0101]

[期間 - T P (5)₅] (図 4 、及び、図 6 の(C)参照) その後、駆動トランジスタ T _{D r v} に対する書込み処理を実行する。具体的には、第 1 ノ 50

10

20

ード初期化トランジスタT_{ND1}、第2ノード初期化トランジスタT_{ND2}、及び、発光制御ト ランジスタT_{FL}のオフ状態を維持したまま、映像信号出力回路102の動作に基づき、 データ線DTLの電位を、発光部ELPにおける輝度を制御するための映像信号V_{Sig}と し、次いで、走査回路101の動作に基づき走査線SCLをハイレベルとすることによっ て、映像信号書込みトランジスタT_{Sig}をオン状態とする(尚、映像信号書込みトランジ スタT_{Sig}のオン状態とは、第1トランジスタT_{Sig_1}と第2トランジスタT_{Sig_2}の双方 がオン状態であることを意味し、映像信号書込みトランジスタT_{Siɑ}のオフ状態とは、第 1トランジスタT_{Sig1}と第2トランジスタT_{Sig2}の少なくとも一方がオフ状態であるこ とを意味する)。その結果、第1ノードND₁の電位は、V_{si a}へと上昇する。

ここで、コンデンサ部C₁の容量は値c₁であり、発光部ELPの寄生容量C_{F1}の容量は 値 c_{EL}である。そして、駆動トランジスタ T_{Drv}のゲート電極とソース領域との間の寄生 容量の値を c _{as}とする。駆動トランジスタ T _{D r v}のゲート電極の電位が V _{O f s}から V _{S i g} (> V_{ofs})に変化したとき、コンデンサ部 C₁の両端の電位(第1ノードND₁及び第2ノ ードND₂の電位)は、原則として、変化する。即ち、駆動トランジスタT_{DГУ}のゲート電 極の電位(=第1ノードND₁の電位)の変化分(V_{Sig}-V_{of s})に基づく電荷が、コン デンサ部 C₁、発光部 ELPの寄生容量 C_{EL}、駆動トランジスタ T_{Drv}のゲート電極とソー ス領域との間の寄生容量に振り分けられる。然るに、値 c _{EL}が、値 c ₁及び値 c _{αs}と比較 して十分に大きな値であれば、駆動トランジスタT_{Drv}のゲート電極の電位の変化分(V_s ia - Vofs)に基づく駆動トランジスタTprvのソース領域(第2ノードND2)の電位の 変化は小さい。そして、一般に、発光部ELPの寄生容量C_{EL}の容量値 C_{EL}は、コンデン サ部 C₁の容量値 c₁及び駆動トランジスタ T_{DRV}の寄生容量の値 c_{as}よりも大きい。そこ で、説明の便宜のため、特段の必要がある場合を除き、第1ノードND₁の電位変化によ り生ずる第2ノードND。の電位変化は考慮せずに説明を行う。後述する実施例9におい て変形例2として説明する3Tr/1C駆動回路を除く他の駆動回路においても同様であ る。駆動トランジスタT_{Drv}のゲート電極(第1ノードND₁)の電位をV_a、駆動トラン ジスタT_{Drv}のソース領域(第2ノードND₂)の電位をV_sとしたとき、V_gの値、V_sの 値は以下のとおりとなる。それ故、第1ノードND₁と第2ノードND₂の電位差、即ち、 駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差V_{as}は、以下の式(3)で表すことができる。

30

40

10

20

【0103】 $V_g = V_{Sig}$

V_s V_{Ofs} - V_{th} $V_{gs} = V_{Sig} - (V_{Ofs} - V_{th})$ (3) **[**0104]

即ち、駆動トランジスタT_{Drv}に対する書込み処理において得られたV_{as}は、発光部 E LPにおける輝度を制御するための映像信号V_{Sig}、駆動トランジスタT_{Drv}の閾値電圧V _{th}、及び、駆動トランジスタT_{Drv}のゲート電極を初期化するための電圧V_{Ofs}のみに依存 している。そして、発光部ELPの閾値電圧V_{th-EL}とは無関係である。

[0105]

[期間 - T P (5)₆] (図4、及び、図6の(D)参照)

その後、駆動トランジスタT_{Drv}の移動度μの大小に基づく駆動トランジスタT_{Drv}のソ ース領域(第2ノードND₂)の電位の補正(移動度補正処理)を行う。

[0106]

一般に、駆動トランジスタT_{Drv}をポリシリコン薄膜トランジスタ等から作製した場合 、トランジスタ間で移動度µにばらつきが生じることは避け難い。従って、移動度µに差 異がある複数の駆動トランジスタ T_{Dr v}のゲート電極に同じ値の映像信号 V _{Sio}を印加した としても、移動度µの大きい駆動トランジスタT_{Drv}を流れるドレイン電流I_{ds}と、移動 度µの小さい駆動トランジスタT_{Drv}を流れるドレイン電流 I_{ds}との間に、差異が生じて しまう。そして、このような差異が生じると、有機EL表示装置の画面の均一性(ユニフ

(25)

ォーミティ)が損なわれてしまう。

【0107】

そこで、駆動トランジスタT_{Drv}のオン状態を維持したまま、発光制御トランジスタ制 御回路103の動作に基づき発光制御トランジスタ制御線CL_{EL_C}をハイレベルとするこ とによって、発光制御トランジスタT_{EL_C}をオン状態とし、次いで、所定の時間(t₀) が経過した後、走査回路101の動作に基づき走査線SCLをローレベルとすることによ って、映像信号書込みトランジスタT_{Sig}をオフ状態とし、第1ノードND₁(駆動トラン ジスタT_{Drv}のゲート電極)を浮遊状態とする。そして、以上の結果、駆動トランジスタ T_{Drv}の移動度µの値が大きい場合、駆動トランジスタT_{Drv}のソース領域における電位の 上昇量 V(電位補正値)は大きくなり、駆動トランジスタT_{Drv}の移動度µの値が小さ い場合、駆動トランジスタT_{Drv}のソース領域における電位の上昇量 V(電位補正値) は小さくなる。ここで、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位 差V_{gs}は、式(3)から以下の式(4)のように変形される。

[0108] V_{as} V_{Sig} - (V_{Ofs} - V_{th}) - V

[0109]

尚、移動度補正処理を実行するための所定の時間([期間 - T P (5)₆]の全時間 t₀)は、有機 E L 表示装置の設計の際、設計値として予め決定しておけばよい。また、この ときの駆動トランジスタ T_{Drv}のソース領域における電位(V_{Ofs} - V_{th} + V)が以下の 式(2')を満足するように、[期間 - T P (5)₆]の全時間 t₀は決定されている。そ して、これによって、[期間 - T P (5)₆]において、発光部 E L P が発光することは ない。更には、この移動度補正処理によって、係数 k ((1 / 2) · (W / L) · C_{ox})のばらつきの補正も同時に行われる。

(4)

[0 1 1 0 **]**

 $(V_{Ofs} - V_{th} + V) < (V_{th-EL} + V_{Cat})$ (2')

【 0 1 1 1 】

[期間 - T P (5)₇] (図 4 、及び、図 6 の (E) 参照)

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了す る。ところで、走査回路101の動作に基づき走査線SCLがローレベルとなる結果、映 像信号書込みトランジスタT_{Sig}がオフ状態となり、第1ノードND₁、即ち、駆動トラン ジスタT_{Drv}のゲート電極は浮遊状態となる。一方、発光制御トランジスタT_{EL_C}はオン 状態を維持しており、発光制御トランジスタT_{EL_C}のドレイン領域は、発光部ELPの発 光を制御するための電流供給部100(電圧V_{CC}、例えば20ボルト)に接続された状態 にある。従って、以上の結果として、第2ノードND₂の電位は上昇する。

【 0 1 1 2 】

ここで、上述したとおり、駆動トランジスタT_{Drv}のゲート電極は浮遊状態にあり、しかも、コンデンサ部C₁が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタT_{Drv}のゲート電極に生じ、第1ノードND₁の電位も上昇する。 その結果、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差V_{gs}は、式 (4)の値を保持する。

【0113】

また、第2ノードND₂の電位が上昇し、(V_{th-EL} + V_{Cat})を越えるので、発光部E LPは発光を開始する。このとき、発光部ELPを流れる電流は、駆動トランジスタT_{Dr} _vのドレイン領域からソース領域へと流れるドレイン電流I_{ds}であるので、式(1)で表 すことができる。ここで、式(1)と式(4)から、式(1)は、以下の式(5)によう に変形することができる。

【0114】

$$I_{ds} = k \cdot \mu \cdot (V_{Sig} - V_{Ofs} - V)^2$$
 (5)

[0115]

40

30

10

従って、発光部ELPを流れる電流I_{ds}は、例えば、V_{ofs}を0ボルトに設定したとし ⁵⁰

た場合、発光部ELPにおける輝度を制御するための映像信号 V_{Sig}の値から、駆動トラ ンジスタT_{Drv}の移動度 μ に起因した第2ノードND₂(駆動トランジスタT_{Drv}のソース 領域)における電位補正値 Vの値を減じた値の2乗に比例する。云い換えれば、発光部 ELPを流れる電流 I_{ds}は、発光部ELPの閾値電圧 V_{th-EL}、及び、駆動トランジスタ T_{Drv}の閾値電圧 V_{th}には依存しない。即ち、発光部ELPの発光量(輝度)は、発光部 ELPの閾値電圧 V_{th}には依存しない。即ち、発光部ELPの発光量(輝度)は、発光部 ELPの閾値電圧 V_{th-EL}の影響、及び、駆動トランジスタT_{Drv}の閾値電圧 V_{th}の影響を 受けない。そして、第(n,m)番目の有機EL素子10の輝度は、係る電流 I_{ds}に対応 した値である。

【0116】

しかも、移動度µの大きな駆動トランジスタT_{Drv}ほど、電位補正値 Vが大きくなる ¹⁰ ので、式(4)の左辺のV_{gs}の値が小さくなる。従って、式(5)において、移動度µの 値が大きくとも、(V_{Sig} - V_{Ofs} - V)²の値が小さくなる結果、ドレイン電流 I_{ds}を 補正することができる。即ち、移動度µの異なる駆動トランジスタT_{Drv}においても、映 像信号 V_{Sig}の値が同じであれば、ドレイン電流 I_{ds}が略同じとなる結果、発光部 E L P を流れ、発光部 E L Pの輝度を制御する電流 I_{ds}が均一化される。即ち、移動度µのばら つき(更には、kのばらつき)に起因する発光部の輝度のばらつきを補正することができ る。

【0117】

発光部 E L P の発光状態を第(m + m ' - 1)番目の水平走査期間まで継続する。この時点は、[期間 - T P (5)₋₁]の終わりに相当する。

[0118]

以上によって、有機 E L 素子10[第(n,m)番目の副画素(有機 E L 素子10)] の発光の動作が完了する。

【実施例2】

【0119】

実施例2も、本発明の第1の態様に係る有機EL表示装置、及び、本発明の第1の態様 に係る有機EL素子に関する。

[0120**]**

実施例2は実施例1の変形である。実施例2は実施例1に対し、第2トランジスタは、 更に、第2のシールド電極を備える点が相違する。

【0121】

実施例2の有機EL表示装置の概念図は上述した図2と同様である。実施例2の駆動回路の等価回路図を図8に示し、有機EL素子10の一部分の模式的な一部断面図を図9の (A)に示す。図9の(B)は、上述した図7の(A)に対応する図であり、[期間-T P(5)₇]において、映像信号書込みトランジスタT_{Sig}がオフ状態にあるときの、第2 チャネル形成領域34B付近の状況を模式的に示した図である。

【0122】

実施例2の駆動回路における駆動のタイミングチャートは上述した図4と同様である。 また、各トランジスタのオン / オフ状態等も上述した図5の(A)~(D)及び図6の(A)~(E)と同様である。後述する実施例3乃至実施例8においても同様である。 【0123】

図8、及び、図9の(A)に示すように、実施例2の駆動回路にあっては、第2トラン ジスタT_{Sig_2}は、実施例1で説明したシールド電極42(以下、第1のシールド電極4 2と呼ぶ場合がある)の他、更に、第2チャネル形成領域34Bの他方の面と絶縁層40 を介して対向した第2のシールド電極43を有している。そして、第2のシールド電極4 3は、絶縁層40に設けられたコンタクトホールを介して、第1トランジスタT_{Sig_1}の 他方のソース/ドレイン領域と第2トランジスタT_{Sig_2}の一方のソース/ドレイン領域 とを兼ねる共通領域35Cに接続されている。第2のシールド電極43も、第1のシール ド電極42と同様に、種々の周知の方法により形成することができる。 【0124】 30

20

上述した第2のシールド電極43を除く他、実施例2の有機EL表示装置、有機EL素 子、及び、駆動回路の構造、構成は実施例1で説明したと同様である。また、実施例2の 駆動回路の動作や駆動方法は、実施例1において説明したと同様であるので、説明を省略 する。

【 0 1 2 5 】

実施例2にあっては、実施例1において説明した第1のシールド電極42の他、共通領 域35Cに接続された第2のシールド電極43の影響が第2チャネル形成領域34Bに及 ぶ。上述したように、オフ状態においては、共通領域35Cの電位は第1のシールド電極 42の電位よりも低い。このため、実施例1に対し、第2トランジスタT_{Sig_2}の閾値電 圧がマイナス側にシフトする程度が相対的に弱まる。これにより、上述した図7の(B) におけるV₂の値がV₁側にシフトする。従って、第2トランジスタT_{Sig_2}をオフ状態と するためにゲート電極31Bに印加すべき電圧の絶対値は、実施例1よりも小さくなる。 これにより、映像信号書込みトランジスタT_{Sig}のゲート電極に印加される信号の振幅の 値(換言すれば、所謂オン電圧とオフ電圧の差の値)を、実施例1よりも小さく設定する ことができる。

【実施例3】

【0126】

実施例3も、本発明の第1の態様に係る有機EL表示装置、及び、本発明の第1の態様 に係る有機EL素子に関する。

【 0 1 2 7 】

実施例3も実施例1の変形である。実施例3は実施例1に対し、第1トランジスタT_{si} 。1は、更に、第3のシールド電極を有している点が相違する。

【0128】

実施例3の有機EL表示装置の概念図は上述した図2と同様である。実施例3の駆動回路の等価回路図を図10の(A)に示す。図10の(B)は、有機EL素子10の一部分の模式的な一部断面図である。

【0129】

図10の(A)及び(B)に示すように、実施例3の駆動回路にあっては、実施例1で 説明した第1のシールド電極42の他、第1トランジスタT_{Sig_1}は、更に、第1チャネ ル形成領域34Aの他方の面と絶縁層40を介して対向した第3のシールド電極44を有 している。第3のシールド電極44は、第1トランジスタT_{Sig_1}の一方のソース/ドレ イン領域35Aに接続されている。より具体的には、実施例3においては、一方のソース /ドレイン領域35Aと接続される配線38からの延在部がシールド電極44を構成して いる。第3のシールド電極44も、第1のシールド電極42と同様に、種々の周知の方法 により形成することができる。

【0130】

上述した第3のシールド電極44を除く他、実施例3の有機EL表示装置、有機EL素 子、及び、駆動回路の構造、構成は実施例1で説明したと同様である。また、実施例3の 駆動回路の動作や駆動方法は、実施例1において説明したと同様であるので、説明を省略 する。

【0131】

実施例3にあっては、実施例1において説明した効果に加えて、第3のシールド電極4 4の影響により、第1チャネル形成領域34Aについても実施例1において図7を参照し て説明したと同様の効果が起こる。具体的には、映像信号書込みトランジスタT_{Sig}がオ フ状態にあるときの、第1チャネル形成領域34A付近の状況は、図7の(A)において 、符号31B,34B,35Bをそれぞれ符号31A,34A,35Aと置き換えたもの となる。これにより、第1チャネル形成領域34Aの共通領域35C側にも空乏層が発生 するので、第1チャネル形成領域34Aと共通領域35Cとの間により電流が流れにくく なる。

[0132]

40

10

30

第1チャネル形成領域34Aを介したリーク電流等により共通領域35Cの電位が変化 すると、その影響は、最終的には第1ノードND₁の電位に及ぶ。実施例3においては、 第1チャネル形成領域34Aを介したリーク電流が減少するので、上述した影響を抑制す ることができる。

【実施例4】

[0133]

実施例4も、本発明の第1の態様に係る有機EL表示装置、及び、本発明の第1の態様 に係る有機EL素子に関する。

[0134]

実施例4も実施例1の変形である。実施例4は実施例1に対し、第2トランジスタは、 ¹⁰ 更に、第2のシールド電極を有し、第1トランジスタは、更に、第3のシールド電極及び 第4のシールド電極を有する点が相違する。

[0135**]**

実施例4の有機EL表示装置の概念図は上述した図2と同様である。実施例4の駆動回路の等価回路図を図11の(A)に示す。図11の(B)は、有機EL素子10の一部分の模式的な一部断面図である。

【0136】

図11の(A)及び(B)に示すように、実施例4の駆動回路にあっては、実施例1で 説明した第1のシールド電極42の他、第2トランジスタT_{Sig_2}は、更に、第2チャネ ル形成領域34Bの他方の面と絶縁層40を介して対向した第2のシールド電極43を有 している。また、第1トランジスタT_{Sig_1}は、更に、第1チャネル形成領域34Aの他 方の面と絶縁層40を介して対向した第3のシールド電極44及び第4のシールド電極4 5を有している。そして、第2のシールド電極43と第4のシールド電極45とは、第1 トランジスタT_{Sig_1}の他方のソース/ドレイン領域と第2トランジスタT_{Sig_2}の一方の ソース/ドレイン領域とを兼ねる共通領域35Cに接続されている。また、第3のシール ド電極44は、第1トランジスタT_{Sig_1}の一方のソース/ドレイン領域35Aに接続さ れている。

[0137]

第2のシールド電極43の構造や接続は、実施例2において説明したと同様である。第 3のシールド電極44の構造や接続は、実施例3において説明したと同様である。 【0138】

第4のシールド電極45は、第2のシールド電極43と同様に、映像信号書込みトラン ジスタT_{Sig}の共通領域35Cに接続されている。第4のシールド電極45も、第1のシ ールド電極42と同様に、種々の周知の方法により形成することができる。

【0139】

上述したシールド電極43,44,45を除く他、実施例4の有機EL表示装置、有機 EL素子、及び、駆動回路の構造、構成は実施例1で説明したと同様である。また、実施 例4の駆動回路の動作や駆動方法は、実施例1において説明したと同様であるので、説明 を省略する。

[0140]

実施例4にあっては、第2トランジスタT_{Sig_2}の構成は、実施例2で説明したと同様 である。また、第1トランジスタT_{Sig_1}も、実施例2の第2トランジスタT_{Sig_2}と同様 の構成となり、第1トランジスタT_{Sig_1}の閾値電圧がマイナス側にシフトする程度が相 対的に弱まる。従って、実施例2で説明したと同様に、映像信号書込みトランジスタT_{Si} _aのゲート電極に印加される信号の振幅の値を小さく設定することができる。

【実施例5】

[0141]

実施例5、後述する実施例6乃至実施例8、及び、実施例10は、本発明の第2の態様 に係る有機EL表示装置、及び、本発明の第2の態様に係る有機EL素子に関する。尚、 上述した実施例1乃至実施例4との対比の便宜上、実施例5、及び、後述する実施例6乃

30

20

至実施例 8 を、 5 つのトランジスタと 1 つのコンデンサ部から成る駆動回路を備えた実施 例として説明する。

【0142】

実施例5の有機EL表示装置の概念図は上述した図2と同様である。実施例5の駆動回路の等価回路図を図12の(A)に示す。図12の(B)は、有機EL素子10の第1ノード初期化トランジスタT_{ND1}を含む模式的な一部断面図である。実施例5の駆動回路においては、第1ノード初期化トランジスタT_{ND1}を、実施例1において説明した映像信号トランジスタT_{Sig}と同様の構造とした。

[0143]

図12の(A)に示すように、映像信号書込みトランジスタT_{Sig}においては、

(B-1)一方のソース / ドレイン領域は、データ線 DTLに接続されており、

(B-2)他方のソース / ドレイン領域は、駆動トランジスタ T_{Drv}のゲート電極、且 つ、コンデンサ部 C ₁ の他方の電極に接続されており、第 1 ノード N D ₁ を構成し、

(B-3) ゲート電極は、走査線SCLに接続されている。後述する実施例6乃至実施 例8、実施例10においても同様である。

【0144】

図12の(B)に示すように、実施例5における駆動回路を構成するトランジスタ及び コンデンサ部C₁は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層46 を介して、駆動回路を構成するトランジスタ及びコンデンサ部C₁の上方に形成されてい る。後述する実施例6乃至実施例8、実施例10においても同様である。尚、図12の(B)、並びに、後述する図13の(B)、図14の(B)、及び、図15の(B)におい ては、第1ノード初期化トランジスタT_{ND1}のみを図示する。第1ノード初期化トランジ スタT_{ND1}以外のトランジスタは隠れて見えない。

【0145】

駆動回路は第1ノード初期化トランジスタT_{ND1}を備えている。第1ノード初期化トラ ンジスタT_{ND1}は、半導体層133、半導体層133に設けられたソース/ドレイン領域 、及び、チャネル形成領域を備えている。図12の(A)及び(B)に示すように、実施 例5においては、第1ノード初期化トランジスタT_{ND1}は、デュアルゲート型のトランジ スタから成り、第1ゲート電極131Aと第1チャネル形成領域134Aとを備えた第1 トランジスタT_{ND1_1}、及び、第2ゲート電極131Bと第2チャネル形成領域134B とを備えた第2トランジスタT_{ND1_2}から構成されている。後述する実施例6乃至実施例 8においても同様である。

[0146]

図12の(B)に示すソース / ドレイン領域135A, 135B、及び、共通領域13 5 C は、それぞれ、半導体層133に設けられた領域である。共通領域135 C は、第1 トランジスタT_{ND11}の他方のソース / ドレイン領域と第2トランジスタT_{ND12}の一方の ソース / ドレイン領域とを兼ねる共通領域である。第1トランジスタT_{ND1 1}の一方のソ ース / ドレイン領域135 A は、第1 ノード初期化電圧供給線 P S_{ND1}(図12の(B) においては、配線138に相当する)に接続されている。第2トランジスタT_{ND1}の他 方のソース/ドレイン領域135Bは、第1ノードND₁(図12の(B)においては、 より具体的には、第1ノードND1を構成するコンデンサ部C1の他方の電極36)に接続 されている。従って、第2トランジスタT_{ND12}の他方のソース / ドレイン領域135B も、実質的に第1ノードND₁を構成する。第1トランジスタT_{ND1 1}の第1ゲート電極1 31A、及び、第2トランジスタT_{ND12}の第2ゲート電極131Bは、第1ノード初期 化トランジスタ制御線AZ_{ND1}に接続されている。第1トランジスタT_{ND11}の第1ゲート 電極131Aは、第1チャネル形成領域134Aの一方の面と絶縁層132を介して対向 している。第2トランジスタT_{ND12}の第2ゲート電極131Bは、第2チャネル形成領 域134Bの一方の面と絶縁層132を介して対向している。後述する実施例6乃至実施 例8、実施例10においても同様である。 [0147]

30

10

そして、第2トランジスタT_{ND1_2}は、第2チャネル形成領域134Bの他方の面と絶 縁層140を介して対向したシールド電極142を有している。シールド電極142は、 第2トランジスタT_{ND1_2}の他方のソース / ドレイン領域135Bに接続されている。よ り具体的には、実施例5においては、他方のソース / ドレイン領域135Bと接続される 配線141からの延在部がシールド電極142を構成している。後述する実施例6乃至実 施例8においても同様である。

【0148】

尚、駆動トランジスタT_{Drv}の他のトランジスタも上記で説明したと同様に半導体層、 ゲート絶縁膜、ゲート電極等から構成されている。後述する実施例6乃至実施例8、実施 例10においても同様である。

【0149】

一方、コンデンサ部 C₁の構成は、実施例 1 における説明において、ゲート絶縁層 3 2 をゲート絶縁層 1 3 2 と読み替えればよいので、説明を省略する。後述する実施例 6 乃至 実施例 8 、実施例 1 0 においても同様である。

【0150】

第1ノード初期化トランジスタT_{ND1}のオン/オフ動作は、第1ノード初期化トランジ スタT_{ND1}のゲート電極131A,131Bに接続された第1ノード初期化トランジスタ 制御線AZ_{ND1}によって制御される。第1ノード初期化電圧供給線PS_{ND1}には、第1ノー ド初期化するための電圧V_{Ofs}が印加される。後述する実施例6乃至実施例8、実施例1 0においても同様である。

[0151]

実施例5の有機EL表示装置等を構成する他の構成要素の構造、構成は、実施例1で説明したと実質的に同様である。また、実施例5の駆動回路の動作や駆動方法は、実施例1 において説明したと同様であるので、説明を省略する。後述する実施例6乃至実施例8に おいても同様である。

【0152】

実施例 5 の駆動回路においては、第1 ノード初期化トランジスタ T_{ND1}がオン状態から オフ状態となる際には、実施例 1 において映像信号書込みトランジスタ T_{Sig}について説 明したと実質的に同様の現象が起こる(尚、第1 ノード初期化トランジスタ T_{ND1}のオン 状態とは第1トランジスタ T_{ND1_1}と第2トランジスタ T_{ND1_2}の双方がオン状態であるこ とを意味し、第1 ノード初期化トランジスタ T_{ND1}のオフ状態とは、第1トランジスタ T_N _{D1_1}と第2トランジスタ T_{ND1_2}の少なくとも一方がオフ状態であることを意味する。) 。即ち、一方のソース / ドレイン領域 1 3 5 A と他方のソース / ドレイン領域 1 3 5 B の 電位に対し、共通領域 1 3 5 C の電位は相対的にマイナス側に変化する。従って、この状 態においては、共通領域 1 3 5 C はソース領域、ソース / ドレイン領域 1 3 5 A, 1 3 5 B はドレイン領域となる。

【0153】

そして、実施例1において説明したと同様に、第2チャネル形成領域134Bのキャリ ア(電子)は、シールド電極142により引きつけられる。これにより、第2チャネル形 成領域134Bの共通領域135C側に空乏層が発生するので、第2チャネル形成領域1 34Bと共通領域135Cとの間によりリーク電流が流れにくくなる。上述したように、 第2チャネル形成領域134Bは、実質的に第1ノードND₁を構成する他方のソース/ ドレイン領域135B側のチャネル形成領域である。従って、第1ノードND₁を介した コンデンサ部C₁の電荷量の変動を効果的に抑えることができる。

[0154]

シールド電極142を付加することによる電流 - 電圧特性の変化は、実施例1において 、図7の(B)を参照して説明したと同様であるので、説明を省略する。 【0155】

尚、図12の(A)においては、映像信号トランジスタT_{Sig}を所謂シングルゲートト ランジスタとしたが、これに限るものではない。映像信号トランジスタT_{Sig}を、上述し

20

10

た実施例1~実施例4において説明した構成としてもよい。後述する実施例6乃至実施例 8、実施例10において参照する図13、図14、図15、図31においても同様である

【実施例6】

【0156】

実施例6も、本発明の第2の態様に係る有機EL表示装置、及び、本発明の第2の態様 に係る有機EL素子に関する。

【 0 1 5 7 】

実施例6の有機EL表示装置の概念図は上述した図2と同様である。実施例6の駆動回路の等価回路図を図13の(A)に示す。図13の(B)は、有機EL素子10の第1ノ ¹⁰ ード初期化トランジスタT_{ND1}を含む模式的な一部断面図である。実施例6の駆動回路においては、第1ノード初期化トランジスタT_{ND1}を、実施例2において説明した映像信号トランジスタT_{Sig}と同様の構造とした。

【0158】

図13の(A)及び(B)に示すように、実施例6の駆動回路にあっては、第2トラン ジスタT_{ND1_2}は、実施例5で説明したシールド電極142(以下、第1のシールド電極 142と呼ぶ場合がある)の他、更に、第2チャネル形成領域134Bの他方の面と絶縁 層140を介して対向した第2のシールド電極143を有している。そして、第2のシー ルド電極143は、絶縁層140に設けられたコンタクトホールを介して、第1トランジ スタT_{ND1_1}の他方のソース / ドレイン領域と第2トランジスタT_{ND1_2}の一方のソース / ドレイン領域とを兼ねる共通領域135Cに接続されている。第2のシールド電極143 も種々の周知の方法により形成することができる。

20

【0159】

そして、実施例6にあっては、実施例5において説明した第1のシールド電極142の 他、共通領域135Cに接続された第2のシールド電極143の影響が第2チャネル形成 領域134Bに及ぶ。共通領域135Cの電位は第1のシールド電極142の電位よりも 低い。実施例2において説明したと同様に、このため、実施例5に対し、第2トランジス タT_{ND1_2}の閾値電圧がマイナス側にシフトする程度が相対的に弱まる。これにより、実 施例2において説明したと同様に、第2トランジスタT_{ND1_2}をオフ状態とするためにゲ ート電極131Bに印加すべき電圧の絶対値は、実施例5よりも小さくなる。これにより 第1ノード初期化トランジスタT_{ND1}のゲート電極に印加される信号の振幅の値を、実施 例5よりも小さく設定することができる。

30

【実施例7】

【0160】

実施例7も、本発明の第2の態様に係る有機EL表示装置、及び、本発明の第2の態様 に係る有機EL素子に関する。

【0161】

実施例7の有機EL表示装置の概念図は上述した図2と同様である。実施例7の駆動回路の等価回路図を図14の(A)に示す。図14の(B)は、有機EL素子10の第1ノード初期化トランジスタT_{ND1}を含む模式的な一部断面図である。実施例7の駆動回路においては、第1ノード初期化トランジスタT_{ND1}を、実施例3において説明した映像信号トランジスタT_{Sig}と同様の構造とした。

[0162]

図14の(A)及び(B)に示すように、実施例7の駆動回路にあっては、実施例5で 説明した第1のシールド電極142の他、第1トランジスタT_{ND1_1}は、更に、第1チャ ネル形成領域134Aの他方の面と絶縁層140を介して対向した第3のシールド電極1 44を有している。第3のシールド電極144は、第1トランジスタT_{ND1_1}の一方のソ ース/ドレイン領域135Aに接続されている。より具体的には、実施例7においては、 一方のソース/ドレイン領域135Aと接続される配線138からの延在部がシールド電 極144を構成している。第3のシールド電極144も種々の周知の方法により形成する

50

ことができる。

【0163】

実施例3において説明したと同様に、実施例7にあっては、第3のシールド電極144 の影響により、第1チャネル形成領域134Aについても実施例1において図7の(A) 及び(B)を参照して説明したと同様の効果が起こる。これにより、第1チャネル形成領 域134Aの共通領域135C側にも空乏層が発生するので、第1チャネル形成領域13 4Aと共通領域135Cとの間により電流が流れにくくなる。

【0164】

実施例3において説明したと同様に、第1チャネル形成領域134Aを介したリーク電 流等により共通領域135Cの電位が変化すると、その影響は、最終的には第1ノードN 10 D₁の電位に及ぶ。実施例7においては、第1チャネル形成領域134Aを介したリーク 電流が減少するので、上述した影響を抑制することができる。

【実施例8】

[0165]

実施例8も、本発明の第2の態様に係る有機EL表示装置、及び、本発明の第2の態様 に係る有機EL素子に関する。

[0166]

実施例8の有機EL表示装置の概念図は上述した図2と同様である。実施例8の駆動回路の等価回路図を図15の(A)に示す。図15の(B)は、有機EL素子10の第1ノ ード初期化トランジスタT_{ND1}を含む模式的な一部断面図である。実施例8の駆動回路においては、第1ノード初期化トランジスタT_{ND1}を、実施例4において説明した映像信号トランジスタT_{Sig}と同様の構造とした。

20

[0167]

図15の(A)及び(B)に示すように、実施例8の駆動回路にあっては、第2トラン ジスタT_{ND1_2}は、更に、第2チャネル形成領域134Bの他方の面と絶縁層140を介 して対向した第2のシールド電極143を有している。また、第1トランジスタT_{ND1_1} は、更に、第1チャネル形成領域134Aの他方の面と絶縁層140を介して対向した第 3のシールド電極144及び第4のシールド電極145を有している。そして、第2のシ ールド電極143と第4のシールド電極145とは、第1トランジスタT_{ND1_1}の他方の ソース/ドレイン領域と第2トランジスタT_{ND1_2}の一方のソース/ドレイン領域とを兼 ねる共通領域135Cに接続されている。また、第3のシールド電極144は、第1トラ ンジスタT_{ND11}の一方のソース/ドレイン領域135Aに接続されている。

30

【0168】

第2のシールド電極143の構造や接続は、実施例6において説明したと同様である。 第3のシールド電極144の構造や接続は、実施例7において説明したと同様である。 【0169】

第4のシールド電極145は、第2のシールド電極143と同様に、第1ノード初期化 トランジスタT_{ND1}の共通領域135Cに接続されている。第4のシールド電極145も 種々の周知の方法により形成することができる。

【0170】

実施例8にあっては、第2トランジスタT_{ND1_2}の構成は、実施例6で説明したと同様 である。また、第1トランジスタT_{ND1_1}も、実施例6の第2トランジスタT_{ND1_2}と同様 の構成となり、第1トランジスタT_{ND1_1}の閾値電圧がマイナス側にシフトする程度が相 対的に弱まる。従って、実施例2で説明したと同様に、第1ノード初期化トランジスタT_{ND1}のゲート電極に印加される信号の振幅の値を小さく設定することができる。

【実施例9】

【0171】

以下、本発明の第1の態様に係る有機 EL表示装置、及び、本発明の第1の態様に係る 有機 EL素子の種々の変形例について説明する。

【0172】

上述した実施例1乃至実施例4については、駆動回路は5つのトランジスタと1つのコ ンデンサ部を備えるとして説明した。図16に等価回路図を示す変形例1は、駆動回路が 4つのトランジスタと1つのコンデンサ部を備える構成である。図21に等価回路図を示 す変形例2は、駆動回路が3つのトランジスタと1つのコンデンサ部を備える構成である 。図26に等価回路図を示す変形例3は、駆動回路が2つのトランジスタと1つのコンデ ンサ部を備える構成の例である。

【0173】

これらの変形例において、駆動回路を構成する映像信号書込みトランジスタT_{Sig}の構造を、実施例1乃至実施例4で説明した構造とすることができる。便宜の為、図16、図21、及び、図26に示す等価回路においては、実施例1で参照した図1と同様に、映像信号書込みトランジスタT_{Sig}は第1ノードND₁側のシールド電極を有するとして記したが、これに限るものではない。

[0174**]**

[変形例 1 : 4 T r / 1 C 駆動回路]

4 Tr / 1 C 駆動回路の等価回路図を図16 に示し、有機 E L 表示装置の概念図を図17 に示し、駆動のタイミングチャートを模式的に図18 に示し、各トランジスタのオン/オフ状態等を模式的に図19の(A)~(D)及び図20の(A)~(D)に示す。尚、図19の(A)~(D)及び図20の(A)~(D)においては、便宜上、駆動トランジスタを除く各トランジスタを、シングルゲート型であるかデュアルゲート型であるかに拘わらず、一つのスイッチで表現した。

[0175]

この4Tr/1C駆動回路においては、第1ノード初期化トランジスタT_{ND1}が省略されている。即ち、この4Tr/1C駆動回路は、映像信号書込みトランジスタT_{Sig}、駆動トランジスタT_{Drv}、発光制御トランジスタT_{EL_C}、第2ノード初期化トランジスタT_N _{D2}の4つのトランジスタから構成され、更には、1つのコンデンサ部C₁から構成されている。

【0176】

[発光制御トランジスタT_{EL C}]

発光制御トランジスタT_{EL_C}の構成は、実施例1において説明した発光制御トランジス タT_{EL_C}の構成と同じであるので、詳細な説明は省略する。

【 0 1 7 7 】

[駆動トランジスタT_{Drv}]

駆動トランジスタT_{Drv}の構成は、実施例1において説明した駆動トランジスタT_{Drv}の構成と同じであるので、詳細な説明は省略する。

【0178】

[第2ノード初期化トランジスタT_{ND2}]

第2ノード初期化トランジスタT_{ND2}の構成は、実施例1において説明した第2ノード 初期化トランジスタT_{ND2}の構成と同じであるので、詳細な説明は省略する。

【0179】

[映像信号書込みトランジスタT_{Sia}]

映像信号書込みトランジスタT_{Sig}の構成は、実施例1において説明した映像信号書込 みトランジスタT_{Sig}の構成と同じであるので、詳細な説明は省略する。但し、映像信号 書込みトランジスタT_{Sig}の一方のソース / ドレイン領域は、データ線DTLに接続され ているが、映像信号出力回路102から、発光部ELPにおける輝度を制御するための映 像信号 V_{Sig}だけでなく、駆動トランジスタT_{Drv}のゲート電極を初期化するための電圧 V_{Ofs}も供給される。この点が、実施例1において説明した映像信号書込みトランジスタT_s _{ig}の動作と相違している。尚、映像信号出力回路102から、データ線DTLを介して、 V_{Sig}やV_{Ofs}以外の信号・電圧(例えば、プリチャージ駆動のための信号)が、一方のソ ース / ドレイン領域に供給されてもよい。 【0180】

50

40

10

[発光部 E L P]

発光部 ELPの構成は、実施例1において説明した発光部 ELPの構成と同じであるの で、詳細な説明は省略する。

[0 1 8 1 **]**

以下、4Tr/1C駆動回路の動作説明を行う。

【0182】

[期間 - T P (4) _{- 1}] (図 1 8 、及び、図 1 9 の(A)参照)

この [期間 - T P (4)₋₁]は、例えば、前の表示フレームにおける動作であり、実施例 1 において説明した [期間 - T P (5)₋₁]と同じ動作である。

【0183】

10

20

図18に示す[期間-TP(4)₀]~[期間-TP(4)₄]は、図4に示す[期間-TP(5)₀]~[期間-TP(5)₄]に対応する期間であり、次の書込み処理が行われ る直前までの動作期間である。そして、実施例1と同様に、[期間-TP(4)₀]~[期間-TP(4)₄]において、第(n,m)番目の有機EL素子10は原則として非発 光状態にある。但し、4Tr/1C駆動回路の動作においては、図18に示す[期間-T P(4)₅]~[期間-TP(4)₆]の他、[期間-TP(4)₂]~[期間-TP(4))₄]も第m番目の水平走査期間に包含される点が、実施例1の動作とは異なる。尚、説 明の便宜のため、[期間-TP(4)₂]の始期、及び、[期間-TP(4)₆]の終期は 、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして説明する。

【0184】

以下、 [期間 - T P (4)₀] ~ [期間 - T P (4)₄]の各期間について、説明する。 尚、実施例 1 において説明したと同様に、 [期間 - T P (4)₁]の始期や、 [期間 - T P (4)₁] ~ [期間 - T P (4)₄]の各期間の長さは、有機 E L 表示装置の設計に応じ て適宜設定すればよい。

【0185】

[期間 - T P (4) ₀]

この [期間 - T P (4)₀]は、例えば、前の表示フレームから現表示フレームにおける動作であり、実施例 1 において説明した [期間 - T P (5)₀]と、実質的に同じ動作である。

[0186]

[期間 - T P (4)₁] (図19の(B)参照)

この[期間 - TP(4)₁]は、実施例1において説明した[期間 - TP(5)₁]に相 当する。この[期間 - TP(4)₁]において、後述する閾値電圧キャンセル処理を行う ための前処理が行われる。[期間 - TP(4)₁]の開始時、第2ノード初期化トランジ スタ制御回路105の動作に基づき第2ノード初期化トランジスタ制御線AZ_{ND2}をハイ レベルとすることによって、第2ノード初期化トランジスタT_{ND2}をオン状態とする。そ の結果、第2ノードND₂の電位は、V_{SS}(例えば、 - 10ボルト)となる。また、第2 ノードND₂の電位低下に倣うように、浮遊状態の第1ノードND₁(駆動トランジスタT Drvのゲート電極)の電位も低下する。尚、[期間 - TP(4)₁]における第1ノードN D₁の電位は、[期間 - TP(4)₋₁]における第1ノードND₁の電位(前フレームのV Sigの値に応じて定まる)により左右されるので、一定の値をとるものではない。 【0187】

[期間 - T P (4)₂] (図19の(C)参照)

その後、映像信号出力回路102の動作に基づきデータ線DTLの電位をV_{ofs}とし、 走査回路101の動作に基づき走査線SCLをハイレベルとすることによって、映像信号 書込みトランジスタT_{Sig}をオン状態とする。その結果、第1ノードND₁の電位は、V_{Of} 。(例えば、0ボルト)となる。第2ノードND₂の電位はV_{SS}(例えば、-10ボルト) を保持する。その後、第2ノード初期化トランジスタ制御回路105の動作に基づき第2 ノード初期化トランジスタ制御線AZ_{ND2}をローレベルとすることによって、第2ノード 30

初期化トランジスタT_{ND2}をオフ状態とする。

[0188]

尚、[期間 - T P (4)₁]の開始と同時に、あるいは、[期間 - T P (4)₁]の途中 で、映像信号書込みトランジスタT_{Sig}をオン状態としてもよい。

【0189】

以上の処理により、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差がV_{th}以上となり、駆動トランジスタT_{Drv}はオン状態となる。

【 0 1 9 0 】

[期間 - T P (4)₃] (図19の(D)参照)

次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタT_{Sig} 10 のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき発光制 御トランジスタ制御線CL_{EL_C}をハイレベルとすることによって、発光制御トランジスタ T_{EL_C}をオン状態とする。その結果、第1ノードND₁の電位は変化しないが(V_{Ofs}=0 ボルトを維持)、第1ノードND₁の電位から駆動トランジスタT_{Drv}の閾値電圧V_{th}を減 じた電位に向かって、第2ノードND₂の電位は変化する。即ち、浮遊状態の第2ノード ND₂の電位が上昇する。そして、駆動トランジスタT_{Drv}のゲート電極とソース領域との 間の電位差がV_{th}に達すると、駆動トランジスタT_{Drv}がオフ状態となる。具体的には、 浮遊状態の第2ノードND₂の電位が(V_{Ofs}-V_{th}=-3ボルト)に近づき、最終的に(V_{Ofs}-V_{th})となる。ここで、上述した式(2)が保証されていれば、云い換えれば、 式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することは 20 ない。

【0191】

この [期間 - T P (4)₃]にあっては、第2ノードN D₂の電位は、最終的に、(V_{Of} _s - V_{th})となる。即ち、駆動トランジスタT_{Drv}の閾値電圧V_{th}、及び、駆動トランジス タT_{Drv}のゲート電極を初期化するための電圧V_{Ofs}のみに依存して、第2ノードN D₂の 電位は決定される。そして、発光部 E L P の閾値電圧 V_{th-EL}とは無関係である。 【0192】

[期間 - T P (4)₄] (図20の(A)参照)

その後、映像信号書込みトランジスタT_{Sig}のオン状態を維持したまま、発光制御トラ ンジスタ制御回路103の動作に基づき発光制御トランジスタ制御線CL_{EL_C}をローレベ ルとすることによって、発光制御トランジスタT_{EL_C}をオフ状態とする。その結果、第1 ノードND₁の電位は変化せず(V_{Ofs}=0ボルトを維持)、浮遊状態の第2ノードND₂ の電位も、実質上、変化せず(実際には、寄生容量等の静電結合により電位変化が生じ得 るが、通常、これらは無視することができる)、(V_{Ofs}-V_{th}=-3ボルト)を保持す る。

【0193】

次いで、[期間 - T P (4)₅] ~ [期間 - T P (4)₇]の各期間について説明する。 これらの期間は、実施例1において説明した[期間 - T P (5)₅] ~ [期間 - T P (5)₇]と、実質的に同じ動作である。

【0194】

[期間 - T P (4)₅] (図20の(B)参照)

次に、駆動トランジスタT_{Drv}に対する書込み処理を実行する。具体的には、映像信号 書込みトランジスタT_{Sig}のオン状態を維持し、第2ノード初期化トランジスタT_{ND2}、及 び、発光制御トランジスタT_{EL_C}のオフ状態を維持したまま、映像信号出力回路102の 動作に基づきデータ線DTLの電位を、V_{Ofs}から、発光部ELPにおける輝度を制御す るための映像信号 V_{Sig}に切り替える。その結果、第1ノードND₁の電位は、V_{Sig}へと 上昇する。尚、映像信号書込みトランジスタT_{Sig}を、一旦、オフ状態とし、映像信号書 込みトランジスタT_{Sig}、第2ノード初期化トランジスタT_{ND2}、及び、発光制御トランジ スタT_{EL_C}のオフ状態を維持したまま、映像信号出力回路102の動作に基づきデータ線 DTLの電位を、発光部ELPにおける輝度を制御するための映像信号V_{Sig}に変更し、

40

その後、第 2 ノード初期化トランジスタ T_{ND2}、及び、発光制御トランジスタ T_{EL_C}のオ フ状態を維持したまま、走査線 S C L をハイレベルとすることによって、映像信号書込み トランジスタ T _{Sig}をオン状態としてもよい。

【0195】

これによって、実施例1において説明したと同様に、第1ノードND₁と第2ノードND₂の電位差、即ち、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差V_{gs}として、式(3)で説明した値を得ることができる。

【0196】

即ち、4Tr / 1 C 駆動回路においても、駆動トランジスタT_{Drv}に対する書込み処理 において得られたV_{gs}は、発光部ELPにおける輝度を制御するための映像信号V_{Sig}、 駆動トランジスタT_{Drv}の閾値電圧V_{th}、及び、駆動トランジスタT_{Drv}のゲート電極を初 期化するための電圧V_{Ofs}のみに依存している。そして、発光部ELPの閾値電圧V_{th-EL} とは無関係である。

【0197】

[期間 - T P (4)₆] (図20の(C)参照)

その後、駆動トランジスタT_{Drv}の移動度µの大小に基づく駆動トランジスタT_{Drv}のソ ース領域(第2ノードND₂)の電位の補正(移動度補正処理)を行う。具体的には、実 施例1において説明した[期間 - TP(5)₆]と同じ動作を行えばよい。尚、移動度補 正処理を実行するための所定の時間([期間 - TP(4)₆]の全時間 t₀)は、有機 E L 表示装置の設計の際、設計値として予め決定しておけばよい。

【0198】

[期間 - T P (4)₇] (図20の(D)参照)

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了す る。そして、実施例1において説明した[期間 - T P (5)₇]と同じ処理がなされ、第 2 ノードND₂の電位が上昇し、(V_{th-EL} + V_{Cat})を越えるので、発光部ELPは発光 を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることが できるので、発光部ELPを流れる電流I_{ds}は、発光部ELPの閾値電圧V_{th-EL}、及び 、駆動トランジスタT_{Drv}の閾値電圧V_{th}には依存しない。即ち、発光部ELPの発光量 (輝度)は、発光部ELPの閾値電圧V_{th}には依存しない。即ち、発光部ELPの発光量 0種度)は、発光部ELPの閾値電圧V_{th-EL}の影響、及び、駆動トランジスタT_{Drv}の閾 値電圧V_{th}の影響を受けない。加えて、駆動トランジスタT_{Drv}における移動度µのばら つきに起因したドレイン電流I_{ds}のばらつき発生を抑制することができる。

30

40

50

20

10

そして、発光部 E L P の発光状態を第(m + m ' - 1)番目の水平走査期間まで継続する。この時点は、 [期間 - T P (4)₋₁]の終わりに相当する。

[0200]

[0199]

以上によって、有機 E L 素子 1 0 [第(n,m)番目の副画素(有機 E L 素子 1 0)] の発光の動作が完了する。

[0201]

次に、3 T r / 1 C 駆動回路に関する説明を行う。

[変形例 2 : 3 T r / 1 C 駆動回路]

3 Tr / 1 C 駆動回路の等価回路図を図 2 1 に示し、有機 E L 表示装置の概念図を図 2 2 に示し、駆動のタイミングチャートを模式的に図 2 3 に示し、各トランジスタのオン / オフ状態等を模式的に図 2 4 の (A) ~ (D) 及び図 2 5 の (A) ~ (E) に示す。尚、 図 2 4 の (A) ~ (D) 及び図 2 5 の (A) ~ (E) においては、便宜上、駆動トランジ スタを除く各トランジスタを、シングルゲート型であるかデュアルゲート型であるかに拘 わらず、一つのスイッチで表現した。

[0203]

この3Tr/1C駆動回路においては、第1ノード初期化トランジスタT_{ND1}、及び、 第2ノード初期化トランジスタT_{ND2}の2つのトランジスタが省略されている。即ち、こ

(37)

の 3 T r / 1 C 駆動回路は、映像信号書込みトランジスタ T_{Sig}、発光制御トランジスタ T_{FL C}、及び、駆動トランジスタT_{Drv}の3つのトランジスタから構成され、更には、1 つのコンデンサ部C₁から構成されている。

[0204]

[発光制御トランジスタT_{EL C}]

発光制御トランジスタT_{EL C}の構成は、実施例1において説明した発光制御トランジス タT_{EL C}の構成と同じであるので、詳細な説明は省略する。

[0205]

[駆動トランジスタT_{Drv}]

10 駆動トランジスタT_{Dr v}の構成は、実施例1において説明した駆動トランジスタT_{Dr v}の 構成と同じであるので、詳細な説明は省略する。

[0206]

[映像信号書込みトランジスタT_{Sig}]

映像信号書込みトランジスタT_{Sig}の構成は、実施例1において説明した映像信号書込 みトランジスタT_{Sia}の構成と同じであるので、詳細な説明は省略する。但し、映像信号 書込みトランジスタ T_{Sia}の一方のソース / ドレイン領域は、データ線 D T L に接続され ているが、映像信号出力回路102から、発光部ELPにおける輝度を制御するための映 像信号 V _{Sig}だけでなく、駆動トランジスタ T _{D r v}のゲート電極を初期化するための電圧 V ofs-H及び電圧 Vofs-Lも供給される。この点が、実施例1において説明した映像信号書込 みトランジスタT_{Sig}の動作と相違している。尚、映像信号出力回路102から、データ 線DTLを介して、V_{siɑ}やV_{ofs-H}/V_{ofs-L}以外の信号・電圧(例えば、プリチャージ 駆動のための信号)が、一方のソース/ドレイン領域に供給されてもよい。電圧 V _{Ofs-H} 及び電圧 V_{Ofs-L}の値として、限定するものではないが、例えば、

20

V_{Ofs-H}=約30ボルト

V_{ofs-1} = 約 0 ボルト

を例示することができる。

[0207]

[C_{EL}とC₁の値の関係]

後述するように、3Tr/1C駆動回路においては、データ線DTLを利用して第2ノ 30 ードND。の電位を変化させる必要がある。上述した実施例1の駆動回路や4Tr/1C の駆動回路においては、値c_{EL}は、値c₁及び値c_{qs}と比較して十分に大きな値であると し、駆動トランジスタT_{Drv}のゲート電極の電位の変化分(V_{Sig}-V_{Ofs})に基づく駆動 トランジスタT_{Drv}のソース領域(第2ノードND₂)の電位の変化を考慮せずに説明を行 った。一方、3Tr/1C駆動回路においては、値c₁を、設計上、他の駆動回路よりも 大きい値 (例えば、値 c₁を値 c_{EL}の約1/4~1/3程度)に設定する。従って、他の 駆動回路よりも、第1ノードND₁の電位変化により生ずる第2ノードND₂の電位変化の 程度は大きい。このため、3Tr/1Cの説明においては、第1ノードND₁の電位変化 により生ずる第2ノードND2の電位変化を考慮して説明を行う。尚、図23に示した駆 動のタイミングチャートも、第1ノードND₁の電位変化により生ずる第2ノードNDゥの 40 電位変化を考慮して示した。

[0208]

「発光部ELP]

発光部ELPの構成は、実施例1において説明した発光部ELPの構成と同じであるの で、詳細な説明は省略する。

[0209]

以下、3Tr/1C駆動回路の動作説明を行う。

[0210]

[期間 - T P (3)₋₁] (図23、及び、図24の(A)参照) この[期間 - T P (3)_1]は、例えば、前の表示フレームにおける動作であり、実質 的に、実施例1において説明した [期間 - T P (5)₋₁]と同じ動作である。

[0211]

図23に示す[期間-TP(3)₀]~[期間-TP(3)₄]は、図4に示す[期間-TP(5)₀]~[期間-TP(5)₄]に対応する期間であり、次の書込み処理が行われ る直前までの動作期間である。そして、実施例1と同様に、[期間-TP(3)₀]~[期間-TP(3)₄]において、第(n,m)番目の有機EL素子10は原則として非発 光状態にある。但し、3Tr/1C駆動回路の動作においては、図23に示すように、[期間-TP(3)₅]~[期間-TP(3)₆]の他、[期間-TP(3)₁]~[期間-TP(3)₄]も第m番目の水平走査期間に包含される点が、実施例1の動作とは異なる 。尚、説明の便宜のため、[期間-TP(3)₁]の始期、及び、[期間-TP(3)₆] の終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして 説明する。

【0212】

以下、[期間 - T P (3)₀] ~ [期間 - T P (3)₄]の各期間について、説明する。 尚、実施例 1 において説明したと同様に、[期間 - T P (3)₁] ~ [期間 - T P (3)₄]]の各期間の長さは、有機 E L 表示装置の設計に応じて適宜設定すればよい。

【 0 2 1 3 】

[期間 - T P (3)₀] (図 2 4 の (B) 参照)

この [期間 - T P (3)₀]は、例えば、前の表示フレームから現表示フレームにおける動作であり、実施例 1 において説明した [期間 - T P (5)₀]と、実質的に同じ動作である。

[0214]

[期間 - T P (3)₁](図 2 4 の(C)参照)

そして、現表示フレームにおける第m行目の水平走査期間が開始する。[期間-TP(3)₁]の開始時、映像信号出力回路102の動作に基づきデータ線DTLの電位を、駆 動トランジスタT_{Drv}のゲート電極を初期化するための電圧V_{Ofs-H}とし、次いで、走査回 路101の動作に基づき走査線SCLをハイレベルとすることによって、映像信号書込み トランジスタT_{Sig}をオン状態とする。その結果、第1ノードND₁の電位は、V_{Ofs-H}と なる。上述したように、コンデンサ部C₁の値c₁を、設計上、他の駆動回路よりも大きい 値としたので、ソース領域の電位(第2ノードND₂の電位)は上昇する。そして、発光 部ELPの両端の電位差が閾値電圧V_{th-EL}を超えるので、電位発光部ELPは導通状態 となるが、駆動トランジスタT_{Drv}のソース領域の電位は、再び、(V_{th-EL}+V_{Cat})ま で、直ちに低下する。尚、この過程において、発光部ELPが発光し得るが、発光は一瞬 であり、実用上、問題とはならない。一方、駆動トランジスタT_{Drv}のゲート電極は電圧 V_{Ofs-H}を保持する。

[0215]

[期間 - T P (3) ₂] (図24の(D)参照)

その後、映像信号出力回路102の動作に基づき、データ線DTLの電位を、駆動トラ ンジスタT_{Drv}のゲート電極を初期化するための電圧V_{Ofs-H}から電圧V_{Ofs-L}へと変更す ることによって、第1ノードND₁の電位は、V_{Ofs-L}となる。そして、第1ノードND₁ の電位の低下に伴い、第2ノードND₂の電位も低下する。即ち、駆動トランジスタT_{Drv} のゲート電極の電位の変化分(V_{Ofs-L} - V_{Ofs-H})に基づく電荷が、コンデンサ部C₁、 発光部ELPの寄生容量C_{EL}、駆動トランジスタT_{Drv}のゲート電極とソース領域との間 の寄生容量に振り分けられる。尚、後述する[期間 - TP(3)₃]における動作の前提 として、[期間 - TP(3)₂]の終期において、第2ノードND₂の電位がV_{Ofs-L} - V_t _hよりも低いことが必要となる。V_{Ofs-H}の値等は、この条件を満たすように設定されてい る。即ち、以上の処理により、駆動トランジスタT_{Drv}のゲート電極とソース領域との間 の電位差がV_{th}以上となり、駆動トランジスタT_{Drv}はオン状態となる。

[0216]

[期間 - T P (3)₃] (図25の(A)参照)

次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタT_{Sig} 50

10

20

30

のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき発光制御トランジスタ制御線CL_{EL_C}をハイレベルとすることによって、発光制御トランジスタT_{EL_C}をオン状態とする。その結果、第1ノードND₁の電位は変化しないが(V_{ofs-L}=0ボルトを維持)、第1ノードND₁の電位から駆動トランジスタT_{Drv}の閾値電圧V_{th}を減じた電位に向かって、第2ノードND₂の電位は変化する。即ち、浮遊状態の第2ノードND₂の電位が上昇する。そして、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差がV_{th}に達すると、駆動トランジスタT_{Drv}がオフ状態となる。具体的には、浮遊状態の第2ノードND₂の電位が(V_{Ofs-L} - V_{th} = -3ボルト)に近づき、最終的に(V_{Ofs-L} - V_{th})となる。ここで、上述した式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。

【0217】

この [期間 - T P (3)₃]にあっては、第2ノードN D₂の電位は、最終的に、(V_{Of} _{s-L} - V_{th})となる。即ち、駆動トランジスタT_{Drv}の閾値電圧V_{th}、及び、駆動トランジ スタT_{Drv}のゲート電極を初期化するための電圧V_{Ofs-L}のみに依存して、第2ノードN D ₂の電位は決定される。そして、発光部 E L P の閾値電圧 V_{th-EL}とは無関係である。 【0218】

[期間 - TP(3)₄](図25の(B)参照)

その後、映像信号書込みトランジスタT_{Sig}のオン状態を維持したまま、発光制御トラ ンジスタ制御回路103の動作に基づき発光制御トランジスタ制御線CL_{EL_C}をローレベ ²⁰ ルとすることによって、発光制御トランジスタT_{EL_C}をオフ状態とする。その結果、第1 ノードND₁の電位は変化せず(V_{Ofs-L}=0ボルトを維持)、浮遊状態の第2ノードND ₂の電位も変化せず、(V_{Ofs-L}-V_{th}=-3ボルト)を保持する。

【0219】

次いで、 [期間 - T P (3)₅] ~ [期間 - T P (3)₇]の各期間について説明する。 これらは、実施例 1 において説明した [期間 - T P (5)₅] ~ [期間 - T P (5)₇]と 、実質的に同じ動作である。

【0220】

[期間 - T P (3)₅] (図25の(C)参照)

次に、駆動トランジスタT_{Drv}に対する書込み処理を実行する。具体的には、映像信号 30 書込みトランジスタT_{Sig}のオン状態を維持し、発光制御トランジスタT_{EL_C}のオフ状態 を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発 光部ELPにおける輝度を制御するための映像信号 V_{Sig}とする。その結果、第1ノード ND₁の電位は、V_{Sig}へと上昇する。尚、映像信号書込みトランジスタT_{Sig}を、一旦、 オフ状態とし、映像信号書込みトランジスタT_{Sig}、及び、発光制御トランジスタT_{EL_C} のオフ状態を維持したまま、データ線DTLの電位を、発光部ELPにおける輝度を制御 するための映像信号 V_{Sig}に変更し、その後、発光制御トランジスタT_{EL_C}のオフ状態を 維持したまま、走査線SCLをハイレベルとすることによって、映像信号書込みトランジ スタT_{Sig}をオン状態としてもよい。

【0221】

[期間 - T P (3)₅]において、第1ノードN D 1 の電位が、 V_{Ofs-L}から V_{Sig}へと上 昇する。このため、第1ノードN D 1 の電位変化により生ずる第2ノードN D 2 の電位変化 を考慮すると、第2ノードN D 1 の電位も、若干、上昇する。即ち、第2ノード<u>N D 2</u>の電 位を、 V_{Ofs-L} - V_{th} + ・(V_{Sig} - V_{Ofs-L})と表すことができる。但し、0 < < 1 であり、 の値はコンデンサ部C 1、発光部 E L P の寄生容量 C_{EL}の値等により定まる。 【0222】

これによって、実施例1において説明したと同様に、第1ノードND₁と第2ノードND₂の電位差、即ち、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差Vgsとして、以下の式(3')で説明した値を得ることができる。 【0223】 40

50

(41)

 $V_{gs} V_{Sig} - (V_{Ofs-L} - V_{th}) - \cdot (V_{Sig} - V_{Ofs-L})$ (3') [0224]

即ち、3Tr/1C駆動回路においても、駆動トランジスタT_{Drv}に対する書込み処理 において得られたV_{gs}は、発光部ELPにおける輝度を制御するための映像信号V_{Sig}、 駆動トランジスタT_{Drv}の閾値電圧V_{th}、及び、駆動トランジスタT_{Drv}のゲート電極を初 期化するための電圧V_{Ofs-L}のみに依存している。そして、発光部ELPの閾値電圧V_{th-} _{Fl}とは無関係である。

【0225】

[期間 - T P (3)₆] (図25の(D)参照)

その後、駆動トランジスタT_{Drv}の移動度µの大小に基づく駆動トランジスタT_{Drv}のソ ¹⁰ ース領域(第2ノードND₂)の電位の補正(移動度補正処理)を行う。具体的には、実 施例1において説明した[期間 - TP(5)₆]と同じ動作を行えばよい。尚、移動度補 正処理を実行するための所定の時間([期間 - TP(3)₆]の全時間 t₀)は、有機 E L 表示装置の設計の際、設計値として予め決定しておけばよい。

[0226]

[期間 - T P (3)₇] (図 2 5 の (E) 参照)

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了す る。そして、実施例1において説明した[期間 - T P (5)₇]と同じ処理がなされ、第 2 ノードND₂の電位が上昇し、(V_{th-EL} + V_{Cat})を越えるので、発光部ELPは発光 を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることが できるので、発光部ELPを流れる電流I_{ds}は、発光部ELPの閾値電圧V_{th-EL}、及び 、駆動トランジスタT_{Drv}の閾値電圧V_{th}には依存しない。即ち、発光部ELPの発光量 (輝度)は、発光部ELPの閾値電圧V_{th}には依存しない。駆動トランジスタT_{Drv}の閾 値電圧V_{th}の影響を受けない。加えて、駆動トランジスタT_{Drv}における移動度µのばら つきに起因したドレイン電流I_{ds}のばらつき発生を抑制することができる。

【0227】

そして、発光部 E L P の発光状態を第(m + m ' - 1)番目の水平走査期間まで継続する。この時点は、 [期間 - T P (3)₋₁]の終わりに相当する。

[0228]

以上によって、有機 E L 素子 1 0 [第(n,m)番目の副画素(有機 E L 素子 1 0)] ³⁰ の発光の動作が完了する。

【 0 2 2 9 】

次に、2Tr/1C駆動回路に関する説明を行う。

[0230]

[変形例3:2Tr/1C駆動回路]

2 Tr / 1 C 駆動回路の等価回路図を図26 に示し、有機EL表示装置の概念図を図2 7 に示し、駆動のタイミングチャートを模式的に図28 に示し、各トランジスタのオン / オフ状態等を模式的に図29の(A)~(F)に示す。尚、図29の(A)~(F)にお いては、便宜上、駆動トランジスタを除く各トランジスタを、シングルゲート型であるか デュアルゲート型であるかに拘わらず、一つのスイッチで表現した。

【0231】

この2Tr/1C駆動回路においては、第1ノード初期化トランジスタT_{ND1}、発光制 御トランジスタT_{EL_C}、及び、第2ノード初期化トランジスタT_{ND2}の3つのトランジス タが省略されている。即ち、この2Tr/1C駆動回路は、映像信号書込みトランジスタ T_{Sig}、及び、駆動トランジスタT_{Drv}の2つのトランジスタから構成され、更には、1つ のコンデンサ部C₁から構成されている。

【0232】

[駆動トランジスタT_{Drv}]

駆動トランジスタT_{Drv}の構成は、実施例1において説明した駆動トランジスタT_{Drv}の 構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタT_{Drv}のドレイ

20

40

ン領域は電流供給部100に接続されている。尚、電流供給部100からは、発光部EL Pの発光を制御するための電圧V_{CC-H}、及び、駆動トランジスタT_{Drv}のソース領域の電 位を制御するための電圧V_{CC-L}が供給される。ここで、電圧V_{CC-H}及びV_{CC-L}の値として

V_{сс-н}= 20ボルト

V_{cc-1} = - 1 0 ボルト

を例示することができるが、これらの値に限定するものではない。尚、後述する実施例1 0においても同様である。

【0233】

[映像信号書込みトランジスタT_{Sig}]

10

20

映像信号書込みトランジスタT_{Sig}の構成は、実施例1において説明した映像信号書込みトランジスタT_{Sig}の構成と同じであるので、詳細な説明は省略する。

【0234】

[発光部ELP]

発光部 ELPの構成は、実施例1において説明した発光部 ELPの構成と同じであるので、詳細な説明は省略する。

【0235】

以下、2Tr/1C駆動回路の動作説明を行う。

[0236**]**

[期間 - T P (2)₋₁] (図 2 8 、及び、図 2 9 の (A) 参照)

この [期間 - T P (2)₋₁]は、例えば、前の表示フレームにおける動作であり、実質 的に、実施例 1 において説明した [期間 - T P (5)₋₁]と同じ動作である。

【0237】

図28に示す[期間-TP(2)₀]~[期間-TP(2)₂]は、図4に示す[期間-TP(5)₀]~[期間-TP(5)₄]に対応する期間であり、次の書込み処理が行われ る直前までの動作期間である。そして、実施例1と同様に、[期間-TP(2)₀]~[期間-TP(2)₂]において、第(n,m)番目の有機EL素子10は原則として非発 光状態にある。但し、2Tr/1C駆動回路の動作においては、図28に示すように、[期間-TP(2)₃]の他、[期間-TP(2)₁]~[期間-TP(2)₂]も第m番目 の水平走査期間に包含される点が、実施例1の動作とは異なる。尚、説明の便宜のため、 [期間-TP(2)₁]の始期、及び、[期間-TP(2)₃]の終期は、それぞれ、第m 番目の水平走査期間の始期、及び、終期に一致するものとして説明する。

30

【0238】

以下、[期間 - T P (2)₀] ~ [期間 - T P (2)₂]の各期間について、説明する。 尚、実施例 1 において説明したと同様に、[期間 - T P (2)₁] ~ [期間 - T P (2)₃]の各期間の長さは、有機 E L 表示装置の設計に応じて適宜設定すればよい。 【0239】

[期間 - T P (2)₀] (図29の(B)参照)

この[期間 - T P (2)₀]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間 - T P (2)₀]は、前の表示フレームにおける第(m ⁴⁰ + m')番目の水平走査期間から、現表示フレームにおける第(m - 1)番目の水平走査期間までの期間である。そして、この[期間 - T P (2)₀]において、第(n,m)番目の有機EL素子10は、非発光状態にある。ここで、[期間 - T P (2)₋₁]から[期間 - T P (2)₀]に移る時点で、電流供給部 100から供給される電圧を、V_{CC-H}から「 間 - T P (2)₀]に移る時点で、電流供給部 100から供給される電圧を、V_{CC-H}から 電圧V_{CC-L}に切り替える。その結果、第2ノードND₂(駆動トランジスタT_{Drv}のソース 領域あるいは発光部ELPのアノード電極)の電位はV_{CC-L}まで低下し、発光部ELPは 非発光状態となる。また、第2ノードND₂の電位低下に倣うように、浮遊状態の第1ノ ードND₁(駆動トランジスタT_{Drv}のゲート電極)の電位も低下する。 【0240】

[期間 - T P (2)₁] (図29の(C)参照)

そして、現表示フレームにおける第m行目の水平走査期間が開始する。[期間 - T P (2)₁]の開始時、走査回路101の動作に基づき走査線SCLをハイレベルとすること によって、映像信号書込みトランジスタT_{Sig}をオン状態とする。その結果、第1ノード ND₁の電位は、V_{Ofs}(例えば、0ボルト)となる。第2ノードND₂の電位はV_{CC-L}(例えば、-10ボルト)を保持する。

【0241】

上記の処理により、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差がV_{th}以上となり、駆動トランジスタT_{Drv}はオン状態となる。

【0242】

[期間 - T P (2)₂] (図 2 9 の (D) 参照)

次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタT_{Sig}のオン状態を維持したまま、電流供給部100から供給される電圧を、V_{CC-L}から電圧V_{CC-H}に切り替える。その結果、第1ノードND₁の電位は変化しないが(V_{Ofs}=0ボルトを維持)、第1ノードND₁の電位から駆動トランジスタT_{Drv}の閾値電圧V_{th}を減じた電位に向かって、第2ノードND₂の電位は変化する。即ち、浮遊状態の第2ノードND₂の電位が上昇する。そして、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差がV_{th}に達すると、駆動トランジスタT_{Drv}がオフ状態となる。具体的には、浮遊状態の第2ノードND₂の電位が(V_{Ofs} - V_{th} = - 3 ボルト)に近づき、最終的に(V_{Ofs} - V_{th})となる。ここで、上述した式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。

この [期間 - T P (2)₂]にあっては、第2ノードN D₂の電位は、最終的に、(V_{Of} _s - V_{th})となる。即ち、駆動トランジスタT_{Drv}の閾値電圧V_{th}、及び、駆動トランジス タT_{Drv}のゲート電極を初期化するための電圧V_{Ofs}のみに依存して、第2ノードN D₂の 電位は決定される。そして、発光部 E L P の閾値電圧 V_{th-EL}とは無関係である。 【0244】

[期間 - T P (2)₃] (図29の(E)参照)

次に、駆動トランジスタT_{Drv}に対する書込み処理、及び、駆動トランジスタT_{Drv}の移 動度µの大小に基づく駆動トランジスタT_{Drv}のソース領域(第2ノードND₂)の電位の 補正(移動度補正処理)を行う。具体的には、映像信号書込みトランジスタT_{Sig}のオン 状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を 、発光部ELPにおける輝度を制御するための映像信号V_{Sig}とする。その結果、第1ノ ードND₁の電位はV_{Sig}へと上昇し、駆動トランジスタT_{Drv}はオン状態となる。尚、映 像信号書込みトランジスタT_{Sig}を、一旦、オフ状態とし、データ線DTLの電位を、発 光部ELPにおける輝度を制御するための映像信号V_{Sig}に変更し、その後、走査線SC Lをハイレベルとすることによって、映像信号書込みトランジスタT_{Sig}をオン状態とす ることで、駆動トランジスタT_{Drv}をオン状態としてもよい。

【0245】

実施例1において説明したと異なり、駆動トランジスタT_{Drv}のドレイン領域には電流 供給部100から電位V_{CC-H}が印加されているので、駆動トランジスタT_{Drv}のソース領 域の電位は上昇する。所定の時間(t₀)が経過した後、走査線SCLをローレベルとす ることによって、映像信号書込みトランジスタT_{Sig}をオフ状態とし、第1ノードND₁(駆動トランジスタT_{Drv}のゲート電極)を浮遊状態とする。尚、この[期間-TP(2)₃]の全時間t₀は、第2ノードND₂の電位が(V_{Ofs}-V_{th}+V)となるように、有機 EL表示装置の設計の際、設計値として予め決定しておけばよい。

【0246】

この[期間 - T P (2)₃]にあっても、駆動トランジスタT_{Drv}の移動度µの値が大き い場合、駆動トランジスタT_{Drv}のソース領域における電位の上昇量 V は大きく、駆動 トランジスタT_{Drv}の移動度µの値が小さい場合、駆動トランジスタT_{Drv}のソース領域に おける電位の上昇量 V は小さい。 20

10

[0247]

[期間 - T P (2)₄] (図29の(F)参照)

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了す る。そして、実施例1において説明した[期間 - TP(5),]と同じ処理がなされ、第 2 ノードND₂の電位が上昇し、(V_{th-EL} + V_{Cat})を越えるので、発光部ELPは発光 を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることが できるので、発光部 E L P を流れる電流 I _{d s}は、発光部 E L P の閾値電圧 V _{th-EL}、及び 、駆動トランジスタT_{Drv}の閾値電圧V_{th}には依存しない。即ち、発光部ELPの発光量 (輝度)は、発光部ELPの閾値電圧V_{th-FI}の影響、及び、駆動トランジスタT_{Drv}の閾 値電圧V_{+h}の影響を受けない。加えて、駆動トランジスタT_{Drv}における移動度µのばら つきに起因したドレイン電流 Idsのばらつき発生を抑制することができる。 [0248]

そして、発光部ELPの発光状態を第(m+m'-1)番目の水平走査期間まで継続す る。この時点は、[期間 - TP(2).1]の終わりに相当する。

[0249]

以上によって、有機 E L 素子 1 0 [第(n,m)番目の副画素(有機 E L 素子 1 0)] の発光の動作が完了する。

[0250]

尚、例えば、図26に示した2Tr/1C駆動回路の動作における[期間-TP(3) ₃]を2つの期間、[期間 - T P (3)₃]及び[期間 - T P (3)'₃]に分割し、[期 間-TP(3)₃]において、前述したとおり、映像信号書込みトランジスタT_{Sig}を、⁻ 旦、オフ状態とし、データ線DTLの電位を、発光部ELPにおける輝度を制御するため の映像信号 V_{Sig}に変更し、その後、 [期間 - TP (3) '₃] において、走査線 SC L を ハイレベルとすることによって、映像信号書込みトランジスタT_{Sig}をオン状態とするこ とで、駆動トランジスタTprvをオン状態としてもよい。この場合のタイミングチャート を模式的に図30に示す。

【実施例10】

[0251]

以下、本発明の第2の態様に係る有機EL表示装置、及び、本発明の第2の態様に係る 有機EL素子の変形例について説明する。

上述した実施例5乃至実施例8については、駆動回路は5つのトランジスタと1つのコ ンデンサ部を備えるとして説明した。図31に等価回路図を示す実施例10は、駆動回路 が3つのトランジスタと1つのコンデンサ部を備える構成である。

【0253】

実施例10の駆動回路の等価回路図を図31に示し、有機EL表示装置の概念図を図3 2 に示し、駆動のタイミングチャートを模式的に図 3 3 に示し、各トランジスタのオン / オフ状態等を模式的に図34の(A)~(D)及び図35の(A)~(C)に示す。 [0254]

40 この駆動回路においては、上述した実施例5乃至実施例8と対比して、発光制御トラン ジスタ T _{EL C}、及び、第 2 ノード初期化トランジスタ T _{ND2}の 2 つのトランジスタが省略 されている。即ち、この駆動回路は、映像信号書込みトランジスタ T_{sia}、第1ノード初 期化トランジスタ T_{ND1}、及び、駆動トランジスタ T_{Drv}の 3 つのトランジスタから構成さ れ、更には、1つのコンデンサ部C₁から構成されている。

[0255]

実施例10において、駆動回路を構成する第1ノード初期化トランジスタ T_{ND1}の構造 を、実施例5乃至実施例8で説明した構造とすることができる。便宜の為、図31に示す 等価回路においては、実施例5で参照した図12と同様に、第1ノード初期化トランジス タT_{ND1}は第1ノードND₁側のシールド電極を有するとして記したが、これに限るもので はない。また、実施例5においても言及したが、図31に示す等価回路においては、映像

50

20



信号トランジスタ T _{Sig}を所謂シングルゲートトランジスタとしたが、これに限るもので はない。映像信号トランジスタ T _{Sig}を、上述した実施例 1 ~実施例 4 において説明した 構成としてもよい。

【 0 2 5 6 】

実施例10の駆動回路は、基本的には、実施例9において図26を参照して説明した2 Tr/1C回路に第1ノード初期化トランジスタT_{ND1}を付加した構成である。尚、便宜の ため、以下の説明において、実施例10の駆動回路を[第2の3Tr/1C駆動回路]と 称する。

【0257】

[駆動トランジスタT_{Drv}]

10

20

30

40

駆動トランジスタT_{Drv}の構成は、実施例1において説明したと同様であるので、詳細 な説明は省略する。但し、実施例9の変形例3で説明したと同様に、駆動トランジスタT _{Drv}のドレイン領域は電流供給部100に接続されている。電圧V_{CC-H}及びV_{CC-L}は、実 施例9の変形例3で説明したと同様であるので、詳細な説明は省略する。

【0258】

[映像信号書込みトランジスタ T_{sia}]

駆動トランジスタT_{sig}の構成は、実施例5において説明したと同様であるので、詳細 な説明は省略する。

【0259】

[第1ノード初期化トランジスタT_{ND1}]

第1ノード初期化トランジスタT_{ND1}の構成は、実施例5等において説明した第1ノード初期化トランジスタT_{ND1}の構成と同じであるので、詳細な説明は省略する。

[0260]

[発光部 E L P]

発光部 ELPの構成は、実施例1において説明した発光部 ELPの構成と同じであるの で、詳細な説明は省略する。

[0261]

以下、第2の3Tr/1C駆動回路の動作説明を行う。

【0262】

[期間 - T P (3₂)₋₁] (図33、及び、図34の(A)参照) この[期間 - T P (3₂)₋₁]は、例えば、前の表示フレームにおける動作であり、実 質的に、実施例1において説明した[期間 - T P (5)₋₁]と同じ動作である。

【0263】

図33に示す[期間 - TP(3₂)₀]~[期間 - TP(3₂)₃]は、図4に示す[期間 - TP(5)₀]~[期間 - TP(5)₄]に対応する期間であり、次の書込み処理が行わ れる直前までの動作期間である。そして、実施例1と同様に、[期間 - TP(3₂)₀]~ [期間 - TP(3₂)₃]において、第(n,m)番目の有機EL素子10は非発光状態に ある。即ち、この[期間 - TP(3₂)₀]~[期間 - TP(3₂)₃]は、例えば、前の表 示フレームにおける第(m + m')番目の水平走査期間の始期から、現表示フレームにお ける第(m - 1)番目の水平走査期間の終期までの或る時間長さの期間である。尚、[期 間 - TP(3₂)₁]~[期間 - TP(3₂)₃]を、現表示フレームにおける第m番目の水 平走査期間内に含む構成とすることもできる。尚、説明の便宜のため、[期間 - TP(3 2)₄]の始期、及び、終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に 一致するものとして説明する。

【0264】

以下、[期間 - T P (3₂)₀] ~ [期間 - T P (3₂)₃]の各期間について、説明する 。尚、実施例 1 において説明したと同様に、[期間 - T P (3₂)₁] ~ [期間 - T P (3 ₂)₄]の各期間の長さは、有機 E L 表示装置の設計に応じて適宜設定すればよい。 【 0 2 6 5 】

[期間 - T P (3₂)₀] (図 3 4 の (B) 参照)

この[期間 - T P (3_2)₀]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間 - T P (3_2)₀]は、前の表示フレームにおける第(m + m ')番目の水平走査期間から、現表示フレームにおける第(m - 1)番目の水平走査期間までの期間である。そして、この[期間 - T P (3_2)₀]において、第(n,m)番目の有機 E L 素子 1 0 は、原則として非発光状態にある。ここで、[期間 - T P (3_2)₁]から[期間 - T P (3_2)₀]に移る時点で、電流供給部 1 0 0 から供給される電圧を、V_{CC-H}から電圧V_{CC-L}に切り替える。その結果、第2ノードND₂(駆動トランジスタT_{Drv}のソース領域あるいは発光部 E L P のアノード電極)の電位はV_{CC-L}まで低下し、発光部 E L P は非発光状態となる。また、第2ノードND₂の電位低下に倣うように、浮遊状態の第1ノードND₁(駆動トランジスタT_{Drv}のゲート電極)の電位も低下する。

[期間 - T P (3₂)₁] (図34の(C)参照)

そして、[期間 - T P (3₂)₁]の開始時、第1ノード初期化トランジスタ制御回路1 04の動作に基づき第1ノード初期化トランジスタ制御線A Z_{ND1}をハイレベルとするこ とによって、第1ノード初期化トランジスタT_{ND1}をオン状態とする。その結果、第1ノ ードN D₁の電位は、V_{Ofs}(例えば、0ボルト)となる。第2ノードN D₂の電位はV_{CC-} (例えば、-10ボルト)を保持する。

【0267】

上記の処理により、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の電位差がV_{th}以上となり、駆動トランジスタT_{Drv}はオン状態となる。

【0268】

[期間 - T P (3 ₂) ₂] (図 3 4 の (D) 参照)

次に、閾値電圧キャンセル処理が行われる。即ち、第1ノード初期化トランジスタT_{ND} 1のオン状態を維持したまま、電流供給部100から供給される電圧を、V_{CC-L}から電圧 V_{CC-H}に切り替える。その結果、第1ノードND₁の電位は変化しないが(V_{ofs}=0ボル トを維持)、第1ノードND₁の電位から駆動トランジスタT_{Drv}の閾値電圧V_{th}を減じた 電位に向かって、第2ノードND₂の電位は変化する。即ち、浮遊状態の第2ノードND₂ の電位が上昇する。そして、駆動トランジスタT_{Drv}のゲート電極とソース領域との間の 電位差がV_{th}に達すると、駆動トランジスタT_{Drv}がオフ状態となる。即ち、浮遊状態の 第2ノードND₂の電位が上昇する。そして、駆動トランジスタT_{Drv}のゲート電極とソー ス領域との間の電位差がV_{th}に達すると、駆動トランジスタT_{Drv}がオフ状態となる。具 体的には、浮遊状態の第2ノードND₂の電位が(V_{ofs} - V_{th} = - 3ボルト)に近づき、 最終的に(V_{ofs} - V_{th})となる。ここで、上述した式(3)が保証されていれば、云い 換えれば、式(3)を満足するように電位を選択、決定しておけば、発光部ELPが発光 することはない。

【0269】

この [期間 - T P (3₂)₂] にあっては、第2 ノード N D₂の電位は、最終的に、(V₀ _{fs} - V_{th})となる。即ち、駆動トランジスタ T_{Drv}の閾値電圧 V_{th}、及び、駆動トランジ スタ T_{Drv}のゲート電極を初期化するための電圧 V_{Ofs}のみに依存して、第2 ノード N D₂ の電位は決定される。そして、発光部 E L P の閾値電圧 V_{th-EL}とは無関係である。 【0270】

[期間 - T P (3 ₂) ₃] (図 3 5 の (A) 参照)

次いで、第1ノード初期化トランジスタ制御回路104の動作に基づき第1ノード初期 化トランジスタ制御線AZ_{ND1}をローレベルとすることによって、第1ノード初期化トラ ンジスタT_{ND1}をオフ状態とする。第1ノードND₁及び第2ノードND₂の電位は、実質 上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、 これらは無視することができる。

[0271]

[期間 - T P (3₂)₄] (図35の(B)参照) 次に、駆動トランジスタT_{Drv}に対する書込み処理、及び、駆動トランジスタT_{Drv}の移 ⁵⁰

20

10

30

動度µの大小に基づく駆動トランジスタT_{Drv}のソース領域(第2ノードND₂)の電位の 補正(移動度補正処理)を行う。映像信号出力回路102の動作に基づき、データ線DT Lの電位を、発光部ELPにおける輝度を制御するための映像信号V_{Sig}とし、次いで、 走査回路101の動作に基づき走査線SCLをハイレベルとすることによって、映像信号 書込みトランジスタT_{Sig}をオン状態とする。その結果、第1ノードND₁の電位は、V_{Si} _gへと上昇し、駆動トランジスタT_{Drv}はオン状態となる。

(47)

【0272】

実施例1において説明したと異なり、駆動トランジスタT_{Drv}のドレイン領域には電流 供給部100から電位V_{CC-H}が印加されているので、駆動トランジスタT_{Drv}のソース領 域の電位は上昇する。所定の時間(t₀)が経過した後、走査線SCLをローレベルとす ることによって、映像信号書込みトランジスタT_{Sig}をオフ状態とし、第1ノードND₁(駆動トランジスタT_{Drv}のゲート電極)を浮遊状態とする。尚、この[期間 - TP(3₂) ₄]の全時間t₀は、第2ノードND₂の電位が(V_{Ofs} - V_{th} + V)となるように、有機 EL表示装置の設計の際、設計値として予め決定しておけばよい。

[0273]

この[期間 - T P (3₂)₄]にあっても、駆動トランジスタ T_{Drv}の移動度 µ の値が大 きい場合、駆動トランジスタ T_{Drv}のソース領域における電位の上昇量 V は大きく、駆 動トランジスタ T_{Drv}の移動度 µ の値が小さい場合、駆動トランジスタ T_{Drv}のソース領域 における電位の上昇量 V は小さい。

[0274]

[期間 - TP(3₂)₅](図35の(C)参照)

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了す る。そして、実施例1において説明した[期間 - T P (5)₇]と同じ処理がなされ、第 2 ノードND₂の電位が上昇し、(V_{th-EL} + V_{Cat})を越えるので、発光部ELPは発光 を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることが できるので、発光部ELPを流れる電流I_{ds}は、発光部ELPの閾値電圧V_{th-EL}、及び 、駆動トランジスタT_{Drv}の閾値電圧V_{th}には依存しない。即ち、発光部ELPの発光量 (輝度)は、発光部ELPの閾値電圧V_{th}には依存しない。即ち、発光部ELPの発光量 0種度)は、発光部ELPの閾値電圧V_{th-EL}の影響、及び、駆動トランジスタT_{Drv}の閾 値電圧V_{th}の影響を受けない。加えて、駆動トランジスタT_{Drv}における移動度µのばら つきに起因したドレイン電流I_{ds}のばらつき発生を抑制することができる。 【0275】

そして、発光部 E L P の発光状態を第(m + m '-1)番目の水平走査期間まで継続する。この時点は、[期間 - T P (3₂)₋₁]の終わりに相当する。

【0276】

以上によって、有機 E L 素子10 [第(n,m)番目の副画素(有機 E L 素子10)] の発光の動作が完了する。

【0277】

実施例10の有機EL表示装置、有機EL素子、及び、発光部ELPを駆動するための 駆動回路の構成について説明した。尚、図31に示す駆動回路に、第2ノード初期化トラ ンジスタT_{ND2}を追加した構成、あるいは、発光制御トランジスタ発光制御トランジスタ T_{EL_C}を追加した構成とすることもできる。例えば、第2ノード初期化トランジスタT_{ND} 2を追加した構成にあっては、電流供給部100から電圧V_{CC-L}を供給する必要はなく、 実施例1で説明したと同様の方法により第2ノードND₂に初期化電圧を印加することが できる。また、発光制御トランジスタ発光制御トランジスタT_{EL_C}を追加した構成にあっ ては、例えば、電流供給部100は電圧V_{CC}一定としておき、実施例9の変形例2におい て図24の(C)及び(D)を参照して説明したと同様の方法により第2ノードND₂に 初期化電圧を印加することができる。

【0278】

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機EL表示装置や有機EL素子の構成、構 ⁵⁰

10

20

50

造は例示であり、適宜、変更することができる。また、実施例において説明した駆動回路 の動作や、発光部ELPの駆動方法は例示であり、適宜、変更することができる。 【図面の簡単な説明】 [0279] 【図1】図1は、駆動回路の等価回路図である。 【図2】図2は、有機エレクトロルミネッセンス表示装置の概念図である。 【図3】図3は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図であ る。 【図4】図4は、駆動回路における駆動のタイミングチャートを模式的に示す図である。 10 【図5】図5の(A)~(D)は、駆動回路を構成する各トランジスタのオン / オフ状態 等を模式的に示す図である。 【図6】図6の(A)~(E)は、図5の(D)に引き続き、駆動回路を構成する各トラ ンジスタのオン / オフ状態等を模式的に示す図である。 【図7】図7の(A)は、[期間 - TP(5),]において、映像信号書込みトランジス タがオフ状態にあるときの、第2チャネル形成領域付近の状況を模式的に示した図である 。図7の(B)は、シールド電極を付加することによる電流 - 電圧特性の変化を模式的に 示した図である。 【図8】図8は、駆動回路の等価回路図である。 【図9】図9の(A)は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断 20 面図である。図9の(B)は、図7の(A)に対応する図であり、[期間-TP(5)7]において、映像信号書込みトランジスタT₅igがオフ状態にあるときの、第2チャネル 形成領域付近の状況を模式的に示した図である。 【図10】図10の(A)は、駆動回路の等価回路図である。図10の(B)は、有機エ レクトロルミネッセンス素子の一部分の模式的な一部断面図である。 【図11】図11の(A)は、駆動回路の等価回路図である。図11の(B)は、有機エ レクトロルミネッセンス素子の一部分の模式的な一部断面図である。 【図12】図12の(A)は、駆動回路の等価回路図である。図12の(B)は、有機工 レクトロルミネッセンス素子の一部分の模式的な一部断面図である。 【図13】図13の(A)は、駆動回路の等価回路図である。図13の(B)は、有機エ 30 レクトロルミネッセンス素子の一部分の模式的な一部断面図である。 【図14】図14の(A)は、駆動回路の等価回路図である。図14の(B)は、有機エ レクトロルミネッセンス素子の一部分の模式的な一部断面図である。 【図15】図15の(A)は、駆動回路の等価回路図である。図15の(B)は、有機エ レクトロルミネッセンス素子の一部分の模式的な一部断面図である。 【図16】図16は、4トランジスタ/1コンデンサ部から基本的に構成された駆動回路 の等価回路図である。 【図17】図17は、有機エレクトロルミネッセンス表示装置の概念図である。 【図18】図18は、4トランジスタ/1コンデンサ部から基本的に構成された駆動回路 の駆動のタイミングチャートを模式的に示す図である。 40 【図19】図19の(A)~(D)は、4トランジスタ/1コンデンサ部から基本的に構 成された駆動回路を構成する各トランジスタのオン / オフ状態等を模式的に示す図である 【図20】図20の(A)~(D)は、図19の(D)に引き続き、4トランジスタ/1 コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン / オフ状 態等を模式的に示す図である。 【図21】図21は、3トランジスタ/1コンデンサ部から基本的に構成された駆動回路 の等価回路図である。 【図22】図22は、有機エレクトロルミネッセンス表示装置の概念図である。

【図23】図23は、3トランジスタ/1コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。

(48)

【図24】図24の(A)~(D)は、3トランジスタ/1コンデンサ部から基本的に構 成された駆動回路を構成する各トランジスタのオン/オフ状態等を模式的に示す図である 【図25】図25の(A)~(E)は、図24の(D)に引き続き、3トランジスタ/1 コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン / オフ状 態等を模式的に示す図である。 【図26】図26は、2トランジスタ/1コンデンサ部から基本的に構成された駆動回路 の等価回路図である。 【図27】図27は、有機エレクトロルミネッセンス表示装置の概念図である。 10 【図28】図28は、2トランジスタ/1コンデンサ部から基本的に構成された駆動回路 の駆動のタイミングチャートを模式的に示す図である。 【図29】図29の(A)~(F)は、2トランジスタ/1コンデンサ部から基本的に構 成された駆動回路を構成する各トランジスタのオン / オフ状態等を模式的に示す図である 【図30】図30は、2トランジスタ/1コンデンサ部から基本的に構成された駆動回路 の、図28に示したとは異なる駆動のタイミングチャートを模式的に示す図である。 【図31】図31は、駆動回路の等価回路図である。 【図32】図32は、有機エレクトロルミネッセンス表示装置の概念図である。 【図33】図33は、駆動回路における駆動のタイミングチャートを模式的に示す図であ 20 る。 【図34】図34の(A)~(D)は、駆動回路を構成する各トランジスタのオン / オフ 状態等を模式的に示す図である。 【図35】図35の(A)~(C)は、図34の(D)に引き続き、駆動回路を構成する 各トランジスタのオン / オフ状態等を模式的に示す図である。 【図36】図36は、従来の5Tr/1C駆動回路の等価回路図である。 【図 3 7】図 3 7 は、映像信号書込みトランジスタ T_{Sia}をデュアルゲート構造とした駆 動回路の等価回路図である。 【図38】図38の(A)は、デュアルゲート構造の映像信号書込みトランジスタの寄生 容量を模式的に示した図である。図38の(B)は、駆動トランジスタに対する書込み処 理を行うときの、映像信号書込みトランジスタ付近の電位を模式的に示した図である。図 30 38の(C)は、映像信号書込みトランジスタT_{Sia}をオフ状態としたときの、映像信号 書込みトランジスタ付近の電位を模式的に示した図である。 【符号の説明】 [0280]T_{Sia}・・・映像信号書込みトランジスタ、T_{Sia1}・・・第1トランジスタ、T_{Sia2}・ ・・第2トランジスタ、T_{Drv}・・・駆動トランジスタ、T_{EL_C}・・・発光制御トランジ スタ、 T_{ND1}・・・第1ノード初期化トランジスタ、 T_{ND1 1}・・・第1トランジスタ、 T ND1 2 ・・・第 2 トランジスタ、 T ND2 ・・・第 2 ノード初期化トランジスタ、 C1 ・・・ コンデンサ部、ELP・・・有機エレクトロルミネッセンス発光部(発光部)、Cд,,,С 40 A2, CA3・・・トランジスタの寄生容量、 CEL・・・発光部 EL Pの寄生容量、 ND1・ ・・第1ノード、ND₂・・・第2ノード、SCL・・・走査線、DTL・・・データ線 、 C L _{EL C}・・・発光制御トランジスタ制御線、 A Z _{ND1}・・・第 1 ノード初期化トラン ジスタ制御線、 A Z_{ND2}・・・第 2 ノード初期化トランジスタ制御線、 P S_{ND1}・・・第 1 ノード初期化電圧供給線、PS_{ND2}・・・第2ノード初期化電圧供給線、10・・・有機 エレクトロルミネッセンス素子、20・・・支持体、21・・・基板、31A・・・第1 ゲート電極、31B・・・第2ゲート電極、32・・・ゲート絶縁層、33・・・半導体 層、34A・・・第1チャネル形成領域、34B・・・第2チャネル形成領域、35A・ ・・一方のソース / ドレイン領域、35B・・・他方のソース / ドレイン領域、35C・ ・・共通領域、131A・・・第1ゲート電極、131B・・・第2ゲート電極、132 ・・・ゲート絶縁層、133・・・半導体層、134A・・・第1チャネル形成領域、1 50

10

34B・・・第2チャネル形成領域、135A・・・一方のソース/ドレイン領域、13 5B・・・他方のソース/ドレイン領域、135C・・・共通領域、36・・・他方の電 極、37・・・一方の電極、38・・・配線、138・・・配線、39・・・配線、40 ・・・絶縁層、41・・・配線、42・・・シールド電極(第1のシールド電極)、43 ・・・第2のシールド電極、44・・・第3のシールド電極、45・・・第4のシールド 電極、140・・・絶縁層、141・・・配線、142・・・シールド電極(第1のシー ルド電極)、143・・・第2のシールド電極、144・・・第3のシールド電極(第1のシー ルド電極)、143・・・第2のシールド電極、144・・・第3のシールド電極、14 5・・・第4のシールド電極、46・・・層間絶縁層、51・・・アノード電極、52・ ・正孔輸送層、発光層及び電子輸送層、53・・カソード電極、54・・・第2層間 絶縁層、55,56・・・コンタクトホール、100・・・電流供給部、101・・・走 査回路、102・・・映像信号出力回路、103・・・発光制御トランジスタ制御回路、 104・・・第1ノード初期化トランジスタ制御回路、105・・・第2ノード初期化トランジスタ制御回路



(51)

【図3】 【図3】 [実施例1]



【図4】 【図4】 [実施例1]



【図5】

【図5】 [実施例1]

(A) [TP (5)₋₁] (B) [TP (5)₁]





(C) [TP(5)₁] (続き) (D) [TP(5)₂]







(52)





 $\dot{V}_2 = V_1$

(B)



【図10】 【図10】[実施例3]





【図13】

【図13】 [実施例6]



【図14】

【図14】 [実施例7]







【図17】

【図15】



【図18】

【図18】[4Tr/1C駆動回路]



【図16】

- V_{CC}

-V_{CC}

= C EL

T_{EL_C}

ND₂

Tel c

【図19】

- 【図19】 [4Tr/1C駆動回路]
- (A) [TP (4)₋₁] (B) [TP (4)₁]



(C) [TP (4)₂]

(D) [TP (4)₃]



【図20】 【図20】 [4Tr/1C駆動回路]

(A) [TP (4)₄] (B) [TP (4)₅]



(C) [TP (4)₆] (D) [TP (4)₇]



【図21】 【図21】[3Tr/1C駆動回路]



【図22】 【図22】[3Tr/1C駆動回路構成の表示装置]



【図23】

【図23】[3Tr/1C駆動回路]



【図25】

【図25】 [3Tr/1C駆動回路] (A) [TP(3)₃] (B)



【図24】 【図24】 [3Tr/1C駆動回路]





(C) $[TP(3)_1]$ (D) $[TP(3)_2]$



【図26】 【図26】[2Tr/1C駆動回路]



【図27】 【図27】[2Tr/1C駆動回路構成の表示装置]



【図28】

(57)

【図28】 [2Tr/1C駆動回路]



【図29】

【図29】[2Tr/1C駆動回路]

(A) [TP (2)_1] (B) [TP (2)₀]





. V_{Cat}



VCat

CEL

(E) [TP (2)₃]

ND1

-->

 $\mathsf{V}_{\mathsf{Sig}}$

Tsig

Cı

<u>0</u>0



(F) [TP (2)₄]

【図30】 【図30】[2Tr/1C駆動回路]



AZNDI

10

읻

9



【図31】 【図32】 【図31】[実施例10] 【図32】 [実施例10] 映像信号出力回路 ~102 トランジスタ制御回路第ーノード初期化 9 Vsig DTL 104 SC∟ ł (第1ノード初期化 トランジスタ AZNDI AZNDI AZ_{ND1} 制御回路 V_{0fs} 102 PSND! 電流供給部 읻 읻 100 DTL 142 TND1_2 TND1 Tsig TDrv 映像信号出力回路 읻 DTL ND, _= ⊂ п ELP 읻 DTL **V**_{Cat} ł. SCL SCL

읻 읻 SCL 電流供給部 走查回路 8

【図33】 【図33】[第2の3Tr/1C駆動回路]

前の発光期間 発光期間 非発光期間 -各種処理期間 第m番目の 水平走査期間 $(\mathbf{3}_2)_1$ $(\mathbf{3}_2)_2$ $(3_2)_3$ $(3_2)_5$ $(3_2)_0$ (20) (20) (32) (32) ТР ЧL ЧL ЧL Ч ЧТ ЧF T_{Sig} TND1 V_{CC-H}/ V_{CC-L} V_{CC}-Vcc-H Vcc ND1 の電位 VSi ND_2 の電位 -# V_{0fs}-V_{th} V_{CC-L}

【図34】

【図34】[第2の3Tr/1C駆動回路]

5





101

走査回路

(59)

【図36】

【図35】

【図35】[第2の3Tr/1C駆動回路]





(3₂)₄] Ø

【図36】[5Tr/1C駆動回路]



【図37】 【図37】[5Tr/1C駆動回路]

【図38】 【図38】

(A)



CA1 CA3

(B)

101



CA2



フロントページの続き

(72)発明者 山下 淳一 東京都港区港南1丁目7番1号 ソニー株式会社内

審査官 田井 伸幸

 (56)参考文献
 特開2003-271076(JP,A)

 特開2002-136028(JP,A)

 特開2002-244588(JP,A)

 特開2000-244588(JP,A)

 特開2000-244588(JP,A)

 特開2000-214800(JP,A)

 特開2000-214800(JP,A)

 特開2000-214800(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 F 9 / 3 0 G 0 9 G 3 / 2 0 G 0 9 G 3 / 3 0 H 0 1 L 2 7 / 3 2 H 0 1 L 5 1 / 5 0