



(12)

## Patentschrift

(21) Aktenzeichen: **10 2016 100 013.2**  
(22) Anmeldetag: **02.01.2016**  
(43) Offenlegungstag: **27.04.2017**  
(45) Veröffentlichungstag  
der Patenterteilung: **04.07.2019**

(51) Int Cl.: **H01L 27/146** (2006.01)  
**H01L 21/762** (2006.01)

Innerhalb von neun Monaten nach Veröffentlichung der Patenterteilung kann nach § 59 Patentgesetz gegen das Patent Einspruch erhoben werden. Der Einspruch ist schriftlich zu erklären und zu begründen. Innerhalb der Einspruchsfrist ist eine Einspruchsgebühr in Höhe von 200 Euro zu entrichten (§ 6 Patentkostengesetz in Verbindung mit der Anlage zu § 2 Abs. 1 Patentkostengesetz).

(30) Unionspriorität:  
**14/923,635**                      **27.10.2015**      **US**

(73) Patentinhaber:  
**Taiwan Semiconductor Manufacturing Company, Ltd., Hsin-Chu, TW**

(74) Vertreter:  
**BOEHMERT & BOEHMERT Anwaltspartnerschaft mbB - Patentanwälte Rechtsanwälte, 28209 Bremen, DE**

(72) Erfinder:  
**Chen, Chun-Yuan, Hsinchu, TW; Wang, Ching-Chun, Hsinchu, TW; Yaung, Dun-Nian, Hsinchu, TW; Tseng, Hsiao-Hui, Hsinchu, TW; Sze, Jhy-**


**Jyi, Hsinchu, TW; Ting, Shyh-Fann, Hsinchu, TW; Wang, Tzu-Jui, Hsinchu, TW; Chiang, Yen-Ting, Hsinchu, TW; Wang, Yu-Jen, Hsinchu, TW; Yamashita, Yuichiro, Hsinchu, TW**

(56) Ermittelter Stand der Technik:

<b>US</b>	<b>9 160 953</b>	<b>B2</b>
<b>US</b>	<b>2011 / 0 266 645</b>	<b>A1</b>
<b>US</b>	<b>2012 / 0 025 199</b>	<b>A1</b>
<b>US</b>	<b>2013 / 0 221 410</b>	<b>A1</b>
<b>US</b>	<b>2013 / 0 307 040</b>	<b>A1</b>
<b>US</b>	<b>2015 / 0 270 306</b>	<b>A1</b>

(54) Bezeichnung: **Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation**

(57) Hauptanspruch: CMOS-Bildsensor (100) mit:  
einem Pixelbereich (103a, 103b, 103c), der in einem Halbleitersubstrat (102) angeordnet ist und ein Bildabtastelement (104) aufweist, das so konfiguriert ist, dass es Strahlung (120) in ein elektrisches Signal umwandelt;  
einer Vielzahl von BDTI-Strukturen (204a-204b; BDTI: backside deep trench isolation; rückseitige tiefe Grabenisolation), die sich von einer Rückseite des Halbleitersubstrats (102) zu Stellen in dem Halbleitersubstrat (102) erstrecken, die sich auf gegenüberliegenden Seiten des Pixelbereichs (103a, 103b, 103c) befinden; und  
einem dotierten Bereich (110), der seitlich zwischen der Vielzahl von BDTI-Strukturen (204a-204b) angeordnet ist und das Bildabtastelement (104) von der Vielzahl von BDTI-Strukturen (204a-204b) trennt,  
wobei die Vielzahl von BDTI-Strukturen (204a-204b) Folgendes umfasst:  
eine Passivierungsschicht (316), die einen Graben in der Rückseite des Halbleitersubstrats (102) bedeckt; und  
eine Oxidschicht (114), die in dem Graben angeordnet ist und vertikal und seitwärts durch eine dielektrische High-k-Schicht (318) von der Passivierungsschicht (316) getrennt ist.



## Beschreibung

### Hintergrund der Erfindung

**[0001]** Digitale Kameras und optische Bildgebungs-  
vorrichtungen verwenden Bildsensoren. Bildsen-  
soren wandeln optische Bilder in digitale Daten um,  
die als digitale Bilder dargestellt werden können.  
Ein Bildsensor umfasst normalerweise eine Anord-  
nung von Pixelsensoren, die Einheits-Bauelemente  
für die Umwandlung eines optischen Bilds in elektri-  
sche Signale sind. Pixelsensoren sind oft als ladungs-  
gekoppelte Bauelemente (charge-coupled devices;  
CCDs) oder CMOS-Bauelemente (CMOS: comple-  
mentary metal-oxid semiconductor; komplementärer  
Metall-Oxid-Halbleiter) realisiert. CMOS-Pixelsen-  
soren haben jedoch in letzter Zeit mehr Aufmerksamkeit  
erhalten. Im Vergleich zu CCD-Pixelsensoren bie-  
ten CMOS-Pixelsensoren einen niedrigeren Strom-  
verbrauch, eine geringere Größe und eine schnellere  
Datenverarbeitung. Außerdem ermöglichen CMOS-  
Pixelsensoren eine direkte digitale Ausgabe von Da-  
ten und haben im Allgemeinen niedrigere Herstel-  
lungskosten als CCD-Pixelsensoren.

**[0002]** Die Patentanmeldung US 020120025199 A1  
offenbart eine Vorrichtung mit einem rückseitig ange-  
strahlten Bildsensor und tiefen Gräben, welche do-  
tierte Seitenwände aufweisen.

**[0003]** Die Patentanmeldung US 020110266645 A1  
offenbart einen Bildsensor mit tiefen Gräben und ei-  
ner dotierten Passionschicht auf der Vorderseite des  
Bildsensors.

**[0004]** Die Patentanmeldung US 020150270306 A1  
offenbart einen fotosensitiven Bildsensor mit tiefen  
Gräben und mehreren dotierten Regionen.

**[0005]** Die Patentanmeldung US 020130221410 A1  
offenbart einen Pixelbereich, welcher von tiefen Grä-  
ben begrenzt wird und eine dielektrische Schicht auf  
der Oberfläche aufweist.

**[0006]** Die Patentanmeldung US 020130307040 A1  
offenbart einen Bildsensor mit tiefen Gräben und ei-  
nem Transfer-Gate.

**[0007]** Das Patent US 000009160953 B2 offenbart  
einen Festkörper-Bildsensor mit Farbfilter bei dem  
die unterschiedlichen Pixel Elemente von metallge-  
füllten Gräben getrennt sind.

### Figurenliste

**[0008]** Aspekte der vorliegenden Erfindung lassen  
sich am besten anhand der nachstehenden detaillier-  
ten Beschreibung in Verbindung mit den beigefügten  
Zeichnungen verstehen. Es ist zu beachten, dass ent-  
sprechend der üblichen Praxis in der Branche ver-

schiedene Elemente nicht maßstabsgetreu gezeich-  
net sind. Vielmehr können der Klarheit der Erörterung  
halber die Abmessungen der verschiedenen Elemente  
beliebig vergrößert oder verkleinert sein.

**Fig. 1** zeigt eine Schnittansicht einiger Ausführ-  
ungsformen eines CMOS-Bildsensors, der ein  
Lichtabstastelement hat, das von einer DTI-Struk-  
tur (DTI: deep trench isolation; tiefe Grabenisola-  
tion) durch einen dotierten Bereich getrennt ist.

**Fig. 2** zeigt eine Schnittansicht einiger Ausführ-  
ungsformen eines integrierten Chips, der eine  
Fotodiode aufweist, die von einer BDTI-Struktur  
(BDTI: backside deep trench isolation; rückseiti-  
ge tiefe Grabenisolation) durch einen dotierten  
Bereich getrennt ist.

**Fig. 3** zeigt eine Schnittansicht einiger weiter-  
er Ausführungsformen eines BSI-CMOS-Bild-  
sensors (BSI: backside illumination; Rückseiten-  
beleuchtung), der eine Fotodiode aufweist, die  
von einer BDTI-Struktur durch einen p-dotierten  
Bereich getrennt ist.

Die **Fig. 4** bis **Fig. 11** erläutern einige Ausführ-  
ungsformen von Schnittansichten, die ein Ver-  
fahren zum Herstellen eines BSI-CMOS-Bild-  
sensors zeigen, der einen dotierten Bereich  
hat, der eine Fotodiode und eine BDTI-Struktur  
trennt.

**Fig. 12** zeigt ein Ablaufdiagramm einiger Aus-  
führungsformen eines Verfahrens zum Herstel-  
len eines BSI-CMOS-Bildsensors, der einen do-  
tierten Bereich hat, der ein Bildabstastelement  
von einer BDTI-Struktur trennt.

### Detaillierte Beschreibung

**[0009]** Die nachstehende Beschreibung liefert vie-  
le verschiedene Ausführungsformen oder Beispiele  
zum Implementieren verschiedener Merkmale des  
bereitgestellten Gegenstands. Nachstehend werden  
spezielle Beispiele für Komponenten und Anordnun-  
gen beschrieben, um die vorliegende Erfindung zu  
vereinfachen. Diese sind natürlich lediglich Beispi-  
le und sollen nicht beschränkend sein. Zum Beispiel  
kann die Herstellung eines ersten Elements über oder  
auf einem zweiten Element in der nachstehenden Be-  
schreibung Ausführungsformen umfassen, bei denen  
das erste und das zweite Element in direktem Kon-  
takt ausgebildet werden, und sie kann auch Ausführ-  
ungsformen umfassen, bei denen zusätzliche Ele-  
mente zwischen dem ersten und dem zweiten Ele-  
ment so ausgebildet werden können, dass das ers-  
te und das zweite Element nicht in direktem Kontakt  
sind. Darüber hinaus können in der vorliegenden Er-  
findung Bezugswahlen und/oder -buchstaben in den  
verschiedenen Beispielen wiederholt werden. Diese  
Wiederholung dient der Einfachheit und Klarheit und  
schreibt an sich keine Beziehung zwischen den ver-

schiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.

**[0010]** Darüber hinaus können hier zur Vereinfachung der Beschreibung der Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), die in den Figuren dargestellt sind, räumlich relative Begriffe verwendet werden, wie etwa „darunter“, „unter“, „untere(r)“, „unteres“, „über“, „obere(r)“, „oberes“ und dergleichen. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements abdecken. Die Vorrichtung kann anders orientiert werden (90 Grad gedreht oder in anderen Orientierungen), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend ähnlich interpretiert werden.

**[0011]** Zahlreiche tragbare elektronische Geräte (z. B. Kameras, Mobiltelefone, Computer usw.) weisen einen Bildsensor zum Aufnehmen von Bildern auf. Ein Beispiel für einen solchen Bildsensor ist ein CMOS-Bildsensor (CMOS image sensor; CIS), der eine Anordnung aktiver Pixelsensoren (APSs) umfasst. Oftmals sind DTI-Strukturen zwischen benachbarten Pixeln eines CIS angeordnet, um benachbarte Pixel zu trennen. Diese DTI-Strukturen werden mittels eines Ätzprozesses hergestellt, um einen tiefen Graben in dem Halbleitersubstrat auszubilden, der dann mit einem Isoliermaterial gefüllt wird. Bei einigen Anwendungen wird eine Funktionsschicht auf einer Oberseite des Halbleitersubstrats abgeschieden, bevor der tiefe Graben geätzt wird. Die Funktionsschicht kann die Leistung des Halbleiter-Bauelements verbessern, enthält aber auch eine oder mehrere potentielle Verunreinigungen für das Substrat.

**[0012]** In einigen Fällen werden diese Verunreinigungen aus der Funktionsschicht bei dem Ätzprozess, der zum Herstellen des tiefen Grabens verwendet wird, dissoziiert, und diese dissoziierten Verunreinigungen diffundieren dann durch die Seitenwände des tiefen Grabens in das Halbleitersubstrat ein, wenn der tiefe Graben hergestellt wird. Diese Verunreinigungen können durch den Einbau von Grenzflächenfehlern in der Nähe des Rands der DTI-Struktur die Leistung des CIS verringern. Die Grenzflächenfehler können zu einem Anstieg des Dunkelstroms und/oder der Anzahl von weißen Pixeln führen. Der Anstieg des Dunkelstroms führt dazu, dass sich Ladungen auch dann ansammeln, wenn kein Licht auf die Bildsensoren fällt, wodurch sie zu einer Hauptquelle des Rauschens werden, das die Bildgüte von digitalen bildgebenden Vorrichtungen beeinträchtigen kann.

**[0013]** Die vorliegende Erfindung betrifft einen CMOS-Bildsensor nach Anspruch 1, der einen dotierten Bereich aufweist, der zwischen tiefen Grabeniso-

lationsstrukturen und einem Bildabtastelement angeordnet ist, das so konfiguriert ist, dass es den Dunkelstrom und die Anzahl von weißen Pixeln verringert, und ein zugehöriges Verfahren zu seiner Herstellung. Bei einigen Ausführungsformen hat der CMOS-Bildsensor einen Pixelbereich, der in einem Halbleitersubstrat angeordnet ist. Der Pixelbereich hat ein Bildabtastelement, das so konfiguriert ist, dass es Strahlung in ein elektrisches Signal umwandelt. Eine Vielzahl von BDTI-Strukturen (BDTI: backside deep trench isolation; rückseitige tiefe Grabenisolation) reicht in das Halbleitersubstrat auf gegenüberliegenden Seiten des Pixelbereichs. Ein dotierter Bereich ist seitlich zwischen den BDTI-Strukturen angeordnet und trennt das Bildabtastelement von den BDTI-Strukturen und der Rückseite des Halbleitersubstrats. Das Trennen des Bildabtastelements von den BDTI-Strukturen verhindert, dass das Bildabtastelement mit Grenzflächenfehlern in der Nähe der Ränder der BDTI-Strukturen wechselwirkt, und verringert dadurch effektiv den Dunkelstrom und verbessert die von der Anzahl von weißen Pixeln abhängige Leistung ohne eine negative Auswirkung.

**[0014]** Fig. 1 zeigt eine Schnittansicht einiger Ausführungsformen eines CMOS-Bildsensors **100**, der ein Lichtabtastelement hat, das durch einen dotierten Bereich von einer DTI-Struktur (DTI: tiefe Grabenisolation) getrennt ist.

**[0015]** Der CMOS-Bildsensor **100** weist ein Halbleitersubstrat **102** auf, das eine Vielzahl von Pixelbereichen **103a - 103c** hat. Jeder der Vielzahl von Pixelbereichen **103a - 103c** weist ein Bildabtastelement **104** auf, das so konfiguriert ist, dass es eine einfallende Strahlung **120** (z. B. Photonen) in ein elektrisches Signal umwandelt. Bei einigen Ausführungsformen kann das Bildabtastelement **104** eine Fotodiode aufweisen. Bei diesen Ausführungsformen kann die Fotodiode in dem Halbleitersubstrat **102** einen ersten Bereich mit einer ersten Dotierungsart (z. B. n-Dotierung) und einen angrenzenden zweiten Bereich mit einer zweiten Dotierungsart (z. B. p-Dotierung) aufweisen, die von der ersten Dotierungsart verschieden ist. Bei einigen Ausführungsformen kann die Vielzahl von Pixelbereichen **103a - 103c** in dem Halbleitersubstrat **102** in einem Array aus Zeilen und/oder Spalten angeordnet sein.

**[0016]** Die Pixelbereiche **103a - 103c** sind von angrenzenden Pixelbereichen **103a - 103c** durch DTI-Strukturen **111** getrennt, die in das Halbleitersubstrat **102** hinein reichen und ein oder mehrere dielektrische Materialien **112 - 114** umfassen. Bei einigen Ausführungsformen können das eine oder die mehreren dielektrischen Materialien **112 - 114** zum Beispiel eine Passivierungsschicht **112** und eine dielektrische Füllschicht **114** (z. B. ein Oxid) umfassen. Bei einigen Ausführungsformen können die DTI-Strukturen **111** BDTI-Strukturen umfassen, die vertikal von einer

Rückseite des Halbleitersubstrats **102** zu einer Stelle in dem Halbleitersubstrat **102** verlaufen. Die Rückseite des Halbleitersubstrats **102** liegt einem BEOL-Metallisierungsstapel (BEOL: back end of line) gegenüber, der eine Vielzahl von Metallverbindungsschichten **108** umfasst, die in einer ILD-Schicht **106** angeordnet sind.

[0017] Eine Vielzahl von Farbfiltern **116** ist auf der Rückseite des Halbleitersubstrats **102** angeordnet. Die mehreren Farbfilter **116** sind jeweils so konfiguriert, dass sie spezielle Wellenlängen der einfallenden Strahlung **120** durchlassen. Zum Beispiel kann ein erstes Farbfilter (z. B. ein rotes Farbfilter) Licht durchlassen, das Wellenlängen in einem ersten Bereich hat, während ein zweites Farbfilter Licht durchlassen kann, das Wellenlängen in einem zweiten Bereich hat, der von dem ersten Bereich verschieden ist. Über der Vielzahl von Farbfiltern **116** ist eine Vielzahl von Mikrolinsen **118** angeordnet. Die einzelnen Mikrolinsen **118** sind seitlich an die Farbfilter **116** angeglichen und überlagern die Pixelbereiche **103a** - **103c**. Die Mikrolinsen **118** sind so konfiguriert, dass sie die einfallende Strahlung **120** (z. B. Licht) auf die Pixelbereiche **103a** - **103c** fokussieren.

[0018] Ein dotierter Bereich **110** ist entlang einer Oberfläche der Pixelbereiche **103a** - **103c** gegenüber einer Stelle angeordnet, die sich zwischen den Pixelbereichen **103a** - **103c** und der Vielzahl von Farbfiltern **116** befindet. Der dotierte Bereich **110** trennt die Bildabtastelemente **104** in den Pixelbereichen **103a** - **103c** von den DTI-Strukturen **111**. Der dotierte Bereich **110** hat eine höhere Konzentration von Dotanden als die Pixelbereiche **103a** - **103c**. Bei einigen Ausführungsformen kann der dotierte Bereich **110** einen p-Bereich umfassen, während bei anderen Ausführungsformen der dotierte Bereich **110** einen n-Bereich umfassen kann. Durch die höhere Dotierungskonzentration in dem dotierten Bereich **100** entsteht ein Bereich, der das Bildabtastelement **104** von Grenzflächenfehlern trennt, die sich entlang den Rändern der DTI-Strukturen **111** befinden, und dadurch werden der Dunkelstrom und/oder die Anzahl von weißen Pixeln des CMOS-Bildsensors **100** verringert.

[0019] Fig. 2 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Chips **200**, der eine Fotodiode **202** aufweist, die durch einen dotierten Bereich von einer BDTI-Struktur getrennt ist.

[0020] Die Fotodiode **202** weist einen ersten Bereich **202a** und einen darunter liegenden zweiten Bereich **202b** auf, die in dem Halbleitersubstrat **102** angeordnet sind. Der erste Bereich **202a** hat eine erste Dotierungsart, und der zweite Bereich **202b** hat eine zweite Dotierungsart, die von der ersten Dotierungsart verschieden ist. Bei einigen Ausführungsformen umfasst

der erste Bereich **202a** einen n-Bereich und der zweite Bereich **202b** umfasst einen p-Bereich.

[0021] Eine Vielzahl von BDTI-Strukturen **204a** - **204b** ist auf einer Rückseite **102b** des Halbleitersubstrats **102** angeordnet und verläuft von der Rückseite **102b** des Halbleitersubstrats **102** zu einer Stelle, die seitlich von der Fotodiode **202** getrennt ist. Die Vielzahl von BDTI-Strukturen umfasst ein oder mehrere dielektrische Materialien **112** - **114**, die in einem Graben in dem Halbleitersubstrat **102** angeordnet sind. Bei verschiedenen Ausführungsformen kann die Vielzahl von BDTI-Strukturen **204a** - **204b** bis in eine Tiefe  $d_{BDTI}$ , die größer als oder gleich etwa  $0,5 \mu\text{m}$  ist, in das Halbleitersubstrat **102** hinein reichen.

[0022] Ein dotierter Bereich **110** ist vertikal zwischen der Fotodiode **202** und der Rückseite **102b** des Halbleitersubstrats **102** angeordnet. Der dotierte Bereich **110** hat eine Dotierungsart, die der des ersten Bereichs **202a** der Fotodiode **202** entgegengesetzt ist, sodass der dotierte Bereich **110** die Fotodiode **202** von der Vielzahl von BDTI-Strukturen **204a** - **204b** trennt. Zum Beispiel kann bei einigen Ausführungsformen der erste Bereich **202a** eine n-Dotierung haben, während der dotierte Bereich **110** einen p-Bereich umfassen kann. Bei anderen Ausführungsformen kann der erste Bereich **202a** eine p-Dotierung haben, während der dotierte Bereich **110** einen n-Bereich umfassen kann.

[0023] Die Fotodiode **202** kann vertikal bis zu einer Position verlaufen, die an den dotierten Bereich **110** angrenzt. Bei einigen Ausführungsformen kann der dotierte Bereich **110** entlang den Seitenwänden der Fotodiode **202** angeordnet sein, sodass der dotierte Bereich **110** seitwärts den ersten Bereich **202a** der Fotodiode **202** von der Vielzahl von BDTI-Strukturen **204a** - **204b** trennt und vertikal den ersten Bereich **202a** von einer oder mehreren dielektrischen Materialien **112** - **114** trennt, die die Rückseite **102b** des Halbleitersubstrats **102** bedecken. Der dotierte Bereich **110** erstreckt sich seitwärts zwischen den Seitenwänden der Vielzahl von BDTI-Strukturen **204a** - **204b**. Zum Beispiel erstreckt sich der dotierte Bereich **110** seitwärts von einer Seitenwand einer ersten BDTI-Struktur **204a** bis zu einer Seitenwand einer zweiten BDTI-Struktur **204b**.

[0024] Bei einigen Ausführungsformen kann der dotierte Bereich **110** eine Dotierungskonzentration haben, die größer als oder gleich etwa  $5 \cdot 10^{15}$  Dotanden/cm<sup>3</sup> ist. Bei einigen weiteren Ausführungsformen kann der dotierte Bereich **110** eine Dotierungskonzentration haben, die größer als oder gleich etwa  $10^{17}$  Dotanden/cm<sup>3</sup> ist. Der dotierte Bereich **110** hat eine Tiefe  $d_p$ , die kleiner als die Tiefe  $d_{BDTI}$  der Vielzahl von BDTI-Strukturen **204a** - **204b** ist, sodass die Vielzahl von BDTI-Strukturen **204a** - **204b** vertikal durch den dotierten Bereich **110** verläuft. Zum Beispiel kann

bei verschiedenen Ausführungsformen der dotierte Bereich **110** bis in eine Tiefe  $d_p$  in dem Halbleitersubstrat **102** reichen, die größer als oder gleich etwa  $0,1 \mu\text{m}$  ist.

[0025] Fig. 3 zeigt eine Schnittansicht einiger weiterer Ausführungsformen eines BSI-CMOS-Bildsensors (BSI: backside illumination; Rückseitenbeleuchtung) **300**, der eine Fotodiode aufweist, die von einer BDTI-Struktur durch einen p-dotierten Bereich getrennt ist.

[0026] Der BSI-CMOS-Bildsensor **300** weist einen Pixelbereich **301** auf, der in einem Halbleitersubstrat **102** angeordnet ist. Bei einigen Ausführungsformen kann der Pixelbereich **301** von benachbarten Pixelbereichen durch eine oder mehrere Isolationsstrukturen **306** (z. B. flache Grabenisolationsbereiche) getrennt sein, die in dem Halbleitersubstrat **102** auf gegenüberliegenden Seiten des Pixelbereichs **301** angeordnet sind. Die eine oder die mehreren Isolationsstrukturen **306** können ein Isoliermaterial umfassen, das in einem Graben auf einer Vorderseite **102f** des Halbleitersubstrats **102** angeordnet ist.

[0027] Der Pixelbereich **301** weist eine Fotodiode **302** auf, die einen ersten Bereich **302a** mit einer ersten Dotierungsart (z. B. n-Dotierung) und einen zweiten Bereich **302b** mit einer zweiten Dotierungsart (z. B. p-Dotierung) hat, die von der ersten Dotierungsart verschieden ist. Der erste Bereich **302a** erstreckt sich vertikal von dem zweiten Bereich **302b** bis zu einem p-Bereich **303**. Bei einigen Ausführungsformen kann der p-Bereich **303** eine Dotierungskonzentration haben, die größer als oder gleich etwa  $5 \cdot 10^{15}$  Atome/ $\text{cm}^3$  ist. Bei einigen Ausführungsformen kann der p-Bereich **303** entlang einer Rückseite **102b** des Halbleitersubstrats **102** angeordnet sein.

[0028] Auf der Vorderseite **102f** des Halbleitersubstrats **102** ist ein Übertragungstransistor **309** angeordnet. Der Übertragungstransistor **309** weist eine dielektrische Gate-Schicht **308**, die auf der Vorderseite des Halbleitersubstrats **102** angeordnet ist, und eine Gate-Elektrode **310** auf, die auf der dielektrischen Gate-Schicht **308** angeordnet ist. Bei einigen Ausführungsformen sind Seitenwand-Abstandshalter **312** auf gegenüberliegenden Seiten der Gate-Elektrode **310** angeordnet. Der Übertragungstransistor **309** ist seitlich zwischen der Fotodiode **302** und einer Float-Diffusionswanne **304** angeordnet.

[0029] Eine ILD-Schicht (ILD: interlevel dielectric; Zwischenebenen-Dielektrikum) **106** ist entlang der Vorderseite **102f** des Halbleitersubstrats **102** angeordnet. Die ILD-Schicht **106** umfasst ein oder mehrere ILD-Materialien. Bei verschiedenen Ausführungsformen kann die ILD-Schicht **106** eine oder mehrere dielektrische Low-k-Schichten (d. h. ein Dielektrikum mit einer Dielektrizitätskonstante, die kleiner als

etwa 3,9 ist), eine dielektrische Ultra-Low-k-Schicht oder ein Oxid (z. B. Siliciumoxid) umfassen. In der ILD-Schicht **106** sind leitende Kontakte **314** angeordnet. Die leitenden Kontakte **314** reichen von der Gate-Elektrode **310** und der Float-Diffusionswanne **304** bis zu einer oder mehreren Metalldrahtschichten (nicht dargestellt). Bei verschiedenen Ausführungsformen können die leitenden Kontakte **314** ein leitendes Metall umfassen, wie zum Beispiel Kupfer oder Wolfram.

[0030] In der Rückseite **102b** des Halbleitersubstrats **102** sind entlang den Rändern des Pixelbereichs **310** BDTI-Strukturen **315** angeordnet. Die Vielzahl von BDTI-Strukturen **315** kann eine Passivierungsschicht **316** umfassen, die auf den Seitenwänden eines Grabens angeordnet ist, der in die Rückseite **102b** des Halbleitersubstrats **102** hinein reicht. Eine dielektrische High-k-Schicht **318** trennt vertikal und seitwärts die Passivierungsschicht **316** von einer dielektrischen Füllschicht **114**, die den übrigen Graben füllt. Bei einigen Ausführungsformen können sich die Passivierungsschicht **316** und die dielektrische High-k-Schicht **318** über die Rückseite **102b** des Halbleitersubstrats **102** zwischen einem ersten Graben und einem zweiten Graben erstrecken. Bei einigen Ausführungsformen kann die Passivierungsschicht **316** einen Antireflexbelag (anti-reflective coating; ARC) umfassen, wie zum Beispiel eine untere Antireflex-Abdeckschicht (bottom resist anti-reflective coating; BARC). Bei anderen Ausführungsformen kann die Passivierungsschicht **316** ein organisches Polymer oder ein Metalloxid umfassen. Bei einigen Ausführungsformen kann die dielektrische High-k-Schicht **318** zum Beispiel Hafniumoxid ( $\text{HfO}$ ), Hafnium-Siliciumoxid ( $\text{HfSiO}$ ), Hafnium-Aluminiumoxid ( $\text{HfAlO}$ ) oder Hafnium-Tantaloxid ( $\text{HfTaO}$ ) umfassen.

[0031] Eine Schicht **320** aus dielektrischem Material trennt vertikal eine Vielzahl von Farbfiltern **116** von der Rückseite **102b** des Halbleitersubstrats **102**. Bei einigen Ausführungsformen kann die Vielzahl von Farbfiltern **116** in einer Gitterstruktur **322** angeordnet sein, die sich auf der Schicht **320** aus dielektrischem Material befindet. Bei einigen Ausführungsformen kann die Gitterstruktur **322** ein Stapelgitter umfassen, das ein Metallgerüst hat, das von einem dielektrischen Material umgeben ist. Bei einigen Ausführungsformen können die Dielektrisches-Material-Schicht **320** und das Stapelgitter das gleiche dielektrische Material [z. B. Siliciumdioxid ( $\text{SiO}_2$ )] haben.

[0032] Über der Vielzahl von Farbfiltern **116** ist eine Vielzahl von Mikrolinsen **118** angeordnet. Bei einigen Ausführungsformen hat die Vielzahl von Mikrolinsen **118** jeweils eine im Wesentlichen ebene Unterseite, die an die Vielzahl von Farbfiltern **116** angrenzt, und eine gekrümmte Oberseite. Die gekrümmte Oberseite ist so konfiguriert, dass sie einfallende Strahlung zu dem darunter liegenden Pixelbereich **301** fokussiert.

[0033] Bei Betrieb des BSI-CMOS-Bildsensors **300** wird einfallende Strahlung von der Mikrolinse **118** auf den darunter liegenden Pixelbereich **301** fokussiert. Wenn einfallende Strahlung mit ausreichender Energie auf die Fotodiode **302** auftrifft, erzeugt sie ein Elektronen-Loch-Paar, das einen Fotostrom erzeugt. Der Übertragungstransistor **309** steuert die Ladungsübertragung von der Fotodiode **302** zu der Float-Diffusionswanne **304**. Wenn der Ladungspegel in der Float-Diffusionswanne **301** hoch genug ist, wird ein Sourcefolgertransistor **324** aktiviert und Ladungen werden entsprechend der Aktivierung eines für die Adressierung verwendeten Zeilenwähltransistors **326** selektiv abgegeben. Ein Rücksetztransistor **328** ist so konfiguriert, dass er die Fotodiode **302** zwischen Belichtungsperioden zurücksetzt.

[0034] Die **Fig. 4** bis **Fig. 11** erläutern einige Ausführungsformen von Schnittansichten **400** - **1100**, die ein Verfahren zum Herstellen eines BSI-CMOS-Bildsensors zeigen, der einen dotierten Bereich hat, der eine Fotodiode von einer BDTI-Struktur trennt.

[0035] Wie in der Schnittansicht **400** von **Fig. 4** gezeigt ist, wird eine Dotandenspezies **404** in ein Halbleitersubstrat **402** implantiert, um einen dotierten Bereich **406** herzustellen. Bei verschiedenen Ausführungsformen kann das Halbleitersubstrat **402** jede Art von Halbleiterkörper (z. B. kompaktes Silicium-/CMOS-Material, SiGe, SOI usw.) umfassen, wie etwa einen Halbleiterwafer oder ein oder mehrere Chips auf einem Wafer, sowie jede andere Art von Halbleiter- und/oder Epitaxialschichten, die darauf hergestellt sind und/oder auf andere Weise damit assoziiert sind. Bei einigen Ausführungsformen kann die Dotandenspezies **404** einen p-Dotanden (z. B. Bor) umfassen, der in eine Vorderseite **402f** des Halbleitersubstrats **402** implantiert wird. Bei anderen Ausführungsformen kann die Dotandenspezies **404** einen n-Dotanden (z. B. Phosphor) umfassen. Bei einigen Ausführungsformen kann die Dotandenspezies **404** in die Rückseite **402b** des Halbleitersubstrats **402** implantiert werden. Bei einigen Ausführungsformen kann die Dotandenspezies **404** durch eine Deck-Implantation (d. h. eine unmaskierte Implantation) implantiert werden. Bei anderen Ausführungsformen kann die Dotandenspezies **404** durch eine selektive Implantation (d. h. eine maskierte Implantation) implantiert werden.

[0036] Wie in der Schnittansicht **500** von **Fig. 5** gezeigt ist, wird ein Übertragungstransistor **309** auf einer Vorderseite **402f** des Halbleitersubstrats **402** hergestellt. Der Übertragungstransistor **309** kann durch Abscheiden einer dielektrischen Gate-Schicht und einer Gate-Elektrodenschicht auf dem Halbleitersubstrat **402** hergestellt werden. Die dielektrische Gate-Schicht und die Gate-Elektrodenschicht werden anschließend so strukturiert, dass eine dielektrische Gate-Schicht **308** und eine Gate-Elektrodenschicht

**310** entstehen. Auf den äußeren Seitenwänden der Gate-Elektrode **310** können Seitenwand-Abstandshalter **312** hergestellt werden. Bei einigen Ausführungsformen können die Abstandshalter **312** durch Abscheiden von Nitrid auf der Vorderseite **402f** des Halbleitersubstrats **402** und selektives Ätzen des Nitrids hergestellt werden.

[0037] Implantationsprozesse werden in der Vorderseite **402f** des Halbleitersubstrats **402** durchgeführt, um eine Fotodiode **302** entlang einer ersten Seite des Übertragungstransistors **309** und eine Float-Diffusionswanne **304** entlang einer gegenüberliegenden zweiten Seite des Übertragungstransistors **309** herzustellen. Die Fotodiode **302** kann hergestellt werden durch selektives Implantieren des Halbleitersubstrats **402** mit einem ersten Implantationsprozess zum Ausbilden eines ersten Bereichs **302a**, der eine erste Dotierungsart (z. B. n-Dotierung) hat, und mit einem zweiten, nachfolgenden Implantationsprozess zum Ausbilden eines angrenzenden zweiten Bereichs **302b**, der eine zweite Dotierungsart (z. B. n-Dotierung) hat, die von der ersten Dotierungsart verschieden ist. Bei einigen Ausführungsformen kann der erste Bereich **302a** vertikal an den dotierten Bereich **406** angrenzen. Bei einigen Ausführungsformen kann das Halbleitersubstrat **402** entsprechend einer strukturierten Maskierungsschicht (nicht dargestellt), die ein Fotoresist umfasst, selektiv implantiert werden.

[0038] Bei einigen Ausführungsformen können eine oder mehrere Isolationsstrukturen **306** (z. B. flache Grabenisolationsbereiche) in der Vorderseite **402f** des Halbleitersubstrats **402** auf gegenüberliegenden Seiten eines Pixelbereichs **301** hergestellt werden. Die eine oder die mehreren Isolationsstrukturen **306** können dadurch ausgebildet werden, dass die Vorderseite **402f** des Halbleitersubstrats **402** selektiv geätzt wird, um flache Gräben herzustellen, und anschließend ein Oxid in den flachen Gräben abgeschieden wird. Bei einigen Ausführungsformen können die eine oder die mehreren Isolationsstrukturen **306** vor der Herstellung des Übertragungstransistors **309**, der Fotodiode **302** und/oder der Float-Diffusionswanne **304** hergestellt werden.

[0039] Wie in der Schnittansicht **600** von **Fig. 6** gezeigt ist, wird ein BEOL-Metallisierungsstapel, der eine Vielzahl von Metallverbindungsschichten **108** umfasst, die in einer ILD-Schicht **106** angeordnet sind, auf der Vorderseite **402f** des Halbleitersubstrats **402** hergestellt. Bei einigen Ausführungsformen kann der BEOL-Metallisierungsstapel dadurch hergestellt werden, dass die ILD-Schicht **306**, die eine oder mehrere Schichten aus ILD-Material umfasst, auf der Vorderseite **402f** des Halbleitersubstrats **402** hergestellt wird. Die ILD-Schicht **106** wird anschließend geätzt, um Kontaktlöcher und/oder Metallgräben herzustellen. Die Kontaktlöcher und/oder Metallgräben wer-

den dann mit einem leitenden Material gefüllt, um die Vielzahl von Metallverbindungsschichten **108** herzustellen. Bei einigen Ausführungsformen kann die ILD-Schicht **106** mit einem physikalischen Gasphasenabscheidungsverfahren (z. B. PVD, CVD usw.) abgeschieden werden. Die Vielzahl von Metallverbindungsschichten **108** kann unter Verwendung eines Abscheidungsverfahrens und/oder eines Plattierungsverfahrens (z. B. Elektroplattierung, stromlose Plattierung usw.) hergestellt werden. Bei verschiedenen Ausführungsformen kann die Vielzahl von Metallverbindungsschichten **108** zum Beispiel Wolfram, Kupfer oder Aluminiumkupfer umfassen.

**[0040]** Wie in der Schnittansicht **700** von **Fig. 7** gezeigt ist, wird die ILD-Schicht **106** auf ein Handle-Substrat **702** gebondet. Bei einigen Ausführungsformen kann für den Bondprozess eine Oxid-Bond-Zwischenschicht (nicht dargestellt) verwendet werden, die zwischen der ILD-Schicht **106** und dem Handle-Substrat **702** angeordnet ist. Bei einigen Ausführungsformen kann der Bondprozess einen Schmelzbondprozess umfassen. Bei einigen Ausführungsformen kann das Handle-Substrat **702** einen Siliciumwafer umfassen.

**[0041]** Wie in der Schnittansicht **800** von **Fig. 8** gezeigt ist, wird die Dicke des Halbleitersubstrats **102** verringert. Durch Verdünnen des Halbleitersubstrats **102** wird die Dicke des Substrats von einer ersten Dicke  $t_1$  auf eine zweite Dicke  $t_2$  verringert, damit die Strahlung durch die Rückseite **102b** des Halbleitersubstrats **102** hindurch zu der Fotodiode **302** gehen kann. Bei einigen Ausführungsformen kann das Halbleitersubstrat **102** durch Ätzen der Rückseite **402b** des Halbleitersubstrats verdünnt werden. Bei anderen Ausführungsformen kann das Halbleitersubstrat **102** durch mechanisches Schleifen der Rückseite **402b** des Halbleitersubstrats verdünnt werden.

**[0042]** Wie in der Schnittansicht **900** von **Fig. 9** gezeigt ist, wird das Halbleitersubstrat **102** selektiv geätzt, um tiefe Gräben **902a - 902b** in der Rückseite **102b** des Halbleitersubstrats **102** herzustellen. Bei einigen Ausführungsformen kann das Halbleitersubstrat **102** durch Herstellen einer Maskierungsschicht **904** auf der Rückseite **102b** des Halbleitersubstrats **102** geätzt werden. Das Halbleitersubstrat **102** wird dann mit einem Ätzmittel **906** in den Bereichen behandelt, die nicht von der Maskierungsschicht **904** bedeckt sind. Das Ätzmittel **906** ätzt das Halbleitersubstrat **102** so, dass die tiefen Gräben **902a - 902b** entstehen, die in das Halbleitersubstrat **102** hinein reichen. Die tiefen Gräben **902a - 902b** verlaufen durch den dotierten Bereich **110** zu einer Stelle in dem Halbleitersubstrat **102**, die seitwärts durch den dotierten Bereich **110** von der Fotodiode **302** getrennt ist.

**[0043]** Bei verschiedenen Ausführungsformen kann die Maskierungsschicht **904** ein Fotoresist oder ein Nitrid (z. B. SiN) umfassen, das unter Verwendung eines fotolithografischen Prozesses strukturiert wird. Bei verschiedenen Ausführungsformen kann das Ätzmittel **906** ein Trockenätzmittel mit einer Ätzchemikalie, die eine Fluorspezies (z. B.  $CF_4$ ,  $CHF_3$ ,  $C_4F_8$  usw.) umfasst, oder ein Nassätzmittel sein [z. B. Fluorwasserstoffsäure (HF) oder Tetramethylammoniakhydrat (TMAH)].

**[0044]** Wie in der Schnittansicht **1000** von **Fig. 10** gezeigt ist, sind die tiefen Gräben **902a - 902b** mit einem dielektrischen Material gefüllt. Bei einigen Ausführungsformen wird eine Passivierungsschicht **316** in den tiefen Gräben **902a - 902b** hergestellt, und eine dielektrische High-k-Schicht **318** wird auf der Passivierungsschicht **316** in den tiefen Gräben **902a - 902b** hergestellt. Die Passivierungsschicht **316** und die dielektrische High-k-Schicht **318** bedecken die Seitenwände und Unterseiten der tiefen Gräben **902a - 902b**. Bei einigen Ausführungsformen können sich die Passivierungsschicht **316** und die dielektrische High-k-Schicht **318** über die Rückseite **102b** des Halbleitersubstrats **102** zwischen einem ersten tiefen Graben **902a** und einem zweiten tiefen Graben **902b** erstrecken. Eine dielektrische Füllschicht **114** wird hergestellt, um die übrigen tiefen Gräben **902a - 902b** zu füllen. Bei einigen Ausführungsformen wird nach dem Herstellen der dielektrischen Füllschicht **114** eine Planarisierung durchgeführt, um eine planare Oberfläche herzustellen, die entlang der Oberseite der dielektrischen High-k-Schicht **318** und der dielektrischen Füllschicht **114** verläuft. Bei einigen Ausführungsformen können die Passivierungsschicht **316**, die dielektrische High-k-Schicht **318** und die dielektrische Füllschicht **114** unter Verwendung eines physikalischen Gasphasenabscheidungsverfahrens abgeschieden werden.

**[0045]** Wie in der Schnittansicht **1100** von **Fig. 11** gezeigt ist, wird eine Vielzahl von Farbfiltern **116** auf der Rückseite **102b** des Halbleitersubstrats **102** hergestellt. Bei einigen Ausführungsformen kann die Vielzahl von Farbfiltern **116** dadurch hergestellt werden, dass eine Farbfilterschicht hergestellt wird, die dann strukturiert wird. Die Farbfilterschicht wird aus einem Material hergestellt, das Strahlung (z. B. Licht) durchlassen kann, das einen spezifischen Wellenlängenbereich hat, während Licht mit Wellenlängen außerhalb des spezifischen Bereichs abgeschirmt wird. Darüber hinaus wird bei einigen Ausführungsformen die Farbfilterschicht nach der Herstellung planarisiert.

**[0046]** Über der Vielzahl von Farbfiltern **116** wird eine Vielzahl von Mikrolinsen **118** hergestellt. Bei einigen Ausführungsformen kann die Vielzahl von Mikrolinsen **118** durch Abscheiden eines Mikrolinsenmaterials auf der Vielzahl von Farbfiltern **116** (z. B. durch ein Aufschleuder- oder ein Abscheidungsver-

fahren) hergestellt werden. Eine Mikrolinsen-Schablone (nicht dargestellt), die eine gekrümmte Oberseite hat, wird über dem Mikrolinsen-Material strukturiert. Bei einigen Ausführungsformen kann die Mikrolinsen-Schablone ein Fotoresist-Material umfassen, das mit einer verteilten Belichtungslichtdosis belichtet wird (z. B. wird bei einem negativen Fotoresist die Unterseite der Krümmung stärker belichtet und die Oberseite der Krümmung wird schwächer belichtet), entwickelt wird und gehärtet wird, um eine gewölbte Form herzustellen. Die Vielzahl von Mikrolinsen **118** wird dann durch selektives Ätzen des Mikrolinsen-Materials entsprechend der Mikrolinsen-Schablone hergestellt.

[0047] **Fig. 12** zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens **1200** zum Herstellen eines BSI-CMOS-Bildsensors, der ein Lichtabtastelement hat, das durch einen p-Bereich von den BDTI-Bereichen getrennt ist.

[0048] Das offenbarte Verfahren **1200** wird hier zwar als eine Serie von Schritten oder Vorgängen erläutert und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Vorgänge nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte oder Vorgänge in anderen Reihenfolgen als in den hier dargestellten und/oder beschriebenen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Vorgängen erfolgen. Darüber hinaus sind möglicherweise nicht alle angegebenen Schritte erforderlich, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren. Außerdem können ein oder mehrere der hier beschriebenen Schritte in einem oder mehreren einzelnen Schritten und/oder Phasen ausgeführt werden.

[0049] Im Schritt **1202** wird eine Dotandenspezies in ein Halbleitersubstrat implantiert, um einen dotierten Bereich herzustellen. Bei einigen Ausführungsformen wird die Implantation in eine Vorderseite des Halbleitersubstrats durchgeführt. Bei alternativen Ausführungsformen kann die Implantation in die Rückseite des Halbleitersubstrats durchgeführt werden. Bei einigen Ausführungsformen kann die Dotandenspezies einen p-Dotanden umfassen. **Fig. 4** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1202** entsprechen.

[0050] Im Schritt **1204** wird in der Vorderseite des Halbleitersubstrats ein Bildabtastelement hergestellt. Bei einigen Ausführungsformen kann das Bildabtastelement eine Fotodiode umfassen, die durch Implantieren einer Dotandenspezies in die Vorderseite des Halbleitersubstrats hergestellt wird. **Fig. 5** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1204** entsprechen.

[0051] Im Schritt **1206** wird ein Übertragungstransistor entlang der Vorderseite des Halbleitersubstrats hergestellt. **Fig. 5** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1206** entsprechen.

[0052] Im Schritt **1208** wird eine Float-Diffusionswanne in der Vorderseite des Halbleitersubstrats hergestellt. **Fig. 5** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1208** entsprechen.

[0053] Im Schritt **1210** wird ein BEOL-Metallisierungsstapel über dem Übertragungstransistor auf der Vorderseite des Halbleitersubstrats hergestellt. **Fig. 6** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1210** entsprechen.

[0054] Im Schritt **1212** wird der BEOL-Metallisierungsstapel auf ein Handle-Substrat gebondet. **Fig. 7** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1212** entsprechen.

[0055] Im Schritt **1214** wird das Halbleitersubstrat durch Entfernen von Material von der Rückseite des Halbleitersubstrats verdünnt. **Fig. 8** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1214** entsprechen.

[0056] Im Schritt **1216** wird die Rückseite des Halbleitersubstrats selektiv so geätzt, dass tiefe Gräben entstehen, die in das Halbleitersubstrat hinein reichen. **Fig. 9** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1216** entsprechen.

[0057] Im Schritt **1218** werden die tiefen Gräben mit einem oder mehreren dielektrischen Materialien gefüllt, um BDTI-Strukturen herzustellen, die durch den dotierten Bereich von dem Bildabtastelement getrennt sind. **Fig. 10** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1218** entsprechen.

[0058] Im Schritt **1220** werden Farbfilter und Mikrolinsen auf der Rückseite des Halbleitersubstrats hergestellt. **Fig. 11** zeigt eine Schnittansicht, die einigen Ausführungsformen entspricht, die dem Schritt **1220** entsprechen.

[0059] Somit betrifft die vorliegende Erfindung einen CMOS-Bildsensor, der einen dotierten Bereich, der zwischen tiefen Grabenisolationsstrukturen und einem Bildabtastelement angeordnet ist, aufweist und so konfiguriert ist, dass er den Dunkelstrom und die Anzahl von weißen Pixeln verringert, und ein zugehöriges Verfahren für seine Herstellung.

[0060] Bei einigen Ausführungsformen betrifft die vorliegende Erfindung einen CMOS-Bildsensor. Der



Bildsensor weist einen Pixelbereich auf, der in einem Halbleitersubstrat angeordnet ist und ein Bildabtastelement aufweist, das so konfiguriert ist, dass es Strahlung in ein elektrisches Signal umwandelt. Der Bildsensor weist weiterhin eine Vielzahl von BDTI-Strukturen auf, die sich von der Rückseite des Halbleitersubstrats zu Stellen in dem Halbleitersubstrat erstrecken, die sich auf gegenüberliegenden Seiten des Pixelbereichs befinden. Der Bildsensor weist weiterhin einen dotierten Bereich auf, der seitlich zwischen der Vielzahl von BDTI-Strukturen angeordnet ist und so konfiguriert ist, dass er das Bildabtastelement von der Vielzahl von BDTI-Strukturen trennt.

**[0061]** Bei einigen Ausführungsformen betrifft die vorliegende Erfindung einen CMOS-Bildsensor. Der Bildsensor weist eine Fotodiode, die in einem Halbleitersubstrat angeordnet ist, und eine Vielzahl von BDTI-Strukturen auf, die sich von der Rückseite des Halbleitersubstrats bis zu Stellen in dem Halbleitersubstrat erstrecken, die sich auf gegenüberliegenden Seiten der Fotodiode befinden. Der Bildsensor weist weiterhin einen dotierten Bereich auf, der entlang der Rückseite des Halbleitersubstrats angeordnet ist und so konfiguriert ist, dass er die Fotodiode von der Vielzahl von BDTI-Strukturen trennt. Der Bildsensor weist weiterhin einen BEOL-Metallisierungsstapel auf, der auf der Vorderseite des Halbleitersubstrats angeordnet ist und eine Vielzahl von Metallverbindungsschichten aufweist, die in einer dielektrischen Zwischenebenenschicht angeordnet sind.

**[0062]** Bei weiteren Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines Bildsensors. Das Verfahren umfasst das Implantieren einer Dotandenspezies in ein Halbleitersubstrat, um einen dotierten Bereich herzustellen, und das Herstellen eines Bildabtastelements in einer Vorderseite des Halbleitersubstrats. Das Verfahren umfasst weiterhin das Ätzen des Halbleitersubstrats so, dass eine Vielzahl von tiefen Gräben entsteht, die in die Rückseite des Halbleitersubstrats hinein reichen, wobei die Rückseite des Halbleitersubstrats der Vorderseite des Halbleitersubstrats gegenüberliegt. Das Verfahren umfasst weiterhin das Füllen der Vielzahl von tiefen Gräben mit einem oder mehreren dielektrischen Materialien, um BDTI-Strukturen herzustellen, die durch den dotierten Bereich von dem Bildabtastelement getrennt sind.

### Patentansprüche

1. CMOS-Bildsensor (100) mit:  
 einem Pixelbereich (103a, 103b, 103c), der in einem Halbleitersubstrat (102) angeordnet ist und ein Bildabtastelement (104) aufweist, das so konfiguriert ist, dass es Strahlung (120) in ein elektrisches Signal umwandelt;  
 einer Vielzahl von BDTI-Strukturen (204a-204b);  
 BDTI: backside deep trench isolation; rückseitige tie-

fe Grabenisolation), die sich von einer Rückseite des Halbleitersubstrats (102) zu Stellen in dem Halbleitersubstrat (102) erstrecken, die sich auf gegenüberliegenden Seiten des Pixelbereichs (103a, 103b, 103c) befinden; und

einem dotierten Bereich (110), der seitlich zwischen der Vielzahl von BDTI-Strukturen (204a-204b) angeordnet ist und das Bildabtastelement (104) von der Vielzahl von BDTI-Strukturen (204a-204b) trennt, wobei die Vielzahl von BDTI-Strukturen (204a-204b) Folgendes umfasst:

eine Passivierungsschicht (316), die einen Graben in der Rückseite des Halbleitersubstrats (102) bedeckt; und

eine Oxidschicht (114), die in dem Graben angeordnet ist und vertikal und seitwärts durch eine dielektrische High-k-Schicht (318) von der Passivierungsschicht (316) getrennt ist.

2. Bildsensor (100) nach Anspruch 1, wobei der dotierte Bereich (110) eine Dotierungskonzentration hat, die größer als etwa  $5 \cdot 10^{15}$  Dotanden/cm<sup>3</sup> ist.

3. Bildsensor (100) nach einem der vorhergehenden Ansprüche, der weiterhin Folgendes aufweist:  
 einen BEOL-Metallisierungsstapel (BEOL: back end of line), der auf einer Vorderseite des Halbleitersubstrats (102) angeordnet ist und eine Vielzahl von Metallverbindungsschichten umfasst, die in einer oder mehreren dielektrischen Zwischenebenenschichten angeordnet sind, wobei die Vorderseite des Halbleitersubstrats (102) der Rückseite des Halbleitersubstrats (102) gegenüberliegt.

4. Bildsensor (100) nach einem der vorhergehenden Ansprüche, wobei die Vielzahl von BDTI-Strukturen (204a-204b) vertikal von der Rückseite des Halbleitersubstrats (102) durch den dotierten Bereich (110) zu einer Stelle verläuft, die seitwärts von dem Bildabtastelement (104) getrennt ist.

5. Bildsensor (100) nach einem der vorhergehenden Ansprüche, wobei sich die Passivierungsschicht (316) seitwärts über die Rückseite des Halbleitersubstrats (102) zwischen benachbarten BDTI-Strukturen der Vielzahl von BDTI-Strukturen (204a-204b) erstreckt.

6. Bildsensor (100) nach einem der vorangehenden Ansprüche, wobei der dotierte Bereich (110) an einen Teil der Passivierungsschicht (316) angrenzt, der sich seitwärts über die Rückseite des Halbleitersubstrats (102) erstreckt.

7. Bildsensor (100) nach einem der vorhergehenden Ansprüche, wobei der dotierte Bereich (110) eine Tiefe hat, die kleiner als etwa 0,5 Mikrometer ist.

8. Bildsensor nach einem der vorhergehenden Ansprüche, wobei

das Bildabtastelement (104) eine Fotodiode (202) umfasst, die einen ersten Bereich (202a) mit einer ersten Dotierungsart und einen zweiten Bereich (202b) mit einer zweiten Dotierungsart hat, die von der ersten Dotierungsart verschieden ist, und die gegenüberliegenden Seiten des ersten Bereichs (202a) in Kontakt mit dem zweiten Bereich (202b) und dem dotierten Bereich (110) sind.

9. Bildsensor nach Anspruch 8, wobei der dotierte Bereich (110) einen p-Bereich umfasst, der vertikal an den ersten Bereich (202a) der Fotodiode (202) angrenzt.

10. Bildsensor nach Anspruch 8 oder 9 in Kombination mit Anspruch 3, wobei der dotierte Bereich (110) seitwärts an Seitenwände der Fotodiode (202) angrenzt.

11. Bildsensor (100) nach einem der Ansprüche 8 bis 10 in Kombination mit Anspruch 3, wobei der erste Bereich (202a) der Fotodiode (202) eine n-Dotierungskonzentration aufweist und an den dotierten Bereich angrenzt, und der zweite Bereich (202b) eine p-Dotierungskonzentration aufweist und vertikal zwischen der Vorderseite des Halbleitersubstrats und dem ersten Bereich angeordnet ist, und der dotierte Bereich (110) eine p-Dotierungskonzentration aufweist.

12. Bildsensor (100) nach einem der Ansprüche 8 bis 11 in Kombination mit Anspruch 3, der weiterhin Folgendes aufweist:  
einen Übertragungstransistor (309), der in der Vorderseite des Halbleitersubstrats (102) an einer Stelle angeordnet ist, die sich seitlich zwischen der Fotodiode (302) und einer Float-Diffusionswanne (304) befindet, die in dem Halbleitersubstrat (102) angeordnet ist.

13. Verfahren zum Herstellen eines Bildsensors (100) mit den folgenden Schritten:  
Implantieren einer Dotandenspezies in ein Halbleitersubstrat (102), um einen dotierten Bereich (110) herzustellen;  
Herstellen eines Bildabtastelements (104) in einer Vorderseite des Halbleitersubstrats (102);  
Ätzen der Halbleitersubstrats (102) so, dass eine Vielzahl von tiefen Gräben entsteht, die in eine Rückseite des Halbleitersubstrats (102) hinein reichen, wobei die Rückseite des Halbleitersubstrats (102) der Vorderseite des Halbleitersubstrats (102) gegenüberliegt; und  
Füllen der Vielzahl von tiefen Gräben mit einem oder mehreren dielektrischen Materialien, um BDTI-Strukturen (204a-204b; BDTI: backside deep trench isolation; rückseitige tiefe Grabenisolation) herzustellen, die durch den dotierten Bereich (110) von dem Bildabtastelement (104) getrennt sind, wobei das Füllen der Vielzahl von Gräben umfasst:

Herstellen einer Passivierungsschicht (316) in den tiefen Gräben, und  
Herstellen einer High-k-Schicht (318) auf der Passivierungsschicht (316) in den tiefen Gräben.

14. Verfahren nach Anspruch 13, das weiterhin den folgenden Schritt aufweist:

Herstellen eines BEOL (BEOL: back end of line)-Metallisierungstapels auf der Vorderseite des Halbleitersubstrats (102), wobei der BEOL-Metallisierungstapel eine Vielzahl von Metallverbindungsschichten umfasst, die in einer oder mehreren dielektrischen Zwischenebenenschichten angeordnet sind.

15. Verfahren nach Anspruch 13 oder 14, wobei die Dotandenspezies in die Vorderseite des Halbleitersubstrats (102) implantiert wird, bevor die Vielzahl von tiefen Gräben hergestellt wird.

Es folgen 7 Seiten Zeichnungen

Anhängende Zeichnungen




Fig. 1




Fig. 2






Fig. 3




**Fig. 4**




**Fig. 5**

600 →



**Fig. 6**

700 →



**Fig. 7**




Fig. 8




Fig. 9




Fig. 10





Fig. 11



1200 →



**Fig. 12**