



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년01월09일
 (11) 등록번호 10-0792385
 (24) 등록일자 2008년01월02일

(51) Int. Cl.

H01J 1/304 (2006.01)

- (21) 출원번호 10-2005-0123430
- (22) 출원일자 2005년12월14일
심사청구일자 2006년09월15일
- (65) 공개번호 10-2007-0063318
- (43) 공개일자 2007년06월19일
- (56) 선행기술조사문헌
JP2004158357 A
JP2004079223 A
US20050224726 A1

(73) 특허권자

주식회사 하이닉스반도체
 경기 이천시 부발읍 아미리 산136-1

(72) 발명자

김도형
 경기 성남시 분당구 야탑동 시그마3 616호

홍기로

서울 영등포구 양평동3가 101번지 현대6차아파트
 606-404

서대영

경기 이천시 부발읍 아미리 148-1 현대임대아파트
 109-411

(74) 대리인

특허법인 신성

전체 청구항 수 : 총 14 항


심사관 : 박부식

(54) 나노팁전자방출원, 그의 제조 방법 및 그를 구비한 나노팁리소그래피 장치

(57) 요약

본 발명은 30nm급 이하의 미세 패턴까지도 패터닝할 수 있으면서 쓰루풋도 증가시킬 수 있는 나노팁전자방출원, 그의 제조 방법 및 그를 구비한 나노팁 리소그래피 장치를 제공하기 위한 것으로, 본 발명의 나노팁 리소그래피 장치는 복수의 나노팁(탄탈륨산화막나노팁)으로 이루어진 나노팁어레이를 갖고 소정 인가전압에 의해 상기 나노팁으로부터 전자를 방출하는 전자방출원, 및 상기 전자방출원의 나노팁어레이와 대향하여 배치되며 상기 방출되는 전자에 의해 노광되는 포토레지스트가 도포된 웨이퍼를 포함하고, 상술한 본 발명은 광학렌즈부분과 광원을 만들어내는 장치가 필요없으므로 리소그래피장치의 크기를 작게하고 간단하게 구성할 수 있으며, 하나의 전자(One electron)를 제어하여 리소그래피 공정에 사용하기 때문에 기존 광원에 비해 제어하기 쉽고, 탐침을 이용한 단결정의 탄탈륨산화막나노팁의 생성 방법을 이용하므로 나노팁의 컨트롤이 용이하며, 나노팁 기판과 나노팁 생성비용 및 시간이 짧아 유지관리가 용이한 효과가 있다.

대표도 - 도6



특허청구의 범위

청구항 1

삭제

청구항 2

삭제

청구항 3

도전막 표면을 탐침을 이용하여 산화시킨 단결정의 산화막나노팁이 일정 거리마다 형성된 나노팁어레이를 구비하는 전자방출원; 및

상기 나노팁어레이에 대향하여 상기 전자방출원으로부터 방출되는 전자에 의해 노광되는 포토레지스트가 도포된 웨이퍼를 포함하고,

상기 전자는 상기 산화막나노팁 아래의 도전막으로부터 방출되는 나노팁 리소그래피 장치.

청구항 4

제3항에 있어서,

상기 도전막은 탄탈륨막이고, 상기 산화막나노팁은 탄탈륨산화막나노팁인 것을 특징으로 하는 나노팁 리소그래피 장치.

청구항 5

제3항에 있어서,

상기 전자방출원에 고전위 전압이 인가되고, 상기 웨이퍼는 접지된 것을 특징으로 하는 나노팁 리소그래피 장치.

청구항 6

제5항에 있어서,

상기 고전위전압은 상기 탄탈륨산화막나노팁의 페르미 레벨보다 더 높은 전압을 인가하는 것을 특징으로 하는 나노팁 리소그래피 장치.

청구항 7

제3항에 있어서,

상기 산화막나노팁어레이의 각 산화막나노팁은 상기 웨이퍼의 다이맵과 1:1~4:1로 매칭되는 것을 특징으로 하는 나노팁 리소그래피 장치.

청구항 8

기관 상에 도전막을 형성하는 단계;

탐침을 이동시켜가면서 상기 도전막의 표면을 산화시켜 상기 도전막의 산화막나노팁으로 이루어진 나노팁어레이를 형성하는 단계; 및

상기 나노팁어레이에 소정 전압을 인가하여 전자를 방출시키는 단계

리소그래피용 나노팁 전자방출원의 제조 방법.

청구항 9

제8항에 있어서,

상기 나노팁어레이를 형성하는 단계는,

산화분위기에서 상기 탐침에 소정 전압을 걸어주는 것을 특징으로 하는 리소그래피용 나노팁전자방출원의 제조 방법.

청구항 10

제9항에 있어서,

상기 탐침은,

AFM 탐침 또는 SPM 탐침을 이용하는 것을 특징으로 하는 리소그래피용 나노팁 전자방출원의 제조 방법.

청구항 11

제9항에 있어서,

상기 산화분위기는,

H₂O(H₂O의 분압은 1%~100%) 또는 O₂ 플라즈마를 사용하는 것을 특징으로 하는 리소그래피용 나노팁 전자방출원의 제조 방법.

청구항 12

제9항에 있어서,

상기 탐침에 걸어주는 전압은, 5V~30V로 하는 것을 특징으로 하는 리소그래피용 나노팁 전자방출원의 제조 방법.

청구항 13

제8항에 있어서,

상기 도전막은, 탄탈륨막으로 형성하는 것을 특징으로 하는 리소그래피용 나노팁 전자방출원의 제조 방법.

청구항 14

제13항에 있어서,

상기 탄탈륨막은, 스퍼터법, 화학기상증착법 또는 원자층증착법 중 어느 하나를 이용하여 100Å~300Å 두께로 증착하는 것을 특징으로 하는 리소그래피용 나노팁 전자방출원의 제조 방법.

청구항 15

제8항에 있어서,

상기 기판은,

폴리실리콘, 단결정실리콘, TiN, Ti 및 W으로 이루어진 그룹 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 리소그래피용 나노팁 전자방출원의 제조 방법.

청구항 16

제8항에 있어서,

상기 나노팁어레이에 전압을 인가하여 전자를 방출시키는 단계는,

상기 도전막의 산화막나노팁이 갖는 페르미레벨보다 더 높은 전압을 인가하는 것을 특징으로 하는 리소그래피용 나노팁 전자방출원의 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <15> 본 발명은 노광장치에 관한 것으로, 특히 나노팁 리소그래피 장치(Nanotip lithography)에 관한 것이다.
- <16> 반도체 제조 공정에서의 리소그래피(Lithography) 공정은 특정한 파장의 광원을 이용하여 웨이퍼 표면에 패턴을 하여 미세 패턴을 형성하는 기술이다.
- <17> 하지만, 최근에 점점 더 작은 미세 패턴이 필요하게 되면서 기존 파장의 광원으로는 패턴링이 되지 않는 한계 상황에 부딪히게 되었다. 이는 광 간섭현상 및 회절 현상이 발생하여 특정 파장의 광을 웨이퍼 표면에 정확하게 포커싱하기 힘들어지면서 발생하기 시작한다.
- <18> 즉, 광 간섭현상 및 회절 현상 등으로 인해 정확하게 패턴링할 수 있는 최소 포커싱 사이즈가 더 이상 작아지지 못하여 특정한 파장의 광원을 이용하여 웨이퍼 위에 미세 패턴을 형성하는데 어려움이 있다.
- <19> 이러한 어려움을 극복하기 위해 ArF 이멀전(Emulsion) 방식의 리소그래피 장치가 개발되었지만 50nm급 이하 반도체 패턴 형성에는 이또한 한계를 보이고 있다. 이에 더 미세한 패턴의 디파인(define)은 현재 기술로 불가능한 것으로 여겨지고 있으며, 이를 가능하게 하기 위해 X 레이 리소그래피 장치와 전자빔(E-beam) 리소그래피 장치 방식을 대안으로 생각하고 있다.
- <20> 그러나, X 레이 리소그래피 장치의 경우 마스크를 제조하기 어려우며 광원 특성상 패턴링시에도 많은 문제점을 내포하고 있다.
- <21> 도 1 은 종래 기술에 따른 전자 빔 리소그래피 장치의 단면도이다.
- <22> 도 1에서 전자빔(Electron beam) 리소그래피 장치는 전자빔(10)을 발생하는 전자총(12)과, 발생된 전자 빔(10)에 소정의 형상으로 성형을 가하는 성형용 편향기(14) 및 성형용 렌즈(16)와, 성형된 전자 빔(10)을 집광시키는 대물렌즈(18) 및 편향기(20)와, 전자 빔(10)을 단속하며 가속하는 기능을 가지는 원형 애퍼처(circular aperture)형상의 홀더(22)와, 타겟(26)을 탑재하며 상기 전자 빔(10)과 수직인 스테이지(28)와 상기 스테이지를 수납하는 챔버(24)를 구비한다. 스테이지(28)는 타겟(26)을 전자 빔(10)에 수직인 평면 상에서 이차원적으로 이동시킨다.
- <23> 투사된 전자 빔(10)은 스테이지(28)에 탑재된 타겟(26)(여기서는 웨이퍼)에 입사된다.
- <24> 그러나, 도 1과 같은 전자빔 리소그래피 장치는 뛰어난 패턴링 특성에도 불구하고 웨이퍼 한 장을 노광하는데 걸리는 시간이 많이 걸려 쓰루풋(Through put) 개념에서 단점을 가지고 있다. 또한, 빔 다발로 노광을 진행하기 때문에 전자들 사이에 미치는 힘으로 인해 30nm 이하 패턴을 형성할 수 없다.
- <25> 위와 같은 문제로 인해 50nm급 이하 미세 패턴을 적용하고자 하는 최근의 반도체 소자에서 이를 패턴링하기 위한 리소그래피 장치 개발이 힘들고 늦어져 50nm 공정 개발에서 가장 큰 어려움으로 작용하고 있다.

발명이 이루고자 하는 기술적 과제

- <26> 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 30nm급 이하의 미세 패턴까지도 패턴링할 수 있으면서 쓰루풋도 증가시킬 수 있는 나노팁전자방출원, 그의 제조 방법 및 그를 구비한 나노팁 리소그래피 장치를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

- <27> 상기 목적을 달성하기 위한 본 발명의 나노팁 리소그래피 장치는 도전막 표면을 탐침을 이용하여 산화시킨 단결정의 산화막나노팁이 일정 거리마다 형성된 나노팁어레이를 구비하는 전자방출원; 및 상기 나노팁어레이에 대향하여 상기 전자방출원으로부터 방출되는 전자에 의해 노광되는 포토레지스트가 도포된 웨이퍼를 포함하고, 상기 전자는 상기 산화막나노팁 아래의 도전막으로부터 방출되는 것을 특징으로 하고, 상기 도전막은 탄탈륨막이고, 상기 산화막나노팁은 탄탈륨산화막나노팁인 것을 특징으로 한다.
- <28> 이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
- <29> 후술하는 실시예는, 리소그래피 장치의 광학기기부분(즉, 노광원)으로 나노팁전자방출원을 사용하고, 나노팁전

자방출원은 탐침을 이용하여 탄탈륨막을 산화시키므로써 얻는 탄탈륨산화막나노팁어레이로 구성되며, 탄탈륨산화막나노팁어레이에 강한 전계를 인가하므로써 탄탈륨산화막나노팁으로부터 전자를 방출하여 이 방출된 전자를 포토레지스트에 조사하므로써 리소그래피 공정의 노광(Exposure)을 진행한다.

- <30> 먼저, 나노팁전자방출원의 제조 방법을 살펴보기로 한다.
- <31> 도 2a 내지 도 2d는 본 발명의 실시예에 따른 나노팁 전자 방출원의 제조 방법을 도시한 도면이다.
- <32> 도 2a에 도시된 바와 같이, 기판(101) 위에 탄탈륨막(102)을 증착한다.
- <33> 여기서, 기판(101)은 폴리실리콘, 단결정실리콘, TiN, Ti 및 W으로 이루어진 그룹 중에서 선택된 어느 하나이고, 탄탈륨막(102)은 스퍼터법(Sputter), 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층증착법(Atomic Layer Deposition; ALD)을 이용하여 100Å~300Å 두께로 증착한다.
- <34> 도 2b에 도시된 바와 같이, 탄탈륨막(102)이 증착된 기판(101)을 챔버(103) 내부에 로딩시킨 후, 챔버(103) 내부를 산화(Oxidation) 분위기로 만들어 탐침(Tip, 104)을 이용하여 탄탈륨막(102)을 산화시키므로써 탄탈륨산화막나노팁(Ta₂O₅ nanotip, 105)을 형성한다.
- <35> 이때, 탄탈륨산화막나노팁(105)을 형성하기 위해 산화분위기는 H₂O 또는 산소플라즈마를 이용하고, 탐침(104)에 걸어주는 전압(Applied voltage)은 5V~30V로 하며, 산화시간(oxidation time)은 10초~3분 동안 진행한다. 그리고, 상대습도(Relative humidity)는 40%~80% 범위로 한다.
- <36> 그리고, 산화를 위해 사용하는 탐침(104)으로는 AFM 탐침(Atomic Force Microscopy tip) 또는 SPM 탐침(Scanning probe Microscopy tip)을 이용하는데, 특히 AFM 탐침을 사용하는 경우에는, H₂O 분위기에서 탄탈륨막(102)을 산화시키며, 이때 H₂O의 분압은 1%~100%으로 하고, AFM 탐침에 걸어주는 전압은 5V~30V로 한다.
- <37> 상술한 산화 공정시, 기판(101)은 접지된다. 그리고, 탐침에 의해 형성되는 탄탈륨산화막나노팁(105)은 다결정이 아닌 단결정 구조를 갖는다. 참고로, 일반적인 증착법들을 통해 형성한 탄탈륨산화막은 다결정 구조를 갖는다. 이처럼, 본 발명은 탐침(104)을 이용한 단결정의 탄탈륨산화막나노팁(105)은 일정한 조건에서 정량적으로 성장하기 때문에 다결정에 비해 컨트롤(특히, 두께 조절)이 용이하다.
- <38> 탄탈륨산화막나노팁이 형성되는 원리, 즉 탄탈륨막 표면의 산화 메카니즘은 다음과 같다.
- <39> 탄탈륨막(102) 표면 근처에 AFM 탐침을 세팅하면, H₂O 분위기를 통해 탐침(104)과 탄탈륨막(102) 표면 사이에 페러데이전류(Faraday current)가 흐른다. 이때, 탄탈륨막(102) 표면은 탄탈륨산화막(Ta₂O₅)을 형성하기 위해 산화되고, 탐침(104)의 스캐닝에 의해 Ta₂O₅이 형성된다.
- <40> 탐침과 H₂O 분위기간의 화학반응 및 탄탈륨막과 H₂O 분위기간의 화학반응은 다음과 같다.
- <41> 탐침과 H₂O 분위기간의 화학반응 : $10H^{\dagger} + 10e \rightarrow 5H_2$
- <42> 탄탈륨막과 H₂O 분위기간의 화학반응 : $2Ta + 10h^{\dagger} + 5H_2O \rightarrow Ta_2O_5 + 10H^{\dagger}$
- <43> 여기서, "h⁺"는 홀을 의미한다.
- <44> 도 2c에 도시된 바와 같이, 계속해서 탐침(104)을 이동시켜 가면서 스캐닝하여 탄탈륨막(102)의 산화공정을 진행하여, 탄탈륨막(102)의 전면에 일정한 거리마다 탄탈륨산화막나노팁(105)을 여러개 형성한다. 이하, 여러개의 탄탈륨산화막나노팁(105)을 탄탈륨산화막나노팁어레이(Ta₂O₅ nanotip array, TNA)라고 한다.
- <45> 이때, 탄탈륨산화막나노팁어레이(TNA)에서 탄탈륨산화막나노팁(105)은 웨이퍼의 다이맵(Die map) 상의 디바이스 다이(Device die)와 1:1~4:1로 매칭시켜 형성한다(도 6 참조). 즉, 탄탈륨산화막나노팁(105)의 숫자를 디바이스 다이의 수보다 많게 하여, 하나의 디바이스다이에 적어도 1개 이상의 탄탈륨산화막나노팁(105)이 대응하도록 한다.
- <46> 도 3a는 탄탈륨산화막나노팁어레이가 형성된 상태의 단면도이고, 도 3b는 평면도로서, 여러개의 탄탈륨산화막나노팁이 탄탈륨막 상에 일정 거리마다 형성되고 있음을 알 수 있다.

- <47> 도 4a는 10V의 인가전압 및 65%의 상대습도에서 산화시간에 따른 탄탈륨산화막나노팁어레이의 AFM 이미지이다. 도 4b는 시간에 따라 변화하는 탄탈륨산화막나노팁의 높이와 폭을 보여주는 도면이다.
- <48> 도 4a 및 도 4b를 참조하면, 산화시간이 증가하면 탄탈륨산화막나노팁의 높이 및 폭도 증가한다. 그러나, 시간이 증가함에 따라 폭 및 높이의 포메이션률(formation rate)은 점차 감소한다.
- <49> 도 5a는 서로 다른 인가전압, 75%의 상대습도 및 1초의 산화시간에 따른 탄탈륨산화막나노팁어레이의 AFM 이미지이다. 도 5b는 인가전압에 의존하여 탄탈륨산화막나노팁의 높이와 폭이 변화하는 것을 도면이다.
- <50> 도 5a 및 도 5b를 참조하면, 인가전압이 증가하는 동안 탄탈륨산화막나노팁의 높이와 폭은 선형적으로 증가함을 알 수 있다.
- <51> 따라서, 산화시간이 더 길수록, 그리고 인가전압이 더 클수록 탄탈륨산화막나노팁은 더 높은 높이와 더 큰 폭을 갖는다.
- <52> 일 예로, 탄탈륨산화막나노팁(105)의 높이는 2nm~10nm로 하고, 폭은 50nm~500nm로 한다.
- <53> 도 2d에 도시된 바와 같이, 탄탈륨산화막나노팁(105)을 디바이스다이와 1:1~4:1로 매칭시켜 여러개 형성한 후, 강한 전계(탄탈륨산화막의 페르미 레벨보다 높은 전압)를 탄탈륨산화막나노팁(105)에 걸어주어 전자(Electron, E)를 진공 중으로 방출한다(즉, 강한 전계에 의해 전자가 가속되어 방출된다). 이때, 전자(E)는 탄탈륨산화막나노팁(105)의 아래의 탄탈륨막(102)으로부터 방출되고, 탄탈륨산화막나노팁(105) 주변의 탄탈륨막(12)에서는 전자가 방출되지 않는다. 이로써, 전자(E)의 수렴성을 높인다.
- <54> 한편, 탄탈륨막(102)의 일함수는 4.12eV이다. 여기서, 일함수(Work function)라 함은 전자가 금속면을 탈출하는데 필요한 에너지 준위에 상당하는 장벽의 높이를 일컫는 것으로, 통상적으로, 일함수는 탈출 준위(Wo)와 페르미 준위(Wf)와의 차(Wo-Wf)[eV]로 표시한다. 결국, 일함수는 1개의 전자를 금속체로부터 공간으로 방출하는데 필요한 일의 양으로 나타낸다. 한편, 탈출 준위(이탈준위)는 전자가 금속면을 탈출하는데 필요한 에너지 준위에 해당하는 장벽의 윗부분의 준위이고, 페르미 준위는 절대온도 영도(0[K])에서 가장 밖의 전자(가전자)가 가지는 에너지 높이이다.
- <55> 따라서, 탄탈륨막(102) 내 전자를 방출시키기 위해서는 페르미레벨보다 높은 에너지, 즉 일함수(4.12eV) 보다 높은 전압을 인가하면 된다. 바람직하게, 전자를 방출하기 위해 인가되는 전압은 4.13V~10V이다.
- <56> 위와 같은 원리에 의해 방출되는 전자들을 이용하여 노광공정을 진행하는 것이다.
- <57> 도 6은 본 발명의 실시예에 따른 나노팁전자방출원을 이용한 나노팁 리소그래피 장치의 구성도이고, 도 7은 탄탈륨산화막나노팁어레이와 웨이퍼의 다이맵의 매칭도이다.
- <58> 도 6에 도시된 바와 같이, 웨이퍼(201) 상부에 포토레지스트(202)를 도포한 후, 도 2d에서 방출되는 전자들을 이용하여 리소그래피 공정을 진행한다. 즉, 일반적인 스텝퍼나 스캐너의 광학기기부분에 도 2d에 도시된, 완성된 탄탈륨산화막나노팁어레이(TNA)가 형성된 기관(101)을 장착하여 리소그래피 공정을 진행한다. 다시 말하면, 탄탈륨산화막나노팁어레이(TNA)가 형성된 기관(101)이 종래 전자빔, 빛 등의 광학기기부분을 대체한다.
- <59> 한편, 도 7을 참조하면, 탄탈륨산화막나노팁어레이(TNA)에서 탄탈륨산화막나노팁(105)은 웨이퍼의 다이맵(Die map) 상의 디바이스 다이(201a)와 4:1로 매칭시켜 형성되고 있음을 알 수 있다. 즉, 하나의 디바이스다이(201a)에 4개의 탄탈륨산화막나노팁(105)이 대응한다.
- <60> 진술한 바와 같이, 탄탈륨산화막나노팁어레이(TNA)가 형성된 기관(101)을 전자방출원으로 이용하면, 통상적인 리소그래피 장치에서 중요하게 여겨지던 광학렌즈부분이 필요없게 되고, 또한 광원을 만들어내는 장치또한 필요없게 되어 장비 크기가 작아지고 간단해진다.
- <61> 그리고, 하나의 전자(One electron)를 제어하여 리소그래피 공정에 사용하기 때문에 기존 광원에 비해 제어하기 쉽다.
- <62> 또한, 기존 전자빔 리소그래피 장치의 단점인 쓰루풋 문제는 나노팁을 디바이스다이 디멘전(dimension)과 일치시켜 형성시키므로 동시에 여러개의 다이를 리소그래피하여 해결한다. 이로써 30nm급 이하의 미세 패턴까지도 패터닝할 수 있다.
- <63> 그리고, 탐침을 이용한 단결정의 탄탈륨산화막나노팁의 생성 방법은 일정한 조건에서 정량적으로 성장하기 때문에 컨트롤이 용이하다.

- <64> 그리고, 유지관리 측면에서도 나노팁 기관과 나노팁 생성비용 및 시간이 짧아 유리한 이점을 가진다.
- <65> 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

발명의 효과


- <66> 상술한 본 발명은 광학렌즈부분과 광원을 만들어내는 장치가 필요없으므로 리소그래피장치의 크기를 작게하고 간단하게 구성할 수 있는 효과가 있다.
- <67> 그리고, 본 발명은 하나의 전자(One electron)를 제어하여 리소그래피 공정에 사용하기 때문에 기존 광원에 비해 제어하기 쉽고, 탐침을 이용한 단결정의 탄탈륨산화막나노팁의 생성 방법을 이용하므로 나노팁의 컨트롤이 용이하며, 나노팁 기관과 나노팁 생성비용 및 시간이 짧아 유지관리가 용이한 효과가 있다.
- <68> 또한, 본 발명은 나노팁을 웨이퍼의 디바이스맵 상의 디바이스다이 디멘전(dimension)과 일치시켜 동시에 여러 개의 다이를 리소그래피할 수 있으므로, 쓰루풋을 개선시킬 수 있는 효과가 있다.

도면의 간단한 설명


- <1> 도 1 은 종래 기술에 따른 전자 빔 리소그래피 장치의 단면도,
- <2> 도 2a 내지 도 2d는 본 발명의 실시예에 따른 나노팁 전자 방출원의 제조 방법을 도시한 도면,
- <3> 도 3a 및 도 3b는 탄탈륨산화막나노팁어레이가 형성된 상태의 단면도 및 평면도,
- <4> 도 4a는 10V의 인가전압 및 65%의 상대습도에서 산화시간에 따른 탄탈륨산화막나노팁어레이의 AFM 이미지,
- <5> 도 4b는 시간에 따라 변화하는 탄탈륨산화막나노팁의 높이와 폭을 보여주는 도면,
- <6> 도 5a는 서로 다른 인가전압, 75%의 상대습도 및 1초의 산화시간에 따른 탄탈륨산화막나노팁어레이의 AFM 이미지,
- <7> 도 5b는 인가전압에 의존하여 탄탈륨산화막나노팁의 높이와 폭이 변화하는 것을 도면,
- <8> 도 6은 본 발명의 실시예에 따른 나노팁전자방출원을 이용한 나노팁 리소그래피 장치의 구성도,
- <9> 도 7은 탄탈륨산화막나노팁어레이와 웨이퍼의 다이맵의 매칭도.
- <10> * 도면의 주요 부분에 대한 부호의 설명
- <11> 101 : 기관 102 : 탄탈륨막
- <12> 103 : 챔버 104 : 탐침
- <13> 105 : 탄탈륨산화막나노팁 201 : 웨이퍼
- <14> 202 : 포토레지스트 TNA : 탄탈륨산화막나노팁어레이

도면


도면1




도면2a




도면2b




도면2c




도면2d




도면3a




도면3b




도면4a




도면4b




도면5a



도면5b



도면6



도면7

