(19) 日本国特許庁(JP)

### (12) 特許公報(B2)

(11) 特許番号

### 特許第4408938号

(P4408938)

(45) 発行日 平成22年2月3日(2010.2.3)

(2006.01)

(24) 登録日 平成21年11月20日 (2009.11.20)

- (51) Int.Cl.
  - HO3M 1/74

HO3M 1/74

FΙ

諸求項の数	15	(全	21	百)
	TO.	<b>Ξ</b>	<u>6</u> 1	- 54/

(21) 出願番号 (22) 出願日	特願2008-120026 (P2008-120026) 平成20年5月1日 (2008.5.1)	(73)特許権者	f 308014341 富士通マイクロ	コエレクトロ	コニクス株式会社
(62) 分割の表示	特願平10-369924の分割		東京都新宿区西	「新宿二丁目	17番1号
原出願日	平成10年12月25日 (1998.12.25)	(74)代理人	100099759		
(65) 公開番号	特開2008-187748 (P2008-187748A)		弁理士 青木	篤	
(43) 公開日	平成20年8月14日 (2008.8.14)	(74)代理人	100119987		
審査請求日	平成20年5月1日(2008.5.1)		弁理士 伊坪	公一	
(31) 優先権主張番号	9800367:6	(74)代理人	100081330		
(32) 優先日	平成10年1月8日 (1998.1.8)		弁理士 樋口	外治	
(33) 優先権主張国	英国 (GB)	(74)代理人	100141254		
			弁理士 榎原	正巳	
		(74)代理人	100113826		
			弁理士 倉地	保幸	
		(74)代理人	100114177		
			弁理士 小林	育園	
					最終頁に続く

(54) 【発明の名称】 セルアレイ回路

(57)【特許請求の範囲】

【請求項1】

第1、第2、第3及び第4のセルアレイであって、それぞれが行と列に配列された相互 に対応する複数のセルで作られ、前記第2、第3及び第4のセルアレイのそれぞれは前記 第1のセルアレイに対して所定の位置関係に配置され、各セルはそれぞれのアナログ量を 規定する回路を含む第1、第2、第3及び第4のセルアレイと、

組内の前記アレイの前記セルを選択するセル組選択手段であって、各セル組は、前記第 1のセルアレイからの第1セル、関係するセル組の前記第1セルに個別に対応する前記第 2のセルアレイからの第2セル、関係するセル組の前記第1セルに個別に対応する前記第 3のセルアレイからの第3セル、及び関係するセル組の前記第1セルに個別に対応する前 記第4のセルアレイからの第4セルを含むセル組選択手段と、

10

20

選択されたセル組の前記第1、第2、第3及び第4セルにより規定される各アナログ量 を累積する累積手段と、を備え、

前記第2のセルアレイ内の第2のセルの物理的な配置は、前記第1セルアレイ内の対応 する各第1セルの物理的な配置の所定の変形に対応し、前記第3のセルアレイ内の第3の セルの物理的な配置は、前記第1セルアレイ内の対応する各第1セルの物理的な配置の所 定の変形に対応し、そして前記第4のセルアレイ内の第4のセルの物理的な配置は、前記 第1セルアレイ内の対応する各第1セルの物理的な配置の所定の変形に対応し、

<u>前記4個のセルアレイを含む領域は、該領域の原点で交わる第1及び第2の相互に垂直</u> である軸により、4個の象限に分割され、前記第1、第2、第3及び第4のセルアレイは 、前記4個の象限にそれぞれ配置され、

前記第1及び第2の象限は前記第2の軸の同じ側にあり、前記第1及び第3の象限は前 記第1の軸の同じ側にあり、

(2)

前記第1のセルアレイは前記第1象限に配置され、

前記第2のセルアレイは、前記第1のセルアレイの前記第2の軸に対する反射であって 前記第2象限内に位置する反射に対応し、

前記第3のセルアレイは、前記第1のセルアレイの前記第1の軸に対する反射であって <u>前記第3象</u>限内に位置する反射に対応し、

前記第4のセルアレイは、前記第1のセルアレイの180。の回転であって前記第4象 限内に位置する回転に対応することを特徴とするセルアレイ回路。

【請求項2】

請求項1に記載のセルアレイ回路であって、

前記セル組選択手段は、所定の選択シーケンスで各セルアレイの各順番位置の前記セル を割り当て、割り当てられた各順番位置に従って前記セルを選択するように動作し、前記 累積手段は前記選択されたセル組の前記セルにより生成されるか又は関係する各アナログ 量を累積するように動作するセルアレイ回路。

【請求項3】

請求項2に記載のセルアレイ回路であって、

各セルアレイに対して、前記割り当てられた順番位置は、関係する前記セルアレイにお ける前記セルの物理的な順番に適合するセルアレイ回路。

【請求項4】

請求項2に記載のセルアレイ回路であって、

各セルアレイに対して、前記割り当てられた順番位置は、関係する前記アレイの異なる 行に対するそれぞれのシーケンス位置の合計を等しくする傾向又は関係する前記アレイの 異なる列に対するそれぞれのシーケンス位置の合計を等しくする傾向にあり、行又は列に 対する前記シーケンス位置の合計は関係する前記行又は列における前記セルの各順番位置 を合計することにより決定されるセルアレイ回路。

【請求項5】

請求項4に記載のセルアレイ回路であって、

前記割り当てられた順番位置は、前記アレイのすべての行に対するそれぞれのシーケン ス位置の合計を等しくする傾向又は前記アレイのすべての列に対するそれぞれのシーケン ス位置の合計を等しくする傾向にあるセルアレイ回路。

【請求項6】

請求項5に記載のセルアレイ回路であって、

前記セルアレイは、同じ行数と列数を有し、前記割り当てられた順番位置は前記アレイ のすべての行及び列に対するそれぞれのシーケンス位置の合計を等しくする傾向にあるセ ルアレイ回路。

【請求項7】

請求項6に記載のセルアレイ回路であって、

40 前記アレイ内の前記割り当てられた順番位置の配置は、前記アレイの行又は列の個数に 等しい階数の魔方陣内の整数の配置に適合するセルアレイ回路。

【請求項8】

請求項5に記載のセルアレイ回路であって、

前記セルアレイの行数と列数は異なり、前記割り当てられた順番位置は、すべての行に 対するそれぞれのシーケンス位置の合計を等しくする傾向にあり、且つすべての列に対す るそれぞれのシーケンス位置の合計を等しくする傾向にあるセルアレイ回路。

【請求項9】

請求項1から8のいずれか1項に記載のセルアレイ回路であって、

各セルは電流源又は電流シンク回路を有し、前記累積手段は前記選択されたセルの前記 電流源又はシンク回路により供給又は抜き取られる各電流を累積するように動作するセル

20

アレイ回路。

【請求項10】

請求項1から8のいずれか1項に記載のセルアレイ回路であって、

各セルは容量要素を有し、前記累積手段は前記選択されたセルの前記容量要素に蓄積された各電荷を累積するように動作するセルアレイ回路。

【請求項11】

請求項1から8のいずれか1項に記載のセルアレイ回路であって、

各セルは抵抗要素を有し、前記累積手段は前記選択されたセルの前記抵抗要素の各抵抗 を累積するように動作するセルアレイ回路。

【請求項12】

10

請求項1から11のいずれか1項に記載のセルアレイ回路であって、

各セルアレイにおいて、前記セル組選択手段は、前記割り当てられた順番位置が所定値 より小さい前記アレイの各セルを同時に選択するように動作するセルアレイ回路。

【請求項13】

請求項12に記載のセルアレイ回路であって、

前記所定値は、前記セル組選択手段に印加される選択信号により決定されるセルアレイ 回路。

【請求項14】

請求項1から11のいずれか1項に記載のセルアレイ回路であって、

前記セル組選択手段は、少なくとも第1及び第2の2値重み付けグループにおける各セ <sup>20</sup> ルアレイの前記セルを選択するように動作し、前記第1グループにおけるセルの個数は前 記第2グループにおけるセルの個数の2倍であるセルアレイ回路。

【請求項15】

請求項14に記載のセルアレイ回路であって、

少なくとも前記第1のグループにおいては、そのグループにおける前記セルが連続して 割り当てられた順番位置を有するセルアレイ回路。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、例えばデジタル - アナログ変換器(DAC)などに使用されるセル・アレイ 30 回路(cell array circuit)に関する。

【背景技術】

[0002]

図1は、いわゆる「電流ステアリング(current-steering)」型の従来のデジタル-アナ ログ変換器(DAC)の部分を示す図である。DAC1は、mビットのデジタル入力ワー ド(m-bit digital input word)(D1からDm)を対応するアナログ出力信号に変換する ように設計されている。

【 0 0 0 3 】

DAC1は、複数(n個)の同一の電流源2<sub>1</sub>から2<sub>n</sub>を有する。ここで、nは2<sup>m</sup>1である。各電流源2は、実質的に一定の電流Iを通す。DAC1は、更にn個の電流源 40
2<sub>1</sub>から2<sub>n</sub>にそれぞれ対応する複数の差動スイッチ回路4<sub>1</sub>から4<sub>n</sub>を有する。各差動
スイッチ回路4は、対応する電流源2に接続され、電流源により生成された電流Iを、変換器の第1の接続線Aに接続される第1の端子又は変換器の第2の接続線Bに接続される

[0004]

各差動スイッチ回路4は、以下に説明される理由で「温度計コード化信号(thermometer -coded signals)」と呼ばれる複数の制御信号T1からTnの1つを受け、関係する信号 の値に従ってその第1の端子又は第2の端子のいずれかを選択する。DAC1の第1の出 力電流I<sub>A</sub>は、差動スイッチ回路の第1の端子に配給される各電流の和であり、DAC1 の第2の出力電流I<sub>B</sub>は、差動スイッチ回路の第2の端子に配給される各電流の和である

【0005】

アナログ出力信号は、DAC1の第1の出力電流I<sub>A</sub>を抵抗Rで減衰させることにより 生成される電圧V<sub>A</sub>と、変換器の第2の出力電流I<sub>B</sub>を他の抵抗Rで減衰させることによ り生成される電圧V<sub>B</sub>との差電圧V<sub>A</sub>-V<sub>B</sub>である。

(4)

図1のDACにおいて、温度計コード化信号T1からTnは、2値温度計デコーダ6に よって2値入力ワードD1からDmから導出される。デコーダ6は次のように動作する。 【0006】

2 値入力ワードD 1 からD m が最小値を有する時、温度計コード化信号 T 1 から T n は 、各差動スイッチ回路 4 <sub>1</sub> - 4 <sub>n</sub> がその第 2 の端子を選択して、すべての電流源 2 <sub>1</sub> - 2 <sub>n</sub> が第 2 の接続線に接続されるような信号である。この状態では、 V<sub>A</sub> = 0 で、 V<sub>B</sub> = n I R である。アナログ出力信号 V<sub>A</sub> - V<sub>B</sub> = - n I R である。 【 0 0 0 7 】

2 値入力ワードD 1 から D m の値が漸進的に増加する時、デコーダ6 により生成される 温度計コード化信号 T 1 から T n は、既に選択されたいかなる差動スイッチ回路もその第 1 の端子が第 2 の端子に戻されることなしに、(差動スイッチ回路 4 1 から始まる)多く の差動スイッチ回路がそれぞれの第 1 の端子を選択するような信号である。 2 値入力ワー ドD 1 から D m が値 i を有する時、最初の i 個の差動スイッチ回路 4 1 - 4 i はそれぞれ の第 1 の端子を選択し、残りの n - i 個の差動スイッチ回路 4 i + 1 - 4 n はそれぞれの 第 2 の端子を選択する。アナログ出力信号 V A - V B は(2 i - n) I R に等しい。 【0 0 0 8】

図2に示すように、2値温度計デコーダ6によって発生される温度計コード化信号T1 からTnは、r番目の信号Trが活性化される("1"にセットされる)時にそれより下 の順序の信号T1からTr-1も活性化されることが知られているいわゆる温度計コード に従う。

温度計コード化は電流ステアリング型のDACでは一般的であるが、それは2値入力ワードが増加した時に、既に線Aに切り換えられているいかなる電流源も他の線Bに切り換えられることなしに、より多くの電流源が第1の接続線Aに切り換えられるためである。 従って、DACの入力/出力特性は単調であり、入力ワードにおける"1"の変化の結果 起きるサージ衝撃(インパルス)が小さい。

【 0 0 0 9 】

図1の構成における電流源2と対応する差動スイッチ回路4の個数は非常に大きく、特にmが6以上の時には大きくなる。例えば、m=6の時には、n=63であり、63個の 電流源と63個の差動スイッチ回路が必要である。このような多数の電流源を扱い、温度 計信号を異なる差動スイッチ回路に効率よく配給するのを可能にするため、電流源と差動 スイッチ回路を2次元のセルアレイとして配列し、各セルが1個の電流源と関係する差動 スイッチ回路を有するようにすることが提案されている。この配列を図3に示す。

【0010】

図3において、64個のセルCL<sub>ij</sub>は、8個の行(ロウ)と8個の列(コラム)を有 する8×8の正方形アレイに配置されている。図3において、各セルに付されているサフ <sup>4</sup> ィックスの最初の数字は、そのセルの位置する行を表し、サフィックスの2番目の数字は 、そのセルの位置する列を表す。従って、セルCL<sub>18</sub>は1行目の8列目にあるセルであ る。

[0011]

各セルCLijは、それ固有の電流源2と固有の差動スイッチ回路4とを有する。図1 のDACでは、図示のように、アレイのセルのそれぞれの第1の端子は、DACの第1の 接続線Aに同時に接続され、アレイのセルのそれぞれの第2の端子は、DACの第1の接 続線Bに同時に接続される。

アレイのすべてのセルにそれぞれ異なる温度計コード化信号を発生及び供給しなくても よいようにするために、2段ステージのデコードプロセスが使用され、2値の入力ワード

10

20



40

D1 - D6が、異なるセルで必要な各温度計コード化制御信号Tに入力される。この2段 ステージのデコードプロセスの第1のステージは、各行と列のデコーダ12と14により 実行され、第2ステージは各セルに設けられたローカルデコーダ16により実行される。 【0012】

2値入力ワードの下位3ビットD1 - D3は列デコーダ14に印加され、列デコーダ1 4は図2に従って7個の温度計コード化列選択信号を導出する。行デコーダ12は、入力 ワードの上位3ビットD4 - D6を受け、同様に図2に従って7個の温度計コード化行選 択信号を導出する。行と列の選択信号はアレイのセルに分配される。

【0013】

各セルにおいては、ローカルデコーダ16が、行と列の選択信号を合わせて、関係する 10 セルの差動スイッチ回路4用の必要なローカル制御信号Tを導出する。実際には、各セル のローカルデコーダ16が7個すべての行と列の選択信号を使用して必要なローカル制御 信号Tを発生させる必要はない。これは、いかなるデジタル入力ワードに対しても、マト リクスの行は異なる3つの状態の1つ、すなわち(1)行のすべてのセルのそれぞれの差 動スイッチ回路が第2の端子を選択する行、(2)行のすべてのセルのそれぞれの差動ス イッチ回路が第1の端子を選択する行、(3)行の1個以上のセルの差動スイッチ回路は第1の端子を選 択する行である。これらの限定された可能性の観点から、各ローカルデコーダが、行選択 信号r\_nとr\_n+1の2つと列選択信号cn を単に合わせるだけでそのローカル制御信 号Tを導出することが可能である。 20

【0014】

図3においてセルCL<sub>i</sub>」に割り当てられる数はシーケンスを示し、そのシーケンスで は、セルが活性化(又は制御)されて、それらのそれぞれの第2の端子の選択からそれら のそれぞれの第1の端子の選択に変化する。活性化シーケンスは、アレイ中のセルの物理 的な順番に従い、行1から開始してその行のセルを列の順に順番に活性化し、次に行2を 行うという具合にアレイの連続した各行に対して同様に行う。図3の配置で生じる1つの 問題は、アレイの異なるセルのそれぞれの電流源2の出力電流は一様であるべきであるが 、実際にはセルの実出力電流はいろいろな原因による非一様性の問題がある。

【0015】

例えば、電源供給線に沿った電圧降下は、図4の(A)に示すように、行又は列に沿っ <sup>30</sup> た階段状の誤差を生じる。この場合、関係する行又は列の第1の4個のセルにおける電流 源は負の誤差を有し、その誤差により出力電流の平均の低下を生じる。これらの負の誤差 は関係する行又は列の中心に向かって減少する。関係する行又は列の残りのセル5から8 における電流源は、それぞれ正の誤差を有し、それらはそれぞれ出力電流の平均を上げる 。これらの正の誤差は行又は列の中心から端に向かって増加する。

【0016】

アレイを含むチップの内部の温度分布は、図4の(B)に示すように、行又は列内の対称な誤差を生じるようにできる。この場合、行又は列の端のセル1、2、7及び8での電流源は負の誤差を有するが、行又は列の中心のセル3から6の電流源は正の誤差を有する

0

更に、ランダム誤差のような他のタイプの誤差があり得る。セルアレイの最終的な誤差 分布は、異なる誤差要因をすべて重ね合わせて生成される。

【 0 0 1 7 】

図4の(A)と(B)に示した階段状で対称な誤差は、累積して大きな集積線型誤差(I NL; Integral linearrity error)になる傾向にある。例えば、図4の(A)に示すように 、階段状の誤差分布が、図3に示すセルアレイの第1の行内に存在すると仮定する。この 場合、セル1から4が段々に活性化された(それぞれの第1の端子の選択から第1の端子 の選択へ変化した)時、負の誤差が累積し、デジタル入力コードが4の時に、全体の負の 誤差が大きくなる。セル5から8が順番に活性化される時だけ、これらのセルによる正の 誤差が、セル1から4による大きな負の誤差を相殺し始める。 -

[0018]

もちろん、その状態は列1から8のそれぞれに沿って図4の(A)に対応する階段状の 誤差がある時には更に悪くなる。この場合、セル1から8が階段状に活性化される時、大 きな負の誤差(図4の(A)の位置1における誤差)が行1の9個のセルのぞれぞれで生 じる。同様に、行2において、図4の(A)の位置2に対応する負の誤差が8回累積する 。このように、入力コードが32まで増加する時(行1から4のすべてのセルが活性化さ れるまでに対応する時)までには、累積された負の誤差は非常に大きくなる。

【0019】

同様の問題が、図4の(B)に示した種類の対称な誤差の累積についても生じる。

【発明の開示】

10

【発明が解決しようとする課題】

【0020】

これまで、セルアレイの行又は列内の階段状及び対称な誤差の累積の問題を解決しよう とする各種の提案がなされてきた。例えば、IEEE Journal of Solid-State Circuits, Vo lume 26 No.4, April 1991, pp.637-642は、単一の行又は列内の階段状及び対称な誤差を 相殺する「階層的な対称スイッチング」として言及された技術を開示している。しかしな がら、そのような技術はセルアレイの異なる行と列内での階段状及び対称な誤差の累積の 問題、すなわち2次元相殺(キャンセル)を取り扱う十分に満足な方法を提供しない。 【課題を解決するための手段】

[0021]

本発明の第1の態様によれば、行と列に配列された相互に対応する複数のセルで作られ たセルアレイと、所定の選択シーケンスでアレイのセルをそれぞれの順番位置に割り当て 、それぞれの割り当てられた順番位置に従ってセルを選択し、割り当てられた順番位置は アレイの異なる行のシーケンス位置の合計を等しくする傾向にあるか及び/又はアレイの 異なる列のシーケンス位置の合計を等しくする傾向にあり、行又は列に対するシーケンス 位置の合計は関係する行と列におけるセルのそれぞれの順番位置の合計により決定される 選択手段と、選択されたセルにより生成されるか又は関係する各アナログ量を累積する累 積手段とを備えるセルアレイ回路が提供される。

【0022】

このようなセルアレイ回路においては、セルアレイ内での階段状及び対称な誤差の影響 <sup>30</sup> が低減される。

セルは、異なるセルにより生成されるか又はそれに関係する各アナログ量の間のマッチ ング(一致)が必要な適当な形式のなんらかのアナログ回路を有する。例えば、各セルは 、累積手段が選択されたセルの電流源により供給される各電流又はシンク回路の場合には 選択されたセルのシンク回路によりシンク(抜き取られる)電流を累積する電流源又は電 流シンク回路を有する。又は、各セルは容量要素を有し、その場合には累積手段は選択さ れたセルの容量要素により蓄積された各電荷を累積するように動作する。又は、各セルは 抵抗要素を有し、その場合には累積手段は選択されたセルの抵抗要素の各抵抗を累積する ように動作する。

[0023]

選択手段は、例えば、割り当てられた順番位置が所定値より小さなアレイの各セルを同時に選択するように動作する。例えば、所定値がiの時には、割り当てられた順番位置が 1、2、...、i-1のセルが選択される。この場合、所定値は選択手段に印加される選択 信号(デジタル入力ワード)により決定されることが適当である。

【0024】

しかし、選択手段がこのような方法でセルを選択することがかならずしも必要ではない。例えば、選択手段は、第1のグループのセルの個数が第2のグループのセルの個数の2 倍である少なくとも第1と第2の2値重み付けグループ内のアレイのセルを選択するよう に動作するようにしてもよい。この形の選択は、2値重み付け容量が必要な「電荷分配(c harge distribution)」ADCで使用するのに適している。これらの2値重み付け容量は

、セルアレイから容量セルの2の累乗数(すなわち、1、2、4、8、…)を選択し、相 互に並列な選択されたセルを接続することにより形成できる。 [0025]

好ましくは、少なくとも第1のグループにおいては、グループ内のセルは連続して割り 当てられた順番位置を有する。これにより2個以上のセルを含む各グループ内で誤差が相 殺されることを保証する助けになる。

もし割り当てられた順番位置が、アレイの丅度いくつかの行での各シーケンス位置の合 計が等しくなる傾向にあるか、及び / 又はアレイの丁度いくつかの列での各シーケンス位 置の合計が等しくなる傾向にあれば有用である。しかし、各行が同一のシーケンス位置の 合計を有するか又は各列が同一のシーケンス位置の合計を有するかということは必須のこ とではない。

[0026]

しかし、割り当てられた順番位置は、アレイのすべての行での各シーケンス位置の合計 が等しくなる傾向にあるか、及び/又はアレイのすべての列での各シーケンス位置の合計 が等しくなる傾向にあることが望ましい。これは、異なるセルに関係する誤差を克服する 上での効果を増加させる。

セルアレイが正方形(すなわち行数と列数が等しい)である時には、割り当てられた順 番位置は、アレイのすべての行及びすべての列での各シーケンス位置の合計が等しくなる 傾向にあることが望ましい。これが、例えば、割り当てられた順番位置がアレイの行数又 は列数に等しい階数(order)の魔方陣における整数の分配に一致するように、割り当てら れた順番位置をアレイ内で分配することにより実現される。

20

30

10

いくつかの実施例では、魔方陣は「全対角(pandiagonal)」及び/又は「結合的(assoc iative)」である。これにより、セルの選択モードに依存する付加的な誤差相殺効果が得 られる。

セルアレイが長方形(すなわち、行数と列数が異なる)である時には、行のシーケンス 位置の合計が列のシーケンス位置の合計と同一である必要はない。その代わり、割り当て られた順番位置は、すべての行での各シーケンス位置の合計が等しくなる傾向にあり、且 つすべての列での各シーケンス位置の合計が等しくなる傾向にあることが望ましい。 [0028]

[0027]

本発明の第2の態様によれば、第1及び第2のセルアレイであって、それぞれが行と列 に配列された相互に対応する複数のセルで作られ、第2のセルアレイは第1のセルアレイ に対して所定の位置関係に配置されている第1及び第2のセルアレイと、各セル組は第1 のセルアレイからの第1セル及び第2のセルアレイからの個別に対応する第2セルを含み 、第2セルアレイ内の第2セルの物理的な配置は第1セルアレイ内の対応する各第1セル の物理的な配置の所定の変形に対応する組内のアレイのセルを選択するセル組選択手段と 、選択されたセル組の前記第1及び第2セルにより生成されるか又は関係する各アナログ 量を累積する累積手段とを有するセルアレイ回路が提供される。

[0029]

40 このようなセルアレイ回路においては、階段状及び/又は対称な誤差の影響が、最初の セルアレイ(第1のセルアレイ)と最初のセルアレイから導出される少なくとも1つの「 変形」セルアレイ(第2のセルアレイ)の所定の配列における配置により低減できる。

2組の誤差(例えば、一方向の対称な誤差とそれに垂直な方向の階段状な誤差、又は2 つの相互に垂直な方向のそれぞれにおける対称な誤差)を相殺するのに適している1つの 実施例では、第1及び第2のセルアレイは第1の方向に離れており、第2のセルアレイの 中心を通って第1の方向に伸びる第2のセルアレイの中心線は、第1のセルアレイの中心 を通って第1の方向に伸びる第1のセルアレイの中心線と一直線である。この場合、所定 の変形は、例えば、第1のセルアレイの中心線に対する反射(折り返し)、又は第1のセ ルアレイの180°の回転を含む。

[0030]

他の2つの相互に垂直な方向のそれぞれにおける階段状な誤差の相殺に適しており、各 セルアレイはその中心線の一方の側に第1の半分を、中心線の他方の側に第2の半分を有 し、所定の変形は第1のセルアレイの第1の半分の第2のセルアレイの第2の半分への複 写と、第1のセルアレイの第2の半分の第2のセルアレイの第1の半分への複写とを含む

【0031】

上記のように、2個のセルアレイを使用する実施例は2組の誤差を克服するのに効果的 であるが、相互に垂直な1つ又は両方の方向における階段状及び対称な誤差の他の組合せ の相殺を容易にするために、より多くのアレイを一緒に配置することも可能である。

例えば、セルアレイ回路は、それぞれが行と列に配列された相互に対応する複数のセル で作られ、第1のセルアレイに対して所定の位置関係に配置されている第3及び第4のセ ルアレイを更に有してもよい。この場合、セル組選択手段により選択された各セル組は、 関係するセル組の第1セルに個別に対応する第3のセルアレイの第3セルと、関係するセ ル組の第1セルに個別に対応する第4のセルアレイの第4セルとを更に有する。そして、 第3のセルアレイ内の第3セルの物理的な配置は第1セルアレイ内の対応する各第1セル の物理的な配置の所定の変形に対応し、第4のセルアレイ内の第4セルの物理的な配置は 第1セルアレイ内の対応する各第1セルの物理的な配置の所定の変形に対応する。この場 合、累積手段は、選択されたセル組の第1、第2、第3及び第4セルにより生成又は関係 する各アナログ量を累積するように動作する。

[0032]

例えば、4個のセルアレイを含む領域は、領域の原点で交わる第1及び第2の相互に垂 直である軸により4個の象限に分割され、第1、第2、第3及び第4のセルアレイは4個 の象限にそれぞれ配置されると考えられる。これらの第2、第3及び第4のセルアレイは 、第1のセルアレイの単なる複写で、両方の軸に対称な誤差を相殺することを可能にする

[0033]

しかし、1つの好適な実施例では、第1及び第2の象限は第2の軸の同じ側にあり、第 1及び第3の象限は第1の軸の同じ側にあり、第1のセルアレイは前記第1象限に配置さ れ、第2のセルアレイは第1のセルアレイの第2の軸に対する反射であって第2象限内に 位置する反射に対応し、第3のセルアレイは第1のセルアレイの第1の軸に対する反射で あって前記第3象限内に位置する反射に対応し、第4のセルアレイは第1のセルアレイの 180°の回転であって第4象限内に位置する回転に対応する。

[0034]

このような形での第1、第2、第3及び第3のセルアレイの配置の結果、各セル組の対応するセルは原点に共通の重心を有する。この場合、両方の軸に並行な階段状及び対称な 両方の誤差は相殺され、高い所望の効果が得られる。

セル組選択手段は、所定の選択シーケンスで各セルアレイの各順番位置のセルを割り当 て、割り当てられた各順番位置に従ってセルを選択し、累積手段は選択されたセル組のセ ルにより生成されるか又は関係する各アナログ量を累積するように動作する。

【0035】

各セルアレイに対して、割り当てられた順番位置は、関係するセルアレイにおけるセル の物理的な順番に適合する。又は、割り当てられた順番位置は、前述の本発明の第1の態 様を組み込んだセルアレイ回路におけるそれらと適合する。この場合、第1の態様と関連 させて説明した好ましい特徴のすべては、本発明の第2の態様の実施例においても任意に 利点として含まれる。

【発明を実施するための最良の形態】

[0036]

図5は、本発明を実現したセルアレイ回路の部分を示す図である。図5のセルアレイ2 0は、電流ステアリング型のデジタル-アナログ変換器で使用するのに適している。図5 において、図3のDACを参照して既に説明した要素に対応した要素には、図3で使用し 10

たのと同じ参照番号が使用されている。

【0037】

セルアレイ回路20は、4行4列に配置された16個の個別のセルで作られているセル アレイ22を備える。各セルは、図5で11の番号が付されたセルで示したように、電流 源2を備える。各セルはセル内に図5で×で示される出力ノードを有する。

セルアレイ22の各セルは、個々に対応するスイッチ回路4<sub>1</sub>から4<sub>16</sub>を有する。この実施例では、スイッチ回路4は、セルの外にあり、各セルの出力ノードは個々に対応するスイッチ回路4の入力ノードに接続されている。

【0038】

各スイッチ回路は、それぞれの第1と第2の端子を有し、第1の端子は第1の合計接続 <sup>10</sup> 線Aに接続され、第2の端子は第2の合計接続線Bに接続されている。

スイッチ回路4」から4」。は、DAC(図示せず)のデコード回路からそれぞれの温度計コード化選択信号S1からS16を受ける。このデコード回路は、選択信号S1からS16を、(図1に示すように)DACの2値入力ワードから(1つのステージで)直接導出するか、又はデコード化の第1のステージを実行するようにそれぞれの行と列のデコーダを使用し、(図3に示したように)デコード化の第2のステージを実行するようにセルにそれぞれ対応するローカルデコーダを使用する2つのステージで導出する。

【0039】

各スイッチ回路は、それに印加される選択信号が低論理レベルLを有する時にはその第 2の出力端子を選択し、それに印加される選択信号Sが高論理レベルHを有する時にはそ の第1の出力端子を選択する。図5自体に示すように、選択信号S1とS2は共にHであ り、残りの選択信号S3からS16はLである。このように、スイッチ回路4<sub>1</sub>と4<sub>2</sub>は それぞれの第1の端子を選択し、残りのスイッチ回路はそれぞれの第2の端子を選択する

[0040]

図5のセルアレイ22のセルは、図3を参照してすでに説明した従来の選択シーケンス とは異なるシーケンスで選択される。特に、この実施例の選択シーケンスは、セルアレイ 22の各行、列及び対角方向に対して、セルのそれぞれの選択シーケンスの位置の合計は 同一である(この場合は34)。従って、例えば、1つの例として行1をとると、それぞ れの選択シーケンスは合計が34になる1、15、14、4の位置である。同様に、列1 のセルのそれぞれの選択シーケンス位置1、12、8及び13の合計は34になる。左上 から右下への対角に沿うと、セルのそれぞれの選択シーケンス位置は1、6、11及び1 6で、合計が34になる。

【0041】

図5に示した特別なセルアレイのレイアウトの有利な効果を理解するため、図6に示した表を考える。図6において、階段状の誤差が行方向(×方向)と列方向(y方向)の両方に存在すると仮定する。各行又は列の位置1に対する誤差が-2(単位)であると仮定し、各行又は列の位置2に対する誤差が-1であると仮定し、各行又は列の位置3に対する誤差が+2であると仮定する

40

30

【0042】

図6において、表はセルの選択シーケンスにおける各順番の位置での×誤差とy誤差を 示す。所定の入力コードに応じて同時に選択されたこれらのセルに対して、それぞれの× 誤差は合計が全×誤差 ×を生成し、それぞれのy誤差は合計が全y誤差 yを生成する 。図6から明らかなように、全×誤差 ×は、-2から+2の小さな範囲で変化し、全y 誤差 yも同様である。(全×誤差 ×と全y誤差 yの合計である)全誤差 E は、-4 から+3の小さな範囲で変化する。

【0043】

比較のために、図7の(A)はセルアレイにおける選択シーケンスが図7の(B)に示 すような場合の誤差値と累積を示す。この場合、全×誤差 ×、全y誤差 y及び全誤差 <sup>50</sup>

(9)

Eは、それぞれ図6に示した全誤差より大きな範囲で変化する。特に、全y誤差 yは一 貫して負であり、最悪の場合 - 1 2 になる。更に、全x誤差 xは、全y誤差 yに比べ て相対的に小さいが、一貫して負であり、そのためにすべての入力コードに対して全誤差 Eを増加させる影響を有する。

【0044】

同様の利点が、図5のセルアレイのセルにおける対称及び他の誤差に対しても得られる 。

図5に示したセルアレイ22におけるセルの選択シーケンスでの順番の位置が、いわゆ る魔方陣(magic square)における整数の順番に対応することが、数学者により認められて いる。このような魔方陣は、繰り返しなしに1からn2の整数を有し、各行(左から右 )、各列(上から下)及び2つの対角が同じ合計値を有する。数nは陣の階数(オーダー :order)、ベース、モジュール又は根(ルート)と呼ばれる。魔方陣においてどのような 数学的な法則が数の配置を支配しているかはまだ分かっていない。既知の解が試行錯誤に より発見されているだけである。

[0045]

階数2の魔方陣はない。階数3の魔方陣を図8に示す。

図9の(A)から(H)に示すように、図8に示した魔方陣を変形することにより、階数3の他の魔方陣を作れることが認められている。これらの図で、図9の(A)は、開始 点としての図8の魔方陣を示す。図9の(B)は、図9の(A)でBの矢印で示すように 、図9の(A)の魔方陣を反時計方向に90°回転した結果を示す。図9の(C)と(D )は、図9の(A)でCとDの矢印で示すようにそれぞれ180°と270°の反時計方 向の回転に関係する。図9の(E)から(H)は、図9の(A)の魔方陣をEからHの各 種の軸に対して反射させた結果を示す。更なる魔方陣が、図9の(B)から(H)に示し た基本的な回転と反射の組合せを使用して得られる。

【0046】

回転と反射が除かれた、階数3の1個のユニークな魔方陣が存在する。しかしながら、 より高い階数では、(回転と反射を除いた)配置の個数が増加する。第4階数の魔方陣( すなわち4行4列)は、回転と反射を除いて、その16個の数の可能な配置を880種有 する。第4階数の魔方陣の行、列及び対角のそれぞれの数は合計34になる。

【0047】

より高い階数の陣(第5階数及びそれ以上の階数)に対しては、異なる可能な配置の個数が急激に増加する。例えば、第5階数の陣は、回転と反射を除いて、27530522 4種の異なる配置を有する。

階数4の陣の場合、図10と図11は、図5に示した配置からそれぞれ異なる2個の択一的な可能性を示す。図10に示す配置は、中央の陣の4つの合計が13+8+3+10 =34であり、4つの角(コーナー)の合計(7+14+9+4=34)及び4つの対角 でない陣(例えば、上左の陣は7+12+2+13=34)も同様であるので、「全対角 (pandiagonal)」魔方陣と呼ばれる。更に、図12の(A)と(B)に示すように、同一 の合計34は、図12の(A)の4つの位置aの数、4つのbの位置の数、又は4つの c の位置の数を加えることで得られ、又は図12の(B)の4つの位置dの数、4つのeの 位置の数、又は4つのfの位置の数を加えることで得られる。

【0048】

第5、第6及び第8階数の魔方陣の例を図13の(A)、13の(B)及び13の(C) )にそれぞれ示す。第5階数の魔方陣に対しては、行、列及び対角の合計が65であり、 第6階数の魔方陣に対しては、行、列及び対角の合計が111であり、第8階数の魔方陣 に対しては、行、列及び対角の合計が260である。

図13の(A)を参照すると、中心に対向するいかなる組の数(例えば、7と19、20と6、1と25)の合計がn<sup>2</sup>+1(この場合はnは5である。)になることが分かる。このような魔方陣は、「結合的(associative)」と呼ばれる。図8に示した第3階数の 魔方陣もこの特性を有し、従って結合的である。第4階数の陣は、結合的か全対角である

10

20

がその両方ではない。結合的で且つ全対角である最小の陣は、第5階数である。回転及び 反射を除いて、結合的で且つ全対角である第5階数の陣は16個ある。 [0049]

本発明の実施例は、セルアレイ内の選択シーケンスが、陣が結合的及び/又は全対角で あるにかかわらず、適当な階数のどのような適切な魔方陣にも適合するように作ることが できる。

更に、行、列及び2つの対角のすべての合計が正確に同一の値になるという意味におい て絶対に完全な「魔方陣」でなければならないというわけではない。例えば、図14の( A) に示した階数3の非魔方陣を使用できる。これは、図8の魔方陣において、数7と5 を並び替えることで形成できる。この場合、行1から3と列1の数の合計は(図8に示す ように) 15 であるが、列2と3の合計と2つの対角の合計は「標準(normal)」値15か ら少し異なり、13と17である。しかしながら、このような魔方陣への近似は、異なる 行、列及び2つの対角における合計がほとんど同じであるので、なお本発明に基づく十分 な利点を提供する。行、列及び対角における合計の間の偏差を小さくできるいかなる配置 も本発明の目的に対して利点がある。

[0050]

更に、同様の原理を(正方形でない)長方形のアレイに適用することもできる。例えば 、図14の(B)は、2行3列の長方形のアレイを示す。この場合、列1から3に対する 合計は同一の値7を有するが、行1と2に対する合成はそれぞれ10と11で、できるだ け近くする。この場合、列は行より少ないセルであるため、行と列に対して合計を同じに はできない。代わりに、異なる行の間の偏差を最小にし(この場合は1)、異なる列の間 の偏差を最小にする(この場合は0)ようにすれば十分である。

[0051]

図5に示したセルアレイ22においては、各セルは電流源2で構成される。このような 電流源の構成の例を、図15に示す。図15では、電流源2はPMOS電界効果トランジ スタ(FET)32を備え、そのソースは正の電源供給源Vddに接続され、そのゲート は所定のバイアス電位Vbiasを受けるように接続され、そのドレインは電流源の出力 ノードOUTに接続されている。所定のバイアス電位Vbiasは、例えば、正の電源供 給電位Vddに対して一定の電位差を有する。従って、トランジスタ32は常時オンして おり、実質的に一定の電流Iをその出力ノードOUTに供給する。

[0052]

もちろん、図5の各セル2は、電流源回路2の代わりに電流シンク(sink)を備えること もできる。この場合、FETでの実現においては、図15に示したトランジスタ32は、 NMOSFETに変えられ、そのトランジスタのソースがVssのような負の供給線電位 に接続される。この場合、Vbiasは、例えば、Vssから一定の電位差を有するVs s 以上の所定の基準電位を有する。

いずれにしろ、電流源又は電流シンクは、バイポーラトランジスタを使用して実現する こともできる。

回路の電流容量を増加するように、電流源又は電流シンクを並行して形成するいくつか のトランジスタを使用することができる。例えば、並行に接続された4個のトランジスタ を使用することができる。

[0054]

本発明を実現するセルアレイの回路におけるセルが電流源又は電流シンクを有すること は必要ではない。

例えば、図16に示した本発明の他の実施例では、各容量要素Cは、セルアレイ42の 異なるセル44内に含まれる。各セル44は、個々に対応するスイッチ回路46┒から4 6 , 。を有する。各スイッチ回路46の入力ノードはその対応するセル44の(図16で) ×で示される)出力ノードに接続される。この出力ノードは、セルにおける容量要素Cの 底板である。

10

30

【0055】

この実施例では、各スイッチ回路は3個の端子を有し、それぞれの第1端子は入力電圧 V<sub>IN</sub>を受けるように共通に接続され、それぞれの第2端子は負の基準電圧Vssに共通 に接続され、それぞれの第3端子は所定の基準電位V<sub>REF</sub>を受けるように共通に接続さ れている。各スイッチ回路46は、そこに印加される選択信号Sに応じて、その入力ノー ドをその第1、第2及び第3端子の1つに接続するように制御可能である。 【0056】

異なるセルにおける容量要素 C の各上板は、比較器 4 8 の第 1 の入力に共通に接続され ている。この第 1 の入力は、スイッチ要素 5 0 を介して V s s にも接続されている。比較 器 4 8 の第 2 の入力は V s s に接続されている。デジタル出力信号 D は比較器 4 8 の出力 に生成される。

図16に示すセルアレイ回路は、いわゆる「電荷再分配(charge redistribution)」原 理に従って動作する連続近似アナログ - デジタル変換器(successive-approximation anal og-to-digital converter)(ADC)での使用に適している。このような連続近似ADC は、2値重み付け容量を有するデジタル - アナログ変換器(DAC)を使用する。更に、 この型式の容量DACに関する情報は、例えば、IEEE Journal of Solid State Circuits , Vo. Sc-14,pp.920-926, December1979に記載されている。

【0057】

図16の実施例では、5個のそのような2値重み付け容量C<sub>0</sub>からC<sub>4</sub>は、図16の右 上側に示すように、異なるセルにおける容量要素Cとして設けられている。容量C<sub>0</sub>は、 セル1の容量要素Cとして単独で設けられている。容量C<sub>1</sub>は、セル2の容量要素Cとし て単独で設けられている。容量C<sub>2</sub>は、セル3と4の各容量要素Cとして並行に設けられ ている。容量C<sub>3</sub>は、セル5から8の各容量要素Cとして並行に設けられている。容量C 3は、セル9から16の各容量要素Cとして並行に設けられている。容量C<sub>0</sub>からC<sub>4</sub>の 容量値の比率は、1:1:2:4:8である。

【0058】

図16のセルアレイ回路40は、次のように動作する。最初、回路のサンプリングモードでは、容量C<sub>0</sub>からC<sub>4</sub>のすべての上板がスイッチ要素50を使用してVssに接続され、スイッチ回路46<sub>1</sub>から46<sub>16</sub>をそのすべてが各第1の端子を選択するように制御することによりすべての下板が入力電圧V<sub>IN</sub>を受けるように接続される。 【0059】

次に、スイッチ要素 5 0 がオフし、すべての下板が V s s に接続され、上板電圧 V <sub>T 0</sub> <sub>p</sub>が、サンプルされた入力電圧 V I N の負、すなわち V <sub>T 0 P</sub> = - V <sub>I N</sub> に等しくなる。 次に、アナログ - デジタル変換処理を説明する。この処理では、上板電圧 V <sub>T 0 P</sub> が 0 になるには、容量 C <sub>0</sub> から C <sub>4</sub> のどれがその底板を V s s から V <sub>R E F</sub> 電位に変化させな ければならかいかが特定される。この決定は、 2 値サーチアルゴリズムに従って行われる

[0060]

例えば、2値サーチアルゴリズムの第1のステップでは、デジタル出力ワードの最上位 ビットを決定するのに使用され、C<sub>4</sub>の底板がVSSからV<sub>REF</sub>に切り換えられ、上板 電圧V<sub>TOP</sub>が1/2V<sub>REF</sub>に等しい量だけ増加する。これが、容量C<sub>4</sub>を形成する各 容量要素を有するセル9から16に対応するスイッチ回路46<sub>9</sub>から46<sub>16</sub>を、その選 択が(VSSに接続される)第2端子から(V<sub>REF</sub>に接続される)第3端子に並列して 変化するように動作させることで実行される。容量48の出力Dは、上板電圧V<sub>TOP</sub>と VSSの間の差の極性を示し、それが次にはデジタル出力ワードの最上位ビットの値を決 定する。

[0061]

デジタル出力ワードの残りのビットは、同様の方法を反復して決定される。 図17は、セルアレイ回路60がそれぞれが抵抗要素Rを含む個別のセル64を形成す るセルアレイ62を含む本発明の更に別の実施例を示す。この実施例では、バス70が異

30

10

20

なるセル64とセレクタ回路72の間の接続を形成するのに使用される。セレクタ回路72は、バス70の各バスライン70<sub>1</sub>から70<sub>17</sub>に接続される入力I<sub>1</sub>からI<sub>17</sub>を有する。最初と最後のバスライン70<sub>1</sub>と70<sub>17</sub>は、それぞれセルアレイ回路のノードN<sub>1</sub>とN<sub>2</sub>に接続されている。各セル64の抵抗要素Rは、相互に隣接するバスラインの間に、接続線66と68を介して直列に接続されている。例えば、セル1の抵抗要素Rは、バスライン70<sub>1</sub>と70<sub>2</sub>の間に直列に接続されている。

(13)

【 0 0 6 2 】

セレクタ回路72は、そこに印加されるデジタル選択ワードSに応じて、その入力I1 からI17の1つとセルアレイ回路60の出力ノードOUTに接続される出力Oの間の 接続を形成するように選択的に制御可能である。例えば、図17自体に示すように、セレ クタ回路72がその入力I3をその出力Oに接続する時、回路の第1のノードN1と回路 の出力ノードOUTの間に直列に接続される抵抗要素の個数は(セル1と2の抵抗要素の )2であり、ノードN2とOUTの間に接続される抵抗要素の個数は(セル3から16に 含まれる抵抗要素の)14である。

[0063]

図17の右側に示すように、本実施例のセルアレイ回路はデジタル的に制御可能なポテンショメータとして機能し、出力タップの位置はデジタル選択ワードSの値によって決定 される。例えば、ノードN<sub>1</sub>とN<sub>2</sub>は、それぞれ第1の電源供給線Vddと第2の電源供 給線Vssに接続される。もし望むなら、定電流発生器を、一方ではノードN<sub>1</sub>とN<sub>2</sub>の 1つと、他方ではノードに接続される電源線の間に配置してもよい。

[0064]

図11の各セルの抵抗要素Rは、例えば、図18に示したディプリーション型MOSF ETにより形成される。もしより大きな電流容量が必要であれば、そのようなトランジス タをいくつか並列に接続する。

図5を参照して説明した第1の実施例では、セルが連続して選択される時に加算される 量は電流である。図16を参照して説明する第2実施例では、加算される量は電荷である 。図16を参照して説明する第3実施例では、加算される量は抵抗である。しかし、本発 明はこのような3つの量の加算に限定されるものではない。適当なアナログ量であれば、 本発明を適用したセルアレイ回路での加算に使用できる。このように、本発明は、名目上 だけ一致したセルによって生成又は関係する各アナログ量がある方法で累積又は加算され なければならないいかなる状況でも有効に適用できる。

【0065】

図5、16及び17を参照して説明した実施例では示さなかったが、もし望むなら、い かなるデコード回路の部分と同様にそれぞれに関係するスイッチ回路を一体化することも できる。しかし、個別のセルの大きさを最小にし、それにより(その動作状態を等しくす るように)セルが互いに物理的に近接するようにするには、通常はスイッチ回路及びデコ ード回路がセルの外にあることが望ましい。

[0066]

本発明の第4実施例を、図19を参照して説明する。この本発明の更なる態様に従った 実施例では、4個の長方形(又は正方形)のセルアレイが所定の配置で配置され、やはり アナログ量の加算において発生する誤差の影響を最小にすることを目的とする。

まず図19を参照して、行と列に複数の個別のセルが配置されて作られている第1のセ ルアレイ100が第1象限に配置されている。アレイ100の2個のセルA1とB1が図 19に示され、セルA1は×方向とy方向に近接したエッジからそれぞれ距離A×とAy 離れており、セルB1は×方向とy方向に近接したエッジからそれぞれ距離B×とBy離 れている。

【0067】

次に、図20に示すように、第2のセルアレイ102が第2象限に配置される。第2の セルアレイ102におけるセルの配置は、第1のセルアレイ100をy軸に対して反射さ せ、次に反射したものを第2象限に移すことにより生成される。これにより、第1のセル

10

20



50

アレイ100の表示したセルA1とB1にそれぞれ対応する第2のセルアレイ102の表示したセルA2とB2は、図20に示すように配置される。 【0068】

次に、図21に示すように、第3のセルアレイ104が第3象限に配置される。第3の セルアレイ104におけるセルの配置は、第1のセルアレイ100を×軸に対して反射さ せ、次に反射したものを第3象限に移すことにより生成される。セルアレイ100の表示 したセルA1とB1にそれぞれ対応するセルA3とB3は、図21に示される。 【0069】

最終的に、図22に示すように、第4のセルアレイ106が第4象限に配置される。第 4のセルアレイ106におけるセルの配置は、第1のセルアレイ100を原点の回りに1 80°回転させることにより生成される。第1のセルアレイ100の表示したセルA1と B1にそれぞれ対応するセルA4とB4は、図21に示される。

【0070】

図22に示した構成で第1、第2、第3及び第4のセルアレイ100から106を配置 した結果、4個のセルアレイの対応する表示したセルは原点に共通の重心を有する。例え ば、4個の表示したセルA1からA4を考えると、A1とA4は両方ともy軸からその反 対側に同一距離A×だけ離れており、セルA2とA3もy軸からその反対側に同一距離だ け離れている。同様に、A1とA4は×軸からその反対側に同一距離だけ離れており、セ ルA2とA3も同様である。

【0071】

これにより、A1とA4に起因する×方向におけるいかなる階段状の誤差も相互に相殺しあう。A2とA3に起因する×方向におけるいかなる階段状の誤差も相互に相殺しあう。同様のことがy方向の回想的な誤差についてもいえる。

しかし、 y 方向においては、 A 1 は 4 個のセルアレイ 1 0 0 - 1 0 6 が占める領域の上 側エッジから、 A 2 が y 方向に中心線から(すなわち x 軸から)離れているのと同一の距 離 A y だけ離れている。従って、 A 1 と A 2 に起因するいかなる対称な y 方向の誤差も相 互に相殺しあう。同様のことが、 y 方向における A 3 と A 4、 x 方向における A 1 と A 3 及び A 2 と A 4 に対してもいえる。

【0072】

4個のアレイの対応するセルの他の各組についても同様のことがいえる。

第1のセルアレイ100内のセルの選択シーケンス(これが第1のセルアレイ100か ら導出される他のセルアレイ102、104及び106内の各選択されたシーケンスを順 番に決定する。)は、重大なことではない。例えば、図3に示すように、従来の(すなわ ち、行1の列、それに続いて行2の列という具合の)選択シーケンスで、単にセルを選択 することも可能である。しかし、好ましくは、第1のセルアレイ100内の選択シーケン スは、図5から14の(B)を参照してこれまで説明したように、上記の本発明の第1の 態様の基礎をなす原理に従って、決定することが望ましい。この場合、個別の各セルアレ イ内の階段状、対称な及び他の誤差は、4個のセルアレイで占められる領域に渡って存在 する誤差と同様に全体として補償される。

[0073]

図23は、セルの各組に属する4個の異なるセルを結合し選択できる方法の例を示す。 図23に示すように、4個の対応するセルの各組は個別に対応するスイッチ回路4を有す る。例えば、4個のセルA1からA4の組は、個別に対応するスイッチ回路4<sub>A</sub>を有する

この例で、セルは各定電流源2で構成され、組の4個のセルは対応するスイッチ回路の 入力に接続される共通の接続線110に接続される。

【0074】

図15を参照してすでに説明したように、各セルは単一のトランジスタ又は並列に接続した複数のトランジスタで構成できる。例えば、各セルは4個の並列に接続されたp型F ETを備える。 20

10

図16及び図17を参照してすでに説明したように、図23の4個のセルアレイ内のセルは、定電流源を備える必要はない。それらは、代わりに定電流シンクを備えることができる。更に、それらは、図16に示したように容量要素C又は図17に示したように抵抗要素Rを備えることもできる。この場合、セルからスイッチ回路への接続は、図16及び図17に従って変形するのが適当できる。

【0075】

本発明の第2の態様に基づく十分な利点は、2個のセルアレイによって占められる領域 にある誤差の組合せに依存し、ちょうど2個のセルアレイを使用することで得られる。例 えば、2個のセルアレイ100と102をアレイ104と106を使用せずに用いる。こ の場合、×方向の階段状の誤差は相殺され、y方向の対称な誤差が相殺される。同様に、 図22の2個のセルアレイ100と104をアレイ102と106を使用せずに用いる。 この場合、×方向の対称な誤差が相殺され、y方向の階段状の誤差が相殺される。

10

他の有用な実施例は、図22の2個のセルアレイ100と106だけを使用してそれら を第1及び第2象限にそれぞれ配置することで作られる。この場合、×方向とy方向の両 方の階段状の誤差は相殺される。同様の効果はセルアレイ100と106だけを使用して それぞれを第1及び第3象限に配置することで達成できる。

[0077]

図24は、第1のセルアレイ100が第1及び第3象限を横切って等しく分けられる他の実施例を示す。象限1の部分は、それを回転および反射させることなしに象限4にコピ 20 -(複写)され、象限3の部分はそれを回転および反射させることなしに象限2にコピー される。この結果、×方向とy方向の両方の対称な誤差が相殺される。

[0078]

他の可能性は4個の同一のセルアレイ100をそれぞれ象限1から4に配置することで ある。これは、×方向とy方向の両方の対称な誤差を相殺する効果を有する。

本発明の第2の態様の実施例では、セルアレイが相互に直接隣接するように配置される 必要はない。例えば、図22の実施例では、アレイ100と102は、DACの他のセル のような別の回路を配置するスペースを残すように、アレイ104と106から×方向に 離すこともできる。

[0079]

30

以上説明したように、本発明によれば、異なる行と列内での階段状及び対称な誤差の累 積を2次元的に相殺する高精度のセルアレイ回路が提供される。

【図面の簡単な説明】

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

【図1】従来の電流テアリングDACの部分を示す図である。

【図2】どのようにして温度計コード化信号を図1のDACの2値入力ワードから導出す るかを説明するのに使用される表である。

【図3】DACにおける使用をあらかじめ考慮したセルアレイ回路の部分を示す図である。

【図 4】図 3のセルアレイ回路での階段状及び対称な誤差の発生を説明するのに使用する <sup>40</sup> 概略図である。

【図5】本発明の第1実施例のセルアレイ回路を示す図である。

【図6】図5の実施例における階段状及び対称な誤差の影響を説明するのに使用する表で ある。

【図7】図6の表と比較するための、本発明を組み込んでいないセルアレイ回路における 階段状及び対称な誤差の影響を示す表と、従来のセルアレイ回路の例を示す図である。

【図8】3×3の魔方陣の一例を示す図である。

【図9】図8の魔方陣を変形して別の魔方陣を作る方法を説明するのに使用される図と、 それによって作られた各魔方陣を示す図である。

【図10】4×4の魔方陣の一例を示す図である。

10

20

【図11】4×4の魔方陣の一例を示す図である。 【図12】図10の魔方陣の特性を説明するのに使用される図である。 【図13】5×5、6×6及び8×8の魔方陣の例を示す図である。 【図14】別の3×3の魔方陣及び3×2の長方形の魔方陣の例を示す図である。 【図15】図5のセルアレイ回路のセルの1つの構成の一例を示す図である。 【図16】本発明の第2実施例のセルアレイ回路の部分を示す図である。 【図17】本発明の第3実施例のセルアレイ回路の部分を示す図である。 【図18】図17のセルアレイ回路のセルの1つの構成例を示す図である。 【図19】本発明の第2の態様を組み込んだセルアレイ回路の原理を説明するのに使用す る図である。 【図20】本発明の第2の態様を組み込んだセルアレイ回路の原理を説明するのに使用す る図である。 【図21】本発明の第2の態様を組み込んだセルアレイ回路の原理を説明するのに使用す る図である。 【図22】本発明の第2の態様を組み込んだセルアレイ回路の原理を説明するのに使用す る図である。 【図23】本発明の第4実施例のセルアレイ回路を示す図である。 【図24】本発明の第5実施例のセルアレイ回路を示す図である。 【符号の説明】 [0081]1 DAC 2、21 ~ 2 n 電流源 4、41 ~ 4 n スイッチ回路 温度計デコーダ 6 20 セルアレイ回路

22 セルアレイ

(16)

図 1

1~

Vdd

٦B

【図2】 図2

2 ワ	値入 ード	カ		温度	度計:	) — K	化信	号	
D3	D2	D1	<b>T</b> 7	T6	T5	T4	Т3	T2	T1
0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	1	1
0	1	1	0	0	0	0	1	1	1
1	0	0	0	0	0	1	1	1	1
1	0	1	0	0	1.	1	. 1	1	1
1	1	0	0	-1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1







【図5】



D1 - Dm

2 値温度計デコーダ

Vdd

Vdd 24

T1



.\_.

図 7 (A)

図 6	
-----	--

	х	у	Σx	Σy	$E=\Sigma x+\Sigma y$
1	-2	-2	-2	-2	-4
2	+1	+2	-1	0	-1
3	-1	+2	-2	+2	0
4	+2	-2	0	0	0
5	+2	+1	+2	+1	+3
6	-1	-1	+1	0	+1
7	+1	-1	+2	-1	+1
8	-2	+1	0	0	0
9	+2	-1	+2	-1	-1
10	-1	+1	+1	0	+1
11	+1	+1	+2	+1	+3
12	-2	-1	0	0	0
13	-2	+2	-2	+2	0
14	+1	-2	-1	0	-1
15	-1	-2	-2	-2	-4
16	+2	+2	0	0	0

Σχ Σγ у Е х -2 -2 -2 -4 -2 1 2 -2 -3 -1 -4 -7 3 +1 -2 -2 -6 -8 4 +2 -2 0 -8 -8 5 -2 -1 -2 -9 -11 6 -1 -1 -3 -10 -13 7 +1 -1 -2 -11 -13 8 +2 -1 0 -12 -12 9 -2 +1 -2 -11 -13 10 -1 +1 -3 -10 -11 11 +1 +1 -2 -9 -13 12 +2 +1 0 -8 -8 13 -2 +2 -2 -6 -8 14 -1 +2 -3 -2 -4 15 +2 +1 -2 -2 -4 16 +2 +2 0 0 0

(B)

y x	-2	► -1	+1	+2
-2	1	2	3	4
<b>-</b> 1	5	6	7	8
+1	9	10	11	12
+2	13	14	15	16

【図8】







(D)

(G)

5

1

6 7

4 9 3

2 7 6

(C)					
6	1	8			
7	5	3			

2	9	4	
	(F)		
8	1	6	
з	5	7	
4	9	2	

			(E)		
4		2	9	4	
9		7	5	3	
2		6	1	8	
	(H)				
8		6	7	2	

6	7	2
1	5	9
8	3	4

【図11】

図 11

4	15	6
5	10	3
11	8	13
14	1	12

【 図	1	2	]
-----	---	---	---



(B)					
	d	f	е		
е		d	f		
 f	е		d		
d	f	е			

【図10】

図 10

7	12	1	14
2	13	8	11
16	3	10	5
9	6	15	4

9

16

2

7

# (B)

6 1

図 13

(A)						
1	15	24	8	17		
23	7	16	5	14		
20	4	13	22	6		
12	21	10	19	3		
9	18	2	11	25		

(B)								
27	29	2	4	.13	36			
9	11	20	22	31	18			
32	25	7	3	21	23			
14	16	34	30	12	5			
28	6	15	17	26	19			
1	24	33	35	8	10			

(C)

64	2	3	61	60	6	7	57
9	55	54	12	13	51	50	16
 17	47	46	20	21	43	42	24
40	26	27	37	36	30	31	33
32	34	35	29	28	38	39	25
41	23	22	44	45	19	18	48
49	15	14	52	53	11	10	56
8	58	59	5	4	62	63	1

【図14】

図 14 (A)

(B)



【図15】







【図17】



【図18】





図 19



【図20】





【図22】



## 【図23】

図 23

4<sub>A</sub>

o o SA-

□SB-

. . .









フロントページの続き

- (72)発明者 ウィリアム ジョージ ジョン スコフィールド イギリス国,バークシャー アールジー42 4アールエー,ビンフィールド,パーク ファーム ,ウッドハウス ストリート 24
- (72)発明者 イアン ジュソ デディク イギリス国,ミドルセックス ユービー5 5エイチダブリュ,ノーソルト,ベルビュー ロード 15

#### 審査官 栗栖 正和

- (56)参考文献 特開平05-191290(JP,A) 特開平05-191289(JP,A) 特開平02-306723(JP,A) 特開平05-090968(JP,A) 特開平02-113630(JP,A) 特開平08-330966(JP,A)
- (58)調査した分野(Int.Cl., DB名) H03M 1/00-1/88