(19) 日本国特許庁(JP)

HO1L 29/792

## (12)公開特許公報(A)

(11) 特許出願公開番号 **特開2004-186663** 

## (P2004-186663A)

(43) 公開日 平成16年7月2日(2004.7.2)

(51) Int.C1. <sup>7</sup>	F I	テーマコード (参考)
HO1L 21/8247	HO1L 29/78 371	5 F O 8 3
HO1L 27/115	HO1L 27/10 434	5 F 1 O 1
HO1L 29/788		

審査請求 未請求 請求項の数 12 OL (全 32 頁)

(21) 出願番号 (22) 出願日 (31) 優先権主張番号	特願2003-136453 (P2003-136453) 平成15年5月14日 (2003.5.14) 特願2002-296001 (P2002-296001)	(71) 出願人	000005049 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号
(32) 優先日	平成14年10月9日(2002,10,9)	(74)代理人	100080034
(33) 優先権主張国	日本国 (JP)		弁理士原謙三
		(74) 代理人	100113701
			弁理士 木島 隆一
		(74) 代理人	100116241
			弁理士 金子 一郎
		(72)発明者	岩田浩
			大阪府大阪市阿倍野区長池町22番22号
			シャープ株式会社内
		(72)発明者	柴田 晃秀
			大阪府大阪市阿倍野区長池町22番22号
			シャープ株式会社内
			最終頁に続く

(54) 【発明の名称】半導体記憶装置

(57)【要約】

【課題】1つのトランジスタで2ビット以上の記憶保持 動作が可能でかつ微細化が容易な半導体記憶装置を提供 する。

【解決手段】第1導電型の半導体基板11上にゲート絶 縁膜12を形成し、ゲート絶縁膜12上にゲート電極1 3を形成する。ゲート電極13の両側に電荷保持部10 A,10Bを夫々形成し、電荷保持部10A,10Bに 対応する半導体基板11の領域に第2導電型の第1,第 2の拡散層領域17,18を夫々形成する。そして、電 荷保持部10A,10Bは、電荷保持部10A,10B に保持された電荷の多寡に応じて、ゲート電極13に電 圧を印加したときにチャネル領域を介して第1,第2の 拡散層領域17,18の一方から他方に流れる電流量を 変化させる。また、電荷保持部10A,10Bの一部は 、ゲート絶縁膜12とチャネル領域との界面よも下に存 する。



【選択図】 図1

(2)

【特許請求の範囲】 【請求項1】 半 導 体 基 板 、 半 導 体 基 板 内 に 設 け ら れ た ウ ェ ル 領 域 ま た は 絶 縁 体 上 に 配 置 さ れ た 半 導 体 膜 のうちのいずれか1つからなる第1導電型の半導体部材と、 上記第1導電型の半導体部材上に形成されたゲート絶縁膜と、 上記ゲート絶縁膜上に形成されたゲート電極と、 上記ゲート電極の両側に夫々形成された電荷保持部と、 上記電荷保持部に対応する上記第1導電型の半導体部材の領域に夫々形成された第2導電 型の拡散層領域と、 上記ゲート電極下に配置されたチャネル領域とを備え、 上記電荷保持部は、上記電荷保持部に保持された電荷の多寡に応じて、上記ゲート電極に 電 圧 を 印 加 し た と き に 上 記 チ ャ ネ ル 領 域 を 介 し て 上 記 第 2 導 電 型 の 拡 散 層 領 域 の 一 方 か ら 他方に流れる電流量を変化させると共に、 上記電荷保持部の一部は、上記ゲート絶縁膜と上記チャネル領域との界面よりも下に存す ることを特徴とする半導体記憶装置。 【請求項2】 請求項1に記載の半導体記憶装置において、 上記ゲート絶縁膜と上記チャネル領域との界面と、その界面と略平行でかつ上記電荷保持 部の最下部を通る面との距離が2nm~15nmであることを特徴とする半導体記憶装置 【請求項3】 請求項1に記載の半導体記憶装置において、 上記電荷保持部は、電荷を保持する機能を有する第1の絶縁膜と、上記第1の絶縁膜と上 記ゲート電極、チャネル領域および拡散層領域を隔てることにより上記第1の絶縁膜に保 持された電荷の散逸を防ぐ機能を有する第2の絶縁膜とを有することを特徴とする半導体 記憶装置。 【請求項4】 請求項3に記載の半導体記憶装置において、 上記 第 1 の 絶 縁 膜 が シリコン 窒 化 膜 で あ り 、 上 記 第 2 の 絶 縁 膜 が シリコン 酸 化 膜 で あ る こ とを特徴とする半導体記憶装置。 【請求項5】 請求項1に記載の半導体記憶装置において、 上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁膜と、第1の絶縁膜に保持さ れ た 電 荷 の 散 逸 を 防 ぐ 機 能 を 有 す る 第 2 お よ び 第 3 の 絶 縁 膜 と を 有 し 、 第 1 の 絶 縁 膜 が 第 2の絶縁膜と第3の絶縁膜とに挟まれていることを特徴とする半導体記憶装置。 【請求項6】 請求項5に記載の半導体記憶装置において、 上記 第 1 の 絶 縁 膜 が シリコン 窒化 膜 で あ り 、 上 記 第 2 お よ び 第 3 の 絶 縁 膜 が シ リ コ ン 酸 化 膜であることを特徴とする半導体記憶装置。 【請求項7】 請求項5に記載の半導体記憶装置において、 第 2 の 絶 縁 膜 は 、 第 1 の 絶 縁 膜 と 上 記 ゲ ー ト 電 極 、 チ ャ ネ ル 領 域 お よ び 拡 散 層 領 域 と を 隔 てるように設けられ、 上記チャネル領域上における第2の絶縁膜の厚さが、上記ゲート絶縁膜の厚さよりも薄く 、かつ 0 . 8 n m 以 上 で あ る こ と を 特 徴 と す る 半 導 体 記 憶 装 置 。 【請求項8】 請求項5に記載の半導体記憶装置において、 第 2 の絶縁膜は、第 1 の絶縁膜と上記ゲート電極、チャネル領域および拡散層領域とを隔

20

10

30

40

上記チャネル領域上における第2の絶縁膜の厚さが、上記ゲート絶縁膜の厚さよりも厚く 50

てるように設けられ、

、かつ 2 0 n m 以下であることを特 徴とする半 導 体 記 憶 装 置。 【請求項9】 請求項5に記載の半導体記憶装置において、 第1の絶縁膜には、第2の絶縁膜を介して上記ゲート絶縁膜の表面と平行な面と対向し、 この面に沿って広がった面を有する部分が含まれていることを特徴とする半導体記憶装置 【請求項10】 請求項9に記載の半導体記憶装置において、 第1の絶縁膜には、第2の絶縁膜を介して上記ゲート電極の側面と対向し、この側面に沿 って広がった部分が含まれていることを特徴とする半導体記憶装置。 10 【請求項11】 請求項1に記載の半導体記憶装置において、 上記 電荷 保 持 部 は 、 そ の 少 な く と も 一 部 が 、 上 記 半 導 体 部 材 、 ゲ ー ト 絶 縁 膜 お よ び ゲ ー ト 電極の積層方向において、上記拡散層領域と重合するように形成されていることを特徴と する半導体記憶装置。 【請求項12】 請求項1に記載の半導体記憶装置において、 上記の両拡散領域間の距離は、チャネル長方向のゲート電極長よりも長くなるように設定 され、 上記電荷保持部は、その一部のみが、上記半導体部材、ゲート絶縁膜およびゲート電極の 20 積層方向において、上記拡散層領域と重合するように形成されていることを特徴とする半 導体記憶装置。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 この発明は、半導体記憶装置に関し、特に、電荷量の変化を電流量に変換する機能を有す る電界効果トランジスタを有する半導体記憶装置に関する。  $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 【従来の技術】 従 来 、 半 導 体 記 憶 装 置 と し て は 、 1 つ の 電 界 効 果 ト ラ ン ジ ス タ で 2 ビ ッ ト の 記 憶 が 可 能 な 30 不揮発性メモリがある(例えば、特許文献1参照)。この不揮発性メモリの構造と、書込 み動作原理を以下に説明する。 [0003]上記 不 揮 発 性 メ モ リ は 、 図 2 4 に 示 す よ う に 、 P 型 ウ ェ ル 領 域 9 0 1 上 に ゲ ー ト 絶 縁 膜 を 介 し て 形 成 さ れ た ゲ ー ト 電 極 9 0 9 、 P 型 ウ ェ ル 領 域 9 0 1 表 面 に 形 成 さ れ た 第 1 の N 型 拡散 層 領 域 9 0 2 お よ び 第 2 の N 型 拡 散 層 領 域 9 0 3 か ら 構 成 さ れ る 。 上 記 ゲ ー ト 絶 縁 膜 は、シリコン酸化膜904,905の間にシリコン窒化膜906が挟まれた、いわゆるO NO(Oxide Nitride Oxide)膜からなる。上記シリコン窒化膜90 6 中には、第1および第2のN型拡散層領域902,903の端部付近に、それぞれ記憶 保 持 部 9 0 7 , 9 0 8 が 形 成 さ れ て い る 。 上 記 記 憶 保 持 部 9 0 7 , 9 0 8 の そ れ ぞ れ の 個 40 所での電荷の多寡をトランジスタのドレイン電流として読み出すことにより、1トランジ スタで2ビットの情報を記憶させることができる。  $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$ 次に、この不揮発性メモリにおける書込み動作方法を説明する。ここで、書込みとは、記 憶保持部907,908に電子を注入することを指すこととする。特許文献1では、右側 の記憶保持部908に電子を注入させるために、第2の拡散層領域903に5.5Vを、 ゲート電極909に10Vを印加する方法が開示されている。これにより、2つある記憶 保持部の特定の側に書込みをすることができる。特定の側の消去および読み出しを行う方 法も開示されており、これらの方法を総合して2ビット動作が可能となっている。 [0005]

(3)

(4)

【特許文献1】

特表 2 0 0 1 - 5 1 2 2 9 0 公報(公表日 平成 1 3 年 8 月 2 1 日)

[0006]

【発明が解決しようとする課題】

ところで、上記不揮発性メモリでは、ゲート絶縁膜は、トランジスタを動作させるための 機能と、電荷を蓄積するメモリ膜としての機能を併せ持たせるために、ONO膜の3層構 造となっている。そのため、上記不揮発性メモリでは、ゲート絶縁膜の薄膜化が難しく、 素子の微細化が困難であるという問題がある。また、上記不揮発性メモリでは、チャネル 長が短くなるにつれ、1つのトランジスタの記憶保持部907,908の2箇所が互いに 干渉して2ビット動作が困難になるため、さらなる素子の微細化が果たせなかった。 [0007]

そこで、この発明の目的は、1つのトランジスタで2ビット以上の記憶保持動作が可能で かつ微細化が容易な半導体記憶装置を提供することにある。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 

【課題を解決するための手段】

上記目的を達成するため、この発明の半導体記憶装置は、半導体基板、半導体基板内に設 けられたウェル領域または絶縁体上に配置された半導体膜のうちのいずれか1つからなる 第1 導電型(例えば P 型又は N 型の一方)の半導体部材と、その第1 導電型の半導体部材 上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成されたゲート電極と、上記ゲ ート電極の両側に夫々形成された電荷保持部と、上記電荷保持部に対応する第1導電型の 半 導 体 部 材 の 領 域 に 夫 々 形 成 さ れ た 第 2 導 電 型 ( 例 え ば P 型 又 は N 型 の 他 方 ) の 拡 散 層 領 域と、上記ゲート電極下に配置されたチャネル領域とを備える。そして、上記電荷保持部 は、電荷保持部に保持された電荷の多寡に応じて、ゲート電極に電圧を印加したときにチ ャ ネ ル 領 域 を 介 し て 第 2 導 電 型 の 拡 散 層 領 域 の 一 方 か ら 他 方 に 流 れ る 電 流 量 を 変 化 さ せ る と共に、上記電荷保持部の一部は、ゲート絶縁膜とチャネル領域との界面よりも下に存し ている。ここで、電荷保持部とは、電子または正孔を注入、抜取りが可能な機能を有する ものである。

[0009]

上記構成の半導体記憶装置によれば、上記電荷保持部の電荷量の変化を電流量に変換する ことによりメモリ素子として動作させる。上記ゲート電極の両側に形成された2つの電荷 30 保 持 部 は 、 上 記 ゲ ー ト 絶 縁 膜 か ら 独 立 し て 形 成 さ れ て い る の で 、 電 荷 保 持 部 が 担 う メ モ リ 機能と、ゲート絶縁膜が担うトランジスタ動作機能とは分離されている。そのため、十分 なメモリ機能を有したままゲート絶縁膜を薄膜化して短チャネル効果を抑制することが容 易にできる。

[0010]

また、ゲート電極の両側に形成された2つの電荷保持部は、ゲート電極により分離されて いるので書換え時の干渉が効果的に抑制される。言い換えれば、2つの電荷保持部間の距 離を小さくすることができる。したがって、1つのトランジスタで2ビット以上の記憶保 持動作が可能でかつ微細化が容易な半導体記憶装置を実現できる。

[0011]

40

10

20

さらには、上記電荷保持部の一部は、上記ゲート絶縁膜とチャネル領域とがなす界面より も 下 に 存 す る た め 、 書 込 み 動 作 時 に お い て 高 エ ネ ル ギ ー の 電 荷 の 進 行 方 向 に 電 荷 保 持 部 が 存することになる。そのため、電荷保持部への電荷注入効率が著しく向上し、書込み動作 の速度を飛躍的に向上することができる。もしくは、書込み時の電流を小さくした場合は 、書込み時の消費電力を低減することができる。

[0012]

上記の半導体記憶装置は、上記ゲート絶縁膜とチャネル領域との界面と、その界面と略平 行でかつ上記電荷保持部の最下部を通る面との距離を2nm~15nmとしてもよい。  $\begin{bmatrix} 0 & 0 & 1 & 3 \end{bmatrix}$ 

上記の構成によれば、上記電荷保持部とゲート絶縁膜との位置関係を最適化し、半導体記

(5)

憶装置の動作速度を十分高速に保つことができる。

【0014】

上記の半導体記憶装置において、上記電荷保持部は、電荷を保持する機能を有する第1の 絶縁膜と、上記第1の絶縁膜と上記ゲート電極、チャネル領域および拡散層領域を隔てる ことにより上記第1の絶縁膜に保持された電荷の散逸を防ぐ機能を有する第2の絶縁膜と を有する構成としてもよい。

【0015】

上記の構成によれば、上記第1の絶縁膜に保持された電荷が散逸するのを、上記第2の絶 縁膜により効果的に防ぐことができる。したがって、電荷の保持特性の良い半導体記憶装 置が提供される。

【0016】

上記記の半導体記憶装置において、上記電荷保持部は、電荷を蓄積する機能を有する第1 の絶縁膜と、第1の絶縁膜に保持された電荷の散逸を防ぐ機能を有する第2および第3の 絶縁膜とを有し、第1の絶縁膜が第2の絶縁膜と第3の絶縁膜とに挟まれている構成とし てもよい。

上記の構成によれば、上記電荷保持部に注入された電荷は、上記第2および第3の絶縁膜によりブロックされて、上記第1の絶縁膜に効率よく蓄積する。したがって、電荷保持部への電荷注入効率が上がり、書換え動作(書込みおよび消去動作)の高速化が実現する。 【0018】

20

10

上記の半導体記憶装置は、上記第1の絶縁膜がシリコン窒化膜であり、上記第2および第 3の絶縁膜がシリコン酸化膜である構成としてもよい。

**[**0019**]** 

上記の構成によれば、電荷をトラップする準位が多数存在するシリコン窒化膜を第1の絶 縁膜として用い、バンドギャップが大きいシリコン酸化膜を第2および第3の絶縁膜とし て用いるため、大きなヒステリシス特性を有し、保持特性の優れた半導体記憶装置が提供 される。さらには、シリコン窒化膜およびシリコン酸化膜ともにLSIプロセスでごく標 準的に用いられる材料であり、製造が容易であるという利点を有する。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 

上記の半導体記憶装置において、第2の絶縁膜は、第1の絶縁膜と上記ゲート電極、チャ 30 ネル領域および拡散層領域とを隔てるように設けられ、上記チャネル領域上における第2 の絶縁膜の厚さが、上記ゲート絶縁膜の厚さよりも薄く、かつ0.8nm以上である構成 としてもよい。

【0021】

上記の構成によれば、電荷保持膜である第1の絶縁膜とチャネル領域とを隔てる第2の絶 縁膜の膜厚が、ゲート絶縁膜の膜厚より薄く、かつ0.8nm以上であるから、メモリの 耐圧性能を低下させることなく書込み動作および消去動作の電圧を低下させ、又は書込み 動作および消去動作を高速にすることが可能となり、メモリ効果を増大することが可能と なる。

【 0 0 2 2 】

40

なお、メモリ効果とは、電荷保持膜(電荷保持部)に保持された電荷の多寡に応じて、ゲート電極に電圧を印加したときにチャネル領域を介して拡散層領域の一方から他方に流れ る電流量が変化することであり、メモリ効果が大きいとは、上記電流量の変化が大きいこ とである。

[0023]

上記の半導体記憶装置において、第2の絶縁膜は、第1の絶縁膜と上記ゲート電極、チャネル領域および拡散層領域とを隔てるように設けられ、上記チャネル領域上における第2の絶縁膜の厚さが、上記ゲート絶縁膜の厚さよりも厚く、かつ20nm以下である構成としてもよい。

【0024】

上記の構成によれば、電荷保持膜とチャネル領域とを隔てる絶縁膜の膜厚が、ゲート絶縁 膜の膜厚より厚く、かつ20nm以下であるから、メモリの短チャネル効果を悪化させる ことなく保持特性を改善することが可能となる。 [0025]上記の半導体記憶装置において、第1の絶縁膜には、第2の絶縁膜を介して上記ゲート絶 縁膜の表面と平行な面と対向し、この面に沿って広がった面を有する部分が含まれている (例えばゲート絶縁膜の表面と略平行な表面を有する部分が含まれている)構成としても よい。 [0026] 上記の構成によれば、半導体記憶装置の保持特性の悪化を防ぎながら書換え速度を高速に 10 することができる。 [0027]上記の半導体記憶装置において、第1の絶縁膜には、第2の絶縁膜を介して上記ゲート電 極の側面と対向し、この側面に沿って広がった部分が含まれている(例えばゲート電極の 側面と略平行な表面を有する部分が含まれている)構成としてもよい。 [0028]上記の構成によれば、半導体記憶装置の書換え動作を高速にすることができる。 [0029]上 記 の 半 導 体 記 憶 装 置 に お い て 、 上 記 電 荷 保 持 部 は 、 そ の 少 な く と も 一 部 が 、 上 記 半 導 体 部 材 、 ゲ ー ト 絶 縁 膜 お よ び ゲ ー ト 電 極 の 積 層 方 向 に お い て 、 上 記 拡 散 層 領 域 と 重 合 す る よ 20 うに形成されている構成としてもよい。 また、上記の半導体記憶装置において、上記の両拡散領域間の距離は、チャネル長方向の ゲート電極長よりも長くなるように設定され、上記電荷保持部は、その一部のみが、上記 | 半 導 体 部 材 、 ゲ ー ト 絶 縁 膜 お よ び ゲ ー ト 電 極 の 積 層 方 向 に お い て 、 上 記 拡 散 層 領 域 と 重 合 するように形成されている構成としてもよい。  $\begin{bmatrix} 0 & 0 & 3 & 1 \end{bmatrix}$ 上記の構成によれば、半導体記憶装置の読出し電流を大きくし、読出し電流のばらつきを 抑えることができるので、半導体記憶装置の読出し動作を高速にすることができる。 30 【発明の実施の形態】 以下、この発明の半導体記憶装置を図示の実施の形態により詳細に説明する。 [0033](実施の形態1) まず、この発明の半導体記憶装置を構成するメモリ素子を説明するにあたり、この発明を 適用するメモリ素子の前提となる基本構造を図9および図10を用いて説明する。 [0034]図9はメモリ素子の概略断面図を示している。図9に示すように、上記メモリ素子は、2 ビットの記憶が可能な不揮発性メモリセルとして、第 1 導電型 (例えば P 型又は N 型の一 方)の半導体部材の一例としての半導体基板11上に、ゲート絶縁膜12を介して通常の 40 トランジスタと同程度のゲート長を有するゲート電極13を形成しており、積層されたゲ ート絶 縁 膜 1 2 およびゲート電 極 1 3 の 側 壁 に 、サイドウォール スペーサ形 状の 電荷 保 持 部10A,10Bを形成している。すなわち、積層されたゲート絶縁膜12およびゲート 電極13の両側壁の一方には、電荷保持部10A,10Bのうちの一方が設けられ、両側 壁の他方には、電荷保持部10A,10Bのうちの他方が設けられている。 [0035]また、 電荷 保 持 部 1 0 A , 1 0 B に 対 応 す る 半 導 体 基 板 1 1 の 領 域 に 、 か つ ゲ ー ト 電 極 1 3 と反対の側に、それぞれ第 2 導電型(例えば P 型又は N 型の他方)の第 1 の拡散層領域 17と第2導電型の第2の拡散層領域18を形成している。 この第1,第2の拡散層領域17,18(ソース/ドレイン領域)は、ゲート電極13の 50 端部に対して(ゲート電極13が形成された領域41から)オフセットされている。した がって、半導体基板11における、ゲート電極13の各端部と第1,第2の拡散層領域1 7,18との間はそれぞれオフセット領域42となっている。 [0036]このように、上記メモリ素子の電荷保持部10A,10Bは、ゲート絶縁膜12から独立 して形成されている。したがって、電荷保持部10A,10Bが担うメモリ機能と、ゲー ト絶縁膜12が担うトランジスタ動作機能とは分離されている。また、ゲート電極13の 両側に形成された 2 つの電荷保持部 1 0 A , 1 0 B は、ゲート電極 1 3 により分離されて いるので、書換え時の干渉が効果的に抑制される。したがって、このメモリ素子は、2ビ ット以上の記憶が可能で、かつ微細化が容易にできる。 [0037]また、上記第1,第2の拡散層領域17,18がゲート電極13からオフセットされてい ることにより、ゲート電極13に電圧を印加したとき、電荷保持部10A,10B下(半 導体 基 板 1 1 に お け る 電 荷 保 持 部 1 0 A , 1 0 B と の 対 向 部 ) の オ フ セ ッ ト 領 域 4 2 の 反 転しやすさを、電荷保持部10A,10Bに蓄積された電荷量によって大きく変化させる ことができ、メモリ効果を増大させることが可能となる。なお、メモリ効果とは、電荷保 持 膜 ( 電 荷 保 持 部 1 0 A , 1 0 B ) に 保 持 さ れ た 電 荷 の 多 寡 に 応 じ て 、 ゲ ー ト 電 極 1 3 に 電 圧 を 印 加 し た と き に チ ャ ネ ル 領 域 を 介 し て 拡 散 層 領 域 の 一 方 か ら 他 方 に 流 れ る 電 流 量 が 変化することであり、メモリ効果が大きいとは、上記電流量の変化が大きいことである。 さらに、 第 1 , 第 2 の 拡散 層 領 域 1 7 , 1 8 が ゲート 電 極 1 3 からオフセットされた 構造 により、通常のロジックトランジスタと比較して、短チャネル効果を強力に防止すること ができ、より一層のゲート長の微細化を図ることができる。 また、構造的に短チャネル効果抑制に適しているため、ロジックトランジスタと比較して 膜厚の厚いゲート絶縁膜を採用することができ、信頼性を向上させることが可能となる。 [0039]図10は、図9のサイドウォールスペーサ形状の電荷保持部10B付近の拡大図である。 図10に示すように、電荷保持部10A,10B(図10では10Bのみを示す)は、サ イドウォール形状をした第1の絶縁膜の一例としてのシリコン窒化膜15と、このシリコ ン 窒 化 膜 1 5 と ゲ ー ト 電 極 1 3 、 半 導 体 基 板 1 1 お よ び 第 1 , 第 2 の 拡 散 層 領 域 1 7 , 1 8 とを隔てる第2の絶縁膜の一例としてのシリコン酸化膜14とからなる。電荷(電子ま たは正孔)を蓄積する機能を有するのはシリコン窒化膜15であり、シリコン酸化膜14 はシリコン窒化膜15に蓄積された電荷の漏れを防いでいる。 [0040]次に、この発明の半導体記憶装置を構成するメモリ素子の実施形態を、図1~図8を用い て説明する。図1から図4はそれぞれメモリ素子の実施の形態を示すものである。図1お よび図 2 はメモリ素子の実施の一形態およびその一部の拡大図であり、図 3 は図 1 の構成 を一部変更した一変形例であり、図4は他の変形例である。図5,図6はこれら実施形態 における書込み動作を説明する図であり、図7および図8はメモリ素子におけるゲート絶 縁膜と電荷保持部との位置関係を説明する図である。 [0041] 図 1 はこの発明の半導体記憶装置の実施の一形態としてのメモリ素子の概略断面図を示し ている。このメモリ素子は、図9に示すメモリ素子の基本構造とは、ゲート絶縁膜12と 電荷保持部10A,10Bとの位置関係において異なっている。すなわち、図1に示すの メモリ素子においては、 電 荷 保 持 部 1 0 A , 1 0 B の 一 部 が 、 ゲ ー ト 絶 縁 膜 1 2 と 半 導 体 基板11との界面より下に存している。 なお、図1に示すメモリ素子において、図9に示すメモリ素子と同一構成部は同一参照番 号を付して説明を省略する。

(7)

【0043】

50

40

20

10

図2は、図1のサイドウォールスペーサ形状の電荷保持部10B付近の拡大図である。図 2に示すように、電荷保持部10A,10B(図2では10Bのみを示す)は、サイドウ ォール形状をしたシリコン窒化膜15と、このシリコン窒化膜15とゲート電極13,半 導体基板11および第1,第2の拡散層領域17,18(ソース/ドレイン領域)とを隔 てるシリコン酸化膜14とからなる。電荷(電子または正孔)を蓄積する機能を有するの はシリコン窒化膜15であり、シリコン酸化膜14はシリコン窒化膜15に蓄積された電 荷の漏れを防いでいる。

[0044]

図3はこの発明のメモリ素子(半導体記憶装置)の一変形例としてのメモリ素子の概略断 面図を示しており、図1および図2に示すメモリ素子とは、電荷保持部の構成が異なる。 10 すなわち、図3に示すように、電荷保持部20A,20Bは、電荷をトラップする機能を 有する第1の絶縁膜の一例としてのシリコン窒化膜22が、第2の絶縁膜の一例としての シリコン酸化膜21,23に挟まれた構造を有している。

【0045】

なお、 図 3 に示すメモリ素子において、 図 9 に示すメモリ素子と同一構成部は同一参照番 号を付して説明を省略する。

[0046]

図4はこの発明のメモリ素子(半導体記憶装置)の他の変形例としてのメモリ素子の概略 断面図を示しており、このメモリ素子は、図3に示すメモリ素子とは基板の構成が異なる 。すなわち、図4に示すように、絶縁体層71上に半導体層72が形成された基板を用い ている。このような基板となる例としては、SOI基板(絶縁体層71が埋め込み酸化膜 に、半導体層72がSOI層にそれぞれ対応)を用いた場合やウェハ貼り合わせ技術を用 いた場合がある。

【0047】

なお、 図 4 に示すメモリ素子において、 図 9 に示すメモリ素子と同一構成部は同一参照番 号を付して説明を省略する。

【0048】

上記他の変形例(図4)としてのメモリ素子は、上記一変形例(図3)としてのメモリ素 子と同様の効果を有している。

【0049】

上記メモリ素子(図1~図4)は、電荷保持部10A,10B(20A,20B)の一部 が、ゲート絶縁膜12と半導体基板11との界面より下側に存するという特徴を有してい る。ゲート絶縁膜12と電荷保持部10A,10B(20A,20B)をこのように配置 することにより得られる効果を以下に説明する。

[0050]

上記メモリ素子によれば、書込み動作を高速化することができる。ここで書込み動作とは 、メモリ素子がN型である場合は電荷保持部に電子を注入することであり、メモリ素子が P型である場合は電荷保持部に正孔を注入することとする。

 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$ 

次に、上記メモリ素子の書込み方法について、図5,図6を用いて説明する。 なお、書込み方法は、基本構造を有するメモリ素子であっても、そのいずれの実施形態で あっても共通である。このメモリ素子の書込み方法は、ドレイン電界により加速された電 子を電荷保持部に注入することにより行う。

まず、第2の電荷保持部20Bに電子を注入する(書込む)ためには、図5に示すように 、第1の拡散層領域17をソース電極とし、第2の拡散層領域18をドレイン電極とする 。例えば、第1の拡散層領域17および半導体基板11に0V、第2の拡散層領域18に +5V、ゲート電極13に+5Vを印加すればよい。このような電圧条件によれば、反転 層31が、第1の拡散層領域17(ソース電極)から伸びるが、第2の拡散層領域18( ドレイン電極)に達することなく、ピンチオフ点が発生する。電子は、ピンチオフ点から 30

40

第2の拡散層領域18(ドレイン電極)までドレイン電界により加速され、第2の電荷保持部20B(より正確には第2の電荷保持部20B内のシリコン窒化膜22)に注入されて、書込みが行なわれる。

【 0 0 5 3 】

なお、第1の電荷保持部20A近傍では、ドレイン電界により加速された電子が発生しないため、書込みは行なわれない。また、書込み動作のための電圧は上記に限らず、例えば、第1の拡散層領域17および半導体基板11に0V、第2の拡散層領域18に+10V、ゲート電極13に+5Vを印加した場合も、第2の電荷保持部20Bにホットエレクトロン(熱電子)が注入されて書込みが行なわれた。

[0054]

10

20

30

40

このようにして、第2の電荷保持部20Bに電子を注入して、書込みを行うことができる

【 0 0 5 5 】

上記第1~第3実施形態のメモリ素子の場合、図9および図10に示す基本構造を有する メモリ素子に比べて極めて効率よく書込み動作を行うことができる。

すなわち、図9および図10に示すメモリ素子では、ピンチオフ点から第2の拡散層領域 18に向けて加速された電子のごく一部が上方に散乱されて、第2の電荷保持部10Bに 注入される。一方、上記実施の形態のメモリ素子(図1~図4)においては、電子は図5 の矢印32の方向に運動し、その多くがそのまま第2の電荷保持部20B内のシリコン窒 化膜22に注入される。言い換えれば、ピンチオフ点から加速された電子の殆どは、矢印 32の向きに大きな運動量を持つため、シリコン酸化膜21を通過してシリコン窒化膜2 2に注入される電子の数が飛躍的に大きくなるのである。

[0056]

このように、上記実施の形態のメモリ素子においては、書込み動作の効率が著しく向上す るため、書込み動作の速度を飛躍的に向上することができる。もしくは、書込み時の電流 を小さく場合、半導体記憶素子の書込み時の消費電力を低減することができる。 【0057】

一方、第1の電荷保持部20Aに電子を注入する(書込む)ためには、図6に示すように、第2の拡散層領域18をソース電極とし、第1の拡散層領域17をドレイン電極とする。例えば、第2の拡散層領域18および半導体基板11に0V、第1の拡散層領域17に+5V、ゲート電極13に+2Vを印加すればよい。この場合、電子は矢印33の方向に運動して、第1の電荷保持部20A内のシリコン窒化膜22に注入される。このように、第2の電荷保持部20Bに電子を注入する場合とは、ソース/ドレイン領域を入れ替えることにより、第1の電荷保持部20Aに電子を注入して、書込みを行うことができる。

なお、図1および図2に示すメモリ素子では、電荷を蓄積する機能を有するシリコン窒化 膜15と、ゲート電極13、半導体基板11および拡散層領域17,18とは、シリコン 酸化膜14で隔てられている。このシリコン酸化膜14は、シリコン窒化膜15に蓄積さ れた電荷が散逸するのを防いでいる。シリコン酸化膜14の厚さは、2nm以上であるの が好ましい。なぜなら、シリコン酸化膜14の厚さが2nm未満の場合、電荷のトンネル 効果が顕著になり、メモリ素子の保持時間が短くなるためである。

【0059】

また、図3または図4に示すメモリ素子では、電荷保持部20A,20Bは、電荷をトラップする機能を有する第1の絶縁膜としてのシリコン窒化膜22が、第2の絶縁膜としてのシリコン酸化膜21,23に挟まれた構造を有している。

このため、電荷保持部20A,20Bに注入された電荷は、シリコン酸化膜23によって ブロックされ、シリコン窒化膜22に効率よく蓄積する。このように、電荷保持部20A ,20Bはシリコン窒化膜22がシリコン酸化膜21,23によって挟まれた構造を有す るため、電荷保持部20A,20Bへの電荷注入効率が上がり、書換え動作(書込みおよ び消去動作)の高速化が実現する。  $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 

また、電荷保持部の構造は、上記のもの(図1~図4)に限らず、例えば、電荷保持部に 電荷を蓄積する機能を有するナノメートルサイズの量子ドットが含まれているものでもよ い。また、電荷保持部の形状はサイドウォール形状を有している必要はなく、ゲート電極 の両側にあって、その一部が半導体基板およびソース / ドレイン領域に接していればよい 。しかしながら、電荷保持部の形状をサイドウォール形状とすれば、通常構造を有するト ランジスタのゲート電極サイドウォールと同様に自己整合プロセスを用いて形成すること ができる。この場合、ロジックトランジスタとメモリトランジスタとで共通のゲート電極 サイドウォールを形成することにより容易にロジックメモリ混載LSIを形成することが 可能となる。

【0061】

次に、図7および図8を用いてゲート絶縁膜12と電荷保持部20A,20Bとの好まし い位置関係を説明する。ここで、ゲート絶縁膜12と半導体基板11との界面(第1の面 )と、電荷保持部20A,20Bの下面を含む面(第2の面)との距離をDとする。また 、シリコン窒化膜22と拡散層領域17,18とを隔てるシリコン酸化膜21の厚さをT とする。図3で示す構造のメモリ素子の場合は、シリコン窒化膜22と拡散層領域17, 18とを隔てるシリコン酸化膜14の厚さをTとすることができる。このとき、上記第1 の面と第2の面の距離Dは、2nm~15nmの範囲にあることが好ましい。以下にその 理由を記す。

[0062]

前述のように、シリコン酸化膜21(図1のシリコン酸化膜14に相当)の厚さTは2n m以上であるのが好ましい。シリコン酸化膜の厚さTが2nm以上であって距離Dが2n mに満たない場合、シリコン窒化膜22は、ゲート絶縁膜12と半導体基板11との界面 (第1の面)より下には存しないことになる。そのため、書込み動作時にドレイン電界に より加速された電子は、直接シリコン窒化膜22に注入されず、書込み動作の効率の低下 を招く。したがって、距離Dは2nm以上であることが好ましい。

[0063]

ー方、距離 D が 1 5 n m 以上となる場合は、ゲート電界が及びにくいために反転層が形成 されにくい領域(図 7 の 8 1 , 8 1 で示す領域)が大きくなり、トランジスタの駆動電流 が著しく減少する。このことは、主に読み出し動作時間の増大を招く。したがって、距離 D は 1 5 n m 以下であることが好ましい。

[0064]

以上の理由により、ゲート絶縁膜12と半導体基板11との界面(第1の面)と、メモリ 機能を有する電荷保持部20A,20Bの下面を含む面(第2の面)との距離Dは、2n m~15nmの範囲にあることが好ましく、それにより、電荷保持部20A,20Bとゲ ート絶縁膜12との位置関係を最適化し、メモリ素子(半導体記憶装置)の動作速度を十 分高速に保つことができる。

[0065]

ところで、図7ではシリコン酸化膜21が明確なL字型構造となっているが、図8に示す ように、丸みを帯びた形状を有していても良い。この場合の距離Dは、ゲート絶縁膜12 と半導体基板11との界面(第1の面)と、その界面と略平行でかつ電荷保持部10A, 10Bの最下部を通る面(第2の面)との距離として規定される。シリコン酸化膜21が 丸みを帯びることにより、尖部における電界集中を防止して素子特性の改善および素子の 信頼性を向上することができる。

[0066]

このように、上記実施の形態の半導体記憶装置としてのメモリ素子によれば、メモリ素子 の電荷保持部は、ゲート絶縁膜から独立して形成され、ゲート電極の両側に形成されてい る。そのため、2ビット以上の記憶保持動作が可能である。 さらには、各電荷保持部はゲート電極により分離されているので書換え時の干渉が効果的 に抑制される。また、電荷保持部が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ 10

20

30

動作機能とは分離されているので、ゲート絶縁膜厚を薄膜化して短チャネル効果を抑制す ることができる。したがって、素子の微細化が容易となる。 [0067]ま た 、 上 記 実 施 の 形 態 の 半 導 体 記 憶 装 置 と し て の メ モ リ 素 子 に よ れ ば 、 書 込 み 動 作 時 に お いて高エネルギーの電荷の進行方向に電荷保持部が存するため、電荷保持部への電荷注入 効率が著しく向上し、書込み動作の速度を飛躍的に向上することができる。また、書込み 時の電流を小さくして、半導体記憶素子の書込み時の消費電力を低減することができる。 [0068]以下の実施の形態では、本発明の半導体記憶装置を構成するメモリ素子について、種々の 好ましい形態を説明している。なお、以下の実施の形態では、電荷保持部161、162 10 (前記の電荷保持部10A,10Bに対応)の一部が、ゲート絶縁膜114(前記のゲー ト絶縁膜12に対応)と半導体基板111(前記の半導体基板11に対応)との界面より 下に存しない例を示している。しかしながら、前記実施の形態における、電荷保持部10 A , 1 0 B の 一 部 が 、 ゲ ー ト 絶 縁 膜 1 2 と 半 導 体 基 板 1 1 と の 界 面 よ り 下 に 存 す る 構 成 は 、以下の各実施の形態のメモリ素子においても同様に適用することができる。 [0069](実施の形態2) この実施の形態のメモリ素子(半導体記憶装置)は、図11に示すように、電荷保持部1 61、162が電荷を保持する領域と電荷を逃げにくくする領域とから構成される。電荷 を保持する領域は、電荷を蓄える領域であって、電荷を保持する機能を有する膜であって 20 もよい。電荷を逃げにくくする領域は、電荷を逃げにくくする機能を有する膜であっても よい。 [0070]電荷保持部161、162は、例えばONO構造を有している。すなわち、シリコン酸化 膜 1 4 1 とシリコン酸化 膜 1 4 3 との間にシリコン窒化 膜 1 4 2 が挟まれ、電荷保持部 1 6 1、1 6 2 が構成されている。ここで、シリコン窒化膜1 4 2 は電荷を保持する機能を 有し、シリコン酸化膜141、143はシリコン窒化膜中に蓄えられた電荷を逃げにくく する機能を有する。 **[**0071**]** 電荷保持部161、162における電荷を保持する領域(シリコン窒化膜142)は、半 30 導 体 基 板 1 1 1 、 ゲ ー ト 絶 縁 膜 1 1 4 お よ び ゲ ー ト 電 極 1 1 7 の 積 層 方 向 に お い て 、 拡 散 層領域112、113とそれぞれオーバーラップしている。 ここで、オーバーラップするとは、拡散層領域112、113の少なくとも一部の領域上 に、電荷を保持する領域(シリコン窒化膜142)の少なくとも一部が存在することを意 味する。なお、 1 7 1 は、ゲート電極 1 1 7 に対して拡散層領域 1 1 2 、 1 1 3 がチャネ ル長方向における外側方向にオフセットすることにより生じたオフセット領域である。ま た、 図 示 しないが、 ゲート 絶 縁 膜 1 1 4 下 ( 半 導 体 基 板 1 1 1 に お け る ゲート 絶 縁 膜 1 1 4 との対向部)であって半導体基板111の最表面部はチャネル領域となる。 [0072]次 に 、 電 荷 保 持 部 1 6 1 、 1 6 2 に お け る 電 荷 を 保 持 す る 領 域 す な わ ち シ リ コ ン 窒 化 膜 1 40 42と拡散層領域112、113とがオーバーラップすることによる効果を説明する。 [0073]図 1 2 は、図 1 1 に示した電荷保持部 1 6 1 、 1 6 2 の一方である例えば電荷保持部 1 6 2 周辺部の拡大図である。同図において、W1はゲート電極114に対する拡散層領域1 1 3 のオフセット量を示す。また、W2はゲート電極のチャネル長方向における電荷保持 部162の幅を示している。なお、同図に示すメモリ素子においては、電荷保持部162 におけるシリコン窒化膜142のゲート電極117から離れた側の端が、電荷保持部16 2 における、ゲート電極117から離れた側の端と一致している。したがって、電荷保持 部 1 6 2 の 幅 を W 2 と し て 定 義 し た 。 電 荷 保 持 部 1 6 2 と 拡 散 層 領 域 1 1 3 との オーバー ラップ量はW2-W1で表される。特に重要なことは、電荷保持部162のうちシリコン 50

(11)

(12) JP 2004-186663 A 2004.7.2 窒 化 膜 1 4 2 が 、 拡 散 層 領 域 1 1 3 と オ ー バ ー ラ ッ プ す る 、 つ ま り 、 W 2 > W 1 な る 関 係 を満たすことである。 [0074]なお、図13に示すように、電荷保持部162aにおけるシリコン窒化膜142aのゲー ト電極117aと離れた側の端が、ゲート電極117aから離れた側の電荷保持部162 aの端と一致していない場合は、W2をゲート電極117a端からシリコン窒化膜142 aのゲート電極117aと遠い側の端までと定義すればよい。 [0075]図 1 4 は、図 1 2 の構造において、電荷保持部 1 6 2 の幅 W 2 を 1 0 0 n m に固定し、オ フセット量W1を変化させたときのドレイン電流Idを示している。 ここで、ドレイン電流は、電荷保持部162を消去状態(正孔が蓄積されている状態)と し、拡散層領域112、113をそれぞれソース電極、ドレイン電極として、デバイスシ ミュレーションにより求めた。 [0076] 図14から明らかなように、W1が100nm以上の場合、すなわち、シリコン窒化膜1 4 2 と拡散層領域113とがオーバーラップしない場合では、ドレイン電流が急速に減少 している。ドレイン電流値は、読出し動作速度にほぼ比例するので、W1が100nm以 上ではメモリの性能は急速に劣化する。一方、シリコン窒化膜142と拡散層領域113 とがオーバーラップする範囲においては、ドレイン電流の減少は緩やかである。したがっ て、電荷を保持する機能を有する膜であるシリコン窒化膜142の少なくとも一部と拡散 層 領 域 ( ソース / ドレイン 領 域 ) 1 1 2 、 1 1 3 とがオーバーラップすることが好ましい [0077]上述したデバイスシミュレーションの結果を踏まえて、W2を100nm固定とし、W1 を設計値において60nmおよび100nmとし、メモリセルアレイを作製した。W1が 6 0 n m の 場 合 、 シリコン 窒 化 膜 1 4 2 と 拡 散 層 領 域 1 1 2 、 1 1 3 と は 設 計 値 に お い て 40nmオーバーラップし、W1が100nmの場合、設計値においてオーバーラップし ない。 [0078] これらメモリセルアレイの読出し時間を測定した結果、ばらつきを考慮したワーストケー スで比較して、W1を設計値において60nmとした場合の方が、読出しアクセス時間で 100倍高速であった。実用上、読み出しアクセス時間は1ビットあたり100ナノ秒以 下であることが好ましいが、W1=W2では、この条件を到底達成できないことが分かっ た。また、製造ばらつきまで考慮した場合、W2-W1>10nmであることがより好ま しいことが判明した。 [0079]また、電荷保持部161(領域181)に記憶された情報の読み出しは、実施の形態1と 同様に、拡散層領域112をソース電極とし、拡散層領域113をドレイン領域としてチ ャネル領域中のドレイン領域に近い側にピンチオフ点を形成するのが好ましい。すなわち 、 2 つの電荷保持部 1 6 1 、 1 6 2 のうち 一 方に記憶された情報を読み出す時に、ピンチ オフ点をチャネル領域内であって、他方の電荷保持部に近い領域に形成させるのが好まし い。これにより、電荷保持部162の記憶状況の如何にかかわらず、電荷保持部161の 記憶情報を感度よく検出することができる。これはメモリ素子の2ビット動作を可能にす る大きな要因となる。  $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 一方、2つの電荷保持部161、162の片側のみに情報を記憶させる場合又は2つの電 荷保持部を同じ記憶状態にして使用する場合には、読出し時に必ずしもピンチオフ点を形 成しなくてもよい。  $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$ 

なお、図11には図示していないが、半導体基板111の表面にウェル領域(Nチャネル 50

20

30

40

素子の場合は P型ウェル)を形成することが好ましい。ウェル領域を形成することにより、チャネル領域の不純物濃度をメモリ動作(書換え動作および読出し動作)において最適 にしつつ、その他の電気特性(耐圧、接合容量、短チャネル効果)を制御するのが容易に なる。

(13)

[0082]

電荷保持部161、162は、メモリの保持特性を向上させる観点から、電荷を保持する 機能を有する電荷保持膜と絶縁膜とを含んでいるのが好ましい。この実施の形態では、電 荷保持膜として電荷をトラップする準位を有するシリコン窒化膜142、絶縁膜として電 荷保持膜に蓄積された電荷の散逸を防ぐ働きのあるシリコン酸化膜141、143を用い ている。電荷保持部161、162が電荷保持膜と絶縁膜とを含むことにより電荷の散逸 を防いで保持特性を向上させることができる。さらに、電荷保持部161、162が電荷 保持膜のみで構成される場合に比べて電荷保持膜の体積を適度に小さくすることができる 。電荷保持膜の体積を適度に小さくすることにより電荷保持膜内での電荷の移動を制限し 、記憶保持中に電荷移動による特性変化が起こるのを抑制することができる。

【 0 0 8 3 】

また、電荷保持部161、162は、ゲート絶縁膜114の表面と略平行に配置された部 分を有する電荷保持膜を含むこと、言い換えると、電荷保持部161、162における電 荷保持膜の上面が、ゲート絶縁膜114の上面から等しい距離に位置するように配置され る部分を含むことが好ましい。

[0084]

具体的には、図15に示したように、電荷保持部162の電荷保持膜142a(例えばシ リコン窒化膜)が、ゲート絶縁膜114表面と略平行な面を有している。言い換えると、 電荷保持膜142aは、ゲート絶縁膜114表面に対応する高さから、均一な高さに形成 されることが好ましい。図12に示したシリコン窒化膜142において、上記電荷保持膜 142aの構成は、ゲート絶縁膜114表面と略平行な面を有する部分である領域181 に相当する。

[0085]

電荷保持部162中に、ゲート絶縁膜114表面と略平行な電荷保持膜142aがあるこ とにより、電荷保持膜142aに蓄積された電荷の多寡によりオフセット領域171での 反転層の形成されやすさを効果的に制御することができ、ひいてはメモリ効果を大きくす ることができる。また、電荷保持膜142aをゲート絶縁膜114の表面と略平行とする ことにより、オフセット量(W1)がばらついた場合でもメモリ効果の変化を比較的小さ く保つことができ、メモリ効果のばらつきを抑制することができる。しかも、電荷保持膜 142aの上部方向への電荷の移動が抑制され、記憶保持中に電荷移動による特性変化が 起こるのを抑制することができる。

【0086】

さらに、電荷保持部161、162は、ゲート絶縁膜114の表面と略平行な電荷保持膜 142aとチャネル領域(又はウェル領域)とを隔てる絶縁膜(例えば、シリコン酸化膜 144のうちオフセット領域171上の部分)を含むことが好ましい。この絶縁膜は、図 11に示したメモリ素子では、リコン酸化膜141、143におけるゲート絶縁膜114 の表面と略平行な部分に相当する。この絶縁膜により、電荷保持膜142aに蓄積された 電荷の散逸が抑制され、さらに保持特性の良いメモリ素子(半導体記憶装置)を得ること ができる。

[0087]

なお、電荷保持膜142aの膜厚を調整するとともに、電荷保持膜142a下の絶縁膜(シリコン酸化膜144のうちオフセット領域171上の部分)の膜厚を一定に形成することにより、半導体基板111の表面から電荷保持膜142a中に蓄えられる電荷までの距離を概ね一定に保つことが可能となる。つまり、半導体基板111表面から電荷保持膜1 42a中に蓄えられる電荷までの距離を、電荷保持膜142a下の絶縁膜の最小膜厚値から、この絶縁膜の最大膜厚値と電荷保持膜142aの最大膜厚値との和までの間に設定す 20

10

ることができる。これにより、電荷保持膜142aに蓄えられた電荷により発生する電気 力線の密度を概ね制御することが可能となり、メモリ素子のメモリ効果の大きさばらつき を非常に小さくすることが可能となる。  $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ (実施の形態3) この実施の形態のメモリ素子は、電荷保持部161、162のシリコン窒化膜(電荷保持 膜 ) 1 4 2 が、 図 1 6 に示すように、 略均 一 な 膜 厚 で 、 ゲ ー ト 絶 縁 膜 1 1 4 の 表 面 と 略 平 行に 配 置 さ れ た 部 分 ( 領 域 1 8 1 ) 、 お よ び ゲ ー ト 電 極 1 1 7 側 面 と 略 平 行 に 配 置 さ れ た 部分(領域182)を有している。  $\begin{bmatrix} 0 & 0 & 8 & 9 \end{bmatrix}$ 10 ゲート電極117に正電圧が印加された場合には、電荷保持部162中での電気力線は矢 印183のように、シリコン窒化膜142を2回通過する(領域182の通過+領域18 1の通過)。なお、ゲート電極117に負電圧が印加された場合の電気力線の向きは図示 の方向とは反対となる。 [0090]ここで、シリコン窒化膜142の比誘電率は約6であり、シリコン酸化膜141、143 の比誘電率は約4である。したがって、電荷保持部161、162は、領域181に相当 する前記電荷保持膜142aのみが存在する場合よりも、電気力線183方向における実 効的な比誘電率が大きくなり、電気力線の両端での電位差をより小さくすることができる 。すなわち、ゲート電極117に印加された電圧の多くの部分が、オフセット領域171 20 における電界を強くするために使われることになる。  $\begin{bmatrix} 0 & 0 & 9 & 1 \end{bmatrix}$ メモリ素子において、書換え動作時に電荷がシリコン窒化膜142に注入されるのは、発 生した電荷がオフセット領域171における電界により引き込まれるためである。したが って、シリコン窒化 膜 1 4 2 が 領 域 1 8 2 を含むことにより、書 換え動作時に電荷保持部 162に注入される電荷が増加し、書換え速度が増大する。 [0092]なお、シリコン酸化膜143の部分もシリコン窒化膜であった場合、つまり、シリコン窒 化膜(電荷保持膜)がゲート絶縁膜114の表面からの高さにおいて均一でない場合、シ リコン窒化膜の上方向への電荷の移動が顕著になって、保持特性が悪化する。 30 [0093]また、電荷保持膜は、シリコン窒化膜に代えて、比誘電率が非常に大きい酸化ハフニウム などの高誘電体により形成されることがより好ましい。 [0094]さらに、電荷保持部161、162は、ゲート絶縁膜114の表面と略平行な電荷保持膜 (領域181)とチャネル領域(又はウェル領域)とを隔てる絶縁膜(シリコン酸化膜1 41のうちオフセット領域171上の部分)を含むことが好ましい。この絶縁膜により、 電荷保持膜(シリコン窒化膜142)に蓄積された電荷の散逸が抑制され、さらに電荷の 保持特性を向上させることができる。 [0095] 40 また、電荷保持部161、162は、ゲート電極117と、ゲート電極117の側面と略 平行な向きに延びた電荷保持膜(領域182)とを隔てる絶縁膜(シリコン酸化膜141 のうちゲート電極117に接した部分)を含むことが好ましい。この絶縁膜により、ゲー ト 電 極 1 1 7 から 電 荷 保 持 膜 ( シリコン 窒化 膜 1 4 2 ) へ 電 荷 が 注 入 さ れ て 電 気 的 特 性 が 変化することを防止し、メモリ素子(半導体記憶装置)の信頼性を向上させることができ る。 [0096]さらに、本実施の形態のメモリ素子では、実施の形態2の場合と同様、シリコン酸化膜1 4 1、1 4 3 における電荷保持膜1 4 2 と半導体基板1 1 1 との間の部分(シリコン酸化 膜141のうちオフセット領域171上の部分)の膜厚を一定に設定すること、さらにシ

(14)

(15)

リコン酸化 膜 1 4 1 、 1 4 3 におけるシリコン窒化 膜 1 4 2 とゲート電極 1 1 7 との間の

部 分 ( シ リ コ ン 酸 化 膜 1 4 1 の う ち ゲ ー ト 電 極 1 1 7 に 接 し た 部 分 ) の 膜 厚 を 一 定 に 制 御 することが好ましい。これにより、電荷保持膜142に蓄えられた電荷により発生する電 気力線の密度を概ね制御することができるとともに、電荷リークを防止することができる [0097](実施の形態4) この実施の形態では、ゲート電極117、電荷保持部161、162およびソース / ドレ イン領域間距離(拡散層領域112、113間距離)を最適化したメモリ素子について説 明する。 [0098]図17に示すメモリ素子において、Aはチャネル長方向のゲート電極長、Bは拡散層領域 (ソース / ドレイン領域) 1 1 2、1 1 3 間の距離(チャネル長)、Cはチャネル長方向 における電荷保持部161、162の外端間の距離を示す。 さらにCについて詳細に説明すると、Cは、一方の電荷保持部161のシリコン窒化膜1 4 2 (電荷保持膜)におけるゲート電極 1 1 7 と離れている側の端部(外端部)から、他 方の電荷保持部162のシリコン窒化膜142(電荷保持膜)におけるゲート電極117 と離れている側の端部(外端部)までのチャネル長方向の距離を示す。 [0099] 上記A~Cの関係においては、まず、B<Cであることが好ましい。チャネル領域のうち 、 ゲート 電 極 1 1 7 下 の 部 分 ( 半 導 体 基 板 1 1 1 に お け る ゲート 電 極 1 1 7 と の 対 向 領 域 )と拡散層領域(ソース / ドレイン領域)112、113との間にはオフセット領域17 1が存する。 B < C であれば、電荷保持部161、162(シリコン窒化膜142) に蓄 積された電荷により、オフセット領域171の全領域において、反転の容易性が効果的に 変動する。したがって、メモリ効果が増大し、特に読出し動作の高速化が実現する。 [0100]また、ゲート電極117に対して拡散層領域(ソース / ドレイン領域)112、113が オフセットしている場合、つまり、A<Bが成立する場合には、ゲート電極117に電圧 を印加したときのオフセット領域171の反転のしやすさが電荷保持部161、162に 蓄積された電荷量によって大きく変化し、メモリ効果が増大するとともに、短チャネル効 果を低減することができる。ただし、メモリ効果が発現する限りにおいて、オフセット領 域171は必ずしも存在する必要はない。すなわち、オフセット領域171が存在しない 場合においても、拡散層領域112、113の不純物濃度が十分に薄ければ、電荷保持部 1 6 1 、 1 6 2 (シリコン窒化膜 1 4 2 )においてメモリ効果が発現し得る。 [0101]以上の説明から明らかなように、A~Cの関係は、A<B<Cであるのが最も好ましい。 (実施の形態5) この実施の形態のメモリ素子(半導体記憶装置)は、図18に示すように、実施の形態2 (図11)における半導体基板をSOI基板とする以外は、実質的に図11に示したメモ リ素子と同様の構成を有する。 この メ モ リ 素 子 で は 、 半 導 体 基 板 1 8 6 上 に 埋 め 込 み 酸 化 膜 1 8 8 が 形 成 さ れ 、 さら に そ の上にSOI層189が形成されている。SOI層189内には拡散層領域112、11 3が形成され、それ以外の領域はボディ領域187となっている。 [0104]このメモリ素子においても、実施の形態3の半導体記憶装置と同様の作用効果を奏する。 さらに、拡散層領域112、113とボディ領域187との接合容量を著しく小さくする ことができるので、素子の高速化や低消費電力化が可能となる。 **[**0105**]** 

10

20

30

40

(実施の形態6)

この実施の形態のメモリ素子(半導体記憶装置)は、図19に示すように、実施の形態2 (図11)において、拡散層領域(N型のソース/ドレイン領域)112、113のチャ ネル側に隣接して、P型高濃度領域191を追加している。

この点以外は、実質的に図11のメモリ素子と同様の構成を有する。

【0106】

P型高濃度領域191では、P型を与える不純物(例えばボロン)濃度が、P型高濃度領域191間の領域192におけるP型を与える不純物濃度より高くなっている。P型高濃度領域191におけるP型の不純物濃度は、例えば、5×10<sup>17</sup>~1×10<sup>19</sup> cm<sup>-3</sup> 程度が適当である。また、領域192のP型の不純物濃度は、例えば、5×10<sup>16</sup>~ 1×10<sup>18</sup> cm<sup>-3</sup>とすることができる。

[0107]

このように、 P 型高濃度領域191を設けることにより、拡散層領域112、113と半 導体基板111との接合が、電荷保持部161、162の直下で急峻となる。なお、接合 が急峻とは、 P N 接合の両側の不純物濃度が濃く、かつ接合付近での不純物濃度濃度の勾 配が急峻であること、したがって、接合付近でのポテンシャルの勾配が急峻となることで ある。

。そのため、書込みおよび消去動作時にホットキャリアが発生し易くなり、書込み動作お よび消去動作の電圧を低下させ、あるいは書込み動作および消去動作を高速にすることが 可能となる。さらに、領域192の不純物濃度は比較的薄いので、メモリ素子が消去状態 にあるときの閾値が低く、ドレイン電流は大きくなる。そのため、読出し速度が向上する 。したがって、書換え電圧が低く又は書換え速度が高速で、かつ、読出し速度が高速なメ モリ素子(半導体記憶装置)を得ることができる。

【0108】

また、図19に示すように、半導体基板111には、拡散層領域(ソース/ドレイン領域 )112、113近傍であって電荷保持部161、162との対向部(ゲート電極117 との対向部ではない)に、P型高濃度領域191を設けることにより、トランジスタ全体 としての閾値が著しく上昇する。この上昇の程度は、P型高濃度領域191がゲート電極 117の直下(半導体基板111におけるゲート電極117との対向部)にある場合に比 べて著しく大きい。電荷保持部161、162に書込み電荷(トランジスタがNチャネル 型の場合は電子)が蓄積した場合は、この差がいっそう大きくなる。

【0109】

一方、電荷保持部161、162に十分な消去電荷(トランジスタがNチャネル型の場合は正孔)が蓄積された場合は、トランジスタ全体としての閾値は、ゲート電極117下のチャネル領域(領域192)の不純物濃度で決まる閾値まで低下する。すなわち、消去時の閾値は、P型高濃度領域191の不純物濃度に非常に大きな影響を受ける。よって、P型高濃度領域191を電荷保持部161、162の下(半導体基板111における電荷保持部161、162との対向部)であって拡散層領域(ソース/ドレイン領域)112、113近傍に配置することにより、書込み時の閾値のみが非常に大きく変動し、メモリ効果(書込時と消去時での閾値の差)を著しく増大させることができる。

40

10

20

30

【0110】 (実施の形態7)

この実施の形態のメモリ素子(半導体記憶装置)は、図20に示すように、実施の形態2 (図11)において、電荷保持部161、162の電荷保持膜(シリコン窒化膜142) とチャネル領域又はウェル領域とを隔てる絶縁膜(シリコン酸化膜141)の厚さT1が 、ゲート絶縁膜114の厚さT2よりも薄くなっている。この点以外は、図11に示した メモリ素子と実質的に同様の構成を有する。 【0111】

ゲート絶縁膜114は、メモリの書換え動作時における耐圧の要請から、その厚さT2に 50

(16)

は下限値が存在する。しかしながら、電荷保持部161、162の絶縁膜(シリコン酸化 膜141)の厚さT1は、耐圧の要請にかかわらず、T2よりも薄くすることが可能であ る。

【0112】

本 実 施 の 形 態 の 半 導 体 記 憶 装 置 に お い て 、 上 述 の よ う に 絶 縁 膜 ( シ リ コ ン 酸 化 膜 1 4 1 ) の 厚 さ T 1 に 対 す る 設 計 の 自 由 度 が 高 い の は 以 下 の 理 由 に よ る 。

【0113】

本実施の形態のメモリ素子(半導体記憶装置)において、電荷保持部161、162の電 荷保持膜(シリコン窒化膜142)とチャネル領域又はウェル領域とを隔てる絶縁膜(シ リコン酸化膜141)は、ゲート電極117とチャネル領域又はウェル領域とに挟まれて いない。したがって、この絶縁膜(シリコン酸化膜141)には、ゲート電極117とチ ャネル領域又はウェル領域との間に働く高電界が直接作用せず、ゲート電極117からそ の横方向に広がる比較的弱い電界が作用するのみである。これにより、ゲート絶縁膜11 4に対する耐圧の要請にかかわらず、シリコン酸化膜141の厚さT1はゲート絶縁膜1 14の厚さT2よりも薄くすることが可能となる。

[0114]

ー方、例えば、フラッシュメモリに代表されるEEPROMにおいては、フローティング ゲートとチャネル領域又はウェル領域とを隔てる絶縁膜がゲート電極(コントロールゲー ト)とチャネル領域又はウェル領域に挟まれているので、ゲート電極からの高電界が直接 作用する。それゆえ、EEPROMにおいては、フローティングゲートとチャネル領域又 はウェル領域とを隔てる絶縁膜の厚さが制限され、メモリ素子の機能の最適化が阻害され るのである。

20

40

10

[0115]

以上より明らかなように、本実施の形態のメモリ素子においては、電荷保持部161、1 62の電荷保持膜(シリコン窒化膜142)とチャネル領域又はウェル領域とを隔てる絶 縁膜(シリコン酸化膜141)がゲート電極117とチャネル領域又はウェル領域とに挟 まれていないことが、絶縁膜(シリコン酸化膜141)の厚さT1の自由度を高くする本 質的な理由となっている。

[0116]

メモリ素子では、絶縁膜(シリコン酸化膜141)の厚さT1を薄くすることにより、電 30 荷保持部161、162、すなわち電荷保持膜(シリコン窒化膜142)への電荷の注入 が容易になり、書込み動作および消去動作の電圧を低下させること、又は書込み動作およ び消去動作を高速にすることが可能となる。また、電荷保持膜(シリコン窒化膜142) に電荷が蓄積された時にチャネル領域又はウェル領域に誘起される電荷量が増えるため、 メモリ効果を増大させることができる。

[0117]

ところで、電荷保持部161、162中での電気力線は、図16に矢印184で示したように、シリコン窒化膜142を通過しない短いものもある。このような短い電気力線18 4上では比較的電界強度が大きいので、この電気力線184に沿った電界は、書換え動作時において大きな役割を果たしている。

**(**0 1 1 8 **)** 

ー方、本実施の形態のメモリ素子のように、シリコン酸化膜141の厚さT1を薄くした 場合には、シリコン窒化膜142が図の下側に移動するので(半導体基板111に近づく ので)、電気力線184がシリコン窒化膜142を通過するようになる。それゆえ、電気 力線184に沿った電荷保持部中の実効的な比誘電率が大きくなり、電気力線184の両 端での電位差をより小さくすることができる。したがって、ゲート電極117に印加され た電圧の多くの部分が、オフセット領域171における電界を強くするために使われ、書 込み動作および消去動作が高速になる。

【 0 1 1 9 】

以上より明らかなように、T1<T2とすることにより、メモリの耐圧性能を低下させる 50

(17)

ことなく、書込み動作および消去動作の電圧を低下させ、又は書込み動作および消去動作 を高速にし、さらにメモリ効果を増大することが可能となる。 なお、絶縁膜の厚さT1は、製造プロセスによる均一性や膜質が一定の水準を維持するこ とが可能であり、かつ保持特性が極端に劣化しない限界となる0.8nm以上であること がより好ましい。 次に、本実施の形態のメモリ素子の好適な適用例について説明する。 例えば、デザインルールの大きな高耐圧を必要とする液晶ドライバーLSIの場合、液晶 パネルのTFTを駆動するために、最大15~18Vの電圧が必要となる。このため、前 10 記LSIではゲート酸化膜(ゲート絶縁膜)を薄膜化することができない。 一方、前記液晶ドライバーLSIに画像調整用として本実施の形態の不揮発性メモリ(メ モリ素子)を混載した場合、本発明のメモリ素子ではゲート絶縁膜114の厚さとは独立 して、電荷保持膜(シリコン窒化膜142)とチャネル領域又はウェル領域とを隔てる絶 縁 膜 (シリコン酸化 膜 1 4 1 )の厚さを最適に設計できる。例えば、ゲート電極長 (ワー ド線幅) 2 5 0 n m の メモリセルに対して、 T 1 = 2 0 n m 、 T 2 = 1 0 n m で 個別に設 定でき、書込み効率の良いメモリセルを実現できる。 なお、本実施の形態のメモリ素子において、T1が通常のロジックトランジスタより厚く 20 て も 短 チ ャ ネ ル 効 果 が 発 生 し な い 理 由 は 、 ゲ ー ト 電 極 1 1 7 に 対 し て 拡 散 層 領 域 ( ソ ー ス / ドレイン領域)112、113がオフセットしているためである。 [0124] (実施の形態8) この実施の形態のメモリ素子(半導体記憶装置)は、図21に示すように、実施の形態2 (図11)において、電荷保持部161、162の電荷保持膜(シリコン窒化膜142) とチャネル領域又はウェル領域とを隔てる絶縁膜(シリコン酸化膜141)の厚さT1が 、ゲート絶縁膜114の厚さT2よりも厚くなっている。この点以外は、図11に示した メモリ素子と実質的に同様の構成を有する。 [0125]30 ゲート絶縁膜114は、メモリ素子の短チャネル効果防止の要請から、その厚さT2には 上限値が存在する。しかしながら、電荷保持部161、162の絶縁膜(シリコン酸化膜 141)の厚さT1は、短チャネル効果防止の要請にかかわらず、T2よりも厚くするこ とが可能である。すなわち、微細化スケーリングが進んだとき(ゲート絶縁膜114の薄 膜化が進行したとき)に、ゲート絶縁膜114の厚さとは独立して電荷保持膜(シリコン 窒 化 膜 1 4 2 ) と チ ャ ネ ル 領 域 又 は ウ ェ ル 領 域 と を 隔 て る 絶 縁 膜 ( シ リ コ ン 酸 化 膜 1 4 1 )の厚さを最適に設計できる。このため、電荷保持部161、162がスケーリングの障 害にならないという効果を奏する。 [0126]本実施の形態のメモリ素子(半導体記憶装置)において、上述のように絶縁膜(シリコン 40 酸化膜141)の厚さT1に対する設計の自由度が高い理由は、既に述べた通り、電荷保 持 部 1 6 1 、 1 6 2 の 電 荷 保 持 膜 ( シ リ コ ン 窒 化 膜 1 4 2 ) と チ ャ ネ ル 領 域 又 は ウ ェ ル 領 域とを隔てる絶縁膜(シリコン酸化膜141)が、ゲート電極117とチャネル領域又は ウェル領域とに挟まれていないことによる。そのため、ゲート絶縁膜114に対する短チ

14の厚さT2よりも厚くすることが可能となる。

前記 絶 縁 膜 ( シリコン 酸化 膜 1 4 1 )の 厚さ T 1 を厚 くすることにより、 電 荷 保 持 部 1 6 1、162、すなわちシリコン窒化膜142に蓄積された電荷が散逸するのを防ぎ、メモ リの保持特性を改善することが可能となる。したがって、T1>T2とすることにより、

ャネル効果防止の要請にかかわらず、シリコン酸化膜141の厚さT1をゲート絶縁膜1

メモリの短チャネル効果を悪化させることなく保持特性を改善することが可能となる。な お、絶縁膜(シリコン酸化膜141)の厚さT1は、書換え速度の低下を考慮して、20 nm以下であることが好ましい。 次に、本実施の形態のメモリ素子の好適な適用例について説明する。 フラッシュメモリに代表される従来の不揮発性メモリは、選択ゲート電極が書込み消去ゲ ー ト 電 極 を 構 成 し 、 前 記 書 込 み 消 去 ゲ ー ト 電 極 に 対 応 す る ゲ ー ト 絶 縁 膜 ( フ ロ ー テ ィ ン グ ゲートを内包する)が電荷蓄積膜を兼用している。このため、微細化の要求(短チャネル 効 果 抑 制 の た め 薄 膜 化 が 必 須 で あ る こ と ) 、 お よ び 信 頼 性 確 保 の 要 求 ( 保 持 電 荷 の リ ー ク 抑制のためにフローティングゲートとチャネル領域又はウェル領域とを隔てる絶縁膜の厚 さを7nm程度以下には薄膜化できないこと)という相反する要求を内包している。した がって、このような従来の不揮発性メモリでは微細化が困難である。実際上、ITRS( International Technology Roadmap for Sem i c o n d u c t o r s ) によれば、物理ゲート長の微細化は0.2 ミクロン程度以下に 対して目処が立っていない。 [0129]一方、本実施の形態のメモリ素子では、上述したようにT1とT2を個別に設計できるこ とにより、微細化が可能となる。本発明では、例えば、ゲート電極長(ワード線幅)45 n m の メ モ リ セ ル に 対 し て 、 T 2 = 4 n m 、 T 1 = 7 n m に 個 別 に 設 定 し 、 短 チ ャ ネ ル 効 果の発生しないメモリ素子を実現した。 [0130]なお、本実施の形態のメモリ素子において、T2を通常のロジックトランジスタよりも厚 く設定しても短チャネル効果が発生しない理由は、ゲート電極117に対して、拡散層領 域(ソース・ドレイン領域)112、113がオフセットしているためである。また、本 発明のメモリ素子は、ゲート電極117に対して拡散層領域(ソース・ドレイン領域)1 12、113がオフセットしているため、通常のロジックトランジスタと比較してもさら に微細化が容易となっている。  $\begin{bmatrix} 0 & 1 & 3 & 1 \end{bmatrix}$ 以上の点を要約すると、本実施の形態のメモリ素子では、電荷保持部161、162の上 部に書込、消去を補助する電極すなわちゲート電極117が存在しない。したがって、ゲ ー ト 電 極 1 1 7 とチャ ネ ル 領 域 又 は ウ ェ ル 領 域 と の 間 に 働 く 高 電 界 が 、 電 荷 保 持 膜 ( シ リ コン窒化膜142)とチャネル領域又はウェル領域とを隔てる絶縁膜(シリコン酸化膜1 41)には直接作用しない。すなわち、この絶縁膜(シリコン酸化膜141)には、ゲー ト電極117から横方向に広がる比較的弱い電界が作用するのみである。そのため、ロジ ックトランジスタのゲート長と同程度以上に微細化されたゲート長を保有するメモリセル (メモリ素子)の実現が可能になる。 (実施の形態9) この実施の形態は、メモリ素子の書換えを行ったときの電気特性の変化に関する。 図 2 2 は、本実施の形態における N チャネル型メモリ素子の電荷保持部 1 6 1 、 1 6 2 中 の電荷量が変化したときの、ドレイン電流(Id)対ゲート電圧(Vg)の特性(実測値 )を示すグラフである。 【0134】 図22から明らかなように、消去状態(実線)から書込み動作を行った場合、単純に閾値

が上昇するのみならず、特にサブスレッショルド領域においてグラフの傾きが顕著に減少している。そのため、ゲート電圧(Vg)が比較的高い領域においても、消去状態と書込み状態でのドレイン電流比が大きくなっている。例えば、Vg=2.5 Vにおいても、電流比は2桁以上を保っている。この特性は、フラッシュメモリの場合(図23)と大きく異なる。このような特性の出現は、ゲート電極117と拡散層領域112、113とがオ

(19)

20

10

30

40

(20) JP 2004-186663 A 2004.7.2 フセットし、ゲート電界がオフセット領域171に及びにくいために起こる特有な現象で ある。 [0135]メモリ素子が書込み状態にあるときには、ゲート電極117に正電圧を加えても電荷保持 部161、162下(半導体基板111における電荷保持部161、162の対向部)の オフセット領域171には反転層が極めてできにくい状態になっている。これが、書込み 状態においてサブスレッショルド領域でのId-Vg曲線の傾きが小さくなる原因となっ ている。 [0136] 一方、メモリ素子が消去状態にあるときには、オフセット領域171には高密度の電子が 誘起されている。なおかつ、ゲート電極117に0Vが印加されているとき(すなわちオ フ状態にあるとき)は、ゲート電極117下のチャネルには電子が誘起されない(そのた めオフ電流が小さい)。これが、消去状態においてサブスレッショルド領域でのId-V g 曲線の傾きが大きく、かつ閾値以上の領域でも電流の増加率(コンダクタンス)が大き い原因となっている。 以上の説明から明らかなように、本実施の形態における半導体記憶装置を構成するメモリ 素子は、書込み時と消去時のドレイン電流比を特に大きくすることができる。 以上のように、本発明の半導体記憶装置は、主として、半導体基板上に形成されたゲート 絶 縁 膜 と 、 ゲ ー ト 絶 縁 膜 上 に 形 成 さ れ た ゲ ー ト 電 極 と 、 こ れ ら 積 層 さ れ た ゲ ー ト 絶 縁 膜 お よび ゲート 電 極 の 両 側 に お い て 半 導 体 基 板 上 に 形 成 さ れ た 電 荷 保 持 部 と 、 半 導 体 基 板 に お ける電荷保持部のゲート電極側とは反対側の位置に、それぞれ電荷保持部の一部と対向す るように配置されたソース / ドレイン領域(拡散層領域)と、半導体基板におけるゲート 絶縁膜を介してのゲート電極との対向位置(半導体基板における両拡散層領域間)に形成 されたチャネル領域とから構成される。 こ の 半 導 体 記 憶 装 置 は 、 1 つ の 電 荷 保 持 部 に 2 値 又 は そ れ 以 上 の 情 報 を 記 憶 す る こ と に よ り、4値又はそれ以上の情報を記憶するメモリ素子として機能する。しかしながら、この 半導体記憶装置は、必ずしも4値又はそれ以上の情報を記憶して機能させる必要はなく、 例えば、2値の情報を記憶して機能させてもよい。 [0140]本 発 明 の 半 導 体 記 憶 装 置 は 、 半 導 体 基 板 上 、 好 ま し く は 半 導 体 基 板 内 に 形 成 さ れ た 第 1 導 電型のウェル領域上に形成されることが好ましい。  $\begin{bmatrix} 0 & 1 & 4 & 1 \end{bmatrix}$ 

10

20

30

40

半導体基板としては、半導体装置に使用されるものであれば特に限定されず、例えば、シリコン、ゲルマニウム等の元素半導体、GaAs、InGaAs、ZnSe等の化合物半導体による基板、SOI基板又は多層SOI基板等の種々の基板、ガラスやプラスチック基板上に半導体層を有するものを用いてもよい。なかでもシリコン基板又は表面半導体層としてシリコン層が形成されたSOI基板が好ましい。半導体基板又は半導体層は、内部を流れる電流量に多少の差が生じるものの、単結晶(例えば、エピタキシャル成長による)、多結晶又はアモルファスのいずれであってもよい。

[0142]

この半導体基板上又は半導体層上には、素子分離領域が形成されていることが好ましく、 さらにトランジスタ、キャパシタ、抵抗等の素子、これらによる回路、半導体装置や層間 絶縁膜が組み合わせられて、シングル又はマルチレイヤー構造で形成されていてもよい。 なお、素子分離領域は、LOCOS膜、トレンチ酸化膜、STI膜等種々の素子分離膜に より形成することができる。 【0143】

半導体基板は、P型又はN型の導電型を有していてもよく、半導体基板には、少なくとも 50

1つの第1導電型(P型又はN型)のウェル領域が形成されていることが好ましい。半導体基板およびウェル領域の不純物濃度は、当該分野で公知の範囲のものが使用できる。なお、半導体基板としてSOI基板を用いる場合には、表面半導体層には、ウェル領域が形成されていてもよいが、チャネル領域下にボディ領域を有していてもよい。 【0144】

(21)

ゲート絶縁膜は、通常、半導体装置に使用されるものであれば特に限定されるものではな く、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜;酸化アルミニウム膜、酸化チ タニウム膜、酸化タンタル膜、酸化ハフニウム膜などの高誘電体膜の単層膜又は積層膜を 使用することができる。なかでも、シリコン酸化膜が好ましい。ゲート絶縁膜は、例えば 、1~20nm程度、好ましく1~6nm程度の膜厚とすることが適当である。ゲート絶 縁膜は、ゲート電極直下にのみ形成されていてもよいし、ゲート電極よりも大きく(幅広 )で形成されていてもよい。

【0145】

ゲート電極は、ゲート絶縁膜上に、通常半導体装置に使用されるような形状で形成されて いる。ゲート電極は、実施の形態のなかで特に指定がない限り、特に限定されるものでは なく、導電膜、例えば、ポリシリコン:銅、アルミニウム等の金属:タングステン、チタ ン、タンタル等の高融点金属:高融点金属とのシリサイド等の単層膜又は積層膜等が挙げ られる。ゲート電極は、例えば50~400nm程度の膜厚で形成することが適当である

【0146】

半導体基板におけるゲート電極の下(ゲート絶縁膜を介したゲート電極との対向部)には チャネル領域が形成される。このチャネル領域は、ゲート電極下のみならず、ゲート電極 とゲート長方向におけるゲート端の外側を含む領域下(半導体基板に形成された両拡散層 領域間の領域)に形成されていることが好ましい。

このように、ゲート電極で覆われていないチャネル領域が存在する場合には、そのチャネ ル領域は、ゲート絶縁膜又は電荷保持部で覆われていることが好ましい。

【0147】

電荷保持部は、少なくとも、電荷を保持するか、電荷を蓄え保持する機能を有するか、電 荷をトラップする機能を有する膜又は領域を含んで構成される。これらの機能を果たすも のとしては、シリコン窒化物;シリコン;リン、ボロン等の不純物を含むシリケートガラ ス;シリコンカーバイド;アルミナ;ハフニウムオキサイド、ジルコニウムオキサイド、 タンタルオキサイド等の高誘電体;酸化亜鉛;金属等が挙げられる。

[0148]

電荷保持部は、例えば、シリコン窒化膜を含む絶縁体膜;導電膜もしくは半導体層を内部 に含む絶縁体膜;導電体もしくは半導体ドットを1つ以上含む絶縁体膜等の単層又は積層 構造によって形成することができる。なかでも、シリコン窒化膜は、電荷をトラップする 準位が多数存在するため大きなヒステリシス特性を得ることができ、また、電荷保持時間 が長く、リークパスの発生による電荷漏れの問題が生じないため保持特性が良好であり、 さらに、LSIプロセスではごく標準的に用いられる材料であるため、好ましい。

【0149】

シリコン窒化膜などの電荷保持機能を有する絶縁膜を内部に含む絶縁膜を電荷保持部として用いることにより、記憶保持に関する信頼性を高めることができる。シリコン窒化膜は絶縁体であるから、その一部に電荷のリークが生じた場合でも、直ちにシリコン窒化膜全体の電荷が失われることがないからである。更には、複数のメモリ素子を配列する場合、メモリ素子間の距離が縮まって隣接する電荷保持部が接触しても、電荷保持部が導電体からなる場合のように夫々の電荷保持部に記憶された情報が失われることがない。また、コンタクトプラグをより電荷保持部と接近して配置することができ、場合によっては電荷保持部と重なるように配置することができるので、メモリ素子の微細化が容易となる。

さらに記憶保持に関する信頼性を高めるためには、電荷保持部において、電荷保持機能を 50

10

20

30

有 す る 絶 縁 体 は 、 必 ず し も 膜 状 で あ る 必 要 は な く 、 電 荷 保 持 機 能 を 有 す る 絶 縁 体 が 絶 縁 膜 に離散的に存在することが好ましい。具体的には、電荷を保持しにくい材料、例えば、シ リコン酸化物中にドット状に分散していることが好ましい。 [0151]また、導電膜もしくは半導体層を内部に含む絶縁体膜を電荷保持部として用いることによ り、導電体もしくは半導体中への電荷の注入量を自由に制御できるため、多値化しやすい 効果がある。 [0152] さらに、導電体もしくは半導体ドットを1つ以上含む絶縁体膜を電荷保持部として用いる ことにより、電荷の直接トンネリングによる書込・消去が行ないやすくなり、低消費電力 10 化の効果がある。 つまり、電荷保持部は、電荷を逃げにくくする領域又は電荷を逃げにくくする機能を有す る膜をさらに含むことが好ましい。電荷を逃げにくくする機能を果たすものとしては、シ リコン酸化膜等が挙げられる。 [0154]電荷保持部は、直接又は絶縁膜を介してゲート電極の両側に形成されており、また、直接 ゲート絶縁膜又は絶縁膜を介して半導体基板(ウェル領域、ボディ領域又はソース / ド レイン領域もしくは拡散層領域)上に配置している。ゲート電極の両側の電荷保持膜は、 直接又は絶縁膜を介してゲート電極の側壁の全てを覆うように形成されていてもよいし、 20 一部を覆うように形成されてもよい。 電荷保持膜として導電膜を用いる場合には、電荷保持膜が半導体基板(ウェル領域、ボデ ィ 領 域 又 は ソ ー ス / ド レ イ ン 領 域 も し く は 拡 散 層 領 域 )又 は ゲ ー ト 電 極 と 直 接 接 触 し な い ように、絶縁膜を介して配置させることが好ましい。例えば、導電膜と絶縁膜との積層構 造 、 絶 縁 膜 内 に 導 電 膜 を ド ッ ト 状 等 に 分 散 さ せ た 構 造 、 ゲ ー ト の 側 壁 に 形 成 さ れ た 側 壁 絶 縁膜内の一部に配置した構造等が挙げられる。 [0156]電 荷 保 持 部 は 、 電 荷 を 蓄 積 す る 第 1 の 絶 縁 体 か ら な る 膜 が 、 第 2 の 絶 縁 体 か ら な る 膜 と 第 3の絶縁体からなる膜とで挟まれたサンドウィッチ構造を有するのが好ましい。電荷を蓄 30 積 す る 第 1 の 絶 縁 体 が 膜 状 で あ る か ら 、 電 荷 の 注 入 に よ り 短 い 時 間 で 第 1 の 絶 縁 体 内 の 電 荷密度を上げ、また、電荷密度を均一にすることができる。電荷を蓄積する第1の絶縁体 内の電荷分布が不均一であった場合、保持中に第1の絶縁体内を電荷が移動してメモリ素 子の信頼性が低下する恐れがある。また、電荷を蓄積する第1の絶縁体は、導電体部(ゲ ート電極、拡散層領域、半導体基板)とは他の絶縁膜で隔てられているので、電荷の漏れ が抑制されて十分な保持時間を得ることができる。したがって、上記サンドウィッチ構造 を有する場合、半導体記憶装置の高速書換え、信頼性の向上、十分な保持時間の確保が可

上記 条 件 を 満 た す 電 荷 保 持 部 と し て は 、 上 記 第 1 の 絶 縁 体 を シ リ コ ン 窒 化 膜 と し 、 第 2 お

40

よび第3の絶縁体をシリコン酸化膜とするのが特に好ましい。シリコン窒化膜は、電荷を トラップする準位が多数存在するため大きなヒステリシス特性を得ることができる。また 、シリコン酸化膜およびシリコン窒化膜は共にLSIプロセスでごく標準的に用いられる 材料であるため、好ましい。また、第1の絶縁体として、窒化シリコンのほかに、酸化ハ フニウム、タンタルオキサイド、イットリウムオキサイドなどを用いることができる。更 には、第2および第3の絶縁体として、酸化シリコンのほかに、酸化アルミニウなどを用 いることができる。なお、上記第2および第3の絶縁体は、異なる物質であってもよいし 同一の物質であってもよい。

**[**0158**]** 

能となる。 [0157]

電荷保持部は、ゲート電極の両側に形成されており、また、半導体基板(ウェル領域、ボ 50

(22)

ディ 領域又はソース / ドレイン領域もしくは拡散層領域)上に配置している。 【 0 1 5 9 】

電荷保持部に含まれる電荷保持膜は、直接又は絶縁膜を介してゲート電極の両側に形成さ れており、また、直接、又はゲート絶縁膜もしくは絶縁膜を介して半導体基板(ウェル領 域、ボディ領域又はソース / ドレイン領域もしくは拡散層領域)上に形成されている。ゲ ート電極の両側の電荷保持膜は、直接又は絶縁膜を介してゲート電極の側壁の全て又は一 部を覆うように形成されていることが好ましい。応用例としては、ゲート電極が下端部に 凹部を有する場合には、直接又は絶縁膜を介して凹部を完全に又は凹部の一部を埋め込む ように形成されていてもよい。

[0160]

ゲート電極は、電荷保持部の側壁のみに形成され(電荷保持部の側壁のみと対向し)、電 荷保持部の上部を覆わないことが好ましい。このような配置により、コンタクトプラグを よりゲート電極と接近して配置することができるので、メモリ素子の微細化が容易となる 。また、このような単純な配置を有するメモリ素子は製造が容易であり、歩留まりを向上 することができる。

**[**0 1 6 1 **]** 

ソース / ドレイン領域は、半導体基板又はウェル領域と逆導電型の拡散層領域として、電荷保持部のゲート電極側とは反対側の位置にそれぞれに配置されている。ソース / ドレイン領域と半導体基板又はウェル領域との接合は、不純物濃度が急峻であることが好ましい。これはホットエレクトロンやホットホールが低電圧で効率良く発生し、より低電圧で高速な動作が可能となるからである。

[0162]

ソース / ドレイン領域の接合深さは、特に限定されるものではなく、得ようとする半導体 記憶装置の性能等に応じて、適宜調整することができる。なお、半導体基板として SOI 基板を用いる場合、ソース / ドレイン領域は、表面半導体層の膜厚よりも小さな接合深さ を有していてもよいものの、表面半導体層の膜厚とほぼ同程度の接合深さを有しているこ とが好ましい。

【0163】

ソース / ドレイン領域は、ゲート電極端とオーバーラップ(一部オーバーラップ)するように配置していてもよいし、ゲート電極端に対してオフセットされて配置(オーバーラップせずに配置)されていてもよい。特に、オフセットされている場合には、ゲート電極に 電圧を印加したとき、電荷保持膜下のオフセット領域の反転しやすさが、電荷保持部に蓄 積された電荷量によって大きく変化し、メモリ効果が増大するとともに、短チャネル効果 の低減をもたらすため、好ましい。

[0164]

ただし、あまりオフセットしすぎると、ソース・ドレイン間の駆動電流が著しく小さくな る。したがって、オフセット量、すなわちゲート長方向における一方のゲート電極端から 近い方のソース・ドレイン領域までの距離は、ゲート長方向に対して平行方向の電荷保持 膜の厚さよりも、短い方が好ましい。特に重要なことは、電荷保持部中の電荷蓄積領域の 少なくとも一部が、拡散層領域であるソース / ドレイン領域の一部とオーバーラップして いることである。これは、本発明の半導体記憶装置を構成するメモリ素子の本質が、電荷 保持部の側壁部にのみ存在するゲート電極とソース / ドレイン領域間の電圧差により電荷 保持部を横切る電界によって記憶を書き換えることであるためである。 【0165】

ソース / ドレイン領域は、その一部が、チャネル領域表面、つまり、ゲート絶縁膜下面よ りも高い位置に延設されていてもよい。この場合には、半導体基板内に形成されたソース / ドレイン領域上に、このソース / ドレイン領域と一体化した導電膜が積層されて構成さ れていることが適当である。導電膜としては、例えば、ポリシリコン、アモルファスシリ コン等の半導体、シリサイド、上述した金属、高融点金属等が挙げられる。なかでも、ポ リシリコンが好ましい。ポリシリコンは、不純物拡散速度が半導体基板に比べて非常に大 10

30

20

きいために、半導体基板内におけるソース/ドレイン領域の接合深さを浅くするのが容易 で、短チャネル効果の抑制がしやすいためである。なお、この場合には、このソース/ド レイン領域の一部は、ゲート電極とともに、電荷保持膜の少なくとも一部を挟持するよう に配置することが好ましい。

(24)

【0166】

ここで、上記のようにソース・ドレインの一部がチャネル領域表面より高い位置に形成さ れている場合の具体例を図25に示す。電荷保持部10A,10Bの側壁には、例えばポ リシリコン又はアモルファスシリコン等からなる導電性のサイドウォール52が形成され ている。ソース・ドレイン領域は、導電性のサイドウォール52に不純物注入を行った後 に熱処理を行って不純物を拡散させて形成する。このとき不純物は半導体基板11内(領 域57、58)にも拡散する。この場合、ソース領域(あるいはドレイン領域)は、サイ ドウォール52と領域57(あるいは58)とから構成される。したがって、ソース・ド レインの一部がチャネル領域表面より高い位置にあることになる。なお、51は素子分離 領域である。

[0167]

上記のような構成では、ソース・ドレイン領域が領域57,58のみからなる場合に比べ て、ソース・ドレイン領域が厚さを増すことになるため、ソース・ドレイン抵抗を低減す ることができる。したがって、メモリ素子の読み出し動作を高速にすることができる。さ らに、導電性のサイドウォール52がポリシリコン又はアモルファスシリコンからなる場 合、ポリシリコン又はアモルファスシリコン中における不純物拡散速度が、半導体基板1 1中における不純物拡散速度よりも極めて大きいため、熱処理によるソース・ドレイン領 域形成の際に、領域57,58の紙面垂直方向(ゲート長方向および半導体基板11とゲ ート電極13との積層方向に直行する方向)の厚さを非常に薄くすることが容易になる。 すなわち、ソース・ドレイン領域の浅接合化が容易になる。したがって、メモリ素子の微 細化が容易となる。

[0168]

本発明の半導体記憶装置は、ゲート絶縁膜上に形成された単一のゲート電極、ソース領域 、ドレイン領域および半導体基板を4個の端子として、この4個の端子のそれぞれに所定 の電位を与えることにより、書込み、消去、読出しの各動作を行なう。具体的な動作原理 および動作電圧の例は、後述する。

【0169】

本発明の半導体記憶装置をアレイ状に配置してメモリセルアレイを構成した場合、単一の 制御ゲートで各メモリセルを制御できるので、ワード線の本数を少なくすることができる

【 0 1 7 0 】

本発明の半導体記憶装置は、通常の半導体プロセスによって、例えば、ゲート電極の側壁 に積層構造のサイドウォールスペーサを形成する方法と同様の方法によって形成すること ができる。具体的には、ゲート電極を形成した後、絶縁膜(第2の絶縁体)/電荷蓄積膜 (第1の絶縁体)/絶縁膜(第2の絶縁体)の積層膜を形成し、適当な条件下でエッチバ ックしてこれらの膜をサイドウォールスペーサ状に残す方法が挙げられる。このほか、所 望の電荷保持部の構造に応じて、適宜サイドウォール形成時の条件や堆積物を選択すれば よい。

[0171]

本発明の半導体記憶装置は、電池駆動の携帯電子機器、特に携帯情報端末に用いることができる。携帯電子機器としては、携帯情報端末、携帯電話、ゲーム機器等が挙げられる。 【0172】

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【0173】

20

10

【発明の効果】

以上より明らかなように、この発明の半導体記憶装置によれば、ゲート電極の両側に形成 された2つの電荷保持部は、ゲート絶縁膜から独立しているので、電荷保持部が担うメモ リ機能と、ゲート絶縁膜が担うトランジスタ動作機能とは分離されている。そのため、十 分なメモリ機能を有したままゲート絶縁膜を薄膜化して短チャネル効果を抑制するのが容 易である。また、ゲート電極の両側に形成された2つの電荷保持部がゲート電極により分 離されているので書換え時の干渉が効果的に抑制される。言い換えれば、2つの電荷保持 部間の距離を小さくすることができる。したがって、2ビット以上の記憶保持動作が可能 でかつ微細化が容易な半導体記憶装置が提供される。

[0174]

10

さらには、上記電荷保持部の一部は、上記ゲート絶縁膜とチャネル領域との界面よりも下側に存するため、書込み動作時において高エネルギーの電荷の進行方向に電荷保持部が存 する。そのため、電荷保持部への電荷注入効率が著しく向上し、書込み動作の速度を飛躍 的に向上することができる。もしくは、書込み時の電流を小さくして、書込み時の消費電 力を低減することができる。

【図面の簡単な説明】

【図1】図1はこの発明の実施の形態1の半導体記憶装置の一形態を示す要部の概略断面 図である。

【図2】図2は図1の一部を拡大した図である。

【図3】図3はこの発明の実施の形態1の半導体記憶装置の一変例を示す要部の概略断面 20 図である。

【図4】図4はこの発明の実施の形態1の半導体記憶装置の他の変形例を示す要部の概略 断面図である。

【図5】図5は第2の電荷保持部への書込み方法を説明するための図である。

【 図 6 】 図 6 は 第 1 の 電 荷 保 持 部 へ の 書 込 み 方 法 を 説 明 す る た め の 図 で あ る 。

【図7】図7は上記半導体記憶装置におけるゲート絶縁膜と電荷保持部との位置関係を説 明する図である。

【図8】図8は上記半導体記憶装置におけるゲート絶縁膜と電荷保持部との位置関係を説 明する図である。

【 図 9 】 図 9 はこの発明の半導体記憶装置の基本構造を示す要部の概略断面図である。 【 図 1 0 】図 1 0 は図 9 の一部を拡大した図である。 【 図 1 1 】図 1 1 はこの発明の実施の形態 2 の半導体記憶装置の要部の概略断面図である

【図12】図12は図11の一部を拡大した図である。

【図13】図13は図11の変形例の一部を拡大した図である。

【図14】図14はこの発明の実施の形態2の半導体記憶装置の電気特性を示すグラフで ある。

【図15】図15はこの発明の実施の形態2の変形例の要部の概略断面図である。

【 図 1 6 】 図 1 6 はこの発明の実施の形態 3 の半導体記憶装置の要部の概略断面図である。

【 図 1 7 】 図 1 7 はこの発明の実施の形態 4 の半導体記憶装置の要部の概略断面図である

【図18】図18はこの発明の実施の形態5の半導体記憶装置の要部の概略断面図である

【図19】図19はこの発明の実施の形態6の半導体記憶装置の要部の概略断面図である

。 【 図 2 0 】 図 2 0 は こ の 発 明 の 実 施 の 形 態 7 の 半 導 体 記 憶 装 置 の 要 部 の 概 略 断 面 図 で あ る

【図21】図21はこの発明の実施の形態8の半導体記憶装置の要部の概略断面図である

50

30

【図22】図22はこの発明の半導体記憶装置の電気特性を示すグラフである。 【図23】図23は従来技術であるフラッシュメモリの電気特性を示すグラフである。 【図24】図24は従来の半導体記憶装置を示す要部の概略断面図である。 【 図 2 5 】 図 2 5 は 図 1 に 示 し た 半 導 体 記 憶 装 置 の 他 の 例 を 示 す 要 部 の 概 略 断 面 図 で あ る 【符号の説明】 10A,10B 電荷保持部 1 1 半導体基板 1 2 ゲ ー ト 絶 縁 膜 13 ゲート電極 14 シリコン酸化膜 1 5 シリコン窒化膜 17 第1の拡散層領域 第 2 の 拡 散 層 領 域 18 20A,20B 電荷保持部 2 1 1 , 2 3 シリコン酸化膜 22 シリコン窒化膜 31 反転層 71 絶 縁 体 層 72 半導体層 1 1 1 半導体基板 112,113 拡散層領域 ゲ ー ト 絶 縁 膜 1 1 4 ゲート電極 1 1 7 142 シリコン窒化膜 1 4 1 , 1 4 3 シリコン酸化膜 161,162 電 荷 保 持 部 171 オフセット領域 183,184 電気力線

191,192

P 型 高 濃 度 領 域

(26)

30

10



【図2】



【図3】



【図4】



【図5】



【図6】







【図8】





【図10】



【図11】



162a

113a











【図15】





【図17】



【図18】









【図20】







【図23】



【図24】



【図25】



フロントページの続き

F ターム(参考) 5F083 EP18 EP25 EP26 EP64 EP69 ER02 GA01 GA09 HA02 HA06 JA06 JA33 JA35 JA36 JA37 JA39 NA01 PR09 ZA21 5F101 BA45 BA46 BA54 BB04 BC07 BC11 BC13 BD10 BD35 BE05 BF05