

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6500146号  
(P6500146)

(45) 発行日 平成31年4月10日(2019.4.10)

(24) 登録日 平成31年3月22日(2019.3.22)

(51) Int.Cl. F I  
HO2M 3/155 (2006.01) HO2M 3/155 C

請求項の数 5 (全 17 頁)

(21) 出願番号	特願2018-80433 (P2018-80433)	(73) 特許権者	000116024
(22) 出願日	平成30年4月19日(2018.4.19)		ローム株式会社
(62) 分割の表示	特願2016-49426 (P2016-49426) の分割		京都府京都市右京区西院溝崎町2 1 番地
原出願日	平成28年3月14日(2016.3.14)	(74) 代理人	110001933 特許業務法人 佐野特許事務所
(65) 公開番号	特開2018-137991 (P2018-137991A)	(72) 発明者	立石 哲夫 京都市右京区西院溝崎町2 1 番地 ローム 株式会社内
(43) 公開日	平成30年8月30日(2018.8.30)	(72) 発明者	鶴山 元規 京都市右京区西院溝崎町2 1 番地 ローム 株式会社内
審査請求日	平成30年4月19日(2018.4.19)	審査官	麻生 哲朗

最終頁に続く

(54) 【発明の名称】 過電流保護回路

(57) 【特許請求の範囲】

【請求項1】

上側スイッチをオンして下側スイッチをオフする固定長の固定オン時間と、出力電圧に対応する帰還電圧が基準電圧まで下がった時点まで前記上側スイッチをオフして前記下側スイッチをオンする可変長の可変オフ時間と、を交互に切り替えてインダクタに電流を流すことにより、入力電圧を降圧して前記出力電圧を生成するスイッチング制御部と、

前記固定オン時間が経過した時点での前記出力電圧が規定値よりも低いときに前記固定長に依らず前記出力電圧が前記規定値に達するまで前記固定オン時間を延長するオン時間延長部と、

を備えるスイッチング電源装置に用いられる過電流保護回路であって、

前記帰還電圧が前記基準電圧まで下がった時点で前記インダクタを流れる電流がボトム値閾値より大きい場合、その後前記インダクタを流れる電流が前記ボトム値閾値以下になるまで前記可変オフ時間を継続する下側過電流保護部と、

前記固定オン時間中に前記インダクタを流れる電流がピーク値閾値よりも大きくなった時点で前記可変オフ時間に強制的に切り替える上側過電流保護部と、を備え、

前記上側過電流保護部は、

前記固定オン時間の開始から前記固定長が経過するまでの期間、前記ピーク値閾値を前記ボトム値閾値に前記インダクタを流れる電流のリプル分を加えた値よりも大きい値に設定し、

前記固定長が経過した時点から少なくとも前記可変オフ時間に切り替わる迄の期間、前記ピーク値閾値を前記ボトム値閾値に前記インダクタを流れる電流のリプル分を加えた値以下の値に設定することを特徴とする過電流保護回路。

【請求項 2】

前記固定長が、前記入力電圧及び、前記出力電圧あるいは前記スイッチング電源装置の出力設定電圧の関数で決まる時間である請求項 1 に記載の過電流保護回路。

【請求項 3】

前記上側過電流保護部は、前記固定長が経過した時点から次に前記可変オフ時間に切り替わる迄の期間、前記ピーク値閾値を前記ボトム値閾値以上の値に設定する請求項 1 又は請求項 2 に記載の過電流保護回路。

10

【請求項 4】

請求項 1 ~ 3 のいずれか一項に記載の過電流保護回路と、  
前記上側スイッチ及び前記下側スイッチを相補的にスイッチングさせるドライバ回路と、  
を備えることを特徴とする IC。

【請求項 5】

請求項 4 に記載の IC を備えることを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、オン時間固定制御方式のスイッチング電源装置の過電流保護機能に関する。

20

【背景技術】

【0002】

オン時間固定制御方式のスイッチング電源装置は、周波数固定型制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性を得られるという特長を有している。オン時間固定制御方式のスイッチング電源装置の一形態として、ボトム検出オン時間固定方式スイッチング電源装置が従来より知られている（例えば特許文献 1 参照）。

【0003】

図 8 A 及び図 8 B は、ボトム検出オン時間固定方式スイッチング電源装置の従来例を示す回路ブロック図及び動作波形図である。図 8 A に示すボトム検出オン時間固定方式スイッチング電源装置は、入力電圧  $V_{in}$  を降圧して所望の出力電圧  $V_{out}$  を生成する降圧型 DC / DC コンバータである。図 8 A に示すボトム検出オン時間固定方式スイッチング電源装置は、帰還電圧  $V_{fb}$  が基準電圧  $V_{ref}$  まで下がったことを検出すると、所定のオン時間  $T_{on}$  だけスイッチ電圧  $V_{sw}$  がハイレベルになるように上側トランジスタ  $N_1$  をオン状態にする。なお、所定のオン時間  $T_{on}$  以外では上側トランジスタ  $N_1$  はオフ状態になる。また、上側トランジスタ  $N_1$  及び下側トランジスタ  $N_2$  は相補的にスイッチングされる。

30

【0004】

図 8 A に示すボトム検出オン時間固定方式スイッチング電源装置において過電流保護を行う場合、通常ローサイド検出方式の過電流保護回路が用いられる。ローサイド検出方式の過電流保護回路は、下側トランジスタ  $N_2$  のオン時間中に帰還電圧  $V_{fb}$  が基準電圧  $V_{ref}$  まで下がってもインダクタ電流  $I_L$  がボトム値閾値  $T_{Hb}$  よりも大きい場合には、インダクタ電流  $I_L$  がボトム値閾値  $T_{Hb}$  以下になるまで、上側トランジスタ  $N_1$  をターンオンしない。これにより、過電流保護がかからなければ過電流になってしまう状態において、インダクタ電流  $I_L$  のボトム値（極小値）がボトム値閾値  $T_{Hb}$  に合わせ込まれる。

40

【0005】

そして、図 8 A に示すボトム検出オン時間固定方式スイッチング電源装置では、上側トランジスタ  $N_1$  がターンオンしてから所定のオン時間  $T_{on}$  が経過した後は上側トラン

50

ジスタN1がターンオフする。このため、コンパレータCMP1などで発生する遅延時間を無視すると、過電流保護がかからなければ過電流になってしまう状態において、インダクタ電流ILのボトム値(極小値)はボトム値閾値THbと一致し、インダクタ電流ILのピーク値(極大値)はボトム値閾値THbにインダクタ電流ILのリプル分Rを加算した値となる(図9参照)。なお、インダクタ電流ILのリプル分Rは、所定のオン時間Tonと入力電圧Vinと出力電圧Voutとの関数で一意に定まる。

【0006】

したがって、図8Aに示すボトム検出オン時間固定方式スイッチング電源装置では、ローサイド検出方式の過電流保護回路のみで適切な過電流保護が可能である。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開2010-35316号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

ここで、図8Aに示すボトム検出オン時間固定方式スイッチング電源装置において、所定のオン時間Tonが経過した時点での出力電圧Voutが規定値よりも低いときに上側トランジスタN1のオンデューティを大きくするために上側トランジスタN1のオン時間を自動的に延長する機能を付加する場合がある。

【0009】

このような機能を付加した場合、上側トランジスタN1のオン時間が所定のオン時間Tonよりも延長されると、延長されていないときよりもインダクタ電流ILのリプル分Rが大きくなる。このため、インダクタ電流ILのピーク値(極大値)を抑えるハイサイド検出方式の過電流保護回路が必要となる。ハイサイド検出方式の過電流保護回路は、上側トランジスタN1のオン時間中にインダクタ電流ILがピーク値閾値THpよりも大きくなった時点で、上側トランジスタN1をターンオフする。

【0010】

しかしながら、ハイサイド検出方式の過電流保護回路を設けて単純にピーク値閾値THpを追加しただけでは、過電流保護動作時にはスイッチング電源装置の動作周波数が通常動作時(過電流保護動作が行われていない時)に対して変化してしまう、という課題があった。具体的には、図10に示すようにピーク値閾値THpとボトム値閾値THbとの差Dpbがインダクタ電流ILのリプル分Rよりも小さい場合、過電流保護動作時にはスイッチング電源装置の動作周波数が通常動作時に対して増加してしまう。また、逆に図11に示すようにピーク値閾値THpとボトム値閾値THbとの差Dpbがインダクタ電流ILのリプル分Rよりも大きい場合、過電流保護動作時にはスイッチング電源装置の動作周波数が通常動作時に対して減少してしまう。なお、図10及び図11に示す破線は、図9に示したインダクタ電流ILの波形と同一であり、通常動作時におけるスイッチング電源装置の動作周波数と同一の周波数である。

【0011】

本発明は、本願の発明者により見出された上記の課題に鑑み、動作周波数を変化させることなく適切な過電流保護を行うことができるスイッチング電源装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

本明細書中に開示されたスイッチング電源装置は、上側スイッチをオンして下側スイッチをオフする固定長の固定オン時間と、出力電圧に対応する帰還電圧が基準電圧まで下がった時点まで前記上側スイッチをオフして前記下側スイッチをオンする可変長の可変オフ時間と、を交互に切り替えてインダクタに電流を流すことにより、入力電圧を降圧して前記出力電圧を生成するスイッチング制御部と、前記固定オン時間が経過した時点での前記

10

20

30

40

50

出力電圧が規定値よりも低いときに前記固定長に依らず前記出力電圧が前記規定値に達するまで前記固定オン時間を延長するオン時間延長部と、前記帰還電圧が前記基準電圧まで下がった時点で前記インダクタを流れる電流がボトム値閾値より大きい場合、その後前記インダクタを流れる電流が前記ボトム値閾値以下になるまで前記可変オフ時間を継続する下側過電流保護部と、前記固定オン時間中に前記インダクタを流れる電流がピーク値閾値よりも大きくなった時点で前記可変オフ時間に強制的に切り替える上側過電流保護部と、を備え、前記上側過電流保護部は、前記固定オン時間の開始から前記固定長が経過するまでの期間、前記ピーク値閾値を前記ボトム値閾値に前記インダクタを流れる電流のリプル分を加えた値よりも大きい値に設定し、前記固定長が経過した時点から少なくとも前記可変オフ時間に切り替わる迄の期間、前記ピーク値閾値を前記ボトム値閾値に前記インダクタを流れる電流のリプル分を加えた値以下の値に設定する構成（第1の構成）とされている。

10

## 【0013】

上記第1の構成から成るスイッチング電源装置において、前記固定長が、入力電圧及び、出力電圧あるいは出力設定電圧の関数で決まる時間である構成（第2の構成）としてもよい。

## 【0014】

上記第1又は第2の構成から成るスイッチング電源装置において、前記上側過電流保護部は、前記固定長が経過した時点から次に前記可変オフ時間に切り替わる迄の期間、前記ピーク値閾値を前記ボトム値閾値以上の値に設定する構成（第3の構成）としてもよい。

20

## 【0015】

上記第1～第3いずれかの構成から成るスイッチング電源装置において、前記下側過電流保護部による過電流保護がかかって前記インダクタを流れる電流が前記ボトム値閾値以下になった時点で前記固定オン時間に切り替わる場合に、前記オン時間延長部は、前記固定オン時間が経過した時点での前記出力電圧が前記規定値よりも低くても前記固定オン時間を延長せず、前記ピーク値閾値は、前記固定長が経過した時点から次に前記可変オフ時間に切り替わる迄の期間であっても、前記ピーク値閾値が前記ボトム値閾値に前記インダクタを流れる電流のリプル分を加えた値よりも大きい値に設定される構成（第4の構成）としてもよい。

## 【0016】

30

上記第4の構成から成るスイッチング電源装置において、前記下側過電流保護部による過電流保護がかかって前記インダクタを流れる電流が前記ボトム値閾値以下になった時点で前記固定オン時間に切り替わる場合に、その状態をラッチし、次回以降の周期において前記下側過電流保護部による過電流保護がかからなくなると、ラッチ状態をリセットするラッチ部を備え、前記オン時間延長部の動作及び前記ピーク値閾値の変化は前記ラッチ部からの信号によって制限される構成（第5の構成）としてもよい。

## 【0017】

上記第1～第5いずれかの構成から成るスイッチング電源装置において、前記出力電圧またはその分圧電圧に前記インダクタを流れる電流を模擬したリップル電圧を重畳して前記帰還電圧を生成するリップルインジェクション回路を備える構成（第6の構成）としてもよい。

40

## 【0018】

上記第1～第6いずれかの構成から成るスイッチング電源装置において、前記インダクタを流れる電流の逆流を検出して前記下側スイッチを強制的にオフさせる逆流検出回路を備える構成（第7の構成）としてもよい。

## 【0019】

また、本明細書中に開示されているテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け

50

付けるインタフェース部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、上記第1～第7いずれかの構成のスイッチング電源装置を含む構成（第8の構成）とされている。

【発明の効果】

【0020】

本明細書中に開示されている発明によれば、動作周波数を変化させること無く適切な過電流保護を行うことができるスイッチング電源装置を提供することが可能となる。

【図面の簡単な説明】

【0021】

【図1】スイッチング電源装置の第1構成例の全体構成を示すブロック図

10

【図2】重負荷時のスイッチング動作を示すタイミングチャート

【図3】軽負荷時の逆流遮断動作を示すタイミングチャート

【図4】過電流保護が行われているときのインダクタ電流の波形図

【図5A】スイッチング電源装置の第2構成例の全体構成を示すブロック図

【図5B】過電流保護が行われているときのインダクタ電流の波形図

【図6】スイッチング電源装置を搭載したテレビの一構成例を示すブロック図

【図7A】スイッチング電源装置を搭載したテレビの正面図

【図7B】スイッチング電源装置を搭載したテレビの側面図

【図7C】スイッチング電源装置を搭載したテレビの背面図

【図8A】ボトム検出オン時間固定方式スイッチング電源装置の従来例を示す回路ブロック図

20

【図8B】ボトム検出オン時間固定方式スイッチング電源装置の従来例を示す動作波形図

【図9】ボトム値閾値による過電流保護が行われているときのインダクタ電流の波形図

【図10】ボトム値閾値及びピーク値閾値による過電流保護が行われているときのインダクタ電流の波形図

【図11】ボトム値閾値及びピーク値閾値による過電流保護が行われているときのインダクタ電流の波形図

【発明を実施するための形態】

【0022】

<スイッチング電源装置（第1構成例）>

30

図1は、スイッチング電源装置の第1構成例の全体構成を示すブロック図である。本構成例のスイッチング電源装置1は、非線形制御方式（ボトム検出オン時間固定方式）によって入力電圧 $V_{in}$ から出力電圧 $V_{out}$ を生成する降圧型DC/DCコンバータである。スイッチング電源装置1は、半導体装置100と、半導体装置100に外付けされた種々のディスクリート部品（Nチャネル型MOS [metal oxide semiconductor] 電界効果上側トランジスタN1及び下側トランジスタN2、インダクタL1、コンデンサC1、並びに、抵抗R1及びR2）によって形成されるスイッチ出力段200と、を有する。

【0023】

半導体装置100は、スイッチング電源装置1の全体動作を統括的に制御する主体（いわゆる電源制御IC）である。半導体装置100は、装置外部との電気的な接続を確立するための手段として、外部端子T1～T7（上側ゲート端子T1、下側ゲート端子T2、スイッチ端子T3、帰還端子T4、入力電圧端子T5、出力電圧端子T6、及び、接地端子T7）を備えている。

40

【0024】

外部端子T1は、上側トランジスタN1のゲートに接続されている。外部端子T2は、下側トランジスタN2のゲートに接続されている。外部端子T3は、スイッチ電圧 $V_{sw}$ の印加端（上側トランジスタN1のソースと下側トランジスタN2のドレインとの接続ノード）に接続されている。外部端子T4は、分圧電圧 $V_{div}$ の印加端（抵抗R1と抵抗R2との接続ノード）に接続されている。外部端子T5は、入力電圧 $V_{in}$ の印加端に接続されている。外部端子T6は、出力電圧 $V_{out}$ の印加端に接続されている。外部端子

50

T7は、接地端に接続されている。

【0025】

次に、半導体装置100に外付けされるディスクリート部品の接続関係について述べる。上側トランジスタN1のドレインは、入力電圧 $V_{in}$ の印加端に接続されている。下側トランジスタN2のソースは、接地端に接続されている。上側トランジスタN1のソースと下側トランジスタN2のドレインは、いずれもインダクタL1の第1端に接続されている。インダクタL1の第2端とコンデンサC1の第1端は、いずれも出力電圧 $V_{out}$ の印加端に接続されている。コンデンサC1の第2端は、接地端に接続されている。抵抗R1と抵抗R2は、出力電圧 $V_{out}$ の印加端と接地端との間に直列に接続されている。

【0026】

上側トランジスタN1は、外部端子T1から入力されるゲート信号G1に応じてオン/オフ制御される出力トランジスタである。下側トランジスタN2は、外部端子T2から入力されるゲート信号G2に応じてオン/オフ制御される同期整流トランジスタである。なお、整流素子としては、下側トランジスタN2に代えてダイオードを用いても構わない。また、上側トランジスタN1およびN2は、半導体装置100に内蔵することも可能である。インダクタL1とコンデンサC1は、外部端子T3に現れる矩形波状のスイッチ電圧 $V_{sw}$ を整流平滑して出力電圧 $V_{out}$ を生成する整流平滑部として機能する。抵抗R1及びR2は、出力電圧 $V_{out}$ を分圧して分圧電圧 $V_{div}$ を生成する分圧電圧生成部として機能する。ただし、出力電圧 $V_{out}$ がリップルインジェクション回路11（ないしはメインコンパレータ13）の入力ダイナミックレンジ内である場合には、分圧電圧生成部を省略してもよい。

【0027】

次に、半導体装置100の内部構成について述べる。半導体装置100には、リップルインジェクション回路11と、基準電圧生成回路12と、メインコンパレータ13と、ワンショットパルス生成回路14と、RSフリップフロップ15と、オン時間設定回路16と、ゲートドライバ回路17と、逆流検出回路18と、基準電圧生成回路19と、コンパレータ20と、オン時間延長回路21と、ローサイド検出方式の過電流保護回路22と、ハイサイド検出方式の過電流保護回路23と、が集積化されている。

【0028】

リップルインジェクション回路11は、分圧電圧 $V_{div}$ にリップル電圧 $V_{rpl}$ （インダクタL1に流れるインダクタ電流 $I_L$ を模擬した疑似リップル成分）を加算して帰還電圧 $V_{fb}$ （ $=V_{div} + V_{rpl}$ ）を生成する。このようなリップルインジェクション技術を導入すれば、出力電圧 $V_{out}$ （延いては分圧電圧 $V_{div}$ ）のリップル成分がそれほど小さくなくても安定したスイッチング制御を行うことができるので、コンデンサC1としてESRの小さい積層セラミックコンデンサなどを用いることが可能となる。ただし、出力電圧 $V_{out}$ のリップル成分が十分に大きい場合には、リップルインジェクション回路11を省略することも可能である。

【0029】

基準電圧生成回路12は、所定の第1基準電圧 $V_{ref1}$ を生成する。

【0030】

メインコンパレータ13は、非反転入力端（+）に入力される帰還電圧 $V_{fb}$ と、反転入力端（-）に入力される第1基準電圧 $V_{ref1}$ とを比較して比較信号S1を生成する。比較信号S1は、帰還電圧 $V_{fb}$ が第1基準電圧 $V_{ref1}$ よりも高いときにハイレベルとなり、帰還電圧 $V_{fb}$ が第1基準電圧 $V_{ref1}$ よりも低いときにローレベルとなる。

【0031】

ワンショットパルス生成回路14は、比較信号S1の立下りエッジをトリガとしてセット信号S2にワンショットパルス（例：立下りパルス）を生成する。

【0032】

RSフリップフロップ15は、セット端（S）に入力されるセット信号S3のパルスエ

10

20

30

40

50

ッジ（例：立下りエッジ）で出力信号 S 8 をハイレベルにセットし、リセット端（R）に入力されるリセット信号 S 7 のパルスエッジ（例：立下りエッジ）で出力信号 S 8 をローレベルにリセットする。なお、ローサイド検出方式の過電流保護回路 2 2 が過電流保護動作を行っていない場合、セット信号 S 3 はワンショットパルス生成回路 1 4 から出力されるセット信号 S 2 と同一の信号となる。また、オン時間延長回路 2 1 が上側トランジスタ N 1 のオン時間を延長しておらず尚且つハイサイド検出方式の過電流保護回路 2 3 が過電流保護動作を行っていない場合、リセット信号 S 7 はオン時間設定回路 1 6 から出力されるリセット信号 S 4 と同一の信号となる。

**【 0 0 3 3 】**

オン時間設定回路 1 6 は、RS フリップフロップ 1 5 の反転出力信号 S 8 B（= 出力信号 S 4 の論理反転信号）がローレベルに立ち下げられてから、所定のオン時間  $T_{on}$  が経過した後、リセット信号 S 4 にワンショットパルス（例：立下りパルス）を生成する。所定のオン時間  $T_{on}$  は、例えば入力電圧  $V_{in}$  及び、出力電圧  $V_{out}$  あるいは出力設定電圧（出力電圧  $V_{out}$  の目標値）の関数で決まる時間とすれば良い。

**【 0 0 3 4 】**

ゲートドライバ回路 1 7 は、RS フリップフロップ 1 5 の出力信号 S 8 に応じてゲート信号 G 1 及び G 2 を生成し、上側トランジスタ N 1 及び下側トランジスタ N 2 を相補的にスイッチングさせる。なお、本明細書中で用いられる「相補的」という文言の意味には、上側トランジスタ N 1 及び下側トランジスタ N 2 のオン/オフが完全に逆転している場合のほか、貫通電流防止の観点から上側トランジスタ N 1 及び下側トランジスタ N 2 のオン/オフ遷移タイミングに遅延が与えられている場合（いわゆる同時オフ期間（デッドタイム）が設けられている場合）も含む。

**【 0 0 3 5 】**

逆流検出回路 1 8 は、インダクタ電流  $I_L$  の逆流（インダクタ L 1 から下側トランジスタ N 2 を介して接地端に流れるインダクタ電流  $I_L$ ）を監視して逆流検出信号 S 9 を生成する。逆流検出信号 S 9 は、インダクタ電流  $I_L$  の逆流が検出された時点でハイレベル（逆流検出時の論理レベル）にラッチされ、次周期におけるゲート信号 G 1 の立上りエッジでローレベル（逆流未検出時の論理レベル）にリセットされる。なお、インダクタ電流  $I_L$  の逆流を監視する手法としては、例えば、下側トランジスタ N 2 のオン期間中にスイッチ電圧  $V_{sw}$  が負から正に切り替わるゼロクロスポイントを検出すればよい。ゲートドライバ回路 1 7 は、逆流検出信号 S 9 がハイレベルであるときには、出力信号 S 8 に依ることなく下側トランジスタ N 2 を強制的にオフするようにゲート信号 G 2 を生成する。

**【 0 0 3 6 】**

なお、上記したリップルインジェクション回路 1 1、基準電圧生成回路 1 2、メインコンパレータ 1 3、ワンショットパルス生成回路 1 4、RS フリップフロップ 1 5、オン時間設定回路 1 6、ゲートドライバ回路 1 7、及び、逆流検出回路 1 8 は、帰還電圧  $V_{fb}$  と第 1 基準電圧  $V_{ref1}$  との比較結果に応じて上側トランジスタ N 1 及び下側トランジスタ N 2 のオン/オフ制御を行うことにより、入力電圧  $V_{in}$  から出力電圧  $V_{out}$  を生成する非線形制御方式（本構成例ではボトム検出オン時間固定方式）のスイッチング制御回路として機能する。すなわち、上記したリップルインジェクション回路 1 1、基準電圧生成回路 1 2、メインコンパレータ 1 3、ワンショットパルス生成回路 1 4、RS フリップフロップ 1 5、オン時間設定回路 1 6、ゲートドライバ回路 1 7、及び、逆流検出回路 1 8 は、上側トランジスタ N 1 をオンして下側トランジスタ N 2 をオフする固定長の固定オン時間（所定のオン時間  $T_{on}$ ）と、上側トランジスタ N 1 をオフして下側トランジスタ N 2 をオンする可変長の可変オフ時間と、を交互に切り替えてインダクタ電流  $I_L$  を流すことにより、入力電圧  $V_{in}$  を降圧して出力電圧  $V_{out}$  を生成するスイッチング制御回路として機能する。

**【 0 0 3 7 】**

基準電圧生成回路 1 9、コンパレータ 2 0、オン時間延長回路 2 1、ローサイド検出方式の過電流保護回路 2 2、及びハイサイド検出方式の過電流保護回路 2 3 の詳細について

10

20

30

40

50

は後述する。

【0038】

<スイッチング動作>

図2は、重負荷時（電流連続モード時）のスイッチング動作を示すタイミングチャートであり、上から順に、帰還電圧 $V_{fb}$ 、セット信号 $S_3$ 、リセット信号 $S_7$ 、及び、出力信号 $S_8$ が描写されている。なお、図2は、オン時間延長回路21が上側トランジスタN1のオン時間を延長しておらず尚且つローサイド検出方式の過電流保護回路22及びハイサイド検出方式の過電流保護回路23がそれぞれ過電流保護動作を行っていない場合のタイミングチャートである。

【0039】

時刻 $t_{11}$ において、帰還電圧 $V_{fb}$ が第1基準電圧 $V_{ref1}$ まで低下すると、セット信号 $S_3$ がローレベルに立ち下がり、出力信号 $S_8$ がハイレベルに遷移される。従って、上側トランジスタN1がオンとなり、帰還電圧 $V_{fb}$ が上昇に転ずる。

【0040】

その後、オン時間 $T_{on}$ の経過により、時刻 $t_{12}$ において、リセット信号 $S_7$ がローレベルに立ち下がると、出力信号 $S_8$ がローレベルに遷移される。従って、上側トランジスタN1がオフとなって、帰還電圧 $V_{fb}$ が再び下降に転ずる。

【0041】

ゲートドライバ回路17は、出力信号 $S_8$ に応じてゲート信号 $G_1$ 及び $G_2$ を生成し、これを用いて上側トランジスタN1及び下側トランジスタN2のオン/オフ制御を行う。具体的には述べると、出力信号 $S_8$ がハイレベルであるときには、基本的に、ゲート信号 $G_1$ がハイレベルとされて上側トランジスタN1がオンされるとともに、ゲート信号 $G_2$ がローレベルとされて下側トランジスタN2がオフされる。逆に、出力信号 $S_8$ がローレベルであるときには、基本的に、ゲート信号 $G_1$ がローレベルとされて上側トランジスタN1がオフされるとともに、ゲート信号 $G_2$ がハイレベルとされて下側トランジスタN2がオンされる。

【0042】

上記した上側トランジスタN1及び下側トランジスタN2のオン/オフ制御により、外部端子T3には矩形波形状のスイッチ電圧 $V_{sw}$ が現れる。スイッチ電圧 $V_{sw}$ は、インダクタL1とコンデンサC1によって整流平滑され、出力電圧 $V_{out}$ が生成される。なお、出力電圧 $V_{out}$ は、抵抗 $R_1$ 及び $R_2$ により分圧され、分圧電圧 $V_{div}$ （延いては帰還電圧 $V_{fb}$ ）が生成される。このような出力帰還制御により、スイッチング電源装置1では、極めて簡易な構成によって、入力電圧 $V_{in}$ から所望の出力電圧 $V_{out}$ が生成される。

【0043】

<逆流遮断動作>

図3は、軽負荷時（電流不連続モード時）の逆流遮断動作を示すタイミングチャートであり、上から順に、ゲート信号 $G_1$ 及び $G_2$ 、逆流検出信号 $S_9$ 、インダクタ電流 $I_L$ 、並びに、スイッチ電圧 $V_{sw}$ が描写されている。なお、図3は、オン時間延長回路21が上側トランジスタN1のオン時間を延長しておらず尚且つローサイド検出方式の過電流保護回路22及びハイサイド検出方式の過電流保護回路23がそれぞれ過電流保護動作を行っていない場合のタイミングチャートである。

【0044】

時刻 $t_{21}$ ～ $t_{22}$ では、ゲート信号 $G_1$ がハイレベルとされており、ゲート信号 $G_2$ がローレベルとされているので、上側トランジスタN1がオンとなり、下側トランジスタN2がオフとなる。従って、時刻 $t_{21}$ ～ $t_{22}$ では、スイッチ電圧 $V_{sw}$ がほぼ入力電圧 $V_{in}$ まで上昇し、インダクタ電流 $I_L$ が増大していく。

【0045】

時刻 $t_{22}$ において、ゲート信号 $G_1$ がローレベルに立ち下げられ、ゲート信号 $G_2$ がハイレベルに立ち上げられると、上側トランジスタN1がオフとなり、下側トランジスタ

10

20

30

40

50



N2がオンとなる。従って、スイッチ電圧 $V_{sw}$ が負電圧(=  $GND - I_L \times R_{N2}$ 、ただし、 $R_{N2}$ は下側トランジスタN2のオン抵抗値)まで低下し、インダクタ電流 $I_L$ が減少に転じる。

【0046】

ここで、負荷に流れる出力電流 $I_{out}$ が十分に大きい重負荷時には、インダクタL1に蓄えられているエネルギーが大きいので、ゲート信号G1が再びハイレベルに立ち上げられる時刻 $t_{24}$ まで、インダクタ電流 $I_L$ はゼロ値を下回ることなく負荷に向けて流れ続け、スイッチ電圧 $V_{sw}$ は負電圧に維持される。一方、負荷に流れる出力電流 $I_{out}$ が小さい軽負荷時には、インダクタL1に蓄えられているエネルギーが少ないので、時刻 $t_{23}$ において、インダクタ電流 $I_L$ がゼロ値を下回り、インダクタ電流 $I_L$ の逆流が発生して、スイッチ電圧 $V_{sw}$ の極性が負から正に切り替わる。このような状態では、コンデンサC1に蓄えられた電荷をインダクタL1を介して入力側に戻していることになるので、軽負荷時における効率が低下する。

10

【0047】

そこで、スイッチング電源装置1は、逆流検出回路18を用いてインダクタ電流 $I_L$ の逆流(スイッチ電圧 $V_{sw}$ の極性反転)を検出し、逆流検出信号S9のハイレベル期間(時刻 $t_{23} \sim t_{24}$ )において、下側トランジスタN2を強制的にオフさせる構成とされている。このような構成とすることにより、インダクタ電流 $I_L$ の逆流を速やかに遮断することができるので、軽負荷時における効率低下を解消することが可能となる。

20

【0048】

<オン時間延長動作>

スイッチング電源装置1では、所定のオン時間 $T_{on}$ が経過した時点での出力電圧 $V_{out}$ が規定値よりも低いときに上側トランジスタN1のオンデューティを大きくするために上側トランジスタN1のオン時間を自動的に延長する機能を、基準電圧生成回路19、コンパレータ20、及びオン時間延長回路21によって実現している。

【0049】

基準電圧生成回路19は、所定の第2基準電圧 $V_{ref2}$ を生成する。第2基準電圧 $V_{ref2}$ は上記の規定値を抵抗R1と抵抗R2で分圧した値と等しくなるように設定される。

【0050】

コンパレータ20は、非反転入力端(+)に入力される分圧電圧 $V_{div}$ と、反転入力端(-)に入力される第2基準電圧 $V_{ref2}$ とを比較して比較信号S5を生成する。比較信号S5は、分圧電圧 $V_{div}$ が第2基準電圧 $V_{ref2}$ よりも高いときにハイレベルとなり、分圧電圧 $V_{div}$ が第2基準電圧 $V_{ref2}$ よりも低いときにローレベルとなる。

30

【0051】

オン時間 $T_{on}$ の経過によってリセット信号S4がローレベルに立ち下がった時点で比較信号S5がハイレベルである場合、オン時間延長回路21はリセット信号S4をそのままリセット信号S6として出力する。この場合、オン時間延長回路21はオン時間延長動作を行っていない。

40

【0052】

一方、オン時間 $T_{on}$ の経過によってリセット信号S4がローレベルに立ち下がった時点で比較信号S5がローレベルである場合、オン時間延長回路21はリセット信号S4の立ち下がりに依らずリセット信号S6をハイレベルのままにし、その後比較信号S5の立ち上がりエッジをトリガとしてリセット信号S6にワンショットパルス(例:立下りパルス)を生成する。この場合、オン時間延長回路21は出力電圧 $V_{out}$ が規定値に達するまで上側トランジスタN1のオン時間を延長するオン時間延長動作を行っている。

【0053】

なお、ハイサイド検出方式の過電流保護回路23が過電流保護動作を行っていない場合、リセット信号S7はオン時間延長回路21から出力されるリセット信号S6と同一の信

50

号となる。

【0054】

また、コンパレータ20から出力される比較信号S5を使用する代わりに、メインコンパレータ13から出力される比較信号S1を使用しても良い。この場合、コンパレータ20と第2基準電圧Vref2を出力する基準電圧生成回路19は不要となる。

【0055】

<過電流保護動作>

スイッチング電源装置1は、上述した通りローサイド検出方式の過電流保護回路22及びハイサイド検出方式の過電流保護回路23を備えている。

【0056】

ローサイド検出方式の過電流保護回路22は、下側トランジスタN2のオン時間中に得られるスイッチ電圧Vswから上側トランジスタN1のオフ時間中のインダクタ電流ILを検出する。下側トランジスタN2のオン時間中に得られるスイッチ電圧Vswは、グラウンド電位から上側トランジスタN1のオフ時間中のインダクタ電流ILと下側トランジスタN2のオン抵抗との乗算値を引いた値である。なお、本実施例とは異なる方法で上側トランジスタN1のオフ時間中のインダクタ電流ILを検出することも可能である。

【0057】

ローサイド検出方式の過電流保護回路22は、検出したインダクタ電流ILに対応する電圧と、ボトム値閾値THbに対応する電圧とを内部コンパレータによって比較し、インダクタ電流ILとボトム値閾値THbとの大小関係を確認している。

【0058】

帰還電圧Vfbが第1基準電圧Vref1まで下がったことによってセット信号S2がローレベルに立ち下がった時点でインダクタ電流ILがボトム値閾値THb以下である場合、ローサイド検出方式の過電流保護回路22は、セット信号S2をそのままセット信号S3として出力する。この場合、ローサイド検出方式の過電流保護回路22は過電流保護動作を行っていない。

【0059】

一方、帰還電圧Vfbが第1基準電圧Vref1まで下がったことによってセット信号S2がローレベルに立ち下がった時点でインダクタ電流ILがボトム値閾値THbより大きい場合、ローサイド検出方式の過電流保護回路22は、セット信号S2の立ち下がりにより、セット信号S3をハイレベルのままにし、その後インダクタ電流ILがボトム値閾値THb以下になったことをトリガとしてセット信号S3にワンショットパルス(例：立下りパルス)を生成する。この場合、過電流保護がかからなければ過電流になってしまう状態において、ローサイド検出方式の過電流保護回路22は、過電流保護動作を行い、インダクタ電流ILのボトム値(極小値)をボトム値閾値THbに合わせ込む。

【0060】

ハイサイド検出方式の過電流保護回路23は、上側トランジスタN1のオン時間中に得られるスイッチ電圧Vswから上側トランジスタN1のオン時間中のインダクタ電流ILを検出する。上側トランジスタN1のオン時間中に得られるスイッチ電圧Vswは、入力電圧Vinから上側トランジスタN1のオン時間中のインダクタ電流ILと上側トランジスタN1のオン抵抗との乗算値を引いた値である。なお、本実施例とは異なる方法で上側トランジスタN1のオン時間中のインダクタ電流ILを検出することも可能である。

【0061】

ハイサイド検出方式の過電流保護回路23は、検出したインダクタ電流ILに対応する電圧と、ピーク値閾値THpに対応する電圧とを内部コンパレータによって比較し、インダクタ電流ILとピーク値閾値THpとの大小関係を確認している。ピーク値閾値THpに対応する電圧を生成する電圧源は可変電圧源であり、ピーク値閾値THpは変更可能になっている。本実施例では、ハイサイド検出方式の過電流保護回路23は、オン時間設定回路16から出力されるリセット信号S4及びRSフリップフロップ15の反転出力信号S8Bに基づいて、ピーク値閾値THpを周期的に変更している。

10

20

30

40

50

## 【 0 0 6 2 】

具体的には、上側トランジスタ N 1 がターンオンしてから所定のオン時間 T o n が経過する迄の期間（ R S フリップフロップ 1 5 の反転出力信号 S 8 B がローレベルに立ち下がってからリセット信号 S 4 がローレベルに立ち下がる迄の期間）、ピーク値閾値 T H p をボトム値閾値 T H b にインダクタ電流 I L のリップル分 R を加えた値よりも大きい値に設定する。一方、所定のオン時間 T o n が経過してから少なくとも上側スイッチ N 1 がターンオフする迄の期間、ピーク値閾値 T H p をボトム値閾値 T H b にインダクタ電流 I L のリップル分 R を加えた値以下の値に設定する。本実施例では、所定のオン時間 T o n が経過してから次に上側トランジスタ N 1 がターンオンする迄の期間（リセット信号 S 4 がローレベルに立ち下がってから次に R S フリップフロップ 1 5 の反転出力信号 S 8 B がローレベルに立ち下がる迄の期間）、ピーク値閾値 T H p をボトム値閾値 T H b にインダクタ電流 I L のリップル分 R を加えた値以下の値に設定する。ピーク値閾値 T H p をボトム値閾値 T H b にインダクタ電流 I L のリップル分 R を加えた値以下の値に設定する場合、ピーク値閾値 T H p をボトム値閾値 T H b 以上の値に設定することが望ましい。

10

## 【 0 0 6 3 】

図 4 は、ローサイド検出方式の過電流保護回路 2 2 及びハイサイド検出方式の過電流保護回路 2 3 が過電流保護動作を行っているときのインダクタ電流 I L の波形図である。なお、図 4 に示す太破線は、図 9 に示したインダクタ電流 I L の波形と同一であり、通常動作時におけるスイッチング電源装置の動作周波数と同一の周波数である。また、図 4 に示す細破線は、ピーク値閾値 T H p を示している。

20

## 【 0 0 6 4 】

上述した通り上側トランジスタ N 1 がターンオンしてから所定のオン時間 T o n が経過する迄の期間は、ピーク値閾値 T H p がボトム値閾値 T H b にインダクタ電流 I L のリップル分 R を加えた値よりも大きい値に設定されている。このため、基本的にピーク値閾値 T H p によって過電流保護がかかることはなく、上側トランジスタ N 1 はオン状態を維持する。そして、不測の事態が生じて上側トランジスタ N 1 がターンオンしてから所定のオン時間 T o n が経過する迄の期間中にインダクタ電流 I L がボトム値閾値 T H b にインダクタ電流 I L のリップル分 R を加えた値を超えたとしても、ピーク値閾値 T H p によって過電流保護をかけることができる。

30

## 【 0 0 6 5 】

また、上述した通り所定のオン時間 T o n が経過してから次に上側トランジスタ N 1 がターンオンする迄の期間は、ピーク値閾値 T H p がピーク値閾値 T H p をボトム値閾値 T H b にインダクタ電流 I L のリップル分 R を加えた値以下の値に設定されている。このため、例えば所定のオン時間 T o n が経過した時点での出力電圧 V o u t が規定値よりも低くてオン時間延長動作が実行される場合でも、ハイサイド検出方式の過電流保護回路 2 3 などで発生する遅延時間を無視すると、所定のオン時間 T o n が経過した時点で直ちにピーク値閾値 T H p によって過電流保護がかかり上側トランジスタ N 1 がターンオフしてインダクタ電流 I L が減少していく。

## 【 0 0 6 6 】

以上のような動作により、ローサイド検出方式の過電流保護回路 2 2 及びハイサイド検出方式の過電流保護回路 2 3 が過電流保護動作を行っているときであっても、インダクタ電流 I L の周波数を通常動作時におけるスイッチング電源装置の動作周波数と略同一にすることができる。

40

## 【 0 0 6 7 】

< スイッチング電源装置（第 2 構成例） >

図 5 A は、スイッチング電源装置の第 2 構成例の全体構成を示すブロック図である。図 5 A に示すスイッチング電源装置 2 は、図 1 に示すスイッチング電源装置 1 に対して半導体装置 1 0 0 内にラッチ部 2 4 を追加した構成である。この構成においても、コンパレータ 2 0 から出力される比較信号 S 5 を使用する代わりに、メインコンパレータ 1 3 から出力される比較信号 S 1 を使用しても良い。この場合、コンパレータ 2 0 と第 2 基準電圧 V

50

ref 2 を出力する基準電圧生成回路 19 は不要となる。

【0068】

図 1 に示すスイッチング電源装置 1 は、ローサイド検出方式の過電流保護回路 22 及びハイサイド検出方式の過電流保護回路 23 による過電流保護動作中にピーク値閾値  $TH_p$  が周期的に変化し続ける構成であった。このため、ピーク値閾値  $TH_p$  が変化する度にハイサイド検出方式の過電流保護回路 23 で遅延時間が発生していた。

【0069】

図 5 に示すスイッチング電源装置 2 は、ローサイド検出方式の過電流保護回路 22 及びハイサイド検出方式の過電流保護回路 23 による過電流保護動作中にピーク値閾値  $TH_p$  が変化するのを極力減らして、ハイサイド検出方式の過電流保護回路 23 で遅延時間が発生する頻度を減らしている。これにより、ローサイド検出方式の過電流保護回路 22 及びハイサイド検出方式の過電流保護回路 23 が過電流保護動作を行っているときであっても、インダクタ電流  $I_L$  の周波数を通常動作時におけるスイッチング電源装置の動作周波数により一層近づけることができる。

【0070】

ラッチ部 24 は、ハイサイド検出方式の過電流保護回路 23 からの信号に基づいて動作する。ラッチ部 24 は、ボトム値閾値  $TH_b$  による過電流保護がかかってインダクタ電流  $I_L$  がボトム値閾値  $TH_b$  以下になった時点で上側トランジスタ  $N_1$  がターンオンする場合に、その状態をラッチする。そして、次回以降の周期においてボトム値閾値  $TH_b$  による過電流保護がかからなくなると、ラッチ部 24 はラッチ状態をリセットする。

【0071】

本実施例では、オン時間延長回路 21 の動作はラッチ部 24 からの信号によって制限される。すなわち、オン時間延長回路 21 は、ラッチ部 24 が上記のラッチ状態である場合に、オン時間  $T_{on}$  の経過によってリセット信号  $S_4$  がローレベルに立ち下がった時点で比較信号  $S_5$  がローレベルであってもオン時間延長動作を行わずにリセット信号  $S_4$  をそのままリセット信号  $S_6$  として出力する。

【0072】

また本実施例では、ハイサイド検出方式の過電流保護回路 23 でのピーク値閾値  $TH_p$  の変化もラッチ部 24 からの信号によって制限される。すなわち、ピーク値閾値  $TH_p$  は、ラッチ部 24 が上記のラッチ状態である場合、ピーク値閾値  $TH_p$  がボトム値閾値  $TH_b$  にインダクタ電流  $I_L$  のリップル分  $R$  を加えた値よりも大きい値に設定される（図 5 B 参照）。このような設定にしてもオン時間延長動作が実行されていないため、オン時間  $T_{on}$  の経過したときに確実に上側トランジスタ  $N_1$  がターンオフする。

【0073】

なお、図 5 B は、ローサイド検出方式の過電流保護回路 22 及びハイサイド検出方式の過電流保護回路 23 が過電流保護動作を行っているときのインダクタ電流  $I_L$  の波形図である。なお、図 5 B に示す太破線は、図 9 に示したインダクタ電流  $I_L$  の波形と同一であり、通常動作時におけるスイッチング電源装置の動作周波数と同一の周波数である。また、図 5 B に示す細破線は、ピーク値閾値  $TH_p$  を示している。

【0074】

<テレビへの適用>

図 6 は、上記のスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図 7 A ~ 図 7 C は、それぞれ、上記のスイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビ A は、チューナ部 A 1 と、デコーダ部 A 2 と、表示部 A 3 と、スピーカ部 A 4 と、操作部 A 5 と、インタフェイス部 A 6 と、制御部 A 7 と、電源部 A 8 と、を有する。

【0075】

チューナ部 A 1 は、テレビ A に外部接続されるアンテナ A 0 で受信された受信信号から所望チャンネルの放送信号を選局する。

【0076】

10

20

30

40

50

デコーダ部 A 2 は、チューナ A 1 で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部 A 2 は、インタフェイス部 A 6 からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。

【 0 0 7 7 】

表示部 A 3 は、デコーダ部 A 2 で生成された映像信号を映像として出力する。

【 0 0 7 8 】

スピーカ部 A 4 は、デコーダ部 A 2 で生成された音声信号を音声として出力する。

【 0 0 7 9 】

操作部 A 5 は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部 A 5 としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。

【 0 0 8 0 】

インタフェイス部 A 6 は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。

【 0 0 8 1 】

制御部 A 7 は、上記各部 A 1 ~ A 6 の動作を統括的に制御する。制御部 A 7 としては、CPU [ central processing unit ] などを用いることができる。

【 0 0 8 2 】

電源部 A 8 は、上記各部 A 1 ~ A 7 に電力供給を行う。電源部 A 8 としては、先述のスイッチング電源装置 1 を好適に用いることができる。

【 0 0 8 3 】

<その他>

本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【産業上の利用可能性】

【 0 0 8 4 】

本発明に係るスイッチング電源装置は、液晶ディスプレイ、プラズマディスプレイ、BDレコーダ/プレーヤ、セットトップボックス、並びに、パーソナルコンピュータなど、種々の電子機器に搭載される電源（例えば、SOC [ system-on-chip ] 用あるいは周辺機器用の電源）として利用することが可能である。

【符号の説明】

【 0 0 8 5 】

- 1      スイッチング電源装置
- 1 1    リップルインジェクション回路
- 1 2    基準電圧生成回路
- 1 3    メインコンパレータ（比較回路）
- 1 4    ワンショットパルス生成回路
- 1 5    RSフリップフロップ
- 1 6    オン時間設定回路
- 1 7    ゲートドライバ回路
- 1 8    逆流検出回路
- 1 9    基準電圧生成回路
- 2 0    コンパレータ
- 2 1    オン時間延長回路
- 2 2    ローサイド検出方式の過電流保護回路
- 2 3    ハイサイド検出方式の過電流保護回路
- 2 4    ラッチ部
- 1 0 0   半導体装置（電源制御IC）

10

20


30

40


50

- 200 スイッチ出力段
- N1 Nチャンネル型MOS電界効果トランジスタ(上側トランジスタ、出力トランジスタ)
- N2 Nチャンネル型MOS電界効果トランジスタ(下側トランジスタ、同期整流トランジスタ)
- L1 インダクタ
- R1、R2 抵抗
- C1 コンデンサ
- T1~T8 外部端子
- A テレビ
- A0 アンテナ
- A1 チューナ部
- A2 デコーダ部
- A3 表示部
- A4 スピーカ部
- A5 操作部
- A6 インタフェイス部
- A7 制御部
- A8 電源部


【図1】




【図2】




【図3】




【図4】




【図5A】




【図5B】




【図7A】




【図6】




【図7B】




【図 7 C】




【図 8 B】




【図 8 A】




【図 9】



【図 10】



【図 11】





---

フロントページの続き

(56)参考文献 特開2008-236859(JP,A)  
特開2008-271664(JP,A)  
特開2014-150675(JP,A)

(58)調査した分野(Int.Cl., DB名)  
H02M 3/155